JP2013004967A

JP2013004967A - エンハンスメント型ｉｉｉ−ｖ族高電子移動度トランジスタ（ｈｅｍｔ）および製造方法

Info

Publication number: JP2013004967A
Application number: JP2012122494A
Authority: JP
Inventors: Zhi He; ヒツィ
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 2011-06-10
Filing date: 2012-05-29
Publication date: 2013-01-07
Also published as: US20120313106A1; US8604486B2; EP2533292A2; EP2533292A3

Abstract

【課題】ノーマリオフ型、すなわちエンハンスメント型トランジスタであるIII族窒化物ＨＥＭＴを提供する。
【解決手段】エンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）４００はIII−Ｖ族半導体４１２上に位置するIII−Ｖ族バリア層４１４を含むヘテロ接合４１６、およびIII−Ｖ族バリア層４１４上に形成され、Ｐ型III−Ｖ族ゲート層４５２を含むゲート構造４６２を具える。Ｐ型III−Ｖ族ゲート層４５２によりゲート構造４６２下での２次元電子ガス（２ＤＥＧ）の発生を防ぐ。エンハンスメント型ＨＥＭＴ４００を製造する方法は、基板４０２を設け、基板４０２にIII−Ｖ族半導体４１２を形成し、III−Ｖ族半導体４１２上にIII−Ｖ族バリア層４１４を形成し、III−Ｖ族バリア層４１４上にＰ型III−Ｖ族ゲート層４５２を含むゲート構造４６２を形成する。
【選択図】図４

Description

［定義］
本明細書において、「III−Ｖ族半導体」とは、少なくとも１つのIII族元素と少なくとも１つのＶ族元素とを有する化合物半導体、例えば、以下に限定されるものではないが、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、砒化ガリウム（ＧａＡｓ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）などを意味するものである。同様に、「III族窒化物半導体」とは、窒素と少なくとも１つのIII族元素とを有する化合物半導体、例えば、以下に限定されるものではないが、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮなどを意味するものである。

本発明は概して、半導体の分野に関するものである。より詳しくは、本発明はIII−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）の製造に関するものである。

III族窒化物ヘテロ接合などのIII−Ｖ族窒化物ヘテロ接合構造を用いた高電子移動度トランジスタ（ＨＥＭＴ）は、一般的に圧電分極電界を用いて動作し、抵抗損失を抑えつつ高電流密度を実現可能にする２次元電子ガス（２ＤＥＧ）を生成する。２ＤＥＧはヘテロ接合を形成するIII族窒化物材料の界面で自然に発生し、この２ＤＥＧにより、従来のIII族窒化物ＨＥＭＴは一般的にゲート電位の印加なしに導通するものであった。したがって、従来のIII族窒化物および他のIII−Ｖ族ＨＥＭＴはノーマリオン型、すなわちデプレッション型デバイスである場合が多かった。

高降伏電圧、高電流密度、および低オン抵抗によりIII族ＨＥＭＴはパワーデバイスの用途での使用に有利であるが、従来のIII族窒化物ＨＥＭＴ構造はノーマリオンの性質をもつため、このようなデプレッション型トランジスタを電源装置として使用する場合、問題を生ずる可能性がある。例えば、電源用途においては、十分に電力が供給され制御回路が動作可能になる前に電流がIII族窒化物ＨＥＭＴに流れないようにすることが望ましい。したがって、例えば始動および他の回路遷移中における電流導通の問題を回避するためには、ノーマリオフ型、すなわちエンハンスメント型トランジスタであるIII族窒化物ＨＥＭＴを提供することが望ましい。

そのため、電源用途での使用に適したエンハンスメント型III−Ｖ族ＨＥＭＴ、すなわちノーマリオフ型III−Ｖ族ＨＥＭＴを製造可能にする解決法を提供することにより従来技術の欠点や欠陥を解消する必要がある。

本発明は、図面の少なくとも１つに示され、または図面に関連付けて説明され、より完全には特許請求の範囲に記載されるようなエンハンスメント型III−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）およびその製造方法の提供を目的とする。

ノーマリオン状態を示す、従来のデプレッション型III−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）に相当する構造体の断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）の製造方法を表すフロー図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体の製造の初期段階を示す断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体の製造の中間段階を示す断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体の製造の中間段階を示す断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体の製造の中間段階を示す断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体の製造の中間段階を示す断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体の製造の最終段階手前を示す断面図である。本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体を示す断面図である。

本発明はエンハンスメント型III−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）およびその製造方法に向けられている。本発明を特定の実施形態につき説明するが、特許請求の範囲により規定される本発明の原理は、これらの特定の実施形態を超えて適用されることが明らかである。さらに、本発明の態様を不明瞭としないようにするために、本発明の説明において、細部については一部省略した。省略したこれらの細部は当業者の知る範囲内のものである。

図面およびこれに付随する詳細な説明は、本発明の例示的な実施例に向けたものにすぎない。説明を簡潔にするために、本発明の原理を用いる本発明の他の実施例は特に説明せず、図面にも示さない。なお、特に指摘しないかぎり、各図間の同様のまたは対応する素子は、同様のまたは対応する参照符号で示すこととする。

図１はノーマリオン状態を示す、従来のデプレッション型III−Ｖ族ＨＥＭＴに相当する構造体の断面図である。図１に示すとおり、構造体１００は窒化ガリウム（ＧａＮ）デバイスとして実装されたIII族窒化物ＨＥＭＴを含む。構造１００は支持基板１０２、遷移構造体１０４、ＧａＮ本体１１２および窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層１１４を具えるヘテロ接合１１６、ソースコンタクト１７２、ドレインコンタクト１７４、ならびにゲート１６２からなる。さらに図１には、ヘテロ接合１１６におけるＧａＮ本体１１２とＡｌＧａＮバリア層１１４との界面で発生し、ＨＥＭＴの電荷キャリアの導通チャネルをなす２次元電子ガス（２ＤＥＧ）１１８が示される。図１に図示されるように、ヘテロ接合１１６により生成された２ＤＥＧ１１８は、ソースコンタクト１７２とドレインコンタクト１７４の間に障害のない状態で電流を流す、連続した途切れのないチャネルを構成する。すなわち、従来の構造体１００に含まれる従来のIII族窒化物ＨＥＭＴはノーマリオン型、デプレッション型のデバイスである。

すでに説明したとおり、図１の従来の構造体に含まれるＧａＮＨＥＭＴのようなIII族窒化物ＨＥＭＴは高降伏電圧、高電流密度、および低オン抵抗によりパワーデバイス用途での使用に有利であるが、そのノーマリオンの性質によりパワーデバイス用途において問題が生じうる。パワーデバイス用途においては、十分に電力が供給され制御回路が動作可能になる前に電流がIII族窒化物ＨＥＭＴに流れないようにすることが望ましいが、これは立ち上げおよび他の回路状態における電流導通の問題を回避するためである。

図２を参照すると、図２は本発明の一実施形態による、図１の従来の構造体１００についての欠点および欠陥を解消するよう構成されたエンハンスメント型III−Ｖ族ＨＥＭＴの製造方法を表すフロー図２００を示す。フロー図２００において、当業者に明らかであるような細部および特徴は省略されている。例えば、当該技術分野で既知のように、あるステップが１つ以上のサブステップを有してもよく、あるいは特殊な装置または部材を用いてもよい。さらに、フロー図２００に示すステップ２１０〜２６０は、本発明の一実施形態を説明するには十分であるが、本発明の他の実施形態では、フロー図２００に示すステップとは異なるステップを用いてもよく、あるいはステップ数を増減させてもよい。

図３Ａを参照すると、図３Ａは本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに相当する構造体３１０の製造の初期段階における断面図を示す。構造体３１０はエンハンスメント型III−Ｖ族ＨＥＭＴ用の支持基板としての使用に適した基板３０２を示す。特に、図３Ａはフロー図２００の処理ステップ２１０に続く製造段階における構造体３１０を示す。

つづいて図３Ｂ、３Ｃ、３Ｄ、および３Ｆを参照すると、構造体３２０、３３０、３４０、３５０、および３６０は、構造体３１０に対して図２のフロー図２００のステップ２２０、２３０、２４０、２５０、および２６０を実施した結果を示している。例えば、構造体３２０は処理ステップ２２０の後の構造体３１０を示し、構造体３３０は処理ステップ２３０の後の構造体３１０を示している。図３Ａ〜４Ｆに示す構造体および図４に示す構造体は、本発明の原理の具体的な実施形態であり、本発明の概念を明確にする目的でこのように詳細に示してあることに注意されたい。また、構造体３１０〜３６０および４００の形成に用いる材料、および開示した種々の特徴部の製造に用いる技術のような特定の詳細は、例として提示するものであり、本発明を限定するものとして解釈すべきではないことを理解されたい。

図２のステップ２１０および図３Ａの構造体３１０から始めに説明すると、フロー図２００のステップ２１０は、エンハンスメント型III−Ｖ族ＨＥＭＴを製造するための基板３０２を設ける工程からなる。基板３０２はIII−Ｖ族半導体素子を製造するための基板として使用するのに適した材料からなればよい。例えば、基板３０２はケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、またはサファイアからなってもよい。一方、実施形態によっては、基板３０２は、例えば、III−Ｖ族半導体素子が製造される材料と同種の基板であってもよく、基板３０２はＧａＮと同種であってもよく、あるいは、他のIII族窒化物基板であってもよい。さらに、基板３０２は実質的に単一基板として示されるが、他の実施例において、基板３０２は、例えば絶縁体上シリコン（ＳＯＩ）または絶縁体上ゲルマニウム（ＧＯＩ）基板などの絶縁体上半導体基板に相当してもよい。

図２のステップ２２０および図３Ｂの構造体３２０に進むと、フロー図２００のステップ２２０は基板３０２上にＧａＮ体３１２を形成する工程からなる。図３Ｂに示すように、ネイティブ基板がエンハンスメント型ＨＥＭＴの製造に使用されない本発明の方法の実施形態において、遷移構造体３０４は基板３０２とＧａＮ体３１２との間に形成してもよい。具体例として、基板３０２がシリコン基板である場合、遷移構造体３０４は基板３０２からＧａＮ体３１２への格子遷移を調節する複数の区別可能な層としてもよく、これにより基板３０２とＧａＮ体３１２の間の格子不整合を緩和することができる。例として、遷移構造体３０４は基板３０２上に形成された窒化アルミニウム（ＡｌＮ）層、およびＧａＮ体３１２への適切な遷移が達成されるまで徐々にアルミニウムが減少しガリウムが増加してゆく一連のＡｌＧａＮ層からなってもよい。

ＧａＮ体３１２は多くの従来成長技術のうちのいずれかを用いて基板３０２上に形成すればよい。例えば、ＧａＮ体３１２は、いくつか適切な方法を挙げると、分子線エピタキシ（ＭＢＥ）、有機金属化学気相成長法（ＭＯＣＶＤ）、または水素化物気相エピタキシ（ＨＶＰＥ）を用いて遷移構造体３０４上に形成すればよい。

図２のステップ２３０および図３Ｃの構造体３３０については、フロー図２００のステップ２３０はＧａＮ体３１２上にＡｌＧａＮバリア層３１４を形成し、これにより２ＤＥＧ３１８を発生させるヘテロ接合３１６を形成する工程からなる。ステップ２２０の場合のように、ステップ２３０において、ＡｌＧａＮバリア層３１４は例えばＭＢＥ、ＭＯＣＶＤ、またはＨＶＰＥのいずれかを用いてＧａＮ体３１２上に形成してもよい。ＧａＮ体３１２およびＡｌＧａＮバリア層３１４を含むヘテロ接合３１６はアンドープド型（ｕｎｄｏｐｅｄ）でもよく、その場合、ＧａＮ体３１２およびＡｌＧａＮバリア層３１４の成長中に生ずる欠陥によりヘテロ接合３１６がわずかなＮ導電型の特性をもつことになる。あるいは、ヘテロ接合３１６にＮ導電性ＧａＮ体３１２およびＮ導電性ＡｌＧａＮバリア層３１４の両方または一方を意図的に設けてもよい。

図３Ａ〜３Ｆおよび図４でもそうであるように、図３Ｃは必ずしも縮尺通りではないことに注意されたい。例えば、ＧａＮ体３１２およびＡｌＧａＮバリア層３１４は、視覚補助のため同程度の厚さであるように示されるが、これらの要素は通常それぞれ明確に異なる厚さであり、例えばＧａＮ体３１２で最大およそ１０μｍの厚さ、ＡｌＧａＮバリア層３１４ではおよそ５０ｎｍ未満の厚さとなる。さらに、図３Ａ〜３Ｆおよび図４に示す実施例はＧａＮのエンハンスメント型ＨＥＭＴの製造課程を表すが、ヘテロ接合３１６の構成要素に対する制限は一般的に、ＧａＮ体３１２を形成するIII−Ｖ族半導体よりもバンドギャップが広いIII−Ｖ族半導体からバリア層３１４がなるということ、およびIII−Ｖ族半導体がいずれもヘテロ接合界面で２ＤＥＧ３１８を生成するよう選択されるということのみであることに注意されたい。このようなヘテロ接合は、該図に表すとおりＧａＮを用いて、あるいは上記「定義」部に記載したように他の好適なIII−Ｖ族半導体材料用いて形成してもよい。

続いて図２のステップ２４０および図３Ｄの構造体３４０については、フロー図２００のステップ２４０は、ＡｌＧａＮバリア層３１４上にハードマスク３４２を形成してハードマスク３４２に開口３４４を設けることによりＡｌＧａＮバリア層３１４の一部を露出させる工程からなる。ハードマスク３４２は、例えば二酸化ケイ素（ＳｉＯ_２）または窒化ケイ素（Ｓｉ_３Ｎ_４）からなってもよく、プラズマ化学気相成長（ＰＥＣＶＤ）法を用いてＡｌＧａＮバリア層３１４上に成膜してもよい。例えばエッチング処理によりハードマスク３４２をさらに処理して開口３４４を形成してもよい。なお、フロー図２００のステップ２４０におけるＡｌＧａＮバリア層３１４のマスキングは、この実施例においてはハードマスク３４２を用いて実施することを特徴とするが、より一般的には、例えば図２に表されるようにハードマスクを用いるか、あるいはフォトレジストなどのソフトマスク材料または他種のポリマーマスクを用いてマスキングを行う。

次に、フロー図２００のステップ２５０および図３Ｅの構造体３５０については、フロー図２００のステップ２５０は、開口３４４内のＡｌＧａＮバリア層３１４上にＰ型III族窒化物ゲート層３５２を選択的に形成する工程からなる。図３Ａ〜３Ｆおよび図４に示す実施例により表される特徴に照らして、Ｐ型III族窒化物ゲート層３５２は例えばＰ型ＡｌＧａＮまたはＰ型ＧａＮからなってもよい。より一般的には、またヘテロ接合３１６の形成に用いる材料によっては、Ｐ型III族窒化物ゲート層３５２に対応するＰ型ゲート層は適切なＰ型III−Ｖ族半導体材料からなってもよい。

Ｐ型III族窒化物ゲート層３５２は、例えばＭＯＣＶＤ法により開口３４４内に選択的に形成してもよい。図３Ｅに示すように、ＡｌＧａＮバリア層３１４上にＰ型III族窒化物ゲート層３５２が存在することにより、Ｐ型III族窒化物ゲート層３５２の下の２ＤＥＧ３１８が遮断される。当業者には理解されるように、少なくとも公称Ｎ型のＡｌＧａＮバリア層３１４上にＰ型III族窒化物ゲート層３５２を設けることにより、Ｐ型III族窒化物ゲート層３５２下に２ＤＥＧ３１８がほぼ存在しない状態にするＰＮ接合が形成され、これによりＰ型ゲート層３５２下に２ＤＥＧ３１８が形成されるのを防止することができる。

この方法は、ハードマスク３４２の開口３４４内のＰ型半導体材料を選択成長させてＰ型III族窒化物ゲート層３５２を形成することを特徴とするが、本発明者はＰ型III族窒化物ゲート層３５２を形成する他の方法を検討する。例えば、別の実施形態において、ステップ２１０〜２３０の後に、例えばブランケット層としてＰ型III族窒化物材料層をＡｌＧａＮバリア層３１４上に形成してもよい。このようなＰ型III族窒化物材料の層はその後適切にマスキングされ、Ｐ型III族窒化物ゲート層３５２に対応するＰ型III族窒化物材料層の領域を保護し、Ｐ型III族窒化物材料層の保護されない部分は、Ｐ型III族窒化物ゲート層３５２を残して除去してもよい。

フロー図２００のステップ２６０に進み、図３Ｆを参照すると、フロー図２００のステップ２６０はＰ型III族窒化物ゲート層３５２を含むゲート構造３６２の製造を完了する工程からなる。図３Ｆに示すように、ゲート構造３６２は、Ｐ型III族窒化物ゲート層３５２上に形成される導電性ゲート電極３６４を含む。導電性ゲート電極３６４は、例えばドープポリシリコンまたはチタン（Ｔｉ）もしくはアルミニウム（Ａｌ）のような金属などの適切な導電性材料からなればよい。実施例によっては、図３Ｆの例図で示されるように、ゲート構造３６２がＰ型III族窒化物ゲート層３５２上に形成されるゲート誘電体３６６をさらに有してもよい。ゲート誘電体３６６は、Ｐ型III族窒化物ゲート層３５２と導電性ゲート電極３６４との間に配置してもよく、またゲート誘電体３６６は例えば酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化ケイ素（ＳｉＯ_２）、または窒化ケイ素（Ｓｉ_３Ｎ_４）からなってもよい。

次に図４に進むと、図４は本発明の一実施形態によるエンハンスメント型III−Ｖ族ＨＥＭＴに対応する構造体４００の断面図を示す。構造体４００は例えば図２のフロー図２００の方法によって製造してもよく、ここでフロー図２００の方法はオーミックなソースコンタクト４７２およびオーミックなドレインコンタクト４７４をそれぞれ形成する工程をさらに含む。構造体４００は、ソースコンタクト４７２およびドレインコンタクト４７４に加えて、ヘテロ接合４１６上に形成され、ゲート構造４６２下に２ＤＥＧ４１８が形成されるのを防止するゲート構造４６２を有する。Ｐ型III族窒化物ゲート層４５２、導電性ゲート電極４６４、およびゲート誘電体４６６を含むゲート構造４６２は、図３ＦのＰ型III族窒化物ゲート層３５２、導電性ゲート電極３６４、およびゲート誘電体３６６を含むゲート構造３６２に対応し、図４のＧａＮ体４１２、ＡｌＧａＮバリア層４１４、および分断された２ＤＥＧ４１８を含むヘテロ接合４１６は、図３Ｅおよび３ＦのＧａＮ体３１２、ＡｌＧａＮバリア層３１４、および遮断された２ＤＥＧ３１８を含むヘテロ接合３１６に対応する。さらに、図４の基板４０２および遷移構造体４０４はそれぞれ図３Ａ〜３Ｆに示す基板３０２、および図３Ｂおよび３Ｆに示す遷移構造体３０４にそれぞれ対応する。
図４に図示するように、また上述した理由により、ゲート電圧を印加しない場合、ゲート構造４６２の一部にＰ型III族窒化物ゲート層４５２が含まれることにより、ゲート構造４６２下での２ＤＥＧ４１８の発生が妨げられ、２ＤＥＧ遮断部４６８が形成される。その結果、図４に示すIII族窒化物ＨＥＭＴはノーマリオフ型、すなわちエンハンスメント型デバイスとなる。適切なゲート電圧を積極的にゲート構造４６２の導電性ゲート電極４６４に印加することにより２ＤＥＧ遮断部４６８を解消し、ヘテロ接合４１６を介してソースコンタクト４７２とドレインコンタクト４７４を接続する連続的な高電子移動度２ＤＥＧチャネルを要求に応じてその都度設けることができる。
このように、本願において開示する構想により、電源用途での使用に適したエンハンスメント型III−Ｖ族ＨＥＭＴを製造することが可能となり有利である。本発明の上記の説明から、本発明の範囲を逸脱することなく種々の技術を用いて本発明の構想を実現することができることは明らかである。また、特定の実施例を特に参照して本発明を説明したが、本発明の趣旨および範囲を逸脱することなく本発明の形態および細部を変更可能であることは、当業者により理解されるであろう。上述した実施例は、あらゆる点において例示的なものにすぎず、限定的なものではないと考えるべきである。さらに、本発明は上述した特定の実施例に限定されず、本発明の範囲を逸脱することなく、多くの再構成、変更、および代替が可能であることも理解されたい。

Claims

エンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）であって、
III−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合と、
前記III−Ｖ族バリア層上に形成され、Ｐ型III−Ｖ族ゲート層を含むゲート構造と、を具え、
前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止することを特徴とする、エンハンスメント型高電子移動度トランジスタ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記ヘテロ接合がIII族窒化物ヘテロ接合からなるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記Ｐ型III−Ｖ族ゲート層がＰ型III族窒化物材料からなるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記ゲート構造が前記Ｐ型III−Ｖ族ゲート層上に形成された導電性ゲート電極をさらに具えるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記ゲート構造がチタン（Ｔｉ）、アルミニウム（Ａｌ）、およびドープポリシリコンからなる群から選択された導電性ゲート電極をさらに具えるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記ゲート構造が前記Ｐ型III−Ｖ族ゲート層上に形成されたゲート誘電体をさらに具えるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記ゲート構造が酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化ケイ素（Ｓｉ_３Ｎ_４）、および二酸化ケイ素（ＳｉＯ_２）からなる群から選択されたゲート誘電体をさらに具えるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記III−Ｖ族半導体が窒化ガリウム（ＧａＮ）からなるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記III−Ｖ族バリア層が窒化アルミニウムガリウム（ＡｌＧａＮ）からなるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記III−Ｖ族半導体が基板上に形成され、前記基板と前記III−Ｖ族半導体との間の格子不整合を緩和する遷移構造体をさらに具えるＨＥＭＴ。
請求項１に記載のエンハンスメント型ＨＥＭＴであって、前記III−Ｖ族半導体が、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、およびサファイアからなる群から選択された基板上に形成されるＨＥＭＴ。
エンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）を製造する方法であって、
基板上にIII−Ｖ族半導体を形成するステップと、
前記III−Ｖ族半導体上にIII−Ｖ族バリア層を形成するステップと、
前記III−Ｖ族バリア層上にＰ型III−Ｖ族ゲート層を含むゲート構造を形成して前記ゲート構造下に２次元電子ガス（２ＤＥＧ）が形成されるのを防止するステップと、を含む方法。
請求項１２に記載の方法であって、前記ゲート構造を形成するステップがさらに
前記III−Ｖ族バリア層上にマスクを形成する工程と、
前記マスク内に開口を設けて前記III−Ｖ族バリア層の一部を露出する工程と、
前記開口内に前記Ｐ型III−Ｖ族ゲート層を形成する工程と、を含む方法。
請求項１２に記載の方法であって、前記ゲート構造を形成するステップがさらに
前記III−Ｖ族バリア層上にハードマスクを形成する工程と、
前記ハードマスク内に開口を設けて前記III−Ｖ族バリア層の一部を露出する工程と、
前記開口内に前記Ｐ型III−Ｖ族ゲート層を形成する工程と、を含む方法。
請求項１２に記載の方法であって、前記Ｐ型III−Ｖ族ゲート層が金属化学気相成長（ＭＯＣＶＤ）法を用いて形成される方法。
請求項１２に記載の方法であって、前記Ｐ型III−Ｖ族ゲート層がＰ型III族窒化物材料からなる方法。
請求項１２に記載の方法であって、前記III−Ｖ族半導体を形成する前に、前記基板と前記III−Ｖ族半導体との間の格子不整合を緩和する遷移構造体を形成するステップをさらに含む方法。
請求項１２に記載の方法であって、前記ゲート構造を形成するステップが、前記Ｐ型III−Ｖ族ゲート層上にゲート誘電体を形成する工程と、前記ゲート誘電体上に導電性ゲート電極を形成する工程と、をさらに含む方法。
請求項１２に記載の方法であって、前記エンハンスメント型ＨＥＭＴがIII族窒化物ＨＥＭＴからなる方法。
請求項１２に記載の方法であって、前記III−Ｖ族半導体上に前記III−Ｖ族バリア層を形成するステップが、窒化ガリウム（ＧａＮ）半導体上に窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層を形成する工程を含む方法。