JP2013089948A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2013089948A JP2013089948A JP2012093085A JP2012093085A JP2013089948A JP 2013089948 A JP2013089948 A JP 2013089948A JP 2012093085 A JP2012093085 A JP 2012093085A JP 2012093085 A JP2012093085 A JP 2012093085A JP 2013089948 A JP2013089948 A JP 2013089948A
- Authority
- JP
- Japan
- Prior art keywords
- phase diffusion
- diffusion bonding
- solid phase
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W70/635—
-
- H10W90/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
-
- H10W72/01335—
-
- H10W72/01338—
-
- H10W72/016—
-
- H10W72/072—
-
- H10W72/07236—
-
- H10W72/07336—
-
- H10W72/07341—
-
- H10W72/227—
-
- H10W72/237—
-
- H10W72/241—
-
- H10W72/252—
-
- H10W72/342—
-
- H10W72/352—
-
- H10W72/877—
-
- H10W90/724—
-
- H10W90/736—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
【解決手段】絶縁基板8と、絶縁基板8上に配置された信号配線電極12と、絶縁基板8上に若しくは絶縁基板8を貫通して配置されたパワー配線電極16と、絶縁基板8上にフリップチップに配置され、半導体基板26と、半導体基板26の表面上に配置されたソースパッド電極SPおよびゲートパッド電極GPと、半導体基板26の裏面上に配置されたドレインパッド電極36とを有する半導体デバイス10と、ゲートパッド電極GP上に配置されたゲートコネクタ18と、ソースパッド電極SP上に配置されたソースコネクタ20とを備え、ゲートコネクタ18とゲートパッド電極GPおよび信号配線電極12、ソースコネクタ20とソースパッド電極SPおよびパワー配線電極16は、固相拡散接合される半導体装置1。
【選択図】図7
Description
実施の形態に係る半導体装置1に搭載する半導体デバイス10の模式的平面パターン構成は、図1に示すように表され、模式的鳥瞰構造は、図2に示すように表され、図1のI−I線に沿う模式的断面構造は、図3に示すように表される。
実施の形態の変形例1に係る半導体装置1の模式的鳥瞰構造は、図9(a)に示すように表され、図9(a)のIII−III線に沿う模式的断面構造は、図9(b)に示すように表される。実施の形態の変形例1に係る半導体装置1においては、複数の半導体デバイス101・102・103を、絶縁基板8上にそれぞれ配置された信号配線電極12・パワー配線電極16に対して、フリップチップに配置し、かつドレインパッド電極361・362・363上にドレインコネクタDCを共通に配置している。実施の形態の変形例1に係る半導体装置1においては、ゲートパッド電極GPとソースパッド電極SPが並列に配置され、ゲートパッド電極GP上に配置されるゲートコネクタ181・182・183およびソースパッド電極SP上に配置されるソースコネクタ201・202・203は互いに並列にストライプ状に配置される。実施の形態の変形例1に係る半導体装置1においては、ゲートパッド電極GPとゲートパッド電極GP上に配置されるゲートコネクタ181・182・183を実施の形態に比較して、相対的に大きな面積で形成して、接合強度の増大化を図っている。
実施の形態の変形例2に係る半導体装置1は、図10に示すように、絶縁基板8と、絶縁基板8に配置された信号配線電極12と、絶縁基板8を貫通して配置されたパワー配線電極16aと、絶縁基板8上にフリップチップに配置され、半導体基板26と、半導体基板26の裏面上に配置されたソースパッド電極SPおよびゲートパッド電極GPと、半導体基板26の表面上に配置されたドレインパッド電極36とを有する半導体デバイス101と、ゲートパッド電極GP上に配置されたゲートコネクタ181と、ソースパッド電極SP上に配置されたソースコネクタ201とを備える。ここで、ゲートコネクタ181とゲートパッド電極GPおよび信号配線電極12、およびソースコネクタ201とソースパッド電極SPおよびパワー配線電極16は、固相拡散接合される。図10の構成は、実施の形態における図7の構成に対応している。
実施の形態の変形例3に係る半導体装置1の模式的鳥瞰構造は、図12(a)に示すように表され、図12(a)のIV−IV線に沿う模式的断面構造は、図12(b)に示すように表される。実施の形態の変形例3に係る半導体装置1においては、複数の半導体デバイス101・102・103を、絶縁基板8上に配置された信号配線電極12・絶縁基板8を貫通して配置されたパワー配線電極16aに対して、フリップチップに配置し、かつドレインパッド電極361・362・363上にドレインコネクタDCを共通に配置している。実施の形態の変形例3に係る半導体装置1においては、ゲートパッド電極GPとソースパッド電極SPが並列に配置され、ゲートパッド電極GP上に配置されるゲートコネクタ181・182・183およびソースパッド電極SP上に配置されるソースコネクタ201・202・203は互いに並列にストライプ状に配置される。
実施の形態に係る半導体装置1の製造方法は、図7に示すように、ゲートコネクタ181とゲートパッド電極GPおよび信号配線電極12を固相拡散接合して、ゲート固相拡散接合層48Gおよびゲートコネクタ固相拡散接合層48GCを形成する工程と、ソースコネクタ201とソースパッド電極SPおよびパワー配線電極16aを固相拡散接合して、ソース固相拡散接合層48Sおよびソースコネクタ固相拡散接合層48SCを形成する工程とを有する。
半導体デバイス10のドレイン側表面上にAg、Au、Ti、Niなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。例えば、ドレイン領域24に対して順次Ti/Ni/Au/Agが積層されたドレインパッド電極36の構造を形成しても良い。また、半導体デバイス10のソース電極34をAlで形成する場合には、このAl上に順次Ni/Agが積層された電極構造を形成しても良い。
絶縁基板8とヒートスプレッダー100などのベースプレートの接合も同様に形成可能である。すなわち、ヒートスプレッダー100の表面にAg、Au、Ti、Niなどからなる金属層100a・100bを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。また、絶縁基板8の表面にAg、Au、Ti、Niなどからなる金属層14・6を、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成する。
実施の形態に係る半導体装置1の製造方法においては、まず図2に示すように、ソースパッド電極SP、ゲートパッド電極GPに接合させるためのソースコネクタ20、ゲートコネクタ18を用意する。ソースコネクタ20およびゲートコネクタ18の材料は、基本的には、電気伝導度、熱伝導度の高い材料、さらに搭載する半導体デバイス10と熱膨張係数の近い材料が選択される。例えば、電気伝導度、熱伝導度の高い材料としては、Al、Cuなどの材料を選択可能である。或いは、搭載する半導体デバイス10と熱膨張係数の近い材料の観点からは、CuMoやCuW、さらにAl-SiCなどの材料を選択可能である。ソースコネクタ20およびゲートコネクタ18の材料の表面上には、AgやAu、さらにTiやNiを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成しても良い。
実施の形態に係る半導体装置1に適用する半導体デバイス10の例として、SiC・MOSFETの模式的断面構造は、図13に示すように、n-高抵抗層からなる半導体基板26と、半導体基板26の表面側に形成されたpベース領域28と、pベース領域28の表面に形成されたソース領域30と、pベース領域28間の半導体基板26の表面上に配置されたゲート絶縁膜32と、ゲート絶縁膜32上に配置されたゲート電極38と、ソース領域30に接続されたソース電極34と、半導体基板26の表面と反対側の裏面に配置されたn+ドレイン領域24と、n+ドレイン領域24に接続されたドレインパッド電極36とを備える。
次に、図15を参照して、実施の形態に係る半導体装置1を用いて構成した3相交流インバータについて説明する。
ソースコネクタ20・ゲートコネクタ18の材料の表面上に、Ag、Au、Ti、Niなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成し、かつソースパッド電極SP・ゲートパッド電極GPの表面上に、Ag、Au、Ti、Niなどを、めっき技術、スパッタリング技術若しくは真空蒸着技術を用いて形成した後、実際の固相拡散接合工程を実施する。
実施の形態に係る半導体装置1において、半導体デバイス10のドレインパッド電極36とドレインコネクタとの間のドレイン固相拡散接合について、ダイシェアー(Die Shear)強度テストを実施したところ、室温および300℃の環境下で、共に従来のPb半田接合と同程度、若しくは従来のPb半田接合より高強度接合の結果が得られた。
実施の形態に係る半導体装置1において、熱サイクルテストにおける温度プロファイル例は、図20に示すように表される。熱サイクルテストは窒素雰囲気中で行われ、マイナス50℃〜プラス250℃の範囲で実施した。熱サイクルの1サイクルの周期は80分であり、その内訳は、マイナス50℃で30分、マイナス50℃からプラス250℃までの昇温時間10分、プラス250℃で30分、プラス250℃からマイナス50℃までの冷却時間10分である。100サイクル毎に順方向電圧降下Vf、逆方向耐圧Vrを測定したが、特性劣化は観測されていない。
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
5、6、14、100a、100b…金属層
7…半導体基板
8…絶縁基板
10、101、102、103、104…半導体デバイス
12…信号配線電極
16、16a…パワー配線電極
18、181、182、183、184…ゲートコネクタ
19…銀メッキ層
20、201、202、203、204…ソースコネクタ
24…ドレイン領域
26…高抵抗基板
28…ベース領域
30…ソース領域
32…ゲート絶縁膜
34…ソース電極
36…ドレインパッド電極
38…ゲート電極
44…層間絶縁膜
48G…ゲート固相拡散接合層
48GC…ゲートコネクタ固相拡散接合層
48S…ソース固相拡散接合層
48SC…ソースコネクタ固相拡散接合層
48D…ドレイン固相拡散接合層
48H…ヒートスプレッダー固相拡散接合層
50…ゲートドライブ部
52…パワーモジュール部
54…3相交流モータ部
70…実装基板
100…ヒートスプレッダー
C…コンデンサ
D1〜D6…ダイオード
GP…ゲートパッド電極
SP…ソースパッド電極
DC…ドレインコネクタ
Claims (25)
- 絶縁基板と、
前記絶縁基板上に配置された信号配線電極と、
前記絶縁基板上に若しくは前記絶縁基板を貫通して配置されたパワー配線電極と、
前記絶縁基板上にフリップチップに配置され、半導体基板と、前記半導体基板の裏面上に配置されたソースパッド電極およびゲートパッド電極と、前記半導体基板の表面上に配置されたドレインパッド電極とを有する半導体デバイスと、
前記ゲートパッド電極上に配置されたゲートコネクタと、
前記ソースパッド電極上に配置されたソースコネクタと
を備え、前記ゲートコネクタと前記ゲートパッド電極および前記信号配線電極、前記ソースコネクタと前記ソースパッド電極および前記パワー配線電極は、固相拡散接合されることを特徴とする半導体装置。 - 前記絶縁基板を搭載するヒートスプレッダーをさらに備え、前記絶縁基板と前記ヒートスプレッダーは、固相拡散接合されることを特徴とする請求項1に記載の半導体装置。
- 前記ドレインパッド電極上に配置されたドレインコネクタを備え、前記ドレインパッド電極と前記ドレインコネクタは、固相拡散接合されることを特徴とする請求項1に記載の半導体装置。
- 前記ゲートコネクタは逆T字型形状を備え、前記ゲートコネクタが前記ゲートパッド電極と接触する面積よりも前記ゲートコネクタが前記信号配線電極と接触する面積のほうが大きいことを特徴とする請求項1に記載の半導体装置。
- 前記半導体デバイスを複数備え、前記半導体デバイスの複数の前記ゲートコネクタは、前記ゲートパッド電極と同時に固相拡散接合可能であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体デバイスを複数備え、前記半導体デバイスの複数の前記ソースコネクタは、前記ソースパッド電極と同時に固相拡散接合可能であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体デバイスを複数備え、前記半導体デバイスの複数の前記ドレインパッド電極は、前記ドレインコネクタと同時に固相拡散接合可能であることを特徴とする請求項3に記載の半導体装置。
- 前記ゲートコネクタと前記ゲートパッド電極および前記信号配線電極との間に、固相拡散接合によって形成されたゲート固相拡散接合層およびゲートコネクタ固相拡散接合層を備えることを特徴とする請求項1に記載の半導体装置。
- 前記ソースコネクタと前記ソースパッド電極および前記パワー配線電極との間に、固相拡散接合によって形成されたソース固相拡散接合層およびソースコネクタ固相拡散接合層を備えることを特徴とする請求項1に記載の半導体装置。
- 前記ドレインコネクタと前記ドレインパッド電極との間に、固相拡散接合によって形成されたドレイン固相拡散接合層を備えることを特徴とする請求項1に記載の半導体装置。
- 前記絶縁基板の裏面上に配置された金属層を備え、前記金属層と前記ヒートスプレッダーとの間に、固相拡散接合によって形成されたヒートスプレッダー固相拡散接合層を備えることを特徴とする請求項2に記載の半導体装置。
- 前記ゲート固相拡散接合層および前記ゲートコネクタ固相拡散接合層は、Ag、Au、Ti、若しくはNiの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項8に記載の半導体装置。
- 前記ソース固相拡散接合層および前記ソースコネクタ固相拡散接合層は、Ag、Au、Ti、若しくはNiの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項9に記載の半導体装置。
- 前記ドレイン固相拡散接合層は、Ag、Au、Ti、若しくはNiの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項10に記載の半導体装置。
- 前記ヒートスプレッダー固相拡散接合層は、Ag、Au、Ti、若しくはNiの組み合わせから選択されるいずれか単数若しくは複数の金属同士の固相拡散接合によって形成されることを特徴とする請求項11に記載の半導体装置。
- 前記ゲートコネクタおよび前記ソースコネクタは、Al、Cu、CuMo、CuW、若しくはAlSiCのいずれかで形成されることを特徴とする請求項1に記載の半導体装置。
- 前記半導体デバイスは、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスであることを特徴とする請求項1に記載の半導体装置。
- 前記半導体デバイスは、バンドギャップエネルギーが1.1eV〜8eVの半導体を用いることを特徴とする請求項1に記載の半導体装置。
- 絶縁基板と、前記絶縁基板上に配置された信号配線電極と、前記絶縁基板上に若しくは前記絶縁基板を貫通して配置されたパワー配線電極と、前記絶縁基板上にフリップチップに配置され、半導体基板と、前記半導体基板の裏面上に配置されたソースパッド電極およびゲートパッド電極と、前記半導体基板の表面上に配置されたドレインパッド電極とを有する半導体デバイスと、前記ゲートパッド電極上に配置されたゲートコネクタと、前記ソースパッド電極上に配置されたソースコネクタとを備える半導体装置の製造方法において、
前記ゲートコネクタと前記ゲートパッド電極および前記信号配線電極を固相拡散接合して、ゲート固相拡散接合層およびゲートコネクタ固相拡散接合層を形成する工程と、
前記ソースコネクタと前記ソースパッド電極および前記パワー配線電極を固相拡散接合して、ソース固相拡散接合層およびソースコネクタ固相拡散接合層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記ドレインコネクタと前記ドレインパッド電極を固相拡散接合して、ドレイン固相拡散接合層を形成する工程を有することを特徴とする請求項19に記載の半導体装置の製造方法。
- 前記ゲート固相拡散接合層およびゲートコネクタ固相拡散接合層を形成する工程と、前記ソース固相拡散接合層およびソースコネクタ固相拡散接合層を形成する工程は、同時に実施することを特徴とする請求項19に記載の半導体装置の製造方法。
- 前記ドレイン固相拡散接合層を形成する工程と、前記ソース固相拡散接合層およびソースコネクタ固相拡散接合層を形成する工程は、同時に実施することを特徴とする請求項20に記載の半導体装置の製造方法。
- 前記絶縁基板の裏面上に配置された金属層と前記絶縁基板を搭載するヒートスプレッダーを固相拡散接合して、ヒートスプレッダー固相拡散接合層を形成する工程を有することを特徴とする請求項19に記載の半導体装置の製造方法。
- 前記固相拡散接合を形成する圧力は、1MPa以上100MPa以下であることを特徴とする請求項19に記載の半導体装置の製造方法。
- 前記固相拡散接合を形成する温度は、200℃以上350℃以下であることを特徴とする請求項19に記載の半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/275,423 | 2011-10-18 | ||
| US13/275,423 US9673163B2 (en) | 2011-10-18 | 2011-10-18 | Semiconductor device with flip chip structure and fabrication method of the semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013089948A true JP2013089948A (ja) | 2013-05-13 |
| JP5977987B2 JP5977987B2 (ja) | 2016-08-24 |
Family
ID=48085396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012093085A Active JP5977987B2 (ja) | 2011-10-18 | 2012-04-16 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9673163B2 (ja) |
| JP (1) | JP5977987B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243100A (ja) * | 2012-05-23 | 2013-12-05 | Ushio Inc | ショートアーク型放電ランプ |
| JP2016012659A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| WO2016059902A1 (ja) * | 2014-10-15 | 2016-04-21 | 住友電気工業株式会社 | 半導体モジュール |
| WO2016059901A1 (ja) * | 2014-10-15 | 2016-04-21 | 住友電気工業株式会社 | 半導体モジュール |
| US9431337B2 (en) * | 2015-01-13 | 2016-08-30 | Noda Screen Co., Ltd. | Semiconductor device having an inner power supply plate structure |
| JP2018157115A (ja) * | 2017-03-17 | 2018-10-04 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法 |
| JP2019149477A (ja) * | 2018-02-27 | 2019-09-05 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに電力変換装置 |
| JPWO2020184304A1 (ja) * | 2019-03-12 | 2020-09-17 | ||
| WO2021005916A1 (ja) * | 2019-07-10 | 2021-01-14 | 株式会社デンソー | 半導体装置及び電子装置 |
| KR20210034574A (ko) * | 2019-11-21 | 2021-03-30 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제조 방법 |
| US11081419B2 (en) | 2016-11-30 | 2021-08-03 | Magnachip Semiconductor, Ltd. | Semiconductor package and a method of manufacturing the same |
| JP2022101968A (ja) * | 2020-12-25 | 2022-07-07 | 株式会社デンソー | 電子装置 |
| US11545409B2 (en) | 2020-02-05 | 2023-01-03 | Fuji Electric Co., Ltd. | Semiconductor module having block electrode bonded to collector electrode and manufacturing method thereof |
| JP7678934B1 (ja) * | 2023-09-22 | 2025-05-16 | 三菱電機株式会社 | 半導体装置 |
| JP7766426B2 (ja) | 2021-08-23 | 2025-11-10 | ローム株式会社 | 半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9761506B2 (en) * | 2012-02-23 | 2017-09-12 | Rohm Co., Ltd. | Semiconductor device and fabrication method for the same |
| US9044822B2 (en) * | 2012-04-17 | 2015-06-02 | Toyota Motor Engineering & Manufacturing North America, Inc. | Transient liquid phase bonding process for double sided power modules |
| KR20150016667A (ko) * | 2013-08-05 | 2015-02-13 | 서울반도체 주식회사 | 질화물계 전계효과 트랜지스터 및 그 제조방법 |
| US9196577B2 (en) * | 2014-01-09 | 2015-11-24 | Infineon Technologies Ag | Semiconductor packaging arrangement |
| JP6299441B2 (ja) | 2014-06-02 | 2018-03-28 | 株式会社デンソー | 半導体装置 |
| WO2017094185A1 (ja) * | 2015-12-04 | 2017-06-08 | ルネサスエレクトロニクス株式会社 | 半導体チップおよび半導体装置並びに電子装置 |
| DE102015121775B3 (de) * | 2015-12-15 | 2016-12-15 | Infineon Technologies Ag | Verfahren zum Verbinden eines Halbleiterchips mit einer metallischen Oberfläche eines Substrats mittels zweier Kontaktmetallisierungsschichten und Verfahren zur Herstellung einer Elektronikbaugruppe |
| WO2020226626A1 (en) * | 2019-05-07 | 2020-11-12 | Light-Med (Usa), Inc. | Silver-indium transient liquid phase method of bonding semiconductor device and heat-spreading mount and semiconductor structure having silver-indium transient liquid phase bonding joint |
| EP4216266B1 (en) * | 2020-09-15 | 2025-10-22 | Sansha Electric Manufacturing Co., Ltd. | Power semiconductor module |
| JP7700071B2 (ja) | 2022-03-19 | 2025-06-30 | 株式会社東芝 | 半導体装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191554A (ja) * | 1989-12-21 | 1991-08-21 | Fuji Electric Co Ltd | 半導体装置 |
| JPH11307596A (ja) * | 1998-04-23 | 1999-11-05 | Hitachi Ltd | 低温接合方法 |
| JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
| JP2007311528A (ja) * | 2006-05-18 | 2007-11-29 | Mitsubishi Materials Corp | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール |
| JP2010161296A (ja) * | 2009-01-09 | 2010-07-22 | Stanley Electric Co Ltd | 回路装置、回路装置の製造方法および回路装置の評価方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8903311D0 (en) | 1989-02-14 | 1989-04-05 | Raychem Pontoise Sa | Composite solder article |
| US5280414A (en) * | 1990-06-11 | 1994-01-18 | International Business Machines Corp. | Au-Sn transient liquid bonding in high performance laminates |
| US6946740B2 (en) * | 2002-07-15 | 2005-09-20 | International Rectifier Corporation | High power MCM package |
| US6847073B2 (en) * | 2002-11-07 | 2005-01-25 | Kabushiki Kaisha Toshiba | Semiconductor device using ferroelectric film in cell capacitor, and method for fabricating the same |
| US6962835B2 (en) * | 2003-02-07 | 2005-11-08 | Ziptronix, Inc. | Method for room temperature metal direct bonding |
| WO2005071735A1 (ja) * | 2004-01-22 | 2005-08-04 | Bondtech Inc. | 接合方法及びこの方法により作成されるデバイス並びに接合装置 |
| US7390735B2 (en) | 2005-01-07 | 2008-06-24 | Teledyne Licensing, Llc | High temperature, stable SiC device interconnects and packages having low thermal resistance |
| EP1783829A1 (en) * | 2005-11-02 | 2007-05-09 | Abb Research Ltd. | Method for bonding electronic components |
| TWI307132B (en) * | 2006-03-24 | 2009-03-01 | Via Tech Inc | Chip package and fabricating method thereof |
| US7999369B2 (en) * | 2006-08-29 | 2011-08-16 | Denso Corporation | Power electronic package having two substrates with multiple semiconductor chips and electronic components |
-
2011
- 2011-10-18 US US13/275,423 patent/US9673163B2/en not_active Expired - Fee Related
-
2012
- 2012-04-16 JP JP2012093085A patent/JP5977987B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03191554A (ja) * | 1989-12-21 | 1991-08-21 | Fuji Electric Co Ltd | 半導体装置 |
| JPH11307596A (ja) * | 1998-04-23 | 1999-11-05 | Hitachi Ltd | 低温接合方法 |
| JP2007059860A (ja) * | 2004-11-30 | 2007-03-08 | Toshiba Corp | 半導体パッケージ及び半導体モジュール |
| JP2007311528A (ja) * | 2006-05-18 | 2007-11-29 | Mitsubishi Materials Corp | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール |
| JP2010161296A (ja) * | 2009-01-09 | 2010-07-22 | Stanley Electric Co Ltd | 回路装置、回路装置の製造方法および回路装置の評価方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013243100A (ja) * | 2012-05-23 | 2013-12-05 | Ushio Inc | ショートアーク型放電ランプ |
| JP2016012659A (ja) * | 2014-06-30 | 2016-01-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| CN107078129B (zh) * | 2014-10-15 | 2019-05-17 | 住友电气工业株式会社 | 半导体模块 |
| WO2016059902A1 (ja) * | 2014-10-15 | 2016-04-21 | 住友電気工業株式会社 | 半導体モジュール |
| WO2016059901A1 (ja) * | 2014-10-15 | 2016-04-21 | 住友電気工業株式会社 | 半導体モジュール |
| JP2016082040A (ja) * | 2014-10-15 | 2016-05-16 | 住友電気工業株式会社 | 半導体モジュール |
| JP2016082039A (ja) * | 2014-10-15 | 2016-05-16 | 住友電気工業株式会社 | 半導体モジュール |
| CN107078129A (zh) * | 2014-10-15 | 2017-08-18 | 住友电气工业株式会社 | 半导体模块 |
| US9947639B2 (en) | 2014-10-15 | 2018-04-17 | Sumitomo Electric Industries, Ltd. | Semiconductor module |
| US9966334B2 (en) | 2014-10-15 | 2018-05-08 | Sumitomo Electric Industries, Ltd. | Semiconductor module |
| US9431337B2 (en) * | 2015-01-13 | 2016-08-30 | Noda Screen Co., Ltd. | Semiconductor device having an inner power supply plate structure |
| US11081419B2 (en) | 2016-11-30 | 2021-08-03 | Magnachip Semiconductor, Ltd. | Semiconductor package and a method of manufacturing the same |
| JP2018157115A (ja) * | 2017-03-17 | 2018-10-04 | 三菱マテリアル株式会社 | 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法 |
| JP2019149477A (ja) * | 2018-02-27 | 2019-09-05 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに電力変換装置 |
| JPWO2020184304A1 (ja) * | 2019-03-12 | 2020-09-17 | ||
| WO2020184304A1 (ja) * | 2019-03-12 | 2020-09-17 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US11715767B2 (en) | 2019-03-12 | 2023-08-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
| WO2021005916A1 (ja) * | 2019-07-10 | 2021-01-14 | 株式会社デンソー | 半導体装置及び電子装置 |
| JP2021015857A (ja) * | 2019-07-10 | 2021-02-12 | 株式会社デンソー | 半導体装置及び電子装置 |
| KR20210034574A (ko) * | 2019-11-21 | 2021-03-30 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제조 방법 |
| KR102365004B1 (ko) * | 2019-11-21 | 2022-02-18 | 매그나칩 반도체 유한회사 | 반도체 패키지 및 그 제조 방법 |
| US11545409B2 (en) | 2020-02-05 | 2023-01-03 | Fuji Electric Co., Ltd. | Semiconductor module having block electrode bonded to collector electrode and manufacturing method thereof |
| JP2022101968A (ja) * | 2020-12-25 | 2022-07-07 | 株式会社デンソー | 電子装置 |
| JP7447785B2 (ja) | 2020-12-25 | 2024-03-12 | 株式会社デンソー | 電子装置 |
| JP7766426B2 (ja) | 2021-08-23 | 2025-11-10 | ローム株式会社 | 半導体装置 |
| JP7678934B1 (ja) * | 2023-09-22 | 2025-05-16 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130092948A1 (en) | 2013-04-18 |
| JP5977987B2 (ja) | 2016-08-24 |
| US9673163B2 (en) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5977987B2 (ja) | 半導体装置およびその製造方法 | |
| JP6041469B2 (ja) | 高融点半田層の形成方法 | |
| JP6338937B2 (ja) | パワーモジュールおよびその製造方法 | |
| US8592986B2 (en) | High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device | |
| JP6097013B2 (ja) | パワーモジュール半導体装置 | |
| JP6077773B2 (ja) | パワーモジュール半導体装置 | |
| JP6192561B2 (ja) | 電力用半導体装置 | |
| JP2007234690A (ja) | パワー半導体モジュール | |
| US10475721B2 (en) | Power semiconductor device and method for manufacturing same | |
| JP2014107506A (ja) | 半導体モジュール | |
| JP2014032985A (ja) | 半導体装置およびその製造方法 | |
| WO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| CN102856282B (zh) | 叠层高熔点焊接层及其制造方法以及半导体器件 | |
| JP2019216214A (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
| JP6006966B2 (ja) | 半導体装置およびその製造方法 | |
| JP6777148B2 (ja) | 半導体装置 | |
| JP2014053403A (ja) | パワーモジュール半導体装置 | |
| JP2013149762A (ja) | 半導体モジュール | |
| JP2004014599A (ja) | 半導体装置およびその製造方法 | |
| JP2011176087A (ja) | 半導体モジュール、及び電力変換装置 | |
| CN111788694B (zh) | 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 | |
| JP2016178334A (ja) | 半導体装置およびその製造方法 | |
| JP2014116478A (ja) | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 | |
| JP5971543B2 (ja) | 半導体モジュール、及び半導体チップ実装方法 | |
| JP2013254856A (ja) | モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5977987 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |