JP2013089795A - Printed wiring board and mounting structure of electronic component using the same - Google Patents
Printed wiring board and mounting structure of electronic component using the same Download PDFInfo
- Publication number
- JP2013089795A JP2013089795A JP2011229543A JP2011229543A JP2013089795A JP 2013089795 A JP2013089795 A JP 2013089795A JP 2011229543 A JP2011229543 A JP 2011229543A JP 2011229543 A JP2011229543 A JP 2011229543A JP 2013089795 A JP2013089795 A JP 2013089795A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring board
- printed wiring
- solder
- qfn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】実装不良の軽減が図られるプリント配線板と、そのプリント配線板を用いた電子部品の実装構造とを提供する。
【解決手段】プリント配線板2では、QFNの外周端子13のそれぞれに対向する外周パッド3と、底面電極12に対向するパッド4とが配置されている。プリント配線板2の表面には、ソルダーレジスト5が形成され、ソルダーレジスト5には、外周パッド3のそれぞれを露出する開口部5aと、パッド4を4つの領域に区画して露出する4つの開口部5bとが形成されている。
【選択図】図4A printed wiring board capable of reducing mounting defects and a mounting structure for an electronic component using the printed wiring board are provided.
In a printed wiring board, an outer peripheral pad that faces each of outer peripheral terminals of a QFN and a pad that faces a bottom electrode are disposed. A solder resist 5 is formed on the surface of the printed wiring board 2. The solder resist 5 has an opening 5 a that exposes each of the outer peripheral pads 3, and four openings that are exposed by dividing the pad 4 into four regions. Part 5b is formed.
[Selection] Figure 4
Description
本発明はプリント配線板およびそれを用いた電子部品の実装構造に関し、特に、表面実装型の電子部品を実装するためのプリント配線板と、それを用いた電子部品の実装構造とに関するものである。 The present invention relates to a printed wiring board and an electronic component mounting structure using the same, and more particularly to a printed wiring board for mounting a surface mounting type electronic component and an electronic component mounting structure using the same. .
表面実装型の電子部品をプリント配線板へ実装する手法として、リフローによるはんだ付けがある。この手法では、まず、プリント配線板に形成された所定のパッドにクリームはんだが印刷される。次に、その所定のパッドとの間にクレームはんだを介在させるように、表面実装型の電子部品が装着される。その後、リフロー炉内において所定の温度のもとで加熱し、クリームはんだを溶融させることによって、電子部品がプリント配線板にはんだ付けされる。 As a method for mounting a surface mount type electronic component on a printed wiring board, there is soldering by reflow. In this method, first, cream solder is printed on a predetermined pad formed on a printed wiring board. Next, a surface mounting type electronic component is mounted so that the claim solder is interposed between the predetermined pads. Thereafter, the electronic component is soldered to the printed wiring board by heating in a reflow furnace at a predetermined temperature to melt the cream solder.
この表面実装型の電子部品には、QFN(Quad Flat Non-lead package)あるいはSON(Small Outline Non-lead package)と称される電子部品がある。このQFNやSONでは、パッケージの外周に配置された外周端子以外に、パッケージの底面には放熱等のために電極(底面電極)が形成されているものがある。QFNやSONが実装されるプリント配線板には、パッケージの外周端子に対応する外周パッドの他に、そのような底面電極に対応するパッドが形成される。 Such surface mount electronic components include electronic components called QFN (Quad Flat Non-lead package) or SON (Small Outline Non-lead package). Some QFNs and SONs have electrodes (bottom electrodes) formed on the bottom surface of the package for heat radiation and the like in addition to the peripheral terminals arranged on the outer periphery of the package. On the printed wiring board on which QFN and SON are mounted, pads corresponding to such bottom electrodes are formed in addition to the peripheral pads corresponding to the peripheral terminals of the package.
QFNやSONをプリント配線板へ実装する際には、まず、パッケージの外周端子に対応する外周パッドと、底面電極に対応するパッドとにはんだクリームが印刷される。次に、QFNあるいはSONがプリント配線板(パッド)に対して位置合わせされて、パッケージの外周端子が対応する外周パッドにはんだ付けされるとともに、パッケージの底面電極が対応するパッドにはんだ付けされることになる。なお、リフローによるはんだ付けを開示した文献として、特許文献1、特許文献2および特許文献3がある。
When QFN or SON is mounted on a printed wiring board, first, solder cream is printed on the outer peripheral pad corresponding to the outer peripheral terminal of the package and the pad corresponding to the bottom electrode. Next, QFN or SON is aligned with the printed wiring board (pad), and the outer peripheral terminal of the package is soldered to the corresponding outer peripheral pad, and the bottom electrode of the package is soldered to the corresponding pad. It will be. Note that there are
しかしながら、従来の手法では次のような問題点があった。リフローによるはんだ付けでは、加熱により溶融したクリームはんだが凝集する際には、溶融したはんだは、その表面張力によって丸くなろうとする。 However, the conventional method has the following problems. In soldering by reflow, when the cream solder melted by heating aggregates, the melted solder tends to be rounded by its surface tension.
このとき、底面電極に対応するパッドに供給されるクリームはんだの量が多すぎると、QFN等のパッケージが、丸くなったはんだの頂点に乗り上げることになり、パッケージが浮いてしまうことがある。パッケージが浮いてしまうと、パッケージの外周に配置された外周端子とその外周端子に対応する外周パッドとが接触せず、オープン不良が発生することになる。 At this time, if the amount of cream solder supplied to the pad corresponding to the bottom electrode is too large, a package such as QFN rides on the top of the rounded solder and the package may float. When the package floats, the outer peripheral terminal arranged on the outer periphery of the package and the outer peripheral pad corresponding to the outer peripheral terminal do not come into contact with each other, and an open defect occurs.
また、丸くなったはんだの頂点の位置が、必ずしもQFN等の重心に平面的に重なるとは限らない。このため、溶融したはんだの頂点の位置が、平面的にQFN等の重心からずれてしまうと、QFN等のパッケージが傾いてしまい、パッケージが浮いている側に配置されている外周端子とその外周端子に対応する外周パッドとがオープン不良になってしまう。 Further, the position of the rounded solder apex does not necessarily overlap the center of gravity of QFN or the like in a planar manner. For this reason, if the position of the vertex of the melted solder is shifted from the center of gravity of QFN or the like in a plane, the package of QFN or the like is inclined, and the outer peripheral terminal arranged on the side where the package is floating and its outer periphery The outer peripheral pad corresponding to the terminal becomes an open defect.
反対に、底面電極に対応するパッドに供給されるクリームはんだの量が少ないと、底面電極と対応するパッドとの接合面積が小さくなってしまう。このため、本来の目的とされる放熱効果を十分に得ることができず、電子部品として所望の性能が得られなくなることが想定される。従来、クリームはんだの供給量は、製造経験に基づいて、印刷用のメタルマスクの開口寸法を変える等して調節されていた。 On the other hand, if the amount of cream solder supplied to the pad corresponding to the bottom electrode is small, the bonding area between the bottom electrode and the corresponding pad is reduced. For this reason, it is assumed that the heat dissipation effect which is originally intended cannot be sufficiently obtained and desired performance as an electronic component cannot be obtained. Conventionally, the supply amount of cream solder has been adjusted, for example, by changing the opening size of a metal mask for printing based on manufacturing experience.
本発明は、上述した開発の一環でなされたものであり、その一つの目的は、実装不良の軽減が図られるプリント配線板を提供することであり、他の目的は、そのようなプリント配線板を用いた電子部品の実装構造を提供することである。 The present invention has been made as part of the development described above, and one object thereof is to provide a printed wiring board that can reduce mounting defects, and the other object is to provide such a printed wiring board. It is providing the mounting structure of the electronic component using this.
本発明に係るプリント配線板は、パッケージの底面に底面電極を有する電子部品の実装に用いられるプリント配線板であって、主表面を有する基板本体と、パッドと、絶縁性の被覆層とを備えている。パッドは、基板本体の主表面に形成され、底面電極が接合される。絶縁性の被覆層は、基板本体の表面を覆うように形成されている。パッドは、パッドの表面の一部が被覆層によって覆われる第1態様、および、分割された複数のパッドとして配置される第2態様の少なくともいずれかの態様によって、複数の領域に区画されている。 A printed wiring board according to the present invention is a printed wiring board used for mounting an electronic component having a bottom electrode on a bottom surface of a package, and includes a substrate body having a main surface, a pad, and an insulating coating layer. ing. The pad is formed on the main surface of the substrate body, and the bottom electrode is bonded thereto. The insulating coating layer is formed so as to cover the surface of the substrate body. The pad is partitioned into a plurality of regions by at least one of a first aspect in which a part of the surface of the pad is covered with a covering layer and a second aspect that is arranged as a plurality of divided pads. .
本発明に係る電子部品の実装構造は、請求項1〜6のいずれかに記載のプリント配線板に電子部品が実装された、電子部品の実装構造であって、プリント配線板の電極パッドに、電子部品のパッケージの底に形成された底面電極がはんだ付けによって接合されている。
An electronic component mounting structure according to the present invention is an electronic component mounting structure in which the electronic component is mounted on the printed wiring board according to any one of
本発明に係るプリント配線板によれば、電子部品の実装不良を抑制することができる。
本発明に係る電子部品の実装構造によれば、電子部品をプリント配線板に確実に接合させることができる。
With the printed wiring board according to the present invention, mounting defects of electronic components can be suppressed.
According to the electronic component mounting structure of the present invention, the electronic component can be reliably bonded to the printed wiring board.
実施の形態1
まず、はじめに、プリント配線板に実装される電子部品の一例として、QFNの外観について説明する。図1、図2および図3に示すように、電子部品1の一例としてのQFNでは、パッケージ11の外周に沿って複数の外周端子13が配置されている。その外周端子13のそれぞれは、パッケージ11に封止された半導体チップ(図示せず)に電気的に接続されている。また、パッケージ11の底面には、放熱等を目的とした底面電極12が配置されている。
First, an external appearance of QFN will be described as an example of an electronic component mounted on a printed wiring board. As shown in FIGS. 1, 2, and 3, in the QFN as an example of the
次に、プリント配線板について説明する。図4に示すように、プリント配線板2におけるQFNが実装される領域(パッケージの外形11a参照)では、QFNのパッケージに形成された複数の外周端子13のそれぞれに対向するように外周パッド3が配置されている。また、パッケージに形成された底面電極12に対向するように、連続する一つの導電体からなるパッド4が配置されている。
Next, the printed wiring board will be described. As shown in FIG. 4, in the area where the QFN is mounted on the printed wiring board 2 (see the package
さらに、プリント配線板2(基板本体2a)の表面にはソルダーレジスト5が形成されている。そのソルダーレジスト5には、複数の外周パッド3のそれぞれを露出する開口部5aと、パッド4を4つの領域(パッド44)に区画して露出する4つの開口部5bとが形成されている。特に、開口部5bのそれぞれは、区画されるパッド44の二辺の端が露出するように、その二辺の端を越えて、プリント配線板2の基板本体2aの部分を露出するように形成されている。
Further, a solder resist 5 is formed on the surface of the printed wiring board 2 (
次に、QFNのプリント配線板への実装手順について説明する。まず、クリームはんだとして、たとえば、鉛フリーはんだ(組成:Sn−3Ag−0.5Cu)を用意する。また、パッドPPおよびパッド4(図4参照)に基づいて、所定の開口部が形成されたメタルマスクとスキージを用意する。 Next, a procedure for mounting QFN on a printed wiring board will be described. First, for example, lead-free solder (composition: Sn-3Ag-0.5Cu) is prepared as cream solder. Further, based on the pad PP and the pad 4 (see FIG. 4), a metal mask having a predetermined opening and a squeegee are prepared.
次に、そのメタルマスクとスキージを用い、図5および図6に示すように、プリント配線板2の表面に露出するパッド44の表面にクリームはんだ21を印刷する。このとき、クリームはんだ21は、パッド44の外周に沿った領域が露出するように、パッド44のサイズ(寸法)よりも小さいサイズをもって印刷される。なお、このとき、パッドPP(図4参照)の表面にもクリームはんだ(図示せず)が印刷される。
Next, using the metal mask and squeegee,
次に、クリームはんだが印刷されたプリント配線板2に対してQFNの位置合わせを行って、QFNをプリント配線板2(クリームはんだ21)の上に載置する。次に、QFNが載置されたプリント配線板2をリフロー炉(図示せず)内に入れる。次に、リフロー炉内において、たとえば、200数十℃程度の温度のもとで加熱し、クリームはんだを溶融させる。
Next, the QFN is aligned with respect to the printed
ここで、クリームはんだ21は、露出したパッド44のサイズ(寸法)よりも小さいサイズをもって印刷されている。このため、図7に示すように、クリームはんだが溶融し凝集して球状になろうして盛り上がり(溶融したはんだ22)、QFNのパッケージ11を持ち上げようとする。さらに、図8に示すように、溶融したはんだ22は、パッド4の全面に濡れ広がることで、QFNのパッケージ11はプリント配線板2の側に引き込まれることになる。
Here, the
これにより、図9に示すように、QFNの底面電極12がパッド4にはんだ24を介して接合されるとともに、QFNの外周端子13のそれぞれが、対応する外周パッド3にはんだ24を介して接合される。こうして、QFNがプリント配線板2に実装される。
As a result, as shown in FIG. 9, the
上述した電子部品の実装方法では、QFN等のプリント配線板への実装不良を低減することができる。このことについて、比較例を交えて説明する。 With the electronic component mounting method described above, mounting defects on a printed wiring board such as QFN can be reduced. This will be described with a comparative example.
図10に示すように、比較例に係るプリント配線板では、プリント配線板101においてQFNが実装される領域(点線枠を参照)には、QFNの複数の外周端子13(図1〜図3参照)のそれぞれに対向するように外周パッド102が配置されている。また、底面電極12(図1〜図3参照)に対向するようにパッド103が配置されている。
As shown in FIG. 10, in the printed wiring board according to the comparative example, a plurality of
さらに、プリント配線板101の表面にはソルダレジスト104が形成されている。ソルダレジスト104には、複数の外周パッド102のそれぞれを露出する開口部105と、パッド103を露出する開口部106とが形成されている。特に、開口部106は、パッド103の全体を露出するように形成されている。
Further, a solder resist 104 is formed on the surface of the printed
次に、プリント配線板101へのQFNの実装手順について説明する。まず、プリント配線板101の表面に露出するパッド103の表面と外周パッド102の表面とにクリームはんだ(図示せず)を印刷する。次に、クリームはんだが印刷されたプリント配線板101における所定の位置にQFNを載置して、リフロー炉内に入れる。次に、リフロー炉内において、所定の温度のもとで加熱し、クリームはんだを溶融させて、QFNの底面電極12をパッド4にはんだ付けにより接合させるとともに、外周端子13を外周パッド3にはんだ付けにより接合させる。
Next, the QFN mounting procedure on the printed
リフローによるはんだ付けにおいては、クリームはんだが溶融して凝集する際に、溶融したはんだは、その表面張力によって丸くなろうとする。このとき、パッド103に印刷されるクリームはんだの量が多すぎると、図11に示すように、QFNのパッケージ112は、丸くなったはんだの頂点に乗り上げることになる。このため、QFNのパッケージ112がプリント配線板101に対して浮いた状態になり、QFNの外周端子13と、プリント配線板101の外周パッド102とが接触せず、オープン不良が発生するおそれがある。
In soldering by reflow, when cream solder melts and aggregates, the melted solder tends to be rounded due to its surface tension. At this time, if the amount of the cream solder printed on the
また、丸くなったはんだの頂点の位置は、QFNの重心に平面的に一致するとは限らない。このため、はんだの頂点の位置が、QFNの重心から平面的にずれてしまうと、図12に示すように、QFNのパッケージがプリント配線板101に対して傾いてしまい、QFNのパッケージが浮いている側に位置する外周端子13と、対応する外周パッド102とが接触せず、オープン不良が発生するおそれがある。
Further, the position of the apex of the rounded solder does not necessarily coincide with the center of gravity of the QFN in a plane. For this reason, if the position of the solder apex is shifted in plan from the center of gravity of the QFN, as shown in FIG. 12, the QFN package is inclined with respect to the printed
一方、パッド103に印刷されるクリームはんだの量が少ないと、図13に示すように、QFNの底面電極113とパッド103との接合面積が小さくなることが想定される。このため、QFNから発生する熱を効率的に放熱させることができず、電子部品としての所望の性能が得られないおそれがある。
On the other hand, when the amount of cream solder printed on the
比較例に対して本実施の形態に係る電子部品の実装手順では、露出したパッド44のサイズ(寸法)よりも小さいサイズをもって印刷されたクリームはんだ溶融させることによって、QFN等がプリント配線板に実装される。上述したように、クリームはんだが溶融して凝集する際に、溶融したはんだは、その表面張力によって丸くなろうとする。溶融したはんだが凝集した後のはんだの高さは、ほぼ球冠の高さによって近似することができる。 In comparison with the comparative example, in the mounting procedure of the electronic component according to the present embodiment, QFN or the like is mounted on the printed wiring board by melting cream solder printed with a size smaller than the size (dimension) of the exposed pad 44. Is done. As described above, when the cream solder is melted and agglomerated, the melted solder tends to be rounded by its surface tension. The height of the solder after the molten solder agglomerates can be approximated by the height of the spherical crown.
また、溶融したクリームはんだが凝集すると、一般的に、その体積は印刷されたクリームはんだの体積の50%程度になることが知られている。また、クリームはんだ中のはんだ粒子が細密状態に重点されている場合には、凝集したはんだの体積は、印刷されたクリームはんだの体積の最大65%程度になることが知られている。このような知見から、溶融した後のはんだの体積は、印刷されたクリームはんだの体積の50%〜65%程度になると考えられる。 Further, it is known that when the melted cream solder is aggregated, its volume is generally about 50% of the volume of the printed cream solder. Further, it is known that when the solder particles in the cream solder are focused on a fine state, the volume of the agglomerated solder is about 65% of the maximum volume of the printed cream solder. From such knowledge, it is thought that the volume of the solder after melting is about 50% to 65% of the volume of the printed cream solder.
ここで、パッドにはんだクリームを印刷した場合において、溶融したはんだが凝集した後のはんだの高さの具体的な数値例を図21に示す。この図21では、大きさφ2のパッドに、厚さ150μm、大きさφ2のはんだクリームを印刷した場合のはんだの高さを示す。印刷されたクリームはんだの体積に対する、溶融したはんだが凝集した後の体積の割合を体積変化とすると、体積変化が50%である場合には、球冠の高さ(149μm)は、印刷されたクリームはんだの厚さ(150μm)とほぼ同じ値であることがわかる。 Here, when the solder cream is printed on the pad, a specific numerical example of the height of the solder after the molten solder aggregates is shown in FIG. FIG. 21 shows the solder height when a solder cream having a thickness of 150 μm and a size of φ2 is printed on a pad of size φ2. When the ratio of the volume after the molten solder agglomerates to the volume of the cream solder printed is defined as the volume change, when the volume change is 50%, the height of the spherical crown (149 μm) is printed. It can be seen that the value is almost the same as the thickness of the cream solder (150 μm).
また、体積変化が50%よりも高い場合(55%、60%、65%)には、球冠の高さ(164μm、178μm、193μm)は、印刷されたクリームはんだの厚さ(150μm)よりも高くなることがわかる。この場合には、たとえば、図11に示すように、溶融したはんだは、載置されたQFNのパッケージを浮き上がらせることになる。 When the volume change is higher than 50% (55%, 60%, 65%), the height of the spherical crown (164 μm, 178 μm, 193 μm) is larger than the thickness of the printed cream solder (150 μm). It can be seen that it becomes higher. In this case, for example, as shown in FIG. 11, the melted solder causes the placed QFN package to rise.
そこで、図14および図15に示すように、区画されて露出しているパッド4(DBP)のサイズよりも小さいサイズをもってクリームはんだを印刷する場合を考える。この場合、図16および図17に示すように、まず、リフローによってクリームはんだが溶融すると、その表面張力によって丸くなろうとする。このとき、溶融したはんだは、載置されたQFN(図示せず)を持ち上げようとする。つまり、溶融したはんだは、底面電極に接触するきっかけとして作用する。 Therefore, as shown in FIGS. 14 and 15, consider a case where cream solder is printed with a size smaller than the size of the partitioned and exposed pad 4 (DBP). In this case, as shown in FIGS. 16 and 17, first, when the cream solder is melted by reflow, it tends to be rounded by its surface tension. At this time, the melted solder tries to lift the placed QFN (not shown). That is, the molten solder acts as a trigger for contacting the bottom electrode.
溶融したはんだが底面電極(図示せず)に接触すると同時に、図18および図19に示すように、溶融したはんだが、パッド4の表面を濡らしながら広がるため、溶融したはんだの高さが低くなる。つまり、溶融したはんだは、載置されたQFNのパッケージをパッド4の側に引き込むように作用する。
As the molten solder contacts the bottom electrode (not shown), the molten solder spreads while wetting the surface of the
ここで、パッドのサイズよりも小さいサイズをもってパッドにはんだクリームを印刷した場合において、溶融したはんだが凝集した後のはんだの高さの具体的な数値例を図22に示す。この図22では、大きさφ2.5のパッドに、厚さ150μm、大きさφ2のはんだクリームを印刷した場合のはんだの高さを示す。体積変化が50%、55%、60%および65%のいずれの場合においても、球冠の高さは、印刷されたクリームはんだの厚さ(150μm)よりも低くなっていることがわかる。 Here, when the solder cream is printed on the pad with a size smaller than the size of the pad, a specific numerical example of the height of the solder after the molten solder aggregates is shown in FIG. FIG. 22 shows the solder height when a solder cream having a thickness of 150 μm and a size of φ2 is printed on a pad of size φ2.5. It can be seen that the height of the spherical crown is lower than the thickness of the printed cream solder (150 μm) in all cases where the volume change is 50%, 55%, 60% and 65%.
このパッド4(44)のサイズよりも小さいサイズをもってクリームはんだを印刷する場合(ケースA:図22)と、パッド4(44)のサイズと同じサイズをもってクリームはんだを印刷する場合(ケースB:図21)とを比較すると、体積変化が50%の場合では、ケースAの球冠の高さ(96μm)と、ケースBの球冠の高さ(149μm)との差は、約53μmであることがわかる。また、体積変化が65%の場合では、ケースAの球冠の高さ(124μm)と、ケースBの球冠の高さ(193μm)との差は、約69μmであることがわかる。 When cream solder is printed with a size smaller than the size of the pad 4 (44) (case A: FIG. 22), and when cream solder is printed with the same size as the size of the pad 4 (44) (case B: FIG. 21) When the volume change is 50%, the difference between the height of the crown of Case A (96 μm) and the height of the crown of Case B (149 μm) is about 53 μm. I understand. When the volume change is 65%, the difference between the height of the crown of Case A (124 μm) and the height of the crown of Case B (193 μm) is about 69 μm.
そうすると、ケースAの場合には、ケースBの場合と比較して、プリント配線板とQFNのパッケージとの距離を約50μm〜70μm程度短くすることができる。すなわち、ケースAでは、ケースBの場合に比べて、QFNのパッケージをプリント配線板の側により接近するように引き込むことができる。これにより、図8および図9に示すように、パッケージの外周に配置された外周端子13を、プリント配線板2の外周パッド3の表面の溶融しているはんだに確実に接触させて、外周端子13を外周パッド3に確実に接合させることができる。
Then, in the case A, the distance between the printed wiring board and the QFN package can be shortened by about 50 μm to 70 μm compared to the case B. That is, in the case A, compared to the case B, the QFN package can be drawn closer to the printed wiring board side. As a result, as shown in FIGS. 8 and 9, the outer
また、上述したプリント配線板では、図4に示すように、一つのパッド4が、ソルダーレジスト5によって4つの領域に区画された状態で露出している。その区画されて露出している領域のそれぞれに、同じサイズと厚みをもって、クリームはんだを印刷し溶融させることによって、図20に示すように、溶融したはんだの頂点23が4箇所存在することになる。
In the printed wiring board described above, as shown in FIG. 4, one
一方、QFNの重心は、パッケージのほぼ中央に位置する。このため、図20に示すように、QFNをプリント配線板において実装させるべき所定の位置に載置すると、QFNの重心11bは、4つの頂点23を結ぶ線分によって形成される領域(仮想領域)の中央に平面的に位置することになる。これにより、QFNのパッケージは溶融したはんだに安定に支持されて、QFNのパッケージがプリント配線板に対して傾いた状態で実装されるのを抑制することができる。
On the other hand, the center of gravity of the QFN is located approximately at the center of the package. Therefore, as shown in FIG. 20, when the QFN is placed at a predetermined position on the printed wiring board, the center of
実施の形態2
実施の形態1では、一つのパッドの表面の一部がソルダレジストによって覆われることによって、パッドが複数の領域に区画されたプリント配線板を例に挙げた。ここでは、分割された複数のパッドを配置することによって区画されたプリント配線板と、それを用いた実装手順について説明する。
In the first embodiment, a printed wiring board in which a part of the surface of one pad is covered with a solder resist so that the pad is partitioned into a plurality of regions is taken as an example. Here, a printed wiring board partitioned by arranging a plurality of divided pads and a mounting procedure using the printed wiring board will be described.
図23に示すように、プリント配線板2におけるQFNが実装される領域(パッケージの外形11a参照)では、複数(4つ)の導電体からなるパッド4が互いに間隔を隔てて、底面電極12(図3参照)に対向するように配置されている。ソルダーレジスト5には、配置された4つのパッド4の全体を露出する開口部5bが形成されている。なお、これ以外の構成については、図4に示すプリント配線板と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
As shown in FIG. 23, in the area where the QFN is mounted on the printed wiring board 2 (see the package
次に、QFNのプリント配線板への実装手順について説明する。まず、実施の形態1において説明したように、所定のクリームはんだ、メタルマスクおよびスキージを用意する。次に、そのメタルマスクとスキージを用い、図24および図25に示すように、プリント配線板2の表面に露出するパッド44の表面にクリームはんだ21を印刷する。このとき、クリームはんだ21は、パッド44の外周に沿った領域が露出するように、パッド44のサイズ(寸法)よりも小さいサイズをもって印刷される。なお、このとき、パッドPP(図4参照)の表面にもクリームはんだ(図示せず)が印刷される。
Next, a procedure for mounting QFN on a printed wiring board will be described. First, as described in the first embodiment, a predetermined cream solder, a metal mask, and a squeegee are prepared. Next, using the metal mask and squeegee,
次に、クリームはんだが印刷されたプリント配線板2に対してQFNの位置合わせを行って、QFNをプリント配線板2(クリームはんだ21)の上に載置する。次に、QFNが載置されたプリント配線板2をリフロー炉(図示せず)内に入れる。次に、リフロー炉内において、たとえば、200数十℃程度の温度のもとで加熱し、クリームはんだを溶融させる。
Next, the QFN is aligned with respect to the printed
ここで、クリームはんだ21は、パッド44のサイズ(寸法)よりも小さいサイズをもって印刷されている。また、パッド4は、4つのパッド44に分割されて、互いに間隔を隔てて配置されている。このため、図26に示すように、溶融したはんだ22は、パッド44の表面を濡らしながら広がって、パッド44の側面に回り込むことになる。これにより、溶融したはんだがパッド44の側面に回り込む分、溶融したはんだがパッド44を濡らしながら広がった後の高さがより低くなって、QFNのパッケージ(図示せず)をプリント配線板の側にさらに接近させるように引き込むことができる。
Here, the
こうして、図27に示すように、QFNの底面電極12がパッド4にはんだ24を介して接合されるとともに、QFNの外周端子13のそれぞれが、対応する外周パッド3にはんだ24を介して接合されて、QFNがプリント配線板2に実装される。
Thus, as shown in FIG. 27, the
上述したプリント配線板を用いた実装手順では、パッドは、4つのパッド44に分割されて、互いに間隔を隔てて配置されて、そのそれぞれのパッド44に対して、そのサイズ(寸法)よりも小さいサイズをもってクリームはんだが印刷される。このため、溶融したはんだ22は、パッド44の表面を濡らしながら広がって、パッド44の側面に回り込むことになる。
In the mounting procedure using the above-described printed wiring board, the pad is divided into four pads 44 and arranged so as to be spaced apart from each other, and the size (dimension) of each of the pads 44 is smaller. Cream solder is printed with size. For this reason, the
これにより、溶融したはんだがパッド44の側面に回り込む分、溶融したはんだがパッド44を濡らしながら広がった後の高さがより低くなって、QFNのパッケージ(図示せず)をプリント配線板の側にさらに接近させるように引き込むことができ、外周端子13を、プリント配線板2の外周パッド3の表面の溶融しているはんだに確実に接触させて、外周端子13を外周パッド3に確実に接合させることができる。また、溶融したはんだ22が、パッド44の側面に回り込むことで、底面電極12とパッド4との接合をより強固にすることができる。
Accordingly, the height after the molten solder wraps around the side surface of the pad 44 and the molten solder spreads while wetting the pad 44 becomes lower, and the QFN package (not shown) is placed on the printed wiring board side. The outer peripheral terminal 13 is reliably brought into contact with the molten solder on the surface of the outer
実施の形態3
ここでは、分割されたパッドとパッドとの間に、ソルダーレジストを形成したプリント配線板と、それを用いた実装手順について説明する。
Here, a printed wiring board in which a solder resist is formed between the divided pads and a mounting procedure using the printed wiring board will be described.
図28に示すように、プリント配線板2におけるQFNが実装される領域(パッケージの外形11a参照)では、複数(4つ)のパッド4が互いに間隔を隔てて、底面電極12(図3参照)に対向するように配置されている。ソルダーレジスト5には、配置された4つのパッド4のそれぞれを露出する開口部5bが形成されて、互いに隣り合うパッド44とパッド44との間に位置する基板本体2aの部分を覆うように形成されている。なお、これ以外の構成については、図4に示すプリント配線板と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
As shown in FIG. 28, in the area where the QFN is mounted on the printed wiring board 2 (see the package
次に、QFNのプリント配線板への実装手順について説明する。まず、実施の形態1において説明したように、所定のクリームはんだ、メタルマスクおよびスキージを用意する。次に、そのメタルマスクとスキージを用い、図29および図30に示すように、プリント配線板2の表面に露出するパッド44の表面にクリームはんだ21を印刷する。このとき、クリームはんだ21は、パッド44の外周に沿った領域が露出するように、露出したパッド44のサイズ(寸法)よりも小さいサイズをもって印刷される。なお、このとき、パッドPP(図4参照)の表面にもクリームはんだ(図示せず)が印刷される。
Next, a procedure for mounting QFN on a printed wiring board will be described. First, as described in the first embodiment, a predetermined cream solder, a metal mask, and a squeegee are prepared. Next, using the metal mask and the squeegee, as shown in FIGS. 29 and 30, the
次に、クリームはんだが印刷されたプリント配線板2に対してQFNの位置合わせを行って、QFNをプリント配線板2(クリームはんだ21)の上に載置する。次に、QFNが載置されたプリント配線板2をリフロー炉(図示せず)内に入れる。次に、リフロー炉内において、たとえば、200数十℃程度の温度のもとで加熱し、クリームはんだを溶融させる。
Next, the QFN is aligned with respect to the printed
ここで、クリームはんだ21は、パッド44のサイズ(寸法)よりも小さいサイズをもって印刷されている。また、パッド4は、4つのパッド44に分割されて、互いに間隔を隔てて配置され、その隣り合うパッド44とパッド44との間にソルダーレジスト5が形成されている。
Here, the
このため、図31に示すように、溶融したはんだ22は、パッド44の表面を濡らしながら広がって、パッド44の側面に回り込むことになる。これにより、溶融したはんだがパッド44の側面に回り込む分、溶融したはんだがパッド44を濡らしながら広がった後の高さがより低くなって、QFNのパッケージ(図示せず)をプリント配線板の側にさらに接近させるように引き込むことができる。また、互いに隣り合うパッド44にそれぞれ印刷されて溶融したはんだが、ソルダーレジスト5によって一体化されるのを阻止することができる。
For this reason, as shown in FIG. 31, the melted
こうして、図32に示すように、QFNの底面電極12がパッド4にはんだ24を介して接合されるとともに、QFNの外周端子13のそれぞれが、対応する外周パッド3にはんだ24を介して接合されて、QFNがプリント配線板2に実装される。
Thus, as shown in FIG. 32, the
上述したプリント配線板を用いた実装方法では、パッドは、4つのパッド44に分割されて、互いに間隔を隔てて配置されて、そのそれぞれのパッド44に対して、そのサイズ(寸法)よりも小さいサイズをもってクリームはんだが印刷される。このため、溶融したはんだ22は、パッド44の表面を濡らしながら広がって、パッド44の側面に回り込むことになる。
In the mounting method using the above-described printed wiring board, the pad is divided into four pads 44 and arranged at intervals from each other, and the size (dimension) is smaller than the respective pads 44. Cream solder is printed with size. For this reason, the
これにより、溶融したはんだがパッド44の側面に回り込む分、溶融したはんだがパッド44を濡らしながら広がった後の高さがより低くなって、QFNのパッケージ(図示せず)をプリント配線板の側にさらに接近させるように引き込むことができ、外周端子13を、プリント配線板2の外周パッド3の表面の溶融しているはんだに確実に接触させて、外周端子13を外周パッド3に確実に接合させることができる。
Accordingly, the height after the molten solder wraps around the side surface of the pad 44 and the molten solder spreads while wetting the pad 44 becomes lower, and the QFN package (not shown) is placed on the printed wiring board side. The outer peripheral terminal 13 is reliably brought into contact with the molten solder on the surface of the outer
また、溶融したはんだ22が、パッド44の側面に回り込むことで、底面電極12とパッド4との接合をより強固にすることができる。さらに、その隣り合うパッド44とパッド44との間にソルダーレジスト5が形成されていることで、互いに隣り合うパッド44にそれぞれ印刷されて溶融したはんだが、ソルダーレジスト5によって一体化されるのを阻止して、QFNのパッケージが傾く(浮き)のを効果的に阻止することができる。
Further, the melted
なお、上述した各実施の形態では、QFNの底面電極が接合されるパッドが、ソルダレジスト、または、パッドそのものによって複数の領域に区画される場合を説明した。パッドの区画の仕方としては、安定にQFNを実装する観点から、図33に示すように、区画されたパッド4のそれぞれに印刷されて溶融するはんだの頂点23を結ぶ線分によって形成される領域(仮想領域)内に、QFNの重心11bが平面的に位置するように区画することが望ましい。また、溶融するはんだの頂点23を結ぶ線分によって形成される領域(仮想領域)内に、QFNの重心11bが平面的に位置すれば、図33に示すようなマトリクス状の区画に限られない。
In each of the above-described embodiments, the case where the pad to which the bottom electrode of the QFN is bonded is partitioned into a plurality of regions by the solder resist or the pad itself has been described. As a method of partitioning the pads, from the viewpoint of stably mounting QFN, as shown in FIG. 33, an area formed by a line segment connecting the
一方、図34に示すように、溶融するはんだの頂点23を結ぶ線分上に、QFNの重心11bが平面的に位置するような場合は好ましくなく、この場合には、QFNのパッケージが傾いてしまうおそれがある。
On the other hand, as shown in FIG. 34, it is not preferable that the center of
また、電子部品1としてQFNを例に挙げて説明したが、電子部品のパッケージの底面に電極が形成されている表面実装型の電子部品であれば、たとえば、SON等の電子部品にも適用することが可能である。さらに、プリント配線板を覆う被覆層としてソルダレジストを例に挙げたが、電気的に絶縁性を有する材料であれば、ソルダレジストに限られない。
The
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。 The embodiment disclosed this time is an example, and the present invention is not limited to this. The present invention is defined by the terms of the claims, rather than the scope described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
本発明は、QFN等の表面実装型の電子部品を実装するためのプリント配線板に有効に利用される。 The present invention is effectively used for a printed wiring board for mounting a surface mount type electronic component such as QFN.
2 プリント配線板、2a 基板本体、3 外周パッド、4 パッド、44 パッド、5 ソルダーレジスト、5a,5b 開口部、1 電子部品、11 パッケージ、11a パッケージの外形、11b パッケージの重心、12 底面電極、13 外周端子、21 クリームはんだ、22 溶融したはんだ、23 はんだの頂点、24 はんだ。 2 printed wiring board, 2a board body, 3 outer peripheral pad, 4 pad, 44 pad, 5 solder resist, 5a, 5b opening, 1 electronic component, 11 package, 11a package outline, 11b package center of gravity, 12 bottom electrode, 13 peripheral terminal, 21 cream solder, 22 molten solder, 23 top of solder, 24 solder.
Claims (7)
主表面を有する基板本体と、
前記基板本体の前記主表面に形成され、前記底面電極が接合されるパッドと、
前記基板本体の表面を覆うように形成された絶縁性の被覆層と
を備え、
前記パッドは、前記パッドの表面の一部が前記被覆層によって覆われる第1態様、および、分割された複数のパッドとして配置される第2態様のいずれかの態様によって、複数の領域に区画された、プリント配線板。 A printed wiring board used for mounting an electronic component having a bottom electrode on the bottom surface of a package,
A substrate body having a main surface;
A pad formed on the main surface of the substrate body and to which the bottom electrode is bonded;
An insulating coating layer formed so as to cover the surface of the substrate body,
The pad is partitioned into a plurality of regions by any one of a first aspect in which a part of the surface of the pad is covered with the covering layer and a second aspect in which the pad is arranged as a plurality of divided pads. Printed wiring board.
前記パッドは、連続する一つの導電体によって形成され、
前記パッドは、前記導電体の表面の一部を覆う前記被覆層によって複数の領域に区画された、請求項1記載のプリント配線板。 The pad is defined by the first aspect;
The pad is formed by one continuous conductor,
The printed wiring board according to claim 1, wherein the pad is partitioned into a plurality of regions by the covering layer covering a part of the surface of the conductor.
前記パッドは、複数の導電体を、互いに間隔を隔てて前記底面電極に対応するように配置することによって区画された、請求項1記載のプリント配線板。 The pad is defined by the second aspect,
2. The printed wiring board according to claim 1, wherein the pad is partitioned by arranging a plurality of conductors so as to correspond to the bottom electrode at intervals. 3.
前記プリント配線板の前記パッドに、電子部品のパッケージの底に形成された底面電極がはんだ付けによって接合された、電子部品の実装構造。 An electronic component mounting structure in which an electronic component is mounted on the printed wiring board according to claim 1,
An electronic component mounting structure in which a bottom electrode formed on the bottom of an electronic component package is joined to the pad of the printed wiring board by soldering.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011229543A JP2013089795A (en) | 2011-10-19 | 2011-10-19 | Printed wiring board and mounting structure of electronic component using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011229543A JP2013089795A (en) | 2011-10-19 | 2011-10-19 | Printed wiring board and mounting structure of electronic component using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013089795A true JP2013089795A (en) | 2013-05-13 |
Family
ID=48533407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011229543A Pending JP2013089795A (en) | 2011-10-19 | 2011-10-19 | Printed wiring board and mounting structure of electronic component using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013089795A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103763870A (en) * | 2014-01-02 | 2014-04-30 | 兰州空间技术物理研究所 | Bonding pad graphic design method for reducing stress |
| JP2015138788A (en) * | 2014-01-20 | 2015-07-30 | 三菱電機株式会社 | semiconductor device |
| JP2016100515A (en) * | 2014-11-25 | 2016-05-30 | アイシン精機株式会社 | substrate |
| JP2019129316A (en) * | 2018-01-25 | 2019-08-01 | ギガレーン カンパニー リミテッドGigalane Co., Ltd. | Flexible circuit board with improved bonding position accuracy |
| WO2020095474A1 (en) * | 2018-11-06 | 2020-05-14 | パナソニックIpマネジメント株式会社 | Circuit board |
| CN115881672A (en) * | 2021-08-03 | 2023-03-31 | 西安紫光国芯半导体有限公司 | A kind of encapsulation structure and preparation method thereof |
| CN116823832A (en) * | 2023-08-29 | 2023-09-29 | 武汉精一微仪器有限公司 | A solder paste defect detection method based on three-dimensional point cloud |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235672A (en) * | 2004-05-21 | 2004-08-19 | Oki Electric Ind Co Ltd | Semiconductor device and substrate connection structure |
| JP2005311417A (en) * | 2004-04-16 | 2005-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Data setting system, apparatus and method with priority function, and program using the same |
| JP2009105212A (en) * | 2007-10-23 | 2009-05-14 | Toshiba Corp | Printed wiring boards and electronic devices |
-
2011
- 2011-10-19 JP JP2011229543A patent/JP2013089795A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311417A (en) * | 2004-04-16 | 2005-11-04 | Nippon Telegr & Teleph Corp <Ntt> | Data setting system, apparatus and method with priority function, and program using the same |
| JP2004235672A (en) * | 2004-05-21 | 2004-08-19 | Oki Electric Ind Co Ltd | Semiconductor device and substrate connection structure |
| JP2009105212A (en) * | 2007-10-23 | 2009-05-14 | Toshiba Corp | Printed wiring boards and electronic devices |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103763870A (en) * | 2014-01-02 | 2014-04-30 | 兰州空间技术物理研究所 | Bonding pad graphic design method for reducing stress |
| JP2015138788A (en) * | 2014-01-20 | 2015-07-30 | 三菱電機株式会社 | semiconductor device |
| JP2016100515A (en) * | 2014-11-25 | 2016-05-30 | アイシン精機株式会社 | substrate |
| JP2019129316A (en) * | 2018-01-25 | 2019-08-01 | ギガレーン カンパニー リミテッドGigalane Co., Ltd. | Flexible circuit board with improved bonding position accuracy |
| CN110087387A (en) * | 2018-01-25 | 2019-08-02 | 吉佳蓝科技股份有限公司 | The flexible circuit board that bonding station accuracy is enhanced |
| CN110087387B (en) * | 2018-01-25 | 2022-04-08 | 吉佳蓝科技股份有限公司 | Flexible circuit board with improved accuracy of bonding position |
| WO2020095474A1 (en) * | 2018-11-06 | 2020-05-14 | パナソニックIpマネジメント株式会社 | Circuit board |
| CN115881672A (en) * | 2021-08-03 | 2023-03-31 | 西安紫光国芯半导体有限公司 | A kind of encapsulation structure and preparation method thereof |
| CN116823832A (en) * | 2023-08-29 | 2023-09-29 | 武汉精一微仪器有限公司 | A solder paste defect detection method based on three-dimensional point cloud |
| CN116823832B (en) * | 2023-08-29 | 2023-12-12 | 武汉精一微仪器有限公司 | Solder paste defect detection method based on three-dimensional point cloud |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013089795A (en) | Printed wiring board and mounting structure of electronic component using the same | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| CN103917040A (en) | Circuit substrate, method of manufacturing circuit substrate, and electronic component | |
| JP2019140179A (en) | Flip-chip mounting board and electronic equipment using the same | |
| CN110235243B (en) | Manufacturing method of power semiconductor device and power semiconductor device | |
| JP2018032852A (en) | Semiconductor device, and mounting structure for the same | |
| CN108550558B (en) | Packaging structure and welding method | |
| JP2011086743A (en) | Power semiconductor device and method for manufacturing the power semiconductor device | |
| CN219476674U (en) | Chip packaging structure | |
| TWI394252B (en) | Package substrate structure | |
| JP2006339595A (en) | Semiconductor device | |
| JP3859963B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004241594A (en) | Semiconductor package | |
| JP2013211497A (en) | Component joint structure | |
| JP2012222110A (en) | Printed wiring board and printed circuit board | |
| JP7597037B2 (en) | Substrate for mounting electronic components, electronic component mounting body and manufacturing method thereof, and electronic device | |
| JP2007059486A (en) | Semiconductor device and substrate for manufacturing semiconductor device | |
| JP2004221415A (en) | Semiconductor package mounting structure | |
| JP2012195546A (en) | Semiconductor device, and packaging body and manufacturing method of the same | |
| JP7695538B2 (en) | Board and mounting board | |
| JP7648582B2 (en) | Manufacturing method of the circuit unit | |
| TWI878803B (en) | Wiring board, semiconductor device, and method for manufacturing semiconductor device | |
| JP7749436B2 (en) | printed wiring board | |
| JP2003031614A (en) | Semiconductor device, semiconductor module, and mounting method thereof | |
| JP7136681B2 (en) | electronic controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |