JP2013080889A - Printed circuit board and manufacturing method of the same - Google Patents
Printed circuit board and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013080889A JP2013080889A JP2011283849A JP2011283849A JP2013080889A JP 2013080889 A JP2013080889 A JP 2013080889A JP 2011283849 A JP2011283849 A JP 2011283849A JP 2011283849 A JP2011283849 A JP 2011283849A JP 2013080889 A JP2013080889 A JP 2013080889A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- printed circuit
- forming
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 47
- 239000002184 metal Substances 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 41
- 238000007747 plating Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 111
- 238000000034 method Methods 0.000 description 26
- 230000008569 process Effects 0.000 description 16
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000007654 immersion Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000002335 surface treatment layer Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000012779 reinforcing material Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000012041 precatalyst Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、プリント回路基板及びその製造方法に関する。 The present invention relates to a printed circuit board and a method for manufacturing the same.
特許文献1に開示されているように、ファインピッチ(Fine pitch)において半田バンプのピッチ限界及び信頼性を克服できる次世代バンピング技術として金属ポストバンピング技術の開発が提案されている。 As disclosed in Patent Document 1, the development of a metal post-bumping technique has been proposed as a next-generation bumping technique that can overcome the pitch limit and reliability of solder bumps in a fine pitch.
しかし、上述の金属ポストは、微細ピッチに対応できるように、ポストの高さを高く形成することができるという長所がある一方、半田レジスト上に形成されたシード層との密着力が劣るという問題点が発生する。 However, the above-mentioned metal post has the advantage that the post height can be formed high so that it can cope with fine pitches, while the adhesion with the seed layer formed on the solder resist is inferior. A point is generated.
上述の問題を改善するために、半田レジスト上に表面粗さを形成する技術が提案されているが、この技術は、半田レジストに損傷が発生するという問題点を有する。 In order to improve the above-described problem, a technique for forming a surface roughness on a solder resist has been proposed. However, this technique has a problem in that the solder resist is damaged.
上述の半田レジストに係る問題により、半田レジストの形成後の工程が困難になるという問題点がある。 Due to the problems associated with the solder resist described above, there is a problem that the process after the solder resist is formed becomes difficult.
本発明は上述の従来技術の問題点を解決するためのものであって、本発明の一側面は、金属ポストを形成する際に、半田レジストとシード層との密着力の低下により発生するシード層の浮き上がり、半田レジストの損傷などのような問題を改善するためのプリント回路基板及びその製造方法を提供するためのものである。 The present invention is for solving the above-mentioned problems of the prior art, and one aspect of the present invention is that a seed generated by a decrease in adhesion between a solder resist and a seed layer when forming a metal post. It is an object of the present invention to provide a printed circuit board and a method for manufacturing the printed circuit board for improving problems such as layer floating and solder resist damage.
本発明の実施例によるプリント回路基板の製造方法は、接続パッド及び回路パターンを含む回路層が形成されたベース基板を準備する段階と、前記回路層を含む前記ベース基板上に、前記接続パッドが露出される第1開口部を有する半田レジスト層を形成する段階と、前記半田レジスト層上に、前記第1開口部と対応する領域に第2開口部を有するメッキレジスト層を形成する段階と、前記第1及び第2開口部を含み、前記メッキレジスト層上にシード層を形成する段階と、前記第1及び第2開口部に金属ポストを形成する段階と、を含むものである。 A method of manufacturing a printed circuit board according to an embodiment of the present invention includes preparing a base substrate on which a circuit layer including a connection pad and a circuit pattern is formed, and the connection pad on the base substrate including the circuit layer. Forming a solder resist layer having an exposed first opening; and forming a plating resist layer having a second opening in a region corresponding to the first opening on the solder resist layer; The method includes a step of forming a seed layer on the plating resist layer including the first and second openings, and a step of forming a metal post in the first and second openings.
ここで、前記金属ポストを形成する段階は、前記第1及び第2開口部を含み、前記メッキレジスト層上に金属層を形成する段階と、前記メッキレジスト層上に形成された前記シード層及び金属層を除去する段階と、を含むことが好ましい。 Here, forming the metal post includes forming the metal layer on the plating resist layer including the first and second openings, the seed layer formed on the plating resist layer, and Removing the metal layer.
また、前記金属層を除去する段階の後に、前記メッキレジスト層を除去する段階をさらに含むことが好ましい。 Preferably, the method further includes a step of removing the plating resist layer after the step of removing the metal layer.
また、前記メッキレジスト層を形成する段階で、前記メッキレジスト層はドライフィルムであることが好ましい。 The plating resist layer is preferably a dry film in the step of forming the plating resist layer.
また、シード層を形成する段階で、前記第1及び第2開口部を介して露出された接続パッドの上部、前記第1及び第2開口部の内壁、及び前記メッキレジスト層の上部に、シード層を形成することが好ましい。 In addition, in the step of forming the seed layer, a seed is formed on the upper portion of the connection pad exposed through the first and second openings, the inner wall of the first and second openings, and the upper portion of the plating resist layer. It is preferable to form a layer.
また、前記金属ポストを形成する段階で、前記金属ポストは銅からなることが好ましい。 In the step of forming the metal post, the metal post is preferably made of copper.
本発明の他の実施例によるプリント回路基板は、接続パッド及び回路パターンが含まれた回路層が形成されたベース基板と、前記回路層を含む前記ベース基板上に形成され、前記接続パッドが露出されるように形成された開口部を有する半田レジスト層と、前記開口部に形成された金属ポストと、前記開口部を含んで前記金属ポストの側面に形成されたシード層と、を含むものである。 A printed circuit board according to another embodiment of the present invention is formed on a base substrate on which a circuit layer including connection pads and a circuit pattern is formed, and the connection pads are exposed on the base substrate including the circuit layer. A solder resist layer having an opening formed as described above, a metal post formed in the opening, and a seed layer formed on a side surface of the metal post including the opening.
ここで、前記シード層は、前記開口部に形成され、前記金属ポストの側面の一部に形成されることが好ましい。 Here, it is preferable that the seed layer is formed in the opening and part of a side surface of the metal post.
また、前記金属ポストは銅からなることが好ましい。 The metal post is preferably made of copper.
本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。 The features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.
本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に従って本発明の技術的思想にかなう意味と概念に解釈されるべきである。 Prior to the detailed description of the invention, the terms and words used in the specification and claims should not be construed in a normal and lexicographic sense, and the inventor shall best understand his invention. It should be construed as meanings and concepts in accordance with the technical idea of the present invention in accordance with the principle that the concept of terms can be appropriately defined to describe the method.
本発明のプリント回路基板及びその製造方法は、金属ポストを形成する段階の直前段階である半田レジスト層及びメッキレジスト層の形成段階の後にシード層を形成するため、半田レジスト層とシード層との密着力の低下によって発生するシード層の浮き上がり現象を予防することができるという効果を期待することができる。 In the printed circuit board and the manufacturing method thereof according to the present invention, since the seed layer is formed after the formation step of the solder resist layer and the plating resist layer, which is immediately before the metal post is formed, the solder resist layer and the seed layer are formed. It can be expected that the seed layer floating phenomenon that occurs due to the decrease in adhesion can be prevented.
また、本発明は、半田レジスト層とシード層との接触面積を最小化することにより、半田レジストとシード層との密着力向上のために行う半田レジストの表面粗さの形成工程を省略することができるため、半田レジストの損傷を防止することができるという長所がある。 In addition, the present invention minimizes the contact area between the solder resist layer and the seed layer, thereby eliminating the step of forming the surface roughness of the solder resist to improve the adhesion between the solder resist and the seed layer. Therefore, the solder resist can be prevented from being damaged.
本発明の目的、特定の長所及び新規の特徴は、添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第1、第2などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素は前記用語によって限定されない。 Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments when taken in conjunction with the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. Further, in describing the present invention, when it is determined that a specific description of the related art related to the present invention may obscure the gist of the present invention, a detailed description thereof will be omitted. In this specification, terms such as “first” and “second” are used to distinguish one component from another component, and the component is not limited by the term.
以下、添付された図面を参照して、本発明の好ましい実施形態を詳細に説明する。 Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
(プリント回路基板)
図1は、本発明の実施例によるプリント回路基板の構成を示す断面図であり、図9は、本発明の他の実施例によるプリント回路基板の構成を示す断面図である。
(Printed circuit board)
FIG. 1 is a cross-sectional view illustrating a configuration of a printed circuit board according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view illustrating a configuration of a printed circuit board according to another embodiment of the present invention.
図1に図示するように、プリント回路基板100は、接続パッド121及び回路パターン123を含む回路層120が形成されたベース基板110と、回路層120を含むベース基板110上に形成され、接続パッド121が露出されるように形成された開口部を有する半田レジスト層130と、開口部に形成された金属ポスト170及び開口部を含んで金属ポストの側面に形成されたシード層150と、を含むものである。
As shown in FIG. 1, the
一方、図9に図示するように、シード層150は、開口部を含んで金属ポスト170の側面に形成されるが、金属ポスト170の側面一部に形成されることが好ましい。
On the other hand, as shown in FIG. 9, the
また、金属ポスト170は、銅からなることが好ましいが、これに限定されない。
The
また、ベース基板110は、絶縁層に接続パッドを含む1層以上の回路が形成された回路基板であり、好ましくは、プリント回路基板であることが好ましい。本図面では、説明の便宜のために、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板に適用することができるということを十分認識することができるであろう。
The
前記絶縁層としては、樹脂絶縁層を用いることが好ましい。前記樹脂絶縁層としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグを用いることが好ましく、また光硬化性樹脂などを用いることも好ましいが、特にこれらに限定されるものではない。 As the insulating layer, a resin insulating layer is preferably used. As the resin insulating layer, it is preferable to use a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, such as a prepreg, Moreover, although it is also preferable to use a photocurable resin etc., it is not specifically limited to these.
また、前記接続パッド121及び回路パターン123を含む回路層は、回路基板の分野において、回路用伝導性金属として用いられるものであれば制限されずに適用可能であり、プリント回路基板では、銅を用いることが一般的である。
The circuit layer including the
また、前記半田レジスト層130は、最外層回路を保護する保護層の機能をし、電気的絶縁のために形成されるものであり、最外層の接続パッド121を露出させるために、開口部が形成される。前記半田レジスト層130は、当業界にて公知されたように、例えば、半田レジストインク、半田レジストフィルムまたは封止剤などで構成されることが好ましいが、特にこれらに限定されるものではない。
The solder resist
前記露出された接続パッド121には、必要に応じて表面処理層(不図示)がさらに形成されることが好ましい。
It is preferable that a surface treatment layer (not shown) is further formed on the exposed
前記表面処理層は、当業界にて公知されたものであれば特に限定されるものではないが、例えば、電解金メッキ(Electro Gold Plating)、無電解金メッキ(Immersion Gold Plating)、OSP(Organic Solderability Preservative)、または無電解スズメッキ(Immersion Tin Plating)、無電解銀メッキ(Immersion Silver Plating)、ENIG(Electroless Nickel and Immersion Gold;無電解ニッケルメッキ/置換金メッキ)、DIGメッキ(Direct Immersion Gold Plating)、HASL(Hot Air Solder Leveling)などにより形成されることが好ましい。 The surface treatment layer is not particularly limited as long as it is known in the art. For example, the surface treatment layer may be, for example, electrolytic gold plating, electroless gold plating, OSP (Organic Solderability Preservative). ), Electroless tin plating (Immersion Tin Plating), electroless silver plating (Immersion Silver Plating), ENIG (Electroless Nickel and Immersion Gold), DIG plating (Direct Immersion Gold, Gold Immersion Gold) Hot Air Solder Level ng) or the like.
(プリント回路基板の製造方法)
図2から図8は、図1のプリント回路基板の製造方法を説明するための工程断面図である。
(Printed circuit board manufacturing method)
2 to 8 are process cross-sectional views for explaining a method of manufacturing the printed circuit board of FIG.
まず、図2に図示するように、接続パッド121及び回路パターン123を含む回路層120が形成されたベース基板110を準備する。
First, as illustrated in FIG. 2, a
ここで、ベース基板110は、絶縁層に接続パッドを含む1層以上の回路が形成された回路基板であり、好ましくは、プリント回路基板であることが望ましい。本図面では、説明の便宜のために、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板に適用することができるということを十分認識することができるであろう。
Here, the
前記絶縁層としては、樹脂絶縁層を用いることが好ましい。前記樹脂絶縁層としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また光硬化性樹脂などを用いることも好ましいが、特にこれらに限定されるものではない。 As the insulating layer, a resin insulating layer is preferably used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg can be used. Moreover, although it is also preferable to use a photocurable resin etc., it is not specifically limited to these.
次に、図2に図示するように、回路層120を含むベース基板110上に、接続パッド121が露出される第1開口部131を有する半田レジスト層130を形成する。
Next, as illustrated in FIG. 2, a solder resist
前記半田レジスト層130は、当業界にて公知されたように、例えば、半田レジストインク、半田レジストフィルムまたは封止剤などで構成することが好ましいが、特にこれらに限定されるものではない。
The solder resist
次に、図3及び図4に図示するように、半田レジスト層130上に、第1開口部131と対応する領域に第2開口部141を有するメッキレジスト層140を形成する。
Next, as illustrated in FIGS. 3 and 4, a plating resist
この際、メッキレジスト層140は、ドライフィルム(dry film)または液状のポジ型フォトレジスト(P−LPR;positive liquid photo resist)などの感光性レジストを用いることが好ましいが、これらに限定されない。
At this time, the plating resist
次に、図5に図示するように、第1及び第2開口部131、141を含んでメッキレジスト層140上にシード層150を形成する。
Next, as shown in FIG. 5, a
この際、シード層150は、第1及び第2開口部131、141を介して露出された接続パッド121の上部、第1及び第2開口部131、141の内壁、及びメッキレジスト層140上部に形成することが好ましい。
At this time, the
上述したように、本発明では、シード層150において、シード層150との密着力が弱い半田レジスト層130との接触面積より、シード層150とメッキレジスト層140との接触面積が大きいため、半田レジスト層とシード層との密着力の低下によって発生するシード層の浮き上がり現象を防止することができるという効果を期待することができる。
As described above, in the present invention, in the
また、シード層150とメッキレジスト層140との密着力の向上により、シード層との接着力を向上させるために行われる半田レジスト層130上に表面粗さを形成する工程を省略することができるため、工程の単純化及び半田レジスト層の損傷の防止効果を期待することができる。
Further, by improving the adhesion between the
更に、シード層150は、例えば、脱脂(cleaning)過程、ソフトエッチング(soft etching)過程、プレ触媒(pre−catalyst)処理過程、触媒処理過程、活性化(accelerating)過程、無電解メッキ過程、及び酸化防止処理過程を含む一般的な触媒析出方式を利用して形成することが好ましいが、これらに限定されない。
Further, the
次に、図6及び図7に図示するように、第1及び第2開口部131、141に金属ポスト170を形成する。
Next, as illustrated in FIGS. 6 and 7, a
より詳細に説明すると、金属ポスト170を形成する段階は、第1及び第2開口部131、141を含んでメッキレジスト層140上に金属層160を形成する段階と、メッキレジスト層140上に形成されたシード層150及び金属層160を除去する段階と、を含むものである。
More specifically, forming the
この際、メッキレジスト層140上に金属層160を形成する段階は、実質的にメッキレジスト層140上に形成されたシード層150上に金属層160を形成する段階である。
At this time, the step of forming the
また、シード層150は、クィックエッチング(quick etching)またはフラッシュエッチングなどにより除去することが好ましい。
The
図7に図示するように、シード層150及び金属層160を除去する際、第1及び第2開口部131、141の内壁に形成されたシード層及び第1及び第2開口部131、141に形成された金属ポスト170は残して、メッキレジスト層140上に形成されたシード層150及び金属層160を除去する。
As shown in FIG. 7, when the
また、金属層160を除去する段階の後に、メッキレジスト層140を除去する段階をさらに行うことが好ましい。
In addition, it is preferable to further perform a step of removing the plating resist
この際、メッキレジスト層140は、水酸化ナトリウム(NaOH)または水酸化カリウム(KOH)などの剥離液を用いて除去することが好ましい。
At this time, the plating resist
また、金属ポスト170は、銅からなることが好ましいが、これに限定されない。
The
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。 The present invention has been described in detail on the basis of the specific embodiments. However, this is for specifically explaining the present invention, and the printed circuit board and the method for manufacturing the same according to the present invention are described here. It will be apparent to those skilled in the art that the present invention is not limited and that modifications and improvements can be made within the technical idea of the present invention.
本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。 All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.
本発明は、半田レジストとシード層との密着力の低下により発生するシード層の浮き上がり、半田レジストの損傷などのような問題を改善するためのプリント回路基板及びその製造方法に適用可能である。 The present invention can be applied to a printed circuit board and a method of manufacturing the printed circuit board for improving problems such as floating of the seed layer caused by a decrease in adhesion between the solder resist and the seed layer and damage to the solder resist.
100 プリント回路基板
110 ベース基板
120 回路層
121 接続パッド
123 回路パターン
130 半田レジスト層
131 第1開口部
140 メッキレジスト層
141 第2開口部
150 シード層
160 金属層
170 金属ポスト
DESCRIPTION OF
Claims (9)
前記回路層を含む前記ベース基板上に、前記接続パッドが露出される第1開口部を有する半田レジスト層を形成する段階と、
前記半田レジスト層上に、前記第1開口部と対応する領域に第2開口部を有するメッキレジスト層を形成する段階と、
前記第1及び第2開口部を含み、前記メッキレジスト層上にシード層を形成する段階と、
前記第1及び第2開口部に金属ポストを形成する段階と、
を含むプリント回路基板の製造方法。 Preparing a base substrate on which a circuit layer including connection pads and a circuit pattern is formed;
Forming a solder resist layer having a first opening from which the connection pad is exposed on the base substrate including the circuit layer;
Forming a plating resist layer having a second opening in a region corresponding to the first opening on the solder resist layer;
Forming a seed layer on the plating resist layer, including the first and second openings;
Forming a metal post in the first and second openings;
Of manufacturing a printed circuit board.
前記第1及び第2開口部を含み、前記メッキレジスト層上に金属層を形成する段階と、
前記メッキレジスト層上に形成された前記シード層及び金属層を除去する段階と、
を含む請求項1に記載のプリント回路基板の製造方法。 Forming the metal post comprises:
Forming a metal layer on the plating resist layer, including the first and second openings;
Removing the seed layer and the metal layer formed on the plating resist layer;
The manufacturing method of the printed circuit board of Claim 1 containing this.
前記メッキレジスト層を除去する段階をさらに含む請求項2に記載のプリント回路基板の製造方法。 After the step of removing the metal layer,
The method of manufacturing a printed circuit board according to claim 2, further comprising removing the plating resist layer.
前記回路層を含む前記ベース基板上に形成され、前記接続パッドが露出されるように形成された開口部を有する半田レジスト層と、
前記開口部に形成された金属ポストと、
前記開口部を含んで前記金属ポストの側面に形成されたシード層と、
を含むプリント回路基板。 A base substrate on which a circuit layer including connection pads and a circuit pattern is formed;
A solder resist layer formed on the base substrate including the circuit layer and having an opening formed to expose the connection pads;
A metal post formed in the opening;
A seed layer formed on a side surface of the metal post including the opening;
Including printed circuit board.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2011-0100776 | 2011-10-04 | ||
| KR1020110100776A KR20130036599A (en) | 2011-10-04 | 2011-10-04 | Printed circuit board and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013080889A true JP2013080889A (en) | 2013-05-02 |
Family
ID=48437860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011283849A Pending JP2013080889A (en) | 2011-10-04 | 2011-12-26 | Printed circuit board and manufacturing method of the same |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2013080889A (en) |
| KR (1) | KR20130036599A (en) |
| TW (1) | TW201316864A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10506712B1 (en) * | 2018-07-31 | 2019-12-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Printed circuit board |
-
2011
- 2011-10-04 KR KR1020110100776A patent/KR20130036599A/en not_active Ceased
- 2011-12-23 TW TW100148416A patent/TW201316864A/en unknown
- 2011-12-26 JP JP2011283849A patent/JP2013080889A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20130036599A (en) | 2013-04-12 |
| TW201316864A (en) | 2013-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102222604B1 (en) | Printed circuit board and Method of the same | |
| JP2014033169A (en) | Manufacturing method of printed circuit board | |
| TWI449485B (en) | Printed circuit board and method for manufacturing the same | |
| KR20150006686A (en) | Printed Circuit Board and Method of Manufacturing The Same | |
| KR20160010960A (en) | Printed circuit board and manufacturing method thereof | |
| KR20150064976A (en) | Printed circuit board and manufacturing method thereof | |
| JP2016100599A (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
| JP5989329B2 (en) | Method for manufacturing printed circuit board | |
| KR101847163B1 (en) | Printed circuit board and method of manufacturing the same | |
| CN112074098A (en) | Printed circuit board | |
| KR20130039237A (en) | Printed circuit board and method of manufacturing the same | |
| KR101199174B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JP5599860B2 (en) | Manufacturing method of semiconductor package substrate | |
| US9288902B2 (en) | Printed circuit board and method of manufacturing the same | |
| CN110876239B (en) | Circuit board and manufacturing method thereof | |
| JP2013080889A (en) | Printed circuit board and manufacturing method of the same | |
| US20140101935A1 (en) | Method for manufacturing printed circuit board | |
| KR102159547B1 (en) | The package board and the method for manufacturing the same | |
| KR20150136914A (en) | Manufacturing method of printed circuit board | |
| JP2013008945A (en) | Manufacturing method of coreless substrate | |
| KR102333097B1 (en) | Printed circuit board and method of manufacturing the same, and electronic component module | |
| JP2016024371A (en) | Printed wiring board and method for manufacturing the same | |
| KR20150094154A (en) | Embedded board and method of manufacturing the same | |
| KR20110043898A (en) | Method of manufacturing printed circuit board with ultra fine circuit | |
| KR101222820B1 (en) | Semiconductor package and manufacturing method of the same |