[go: up one dir, main page]

JP2013080889A - Printed circuit board and manufacturing method of the same - Google Patents

Printed circuit board and manufacturing method of the same Download PDF

Info

Publication number
JP2013080889A
JP2013080889A JP2011283849A JP2011283849A JP2013080889A JP 2013080889 A JP2013080889 A JP 2013080889A JP 2011283849 A JP2011283849 A JP 2011283849A JP 2011283849 A JP2011283849 A JP 2011283849A JP 2013080889 A JP2013080889 A JP 2013080889A
Authority
JP
Japan
Prior art keywords
layer
circuit board
printed circuit
forming
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011283849A
Other languages
Japanese (ja)
Inventor
Dae Yong Li
ヨン リ,デ
Jing Weng Choi
ウォン チョイ,ジン
Hueng Jae Oh
ゼ オ,ヒュン
Boo Yang Jung
ヤン ジョン,ブ
Jon-Jae Mun
ゼ ムン,ション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013080889A publication Critical patent/JP2013080889A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board for improving problems such as lifting of a seed layer due to the deterioration of the adhesion force between a solder resist and the seed layer and the damage of the solder resist, and to provide a manufacturing method of the printed circuit board.SOLUTION: A manufacturing method of a printed circuit board 100 of this invention includes the steps of: preparing a base substrate 110 where a circuit layer 120 including a connection pad 121 and a circuit pattern 123 is formed; forming a solder resist layer 130, having a first opening from which the connection pad 121 is exposed, on the base substrate 110 including the circuit layer 120; forming a plating resist layer, having a second opening at a region corresponding to the first opening, on the solder resist layer 130; forming the seed layer 150 on the plating resist layer so as to include the first and second openings; and forming a metal post 170 at the first and second openings.

Description

本発明は、プリント回路基板及びその製造方法に関する。   The present invention relates to a printed circuit board and a method for manufacturing the same.

特許文献1に開示されているように、ファインピッチ(Fine pitch)において半田バンプのピッチ限界及び信頼性を克服できる次世代バンピング技術として金属ポストバンピング技術の開発が提案されている。   As disclosed in Patent Document 1, the development of a metal post-bumping technique has been proposed as a next-generation bumping technique that can overcome the pitch limit and reliability of solder bumps in a fine pitch.

しかし、上述の金属ポストは、微細ピッチに対応できるように、ポストの高さを高く形成することができるという長所がある一方、半田レジスト上に形成されたシード層との密着力が劣るという問題点が発生する。   However, the above-mentioned metal post has the advantage that the post height can be formed high so that it can cope with fine pitches, while the adhesion with the seed layer formed on the solder resist is inferior. A point is generated.

上述の問題を改善するために、半田レジスト上に表面粗さを形成する技術が提案されているが、この技術は、半田レジストに損傷が発生するという問題点を有する。   In order to improve the above-described problem, a technique for forming a surface roughness on a solder resist has been proposed. However, this technique has a problem in that the solder resist is damaged.

上述の半田レジストに係る問題により、半田レジストの形成後の工程が困難になるという問題点がある。   Due to the problems associated with the solder resist described above, there is a problem that the process after the solder resist is formed becomes difficult.

韓国公開特許第2010−0060968号公報Korean Published Patent No. 2010-0060968

本発明は上述の従来技術の問題点を解決するためのものであって、本発明の一側面は、金属ポストを形成する際に、半田レジストとシード層との密着力の低下により発生するシード層の浮き上がり、半田レジストの損傷などのような問題を改善するためのプリント回路基板及びその製造方法を提供するためのものである。   The present invention is for solving the above-mentioned problems of the prior art, and one aspect of the present invention is that a seed generated by a decrease in adhesion between a solder resist and a seed layer when forming a metal post. It is an object of the present invention to provide a printed circuit board and a method for manufacturing the printed circuit board for improving problems such as layer floating and solder resist damage.

本発明の実施例によるプリント回路基板の製造方法は、接続パッド及び回路パターンを含む回路層が形成されたベース基板を準備する段階と、前記回路層を含む前記ベース基板上に、前記接続パッドが露出される第1開口部を有する半田レジスト層を形成する段階と、前記半田レジスト層上に、前記第1開口部と対応する領域に第2開口部を有するメッキレジスト層を形成する段階と、前記第1及び第2開口部を含み、前記メッキレジスト層上にシード層を形成する段階と、前記第1及び第2開口部に金属ポストを形成する段階と、を含むものである。   A method of manufacturing a printed circuit board according to an embodiment of the present invention includes preparing a base substrate on which a circuit layer including a connection pad and a circuit pattern is formed, and the connection pad on the base substrate including the circuit layer. Forming a solder resist layer having an exposed first opening; and forming a plating resist layer having a second opening in a region corresponding to the first opening on the solder resist layer; The method includes a step of forming a seed layer on the plating resist layer including the first and second openings, and a step of forming a metal post in the first and second openings.

ここで、前記金属ポストを形成する段階は、前記第1及び第2開口部を含み、前記メッキレジスト層上に金属層を形成する段階と、前記メッキレジスト層上に形成された前記シード層及び金属層を除去する段階と、を含むことが好ましい。   Here, forming the metal post includes forming the metal layer on the plating resist layer including the first and second openings, the seed layer formed on the plating resist layer, and Removing the metal layer.

また、前記金属層を除去する段階の後に、前記メッキレジスト層を除去する段階をさらに含むことが好ましい。   Preferably, the method further includes a step of removing the plating resist layer after the step of removing the metal layer.

また、前記メッキレジスト層を形成する段階で、前記メッキレジスト層はドライフィルムであることが好ましい。   The plating resist layer is preferably a dry film in the step of forming the plating resist layer.

また、シード層を形成する段階で、前記第1及び第2開口部を介して露出された接続パッドの上部、前記第1及び第2開口部の内壁、及び前記メッキレジスト層の上部に、シード層を形成することが好ましい。   In addition, in the step of forming the seed layer, a seed is formed on the upper portion of the connection pad exposed through the first and second openings, the inner wall of the first and second openings, and the upper portion of the plating resist layer. It is preferable to form a layer.

また、前記金属ポストを形成する段階で、前記金属ポストは銅からなることが好ましい。   In the step of forming the metal post, the metal post is preferably made of copper.

本発明の他の実施例によるプリント回路基板は、接続パッド及び回路パターンが含まれた回路層が形成されたベース基板と、前記回路層を含む前記ベース基板上に形成され、前記接続パッドが露出されるように形成された開口部を有する半田レジスト層と、前記開口部に形成された金属ポストと、前記開口部を含んで前記金属ポストの側面に形成されたシード層と、を含むものである。   A printed circuit board according to another embodiment of the present invention is formed on a base substrate on which a circuit layer including connection pads and a circuit pattern is formed, and the connection pads are exposed on the base substrate including the circuit layer. A solder resist layer having an opening formed as described above, a metal post formed in the opening, and a seed layer formed on a side surface of the metal post including the opening.

ここで、前記シード層は、前記開口部に形成され、前記金属ポストの側面の一部に形成されることが好ましい。   Here, it is preferable that the seed layer is formed in the opening and part of a side surface of the metal post.

また、前記金属ポストは銅からなることが好ましい。   The metal post is preferably made of copper.

本発明の特徴及び利点は、添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。   The features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

本発明の詳細な説明に先立ち、本明細書及び特許請求の範囲に用いられた用語や単語は、通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に従って本発明の技術的思想にかなう意味と概念に解釈されるべきである。   Prior to the detailed description of the invention, the terms and words used in the specification and claims should not be construed in a normal and lexicographic sense, and the inventor shall best understand his invention. It should be construed as meanings and concepts in accordance with the technical idea of the present invention in accordance with the principle that the concept of terms can be appropriately defined to describe the method.

本発明のプリント回路基板及びその製造方法は、金属ポストを形成する段階の直前段階である半田レジスト層及びメッキレジスト層の形成段階の後にシード層を形成するため、半田レジスト層とシード層との密着力の低下によって発生するシード層の浮き上がり現象を予防することができるという効果を期待することができる。   In the printed circuit board and the manufacturing method thereof according to the present invention, since the seed layer is formed after the formation step of the solder resist layer and the plating resist layer, which is immediately before the metal post is formed, the solder resist layer and the seed layer are formed. It can be expected that the seed layer floating phenomenon that occurs due to the decrease in adhesion can be prevented.

また、本発明は、半田レジスト層とシード層との接触面積を最小化することにより、半田レジストとシード層との密着力向上のために行う半田レジストの表面粗さの形成工程を省略することができるため、半田レジストの損傷を防止することができるという長所がある。   In addition, the present invention minimizes the contact area between the solder resist layer and the seed layer, thereby eliminating the step of forming the surface roughness of the solder resist to improve the adhesion between the solder resist and the seed layer. Therefore, the solder resist can be prevented from being damaged.

本発明の実施例によるプリント回路基板の構成を示す断面図である。It is sectional drawing which shows the structure of the printed circuit board by the Example of this invention. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 図1のプリント回路基板の製造方法を説明するための工程断面図である。It is process sectional drawing for demonstrating the manufacturing method of the printed circuit board of FIG. 本発明の他の実施例によるプリント回路基板の構成を示す断面図である。It is sectional drawing which shows the structure of the printed circuit board by the other Example of this invention.

本発明の目的、特定の長所及び新規の特徴は、添付図面に係わる以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第1、第2などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素は前記用語によって限定されない。   Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments when taken in conjunction with the accompanying drawings. In this specification, it should be noted that when adding reference numerals to the components of each drawing, the same components are given the same number as much as possible even if they are shown in different drawings. I must. Further, in describing the present invention, when it is determined that a specific description of the related art related to the present invention may obscure the gist of the present invention, a detailed description thereof will be omitted. In this specification, terms such as “first” and “second” are used to distinguish one component from another component, and the component is not limited by the term.

以下、添付された図面を参照して、本発明の好ましい実施形態を詳細に説明する。   Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

(プリント回路基板)
図1は、本発明の実施例によるプリント回路基板の構成を示す断面図であり、図9は、本発明の他の実施例によるプリント回路基板の構成を示す断面図である。
(Printed circuit board)
FIG. 1 is a cross-sectional view illustrating a configuration of a printed circuit board according to an embodiment of the present invention, and FIG. 9 is a cross-sectional view illustrating a configuration of a printed circuit board according to another embodiment of the present invention.

図1に図示するように、プリント回路基板100は、接続パッド121及び回路パターン123を含む回路層120が形成されたベース基板110と、回路層120を含むベース基板110上に形成され、接続パッド121が露出されるように形成された開口部を有する半田レジスト層130と、開口部に形成された金属ポスト170及び開口部を含んで金属ポストの側面に形成されたシード層150と、を含むものである。   As shown in FIG. 1, the printed circuit board 100 is formed on a base substrate 110 on which a circuit layer 120 including connection pads 121 and a circuit pattern 123 is formed, and on the base substrate 110 including the circuit layer 120. A solder resist layer 130 having an opening formed to expose 121; a metal post 170 formed in the opening; and a seed layer 150 formed on a side surface of the metal post including the opening. It is a waste.

一方、図9に図示するように、シード層150は、開口部を含んで金属ポスト170の側面に形成されるが、金属ポスト170の側面一部に形成されることが好ましい。   On the other hand, as shown in FIG. 9, the seed layer 150 is formed on the side surface of the metal post 170 including the opening, but is preferably formed on a part of the side surface of the metal post 170.

また、金属ポスト170は、銅からなることが好ましいが、これに限定されない。   The metal post 170 is preferably made of copper, but is not limited thereto.

また、ベース基板110は、絶縁層に接続パッドを含む1層以上の回路が形成された回路基板であり、好ましくは、プリント回路基板であることが好ましい。本図面では、説明の便宜のために、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板に適用することができるということを十分認識することができるであろう。   The base substrate 110 is a circuit board in which one or more circuits including connection pads are formed in an insulating layer, and is preferably a printed circuit board. In this drawing, for the convenience of explanation, the configuration of a specific inner layer circuit is omitted, but a person skilled in the art has formed one or more circuits in an insulating layer as the base substrate 110. It will be appreciated that it can be applied to normal circuit boards.

前記絶縁層としては、樹脂絶縁層を用いることが好ましい。前記樹脂絶縁層としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグを用いることが好ましく、また光硬化性樹脂などを用いることも好ましいが、特にこれらに限定されるものではない。   As the insulating layer, a resin insulating layer is preferably used. As the resin insulating layer, it is preferable to use a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, such as a prepreg, Moreover, although it is also preferable to use a photocurable resin etc., it is not specifically limited to these.

また、前記接続パッド121及び回路パターン123を含む回路層は、回路基板の分野において、回路用伝導性金属として用いられるものであれば制限されずに適用可能であり、プリント回路基板では、銅を用いることが一般的である。   The circuit layer including the connection pads 121 and the circuit pattern 123 can be applied without limitation as long as it is used as a conductive metal for circuits in the field of circuit boards. In a printed circuit board, copper is used. It is common to use.

また、前記半田レジスト層130は、最外層回路を保護する保護層の機能をし、電気的絶縁のために形成されるものであり、最外層の接続パッド121を露出させるために、開口部が形成される。前記半田レジスト層130は、当業界にて公知されたように、例えば、半田レジストインク、半田レジストフィルムまたは封止剤などで構成されることが好ましいが、特にこれらに限定されるものではない。   The solder resist layer 130 functions as a protective layer for protecting the outermost layer circuit and is formed for electrical insulation. In order to expose the outermost connection pad 121, an opening portion is formed. It is formed. The solder resist layer 130 is preferably composed of, for example, a solder resist ink, a solder resist film, or a sealant, as known in the art, but is not particularly limited thereto.

前記露出された接続パッド121には、必要に応じて表面処理層(不図示)がさらに形成されることが好ましい。   It is preferable that a surface treatment layer (not shown) is further formed on the exposed connection pads 121 as necessary.

前記表面処理層は、当業界にて公知されたものであれば特に限定されるものではないが、例えば、電解金メッキ(Electro Gold Plating)、無電解金メッキ(Immersion Gold Plating)、OSP(Organic Solderability Preservative)、または無電解スズメッキ(Immersion Tin Plating)、無電解銀メッキ(Immersion Silver Plating)、ENIG(Electroless Nickel and Immersion Gold;無電解ニッケルメッキ/置換金メッキ)、DIGメッキ(Direct Immersion Gold Plating)、HASL(Hot Air Solder Leveling)などにより形成されることが好ましい。   The surface treatment layer is not particularly limited as long as it is known in the art. For example, the surface treatment layer may be, for example, electrolytic gold plating, electroless gold plating, OSP (Organic Solderability Preservative). ), Electroless tin plating (Immersion Tin Plating), electroless silver plating (Immersion Silver Plating), ENIG (Electroless Nickel and Immersion Gold), DIG plating (Direct Immersion Gold, Gold Immersion Gold) Hot Air Solder Level ng) or the like.

(プリント回路基板の製造方法)
図2から図8は、図1のプリント回路基板の製造方法を説明するための工程断面図である。
(Printed circuit board manufacturing method)
2 to 8 are process cross-sectional views for explaining a method of manufacturing the printed circuit board of FIG.

まず、図2に図示するように、接続パッド121及び回路パターン123を含む回路層120が形成されたベース基板110を準備する。   First, as illustrated in FIG. 2, a base substrate 110 on which a circuit layer 120 including connection pads 121 and a circuit pattern 123 is formed is prepared.

ここで、ベース基板110は、絶縁層に接続パッドを含む1層以上の回路が形成された回路基板であり、好ましくは、プリント回路基板であることが望ましい。本図面では、説明の便宜のために、具体的な内層回路の構成は省略して図示したが、当業者であれば、前記ベース基板110として、絶縁層に1層以上の回路が形成された通常の回路基板に適用することができるということを十分認識することができるであろう。   Here, the base substrate 110 is a circuit board in which one or more layers of circuits including connection pads are formed in an insulating layer, and is preferably a printed circuit board. In this drawing, for the convenience of explanation, the configuration of a specific inner layer circuit is omitted, but a person skilled in the art has formed one or more circuits in an insulating layer as the base substrate 110. It will be appreciated that it can be applied to normal circuit boards.

前記絶縁層としては、樹脂絶縁層を用いることが好ましい。前記樹脂絶縁層としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグを用いることができ、また光硬化性樹脂などを用いることも好ましいが、特にこれらに限定されるものではない。   As the insulating layer, a resin insulating layer is preferably used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or inorganic filler, for example, a prepreg can be used. Moreover, although it is also preferable to use a photocurable resin etc., it is not specifically limited to these.

次に、図2に図示するように、回路層120を含むベース基板110上に、接続パッド121が露出される第1開口部131を有する半田レジスト層130を形成する。   Next, as illustrated in FIG. 2, a solder resist layer 130 having a first opening 131 through which the connection pad 121 is exposed is formed on the base substrate 110 including the circuit layer 120.

前記半田レジスト層130は、当業界にて公知されたように、例えば、半田レジストインク、半田レジストフィルムまたは封止剤などで構成することが好ましいが、特にこれらに限定されるものではない。   The solder resist layer 130 is preferably composed of, for example, a solder resist ink, a solder resist film, or a sealant, as known in the art, but is not particularly limited thereto.

次に、図3及び図4に図示するように、半田レジスト層130上に、第1開口部131と対応する領域に第2開口部141を有するメッキレジスト層140を形成する。   Next, as illustrated in FIGS. 3 and 4, a plating resist layer 140 having a second opening 141 in a region corresponding to the first opening 131 is formed on the solder resist layer 130.

この際、メッキレジスト層140は、ドライフィルム(dry film)または液状のポジ型フォトレジスト(P−LPR;positive liquid photo resist)などの感光性レジストを用いることが好ましいが、これらに限定されない。   At this time, the plating resist layer 140 is preferably made of a photosensitive resist such as a dry film or a liquid positive photoresist (P-LPR), but is not limited thereto.

次に、図5に図示するように、第1及び第2開口部131、141を含んでメッキレジスト層140上にシード層150を形成する。   Next, as shown in FIG. 5, a seed layer 150 is formed on the plating resist layer 140 including the first and second openings 131 and 141.

この際、シード層150は、第1及び第2開口部131、141を介して露出された接続パッド121の上部、第1及び第2開口部131、141の内壁、及びメッキレジスト層140上部に形成することが好ましい。   At this time, the seed layer 150 is formed on the connection pad 121 exposed through the first and second openings 131 and 141, the inner walls of the first and second openings 131 and 141, and the plating resist layer 140. It is preferable to form.

上述したように、本発明では、シード層150において、シード層150との密着力が弱い半田レジスト層130との接触面積より、シード層150とメッキレジスト層140との接触面積が大きいため、半田レジスト層とシード層との密着力の低下によって発生するシード層の浮き上がり現象を防止することができるという効果を期待することができる。   As described above, in the present invention, in the seed layer 150, the contact area between the seed layer 150 and the plating resist layer 140 is larger than the contact area between the seed layer 150 and the solder resist layer 130 having weak adhesion to the seed layer 150. It can be expected that the seed layer can be prevented from being lifted due to a decrease in the adhesion between the resist layer and the seed layer.

また、シード層150とメッキレジスト層140との密着力の向上により、シード層との接着力を向上させるために行われる半田レジスト層130上に表面粗さを形成する工程を省略することができるため、工程の単純化及び半田レジスト層の損傷の防止効果を期待することができる。   Further, by improving the adhesion between the seed layer 150 and the plating resist layer 140, the step of forming the surface roughness on the solder resist layer 130 to improve the adhesion with the seed layer can be omitted. Therefore, it can be expected that the process is simplified and the solder resist layer is prevented from being damaged.

更に、シード層150は、例えば、脱脂(cleaning)過程、ソフトエッチング(soft etching)過程、プレ触媒(pre−catalyst)処理過程、触媒処理過程、活性化(accelerating)過程、無電解メッキ過程、及び酸化防止処理過程を含む一般的な触媒析出方式を利用して形成することが好ましいが、これらに限定されない。   Further, the seed layer 150 may include, for example, a degreasing process, a soft etching process, a pre-catalyst process, a catalyst process, an activation process, an electroless plating process, and Although it is preferable to form using the general catalyst precipitation system including an antioxidant treatment process, it is not limited to these.

次に、図6及び図7に図示するように、第1及び第2開口部131、141に金属ポスト170を形成する。   Next, as illustrated in FIGS. 6 and 7, a metal post 170 is formed in the first and second openings 131 and 141.

より詳細に説明すると、金属ポスト170を形成する段階は、第1及び第2開口部131、141を含んでメッキレジスト層140上に金属層160を形成する段階と、メッキレジスト層140上に形成されたシード層150及び金属層160を除去する段階と、を含むものである。   More specifically, forming the metal post 170 includes forming the metal layer 160 on the plating resist layer 140 including the first and second openings 131 and 141, and forming the metal post 170 on the plating resist layer 140. Removing the seed layer 150 and the metal layer 160 formed.

この際、メッキレジスト層140上に金属層160を形成する段階は、実質的にメッキレジスト層140上に形成されたシード層150上に金属層160を形成する段階である。   At this time, the step of forming the metal layer 160 on the plating resist layer 140 is a step of forming the metal layer 160 substantially on the seed layer 150 formed on the plating resist layer 140.

また、シード層150は、クィックエッチング(quick etching)またはフラッシュエッチングなどにより除去することが好ましい。   The seed layer 150 is preferably removed by quick etching or flash etching.

図7に図示するように、シード層150及び金属層160を除去する際、第1及び第2開口部131、141の内壁に形成されたシード層及び第1及び第2開口部131、141に形成された金属ポスト170は残して、メッキレジスト層140上に形成されたシード層150及び金属層160を除去する。   As shown in FIG. 7, when the seed layer 150 and the metal layer 160 are removed, the seed layer and the first and second openings 131 and 141 formed on the inner walls of the first and second openings 131 and 141 are formed. The formed metal posts 170 are left, and the seed layer 150 and the metal layer 160 formed on the plating resist layer 140 are removed.

また、金属層160を除去する段階の後に、メッキレジスト層140を除去する段階をさらに行うことが好ましい。   In addition, it is preferable to further perform a step of removing the plating resist layer 140 after the step of removing the metal layer 160.

この際、メッキレジスト層140は、水酸化ナトリウム(NaOH)または水酸化カリウム(KOH)などの剥離液を用いて除去することが好ましい。   At this time, the plating resist layer 140 is preferably removed using a stripping solution such as sodium hydroxide (NaOH) or potassium hydroxide (KOH).

また、金属ポスト170は、銅からなることが好ましいが、これに限定されない。   The metal post 170 is preferably made of copper, but is not limited thereto.

以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは、本発明を具体的に説明するためのものであり、本発明によるプリント回路基板及びその製造方法は、これに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。   The present invention has been described in detail on the basis of the specific embodiments. However, this is for specifically explaining the present invention, and the printed circuit board and the method for manufacturing the same according to the present invention are described here. It will be apparent to those skilled in the art that the present invention is not limited and that modifications and improvements can be made within the technical idea of the present invention.

本発明の単純な変形乃至変更は、いずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は、添付の特許請求の範囲により明確になるであろう。   All simple variations and modifications of the present invention belong to the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

本発明は、半田レジストとシード層との密着力の低下により発生するシード層の浮き上がり、半田レジストの損傷などのような問題を改善するためのプリント回路基板及びその製造方法に適用可能である。   The present invention can be applied to a printed circuit board and a method of manufacturing the printed circuit board for improving problems such as floating of the seed layer caused by a decrease in adhesion between the solder resist and the seed layer and damage to the solder resist.

100 プリント回路基板
110 ベース基板
120 回路層
121 接続パッド
123 回路パターン
130 半田レジスト層
131 第1開口部
140 メッキレジスト層
141 第2開口部
150 シード層
160 金属層
170 金属ポスト
DESCRIPTION OF SYMBOLS 100 Printed circuit board 110 Base board 120 Circuit layer 121 Connection pad 123 Circuit pattern 130 Solder resist layer 131 1st opening part 140 Plating resist layer 141 2nd opening part 150 Seed layer 160 Metal layer 170 Metal post

Claims (9)

接続パッド及び回路パターンを含む回路層が形成されたベース基板を準備する段階と、
前記回路層を含む前記ベース基板上に、前記接続パッドが露出される第1開口部を有する半田レジスト層を形成する段階と、
前記半田レジスト層上に、前記第1開口部と対応する領域に第2開口部を有するメッキレジスト層を形成する段階と、
前記第1及び第2開口部を含み、前記メッキレジスト層上にシード層を形成する段階と、
前記第1及び第2開口部に金属ポストを形成する段階と、
を含むプリント回路基板の製造方法。
Preparing a base substrate on which a circuit layer including connection pads and a circuit pattern is formed;
Forming a solder resist layer having a first opening from which the connection pad is exposed on the base substrate including the circuit layer;
Forming a plating resist layer having a second opening in a region corresponding to the first opening on the solder resist layer;
Forming a seed layer on the plating resist layer, including the first and second openings;
Forming a metal post in the first and second openings;
Of manufacturing a printed circuit board.
前記金属ポストを形成する段階は、
前記第1及び第2開口部を含み、前記メッキレジスト層上に金属層を形成する段階と、
前記メッキレジスト層上に形成された前記シード層及び金属層を除去する段階と、
を含む請求項1に記載のプリント回路基板の製造方法。
Forming the metal post comprises:
Forming a metal layer on the plating resist layer, including the first and second openings;
Removing the seed layer and the metal layer formed on the plating resist layer;
The manufacturing method of the printed circuit board of Claim 1 containing this.
前記金属層を除去する段階の後に、
前記メッキレジスト層を除去する段階をさらに含む請求項2に記載のプリント回路基板の製造方法。
After the step of removing the metal layer,
The method of manufacturing a printed circuit board according to claim 2, further comprising removing the plating resist layer.
前記メッキレジスト層を形成する段階で、前記メッキレジスト層はドライフィルムである請求項1に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 1, wherein in the step of forming the plating resist layer, the plating resist layer is a dry film. 前記シード層を形成する段階で、前記第1及び第2開口部を介して露出された接続パッドの上部、前記第1及び第2開口部の内壁、及び前記メッキレジスト層の上部に、シード層を形成する請求項1に記載のプリント回路基板の製造方法。   In the step of forming the seed layer, a seed layer is formed on the connection pad exposed through the first and second openings, the inner walls of the first and second openings, and the plating resist layer. The manufacturing method of the printed circuit board of Claim 1 which forms. 前記金属ポストを形成する段階で、前記金属ポストは銅からなる請求項1に記載のプリント回路基板の製造方法。   The method of manufacturing a printed circuit board according to claim 1, wherein in the step of forming the metal post, the metal post is made of copper. 接続パッド及び回路パターンが含まれた回路層が形成されたベース基板と、
前記回路層を含む前記ベース基板上に形成され、前記接続パッドが露出されるように形成された開口部を有する半田レジスト層と、
前記開口部に形成された金属ポストと、
前記開口部を含んで前記金属ポストの側面に形成されたシード層と、
を含むプリント回路基板。
A base substrate on which a circuit layer including connection pads and a circuit pattern is formed;
A solder resist layer formed on the base substrate including the circuit layer and having an opening formed to expose the connection pads;
A metal post formed in the opening;
A seed layer formed on a side surface of the metal post including the opening;
Including printed circuit board.
前記シード層は、前記開口部に形成され、前記金属ポストの側面の一部に形成される請求項7に記載のプリント回路基板。   The printed circuit board according to claim 7, wherein the seed layer is formed in the opening and is formed on a part of a side surface of the metal post. 前記金属ポストは銅からなる請求項7に記載のプリント回路基板。   The printed circuit board according to claim 7, wherein the metal post is made of copper.
JP2011283849A 2011-10-04 2011-12-26 Printed circuit board and manufacturing method of the same Pending JP2013080889A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0100776 2011-10-04
KR1020110100776A KR20130036599A (en) 2011-10-04 2011-10-04 Printed circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013080889A true JP2013080889A (en) 2013-05-02

Family

ID=48437860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011283849A Pending JP2013080889A (en) 2011-10-04 2011-12-26 Printed circuit board and manufacturing method of the same

Country Status (3)

Country Link
JP (1) JP2013080889A (en)
KR (1) KR20130036599A (en)
TW (1) TW201316864A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
KR20130036599A (en) 2013-04-12
TW201316864A (en) 2013-04-16

Similar Documents

Publication Publication Date Title
KR102222604B1 (en) Printed circuit board and Method of the same
JP2014033169A (en) Manufacturing method of printed circuit board
TWI449485B (en) Printed circuit board and method for manufacturing the same
KR20150006686A (en) Printed Circuit Board and Method of Manufacturing The Same
KR20160010960A (en) Printed circuit board and manufacturing method thereof
KR20150064976A (en) Printed circuit board and manufacturing method thereof
JP2016100599A (en) Printed circuit board and method of manufacturing the same, and electronic component module
JP5989329B2 (en) Method for manufacturing printed circuit board
KR101847163B1 (en) Printed circuit board and method of manufacturing the same
CN112074098A (en) Printed circuit board
KR20130039237A (en) Printed circuit board and method of manufacturing the same
KR101199174B1 (en) The printed circuit board and the method for manufacturing the same
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
US9288902B2 (en) Printed circuit board and method of manufacturing the same
CN110876239B (en) Circuit board and manufacturing method thereof
JP2013080889A (en) Printed circuit board and manufacturing method of the same
US20140101935A1 (en) Method for manufacturing printed circuit board
KR102159547B1 (en) The package board and the method for manufacturing the same
KR20150136914A (en) Manufacturing method of printed circuit board
JP2013008945A (en) Manufacturing method of coreless substrate
KR102333097B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
JP2016024371A (en) Printed wiring board and method for manufacturing the same
KR20150094154A (en) Embedded board and method of manufacturing the same
KR20110043898A (en) Method of manufacturing printed circuit board with ultra fine circuit
KR101222820B1 (en) Semiconductor package and manufacturing method of the same