JP2013055114A - Manufacturing method of electronic device - Google Patents
Manufacturing method of electronic device Download PDFInfo
- Publication number
- JP2013055114A JP2013055114A JP2011190574A JP2011190574A JP2013055114A JP 2013055114 A JP2013055114 A JP 2013055114A JP 2011190574 A JP2011190574 A JP 2011190574A JP 2011190574 A JP2011190574 A JP 2011190574A JP 2013055114 A JP2013055114 A JP 2013055114A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- base
- manufacturing
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 38
- 238000007747 plating Methods 0.000 claims abstract description 35
- 238000005498 polishing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 55
- 239000011521 glass Substances 0.000 claims description 16
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 5
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 239000010410 layer Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 12
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 229910052737 gold Inorganic materials 0.000 description 12
- 239000010931 gold Substances 0.000 description 12
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 230000008018 melting Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、水晶振動子や圧電素子に代表される電子デバイスの製造方法に関する。 The present invention relates to a method for manufacturing an electronic device typified by a crystal resonator or a piezoelectric element.
水晶振動子は周波数特性に優れているため、デバイス、具体的にプリント基板実装部品の一つとして多用されている。ここで、上記水晶振動子の特性を安定させるには、外気の影響を遮断する必要があるので、密封容器に入れることが望ましい。このようなパッケージ構造の例としては、後述の「ガラス−セラミック複合体およびそれを用いたフラットパッケージ型圧電部品」などが提案されている(特許文献1)。 Since a crystal resonator is excellent in frequency characteristics, it is frequently used as a device, specifically, one of printed circuit board mounting components. Here, in order to stabilize the characteristics of the crystal resonator, it is necessary to block the influence of outside air. As an example of such a package structure, a “glass-ceramic composite and a flat package type piezoelectric component using the same” described later has been proposed (Patent Document 1).
この特許文献1に記載のパッケージは、ベースに水晶振動子片を納め、キャップを被せてなる電子デバイスにおいて、水晶振動子片とほぼ同じ熱膨張率の材料であるセラミックとガラス粉末とを混合したものを用いて、パッケージが構成されることを特徴とする。しかし、このパッケージは、ガラス−セラミック複合体であるため、1個のベースに水晶振動子片を載せ、キャップを被せることによる単品生産によってなるため、生産性が著しく低い。加えて、このパッケージは、ガラス−セラミック複合体の加工が難しいため、生産コストが嵩む。
In the package described in
これらの欠点を解消するべく、パッケージを加工容易なガラスで製造する方法が提案されており、一例として、後述の「電子部品パッケージ」などが知られている(特許文献2)。 In order to eliminate these drawbacks, a method of manufacturing a package with glass that is easy to process has been proposed. As an example, an “electronic component package” described later is known (Patent Document 2).
図7を用いて特許文献2記載の電子部品パッケージの概要を説明する。当該電子部品パッケージでは、ベース110に貫通孔を作製する工程(a)、貫通孔に低融点ガラスを流し込み、金属ピン120をはめ込む工程(b)、金属ピン120を押し込むと共に、ガラス板を凹状に加工する工程(c)、電極130を印刷によって形成する工程(d)、水晶振動子等の部品140を金属ピン120に搭載する工程(e)、封止材150を介してキャップ160とベース110を封止接合する工程(f)を経て、電子デバイス100が製造されている。ここで、(c)の工程において、加熱温度をガラスの軟化点温度(約1000℃)以上にしてガラスを溶着させることで、ベース110に密着固定した金属ピン120を得ることができるため、(f)の工程で確実に機密性を保つことが可能となり、低コストで電子デバイス100を製造できるというものである。
The outline of the electronic component package described in
しかしながら、図7を用いて説明した電子デバイス100の製造方法は、工程(c)において、図8に示す課題がある。ここで、図8は、工程(c)の金属ピン部分の拡大図である。即ち、図8(c−1)に示すように、金属ピン120が短い場合や、または、押し込み量が少ない場合には、金属ピン120が低融点ガラス170に包まれてしまう。このため、工程(d)で形成する電極130と金属ピン120との電気的接続が確保できないという課題がある。また、図8(c−2)に示すように、仮に設計通りに金属ピン120を押し込めたとしても、ベース110が低融点ガラス170の軟化点以上の温度にさらされているため、低融点ガラス170が金属ピン120の先端をカバーする可能性がある。さらには、図8(c−3)に示すように、金属ピン120が約1000℃の温度にさらされる結果、金属ピン120の周囲で酸化膜180が成長し、電極130と電子部品140とが導通しなくなるという課題がある。そこで、本発明は、これらの課題を解決することを目的とする。
However, the manufacturing method of the
上述した課題を解決するために、本発明は以下の手段を提供する。
請求項1に記載の発明は、電子デバイスの製造方法であって、ガラス製のベース材の上下何れか一方の面に窪みを形成する工程と、前記窪みにビアフィルめっき処理を施すことにより、当該窪みをめっき層で充填する工程と、少なくとも前記窪みの底面が外部へ露出するように前記ベース材を研磨することにより、研磨後のベース材に前記めっき層からなる貫通電極を備えたベースを形成する工程と、前記ベースの上下何れか一方の面に、前記貫通電極の一端と当接するように内部配線を形成する工程と、前記内部配線と電気的に導通するように前記ベースに電子部品を実装する工程と、を備えることを特徴とする。
In order to solve the above-described problems, the present invention provides the following means.
The invention according to
また、請求項2に記載の発明は、請求項1に記載の電子デバイスの製造方法において、1つの前記ベース上に複数の電子デバイスを一括形成した後、前記電子デバイスを個片化する工程を備えることを特徴とする。
また、請求項3に記載の発明は、請求項1又は2に記載の電子デバイスの製造方法において、前記めっき層は銅であることを特徴とする。
また、請求項4に記載の発明は、請求項1又は2に記載の電子デバイスの製造方法において、前記めっき層は合金の層であることを特徴とする。
The invention according to
According to a third aspect of the present invention, in the electronic device manufacturing method according to the first or second aspect, the plating layer is copper.
According to a fourth aspect of the present invention, in the electronic device manufacturing method according to the first or second aspect, the plating layer is an alloy layer.
また、請求項5に記載の発明は、請求項4に記載の電子デバイスの製造方法において、前記合金は鉄―ニッケル系合金からなることを特徴とする。
また、請求項6に記載の発明は、請求項1から5のいずれかに記載の電子デバイスの製造方法において、前記ベースと接合可能であり、接合した状態で前記ベースとともに外気と遮断された空洞部を形成するカバーを、前記ベースに接合して前記電子部品を前記空洞部に密封するカバー接合工程と、前記ベースの前記内部配線が形成された面と対向する面に、前記貫通電極の他端と当接するように外部電極を形成する工程と、を備えることを特徴とする。
According to a fifth aspect of the present invention, in the electronic device manufacturing method according to the fourth aspect, the alloy is made of an iron-nickel alloy.
According to a sixth aspect of the present invention, in the method for manufacturing an electronic device according to any one of the first to fifth aspects, the cavity can be joined to the base and is blocked from outside air together with the base in the joined state. A cover bonding step of bonding a cover forming a portion to the base and sealing the electronic component in the cavity, and a surface of the base facing the surface on which the internal wiring is formed, And a step of forming an external electrode so as to abut the end.
本発明によれば、貫通電極を形成する上で、ベース材に形成された窪みにビアフィルめっき処理を施す工程を用いており、金属ピンをはめ込む/押し込む工程を用いない。そのため、本発明では、金属ピンが低融点ガラスに包まれる事態や金属ピンの周囲に酸化膜が形成されるなどの事態を避けることができるので、電子部品と外部電極との電気的導通を安定して保つことができる。さらに、本発明では、窪みにビアフィルめっき処理を施して、ベース材を研磨するだけで容易に貫通電極を形成することができる。 According to the present invention, when the through electrode is formed, a step of performing via fill plating processing on the depression formed in the base material is used, and a step of inserting / pressing the metal pin is not used. Therefore, in the present invention, it is possible to avoid a situation in which the metal pin is encased in the low melting point glass or an oxide film is formed around the metal pin, so that the electrical conduction between the electronic component and the external electrode is stable. Can be kept. Furthermore, in the present invention, the through electrode can be easily formed simply by subjecting the recess to a via fill plating process and polishing the base material.
以上により、本発明は、電子部品と外部電極との導通を安定して保ち、且つ、容易に貫通電極を形成可能な電子デバイスの製造方法を提供できるという効果を奏する。 As described above, the present invention has an effect that it is possible to provide a method for manufacturing an electronic device that can stably maintain conduction between an electronic component and an external electrode and can easily form a through electrode.
以下、本発明に係る電子デバイス及びその製造方法の第1の実施形態を図に基づいて詳細に説明する。図1は本発明に係る電子デバイスの断面図である。電子デバイス1は、ガラス製のベース10及びカバー60で囲まれた、外気と遮断された空洞部に電子部品50が搭載されている。そして、電子部品50は、実装部40、内部配線30、貫通電極20を介して、基板に実装される端子である外部電極70と電気的に接続されている。ここで、カバー60としては、ガラス製に限らず、例えば、電子デバイス1が圧力センサなどのMEMSデバイスの場合はシリコン製のもの等を用いることができる。また、カバー60はアルミ製のものを用いることもできる。
Hereinafter, a first embodiment of an electronic device and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view of an electronic device according to the present invention. In the
図1に示す電子デバイス1は、電子部品50として音叉型の水晶振動子片を搭載した水晶振動子である。本願発明において、電子デバイス1は、これに限らず、圧電素子、ATカット水晶振動子、半導体回路、LED、各種センサなど、ベース10上に搭載可能な各種の電子部品を搭載したものを含む。また、電子デバイス1は、電子部品としてLEDなどを搭載する場合、カバー60を有しなくてもよい。
The
貫通電極20は、銅で形成される。当該貫通電極20は、銅に限定されるものではなく、例えば、ベース10との熱膨張係数の差分量を考慮し、鉄−ニッケル合金、等を用いてもよい。そして、貫通電極20は、ベース10の高さ方向に亘って当該ベース10を上下に貫くように設けられ、両端部に連接された内部配線30と外部電極70とを電気的に接続する。
The through
内部配線30、外部電極70は、それぞれ金属膜で形成され、最表面が金、銀、白金等の貴金属を使用した層状からなる。ここで、貴金属は、イオン化傾向が小さく、耐腐食性があるため、内部配線30、外部電極70の長期的劣化を抑えることができるので、本願発明を用いた電子デバイス1の信頼性を向上させることができる。当該内部配線30、外部電極70は、各々ベース10(及び貫通電極20)の上下端部に配設される。なお、金属拡散を防ぐための拡散防止層として、貴金属で形成された表面層の下地にニッケル等の金属層を形成しても良い。また、内部配線30、外部電極70は、同一の材料を用いて形成することもできるが、異なる材料を用いて形成してもよい。
The
ところで、内部配線30、外部電極70の形成方法には、スパッタ法が一般的である。ただし、内部配線30、外部電極70は、めっき法を用いて形成してもよい。
Incidentally, a sputtering method is generally used as a method of forming the
また、内部配線30の上面に形成した、内部配線30と電子部品50とを接続する実装部40は、例えば銀ペースト等の導電接着剤を用いることができる。その場合、内部配線30と電子部品50とは、接続部である銀ペースト等の導電接着剤(実装部40)を焼成して接合される。しかし、電子部品50の構成によっては、接続部として導電接着剤を用いなくても良い。例えば、内部配線30の最表面に金の膜(金膜)を形成した場合、電子部品50上に形成した金バンプ(図示しない)を実装部40として用いることができる。その場合、電子部品50上に形成した金バンプと内部配線30の金膜とを熱圧着によって接合する金−金接合などを導電接着剤の代わりに用いて接合することができる。
Moreover, the mounting
また、外部電極70は、基板実装時の応力を緩和する銀ペースト等の導電性接着剤で形成することもできる。
The
(電子デバイスの製造方法)
次に、本実施形態に係る電子デバイス1の製造方法を図2から図4を用いて説明する。
図2から図4は、ウェハーレベルで作製され、最後にダイシング等で切断されて得られる電子デバイスの製造方法を示す図である。なお、本実施形態に係る電子デバイス1は、これに限定されず、はじめから個別パッケージで形成されてもよい。
(Electronic device manufacturing method)
Next, a method for manufacturing the
2 to 4 are diagrams showing a method for manufacturing an electronic device that is manufactured at a wafer level and is finally cut by dicing or the like. The
図2は、本実施形態に係る電子デバイス1の製造工程を示す図である。
図2(a)は、ベース材9に凹形状の窪みを形成する工程を説明するための図である。当該窪みは、サンドブラスト、レーザー加工、ドリル加工、熱プレス加工等で製造する。
図2(b)は、ビアフィルめっきにより、上記窪みを含むベース材9の上面にめっき層21を形成する工程を説明するための図である。このとき、ビアフィルめっきする直前にスパッタによる金属層を形成しておいてもよい。
FIG. 2 is a diagram illustrating a manufacturing process of the
FIG. 2A is a view for explaining a process of forming a concave recess in the
FIG. 2B is a diagram for explaining a process of forming the
図2(c)は、ベース材9の研磨工程を説明するための図である。少なくとも窪みの底面が外部へ露出するように(具体的には、ベース材9の上下の面とめっき層21の上下端面とが同じ高さ位置で且つ平行な面となるように)ベース材9を研磨することにより、窪みに充填されためっき層21が、貫通電極20として機能する。また、貫通電極20を備えた研磨後のベース材9はベース10となる。ここで、図3、図4は、図2(b)の状態での貫通電極20となる部分を拡大した図である。具体的には、図3は、窪みに充填されためっき層21の一部がベース材9の上面よりも上方に突出した状態を示す図である。一方、図4は、窪みに充填されためっき層21の上端面がベース材9の上面に対して凹状に形成された状態を示す図である。そして、この図3又は図4に示す状態において、ベース材9の上下の面とめっき層21の上下端面とが同じ高さ位置で且つ平行な面となるように、図3又は図4に示す破線位置までベース材9を上下面から研磨することにより、ビアフィルめっきの施し方によらず、良好な貫通電極20を形成できる。
FIG. 2C is a diagram for explaining a polishing process of the
図2(d)は、内部配線30を貫通電極20のベース10の一の面(上下何れか一方の面であり、ここでは図2(c)に示すベース10を上下反転させた状態での上面)側の端面上と、ベース10の一の面上とにスパッタ法を用いて形成し、電子部品50を設置し、内部配線30と電子部品50とを実装部40を介して、接続する電子部品接続工程を説明するための図である。ここで、内部配線30と電子部品50とを接続する実装部40は、例えば銀ペースト等の導電接着剤を用いることができる。その場合、内部配線30と電子部品50とは、接続部である銀ペースト等の導電接着剤を焼成して接合される。また、電子部品50の構成によっては、接続部として導電接着剤を用いなくても良い。例えば、内部配線30の最表面に金を使用した場合、電子部品50上に形成した金バンプを実装部40として用いることができる。その場合、電子部品40上に形成した金バンプと内部配線30の金膜とを熱圧着によって接合する金−金接合などを導電接着剤の代わりに用いて接合することができる。
FIG. 2D shows the
図2(e)は、ベース10に搭載された電子部品50を保護するため、凹状に加工したカバー60をベース10と接合するキャップ接合工程を説明するための図である。この工程において、ベース10の上述した一の面とカバー60の凹状箇所とで外気と遮断された空洞部を形成する。これにより、空洞部に電子部品を密封した状態で配設できる。また、カバー60の材質は、接合方法や、真空度やコスト等などの電子部品50に要求される仕様を考慮して、例えばシリコン、ガラス、アルミニウム等を、適宜に選択すればよい。例えば、電子部品50が水晶振動子片であり、ベース10とカバー60との接合後に周波数調整をする場合には、カバー60にはガラス製の部材を選択することが望ましい。また、カバー60とベース10との接合方法としては、例えば接着や陽極接合、金−金接合等を用いることができる。なお、ベース10が凹状に加工されている場合、カバー60は凹状に形成される必要はない。この場合、ベース10の凹状箇所とカバー60の一方の面(下面)とで空洞部が形成されるので、電子部品は当該空洞部に設けられていればよい。
FIG. 2E is a diagram for explaining a cap joining process for joining the
図2(f)は外部配線70を貫通電極21のベース10の上述した一の面側の端面と反対の端面上と、ベース10の一の面と反対の面(下面)上とにスパッタ法を用いて形成する工程を説明するための図である。ここで、内部配線30、外部電極70はそれぞれスパッタ法、蒸着法とフォトリソ法を組み合わせて形成してもよい。
In FIG. 2F, the
図2(g)は、パッケージを個片化する工程を説明するための図である。すなわち、図2(g)が示唆する工程は、1つのベース10上に複数の電子デバイスを一括形成した後、電子デバイスを個片化する工程である。この工程において、カバー60の材質によって.個片化する方法は変わるが、一例として、ダイシング、またはレーザーカットによって電子デバイスの個片化を行うことができる。
FIG. 2G is a diagram for explaining a process of dividing the package into individual pieces. That is, the step suggested by FIG. 2G is a step of forming a plurality of electronic devices on one
ここで、図2(d)では、窪みの開口部側(図2(a)〜(c)に示す窪みの上端側)と逆側の端部(下端部)に内部配線30を形成したが、図9(d)に示すように、開口部側に内部配線30を形成してもよい。なお、図9に図示する電子デバイス1の製造方法のその他の工程は、図2と同様であるためその説明を省略する。
Here, in FIG. 2D, the
以上、本実施形態に係る電子デバイス1の製造方法によれば、貫通電極20を形成する上で、ベース材9に形成された窪みにビアフィルめっき処理を施す工程を用いており、金属ピンをはめ込む/押し込む工程を用いない。そのため、電子デバイス1では、金属ピンが低融点ガラスに包まれる事態や金属ピンの周囲に酸化膜が形成されるなどの事態を避けることができるので、電子部品50と外部電極70との電気的導通を安定して保つことができる。さらに、電子デバイス1では、窪みにビアフィルめっき処理を施して、ベース材9を研磨するだけで容易に貫通電極20を形成することができる。
As described above, according to the method for manufacturing the
したがって、本発明は、電子部品と外部電極との導通を安定して保ち、且つ、容易に貫通電極を形成可能な電子デバイスの製造方法といえる。
また、本実施形態に係る電子デバイス1の製造方法によれば、図2(g)に示したように、1つのベース10上に複数の電子デバイス1を一括形成した後、電子デバイス1を個片化することができる。そのため、本発明に係る電子デバイスを一括で製造することができ、電子デバイスの大量生産における製造時間及び工程の短縮及び低コスト化が図れる。
Therefore, the present invention can be said to be a method for manufacturing an electronic device that can stably maintain conduction between the electronic component and the external electrode and can easily form a through electrode.
In addition, according to the method for manufacturing the
また、本実施形態に係る電子デバイス1の製造方法によれば、貫通電極20として銅を用いることが出来る。そのため、低抵抗値からなる貫通電極を作製できる。
また、本実施形態に係る電子デバイス1の製造方法によれば、めっき層21は合金の層用いることが出来る。そのため、めっき層の堅さを変更することが可能なり、貫通電極一体型電極の構造を強くすることが可能となる。
また、合金としては鉄―ニッケル系合金を用いることが出来る。そのため、ベース材の熱膨張係数と近づけることができ、より安定した製品となる。
Further, according to the method for manufacturing the
Moreover, according to the manufacturing method of the
Further, an iron-nickel alloy can be used as the alloy. Therefore, it can be close to the thermal expansion coefficient of the base material, resulting in a more stable product.
(第2の実施形態)
次に、本発明に係る電子デバイスの製造方法の第2の実施形態を図5を用いて説明する。なお、第2の実施形態について、第1の実施形態に係る図2と同一の工程についてはその説明を省略し、図2と異なる工程のみを説明する。図5は、本実施形態に係る電子デバイスの製造工程を示す図である。
(Second Embodiment)
Next, a second embodiment of the electronic device manufacturing method according to the present invention will be described with reference to FIG. In addition, about 2nd Embodiment, the description about the process same as FIG. 2 which concerns on 1st Embodiment is abbreviate | omitted, and only a process different from FIG. 2 is demonstrated. FIG. 5 is a diagram illustrating a manufacturing process of the electronic device according to the present embodiment.
ここで、図5(e)、図5(f)、図5(g)、図5(h)に示す工程は、それぞれ先に述べた図2(d)、図2(e)、図2(f)、図2(g)に示す工程と同一工程である。
図5(a)は、ベース10に貫通孔を形成する工程を説明するための図である。当該貫通孔は、サンドブラスト、レーザー加工、ドリル加工、熱プレス加工等の各種の工法で製造する。
Here, the steps shown in FIGS. 5 (e), 5 (f), 5 (g), and 5 (h) are the same as those shown in FIGS. 2 (d), 2 (e), and 2 respectively. (F) The process is the same as the process shown in FIG.
FIG. 5A is a diagram for explaining a process of forming a through hole in the
図5(b)は、少なくとも貫通孔の下端を塞ぐように、ベース10の下面に犠牲材11を形成する工程を説明するための図である。犠牲材11には、例えば、接着層を有するフィルムや、ドライレジスト等を使用する。
図5(c)は、ビアフィルめっきにより、めっき層21を形成する工程を説明するための図である。このとき、ビアフィルめっきする直前にスパッタによる金属層を形成しておいてもよい。
FIG. 5B is a diagram for explaining a process of forming the
FIG.5 (c) is a figure for demonstrating the process of forming the
図5(d)は、図2(c)に示した貫通電極20と図2(d)に示した内部配線30とを一体成形した内部配線一体貫通電極22を形成する工程を説明するための図である。内部配線一体貫通電極22はめっき層21をフォトリソグラフィー処理等により形成する。 また、実装部40を考慮して、フォトリソグラフィー処理を施した後、内部配線一体貫通電極22に金等でめっきをしてもよい。その後、ベース10から犠牲材11を剥離することで、本工程は完了する。ここで、剥離方法としては、犠牲材11の構成にしたがって、接着層からの引き剥がしを行う方法や、犠牲材11そのものをエッチングにより除去する方法がある。
FIG. 5D illustrates a process of forming the internal wiring integrated through
以上、本実施形態に係る電子デバイスの製造方法によると、第1の実施形態に係る電子デバイスの製造方法と同様の効果を発揮することは勿論、上述のように製造することで、貫通電極と内部配線を一体化することができるため、配線抵抗の小さい品質のよい製品を提供することができる。 As described above, according to the manufacturing method of the electronic device according to the present embodiment, the same effects as those of the manufacturing method of the electronic device according to the first embodiment can be obtained. Since the internal wiring can be integrated, a high-quality product with low wiring resistance can be provided.
(第3の実施形態)
次に、本発明に係る電子デバイスの製造方法の第3の実施形態を図6を用いて説明する。なお、第3の実施形態について、第1の実施形態に係る図2、及び第2の実施形態に係る図5と同一の工程についてはその説明を省略し、図2、図5と異なる工程のみを説明する。図6は、本実施形態に係る電子デバイスの製造工程を示す図である。
(Third embodiment)
Next, a third embodiment of the electronic device manufacturing method according to the present invention will be described with reference to FIG. In addition, about 3rd Embodiment, the description is abbreviate | omitted about the process same as FIG. 2 which concerns on FIG. 2 which concerns on 1st Embodiment, and 2nd Embodiment, and only the process which is different from FIG. Will be explained. FIG. 6 is a diagram illustrating a manufacturing process of the electronic device according to the present embodiment.
ここで、図6(a)、図6(b)、図6(c)、図5(e)、図5(f)、図5(h)に示す工程は、それぞれ先に述べた図5(a)、図5(b)、図5(c)、図2(d)、図2(e)、図2(g)に示す工程と同一工程である。 Here, the steps shown in FIGS. 6A, 6B, 6C, 5E, 5F, and 5H are the same as those shown in FIG. (A), FIG. 5 (b), FIG. 5 (c), FIG. 2 (d), FIG. 2 (e), and FIG.
図6(d)は、ベース10から犠牲材11を剥離し、ベース10を図6(c)に示す状態から上下方向に反転させる工程を説明するための図である。ここで、剥離方法としては、犠牲材11の構成にしたがって、接着層からの引き剥がしを行う方法や、犠牲材11そのものをエッチングにより除去する方法がある。
FIG. 6D is a diagram for explaining a process of peeling the
図6(g)は、図2(c)に示した貫通電極20と図2(f)に示した外部電極70とを一体成形した外部電極一体貫通電極23を形成する工程である。外部電極一体貫通電極23はめっき層21をフォトリソグラフィー処理等により形成する。また、フォトリソグラフィー処理を施した後、基板実装を考慮して、外部電極一体貫通電極23に金等のめっきをしてもよい。
FIG. 6G shows a process of forming the external electrode integrated through
以上、本実施形態に係る電子デバイスの製造方法によると、第1,第2の実施形態に係る電子デバイスの製造方法と同様の効果を発揮することは勿論、上述のように製造することで、貫通電極と外部電極を一体化することができるため、配線抵抗が小さく、外部電極の剥離が生じない品質のよい製品を提供することができる。 As described above, according to the manufacturing method of the electronic device according to the present embodiment, the same effects as those of the manufacturing method of the electronic device according to the first and second embodiments can be exhibited. Since the through electrode and the external electrode can be integrated, it is possible to provide a high-quality product that has low wiring resistance and does not cause peeling of the external electrode.
本発明の電子デバイスは、例えば、本発明の電子デバイスを発振子として用いた発振器又は時計、本発明の電子デバイスを計時部に備えた携帯情報機器、本発明の電子デバイスを時刻情報などの電波を受信部に備えた電波時計等の電子機器に用いることができる。 The electronic device of the present invention includes, for example, an oscillator or a clock using the electronic device of the present invention as an oscillator, a portable information device including the electronic device of the present invention in a timekeeping section, and a radio wave such as time information Can be used for an electronic device such as a radio timepiece provided in the receiver.
1 電子デバイス
9 ベース材
10 ベース
11 犠牲材
20 貫通電極
21 めっき層
22 内部配線一体貫通電極
23 外部電極一体貫通運電極
30 内部配線
40 実装部
50 電子部品
60 カバー
70 外部電極
100 電子デバイス
110 ベース
120 金属ピン
130 電極
140 電子部品
150 封止材
160 キャップ
170 低融点ガラス
180 酸化膜
DESCRIPTION OF
Claims (6)
前記窪みにビアフィルめっき処理を施すことにより、当該窪みをめっき層で充填する工程と、
少なくとも前記窪みの底面が外部へ露出するように前記ベース材を研磨することにより、研磨後のベース材に前記めっき層からなる貫通電極を備えたベースを形成する工程と、
前記ベースの上下何れか一方の面に、前記貫通電極の一端と当接するように内部配線を形成する工程と、
前記内部配線と電気的に導通するように前記ベースに電子部品を実装する工程と、
を備えることを特徴とする電子デバイスの製造方法。 Forming a depression on one of the upper and lower surfaces of the glass base material;
Filling the depression with a plating layer by performing via fill plating on the depression; and
Polishing the base material so that at least the bottom surface of the recess is exposed to the outside, thereby forming a base having a through electrode made of the plating layer on the base material after polishing;
Forming an internal wiring on one of upper and lower surfaces of the base so as to be in contact with one end of the through electrode;
Mounting an electronic component on the base so as to be electrically connected to the internal wiring;
The manufacturing method of the electronic device characterized by the above-mentioned.
前記ベースの前記内部配線が形成された面と対向する面に、前記貫通電極の他端と当接するように外部電極を形成する工程と、を備えることを特徴とする請求項1から5のいずれかに記載の電子デバイスの製造方法。 A cover joining step that joins the base and forms a cavity that is shielded from outside air together with the base in the joined state; and seals the electronic component to the cavity by joining the base;
And a step of forming an external electrode on a surface of the base facing the surface on which the internal wiring is formed so as to abut against the other end of the through electrode. A method for manufacturing the electronic device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011190574A JP2013055114A (en) | 2011-09-01 | 2011-09-01 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011190574A JP2013055114A (en) | 2011-09-01 | 2011-09-01 | Manufacturing method of electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013055114A true JP2013055114A (en) | 2013-03-21 |
Family
ID=48131874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011190574A Withdrawn JP2013055114A (en) | 2011-09-01 | 2011-09-01 | Manufacturing method of electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013055114A (en) |
-
2011
- 2011-09-01 JP JP2011190574A patent/JP2013055114A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5603166B2 (en) | Electronic device, electronic apparatus, and electronic device manufacturing method | |
| JP6247006B2 (en) | Electronic device, oscillator, and method of manufacturing electronic device | |
| JP5538974B2 (en) | Electronic device package manufacturing method and electronic device package | |
| JP5091261B2 (en) | Piezoelectric vibrator manufacturing method, piezoelectric vibrator, oscillator, electronic device, and radio timepiece | |
| JP5275155B2 (en) | Manufacturing method of electronic device | |
| EP2219291A2 (en) | Method for manufacturing piezoelectric vibrator, piezoelectric vibrator, and oscillator | |
| JP2011188145A (en) | Manufacturing method of electronic device package, electronic device package, and oscillator | |
| JP2011147054A (en) | Electronic apparatus, and method of manufacturing the same | |
| KR102254806B1 (en) | Electronic device and method of manufacturing electronic device | |
| JP2011155506A (en) | Electronic device, electronic apparatus, and method of manufacturing electronic device | |
| JP2013045880A (en) | Manufacturing method of electronic device | |
| JP2013055115A (en) | Manufacturing method of electronic device | |
| JP2013055114A (en) | Manufacturing method of electronic device | |
| JP4380419B2 (en) | Manufacturing method of electronic device | |
| JP2013026919A (en) | Method of manufacturing electronic device package, electronic device package, and oscillator | |
| JP5905264B2 (en) | Manufacturing method of electronic device | |
| JP5642436B2 (en) | Electronic device, electronic apparatus, and electronic device manufacturing method | |
| JP5075448B2 (en) | Method for manufacturing piezoelectric oscillator | |
| JP2014160980A (en) | Electronic device | |
| JP5939801B2 (en) | Manufacturing method of electronic component package | |
| CN106169918A (en) | A kind of crystal oscillator and manufacture method thereof | |
| JP2014067828A (en) | Method for manufacturing electronic device and electronic device | |
| JP2015095835A (en) | Method for manufacturing electronic component and electronic component | |
| JP2015095836A (en) | Method for manufacturing electronic component and electronic component | |
| JP5075417B2 (en) | Method for manufacturing piezoelectric oscillator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |