[go: up one dir, main page]

JP2013042030A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013042030A
JP2013042030A JP2011178933A JP2011178933A JP2013042030A JP 2013042030 A JP2013042030 A JP 2013042030A JP 2011178933 A JP2011178933 A JP 2011178933A JP 2011178933 A JP2011178933 A JP 2011178933A JP 2013042030 A JP2013042030 A JP 2013042030A
Authority
JP
Japan
Prior art keywords
chip
heat
semiconductor chip
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011178933A
Other languages
English (en)
Other versions
JP5779042B2 (ja
JP2013042030A5 (ja
Inventor
Shuji Negoro
修司 根来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011178933A priority Critical patent/JP5779042B2/ja
Priority to TW101128691A priority patent/TWI529877B/zh
Priority to KR1020120087094A priority patent/KR102005313B1/ko
Priority to CN201210296404.0A priority patent/CN102956584B/zh
Priority to US13/584,022 priority patent/US8558372B2/en
Publication of JP2013042030A publication Critical patent/JP2013042030A/ja
Publication of JP2013042030A5 publication Critical patent/JP2013042030A5/ja
Application granted granted Critical
Publication of JP5779042B2 publication Critical patent/JP5779042B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W40/22
    • H10W40/10
    • H10W40/70
    • H10W70/68
    • H10W74/10
    • H10W90/00
    • H10W70/682
    • H10W72/877
    • H10W74/15
    • H10W90/724
    • H10W90/734
    • H10W90/736

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】信頼性を向上させることができる半導体装置を提供する。
【解決手段】半導体装置1は、配線基板10と、配線基板10上に実装された第1半導体チップ21と、配線基板10上に実装され、第1半導体チップ21と比べて発熱量が小さい第2半導体チップ22と、第1半導体チップ21及び第2半導体チップ22の上方に配置された放熱板30とを有している。放熱板30は、第1半導体チップ21に熱的に接続され、第2半導体チップ22と対向する位置に開口部30Xが形成されている。また、第2半導体チップ22は、その上面の全てが放熱板30の開口部30Xから露出されている。
【選択図】図1

Description

本発明は、半導体装置に関するものである。
近年、半導体装置に対する小型化及び高機能化への要求がますます強まっている。このような要求に対応できる半導体装置として、複数の半導体チップを1つの基板上に実装するマルチチップパッケージ(Multi Chip Package:MCP)が知られている。
このような半導体装置では、放熱性を向上させるために、半導体チップが発する熱を大気に放出するための放熱部品(例えば、金属製の放熱板)を半導体チップ上に配置し、半導体チップが発する熱を外部に放出する経路を確保している。その際、半導体チップと放熱板との間に熱伝導部材(Thermal Interface Material:TIM)を挟み、半導体チップ及び放熱板のそれぞれの表面の凹凸を吸収しながらその接触熱抵抗を減らし、半導体チップから放熱板への熱伝導がスムーズに行われるようにしている。
図10は、放熱板を用いた従来の半導体装置の一例を示したものである。この半導体装置3では、配線基板60上に第1チップ61及び第2チップ62が平面的に並んで実装されている。第1チップ61及び第2チップ62に対して共通の放熱板63が取り付けられている。なお、第1チップ61の上面と放熱板63の下面との間、及び第2チップ62の上面と放熱板63の下面との間には、熱伝導部材64がそれぞれ設けられている。
これにより、第1チップ61及び第2チップ62から発生する熱が熱伝導部材64を介して放熱板63側に放熱され、第1チップ61及び第2チップ62の温度上昇が抑制される。
なお、上記従来技術に関連する先行技術として、特許文献1,2が開示されている。
特開2004−172489号公報 特開2009−43978号公報
ところで、上記半導体装置3において、第1チップ61にはロジック素子などの熱抵抗が大きく発熱量が大きい半導体素子が形成され、第2チップ62にはメモリなどの熱抵抗が小さく熱に弱い半導体素子が形成される場合がある。すなわち、半導体装置3では、発熱量の大きいロジックチップと熱に弱いメモリチップとが混載されることがある。ここで、上述したように、半導体装置3では、第1チップ61及び第2チップ62から発生する熱が共通の放熱板63に拡散されるようになっている。このため、発熱量の大きな半導体チップ(第1チップ61)から発生した熱が放熱板63を通じて熱に弱い半導体チップ(第2チップ62)に伝導してしまう。このように伝導された熱によって第2チップ62の温度が異常に上昇すると、第2チップ62が誤動作を起こすおそれがあり、半導体装置3の信頼性が低下するという問題がある。
本発明の一観点によれば、配線基板と、前記配線基板上に実装された第1半導体チップと、前記配線基板上に実装され、前記第1半導体チップと比べて発熱量が小さい第2半導体チップと、前記第1半導体チップ及び前記第2半導体チップの上方に配置され、前記第1半導体チップに接続され、前記第2半導体チップと対向する位置に開口部が形成された放熱板と、を有し、前記第2半導体チップは、上面の全てが前記開口部から露出されている。
本発明の一観点によれば、半導体装置の信頼性を向上させることができるという効果を奏する。
第1実施形態の半導体装置を示す概略断面図。 第1実施形態の半導体装置を示す概略平面図。 第1実施形態の半導体装置の別の態様を示す概略断面図。 (a)は第1実施形態の変形例の半導体装置を示す概略断面図、(b)は第1実施形態の変形例の半導体装置を示す概略平面図。 第1実施形態の変形例の半導体装置を示す概略断面図。 (a)は第2実施形態の半導体装置を示す概略断面図、(b)は第2実施形態の半導体装置を示す概略平面図。 第2実施形態の変形例の半導体装置を示す概略断面図。 第1実施形態の変形例の半導体装置を示す概略断面図。 第1実施形態の変形例の半導体装置を示す概略断面図。 従来の半導体装置を示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
(第1実施形態)
以下、第1実施形態を図1〜図3に従って説明する。
図1に示すように、半導体装置1は、PGA(Pin Grid Array)型の配線基板10と、その配線基板10上に平面的(水平方向)に並んで実装される第1半導体チップ(第1チップ)21及び第2半導体チップ(第2チップ)22と、第1チップ21上に配置された放熱板30とを有している。ここで、第1チップ21は熱抵抗が高く発熱量の大きいロジックチップであり、第2チップ22は第1チップ21に比べて熱抵抗が低く熱に弱いメモリチップである。また、第2チップ22は、第1チップ21に比べて発熱量が小さい半導体チップである。ロジックチップとしては、例えばCPU(Central Processing Unit)チップやGPU(Graphics Processing Unit)チップなどを用いることができる。メモリチップとしては、例えばDRAM(Dynamic Random Access Memory)チップ、SRAM(Static Random Access Memory)チップやフラッシュメモリチップなどを用いることができる。
配線基板10は、基板本体11と、基板本体11の上面に形成された接続用パッド12と、基板本体11の下面に形成されたピン13とを有している。基板本体11としては、接続用パッド12及びピン13が基板内部を通じて相互に電気的に接続された構造を有していれば十分である。このため、基板本体11の内部には配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、基板本体11の内部に配線層が形成される場合には、複数の配線層が層間絶縁層を介して積層され、各配線層と各樹脂層に形成されたビアとによって上記接続用パッド12及びピン13が電気的に接続されている。基板本体11としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
接続用パッド12には、第1チップ21の回路形成面(図1において下面)に形成された電極バンプ21aがフリップチップ接合されている。接続用パッド12の材料としては、例えば銅を用いることができる。また、接続用パッド12は、銅層の表面に所要のめっき(例えば、ニッケルめっきや金めっき等)を施して形成するようにしてもよい。電極バンプ21aの材料としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛(Pb)を含む合金、錫(Sn)と銅(Cu)の合金、Snと銀(Ag)の合金、SnとAgとCuの合金等を用いることができる。
第1チップ21の下面と配線基板10の上面との間にはアンダーフィル樹脂23が充填されている。アンダーフィル樹脂23の材料としては、例えばエポキシ系樹脂などの絶縁樹脂を用いることができる。
第1チップ21から図中の横方向に離間した位置に設けられた接続用パッド12には、第2チップ22の回路形成面(図1において下面)に形成された電極バンプ22aがフリップチップ接合されている。電極バンプ22aの材料としては、例えば金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば鉛(Pb)を含む合金、錫(Sn)と銅(Cu)の合金、Snと銀(Ag)の合金、SnとAgとCuの合金等を用いることができる。
第2チップ22の下面と配線基板10の上面との間にはアンダーフィル樹脂24が充填されている。アンダーフィル樹脂24の材料としては、例えばエポキシ系樹脂などの絶縁樹脂を用いることができる。
なお、第1チップ21の高さは、例えば0.5〜1mm程度とすることができる。第2チップ22の高さは、第1チップ21よりも高くてもよいし、第1チップ21よりも低くてもよい。例えば第2チップ22の高さは、例えば0.3〜5mm程度とすることができる。また、半導体装置1では、第1チップ21(ロジックチップ)と第2チップ22(メモリチップ)との間の帯域幅を確保することが要求される。帯域幅を確保するためには、第2チップ22を第1チップ21に接近させた構造が好ましい。このため、第2チップ22は第1チップ21の近傍に配置され、例えば第1チップ21と第2チップ22との間の距離は2〜3mm程度に設定される。
第1チップ21及び第2チップ22の上方には、放熱板30が配置されている。放熱板30はヒートスプレッダとも呼ばれる。放熱板30の材料としては、例えば銅、銀、アルミニウム又はそれらの合金等を用いることができる。
放熱板30は、配線基板10上に接合されている。具体的には、放熱板30は、第1チップ21及び第2チップ22を取り囲むように配線基板10上の周縁部に接合部材34によって接合されている。接合部材34の材料としては、例えばシリコンポリマー系の樹脂を用いることができる。
放熱板30は、板状に形成された板状部31と、この板状部31の周囲に一体的に形成され、底面が接合部材34を介して配線基板10に接合された枠状の側壁部32とを有している。放熱板30には、これら板状部31と側壁部32とによって凹部33が形成されている。また、この凹部33と配線基板10とによって収容部H1が形成され、その収容部H1に第1チップ21及び第2チップ22が収容されている。そして、第1チップ21の回路形成面と反対側の面(図1において上面)が、熱伝導部材(TIM)25を介して放熱板30の凹部33の底面33Aに熱的に結合されている。このようにして、第1チップ21から発生する熱は、熱伝導部材25を介して放熱板30に放熱される。なお、放熱板30の板状部31の厚さは、例えば0.5〜4mm程度とすることができる。また、上記熱伝導部材25としては、例えばインジウム(In)、シリコーン(又は炭化水素)グリース、金属フィラー、グラファイトなどの高熱伝導性物質を樹脂バインダでシート状に成形したものを用いることができる。この熱伝導部材25の厚さは、例えば20〜30μm程度とすることができる。
さらに、図2の平面図を併せて参照すると、放熱板30には、第2チップ22と対向する位置に開口部30Xが形成されている。具体的には、開口部30Xは、その平面形状が第2チップ22の平面形状よりも大きく形成されている。より具体的には、開口部30Xの平面形状は、第2チップ22の平面形状(四角形状)よりも大きな面積を有する四角形状に形成されている。このため、第2チップ22は、その上面全面が放熱板30の開口部30Xから露出されている。換言すると、第2チップ22の上面には、開口部30Xと第2チップ22との間の空間A1(空気)と開口部30Xの空間A2(空気)とが形成されている。このようにして、第2チップ22から発生する熱は空間A1,A2を通じて外部に放熱される。また、第2チップ22は、上記空間A1,A2によって放熱板30と離間されており、放熱板30と熱的に結合されていない。すなわち、空間A1,A2は、第2チップ22から発生する熱の放熱経路として機能するとともに、放熱板30から第2チップ22側への熱伝導を抑制する断熱材としても機能する。
なお、上記放熱板30の製造は、例えば鍛造加工や機械切削などにより行うことができる。
(作用)
上記半導体装置3では、発熱量の大きい第1チップ21から発生する熱が熱伝導部材25を介して放熱板30に放熱される。このとき、放熱板30には、第2チップ22と対向する位置に、第2チップ22の上面の全てを露出させる開口部30Xが形成されている。また、開口部30Xと第2チップ22との間にも空間A1(隙間)が形成されている。これにより、第2チップ22と放熱板30との間に断熱材として機能する空間A1,A2が形成されることになるため、第2チップ22と放熱板30とは熱的に結合されない。したがって、第1チップ21から発生する熱が放熱板30を通じて第2チップ22に伝導されることを抑制することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)放熱板30の第2チップ22と対向する位置に、熱に弱い第2チップ22の上面の全てを露出させるように、平面形状が第2チップ22よりも大きい開口部30Xを形成するようにした。この開口部30Xの空間A2によって、第1チップ21から放熱板30を通じて第2チップ22側に伝導される熱を好適に遮断することができる。これにより、第1チップ21の熱から受ける第2チップ22の影響を低減することができる。したがって、第1チップ21の熱に起因した第2チップ22の温度上昇が抑えられるため、その温度上昇に伴う第2チップ22の誤動作等の問題の発生を好適に抑制することができる。この結果、半導体装置1の信頼性を向上させることができる。
(2)開口部30Xには空間A2を形成するようにした。このため、例えば図3に示すように、第2チップ22が第1チップ21よりも高くなった場合であっても、その第2チップ22を開口部30X内に突出するように形成することができる。これにより、第1チップ21及び第2チップ22の高さが異なる場合であっても、それら第1チップ21及び第2チップ22の高さの違いに合わせて放熱板30の形状を変更する必要がない。例えば第1チップ21及び第2チップ22の形状の違いに合わせて放熱板30の凹部33の底面33Aに段差部を形成する必要がない。したがって、放熱板30の加工を容易に行うことができる。
なお、図3に示すように第2チップ22の一部が開口部30X内に突出するように形成された場合であっても、その開口部30Xが第2チップ22の平面形状よりも大きく形成されているため、第2チップ22の側壁と放熱板30との間には空間A3(隙間)が形成される。このため、その空間A3によって、第1チップ21から発生する熱が放熱板30を通じて第2チップ22に伝導されることを抑制することができる。
(第1実施形態の変形例)
なお、上記第1実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図4に示されるように、第2チップ22の一部が放熱板30の開口部30X内に突出するように形成される場合に、開口部30Xの内壁に断熱樹脂35を設けるようにしてもよい。具体的には、図4(a)、(b)に示すように、開口部30Xの内壁と第2チップ22との間に断熱樹脂35を設けるようにしてもよい。断熱樹脂35としては、例えばスポンジ状のウレタン樹脂などの内部に気泡が入った樹脂を用いることができる。また、断熱樹脂35としては、例えばペースト状やシート状の樹脂を用いることができる。この断熱樹脂35は、例えば接着剤などにより開口部30Xの内壁に接着される。
このように開口部30Xの内壁と第2チップ22との間に断熱樹脂35を設けることにより、空間A3とする場合よりも放熱板30から第2チップ22側への熱伝導を好適に抑制することができる。
・図5に示されるように、第1チップ21と第2チップ22との間に、第1チップ21と第2チップ22とを仕切るように配線基板10上に立設された断熱樹脂36を形成するようにしてもよい。図5では、断熱樹脂36は、開口部30Xの内壁全面を覆うように形成されるとともに、第2チップ22及びアンダーフィル樹脂24を取り囲むように形成されている。断熱樹脂36としては、例えばスポンジ状のウレタン樹脂などの内部に気泡が入った樹脂を用いることができる。また、断熱樹脂36としては、例えば第2チップ22及びアンダーフィル樹脂24を取り囲むように四辺に配置された板状の樹脂や、四角筒状の樹脂を用いることができる。この断熱樹脂36は、例えば接着剤などにより配線基板10の上面に接着されるとともに、接着剤などにより開口部30Xの内壁に接着される。
このように第1チップ21と第2チップ22とを仕切るように断熱樹脂36を設けることにより、発熱量の大きい第1チップ21から水平方向(横方向)に第2チップ22側に直接伝導される熱を好適に遮断することができる。なお、少なくとも第1チップ21と第2チップ22との間に断熱樹脂36を設けることにより上記効果と同様の効果を得ることができるため、第2チップ22を取り囲むように断熱樹脂36を設ける必要はない。
(第2実施形態)
以下、第2実施形態を図6に従って説明する。先の図1〜図5に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図6(a)に示すように、半導体装置2は、PGA(Pin Grid Array)型の配線基板10と、その配線基板10上に平面的に並んで実装される第1チップ21及び第2チップ22と、第1チップ21上に配置された放熱板30と、第2チップ22上に配置された放熱板40と、放熱板30,40間に設けられた断熱樹脂41とを有している。
第1チップ21の上面は、熱伝導部材25を介して放熱板30(第1放熱板)の凹部33の底面33Aに熱的に結合されている。放熱板30には、第2チップ22と対向する位置に、平面形状が第2チップ22の平面形状よりも大きい開口部30Xが形成されている。
第2チップ22の上面は、熱伝導部材26を介して放熱板40(第2放熱板)の下面に熱的に結合されている。この放熱板40は、放熱板30に形成された開口部30X内に設けられ、放熱板30と分離されている。放熱板40は、板状に形成されている。なお、放熱板40の材料としては、例えば銅、銀、アルミニウム又はそれらの合金等を用いることができる。また、熱伝導部材26としては、例えばインジウム、シリコーン(又は炭化水素)グリース、金属フィラー、グラファイトなどの高熱伝導性物質を樹脂バインダでシート状に成形したものを用いることができる。
断熱樹脂41は、図6(b)に示すように、放熱板40と放熱板30の開口部30Xの内壁との間に設けられている。断熱樹脂41としては、例えばスポンジ状のウレタン樹脂などの内部に気泡が入った樹脂を用いることができる。また、断熱樹脂41としては、例えばペースト状やシート状の樹脂を用いることができる。この断熱樹脂41は、例えば接着剤などにより開口部30Xの内壁に接着されている。
このように、本実施形態では、第1チップ21は放熱板30に独立して熱結合され、第2チップ22は放熱板30から分離された放熱板40に独立して熱結合されている。このため、第1チップ21から発生した熱は放熱板30に放熱される一方、第2チップ22から発生した熱は放熱板40に放熱される。すなわち、本実施形態の半導体装置2では、第1チップ21の放熱経路と第2チップ22の放熱経路とが分離されている。さらに、それら放熱経路となる放熱板30,40間に断熱樹脂41が形成されている。このため、その断熱樹脂41によって、第1チップ21から放熱板30を通じて第2チップ22側に伝導される熱を好適に遮断することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)第1チップ21の放熱経路と第2チップ22の放熱経路とを分離し、それら放熱経路となる放熱板30,40間に断熱樹脂41を設けるようにした。これにより、第1チップ21から発生した熱が放熱板30を通じて第2チップ22側に伝導されることを好適に抑制することができる。したがって、第1チップ21の熱に起因した第2チップ22の温度上昇が抑えられるため、その温度上昇に伴う第2チップ22の誤動作等の問題の発生を好適に抑制することができる。この結果、半導体装置2の信頼性を向上させることができる。
(2)第1チップ21は放熱板30に熱結合されているため、第1チップ21から発生した熱は放熱板30に放熱される。これにより、第1チップ21から発生した熱を効率良く放熱させることができ、第1チップ21の温度上昇を抑制することができる。また、第2チップ22は放熱板40に熱結合されているため、第2チップ22から発生した熱は放熱板40に放熱される。これにより、第2チップ22から発生した熱を効率良く放熱させることができ、第2チップ22の温度上昇を抑制することができる。
(第2実施形態の変形例)
・図7に示されるように、放熱板40と放熱板30の開口部30Xの内壁との間に形成された断熱樹脂42を、第1チップ21と第2チップ22とを仕切るように配線基板10上に立設させるようにしてもよい。断熱樹脂42は、第2チップ22及びアンダーフィル樹脂24を取り囲むように形成されている。この断熱樹脂42は、例えば接着剤などにより配線基板10の上面に接着されるとともに、接着剤などにより開口部30Xの内壁に接着される。
このように第1チップ21と第2チップ22とを仕切るように断熱樹脂42を設けることにより、発熱量の大きい第1チップ21から水平方向(横方向)に第2チップ22側に直接伝導される熱を好適に遮断することができる。
(他の実施形態)
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態において、放熱板30の上方に放熱フィンを設けるようにしてもよい。図8には、上記第1実施形態の変形例が示されている。図8に示すように、放熱フィン50は、例えば放熱板30の上面に設けられた熱伝導部材51の上面に設けられる。これにより、熱伝導部材51を介して放熱板30と放熱フィン50とが熱的に結合される。このため、第1チップ21から発生した熱は放熱板30に一旦拡散されてから、熱伝導部材51を介して放熱フィン50に伝導され、放熱フィン50から外部に放熱される。さらに、この場合に、第2チップ22の上面を、熱伝導部材52を介して放熱フィン50に熱的に結合させるようにしてもよい。これにより、第2チップ22から発生した熱は放熱フィン50から外部に放熱される。この場合には、第1チップ21の放熱経路と第2チップ22の放熱経路が放熱フィン50を介して接続される。但し、第1チップ21から発生した熱は放熱板30に一旦拡散されてから放熱フィン50に伝導されているため、その放熱フィン50から第2チップ22に伝導される熱量は、放熱板30と第2チップ22とが熱的に結合された場合と比べて小さい。このため、このような構造であっても、第1チップ21からの熱によって第2チップ22が温度上昇することを好適に抑制することができる。さらに、第2チップ22と放熱フィン50とを熱的に結合したことにより、第2チップ22から発生した熱を効率良く放熱することができる。
同様に、第2実施形態の半導体装置2についても、放熱板30,40の上方に放熱フィン50を設けるようにしてもよい。
なお、放熱フィン50の材料としては、例えば無酸素銅にニッケルめっきを施したものやアルミニウム等の熱伝導率の良い材料を用いることができる。また、放熱フィン50の代わりに、その他の冷却・放熱手段(例えば、ヒートパイプやベーパチャンバ)を設けるようにしてもよい。また、放熱板30と放熱フィン50との間に、ヒートパイプやベーパチャンバなどの各種の冷却・放熱手段を設けるようにしてもよい。
・上記各実施形態では、凹部33を有する放熱板30を配線基板10上に接合し、それら配線基板10及び放熱板30によって第1チップ21及び第2チップ22が収容される収容部H1を形成するようにした。これに限らず、例えば図9に示されるように、第1チップ21及び第2チップ22が実装される実装面に凹部14Aが形成された基板本体14(配線基板10A)の周縁部に板状の放熱板30Aを接合し、それら配線基板10A及び放熱板30Aによって第1チップ21及び第2チップ22が収容される収容部H2を形成するようにしてもよい。配線基板10Aと放熱板30Aとは接合部材37によって接合されている。接合部材37の材料としては、例えばシリコンポリマー系の樹脂を用いることができる。
なお、図9では、第1実施形態の半導体装置1の変形例を示しているが、第2実施形態の半導体装置2も同様に変形することができる。
・上記各実施形態では、PGA型の配線基板10に具体化したが、例えばLGA(Land Grid Array)型の配線基板やBGA(Ball Grid Array)型の配線基板に具体化してもよい。
・上記各実施形態では、配線基板10上に第1チップ21及び第2チップ22をフリップチップ実装するようにしたが、例えば第1チップ21及び第2チップ22をワイヤボンディング実装するようにしてもよい。また、フリップチップ実装とワイヤボンディング実装を併用するようにしてもよい。
・上記各実施形態では、配線基板10に2つの半導体チップを実装するようにしたが、例えば配線基板10に3つ以上の半導体チップを実装するようにしてもよい。
1 半導体装置
10,10A 配線基板
21 第1チップ
22 第2チップ
30,30A 放熱板(第1放熱板)
30X 開口部
35,36 断熱樹脂
40 放熱板(第2放熱板)
41,42 断熱樹脂
50 放熱フィン(放熱手段)

Claims (6)

  1. 配線基板と、
    前記配線基板上に実装された第1半導体チップと、
    前記配線基板上に実装され、前記第1半導体チップと比べて発熱量が小さい第2半導体チップと、
    前記第1半導体チップ及び前記第2半導体チップの上方に配置され、前記第1半導体チップに接続され、前記第2半導体チップと対向する位置に開口部が形成された放熱板と、を有し、
    前記第2半導体チップは、上面の全てが前記開口部から露出されていることを特徴とする半導体装置。
  2. 前記第2半導体チップは、前記開口部内に突出するように形成され、
    前記第2半導体チップと前記開口部の内壁との間に断熱樹脂が形成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1半導体チップと前記第2半導体チップとを仕切るように前記配線基板に立設された断熱樹脂を有することを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記放熱板上に配置され、前記放熱板及び前記第2半導体チップに接続された放熱手段を有することを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
  5. 配線基板と、
    前記配線基板上に実装された第1半導体チップと、
    前記配線基板上に実装され、前記第1半導体チップと比べて発熱量が小さい第2半導体チップと、
    前記第1半導体チップ及び前記第2半導体チップの上方に配置され、前記第1半導体チップに接続され、前記第2半導体チップと対向する位置に開口部が形成された第1放熱板と、
    前記開口部内に配置され、前記第2半導体チップに接続された第2放熱板と、
    前記開口部の内壁と前記第2放熱板との間に形成された断熱樹脂と、
    を有することを特徴とする半導体装置。
  6. 前記断熱樹脂は、前記第1半導体チップと前記第2半導体チップとを仕切るように前記配線基板に立設されていることを特徴とする請求項5に記載の半導体装置。
JP2011178933A 2011-08-18 2011-08-18 半導体装置 Active JP5779042B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011178933A JP5779042B2 (ja) 2011-08-18 2011-08-18 半導体装置
TW101128691A TWI529877B (zh) 2011-08-18 2012-08-09 半導體裝置
KR1020120087094A KR102005313B1 (ko) 2011-08-18 2012-08-09 반도체 장치
CN201210296404.0A CN102956584B (zh) 2011-08-18 2012-08-13 半导体装置
US13/584,022 US8558372B2 (en) 2011-08-18 2012-08-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011178933A JP5779042B2 (ja) 2011-08-18 2011-08-18 半導体装置

Publications (3)

Publication Number Publication Date
JP2013042030A true JP2013042030A (ja) 2013-02-28
JP2013042030A5 JP2013042030A5 (ja) 2014-08-07
JP5779042B2 JP5779042B2 (ja) 2015-09-16

Family

ID=47712063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011178933A Active JP5779042B2 (ja) 2011-08-18 2011-08-18 半導体装置

Country Status (5)

Country Link
US (1) US8558372B2 (ja)
JP (1) JP5779042B2 (ja)
KR (1) KR102005313B1 (ja)
CN (1) CN102956584B (ja)
TW (1) TWI529877B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105878A (ja) * 2011-11-14 2013-05-30 Ibiden Co Ltd 電子部品及びその製造方法
JP2015029043A (ja) * 2013-06-26 2015-02-12 京セラ株式会社 電子装置および光モジュール
JP2016004977A (ja) * 2014-06-19 2016-01-12 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
US9433076B2 (en) 2014-05-23 2016-08-30 New Japan Radio Co., Ltd Mounting structure of electronic components provided with heat sink
KR20190035453A (ko) * 2017-09-26 2019-04-03 한국전자통신연구원 반도체 장치 및 이의 제조 방법
WO2019189647A1 (ja) * 2018-03-30 2019-10-03 日本電産エレシス株式会社 回路基板
JP2020068282A (ja) * 2018-10-24 2020-04-30 ルネサスエレクトロニクス株式会社 半導体装置
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US11837520B2 (en) 2020-12-23 2023-12-05 Fujitsu Limited Semiconductor device and semiconductor device fabrication method
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006889B2 (en) 2011-11-11 2015-04-14 Skyworks Solutions, Inc. Flip chip packages with improved thermal performance
CN103117275B (zh) * 2013-01-31 2015-08-19 华为技术有限公司 一种芯片封装结构及芯片封装方法
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
CN105074910B (zh) * 2013-03-21 2018-01-09 日本电气株式会社 散热器结构、半导体装置和散热器安装方法
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9735082B2 (en) 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features
DE112014005694B4 (de) * 2014-01-27 2020-07-30 Hitachi, Ltd. Halbleitermodul
US9330997B1 (en) * 2014-03-14 2016-05-03 Altera Corporation Heat spreading structures for integrated circuits
FR3023059B1 (fr) 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US9818720B2 (en) * 2015-07-02 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US9748184B2 (en) * 2015-10-15 2017-08-29 Micron Technology, Inc. Wafer level package with TSV-less interposer
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10182514B2 (en) 2016-06-27 2019-01-15 International Business Machines Corporation Thermal interface material structures
US10062664B2 (en) * 2016-06-30 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging device with heat sink
US9859262B1 (en) * 2016-07-08 2018-01-02 Globalfoundries Inc. Thermally enhanced package to reduce thermal interaction between dies
CN106413343B (zh) 2016-09-12 2019-04-26 华为技术有限公司 散热器、散热装置、散热系统及通信设备
US10811334B2 (en) 2016-11-26 2020-10-20 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure in interconnect region
US10256188B2 (en) 2016-11-26 2019-04-09 Texas Instruments Incorporated Interconnect via with grown graphitic material
US10529641B2 (en) 2016-11-26 2020-01-07 Texas Instruments Incorporated Integrated circuit nanoparticle thermal routing structure over interconnect region
US10861763B2 (en) 2016-11-26 2020-12-08 Texas Instruments Incorporated Thermal routing trench by additive processing
US11004680B2 (en) 2016-11-26 2021-05-11 Texas Instruments Incorporated Semiconductor device package thermal conduit
US11676880B2 (en) 2016-11-26 2023-06-13 Texas Instruments Incorporated High thermal conductivity vias by additive processing
MY192082A (en) * 2016-12-27 2022-07-26 Intel Corp Interconnect core
US10643920B1 (en) * 2017-03-24 2020-05-05 Juniper Networks, Inc. Lid for semiconductor electronic package
JP2019012714A (ja) * 2017-06-29 2019-01-24 株式会社ディスコ 半導体パッケージの製造方法
US10957611B2 (en) * 2017-08-01 2021-03-23 Mediatek Inc. Semiconductor package including lid structure with opening and recess
KR102039710B1 (ko) * 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
KR20190055662A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 열 재분배 패턴을 포함하는 반도체 패키지
KR102460720B1 (ko) 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치
US10775576B2 (en) * 2018-03-01 2020-09-15 Ayar Labs, Inc. Thermal management system for multi-chip-module and associated methods
KR102086364B1 (ko) * 2018-03-05 2020-03-09 삼성전자주식회사 반도체 패키지
US10770369B2 (en) * 2018-08-24 2020-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US11029475B2 (en) * 2019-04-08 2021-06-08 Cisco Technology, Inc. Frame lid for in-package optics
WO2020251574A1 (en) * 2019-06-13 2020-12-17 Bae Systems Information And Electronic Systems Integration Inc. Hermetically sealed electronics module with enhanced cooling of core integrated circuit
US11037860B2 (en) 2019-06-27 2021-06-15 International Business Machines Corporation Multi layer thermal interface material
US20210035921A1 (en) 2019-07-30 2021-02-04 Intel Corporation Soldered metallic reservoirs for enhanced transient and steady-state thermal performance
US11948855B1 (en) * 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11728282B2 (en) * 2019-10-17 2023-08-15 Advanced Semiconductor Engineering, Inc. Package structure, assembly structure and method for manufacturing the same
US12002727B2 (en) * 2020-02-11 2024-06-04 Intel Corporation Barrier structures for underfill containment
US11769710B2 (en) * 2020-03-27 2023-09-26 Xilinx, Inc. Heterogeneous integration module comprising thermal management apparatus
US11774190B2 (en) 2020-04-14 2023-10-03 International Business Machines Corporation Pierced thermal interface constructions
CN111415927A (zh) * 2020-05-19 2020-07-14 华进半导体封装先导技术研发中心有限公司 封装结构及其制备方法
CN212517170U (zh) * 2020-05-30 2021-02-09 华为技术有限公司 一种芯片封装结构及电子设备
WO2022067589A1 (zh) * 2020-09-29 2022-04-07 华为技术有限公司 一种芯片封装和电子设备
JP7524044B2 (ja) * 2020-12-09 2024-07-29 新光電気工業株式会社 放熱板、半導体装置及び放熱板の製造方法
US11676912B2 (en) * 2020-12-23 2023-06-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
US11830785B2 (en) * 2021-10-06 2023-11-28 STATS ChipPAC Pte. Ltd. Package with windowed heat spreader
TWI776747B (zh) * 2021-12-03 2022-09-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN114937660A (zh) * 2022-04-21 2022-08-23 盛合晶微半导体(江阴)有限公司 一种电子封装结构
CN117784325A (zh) * 2022-09-20 2024-03-29 华为技术有限公司 光收发模块及通信设备
US20240105692A1 (en) * 2022-09-23 2024-03-28 Wolfspeed, Inc. Packaged flip chip radio frequency transistor amplifier circuits
WO2025143997A1 (ko) * 2023-12-27 2025-07-03 이종주 브릿지 일체형 로직다이를 갖는 고대역폭 메모리 및 이를 적용하는 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP2010034431A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
JP2010258008A (ja) * 2009-04-21 2010-11-11 Sharp Corp 電子部品モジュールおよびその製造方法
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864732A (ja) * 1994-08-26 1996-03-08 Mitsubishi Electric Corp 半導体集積回路装置
JPH11318695A (ja) * 1998-05-15 1999-11-24 Toshiba Home Techno Corp 家庭用加熱機器
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
JP4023054B2 (ja) * 1999-12-07 2007-12-19 株式会社デンソー 電子回路ユニット
US6888722B2 (en) * 1999-12-30 2005-05-03 Intel Corporation Thermal design for minimizing interface in a multi-site thermal contact condition
JP2002289750A (ja) * 2001-03-26 2002-10-04 Nec Corp マルチチップモジュールおよびその放熱構造
JP3960115B2 (ja) * 2001-05-24 2007-08-15 松下電器産業株式会社 携帯用電力増幅器
JP2004172489A (ja) 2002-11-21 2004-06-17 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US7031162B2 (en) * 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
JP4686318B2 (ja) * 2005-09-28 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US7995344B2 (en) * 2007-01-09 2011-08-09 Lockheed Martin Corporation High performance large tolerance heat sink
JP5009085B2 (ja) 2007-08-09 2012-08-22 新光電気工業株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP2010034431A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置の製造方法
JP2010258008A (ja) * 2009-04-21 2010-11-11 Sharp Corp 電子部品モジュールおよびその製造方法
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105878A (ja) * 2011-11-14 2013-05-30 Ibiden Co Ltd 電子部品及びその製造方法
JP2015029043A (ja) * 2013-06-26 2015-02-12 京セラ株式会社 電子装置および光モジュール
US9433076B2 (en) 2014-05-23 2016-08-30 New Japan Radio Co., Ltd Mounting structure of electronic components provided with heat sink
JP2016004977A (ja) * 2014-06-19 2016-01-12 株式会社ジェイデバイス 半導体パッケージ及びその製造方法
KR102356999B1 (ko) 2017-09-26 2022-02-04 한국전자통신연구원 반도체 장치 및 이의 제조 방법
KR20190035453A (ko) * 2017-09-26 2019-04-03 한국전자통신연구원 반도체 장치 및 이의 제조 방법
WO2019189647A1 (ja) * 2018-03-30 2019-10-03 日本電産エレシス株式会社 回路基板
JP2020068282A (ja) * 2018-10-24 2020-04-30 ルネサスエレクトロニクス株式会社 半導体装置
JP7061949B2 (ja) 2018-10-24 2022-05-02 ルネサスエレクトロニクス株式会社 半導体装置
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
US11837520B2 (en) 2020-12-23 2023-12-05 Fujitsu Limited Semiconductor device and semiconductor device fabrication method

Also Published As

Publication number Publication date
US8558372B2 (en) 2013-10-15
CN102956584B (zh) 2017-03-01
TWI529877B (zh) 2016-04-11
KR20130020570A (ko) 2013-02-27
CN102956584A (zh) 2013-03-06
JP5779042B2 (ja) 2015-09-16
US20130043581A1 (en) 2013-02-21
TW201310590A (zh) 2013-03-01
KR102005313B1 (ko) 2019-07-30

Similar Documents

Publication Publication Date Title
JP5779042B2 (ja) 半導体装置
CN213752684U (zh) 具有竖直热管理的堆叠式硅封装组件
US10062665B2 (en) Semiconductor packages with thermal management features for reduced thermal crosstalk
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
TWI285420B (en) Heat stud for stacked chip packsge
US9666571B2 (en) Package-on-package structures
CN102414815B (zh) 具有散热器的多管芯半导体封装
JP5898919B2 (ja) 半導体装置
US10916527B2 (en) Apparatuses and methods for semiconductor die heat dissipation
JP4086068B2 (ja) 半導体装置
CN104882422A (zh) 堆叠封装结构
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
TWM623931U (zh) 晶片封裝組件
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
CN105938821B (zh) 热增强的散热器
JP2011035352A (ja) 半導体装置
JP3944898B2 (ja) 半導体装置
JP2011103358A (ja) 半導体実装構造体
CN100417312C (zh) 具有改善散热结构的印刷电路板及电子装置
US11973000B2 (en) Heat dissipation plate and semiconductor device
TWI790054B (zh) 天線整合式封裝結構
RU201912U1 (ru) Многокристальная микросхема с верхним радиатором
US20250014963A1 (en) Semiconductor package
KR20250027428A (ko) 반도체 패키지 및 그 제조 방법
CN119905461A (zh) 一种3d dram三维堆叠芯片封装结构及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150710

R150 Certificate of patent or registration of utility model

Ref document number: 5779042

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150