JP2012243779A - Cu合金膜および表示装置 - Google Patents
Cu合金膜および表示装置 Download PDFInfo
- Publication number
- JP2012243779A JP2012243779A JP2011108765A JP2011108765A JP2012243779A JP 2012243779 A JP2012243779 A JP 2012243779A JP 2011108765 A JP2011108765 A JP 2011108765A JP 2011108765 A JP2011108765 A JP 2011108765A JP 2012243779 A JP2012243779 A JP 2012243779A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- protective film
- alloy
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H10W72/00—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6739—Conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H10D64/011—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Conductive Materials (AREA)
Abstract
【課題】酸化物半導体層を用いた表示装置において、保護膜形成時のプラズマ処理におけるCu配線の酸化を有効に防止し得る技術を提供する。
【解決手段】基板1の上に、基板側から順に、薄膜トランジスタの半導体層4と、電極に用いられるCu合金膜5と、保護膜6と、を備えており、半導体層は酸化物半導体からなる。Cu合金膜5は、基板側から順に、第一層(X)5aと第二層(Z)5bを含む積層構造を有し、第一層(X)は、純Cu、またはCuを主成分とするCu合金であって第二層(Z)よりも電気抵抗率の低いCu合金からなり、第二層(Z)は、Zn、Ni、Ti、Al、Mg、Ca、W、Nb、希土類元素、Ge、およびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu−Z合金からなり、第二層(Z)の少なくとも一部は、前記保護膜と直接接続されている。
【選択図】図1
【解決手段】基板1の上に、基板側から順に、薄膜トランジスタの半導体層4と、電極に用いられるCu合金膜5と、保護膜6と、を備えており、半導体層は酸化物半導体からなる。Cu合金膜5は、基板側から順に、第一層(X)5aと第二層(Z)5bを含む積層構造を有し、第一層(X)は、純Cu、またはCuを主成分とするCu合金であって第二層(Z)よりも電気抵抗率の低いCu合金からなり、第二層(Z)は、Zn、Ni、Ti、Al、Mg、Ca、W、Nb、希土類元素、Ge、およびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu−Z合金からなり、第二層(Z)の少なくとも一部は、前記保護膜と直接接続されている。
【選択図】図1
Description
本発明は、基板の上に、基板側から順に、薄膜トランジスタの半導体層と、電極に用いられるCu合金膜と、保護膜と、を備えた配線構造であって、当該半導体層が酸化物半導体で構成されている配線構造、および当該配線構造を備えた表示装置に関するものである。本発明の配線構造は、例えば液晶表示装置や有機EL表示装置等の表示装置に代表的に用いられる。
近年、表示装置の分野では、3D表示装置や有機EL表示装置の市場が拡大しており、高精細化、高画質化に対する要請が大きくなるにつれ、高移動度の半導体材料である酸化物半導体や、低抵抗のCu配線材料が注目されている。酸化物半導体は、従来のa−Siに比べ、約10倍以上の高い移動度が見込まれる。また、CuはAlよりも低抵抗であり、Alの電気抵抗率は2.5×10−6Ω・cmであるのに対し、Cuの電気抵抗率は1.6×10−6Ω・cmと低い。
ところで表示装置に用いられる薄膜トランジスタ(TFT)には、TFT特性の経時劣化を抑制するためにTFTのチャネル領域に、SiOX、SiNX、SiON、AlOXなどの絶縁体酸化物膜からなる保護膜(パッシベーション層)を形成する必要がある。この保護膜は、通常、プラズマを用いたCVD法やスパッタリング法などによって形成(成膜)されている。例えばプラズマCVD法によってSiOXの保護膜を形成する方法として、SiH4とN2Oの混合ガスを工業用周波数13.56MHzの高周波プラズマ中で反応させてSiOXを形成し、酸化物半導体膜上に堆積させるなどの方法が行なわれている。また、Al2O3の保護膜は、酸素を含む反応性スパッタリング法にて成膜する方法が提案されている。
しかし、保護膜を成膜する際、プラズマにより高速化されたラジカルや分子が酸化物半導体の表面に衝突するため、酸化物半導体層にプラズマダメージが加わったり、保護膜から水素が拡散したりするなどして、酸化物半導体層が導体化することがある。そこで、保護膜形成時における酸化物半導体表面の欠陥(ダメージ)に伴うTFT特性の低下を防止するため、例えば非特許文献1には、保護膜を形成する直前にN2Oプラズマを酸化物半導体表面に照射(保護膜形成前のプラズマ処理)し、酸化物半導体表面を予め、過剰酸化させて酸化物半導体層を不導体化させる方法が提案されている。
このように酸化物半導体層を用いた表示装置では、保護膜形成工程またはその前に、N2Oなどの酸素原子を含むガスを用いたプラズマ処理(プラズマ環境下の膜形成や表面層除去)を行なっているが、その際、ソース−ドレイン電極などに用いたCu配線表面が酸素原子を含むプラズマに曝されるため、Cu配線の表面が酸化するという問題が生じる。Cu配線の表面が酸化すると、その上方に設置される保護膜との密着性が不十分となり、保護膜が浮き上がるなどの配線不良が発生する恐れがある他、透明導電膜とのコンタクト抵抗が上昇したり、ばらつくといった問題も発生する恐れがある。また、Cu配線の表面が酸化して酸化層が形成されると、Cu配線表面のラフネスが増大するため保護膜によるカバレッジが不足する。このため、外部からの水分などが浸入しやすくなり、保護膜の本来の役割であるTFT特性の経時劣化抑制効果が十分に得られなくなったり、配線の酸化や腐食による不良を引き起こす恐れがある。
よって、酸化物半導体層を用いた表示装置において、保護膜形成時(形成工程のほか、前述した非特許文献1のような形成前の処理工程を含む)のプラズマ処理によるCu配線の酸化を有効に防止し得る技術の提供が切望されている。これまでにも、例えば下記特許文献1〜4に示すように、半導体装置の集積回路などに用いられるCu配線の酸化防止技術が提案されているが、上記観点から検討されたものではない。
このうち特許文献1および2には、AlやSiを添加したCu合金を酸化することによって配線表面近傍にAlやSiを拡散濃縮させ、耐酸化性に優れた酸化膜を形成する方法が開示されている。具体的には、上記方法は、TFT製造過程における300〜500℃程度のアニール処理(熱処理)を利用したり、アニール処理とは別に、500℃以下の酸化熱処理を行なって所定の酸化膜を形成するというものであり、本発明で掲げる、プラズマプロセス中のCu配線の酸化防止に直ちに適用し得るものではない。また、特許文献3には、Cu配線表面全体をカバーするようにAlCu合金膜を形成する方法が開示されているが、AlCu合金膜中のAlの組成比を0.3以上とする必要があり、そのためにプロセスが煩雑になり、プロセス負荷も大きくなる。また、特許文献4には、Cu配線表面にリン化銅、ホウ化銅、シュウ化銅、窒化銅の銅化合物層を形成することによってエッチング剤やレジスト剥離液による酸化を抑制する技術が開示されているが、そのために、新たなプラズマ処理を必要とするものであり、プロセスコストが増大する。
このように上述した特許文献の方法はいずれも、酸化物半導体層を用いた表示装置におけるCu配線の酸化防止を直接的に意図したものではなく、特に保護膜形成時のプラズマ処理によるCu配線の酸化を抑制する技術を提供する(例えば、新たな工程を設けずに従前の保護膜形成過程のなかで有効に防止し得る技術を提供する)との観点から検討されたものではない。
J. Parkら、Appl. Phys. Lett., 1993,053505(2008)
本発明は上記事情に着目してなされたものであって、その目的は、酸化物半導体層を用いた表示装置において、保護膜形成時のプラズマ処理によるCu配線の酸化を、例えば新たに特別な工程を設けることなく従前の形成過程において、有効に防止し得る技術を提供することにある。
上記課題を解決し得た本発明の配線構造は、基板の上に、基板側から順に、薄膜トランジスタの半導体層と、電極に用いられるCu合金膜と、保護膜と、を備えており、前記半導体層は酸化物半導体からなり、前記Cu合金膜は、基板側から順に、第一層(X)と第二層(Z)を含む積層構造を有し、前記第一層(X)は、純Cu、またはCuを主成分とするCu合金であって前記第二層(Z)よりも電気抵抗率の低いCu合金からなり、前記第二層(Z)は、Zn、Ni、Ti、Al、Mg、Ca、W、Nb、希土類元素、Ge、およびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu−Z合金からなり、前記第二層(Z)の少なくとも一部は、前記保護膜と直接接続されているところに要旨を有するものである。
本発明の好ましい実施形態において、前記第二層(Z)の膜厚は5nm以上100nm以下であり、Cu合金膜全膜厚に対して60%以下である。
本発明の好ましい実施形態において、前記保護膜は、酸化シリコンおよび/または酸窒化シリコンを含むものである。
本発明には、上記のいずれかに記載の配線構造を備えた表示装置も包含される。
本発明によれば、Cu合金膜として、保護膜に直接接続する側に配置され、保護膜形成過程においてCuの酸化を抑制し得る元素を含む第二層(Z)と、Cu合金膜全体の電気抵抗低減化に寄与する第一層(X)との積層配線を採用しているため、酸化物半導体層を用いた表示装置において、保護膜形成時のプラズマ処理におけるCu配線の酸化を、基本的には新たに特別な工程を設けることなく従前の形成過程において、有効に防止し得る技術を提供することができた。
本発明の特徴部分は、酸化物半導体層を用いた表示装置(基板側から順に、薄膜トランジスタの酸化物半導体層と、電極に用いられるCu合金膜と、保護膜と、を備えた表示装置)において、保護膜形成時のプラズマ処理におけるCu配線の酸化を、簡便に生産性良く防止するために、上記Cu配線膜として、所定の積層構造からなるCu合金膜を用いたところにある。詳細には、上記Cu合金膜は、基板側から順に、第一層(X)と第二層(Z)を含む積層構造で構成され、その少なくとも一部が保護膜と直接接続する第二層(Z)は、保護膜形成時のプラズマ処理におけるCu配線の酸化を防止する元素(以下、プラズマ酸化耐性向上元素と呼び、Z群元素で総称する場合がある。)を含むCu合金で構成されており、これにより、プラズマを用いた保護膜形成プロセスにおいて、Z群元素が優先的に酸化することによってCuの酸化を抑制することができる。一方、上記第二層(Z)の下に配置される第一層(X)は、電気抵抗率の低い元素(純Cu、または純Cuと同程度の低電気抵抗率を有するCu合金)で構成されており、これにより、Cu合金膜全体の電気抵抗率の低減を図っている。このような積層構造とすることにより、電気抵抗率がAlに比べて低いというCu本来の特性を有効に最大限に発揮させつつ、しかも、特に酸化物半導体層を用いたときの問題(保護膜形成プロセスにおけるCu配線の酸化によるTFT特性の劣化)を有効に抑制することができる。
しかも本発明によれば、好ましくは従前のプラズマCVD法やプラズマスパッタリング法などを用いた保護膜形成工程に対して新たな処理を施すことなしに、従前のプロセスをそのまま踏襲しながら、保護膜形成時のCu配線の酸化を防止できるというメリットがある。前述したように保護膜は、通常、N2Oなどの酸素原子を含む原料ガスを用いたプラズマCVDなどにより成膜されており、好ましくは保護膜形成の前にも、上記非特許文献1に記載のように酸素原子含有原料ガスを用いたプラズマによる前処理が行なわれているが、本発明に用いられるZ群元素は、これらのプラズマによる成膜処理や前処理により、Cu膜表面に拡散してCu元素よりも優先的に酸化されるため、保護膜との界面にCuの酸化を抑制する酸化バリア層が形成されるようになる。すなわち、Z群元素添加による酸化バリア層の形成は、特別な熱処理をわざわざ施さなくても、保護膜形成の熱履歴および原料ガス雰囲気のなかで、極く自然に行なわれ得るものであるため、生産性やコストの観点からも極めて有用な方法と言うことができる。勿論、上記酸化バリア層を形成するための熱処理を、別途、例えばプラズマによる成膜処理の前に行なってもよく、このような態様も本発明の範囲内に包含される。
本明細書では、第二層(Z)に用いられる元素、すなわち、保護膜形成時のプラズマ処理におけるCu配線の酸化を防止する元素をプラズマ酸化耐性向上元素、またはZ群元素で総称する場合がある。また本明細書において「保護膜形成時」とは、保護膜を成膜する工程のみならず、非特許文献1のような保護膜成膜前の前処理工程を含む趣旨であり、具体的には、酸素原子含有ガスを用いたプラズマによる成膜処理(CVDのほか、スパッタリングなどのPVDを含む)、および当該成膜処理前の、酸素原子含有ガスを用いたプラズマ処理の両方を意味する。
以下、図1(更には図2)を参照しながら、本発明の配線構造を詳細に説明する。図1と図2とは、酸化物半導体層4とCu合金膜5[詳細には、第一層(X)5a]との間に、バリアメタル層10が配置されていないか(図1)、配置されているか(図2)だけの点で相違しており、それ以外は同じである。ただし、本発明はこれらの図に限定する趣旨では決してなく、本発明の要件を備えている限り、他の態様も当然のことながら含まれる。例えば図1(および図2)はボトムゲート構造のTFTアレイ基板の例であるが、これに限定されず、例えば、トップゲート構造のTFTアレイ基板に適用しても良い。
図1に示すように、基板1上にゲート電極2およびゲート絶縁膜3が形成され、その上に酸化物半導体層4が形成されている。酸化物半導体層4上には、Cu合金のソース電極・ドレイン電極5が形成され、その上に保護膜6が形成され、コンタクトホール7を介して透明導電膜8がドレイン電極5に電気的に接続されている。
まず本発明を最も特徴付けるソース電極・ドレイン電極5を構成するCu合金膜について説明する。Cu合金膜は、図1に示すように基板側から順に、第一層(X)5aと第二層(Z)5bを含む積層構造を有しており、第二層(Z)5bの少なくとも一部は、保護膜6と直接接続されている。
このうち第一層(X)5aは、純Cu、またはCuを主成分とするCu合金であって第二層(Z)5bよりも電気抵抗率の低いCu合金で構成されている。このような第一層(X)5aを設けることにより、Cu合金膜全体の電気抵抗率を低く抑えることができる。
第一層(X)における「Cuを主成分とする」とは、材料を構成する元素のうちCuの質量または原子数が最も多いことを意味し、電気抵抗率の観点からはCuは実質95原子%以上とすることが好ましい。
また、「第二層(Z)よりも電気抵抗率の低いCu合金」は、プラズマ酸化耐性向上作用に優れるCu−Z合金で構成されている第二層(Z)に比べて電気抵抗率が低くなるように、第一層(X)5aにおける合金元素の種類および/または含有量を適切に制御すれば良い。電気抵抗率が低い元素(おおむね、純Cu合金並みに低い元素)は、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても、含有量を少なくすれば(おおむね、0.05〜1原子%程度)電気抵抗率を低減できるため、第一層(X)に適用可能な上記合金元素は、電気抵抗率が低い元素に必ずしも限定されない。具体的には、例えば、Cu−0.5原子%Ni、Cu−0.5原子%Zn、Cu−0.3原子%Mnなどが好ましく用いられる。第一層(X)に適用可能な上記合金元素は、酸素ガスや窒素ガスのガス成分を含んでいても良く、例えば、Cu−OやCu−Nなどを用いることができる。なお、第二層(Z)よりも電気抵抗率の低いCu合金は、上述した適用可能な元素を含み、実質的に残部がCuおよび不可避的不純物である。
本発明を最も特徴付ける第二層(Z)5bは、Zn、Ni、Ti、Al、Mg、Ca、W、Nb、希土類元素、Ge、およびMnよりなる群(Z群)から選択される少なくとも1種のZ群元素(プラズマ酸化耐性向上元素)を合計で2〜20原子%含むCu−Z合金で構成されている。これらの元素は単独で含有しても良いし、2種以上を併用しても良い。単独で含有する場合は、単独の量が上記範囲を満足すれば良く、2種以上を含有する場合は合計量が上記範囲を満足すれば良い。これらの元素は、保護膜形成時のプラズマ処理におけるCu配線の酸化を防止する元素として、数多くの基礎実験から選択したものである。これらの元素が固溶しているCu合金が保護膜形成過程の熱履歴と酸素原子を含むプラズマに曝されると、上記Z群元素はCu膜の表面に拡散してCu元素よりも優先的に酸化することによってCuの酸化を抑制するバリア層となると考えられる。更に後記する実施例に示すように、上記Z群元素は、ウェットエッチング性にも極めて優れている。
本発明に用いられる希土類元素としては、ランタノイド元素(周期表において、原子番号57のLaから原子番号71のLuまでの合計15元素)に、Sc(スカンジウム)とY(イットリウム)とを加えた元素群が挙げられる。本発明ではこれらの元素を、単独または2種以上を併用して用いることができ、上記希土類元素の含有量とは、単独で含むときは単独の量であり、2種以上を含むときはその合計量である。好ましい希土類元素は、Nd、Gd、La、Y、Ce、PrおよびDyよりなる群から選択される1種以上の元素である。
上述したZ群元素のうち好ましいのはMn、Ni、Ge、Zn、Mgであり、より好ましくはMn、Ni、Znである。これらの元素は上述した表面での濃化現象が非常に強く発現される元素だからである。すなわち、これらの元素は保護膜形成時の熱履歴と酸素原子を含むプラズマによって膜の内側から外側(膜表面側)に向って移動する。界面への上記元素の移動は、保護膜形成プロセスにおける酸素原子を含むプラズマによって上記元素の酸化物が形成する現象が駆動力になって、更に一層促進される。その結果、Cu配線表面に上記元素の酸化物層が形成されることによってCuの酸化が抑制されるものと考えられる。
このようなZ群元素の優先酸化による酸化バリア層は、好ましくは、スパッタリング法によりCu合金を成膜した後、(ア)保護膜形成前のプラズマ処理(CVD法のほか、プラズマを用いたスパッタリングなどのPVD法も含む)によって形成しても良いし、(イ)保護膜形成時のプラズマ成膜処理(CVD法のほか、プラズマを用いたスパッタリングなどのPVD法も含む)によって形成しても良い。上記(ア)および(イ)のいずれの方法によっても、TFT素子全体がプラズマに曝されて熱履歴が付加されるため、Z群元素が優先的に酸化するようになる。よって、上記(ア)および(イ)は単独で行なっても良いし、(ア)の後に(イ)を行なっても良い。後者の場合、生産性などを考慮すると、同一チャンバー内で、CVDまたはPVDを行なうことが推奨される。
上記(ア)および(イ)の方法は、保護膜形成工程のなかで行なっても良いし、或いは、保護膜形成の前に、例えば上記(ア)に相当する熱処理を、別途、行なっても良い。
詳細には、まず、上記の第一層(X)5aを構成する材料をスパッタリング法により成膜して第一層(X)5aを形成した後、その上に上記の第二層(Z)5bを構成する材料をスパッタリング法により成膜して第二層(Z)5bを形成し、積層構成とする。スパッタリング法を用いれば、スパッタリングターゲットとほぼ同じ組成のCu合金膜を成膜できるため、スパッタリングターゲットの組成を調整することによって、Cu合金膜の組成を調整できる。スパッタリングターゲットの組成は、異なる組成のCu合金ターゲットを用いて調整しても良いし、あるいは、純Cuターゲットに合金元素の金属をチップオンすることによって調整しても良い。なおスパッタリング法では、成膜したCu合金膜の組成とスパッタリングターゲットの組成との間でわずかにズレが生じることがある。しかしそのズレは概ね数原子%以内である。そこでスパッタリングターゲットの組成を最大でも±10原子%の範囲内で制御すれば、所望の組成のCu合金膜を成膜できる。
上記第一層(X)5aおよび第二層(Z)5bを成膜する際のスパッタリング条件は、一般的な条件を適宜採用すれば良い。本発明に用いられるスパッタリング条件の一例を挙げると以下のとおりであるが、これに限定する趣旨ではない。なお、スパッタリング条件は、各層の成膜ごとに異なっていても良いし、同一であっても良い。
スパッタリングガス:Ar
DC成膜パワー:約0.28W/cm2
スパッタリングガス:Ar
DC成膜パワー:約0.28W/cm2
このようにしてCu合金積層膜を形成した後、所定のパターニングを行ってから、断面形状をカバレッジの観点から好ましくはテーパ角度45〜60°程度のテーパ状に加工することが好ましい。
次いで、第二層(Z)5bの上に、プラズマ処理により保護膜6を成膜する。成膜方法は、CVD法を用いても良いし、スパッタリングなどのPVD法を用いても良く、保護膜の成膜に通常用いられる方法であって、酸化物半導体の特性を最適化する条件を適宜選択して用いることができる。
なお、上記プラズマ処理による保護膜6の形成前に、前処理としてプラズマ処理を行なっても良い。上記前処理として、例えば非特許文献1に記載の方法を行なうことができる。
上記Z群元素の含有量(単独で含むときは単独の量であり、2種以上を含むときは2種以上の合計量である。)は2原子%以上とする。上記Z群元素の含有量が2原子%未満では、プラズマによる酸化に対する十分な効果が得られない。上記Z群元素の含有量は多いほど酸化バリア層の形成に有効である。一方、上記Z群元素の含有量が20原子%を超えると、Cu合金膜(配線膜)自体(第一層+第二層)の電気抵抗率が高くなるほか、スパッタリングターゲットの製造が困難になる。これらのことからZ群元素の含有量の好ましい下限値は3原子%であり、より好ましくは4原子%である。また、Z群元素の含有量の好ましい上限値は18原子%であり、より好ましくは15原子%、さらに好ましくは12原子%である。
本発明に用いられるCu−Z合金膜は、上記元素を含み、残部:Cuおよび不可避不純物である。
このように本発明に用いられるCu合金膜は、組成が異なる第一層(X)5aと第二層(Z)5bの積層構成とすることによって所望の特性を発揮させるものであるが、これらの特性をより効果的に発揮させるためには、特に、第二層(Z)5bの膜厚を制御することが有効である。具体的には、第二層(Z)5bの膜厚は5nm以上であり、Cu合金膜全膜厚[第一層(X)5aと第二層(Z)5bの膜厚の和]に対して60%以下とすることが好ましい。これにより、低い電気抵抗率と高いプラズマ酸化耐性を両立させることができる。より好ましくは、第二層(Z)5bの膜厚は10nm以上であり、Cu合金膜全膜厚に対して50%以下である。
なお、第二層(Z)5bの膜厚の上限は配線膜自体の電気抵抗率を主に考慮して適宜決定すれば良く、100nm以下であることが好ましく、80nm以下であることがより好ましい。また、Cu合金膜全膜厚に対する第一層(X)5aの比率の下限も特に限定されないが、プラズマ酸化耐性向上効果を考慮すると、おおむね、15%とすることが好ましい。
Cu合金膜全体[第一層(X)5a+第二層(Z)5b]の膜厚は、おおむね200nm以上600nm以下であることが好ましく、250nm以上400nm以下であることがより好ましい。
なお、上述した第二層(Z)5bの形成によるプラズマ酸化耐性向上効果を最大限有効に発揮させるためには、上記Z群元素の含有量と第二層(Z)の膜厚を別々に制御するのではなく、相互に関連づけて制御することが好ましい。本発明者らの実験結果によれば、プラズマ酸化耐性向上作用は第二層(Z)5b存在するZ群元素の総量に密接に関連していることが判明したからである。具体的には、例えば、上記Z群元素の含有量が少ない場合は第二層(Z)5bの膜厚を厚くでき、一方、第二層(Z)5bの膜厚が薄い場合は上記Z群元素の含有量を多くする、などの制御を行なうことができる。
本発明に用いられるCu合金膜をTFTの半導体層に接続させるに当たっては、図1に示すように酸化物半導体層4とCu合金膜5[詳細には、第一層(X)5a]とを直接接続させても良いし、あるいは、図2に示すように酸化物半導体層4とCu合金膜5[詳細には、第一層(X)5a]との界面にMoやTiなどの高融点金属からなるバリア層10を設けた3層構造としとしても良い。図2の構成によれば、酸化物半導体層4とCu合金膜5との密着性が一層高められる。
以上、本発明を最も特徴付けるCu合金膜について説明した。本発明に用いられるCu合金膜は、上記のようにプラズマ酸化耐性に優れているため、保護膜と直接接触する配線膜および電極用の膜として好適に用いられる。本発明では、好ましくは、ソース電極および/またはドレイン電極が上記Cu合金膜で構成されており、その他の配線部(例えばゲート電極)の成分組成については特に限定されない。例えば、図1において、ゲート電極、走査線(図示せず)、信号線におけるドレイン配線部(図示せず)も、上記Cu合金膜で構成されていても良く、この場合、TFT基板におけるCu合金配線の全てを同一成分組成とすることができる。
本発明は、上記Cu合金膜に特徴があり、その他の構成要件は特に限定されない。
例えば、酸化物半導体層4としては、液晶表示装置などに用いられる酸化物半導体であれば特に限定されず、例えば、In、Ga、Zn、Ti、およびSnよりなる群から選択される少なくとも1種の元素を含む酸化物からなるものが用いられる。具体的には上記酸化物として、In酸化物、In−Sn酸化物、In−Zn酸化物、In−Sn−Zn酸化物、In−Ga酸化物、Zn−Sn酸化物、Zn−Ga酸化物、In−Ga−Zn酸化物、Zn酸化物、Ti酸化物等の透明酸化物やZn−Sn酸化物にAlやGaをドーピングしたAZTO、GZTOが挙げられる。
また、画素電極を構成する透明導電膜8としては、液晶表示装置などに通常用いられる酸化物導電膜が挙げられ、例えば、In、Ga、Zn、およびSnよりなる群から選択される少なくとも1種の元素を含む酸化物からなる導電膜が挙げられる。代表的には、アモルファスITOやpoly−ITO、IZO、ZnOなどが例示される。
また、酸化物半導体の上に形成される保護膜6は特に限定されず、表示装置の分野で通常用いられるもの、例えば、窒化シリコン、酸化シリコン、酸窒化シリコンなどが挙げられる。ただし、酸化物半導体は、還元雰囲気下ではその優れた特性が失われるため、酸化物半導体の特性を有効に発揮させるという観点からすれば、酸性雰囲気下で成膜が可能な酸化シリコンや酸窒化シリコンの使用が好ましい。詳細には、保護膜6は、単一の化合物(例えば酸化シリコンのみ)で構成されている必要は必ずしもなく、酸化物半導体の特性を有効に発揮させる程度の酸素を少なくとも含む絶縁性の膜であれば、本発明に用いることができる。
また、ゲート絶縁膜2も特に限定されず、表示装置の分野で通常用いられるもの、例えば、窒化シリコン、酸化シリコン、酸窒化シリコンなどが挙げられる。ゲート絶縁膜2の種類は、保護膜6と同じ種類であっても良いし、異なっていても良い。
基板1は、液晶表示装置などに用いられるものであれば特に限定されない。代表的には、ガラス基板などに代表される透明基板が挙げられる。ガラス基板の材料は表示装置に用いられるものであれば特に限定されず、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。あるいは、フレキシブル樹脂フィルム、金属ホイルなどを用いることもできる。
上記配線構造を備えた表示装置を製造するにあたっては、本発明の規定を満たし、かつCu合金膜の熱処理・熱履歴条件を上述した推奨される条件とすること以外は、特に限定されず、表示装置の一般的な工程を採用すればよい。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で適切に改変して実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
実施例1
本実施例では、下記の方法により、保護膜形成プロセスを模擬した試料を作製し、電気抵抗およびウェットエッチング゛時の加工性を測定すると共に、Cu合金膜の表面に形成された酸化層の厚みを測定した。
本実施例では、下記の方法により、保護膜形成プロセスを模擬した試料を作製し、電気抵抗およびウェットエッチング゛時の加工性を測定すると共に、Cu合金膜の表面に形成された酸化層の厚みを測定した。
(試料の作製)
まず、ガラス基板(コーニング社製EagleXG、直径50.8mm×厚さ0.7mm)を用意し、第一層(X)として純Cu、第二層(Z)として表1に示す種々の元素を含むCu−Z合金が積層されたCu合金膜を、以下のスパッタリング法によって作製した(表1のNo.3〜38)。比較のため、No.1では第二層(Z)として純Cuを、No.2では第二層(Z)として純Mo膜が積層された試料を作製した。各層の膜厚は表1に示すとおりである。
まず、ガラス基板(コーニング社製EagleXG、直径50.8mm×厚さ0.7mm)を用意し、第一層(X)として純Cu、第二層(Z)として表1に示す種々の元素を含むCu−Z合金が積層されたCu合金膜を、以下のスパッタリング法によって作製した(表1のNo.3〜38)。比較のため、No.1では第二層(Z)として純Cuを、No.2では第二層(Z)として純Mo膜が積層された試料を作製した。各層の膜厚は表1に示すとおりである。
スパッタリング条件
スパッタリング装置:島津製作所製の商品名「HSM−552」
DCマグネトロンスパッタリング法
背圧:0.27×10-3Pa以下、Arガス圧:0.27Pa
Arガス流量:30sccm、スパッタパワー:DC260W、
極間距離:50.4mm、基板温度:室温
スパッタリングターゲット
純Cu膜の形成には純Cuをスパッタリングターゲットに用い、純Mo膜の形成には純Moをスパッタリングターゲットに用いた。
また、種々の元素を含むCu合金膜の形成には、真空溶解法で作成したスパッタリングターゲットを用いた。
スパッタリング装置:島津製作所製の商品名「HSM−552」
DCマグネトロンスパッタリング法
背圧:0.27×10-3Pa以下、Arガス圧:0.27Pa
Arガス流量:30sccm、スパッタパワー:DC260W、
極間距離:50.4mm、基板温度:室温
スパッタリングターゲット
純Cu膜の形成には純Cuをスパッタリングターゲットに用い、純Mo膜の形成には純Moをスパッタリングターゲットに用いた。
また、種々の元素を含むCu合金膜の形成には、真空溶解法で作成したスパッタリングターゲットを用いた。
上記のようにして成膜されたCu合金膜の組成は、ICP発光分光分析装置(島津製作所製のICP発光分光分析装置「ICP−8000型」)を用い、定量分析して確認した。
次に、前処理としてN2Oプラズマ処理を実施した後、プラズマCVD法によってSiO2の保護膜(膜厚150nm)を形成した。これらの処理は、サムコ株式会社製「PD−200NL」を用い、同一チャンバー内にて連続的に実施した。各処理の詳細な条件は以下のとおりである。
N2Oプラズマ処理条件(前処理)
RF power:100W
ガス流量:N2O 100sccm
温度 :150℃
処理時間:5分
RF power:100W
ガス流量:N2O 100sccm
温度 :150℃
処理時間:5分
プラズマCVD法による保護膜成膜条件
RF power:100W
原料ガス:N2で希釈したSiH4ガス、およびN2Oガスを使用
ガス流量(sccm):N2O/SiH4/N2=100/4/36
温度 :150℃
RF power:100W
原料ガス:N2で希釈したSiH4ガス、およびN2Oガスを使用
ガス流量(sccm):N2O/SiH4/N2=100/4/36
温度 :150℃
(電気抵抗の測定)
上記のようにして作製された各試料(SiO2の保護膜あり)の電気抵抗を直流四探針法により室温で測定した。比較のため、上記の各試料において、SiO2の保護膜が形成されていない段階で各試料(SiO2の保護膜なし)の電気抵抗を、上記と同様にして測定した。
上記のようにして作製された各試料(SiO2の保護膜あり)の電気抵抗を直流四探針法により室温で測定した。比較のため、上記の各試料において、SiO2の保護膜が形成されていない段階で各試料(SiO2の保護膜なし)の電気抵抗を、上記と同様にして測定した。
本実施例では、各試料について、SiO2の保護膜なしの場合の電気抵抗に対する、SiO2の保護膜ありの場合の電気抵抗の比が1.20以下のものを、合格(低電気抵抗を有する)と評価した。
(加工性の評価)
上記のようにして作製された各試料(SiO2の保護膜あり)について、フォトレジストとしてTSMR8900(東京応化社製)を用いてラインアンドスペースパターン(50μm間隔)に加工した後、各試料を1cm×4cmのサイズに切り出して試験片を作製し、各試験片をエッチング液に浸漬してエッチング処理を行なった。エッチング処理条件は以下の通りである。
エッチング液: 関東化学株式会社製Cu-02
処理温度:室温
薬液量:100ml
処理方法:静置(浸漬)
処理時間:配線膜のエッチング除去が確認できた時間を100%としたとき、その150%(ジャストエッチングから50%オーバーエッチングするまで)に相当する時間までエッチングを行った。
上記のようにして作製された各試料(SiO2の保護膜あり)について、フォトレジストとしてTSMR8900(東京応化社製)を用いてラインアンドスペースパターン(50μm間隔)に加工した後、各試料を1cm×4cmのサイズに切り出して試験片を作製し、各試験片をエッチング液に浸漬してエッチング処理を行なった。エッチング処理条件は以下の通りである。
エッチング液: 関東化学株式会社製Cu-02
処理温度:室温
薬液量:100ml
処理方法:静置(浸漬)
処理時間:配線膜のエッチング除去が確認できた時間を100%としたとき、その150%(ジャストエッチングから50%オーバーエッチングするまで)に相当する時間までエッチングを行った。
次いで、レジストを除去し、試験片端面の膜の断面をSEM電子顕微鏡にて(倍率30000倍)にて観察し、エッチング後の試験片のCu合金膜に庇がある場合を×(加工性不良)と評価し、庇がない場合を○(加工性良好)と評価した。ここで庇とは、エッチング領域の端部断面を上記のようにSEM観察したときに、第一層のエッチング端に比べて、第二層のエッチング端が明確に飛び出て残っているものを言う。参考のため、図5に、庇が残っている場合のエッチング領域の端部断面の状態を図示する。
(酸化層の厚みの測定)
上記のようにして作製された各試料(SiO2の保護膜あり)について、Cu合金膜の断面をTEMで観察(倍率30万倍)し、表面に形成された酸化膜の膜厚を測定した。
上記のようにして作製された各試料(SiO2の保護膜あり)について、Cu合金膜の断面をTEMで観察(倍率30万倍)し、表面に形成された酸化膜の膜厚を測定した。
本実施例では、No.1(第一層および第二層がいずれも純Cu)に対し、0.75倍以下の酸化層膜厚を有するものを○(プラズマ酸化耐性に優れる)と判定し、0.75倍超のものを×と評価した。
これらの結果を表1にまとめて示す。なお、表1の最右欄には「総合判定」の欄を設け、本実施例で評価した項目(電気抵抗、加工性、酸化層厚み)の全てが○のものを合格(○)と評価し、上記項目の少なくとも一つが×のものを不合格(×)と判定した。
表1より、本発明の要件を満足する積層構造のCu合金膜を備えたNo.6〜13.15〜20、22〜26、28〜32、34〜38は、プラズマ酸化耐性に優れると共に、Cu合金膜全体の電気抵抗も低く、加工性も良好であった。
これに対し、第二層(Z)を構成するZ群元素の含有量が少ないNo.3〜5、14、21、27、33は、Z群元素による添加効果が十分に発揮されず、酸化層の厚みが厚くなってプラズマ酸化耐性に劣っている。また、Z群元素の含有量が少なく、第二層(Z)の膜厚が50nmと薄いNo.3、21、27、および33では、電気抵抗も高くなったが、これは、プラズマ酸化耐性が充分発揮されずに酸化層が成長し、酸化していない第二層(Z)の膜厚が減少するために電気抵抗が高くなったと思料される。
参考のため、上記No.1(純Cuを用いた従来例)の断面TEM写真を図3に示し、No.10(本発明例)の断面TEM写真を図4に示す。両者を比較すると、図4に示す本発明例によれば、図3に示す従来例に比べ、Cu酸化層の形成が著しく抑制されていることが分かる。
また、第二層(Z)として純Moを用いたNo.2では、酸化層は殆ど形成されなかった(表1には記載せず)が、加工性が低下した。
1 基板
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体層
5 ソース電極・ドレイン電極(Cu合金膜)
5a 第一層(X)
5b 第二層(Z)
6 保護膜(絶縁膜)
7 コンタクトホール
8 透明導電膜
10 バリアメタル
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体層
5 ソース電極・ドレイン電極(Cu合金膜)
5a 第一層(X)
5b 第二層(Z)
6 保護膜(絶縁膜)
7 コンタクトホール
8 透明導電膜
10 バリアメタル
Claims (4)
- 基板の上に、基板側から順に、薄膜トランジスタの半導体層と、電極に用いられるCu合金膜と、保護膜と、を備えた配線構造であって、
前記半導体層は酸化物半導体からなり、
前記Cu合金膜は、基板側から順に、第一層(X)と第二層(Z)を含む積層構造を有し、
前記第一層(X)は、純Cu、またはCuを主成分とするCu合金であって前記第二層(Z)よりも電気抵抗率の低いCu合金からなり、
前記第二層(Z)は、Zn、Ni、Ti、Al、Mg、Ca、W、Nb、希土類元素、Ge、およびMnよりなる群から選択される少なくとも1種の元素を合計で2〜20原子%含むCu−Z合金からなり、
前記第二層(Z)の少なくとも一部は、前記保護膜と直接接続されていることを特徴とする配線構造。 - 前記第二層(Z)の膜厚が5nm以上100nm以下であり、Cu合金膜全膜厚に対して60%以下である請求項1に記載の配線構造。
- 前記保護膜は、酸化シリコンおよび/または酸窒化シリコンを含むものである請求項1または2に記載の配線構造。
- 請求項1〜3のいずれかに記載の配線構造を備えた表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108765A JP5171990B2 (ja) | 2011-05-13 | 2011-05-13 | Cu合金膜および表示装置 |
| US14/116,935 US9024322B2 (en) | 2011-05-13 | 2012-03-12 | Wiring structure and display device |
| CN201280020062.8A CN103503117A (zh) | 2011-05-13 | 2012-03-12 | 布线构造以及显示装置 |
| KR1020137029806A KR20130133083A (ko) | 2011-05-13 | 2012-03-12 | 배선 구조 및 표시 장치 |
| PCT/JP2012/056328 WO2012157326A1 (ja) | 2011-05-13 | 2012-03-12 | 配線構造および表示装置 |
| TW101108847A TWI493623B (zh) | 2011-05-13 | 2012-03-15 | Wiring construction and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011108765A JP5171990B2 (ja) | 2011-05-13 | 2011-05-13 | Cu合金膜および表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012243779A true JP2012243779A (ja) | 2012-12-10 |
| JP5171990B2 JP5171990B2 (ja) | 2013-03-27 |
Family
ID=47176668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108765A Expired - Fee Related JP5171990B2 (ja) | 2011-05-13 | 2011-05-13 | Cu合金膜および表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9024322B2 (ja) |
| JP (1) | JP5171990B2 (ja) |
| KR (1) | KR20130133083A (ja) |
| CN (1) | CN103503117A (ja) |
| TW (1) | TWI493623B (ja) |
| WO (1) | WO2012157326A1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022492A (ja) * | 2012-07-17 | 2014-02-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその製造方法 |
| JP2014129596A (ja) * | 2012-11-28 | 2014-07-10 | Sumitomo Metal Mining Co Ltd | Cu配線保護膜、及びCu合金スパッタリングターゲット |
| JP2014209613A (ja) * | 2013-03-28 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| WO2015029286A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| JP2015130488A (ja) * | 2013-12-03 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置及びその製造方法 |
| WO2015186349A1 (ja) * | 2014-06-03 | 2015-12-10 | 株式会社Joled | 薄膜トランジスタ基板の製造方法 |
| WO2016084698A1 (ja) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2017002672A1 (ja) * | 2015-06-29 | 2017-01-05 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JPWO2016084700A1 (ja) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US9824942B2 (en) | 2014-04-15 | 2017-11-21 | Joled Inc. | Method of manufacturing thin-film transistor substrate including a copper alloy film |
| US10134910B2 (en) | 2014-11-28 | 2018-11-20 | Sharp Kabushiki Kaisha | Semiconductor device and production method therefor |
| JP2021082820A (ja) * | 2014-02-28 | 2021-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5724998B2 (ja) * | 2012-12-10 | 2015-05-27 | 三菱マテリアル株式会社 | 保護膜形成用スパッタリングターゲットおよび積層配線膜 |
| TWI508171B (zh) * | 2013-02-05 | 2015-11-11 | Ind Tech Res Inst | 半導體元件結構及其製造方法 |
| KR102408021B1 (ko) | 2014-11-11 | 2022-06-13 | 삼성디스플레이 주식회사 | 금속배선 및 이를 포함하는 표시 장치 |
| KR101677176B1 (ko) * | 2015-03-31 | 2016-11-17 | 한국알박(주) | 박막 트랜지스터 및 그 제조 방법 |
| KR20170050729A (ko) * | 2015-10-30 | 2017-05-11 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| US10510549B2 (en) * | 2017-12-25 | 2019-12-17 | United Microelectronics Corp. | Method of fabricating a metal layer |
| TWI671913B (zh) * | 2018-05-02 | 2019-09-11 | Au Optronics Corporation | 半導體裝置及其製造方法 |
| CN108807518B (zh) * | 2018-05-28 | 2020-09-29 | 深圳市华星光电技术有限公司 | 电极结构及其制备方法、阵列基板 |
| EP4113628A4 (en) * | 2020-03-19 | 2023-04-26 | BOE Technology Group Co., Ltd. | THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, AND DISPLAY SUBSTRATE AND DISPLAY PANEL |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071920A (ja) * | 2002-08-08 | 2004-03-04 | Internatl Business Mach Corp <Ibm> | エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置 |
| WO2011013683A1 (ja) * | 2009-07-27 | 2011-02-03 | 株式会社神戸製鋼所 | 配線構造および配線構造を備えた表示装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3220760B2 (ja) | 1992-03-19 | 2001-10-22 | 株式会社日立製作所 | 半導体装置 |
| WO2006025347A1 (ja) * | 2004-08-31 | 2006-03-09 | National University Corporation Tohoku University | 銅合金及び液晶表示装置 |
| US20050170643A1 (en) * | 2004-01-29 | 2005-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device |
| JP4330517B2 (ja) | 2004-11-02 | 2009-09-16 | 株式会社神戸製鋼所 | Cu合金薄膜およびCu合金スパッタリングターゲット並びにフラットパネルディスプレイ |
| JP4542008B2 (ja) | 2005-06-07 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| CN101523612B (zh) | 2006-10-13 | 2011-07-06 | 株式会社神户制钢所 | 薄膜晶体管基板及显示器件 |
| JP4355743B2 (ja) | 2006-12-04 | 2009-11-04 | 株式会社神戸製鋼所 | Cu合金配線膜とそのCu合金配線膜を用いたフラットパネルディスプレイ用TFT素子、及びそのCu合金配線膜を作製するためのCu合金スパッタリングターゲット |
| JP5584436B2 (ja) | 2008-07-03 | 2014-09-03 | 株式会社神戸製鋼所 | 薄膜トランジスタ基板の製造方法 |
| JP2010065317A (ja) | 2008-08-14 | 2010-03-25 | Kobe Steel Ltd | 表示装置およびこれに用いるCu合金膜 |
| KR101778223B1 (ko) * | 2008-09-11 | 2017-09-15 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR101472771B1 (ko) * | 2008-12-01 | 2014-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| JP4567091B1 (ja) * | 2009-01-16 | 2010-10-20 | 株式会社神戸製鋼所 | 表示装置用Cu合金膜および表示装置 |
| KR102153841B1 (ko) * | 2009-07-31 | 2020-09-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101687311B1 (ko) * | 2009-10-07 | 2016-12-16 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| KR101570482B1 (ko) * | 2009-10-15 | 2015-11-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP2011222567A (ja) | 2010-04-02 | 2011-11-04 | Kobe Steel Ltd | 配線構造、表示装置、および半導体装置 |
| JP2012027159A (ja) | 2010-07-21 | 2012-02-09 | Kobe Steel Ltd | 表示装置 |
| TWI537400B (zh) | 2011-12-06 | 2016-06-11 | 神戶製鋼所股份有限公司 | 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶 |
-
2011
- 2011-05-13 JP JP2011108765A patent/JP5171990B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-12 US US14/116,935 patent/US9024322B2/en active Active
- 2012-03-12 WO PCT/JP2012/056328 patent/WO2012157326A1/ja not_active Ceased
- 2012-03-12 KR KR1020137029806A patent/KR20130133083A/ko not_active Ceased
- 2012-03-12 CN CN201280020062.8A patent/CN103503117A/zh active Pending
- 2012-03-15 TW TW101108847A patent/TWI493623B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004071920A (ja) * | 2002-08-08 | 2004-03-04 | Internatl Business Mach Corp <Ibm> | エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置 |
| WO2011013683A1 (ja) * | 2009-07-27 | 2011-02-03 | 株式会社神戸製鋼所 | 配線構造および配線構造を備えた表示装置 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014022492A (ja) * | 2012-07-17 | 2014-02-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその製造方法 |
| JP2014129596A (ja) * | 2012-11-28 | 2014-07-10 | Sumitomo Metal Mining Co Ltd | Cu配線保護膜、及びCu合金スパッタリングターゲット |
| JP2014209613A (ja) * | 2013-03-28 | 2014-11-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US10566455B2 (en) | 2013-03-28 | 2020-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2020047952A (ja) * | 2013-03-28 | 2020-03-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11990551B2 (en) | 2013-03-28 | 2024-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11024742B2 (en) | 2013-03-28 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2018139325A (ja) * | 2013-03-28 | 2018-09-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2015029286A1 (ja) * | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| JPWO2015029286A1 (ja) * | 2013-08-27 | 2017-03-02 | 株式会社Joled | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| JP2015130488A (ja) * | 2013-12-03 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置及びその製造方法 |
| JP2019201222A (ja) * | 2013-12-03 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021082820A (ja) * | 2014-02-28 | 2021-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9824942B2 (en) | 2014-04-15 | 2017-11-21 | Joled Inc. | Method of manufacturing thin-film transistor substrate including a copper alloy film |
| JPWO2015186349A1 (ja) * | 2014-06-03 | 2017-04-20 | 株式会社Joled | 薄膜トランジスタ基板の製造方法 |
| WO2015186349A1 (ja) * | 2014-06-03 | 2015-12-10 | 株式会社Joled | 薄膜トランジスタ基板の製造方法 |
| JPWO2016084700A1 (ja) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US10134910B2 (en) | 2014-11-28 | 2018-11-20 | Sharp Kabushiki Kaisha | Semiconductor device and production method therefor |
| US10748939B2 (en) | 2014-11-28 | 2020-08-18 | Sharp Kabushiki Kaisha | Semiconductor device formed by oxide semiconductor and method for manufacturing same |
| JPWO2016084698A1 (ja) * | 2014-11-28 | 2017-09-07 | シャープ株式会社 | 半導体装置およびその製造方法 |
| WO2016084698A1 (ja) * | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US10332968B2 (en) | 2015-06-29 | 2019-06-25 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| WO2017002672A1 (ja) * | 2015-06-29 | 2017-01-05 | シャープ株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9024322B2 (en) | 2015-05-05 |
| TW201301394A (zh) | 2013-01-01 |
| TWI493623B (zh) | 2015-07-21 |
| KR20130133083A (ko) | 2013-12-05 |
| WO2012157326A1 (ja) | 2012-11-22 |
| CN103503117A (zh) | 2014-01-08 |
| JP5171990B2 (ja) | 2013-03-27 |
| US20140091306A1 (en) | 2014-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5171990B2 (ja) | Cu合金膜および表示装置 | |
| KR101320229B1 (ko) | 배선 구조 및 배선 구조를 구비한 표시 장치 | |
| JP4567091B1 (ja) | 表示装置用Cu合金膜および表示装置 | |
| CN103003860B (zh) | 显示装置用Cu合金膜和显示装置 | |
| KR101408445B1 (ko) | 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치 | |
| WO2012063588A1 (ja) | 配線構造 | |
| JP2012094853A (ja) | 配線構造 | |
| JP2011091364A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 | |
| TW201112331A (en) | Wiring layer structure and manufacturing method thereof | |
| US10365520B2 (en) | Wiring structure for display device | |
| US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
| JP2012189726A (ja) | Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット | |
| JP2011049542A (ja) | 配線構造およびその製造方法、並びに配線構造を備えた表示装置 | |
| JP2011232654A (ja) | 表示装置用Al合金膜 | |
| JP2012189725A (ja) | Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット | |
| JP2012109465A (ja) | 表示装置用金属配線膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5171990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |