[go: up one dir, main page]

JP2012138504A - Chip on film (cof) tape and manufacturing method of the same - Google Patents

Chip on film (cof) tape and manufacturing method of the same Download PDF

Info

Publication number
JP2012138504A
JP2012138504A JP2010290716A JP2010290716A JP2012138504A JP 2012138504 A JP2012138504 A JP 2012138504A JP 2010290716 A JP2010290716 A JP 2010290716A JP 2010290716 A JP2010290716 A JP 2010290716A JP 2012138504 A JP2012138504 A JP 2012138504A
Authority
JP
Japan
Prior art keywords
product
defective
tape
conductor pattern
cof
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010290716A
Other languages
Japanese (ja)
Inventor
Emi Hoshino
恵美 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Film Device Ltd
Original Assignee
Hitachi Cable Film Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Film Device Ltd filed Critical Hitachi Cable Film Device Ltd
Priority to JP2010290716A priority Critical patent/JP2012138504A/en
Publication of JP2012138504A publication Critical patent/JP2012138504A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the occurrence of metal foreign objects when defect holes are formed and prevent wiring defects.SOLUTION: In each product 20, a conductor pattern 30 is formed on an insulative resin film tape 10, and the multiple products 20 are arranged in a longitudinal direction of the insulative resin film tape 10 in a chip on film (COF) tape 1. A defect hole 100 is formed on a semiconductor chip mount region 40 which is enclosed by inner leads 31a composing a part of the conductor pattern 30 and in which the conductor pattern 30 is not formed, in each product 20 determined to be defective in the quality determination, out of the multiple products 20.

Description

本発明は、COFテープ及びCOFテープの製造方法に関する。   The present invention relates to a COF tape and a method for producing a COF tape.

キャリアテープには、可撓性を有する絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記フィルムテープの長手方向に複数配置されたCOF(Chip On Film)方式のキャリアテープ(以降、COFテープと記す)がある。現在、COFテープは、例えば液晶表示デバイスやプリンタ等の用途で活用され、量産されている。   The carrier tape is a COF (Chip On Film) type carrier tape (hereinafter referred to as COF) in which a plurality of products in which a conductor pattern is formed on a flexible insulating resin film tape are arranged in the longitudinal direction of the film tape. (Referred to as tape). Currently, COF tapes are used and mass-produced in applications such as liquid crystal display devices and printers.

上述のCOFテープの製造工程の一工程として、製品の良否判定を行う工程が実施される。この工程で不良と判定された製品には、さらに、例えば所定位置に不良孔を形成する工程が実施される。図3に示すように、不良孔300を形成する製品320の上記所定位置は、例えば半導体チップ実装領域340を基準として、その中心点(図中、×印)340cからCOFテープ3の送り出し方向に所定距離離れた導体パターン330内の位置としていた。また、不良孔300の形成には手動又は自動のパンチング装置の金型を用い、例えば直径が5mm程度の不良孔300を形成していた。この不良孔300の有無によって、後の工程で良品と不良品とを選別することが可能となる。例えば特許文献1には、キャリアテープの不良ピース(不良製品)の所定位置に正確に不良パンチングマーク孔(不良孔)を形成するために、位置合わせ機構を備える手持ち用の手動のパンチング装置が開示されている。   As one process of the above-described COF tape manufacturing process, a process for determining whether or not a product is good is performed. For example, a step of forming a defective hole at a predetermined position is further performed on the product determined to be defective in this step. As shown in FIG. 3, the predetermined position of the product 320 forming the defective hole 300 is, for example, in the direction of feeding the COF tape 3 from the center point (marked with x in the drawing) 340c with reference to the semiconductor chip mounting region 340. The position is within the conductor pattern 330 separated by a predetermined distance. In addition, the defective hole 300 is formed using a manual or automatic punching die, for example, to form the defective hole 300 having a diameter of about 5 mm. Depending on the presence / absence of the defective hole 300, it is possible to select a good product and a defective product in a later process. For example, Patent Document 1 discloses a hand-held manual punching device having an alignment mechanism for accurately forming a defective punching mark hole (defective hole) at a predetermined position of a defective piece (defective product) of a carrier tape. Has been.

特開2005−072460号公報JP 2005-072460 A

しかしながら、上述のように、例えば導体パターン330内に不良孔300を形成した場合、導体パターン330内の配線等が切断されることとなる。配線の切断部には例えばバリが発生して金属異物等となり、この金属異物が導体パターン330に付着して配線不良等を引き起こすことがある。特に近年、COFテープの微細化が進み、金属異物等による影響が問題となっている。   However, as described above, for example, when the defective hole 300 is formed in the conductor pattern 330, the wiring or the like in the conductor pattern 330 is cut. For example, burrs may be generated at the cut portion of the wiring to form a metal foreign object or the like, and the metal foreign object may adhere to the conductor pattern 330 and cause a wiring defect or the like. Particularly, in recent years, COF tapes have been miniaturized and the influence of metallic foreign matters has become a problem.

本発明の目的は、不良孔の形成時の金属異物の発生を抑え、配線不良を抑制することが可能なCOFテープ及びCOFテープの製造方法を提供することにある。   An object of the present invention is to provide a COF tape and a method for manufacturing a COF tape that can suppress the occurrence of metal foreign matters during formation of defective holes and suppress wiring defects.

本発明の第1の態様によれば、絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープであって、複数の前記製品のうち、良否判定にて不良と判定された製品に対し、前記導体パターンの一部をなすインナーリードで囲まれ、前記導体パターンが形成されていない半導体チップ実装領域に不良孔を有するCOFテープが提供される。   According to the first aspect of the present invention, a product in which a conductor pattern is formed on an insulating resin film tape is a COF tape arranged in the longitudinal direction of the insulating resin film tape, and the plurality of the products Among these, a COF tape having a defective hole in a semiconductor chip mounting region surrounded by an inner lead that forms a part of the conductor pattern for a product determined to be defective in the pass / fail determination is formed. Provided.

本発明の第2の態様によれば、絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープであって、複数の前記製品のうち、良否判定にて不良と判定された製品に対し、前記導体パターンの形成領域外の製品周縁領域に不良孔を有するCOFテープが提供される。   According to the second aspect of the present invention, a product in which a conductor pattern is formed on an insulating resin film tape is a COF tape arranged in the longitudinal direction of the insulating resin film tape, and a plurality of the products Among these, a COF tape having a defective hole in a product peripheral region outside the conductive pattern formation region is provided for a product determined to be defective in the pass / fail determination.

本発明の第3の態様によれば、前記不良孔は、レーザ照射により形成されている第1又は第2の態様に記載のCOFテープが提供される。   According to a third aspect of the present invention, there is provided the COF tape according to the first or second aspect, wherein the defective hole is formed by laser irradiation.

本発明の第4の態様によれば、前記不良孔の直径は、0.5mm以上2.0mm以下である第1〜第3の態様のいずれかに記載のCOFテープが提供される。   According to a fourth aspect of the present invention, there is provided the COF tape according to any one of the first to third aspects, wherein a diameter of the defective hole is not less than 0.5 mm and not more than 2.0 mm.

本発明の第5の態様によれば、絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープの製造方法であって、前記製品の良否判定を行う工程と、前記良否判定を行う工程で不良と判定された製品に対し、前記導体パターンの一部をなすインナーリードで囲まれ、前記導体パターンが形成されていない半導体チップ実装領域に不良孔を形成する工程と、を有するCOFテープの製造方法が提供される。   According to a fifth aspect of the present invention, there is provided a COF tape manufacturing method in which a plurality of products in which a conductor pattern is formed on an insulating resin film tape are arranged in a longitudinal direction of the insulating resin film tape, A semiconductor chip mounting that is surrounded by an inner lead that forms a part of the conductor pattern for a product that is determined to be defective in the step of determining the quality of the product and the step of performing the quality determination. And a method of manufacturing a COF tape having a step of forming defective holes in the region.

本発明の第6の態様によれば、絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープの製造方法であって、前記製品の良否判定を行う工程と、前記良否判定を行う工程で不良と判定された製品に対し、前記導体パターンの形成領域外の製品周縁領域に不良孔を形成する工程と、を有するCOFテープの製造方法が提供される。   According to a sixth aspect of the present invention, there is provided a method for producing a COF tape in which a plurality of products in which a conductor pattern is formed on an insulating resin film tape are arranged in the longitudinal direction of the insulating resin film tape, A COF tape comprising: a step of determining a quality of a product; and a step of forming a defective hole in a product peripheral region outside a region where the conductor pattern is formed for a product determined to be defective in the step of determining the quality A manufacturing method is provided.

本発明の第7の態様によれば、前記不良孔を形成する工程では、レーザ照射により前記不良孔を形成する第5又は第6の態様に記載のCOFテープの製造方法が提供される。   According to a seventh aspect of the present invention, there is provided the COF tape manufacturing method according to the fifth or sixth aspect, wherein the defective hole is formed by laser irradiation in the step of forming the defective hole.

本発明の第8の態様によれば、前記良否判定を行う工程では、電気的特性検査、光学的検査又は目視検査の少なくともいずれかを行う第5〜第7の態様のいずれかに記載のCOFテープの製造方法が提供される。   According to an eighth aspect of the present invention, in the step of determining acceptability, the COF according to any one of the fifth to seventh aspects in which at least one of an electrical characteristic inspection, an optical inspection, and a visual inspection is performed. A method for manufacturing a tape is provided.

本発明によれば、不良孔の形成時の金属異物の発生を抑え、配線不良を抑制することが可能なCOFテープが得られる。   According to the present invention, it is possible to obtain a COF tape capable of suppressing the occurrence of metal foreign matters when forming defective holes and suppressing wiring defects.

本発明の第1実施形態に係るCOFテープを示す図であって、(a)はCOFテープの一部を表した平面図であり、(b)は(a)のA−A断面について、特に不良孔が形成された製品の部分を表した断面図である。It is a figure which shows the COF tape which concerns on 1st Embodiment of this invention, Comprising: (a) is a top view showing a part of COF tape, (b) is especially about the AA cross section of (a). It is sectional drawing showing the part of the product in which the defective hole was formed. 本発明の第2実施形態に係るCOFテープの一部を表した平面図である。It is a top view showing a part of COF tape concerning a 2nd embodiment of the present invention. 従来技術に係るCOFテープの一部を表した平面図である。It is a top view showing a part of COF tape concerning a prior art.

<第1実施形態>
以下に、本発明の第1実施形態に係るCOFテープ及びCOFテープの製造方法について説明する。
<First Embodiment>
Below, the manufacturing method of the COF tape and COF tape which concern on 1st Embodiment of this invention is demonstrated.

(1)COFテープの構造
まずは、本発明の第1実施形態に係るCOFテープの構造について、図1を用いて説明する。図1は、本実施形態に係るCOFテープ1を示す図であって、(a)はCOFテープ1の一部を表した平面図であり、(b)は(a)のA−A断面について、特に不良孔100が形成された製品20の部分を表した断面図である。
(1) Structure of COF Tape First, the structure of the COF tape according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a view showing a COF tape 1 according to the present embodiment, wherein (a) is a plan view showing a part of the COF tape 1 and (b) is a cross-sectional view taken along the line AA of (a). FIG. 3 is a cross-sectional view showing a part of the product 20 in which a defective hole 100 is formed.

図1(a)に示すように、COFテープ1は、例えば絶縁性樹脂フィルムテープ10上
に導体パターン30が形成された製品20がフィルムテープ10の長手方向に複数配置された構成となっている。製品20は、例えばフィルムテープ10上にそれぞれ形成された、半導体チップ実装領域40と、製品周縁領域50と、を含んでいる。複数の製品20のうち、後述する良否判定にて不良と判定された製品20に対し、導体パターン30の一部をなすインナーリード31aで囲まれ、導体パターン30が形成されていない半導体チップ実装領域40に不良孔100を有する。図1(a)においては、図中に示された3個の製品20のうち、紙面上で最も上部に位置する製品20が不良と判定された製品20にあたる。
As shown in FIG. 1A, the COF tape 1 has a configuration in which, for example, a plurality of products 20 in which a conductor pattern 30 is formed on an insulating resin film tape 10 are arranged in the longitudinal direction of the film tape 10. . The product 20 includes, for example, a semiconductor chip mounting region 40 and a product peripheral region 50 that are respectively formed on the film tape 10. Of the plurality of products 20, a semiconductor chip mounting region in which the product 20 determined to be defective by the quality determination described later is surrounded by an inner lead 31 a forming a part of the conductor pattern 30 and the conductor pattern 30 is not formed. 40 has a defective hole 100. In FIG. 1A, among the three products 20 shown in the figure, the product 20 positioned at the top on the paper corresponds to the product 20 determined to be defective.

上記COFテープ1が備える絶縁性樹脂フィルムテープ10は、例えばポリイミド(PI)等の可撓性を有する有機樹脂材料から構成され、長尺状に形成されている。   The insulating resin film tape 10 included in the COF tape 1 is made of a flexible organic resin material such as polyimide (PI), and is formed in a long shape.

上記導体パターン30等が形成された製品20の主要部には、ソルダーレジストやカバーレイ等からなる絶縁性保護膜21が形成されている。これにより、導体パターン30等が保護される。製品20は、後の工程で、図1(a)に一点鎖線で示す外形に沿ってそれぞれが打ち抜かれ、個々の製品となるよう構成されている。   An insulating protective film 21 made of a solder resist, a coverlay or the like is formed on the main part of the product 20 on which the conductor pattern 30 or the like is formed. Thereby, the conductor pattern 30 etc. are protected. The products 20 are each configured to be punched in the subsequent process along the outer shape indicated by a one-dot chain line in FIG.

導体パターン30は、例えば銅(Cu)等の導体からなる配線31や図示しない電極パッド等により構成されている。配線(リード)31の一端は、半導体チップ実装領域40内に配置され、インナーリード31aを構成している。また、配線31の他端付近は、アウターリード31bを構成している。   The conductor pattern 30 includes a wiring 31 made of a conductor such as copper (Cu), an electrode pad (not shown), and the like. One end of the wiring (lead) 31 is disposed in the semiconductor chip mounting region 40 and constitutes an inner lead 31a. The vicinity of the other end of the wiring 31 constitutes an outer lead 31b.

半導体チップ実装領域40は、例えばインナーリード31aを含む、半導体チップが実装される領域である。半導体チップ実装領域40内に形成されたインナーリード31aに、図示しない半導体チップが備える電極が接合されて、COFテープ1上に半導体チップが実装される。   The semiconductor chip mounting area 40 is an area where a semiconductor chip is mounted including, for example, the inner leads 31a. Electrodes provided in the semiconductor chip (not shown) are joined to the inner leads 31 a formed in the semiconductor chip mounting region 40, and the semiconductor chip is mounted on the COF tape 1.

また、不良と判定された製品20の半導体チップ実装領域40内の所定位置には、図1(b)に示すように、フィルムテープ10を貫通して、上述の不良孔100が形成されている。不良孔100は、例えばインナーリード31aで囲まれた領域内、具体的には、インナーリード31aが互いに向かい合う、幅Dが1mm〜2mm程度、長さが20mm程度の略矩形の領域内の所定位置に、例えば直径Dが0.5mm以上2.0mm以下の円形に形成されている。このような不良孔100を有することで、後の工程で、光学的手段や目視等によって不良孔100の有無を識別することにより、良品と不良品との選別が可能となるように構成されている。このとき、不良孔100が形成される所定位置としては、例えば上記の略矩形の領域の幅D方向の中心を通る線上(中心線上)であって、好ましくは、上記の略矩形の領域の長さ方向の中心とすることができる。 In addition, at the predetermined position in the semiconductor chip mounting area 40 of the product 20 determined to be defective, the above-described defective hole 100 is formed through the film tape 10 as shown in FIG. . The defective hole 100 is, for example, a predetermined area in a region surrounded by the inner leads 31a, specifically, in a substantially rectangular region in which the inner leads 31a face each other and the width D1 is about 1 mm to 2 mm and the length is about 20 mm. the position, for example, the diameter D 2 is formed in a circular 0.5mm or 2.0mm or less. By having such a defective hole 100, the presence or absence of the defective hole 100 is identified by optical means or visual inspection in a later process, so that it is possible to select a good product and a defective product. Yes. In this case, as the predetermined position defect hole 100 is formed, for example, a line passing through the width D 1 direction of the center of the substantially rectangular region of the (center line), preferably, the substantially rectangular region of the It can be the center in the length direction.

製品周縁領域50は、主に製品20の周縁の導体パターン30の形成領域外の領域であって、図1(a)中に点線で示すように、例えば後述するスプロケットホール60近傍の領域である。   The product peripheral area 50 is an area outside the formation area of the conductor pattern 30 mainly on the peripheral edge of the product 20, and is an area in the vicinity of a sprocket hole 60 described later, for example, as shown by a dotted line in FIG. .

フィルムテープ10の幅方向の両端付近には、スプロケットホール60が長尺方向に配列形成されている。後述するCOFテープ1の製造工程等では、スプロケットホール60を用いてフィルムテープ10の搬送や位置決めが行われる。   Sprocket holes 60 are arranged in the longitudinal direction near both ends of the film tape 10 in the width direction. In the manufacturing process of the COF tape 1 to be described later, the film tape 10 is transported and positioned using the sprocket holes 60.

上述のように、本実施形態では、半導体チップ実装領域40のうち、導体パターン30が形成されていない領域に不良孔100が形成されている。これによって、不良孔100を形成する際、導体パターン30を構成する銅等から金属異物等が発生するのを抑制することができる。したがって、金属異物等が、例えば導体パターン30の、特に絶縁性保護
膜21に覆われていない配線31等に付着して、配線不良等を引き起こすのを抑制することができる。
As described above, in the present embodiment, the defective hole 100 is formed in a region of the semiconductor chip mounting region 40 where the conductor pattern 30 is not formed. Thereby, when forming the defective hole 100, it can suppress that a metal foreign material etc. generate | occur | produce from the copper etc. which comprise the conductor pattern 30. FIG. Therefore, it is possible to suppress the occurrence of a wiring defect or the like due to adhesion of a metal foreign object or the like to, for example, the wiring 31 that is not covered with the insulating protective film 21 of the conductor pattern 30.

また、例えば半導体チップ実装領域40の導体パターン30が形成されていない領域、特に上記矩形の領域の中心部に不良孔100を設けることで、後の工程での不良孔100の視認性を向上させることができる。特に、半導体チップ実装装置等においては、例えば半導体チップ実装領域40の四隅の位置等を基準に不良孔100の有無の検出を行っている。したがって、このような装置における不良孔100の検出が容易となり、識別性が向上する。   In addition, for example, by providing the defective hole 100 in a region where the conductor pattern 30 of the semiconductor chip mounting region 40 is not formed, particularly in the central portion of the rectangular region, the visibility of the defective hole 100 in a later process is improved. be able to. In particular, in a semiconductor chip mounting apparatus or the like, the presence / absence of the defective hole 100 is detected based on, for example, the positions of the four corners of the semiconductor chip mounting region 40. Therefore, it becomes easy to detect the defective hole 100 in such an apparatus, and the distinguishability is improved.

(2)COFテープの製造方法
次に、本発明の第1実施形態に係るCOFテープ1の製造方法について、図1を参照しながら説明する。本実施形態に係るCOFテープ1の製造方法は、以下に述べる製品良否判定工程及び不良孔形成工程を有している。これらの工程は、例えばCOFテープ1の製造工程の最終段階において、COFテープに対して実施される。
(2) COF Tape Manufacturing Method Next, a COF tape 1 manufacturing method according to the first embodiment of the present invention will be described with reference to FIG. The method for manufacturing the COF tape 1 according to the present embodiment includes a product pass / fail judgment step and a defective hole formation step described below. These processes are performed on the COF tape at the final stage of the manufacturing process of the COF tape 1, for example.

上記の各工程が実施されるCOFテープは、例えばスプロケットホール60を設けたPI等からなるフィルムテープ10上に、例えば銅箔を形成し、フォトリソグラフィ法等によりパターニングして導体パターン30を形成し、導体パターン30の形成領域等の主要部に絶縁性保護膜21を塗布又は貼付して、導体パターン30、半導体チップ実装領域40、製品周縁領域50を含む製品20をフィルムテープ10の長手方向に複数形成してなる。   The COF tape on which each of the above steps is carried out forms, for example, a copper foil on a film tape 10 made of PI or the like provided with a sprocket hole 60, and forms a conductive pattern 30 by patterning by a photolithography method or the like. The insulating protective film 21 is applied or pasted on the main part of the conductive pattern 30 forming region or the like, and the product 20 including the conductive pattern 30, the semiconductor chip mounting region 40, and the product peripheral region 50 is placed in the longitudinal direction of the film tape 10. A plurality are formed.

本実施形態に係る製品良否判定工程では、上記COFテープの個々の製品20に対して、例えばオープン・ショート検査等の電気的特性検査を行うものとする。また、不良孔形成工程では、レーザ照射により不良孔200を形成するものとする。上記の電気的特性検査は、例えばプローブを備えるテスタを用いて行われる。テスタは、続いて実施される不良孔形成工程にて不良孔100を形成するレーザ照射器を備えていてもよく、また、製品20の外観を観察するための顕微鏡や顕微鏡画像を表示するモニタ等を備えていてもよい(いずれも図示せず)。   In the product pass / fail determination process according to the present embodiment, an electrical characteristic test such as an open / short test is performed on each product 20 of the COF tape. In the defective hole forming step, the defective hole 200 is formed by laser irradiation. The electrical property inspection is performed using, for example, a tester including a probe. The tester may include a laser irradiator that forms the defective hole 100 in the subsequent defective hole forming step, a microscope for observing the appearance of the product 20, a monitor that displays a microscope image, and the like. May be provided (both not shown).

(製品良否判定工程)
製品良否判定工程では、製品20の良否判定を行う。具体的には、まず、製造工程の最終段階に至った上記のCOFテープを、テスタ内へと搬送する。そして、テスタ内のプローブ位置に製品20を順次送り出し、製品20の導体パターン30の一部をなすインナーリード31a及びアウターリード31bに、テスタが備えるプローブのプローブピンを押し当てて電気的特性データを取得する。得られた電気的特性データは、予めテスタに記憶された製品20の電気的特性情報と照合され、導体パターン30の断線や短絡、場合によっては導通抵抗変動等の特性異常の有無が判断される。特性異常が検出された製品20は不良と判定され、COFテープ内における位置や特性異常のタイプ等の判定データが、テスタに記憶される。このとき、テスタが備えるモニタ上に製品20の顕微鏡画像を表示させ、作業者による目視検査を並行して実施してもよい。
(Product pass / fail judgment process)
In the product quality determination step, the quality of the product 20 is determined. Specifically, first, the COF tape that has reached the final stage of the manufacturing process is transported into the tester. Then, the product 20 is sequentially delivered to the probe position in the tester, and the probe pins of the probe provided in the tester are pressed against the inner lead 31a and the outer lead 31b that form a part of the conductor pattern 30 of the product 20 to obtain electrical characteristic data. get. The obtained electrical characteristic data is collated with the electrical characteristic information of the product 20 stored in advance in the tester, and it is determined whether or not there is a characteristic abnormality such as disconnection or short circuit of the conductor pattern 30 or, in some cases, conduction resistance fluctuation. . The product 20 in which the characteristic abnormality is detected is determined to be defective, and determination data such as the position in the COF tape and the type of characteristic abnormality are stored in the tester. At this time, a microscope image of the product 20 may be displayed on a monitor provided in the tester, and a visual inspection by an operator may be performed in parallel.

(不良孔形成工程)
次に、引き続きテスタ内にて、不良孔形成工程を行う。不良孔形成工程では、上述の製品良否判定工程で不良と判定された製品20に対し、導体パターン30の一部をなすインナーリード31aで囲まれ、導体パターン30が形成されていない半導体チップ実装領域40に不良孔100を形成する。
(Defective hole forming process)
Next, a defective hole forming step is subsequently performed in the tester. In the defective hole forming step, the semiconductor chip mounting region in which the conductor pattern 30 is not formed by being surrounded by the inner lead 31a forming a part of the conductor pattern 30 with respect to the product 20 determined to be defective in the above-described product quality determining step. A defective hole 100 is formed in 40.

具体的には、まず、テスタに記憶された判定データに基づいて、テスタが備えるレーザ
照射器の照射位置に、不良と判定された製品20を順次送り出す。このとき、テスタが備えるモニタを介して製品20の現在位置を確認し、作業者による照射位置の微調整を行ってもよい。そして、不良と判定された製品20の半導体チップ実装領域40内の所定位置にレーザを照射し、フィルムテープ10を貫通させて、例えば直径が0.5mm以上2.0mm以下の円形に不良孔100を形成する。
Specifically, first, based on the determination data stored in the tester, the products 20 determined to be defective are sequentially sent out to the irradiation position of the laser irradiator included in the tester. At this time, the current position of the product 20 may be confirmed via a monitor provided in the tester, and the irradiation position may be finely adjusted by the operator. Then, a predetermined position in the semiconductor chip mounting region 40 of the product 20 determined to be defective is irradiated with a laser, and the film tape 10 is penetrated to form a defective hole 100 in a circular shape having a diameter of 0.5 mm to 2.0 mm, for example. Form.

以上により、不良と判定された製品20に不良孔100が形成されたCOFテープ1が製造される。この後、COFテープ1は、例えばユーザに対して出荷される。ユーザは、不良孔100の有無を光学的手段、あるいは目視により識別し、良品と判定された製品20に半導体チップを実装する。その後、製品20をプレス加工機等により打ち抜いて個片化させ、個々の製品を得る。   As described above, the COF tape 1 in which the defective hole 100 is formed in the product 20 determined to be defective is manufactured. Thereafter, the COF tape 1 is shipped to a user, for example. The user identifies the presence or absence of the defective hole 100 by optical means or visual observation, and mounts the semiconductor chip on the product 20 determined to be a non-defective product. Thereafter, the product 20 is punched into pieces by a press machine or the like to obtain individual products.

(3)第1実施形態に係る効果
本実施形態によれば、以下に示すひとつ又は複数の効果が得られる。
(3) Effects according to the first embodiment According to the present embodiment, one or a plurality of effects described below can be obtained.

(a)本実施形態によれば、複数の製品20のうち、良否判定にて不良と判定された製品20に対し、導体パターン30の一部をなすインナーリード31aで囲まれ、導体パターン30が形成されていない半導体チップ実装領域40に不良孔100を有する。つまり、配線31を切断することなく不良孔100が形成される。これによって、配線31のバリや金属異物の発生を抑えることができ、テスタやCOFテープ1への金属異物の付着が抑制できる。よって、良品と判定された製品20の導体パターン30への金属異物の付着を抑制でき、配線不良を低減させることができる。 (A) According to the present embodiment, among the plurality of products 20, the product 20 determined to be defective in the pass / fail determination is surrounded by the inner leads 31 a forming part of the conductor pattern 30, and the conductor pattern 30 is The defective hole 100 is provided in the semiconductor chip mounting region 40 that is not formed. That is, the defective hole 100 is formed without cutting the wiring 31. As a result, the occurrence of burrs and metal foreign matter on the wiring 31 can be suppressed, and adhesion of metal foreign matter to the tester and the COF tape 1 can be suppressed. Therefore, it is possible to suppress the adhesion of the metal foreign matter to the conductor pattern 30 of the product 20 determined as a non-defective product, and to reduce wiring defects.

(b)また、本実施形態によれば、半導体チップ実装領域40内の導体パターン30が形成されていない領域、特にインナーリード31aで囲まれた上記矩形の領域の中心部に不良孔100を有する。これによって、後の工程での不良孔100の視認性や、装置による識別性が向上する。 (B) Further, according to the present embodiment, the defective hole 100 is provided in the central portion of the region of the semiconductor chip mounting region 40 where the conductor pattern 30 is not formed, particularly the rectangular region surrounded by the inner lead 31a. . Thereby, the visibility of the defective hole 100 in the subsequent process and the discriminability by the apparatus are improved.

(c)また、本実施形態によれば、不良孔100はレーザ照射により形成されている。また、不良孔100の直径は、0.5mm以上2.0mm以下である。このように、レーザ照射を用いて小径の不良孔100を形成するので、配線31を切断することなく、より確実に半導体チップ実装領域40に不良孔100を形成することができ、金属異物の発生を抑えることができる。 (C) Moreover, according to this embodiment, the defective hole 100 is formed by laser irradiation. Moreover, the diameter of the defective hole 100 is 0.5 mm or more and 2.0 mm or less. Thus, since the defective hole 100 having a small diameter is formed using laser irradiation, the defective hole 100 can be more reliably formed in the semiconductor chip mounting region 40 without cutting the wiring 31, and the generation of metal foreign matter is generated. Can be suppressed.

近年、COFテープにおいては微細化が進み、配線の形成されていない部分はごく狭い領域に限られてきている。したがって、従来のCOFテープのように、例えば金型で形成され、直径が5mmもあるような不良孔の場合、配線を確実に避けて不良孔を形成することは困難である。   In recent years, the COF tape has been miniaturized, and the portion where wiring is not formed has been limited to a very narrow region. Therefore, in the case of a defective hole that is formed of, for example, a mold and has a diameter of 5 mm as in a conventional COF tape, it is difficult to reliably avoid the wiring and form the defective hole.

しかしながら、本実施形態では、レーザ照射により、不良孔100の直径を0.5mm以上2.0mm以下の小径としたので、配線31の形成されていない領域がごく狭い場合であっても、配線31等をより確実に避けて、不良孔100を形成することができる。   However, in the present embodiment, the diameter of the defective hole 100 is reduced to a small diameter of 0.5 mm or more and 2.0 mm or less by laser irradiation. Therefore, even if the region where the wiring 31 is not formed is very narrow, the wiring 31 Thus, the defective hole 100 can be formed more reliably.

(d)また、不良孔100をレーザ照射により形成することで、例えばプレス加工機等を用いた場合と異なり、金型等の金属部材がCOFテープ1に直接触れる機会を低減することができ、金型と配線31とを構成する金属同士が擦れ合って金属異物が発生したり、金型に付着した金属やフィルムテープ10由来の樹脂等の異物の発生を抑えることができる。 (D) Also, by forming the defective hole 100 by laser irradiation, unlike when using a press machine or the like, for example, the chance of a metal member such as a mold directly touching the COF tape 1 can be reduced, Metals constituting the mold and the wiring 31 rub against each other to generate metal foreign matter, or generation of foreign matters such as metal adhering to the mold and resin derived from the film tape 10 can be suppressed.

(e)また、不良孔100をレーザ照射により形成することで、不良孔100の形成位置
の位置精度を高めることができる。特に、作業者の目視による位置合わせと併用することで、より確実に導体パターン30を避け、半導体チップ実装領域40に不良孔100を形成することができる。
(E) Moreover, the position accuracy of the formation position of the defective hole 100 can be improved by forming the defective hole 100 by laser irradiation. In particular, by using together with the visual alignment of the operator, the conductor pattern 30 can be avoided more reliably and the defective hole 100 can be formed in the semiconductor chip mounting region 40.

<第2実施形態>
(1)COFテープの構造
本発明の第2実施形態に係るCOFテープの構造について、図2を用いて以下に説明する。本実施形態のCOFテープ2は、不良と判定された製品20の製品周縁領域50に不良孔200が形成されている点が、上述の実施形態とは異なる。図2においては、上述の実施形態と同様の構成に同様の符号を付し、以下においてはその説明を省略する。
Second Embodiment
(1) Structure of COF Tape The structure of the COF tape according to the second embodiment of the present invention will be described below with reference to FIG. The COF tape 2 of the present embodiment is different from the above-described embodiment in that the defective hole 200 is formed in the product peripheral region 50 of the product 20 determined to be defective. In FIG. 2, the same code | symbol is attached | subjected to the structure similar to the above-mentioned embodiment, and the description is abbreviate | omitted below.

図2に示すように、本実施形態に係るCOFテープ2は、複数の製品20のうち、後述する良否判定にて不良と判定された製品20に対し、導体パターン30の形成領域外の製品周縁領域50に不良孔200を有する。   As shown in FIG. 2, the COF tape 2 according to the present embodiment has a product periphery outside the formation region of the conductor pattern 30 with respect to a product 20 that is determined to be defective in the quality determination described later among a plurality of products 20. The region 50 has a defective hole 200.

製品周縁領域50は、例えば図2に示すように、スプロケットホール60近傍の点線で示す領域である。但し、製品周縁領域は、図中、点線で例示した領域50に限られず、製品20内であれば、導体パターン30が形成された領域及び半導体チップ実装領域40以外の他の領域であってもよい。   For example, as shown in FIG. 2, the product peripheral region 50 is a region indicated by a dotted line near the sprocket hole 60. However, the product peripheral region is not limited to the region 50 illustrated by the dotted line in the drawing, and may be a region other than the region where the conductor pattern 30 is formed and the semiconductor chip mounting region 40 within the product 20. Good.

また、不良と判定された製品20の、導体パターン30が形成されていない製品周縁領域50には、例えばフィルムテープ10を貫通して、不良孔200が形成されている。このとき、不良孔200は、スプロケットホール60を用いた搬送等に影響をきたさない位置及び大きさに形成されていることが好ましい。   In addition, a defective hole 200 is formed in the product peripheral region 50 of the product 20 determined to be defective, in which the conductor pattern 30 is not formed, through the film tape 10, for example. At this time, it is preferable that the defective hole 200 is formed at a position and a size that do not affect the conveyance using the sprocket hole 60 or the like.

このように、本実施形態においては、導体パターン30が形成されていない製品周縁領域50に不良孔200が形成されている。これによって、不良孔200を形成する際、導体パターン30を構成する銅等から金属異物等が発生するのを抑え、配線不良を抑制することができる。   Thus, in the present embodiment, the defective hole 200 is formed in the product peripheral region 50 where the conductor pattern 30 is not formed. As a result, when forming the defective hole 200, it is possible to suppress the occurrence of metallic foreign matters from copper or the like constituting the conductor pattern 30, and to suppress wiring defects.

本実施形態においても、上述の実施形態と同様、例えば製造工程の最終段階のCOFテープに対して製品良否判定工程及び不良孔形成工程を実施する。これにより、COFテープ2が製造される。   Also in the present embodiment, as in the above-described embodiment, for example, a product pass / fail determination process and a defective hole forming process are performed on the COF tape at the final stage of the manufacturing process. Thereby, the COF tape 2 is manufactured.

(2)第2実施形態に係る効果
本実施形態においても、上述の実施形態と同様の効果を奏する。
(2) Effects according to the second embodiment Also in the present embodiment, there are the same effects as in the above-described embodiment.

(a)また、本実施形態によれば、複数の製品20のうち、良否判定にて不良と判定された製品20の製品周縁領域50に不良孔200を有する。これによって、配線31のバリや金属異物の発生を抑えることができ、配線不良を抑制することができる。 (A) Moreover, according to this embodiment, it has the defect hole 200 in the product peripheral region 50 of the product 20 determined to be defective by the quality determination among the plurality of products 20. Thereby, generation | occurrence | production of the burr | flash of a wiring 31 and a metal foreign material can be suppressed, and wiring defect can be suppressed.

(b)また、本実施形態によれば、不良孔200は、製品周縁領域50の、搬送等に影響をきたさない位置・大きさに形成されている。これによって、不良孔200の形成後も、各種装置による種々の処理を支障なく実施することが可能となる。 (B) Further, according to the present embodiment, the defective hole 200 is formed at a position / size of the product peripheral region 50 that does not affect the conveyance or the like. As a result, even after the defective hole 200 is formed, various processes by various apparatuses can be performed without any trouble.

<他の実施の形態>
以上、本発明の実施形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
<Other embodiments>
As mentioned above, although embodiment of this invention was described concretely, this invention is not limited to the above-mentioned embodiment, It can change variously in the range which does not deviate from the summary.

例えば、上述の実施形態においては、不良孔100を円形としたが、不良孔の形状はこ
れに限られず、矩形やその他の形状であってもよい。
For example, in the above-described embodiment, the defective hole 100 is circular, but the shape of the defective hole is not limited to this, and may be a rectangle or other shapes.

また、上述の実施形態においては、製品良否判定工程において、電気的特性検査や、顕微鏡を介した目視検査を行うこととしたが、良否判定の項目・手法についてはこれに限られない。例えば光学的手段を用いた外観検査等を、撮像装置を備える光学的検査装置等を用い、装置に記憶させた製品の外観情報と撮像データとを照合しながら行ってもよい。目視検査についても、顕微鏡を介さず、肉眼による直接的な外観検査等を行うようにしてもかまわない。また、複数の検査を適宜組み合わせて良否判定を行ってもよい。   In the above-described embodiment, in the product quality determination process, the electrical property inspection and the visual inspection through the microscope are performed, but the quality determination items and methods are not limited thereto. For example, an appearance inspection using an optical means may be performed using an optical inspection apparatus equipped with an image pickup device or the like while collating the appearance information of the product stored in the device with the image pickup data. As for visual inspection, direct visual inspection or the like by the naked eye may be performed without using a microscope. Moreover, you may perform quality determination by combining a some test | inspection suitably.

また、上述の実施形態においては、不良孔100を形成するレーザ照射器はテスタに内蔵されているものとしたが、テスタ等の検査装置と別体であってもよい。不良孔を形成する装置や手法についてもこれに限られず、金型を用いたプレス加工機や手作業による手動パンチング装置を用いたり、ウェット・ドライ等のエッチング手法を用いたりすることも可能である。   In the above-described embodiment, the laser irradiator for forming the defective hole 100 is built in the tester. However, the laser irradiator may be separated from an inspection device such as a tester. The apparatus and method for forming defective holes are not limited to this, and it is also possible to use a press working machine using a mold, a manual punching apparatus by manual work, or an etching technique such as wet / dry. .

また、上述の実施形態におけるフィルムテープ10は、PIから構成されるものとしたが、PI以外にも、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリフェニレンサルファイド(PPS)、ポリアミドイミド(PAI)、液晶ポリマ(LCP)、アラミド、ガラスエポキシ樹脂等の有機樹脂を成分とする透明或いは不透明な材料を使用することができる。   Moreover, although the film tape 10 in the above-mentioned embodiment shall be comprised from PI, in addition to PI, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyphenylene sulfide (PPS), polyamideimide (PAI) ), A transparent or opaque material containing an organic resin such as liquid crystal polymer (LCP), aramid, glass epoxy resin or the like as a component can be used.

1,2 COFテープ
10 絶縁性樹脂フィルムテープ
20 製品
30 導体パターン
31 配線
31a インナーリード
31b アウターリード
40 半導体チップ実装領域
50 製品周縁領域
100,200 不良孔
1, 2 COF tape 10 Insulating resin film tape 20 Product 30 Conductor pattern 31 Wiring 31a Inner lead 31b Outer lead 40 Semiconductor chip mounting region 50 Product peripheral region 100, 200 Defective hole

Claims (8)

絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープであって、
複数の前記製品のうち、良否判定にて不良と判定された製品に対し、前記導体パターンの一部をなすインナーリードで囲まれ、前記導体パターンが形成されていない半導体チップ実装領域に不良孔を有する
ことを特徴とするCOFテープ。
A product in which a conductor pattern is formed on an insulating resin film tape is a COF tape in which a plurality of products are arranged in the longitudinal direction of the insulating resin film tape,
Among the plurality of products, a product determined to be defective in the pass / fail determination is surrounded by an inner lead forming a part of the conductor pattern, and a defective hole is formed in a semiconductor chip mounting region where the conductor pattern is not formed. COF tape characterized by having.
絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープであって、
複数の前記製品のうち、良否判定にて不良と判定された製品に対し、前記導体パターンの形成領域外の製品周縁領域に不良孔を有する
ことを特徴とするCOFテープ。
A product in which a conductor pattern is formed on an insulating resin film tape is a COF tape in which a plurality of products are arranged in the longitudinal direction of the insulating resin film tape,
A COF tape having a defective hole in a product peripheral region outside the conductive pattern formation region for a product determined to be defective in the quality determination among the plurality of products.
前記不良孔は、レーザ照射により形成されている
ことを特徴とする請求項1又は2に記載のCOFテープ。
The COF tape according to claim 1, wherein the defective hole is formed by laser irradiation.
前記不良孔の直径は、0.5mm以上2.0mm以下である
ことを特徴とする請求項1〜3のいずれかに記載のCOFテープ。
The COF tape according to any one of claims 1 to 3, wherein a diameter of the defective hole is 0.5 mm or more and 2.0 mm or less.
絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープの製造方法であって、
前記製品の良否判定を行う工程と、
前記良否判定を行う工程で不良と判定された製品に対し、前記導体パターンの一部をなすインナーリードで囲まれ、前記導体パターンが形成されていない半導体チップ実装領域に不良孔を形成する工程と、を有する
ことを特徴とするCOFテープの製造方法。
A product in which a conductor pattern is formed on an insulating resin film tape is a COF tape manufacturing method in which a plurality of products are arranged in the longitudinal direction of the insulating resin film tape,
A step of determining pass / fail of the product;
A step of forming a defective hole in a semiconductor chip mounting region surrounded by an inner lead that forms a part of the conductor pattern for a product that is determined to be defective in the step of performing the pass / fail determination, and the conductor pattern is not formed A method for producing a COF tape, comprising:
絶縁性樹脂フィルムテープ上に導体パターンが形成された製品が前記絶縁性樹脂フィルムテープの長手方向に複数配置されたCOFテープの製造方法であって、
前記製品の良否判定を行う工程と、
前記良否判定を行う工程で不良と判定された製品に対し、前記導体パターンの形成領域外の製品周縁領域に不良孔を形成する工程と、を有する
ことを特徴とするCOFテープの製造方法。
A product in which a conductor pattern is formed on an insulating resin film tape is a COF tape manufacturing method in which a plurality of products are arranged in the longitudinal direction of the insulating resin film tape,
A step of determining pass / fail of the product;
And a step of forming a defective hole in a product peripheral region outside the conductive pattern formation region for a product determined to be defective in the quality determination step.
前記不良孔を形成する工程では、レーザ照射により前記不良孔を形成する
ことを特徴とする請求項5又は6に記載のCOFテープの製造方法。
The method for producing a COF tape according to claim 5 or 6, wherein, in the step of forming the defective hole, the defective hole is formed by laser irradiation.
前記良否判定を行う工程では、
電気的特性検査、光学的検査又は目視検査の少なくともいずれかを行う
ことを特徴とする請求項5〜7のいずれかに記載のCOFテープの製造方法。


In the step of performing the pass / fail determination,
The method for producing a COF tape according to any one of claims 5 to 7, wherein at least one of electrical property inspection, optical inspection, and visual inspection is performed.


JP2010290716A 2010-12-27 2010-12-27 Chip on film (cof) tape and manufacturing method of the same Pending JP2012138504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010290716A JP2012138504A (en) 2010-12-27 2010-12-27 Chip on film (cof) tape and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010290716A JP2012138504A (en) 2010-12-27 2010-12-27 Chip on film (cof) tape and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012138504A true JP2012138504A (en) 2012-07-19

Family

ID=46675685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010290716A Pending JP2012138504A (en) 2010-12-27 2010-12-27 Chip on film (cof) tape and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012138504A (en)

Similar Documents

Publication Publication Date Title
JP5315186B2 (en) Manufacturing method of semiconductor device
US20100175913A1 (en) Wired circuit board assembly sheet
JP5528273B2 (en) Wiring circuit board, wiring circuit board assembly sheet, and method for manufacturing the same
JP2017098126A (en) Anisotropic conductive film
JP4762734B2 (en) Wiring circuit board assembly sheet and manufacturing method thereof
JP4605608B2 (en) Printed circuit board that can identify manufacturing information
CN108738378B (en) Manufacturing method of flexible printed circuit board and manufacturing system of flexible printed circuit board
US8866020B2 (en) Method for manufacturing printed circuit board, method for manufacturing printed circuit board assembly sheet, printed circuit board, and printed circuit board assembly sheet
JP4481111B2 (en) Pretreatment method for electrical inspection of conductor pattern, electrical inspection method for conductor pattern, pretreatment device for electrical inspection of conductor pattern, electrical inspection device for conductor pattern, inspected printed wiring board, and inspected semiconductor device
CN100524727C (en) Tape carrier type semiconductor device and method of producing the same
JP2012138504A (en) Chip on film (cof) tape and manufacturing method of the same
JP2014062828A (en) Pattern matching method and semiconductor device manufacturing method
JP2009283959A (en) Assembled printed circuit board
JP6415411B2 (en) Manufacturing method of semiconductor device
JP2013157626A (en) Semiconductor device manufacturing method
US20070089826A1 (en) Method for producing a multilayer printed wiring board
KR101578831B1 (en) Driving film for testing display panel and method for producing thereof
CN111696869A (en) Substrate structure and manufacturing method thereof
JPH10253688A (en) Flexible circuit board conduction inspection device and conduction inspection method
JP2010192610A (en) Method of manufacturing and method of inspecting base material for printed wiring board having multiple development patterns formed, method of manufacturing and method of inspecting multiple-patterned printed wiring board, method of manufacturing semiconductor device, and exposure mask
JP5671597B2 (en) Method for manufacturing printed circuit board assembly sheet
JPH11233569A (en) Opening inspection system for base film tape for film carrier
JP4544236B2 (en) TAB tape
JP2011198888A (en) Film carrier tape, and method of manufacturing the same
CN115151063A (en) Gold finger processing method, PCB board and display screen