[go: up one dir, main page]

JP2012129225A - 記憶素子、メモリ装置 - Google Patents

記憶素子、メモリ装置 Download PDF

Info

Publication number
JP2012129225A
JP2012129225A JP2010276590A JP2010276590A JP2012129225A JP 2012129225 A JP2012129225 A JP 2012129225A JP 2010276590 A JP2010276590 A JP 2010276590A JP 2010276590 A JP2010276590 A JP 2010276590A JP 2012129225 A JP2012129225 A JP 2012129225A
Authority
JP
Japan
Prior art keywords
film
layer
magnetization
thickness
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010276590A
Other languages
English (en)
Other versions
JP2012129225A5 (ja
Inventor
Hiroyuki Omori
広之 大森
Masakatsu Hosomi
政功 細見
Kazuhiro Bessho
和宏 別所
Yutaka Higo
豊 肥後
Kazuaki Yamane
一陽 山根
Hiroyuki Uchida
裕行 内田
Tetsuya Asayama
徹哉 浅山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010276590A priority Critical patent/JP2012129225A/ja
Priority to US13/310,846 priority patent/US8945730B2/en
Priority to CN201110401742.1A priority patent/CN102543176B/zh
Publication of JP2012129225A publication Critical patent/JP2012129225A/ja
Publication of JP2012129225A5 publication Critical patent/JP2012129225A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/091Constructional adaptation of the sensor to specific applications
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/093Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • G01R33/098Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/1107Magnetoresistive
    • Y10T428/1114Magnetoresistive having tunnel junction effect
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/1107Magnetoresistive
    • Y10T428/1121Multilayer
    • Y10T428/1129Super lattice [e.g., giant magneto resistance [GMR] or colossal magneto resistance [CMR], etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/1107Magnetoresistive
    • Y10T428/1143Magnetoresistive with defined structural feature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/11Magnetic recording head
    • Y10T428/115Magnetic layer composition

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】スピントルクを利用した磁気メモリにおいて、300℃から400℃程度の温度の熱処理において、垂直磁化が得られ半導体プロセスで容易に作製可能な磁気メモリを実現する。
【解決手段】膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層17と、記憶層17に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層15と、記憶層17と磁化固定層15の間に設けられる酸化物による絶縁層16とを有する記憶素子において、記憶層もしくは磁化固定層の少なくとも一方は、絶縁層に接する界面側からFe膜、Niを含む膜が順に形成され、熱処理後において界面側でNiに対するFeの組成比が大きい傾斜組成分布が形成されているようにする。
【選択図】図2

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、絶縁層と、磁化の向きが固定された磁化固定層とを有し、電流を流すことにより記憶層の磁化の向きを変化させる不揮発性の記憶素子及びこの記憶素子を備えたメモリ装置に関する。
特開2004−193595号公報 特開2009−81215号公報
コンピュータなどでの情報機器ではランダム・アクセス・メモリとして、動作が高速で、高密度なDRAMが広く使われている。しかし、DRAMは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ(MRAM)が注目され、開発が進められている。
MRAMの記録を行う方法としては、電流磁場によって磁化を反転させる方法や、例えば上記特許文献1のように、スピン分極した電子を直接記録層に注入して磁化反転を起こさせる方法がある。特に、素子のサイズが小さくなるのに伴い記録電流を小さくできるスピン注入磁化反転が注目されている。
さらに、素子を微細化するために例えば特許文献2のように磁性体の磁化方向を垂直方向に向けた垂直磁化膜を用いた方法が検討されている。
これらの磁気メモリ素子に用いる垂直磁化膜は、半導体製造プロセスを経るために、300℃から400℃程度の耐熱性が必要である。
しかしながら、一般的に知られているTbFeCoなどの非晶質垂直磁化膜は耐熱性が低い。また規則相であるFePt等は十分な特性を得るためには700℃程度の高温が必要であり、磁気メモリ素子を形成するトンネルバリアなどが高温の熱処理に耐えられない。
そこで本発明は、スピントルクを利用した磁気メモリにおいて、300℃から400℃程度の適当な温度の熱処理において、垂直磁化が得られ、半導体プロセスで容易に作製可能な磁気メモリを実現することを目的とする。
本発明の記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる酸化物による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われる。そして上記記憶層もしくは上記磁化固定層の少なくとも一方は、上記絶縁層に接する界面側からFe膜、Niを含む膜(Ni膜、NiB膜、NiとPdの合金膜又は積層膜等)が順に形成され、熱処理後においてNiとFeの傾斜組成分布が形成されているものである。
Niを含む膜とは、Ni膜、NiB膜、NiとPdの合金膜又は積層膜等である。
本発明のメモリ装置は、情報を磁性体の磁化状態により保持する記憶素子として上記構成の記憶素子と、互いに交差する2種類の配線とを備える。そして上記2種類の配線の間に上記記憶素子が配置され、上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるメモリ装置である。
このような本発明では、記憶層、磁化固定層は、垂直磁化膜とするが、特にMgO等の酸化物による絶縁層との界面にFeを多く配することで界面磁気異方性を高める作用が得られる。
特に絶縁層(トンネルバリア層)を介して磁化固定層と記憶層との間に電流を流して、偏極電流によるスピントルクを利用して磁化反転を行う磁気記憶素子において、記憶層、磁化固定層は、絶縁層にとの界面に適当な厚さのFe膜を形成する。さらにそのFe膜に接して適当な厚さのNiを含む膜を形成し、300℃から400℃の適当な温度で熱処理を行うことによって、安定した垂直磁化膜が得られることが見いだされた。
本発明によれば、記憶層、絶縁層、磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入して記憶層に対して情報の記録が行われる記憶素子の記憶層、又は磁化固定層は、絶縁層との界面に適当な厚さのFe膜を形成し、さらにFe膜に接して適当な厚さのNiを含む膜を順に形成する。そして熱処理後においてNiとFeの傾斜組成分布が形成されているようにしている。この記憶素子では、300℃から400℃程度の温度で熱処理を行うことによって、安定した垂直磁化膜を得ることができ、半導体プロセスで生産性よく作製することができる。
即ち本発明の記憶素子の垂直磁化膜は耐熱性が高く、半導体プロセスへの適応が容易で、生産性に優れた不揮発メモリを実現できる。
本発明の実施の形態のメモリ装置の概略構成の説明図である。 実施の形態の記憶素子の断面図である。 磁気特性測定を行った膜構成の説明図である。 300℃、350℃の熱処理後のMgO/Fe/Ni/TaのFe膜厚(tFe)、Ni膜厚(tNi)に対する垂直異方性磁場の変化を示した図である。 400℃、450℃の熱処理後のMgO/Fe/Ni/TaのFe膜厚(tFe)、Ni膜厚(tNi)に対する垂直異方性磁場の変化を示した図である。 磁気特性測定を行った膜構成の説明図である。 300℃、350℃の熱処理後のMgO/Fe/Pd/TaのFe膜厚(tFe)、Pd膜厚(tPd)に対する垂直異方性磁場の変化を示した図である。 400℃、450℃の熱処理後のMgO/Fe/Pd/TaのFe膜厚(tFe)、Pd膜厚(tPd)に対する垂直異方性磁場の変化を示した図である。 磁気特性測定を行った膜構成と、300℃熱処理後のMgO/Fe/Ni8515/TaのFe膜厚(tFe)、NiB膜厚(tNiB)に対する垂直異方性磁場の変化を示した図である。 350℃、400℃の熱処理後のMgO/Fe/Ni8515/TaのFe膜厚(tFe)、NiB膜厚(tNiB)に対する垂直異方性磁場の変化を示した図である。 磁気特性測定を行った膜構成と、300℃熱処理後のMgO/Fe/Ni9010/TaのFe膜厚(tFe)、NiB膜厚(tNiB)に対する垂直異方性磁場の変化を示した図である。 350℃、400℃の熱処理後のMgO/Fe/Ni9010/TaのFe膜厚(tFe)、NiB膜厚(tNiB)に対する垂直異方性磁場の変化を示した図である。 磁気特性測定を行った膜構成と、350℃熱処理後のMgO/Fe/NiB/Taの膜で各NiB組成における垂直異方性磁場のNiB厚さ依存性を示した図である。 磁気特性測定を行った膜構成と、400℃熱処理後のMgO/Fe/Ni−Pd/Taの膜でNi−Pdの構成を変えたときの垂直異方性磁場のNiとPdの厚さ依存性を示した図である。 磁気特性測定を行った膜構成と、350℃熱処理後のMgO/Fe−Co/Ni9010/Taの膜の垂直異方性磁場のFe−Co組成依存性を示した図である。 磁気特性測定を行った膜構成と、400℃熱処理後のMgO/Fe/Ni/Fe/MgOの膜において、上側のFe層の膜厚に対する垂直異方性磁場の変化を示した図である。 磁気特性測定を行った膜構成の説明図である。 Ta/Ni8515/Fe/MgOの膜の熱処理温度に対するMgO界面付近のFeのFeとNi合計に対する組成比をと垂直異方性磁場の変化、及び熱処理前と300℃熱処理後のFeとNiの組成比深さ方向の変化を示した図である。
以下、本発明の実施の形態を次の順序で説明する。
<1.実施の形態のメモリ装置及び記憶素子の構成>
<2.実験>
[2−1:Fe−Ni]
[2−2:Fe−Pd]
[2−3:Fe−Ni8515
[2−4:Fe−Ni9010
[2−5:Fe−NiBでのNiB組成依存性]
[2−6:Fe−(各種Ni/Pd)での膜厚依存性]
[2−7:FeCo−NiBでの組成依存性]
[2−8:Fe−Ni−Feでの膜厚依存性]
[2−9:Fe,Niの傾斜組成分布]
<1.実施の形態のメモリ装置及び記憶素子の構成>

本発明の実施の形態は、スピン注入により記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態(磁化の向き)により保持する。
本発明の一実施の形態としてのメモリ装置の概略構成図(斜視図)を図1に示す。
このメモリ装置は、互いに直交する2種類のアドレス配線(例えばワード線とビット線)の交点付近に、磁化状態で情報を保持することができる記憶素子3が配置されて成る。
即ち、シリコン基板等の半導体基体10の素子分離層2により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域8、ソース領域7、並びにゲート電極1が、それぞれ形成されている。このうち、ゲート電極1は、図中前後方向に延びる一方のアドレス配線(例えばワード線)を兼ねている。
ドレイン領域8は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域8には、配線9が接続されている。
そして、ソース領域7と、上方に配置された、図中左右方向に延びる他方のアドレス配線(例えばビット線)6との間に、記憶素子3が配置されている。この記憶素子3は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子3は、2種類のアドレス配線1,6の交点付近に配置されている。
この記憶素子3は、ビット線6と、ソース領域7とに、それぞれ上下のコンタクト層4を介して接続されている。
これにより、2種類のアドレス配線1,6を通じて、記憶素子3に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリ装置の記憶素子3の断面図を図2に示す。
図2に示すように、この記憶素子3は、下層側から順に、下地層14、磁化固定層15、絶縁層16、記憶層17、キャップ層18が積層されている。
この場合、スピン注入により磁化M17の向きが反転する記憶層17に対して、下層に磁化固定層15を設けている。
スピン注入型メモリにおいては、記憶層17の磁化M17と磁化固定層15の磁化M15の相対的な角度によって情報の「0」「1」を規定している。
記憶層17と磁化固定層15との間には、トンネルバリア層(トンネル絶縁層)となる絶縁層16が設けられ、記憶層17と磁化固定層15とにより、MTJ素子(Magnetic Tunneling Junction:磁気トンネル接合素子)が構成されている。
また、磁化固定層15の下には下地層14が形成され、記憶層17の上にはキャップ層18が形成されている。
記憶層17は、磁化M17の方向が層面垂直方向に自由に変化する磁気モーメントを有する強磁性体から構成されている。磁化固定層15は、磁化M15が膜面垂直方向に固定された磁気モーメントを有する強磁性体から構成されている。
情報の記憶は一軸異方性を有する記憶層17の磁化の向きにより行う。書込みは、膜面垂直方向にある閾値以上の電流を流し、スピントルク磁化反転を起こすことにより行う。このように、スピン注入により磁化の向きが反転する記憶層17に対して、下層に磁化固定層15が設けられ、記憶層17の記憶情報(磁化方向)の基準とされる。
磁化固定層15は情報の基準であるので、記録や読み出しによって磁化の方向が変化してはいけないが、必ずしも特定の方向に固定されている必要はなく、記憶層17よりも保磁力を大きくするか、膜厚を厚くするか、あるいは磁気ダンピング定数を大きくして記憶層17よりも動きにくくすればよい。
磁化を固定する場合にはPtMn、IrMnなどの反強磁性体を磁化固定層15に接触させるか、あるいはそれらの反強磁性体に接触した磁性体をRu等の非磁性体を介して磁気的に結合させ、磁化固定層15を間接的に固定しても良い。
本実施の形態の記憶素子3は、下地層14からキャップ層18までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子3のパターンを形成することにより、製造することができる。
本実施の形態では、以上のような構成のスピントルクを利用した記憶素子3として、300℃から400℃程度の適当な温度の熱処理において、垂直磁化が得られ、半導体プロセスで容易に作製可能な記憶素子を実現することである。
即ち記憶層17,或いは磁化固定層15として容易に垂直磁化が得られる構成を実現する。
この目的を達成するために検討を重ねた結果、記憶層17,或いは磁化固定層15において、絶縁層16(トンネルバリア層)との界面に適当な厚さのFe膜を形成し、さらにFe膜に接して適当な厚さのNiを含む膜を形成する。Niを含む膜とは、例えばNi膜、NiB膜、NiとPdの合金膜、又はNiとPdの積層膜等である。
この場合に、300℃から450℃の範囲内の適切な温度で熱処理を行うことによって、安定した垂直磁化膜を見いだすに至った。
熱処理後の記憶層17,或いは磁化固定層15においては、NiとFeの傾斜組成分布が形成されている。図18で後述するが、絶縁層16との界面側でNiに対するFeの組成比が大きい(50%以上)となる傾斜組成分布が形成されていることが適切である。
絶縁層16に用いる酸化物膜としては、MgOを用いると磁気抵抗比(MR比)が大きく好ましい。MR比を高くすることによって、スピン注入の効率を向上して、記憶層17の磁化M1の向きを反転させるために必要な電流密度を低減することができるためである。
しかし、MgO以外の、たとえばTiO2、MgAl24、Al23等の酸化物を絶縁層16に用いても、記憶層17或いは磁化固定層15の垂直磁化に有効である。
これらの酸化物の作製は酸化物ターゲットを用いたRFスパッタリング法で作製しても良いし、金属ターゲットを酸素雰囲気中で成膜しても良い。また、金属膜を成膜した後に酸素雰囲気あるいは酸素を含むプラズマ雰囲気中で適当な時間放置して酸化させても良いし、化学気相成長法(CVD)を用いても良い。
酸化物に接する磁性体の界面には一定量のFeが必要で、Feが50原子%を下回ると垂直磁化が得られなくなる。
また界面以外にFeが多すぎると磁性体の飽和磁化が大きくなり反磁界によって垂直磁化が得られなくなる。
従って効果的に垂直磁化膜を得るためには、酸化物に接する部分にFe、それ以外をNi等の飽和磁化が小さな磁性体で構成すればよい。
ただし、熱処理を行うと各層の原子が相互に拡散し、組成が傾斜した膜になるが、Feの膜厚やNiの膜厚を適切に設定して形成し、熱処理すると良好な垂直磁化膜が得られる。
熱処理温度はFeとNiが適当な組成分布を持って適当に混ざり合うのがよいが、酸化物層(例えば絶縁層16)との界面のFeの組成比が50%を下回らないような熱処理温度が好ましい。
ここで、Niの替わりにPdを用いても、Pd中にFe原子が適当に拡散し、Pd層に磁化が生じるため、Niと同様な効果が得られる。
従って、Niを含む膜としては、NiとPdの積層あるいはNiとPdの合金を用いても良い。
また、Fe膜やNi膜に添加元素を加えても良い。Fe膜に磁性元素のCoを30原子%以下で添加しても垂直磁気異方性は大きく低下することはない。
またNiに対する添加元素をある程度加えても垂直磁化は維持される。特にBを添加した場合には、垂直磁気異方性が向上するので好ましい。
実施の形態としては、このようなことから、記憶層17は、絶縁層に接する界面側からFe膜、Niを含む膜が順に形成され、熱処理後において上記界面側でNiに対するFeの組成比が大きい傾斜組成分布が形成されているようにするものである。
例えばMgOの絶縁層16、Ta等によるキャップ層18の間の記憶層17は、絶縁層16側から見て、Fe膜、Ni膜が形成され、これが熱処理されるようにする。
この場合、Fe膜は膜厚が0.4〜0.5nmとされ、Ni膜は膜厚が1.7〜2.5nmとされることが好適である。
なお、Ni膜に代えてPd膜を形成しても、熱処理温度によっては、垂直磁化が容易となる場合もある。
また、記憶層17は、絶縁層16側から見て、Fe膜、NiB膜が形成され、これが熱処理されるようにする。この場合、NiB膜の組成はBが20原子%以下であることが好適である。
特に略15原子%のBを含むNiB膜とした場合、Fe膜は膜厚が0.4〜0.8nmとされ、NiB膜は膜厚が1.6〜2.6nmとされることが好適である。
また略10原子%のBを含むNiB膜とした場合、Fe膜は膜厚が0.4〜0.7nmとされ、NiB膜は膜厚が1.0〜3.0nmとされることが好適である。
また、記憶層17は、絶縁層16側から見て、Fe膜、NiとPdの合金膜又は積層膜が形成され、これが熱処理されるようにする。
また、これらの記憶層17において、絶縁層16側に接するFe膜は、30原子%以下のCoを添加したものでもよい。
また記憶層17は、MgO等の酸化物による絶縁層16と、他の酸化物層、例えばMgOによるキャップ層18に挟まれ、絶縁層16に接する界面側から第1のFe膜、Ni膜、第2のFe膜が順に形成され、該第2のFe膜が他の酸化物層(キャップ層18)に接する構造とされ、これが熱処理されるようにしてもよい。
この場合、第1のFe膜は膜厚が0.4〜0.5nmとされ、Ni膜は膜厚が1.7〜2.5nmとされ、第2のFe膜は膜厚が0.2〜0.7nmとされることが好適である。
もちろんこの場合に、Ni膜に代えて、NiB膜、Ni/Pd合金膜、Ni/Pd積層膜とすることも考えられる。
また実施の形態としては、磁化固定層15も、絶縁層に接する界面側からFe膜、Niを含む膜が順に形成され、熱処理後において上記界面側でNiに対するFeの組成比が大きい(Feが50%以上となる)傾斜組成分布が形成されているようにすることが適切である。
例えばMgOの絶縁層16、Ta等による下地層14の間の磁化固定層15は、絶縁層16側から見て、Fe膜、Ni膜が形成され、これが熱処理されるようにする。
この場合、Fe膜は膜厚が0.4〜0.5nmとされ、Ni膜は膜厚が1.7〜2.5nmとされることが好適である。
なお、Ni膜に代えてPd膜を形成しても、熱処理温度によっては、垂直磁化が容易となる場合もある。
また、磁化固定層15は、絶縁層16側から見て、Fe膜、NiB膜が形成され、これが熱処理されるようにする。この場合、NiB膜の組成はBが20原子%以下であることが好適である。
特に略15原子%のBを含むNiB膜とした場合、Fe膜は膜厚が0.4〜0.8nmとされ、NiB膜は膜厚が1.6〜2.6nmとされることが好適である。
また略10原子%のBを含むNiB膜とした場合、Fe膜は膜厚が0.4〜0.7nmとされ、NiB膜は膜厚が1.0〜3.0nmとされることが好適である。
また、磁化固定層15は、絶縁層16側から見て、Fe膜、NiとPdの合金膜又は積層膜が形成され、これが熱処理されるようにする。
また、これらの磁化固定層15において、絶縁層16側に接するFe膜は、30原子%以下のCoを添加したものでもよい。
また磁化固定層15は、MgO等の酸化物による絶縁層16と、他の酸化物層、例えばMgOによる下地層14に挟まれ、絶縁層16に接する界面側から第1のFe膜、Ni膜、第2のFe膜が順に形成され、該第2のFe膜が他の酸化物層(下地層14)に接する構造とされ、これが熱処理されるようにしてもよい。
この場合、第1のFe膜は膜厚が0.4〜0.5nmとされ、Ni膜は膜厚が1.7〜2.5nmとされ、第2のFe膜は膜厚が0.2〜0.7nmとされることが好適である。
もちろんこの場合に、Ni膜に代えて、NiB膜、Ni/Pd合金膜、Ni/Pd積層膜とすることも考えられる。
以上のように本実施の形態の記憶素子3は、記憶層17、磁化固定層15の一方又は両方が、絶縁層16に接する界面側からFe膜、Niを含む膜が順に形成され、熱処理後において酸化物による絶縁層との界面でNiとFeの傾斜組成分布が形成されている記憶素子3である。
この記憶素子3の垂直磁化膜(記憶層17又は磁化固定層15)は耐熱性が高く、半導体プロセスへの適応が容易で、生産性に優れた不揮発メモリを実現できるものとなる。
<2.実験>
[2−1:Fe−Ni]

実験として、酸化物層に接する界面がFe膜、その上にNi膜を形成した試料を用いて磁気特性測定を行った。まず各種膜厚に対する垂直異方性磁場の変化を調べた。
磁気特性測定用の試料としては、酸化被膜付きシリコン基板上に、図3に示すように、2nmのMgO膜をrfマグネトロンスパッタで成膜し、その上にFe膜、Ni膜をDCマグネトロンスパッタで成膜し、保護膜として5nmのTaを成膜した。
この場合、MgO膜は絶縁層16、Fe膜とNi膜は記録層17、Ta層はキャップ層18のモデルと考えてよい。
或いは、MgO膜は絶縁層16、Fe膜とNi膜は磁化固定層15、Ta層は下地層14と考えることもできる。
この図3のようにMgO、Fe、Ni、Taの順番に積層した膜で、Fe膜の厚さをtFe、Ni膜の厚さをtNiとした場合の垂直磁気異方性磁場(Hk⊥)を図4,図5に示す。横軸がFe膜の厚さtFe、縦軸がNi膜の厚さtNiである。
垂直磁気異方性磁場Hk⊥が正の場合は垂直磁化膜で、負の場合は面内磁化膜である。但し、ここでのHk⊥は反磁界補正を行っていないものなので、磁気メモリとしての記憶素子に用いる際に微小なパターンにした場合、Hk⊥が負でもある程度までは垂直磁化になる。
図3(a)(b)、図4(a)(b)は、それぞれアニール温度を300℃、350℃、400℃、450℃とした場合の熱処理後の結果を示している。
各図の等高線は垂直異方性磁場を表し、黒丸「●」は垂直磁化曲線の角形(Mr/Ms)が0.5以上、白丸「○」は角形が0.5未満の試料である。
Msは飽和磁化、Mrは残留磁化であり、完全に垂直磁化の場合は(Mr/Ms)が「1」、面内磁化の場合は(Mr/Ms)が「0」となる。0.5以上というのはほぼ十分に垂直磁気異方性が得られることを示している。
この図3,図4からわかるように、熱処理によって垂直磁気異方性が得られるFe膜厚、Ni膜厚が変わるが、どの熱処理温度でも垂直磁化膜が得られる条件が存在し、優れた耐熱性を有しているといえる。
特に(Mr/Ms)が0.5以上となる●の試料に注目すると、MgO膜側からFe膜とNi膜が順に形成される場合、Fe膜は膜厚が0.4〜0.5nmとされ、Ni膜は膜厚が1.7〜2.5nmとされているようにすればよいことがわかる。
この各膜厚範囲であれば、アニール温度を300℃から450℃の範囲で適切に設定することで、良好な垂直磁気異方性が得られる。
つまりこの膜厚条件で記録層17又は磁化固定層15となる垂直磁化膜を形成することで、耐熱性が高く、半導体プロセスへの適応が容易で、生産性に優れた不揮発メモリを実現できる。
[2−2:Fe−Pd]

次に、Niに代えてPdを用いて測定をおこなった。
即ち試料としては、酸化被膜付きシリコン基板上に、図6に示すように、2nmのMgO膜をRFマグネトロンスパッタで成膜し、その上にFe膜、Pd膜をDCマグネトロンスパッタで成膜し、保護膜として5nmのTaを成膜した。
この場合、MgO膜は絶縁層16、Fe膜とPd膜は記録層17、Ta層はキャップ層18のモデルとなる。或いは、MgO膜は絶縁層16、Fe膜とPd膜は磁化固定層15、Ta層は下地層14と考えてもよい。
この図3のようにMgO、Fe、Pd、Taの順番に積層した膜で、Fe膜の厚さをtFe、Pd膜の厚さをtPdとした場合の垂直磁気異方性磁場(Hk⊥)を図7,図8に示す。横軸がFe膜の厚さtFe、縦軸がPd膜の厚さtPdである。図7,図8の等高線、○、●の意味は上記図4,図5と同様である。
図7(a)(b)、図8(a)(b)は、それぞれアニール温度を300℃、350℃、400℃、450℃とした場合の熱処理後の結果を示している。
図7,図8から、Niに代えてPdを用いた場合、300℃、350℃の熱処理では完全な垂直磁化膜にはならないが、400℃以上の熱処理で、垂直磁化膜が得られることがわかる。
特に(Mr/Ms)が0.5以上となる●の試料に注目すると、MgO膜側からFe膜とPd膜が順に形成される場合、Fe膜は膜厚が0.5〜0.7nmとされ、Pd膜は膜厚が1.5〜2.5nmとされているようにすれば、アニール温度を400℃から450℃の範囲で適切に設定することで、良好な垂直磁気異方性が得られる。
つまりFe膜、Pd膜を用いる場合でも、この膜厚条件で記録層17又は磁化固定層15となる垂直磁化膜を形成することで、耐熱性が高く、半導体プロセスへの適応が容易で、生産性に優れた不揮発メモリを実現できる。
[2−3:Fe−Ni8515

次にNi8515を用いた試料で測定を行った。
即ち試料としては、酸化被膜付きシリコン基板上に、図9(a)に示すように、2nmのMgO膜を成膜し、その上にFe膜、Ni8515膜を成膜し、保護膜として5nmのTaを成膜した。即ち図3のNi膜を、15原子%のB(ホウ素)を含むNiに代えたものである。
この場合、MgO膜は絶縁層16、Fe膜とNi8515膜は記録層17、Ta層はキャップ層18のモデルとなる。或いは、MgO膜は絶縁層16、Fe膜とNi8515膜は磁化固定層15、Ta層は下地層14と考えてもよい。
図9(a)のようにMgO、Fe、Ni8515、Taを積層した膜で、Feの厚さをtFeとNiBの厚さをtNiBとしたときの垂直異方性磁場(Hk⊥)を図9(a),図10(a)(b)に示す。横軸がFe膜の厚さtFe、縦軸がNi8515膜の厚さtNiBである。等高線、○、●の意味は上記図4,図5と同様である。
図9(b)は300℃、図10(a)は350℃、図10(b)は400℃の熱処理後の結果である。
この場合、熱処理温度が上がると垂直磁気異方性の良好な領域は狭くなるが、400℃熱処理後においても垂直磁化が得られる領域が存在する。
特に(Mr/Ms)が0.5以上となる●の試料に注目すると、MgO膜側からFe膜とNi8515膜が順に形成される場合、Fe膜は膜厚が0.4〜0.8nmとされ、Ni8515膜は膜厚が1.6〜2.6nmとされているようにすれば、アニール温度を300℃から400℃の範囲で適切に設定することで、良好な垂直磁気異方性が得られる。
つまりFe膜、Ni8515膜を用いる場合でも、この膜厚条件で記録層17又は磁化固定層15となる垂直磁化膜を形成することで、耐熱性が高く、半導体プロセスへの適応が容易で、生産性に優れた不揮発メモリを実現できる。
[2−4:Fe−Ni9010

次にNiB膜のBの割合を代えて実験した。
試料としては、酸化被膜付きシリコン基板上に、図11(a)に示すように、2nmのMgO膜、Fe膜、Ni9010膜、5nmのTaを成膜した。即ちNiB膜は、10原子%のBを含む組成とした。
この場合も、MgO膜は絶縁層16、Fe膜とNi9010膜は記録層17、Ta層はキャップ層18と考えてよい。或いは、MgO膜は絶縁層16、Fe膜とNi9010膜は磁化固定層15、Ta層は下地層14と考えてもよい。
図11(a)のようにMgO、Fe、Ni9010、Taを積層した膜で、Feの厚さをtFeとNiBの厚さをtNiBとしたときの垂直異方性磁場(Hk⊥)を図11(a),図12(a)(b)に示す。横軸がFe膜の厚さtFe、縦軸がNi9010膜の厚さtNiBである。等高線、○、●の意味は上記図4,図5と同様である。
図11(b)は300℃、図12(a)は350℃、図12(b)は400℃の熱処理後の結果である。
この場合も、熱処理温度が上がると垂直磁化が得られる領域は狭くなるが、400℃熱処理後においても垂直磁化が得られる領域が存在する。
特に(Mr/Ms)が0.5以上となる●の試料に注目すると、MgO膜側からFe膜とNi9010膜が順に形成される場合、Fe膜は膜厚が0.4〜0.7nmとされ、Ni9010膜は膜厚が1.0〜3.0nmとされているようにすれば、アニール温度を300℃から400℃の範囲で適切に設定することで、良好な垂直磁気異方性が得られる。
つまりFe膜、Ni9010膜を用いる場合でも、この膜厚条件で記録層17又は磁化固定層15となる垂直磁化膜を形成することで、耐熱性が高く、半導体プロセスへの適応が容易で、生産性に優れた不揮発メモリを実現できる。
[2−5:Fe−NiBでのNiB組成依存性]

ここで図13(a)に示すように、MgO(2nm)、Fe、NiB、Ta(5nm)を積層した膜構成において、Feの厚さを比較的垂直磁化が得やすい0.5nmに固定して、NiBの組成を変えて、それぞれNiBの膜厚に対する垂直異方性磁場を測定した。その結果を図13(b)に示す。
NiB膜の組成としては、Bの原子%を10原子%、15原子%、20原子%とし、この各組成においてNiB膜の厚みが異なる場合で測定を行った。
図13(b)の横軸はNiB膜の厚み、縦軸は垂直異方性磁場Hk⊥(Oe)である。また熱処理温度は350℃とした。比較のため、NiB膜ではなく、図3のようにNi膜とした場合についても示した。
図13(b)から、Bの添加量が多い方がNiBの膜厚に対して垂直異方性磁場の変化が少なく、広い範囲で。つまり広い範囲で垂直磁化が得られる。特に、異方性磁場の最大値はBが10原子%の付近が最も高いことがわかる。
以上の結果から、Ni対するBの添加量は20原子%以下が好ましいといえる。
またBを添加しない場合(Ni膜の場合)と比較すると、Bの添加により、Fe膜上に形成するNiを含む膜の厚みの自由度、或いはマージンが広くとれることになるといえる。
[2−6:Fe−(各種Ni/Pd)での膜厚依存性]

次にFe膜上に形成する膜として、各種の膜を用いた場合を述べる。
図14(a)のように、各試料の構造は、MgO(2nm)、Fe、斜線部の膜、Ta(5nm)とした。
斜線部の膜としては、Ni膜、Pd膜、Ni50Pd50合金膜、Pd/Ni積層膜、Ni/Pd積層膜のそれぞれの各試料を用いた。これらの斜線部の膜厚をtとする。
Ni50Pd50合金膜は、NiとPdがそれぞれ50原子%の合金膜である。
Pd/Ni積層膜は、Fe膜上にPd膜を形成し、その上に1nm厚のNi膜を積層したものである。
Ni/Pd積層膜は、Fe膜上にNi膜を形成し、その上に1nm厚のPd膜を積層したものである。
図14(b)に結果を示す。熱処理温度は400℃とした。横軸は図14(a)の斜線部の膜厚tで、縦軸は垂直異方性磁場Hk⊥(Oe)である。
なお、Pd/Ni積層膜、及びNi/Pd積層膜の場合、膜厚tは、Pd膜とNi膜の合計膜厚である。
この図14(b)から、NiとPdの合金および積層膜を用いる場合は、Ni単体およびPd単体の中間の特性を示すことがわかる。従って、必要な特性に合わせて組成あるいは積層の膜厚を調整すればよいといえる。
[2−7:FeCo−NiBでの組成依存性]

次にFe膜にCoを添加した場合の垂直異方性磁場を調べた。
膜構成は、図15(a)のように、2nmのMgO、0.5nmのFeCo、2nmのNi9010、5nmのTaで、熱処理は350℃で行った。
FeCo膜については、Fe(100-X)CoXとし、X原子%のCo添加とした。
図15(b)に、Co添加量(X原子%)を変化させた場合の垂直異方性磁場Hk⊥(Oe)を示している。
FeへのCo添加は20原子%までは垂直磁化にあまり変化がないが、それ以上添加すると垂直磁気異方性が低下し、垂直磁化を保てる(垂直異方性磁場Hk⊥が正の値となる)のは30原子%のCo添加までである。
つまりFe膜にCoを添加する場合、30原子%以下のCoを添加することが適切である。
[2−8:Fe−Ni−Feでの膜厚依存性]

次に上下にMgO層を形成する場合について述べる。
試料として図16(a)に示すように、酸化被膜付きシリコン基板上に、2nmのMgO膜、第1Fe膜、Ni膜、第2Fe膜、2nmのMgOを成膜した。
この場合、図中下側のMgO膜は絶縁層16、第1Fe膜とNi膜と第2Fe膜は記録層17、図中上側のMgO層はキャップ層18と考えてよい。
或いは、図中下側のMgO膜は下地層14、第1Fe膜とNi膜と第2Fe膜は磁化固定層15、図中上側のMgO層は絶縁層16と考えてもよい。
第1Fe膜の膜厚は0.5nm、Ni膜の膜厚は2nmとした。そして第2Fe膜の膜厚tFeを変化させた試料を用意した。
第2Fe膜の膜厚tFeを変化させた場合の垂直異方性磁場Hk⊥(Oe)のFe厚さ依存性を図16(b)に示す。熱処理温度は400℃とした。
第2Fe膜の厚さが0.2nm以上0.7nm以下で垂直異方性磁場の増加が顕著である。
このように記憶層17又は磁化固定層15に相当する層の上下に酸化物層(例えばMgO層)を設ける場合、その上下の酸化物層との界面にFe膜を配置することで、上下界面での界面磁気異方性を強化でき、垂直磁化膜の形成に有利である。
つまり記憶層17もしくは磁化固定層15の少なくとも一方は、酸化物による絶縁層16と、他の酸化物層(キャップ層18又は下地層14)に挟まれ、絶縁層16に接する界面側から第1Fe膜、Ni膜、第2Fe膜が順に形成され、第2Fe膜が他の酸化物層に接する構造とする。この場合、第2Fe膜は膜厚が0.2〜0.7nmとされていることが適切である。
[2−9:Fe,Niの傾斜組成分布]

次に、図17に示すように、5nmのTa層、2nmのNi8515膜、0.5nmのFe膜、1nmのMgO層の順に成膜して、熱処理温度に対するMgOの界面のFe/(Ni+Fe)の組成比と垂直磁気異方性の変化を調べた。
組成の分析はイオンエッチングの際に、飛散する原子を質量分析して行った。
図18(a)に、アニール温度(横軸)に対するMgO層に対する界面でのFe組成比Fe/(Ni+Fe)と(左縦軸:%)、垂直磁気異方性Hk⊥(右縦軸:Oe)を示す。
熱処理温度が高くなるに従って、FeとNiが拡散しMgO層との界面のFe組成比が減少する。特にFe組成比が50%以下になる400℃の熱処理後には、垂直磁気異方性Hk⊥が大きく減少することがわかる。
図18(b)に上記試料の熱処理前と300℃で熱処理後のFeとNiの組成比を深さ方向(厚み方向)にプロットしたものを示す。MgO層との界面付近を深さ「0」としている。
この図から、熱処理によってFeとNiが拡散し、傾斜組成膜になっていることが分かる。
この実験から、記憶層17もしくは磁化固定層15としての層は、絶縁層16の界面において、Fe組成が50%以上であることが適切であることがわかる。
そして、Fe膜と、Niを含む膜は、熱処理によってFeとNiが拡散し、傾斜組成分布が形成されるが、従って、図3、図9、図11、図13(a)、図14(a)、図15(a)、図16(a)で述べた場合も、FeとNiの傾斜組成分布が形成される。ここで、Jこれらの層構造において、熱処理後の状態で、絶縁層16の界面において、Fe組成が50%以上の傾斜組成分布が形成されていることが適切となる。
つまり実施の形態としては、Fe膜、Ni膜(又はNiB膜、NiとPdの合金膜や積層膜)の各膜厚が上述してきた各膜厚に設定されて、熱処理温度が適切に選定されていることによれば、熱処理後において絶縁層16との界面側でNiに対するFeの組成比が50%以上の傾斜組成分布が形成されている記憶素子が形成できる。
1 ゲート電極、3 記憶素子、6 ビット線、7 ソース領域、8 ドレイン領域、9 配線、10 半導体基体、14 下地層、15 磁化固定層、16 絶縁層、17 記憶層、18 キャップ層

Claims (10)

  1. 膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、
    上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、
    上記記憶層と上記磁化固定層の間に設けられる酸化物による絶縁層と、
    を有し、
    上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、
    上記記憶層もしくは上記磁化固定層の少なくとも一方は、上記絶縁層に接する界面側からFe膜、Niを含む膜が順に形成され、熱処理後においてNiとFeの傾斜組成分布が形成されている記憶素子。
  2. 上記Niを含む膜はNi膜であり、
    上記Fe膜は膜厚が0.4〜0.5nmとされ、
    上記Ni膜は膜厚が1.7〜2.5nmとされている請求項1に記載の記憶素子。
  3. 上記記憶層もしくは上記磁化固定層の少なくとも一方は、酸化物による上記絶縁層と、他の酸化物層に挟まれ、上記絶縁層に接する界面側からFe膜、Ni膜に加えさらに第2のFe膜が順に形成され、該第2のFe膜が上記他の酸化物層に接する構造とされ、
    上記第2のFe膜は膜厚が0.2〜0.7nmとされている請求項2に記載の記憶素子。
  4. 上記Niを含む膜は20原子%以下のBを含むNiB膜である請求項1に記載の記憶素子。
  5. 上記Niを含む膜は略15原子%のBを含むNiB膜であり、
    上記Fe膜は膜厚が0.4〜0.8nmとされ、
    上記NiB膜は膜厚が1.6〜2.6nmとされている請求項1に記載の記憶素子。
  6. 上記Niを含む膜は略10原子%のBを含むNiB膜であり、
    上記Fe膜は膜厚が0.4〜0.7nmとされ、
    上記NiB膜は膜厚が1.0〜3.0nmとされている請求項1に記載の記憶素子。
  7. 上記Niを含む膜は、NiとPdの合金膜又は積層膜である請求項1に記載の記憶素子。
  8. 上記Fe膜に、30原子%以下のCoを添加した請求項1に記載の記憶素子。
  9. 上記記憶層もしくは上記磁化固定層の少なくとも一方は、熱処理後において上記絶縁層に接する界面側でNiに対するFeの組成比が50%以上となる傾斜組成分布が形成されている請求項1に記載の記憶素子。
  10. 情報を磁性体の磁化状態により保持する記憶素子と、
    互いに交差する2種類の配線とを備え、
    上記記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる酸化物による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層を有する層構造の積層方向にスピン偏極した電子を注入することにより、上記記憶層の磁化の向きが変化して、上記記憶層に対して情報の記録が行われるとともに、上記記憶層もしくは上記磁化固定層の少なくとも一方は、上記絶縁層に接する界面側からFe膜、Niを含む膜が順に形成され、熱処理後においてNiとFeの傾斜組成分布が形成されている構成とされ、
    上記2種類の配線の間に上記記憶素子が配置され、
    上記2種類の配線を通じて、上記記憶素子に上記積層方向の電流が流れ、スピン偏極した電子が注入されるメモリ装置。
JP2010276590A 2010-12-13 2010-12-13 記憶素子、メモリ装置 Pending JP2012129225A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010276590A JP2012129225A (ja) 2010-12-13 2010-12-13 記憶素子、メモリ装置
US13/310,846 US8945730B2 (en) 2010-12-13 2011-12-05 Storage element and memory device
CN201110401742.1A CN102543176B (zh) 2010-12-13 2011-12-06 存储元件和存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010276590A JP2012129225A (ja) 2010-12-13 2010-12-13 記憶素子、メモリ装置

Publications (2)

Publication Number Publication Date
JP2012129225A true JP2012129225A (ja) 2012-07-05
JP2012129225A5 JP2012129225A5 (ja) 2014-01-16

Family

ID=46199693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010276590A Pending JP2012129225A (ja) 2010-12-13 2010-12-13 記憶素子、メモリ装置

Country Status (3)

Country Link
US (1) US8945730B2 (ja)
JP (1) JP2012129225A (ja)
CN (1) CN102543176B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017157874A (ja) * 2017-06-19 2017-09-07 株式会社日立ハイテクノロジーズ 磁気抵抗素子の製造方法、及び磁気抵抗素子
KR20180018858A (ko) * 2013-03-12 2018-02-21 마이크론 테크놀로지, 인크 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
JP2021145078A (ja) * 2020-03-13 2021-09-24 国立大学法人京都大学 磁気メモリ素子

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
CN104000726B (zh) * 2014-06-09 2017-09-12 嘉兴太美医疗科技有限公司 一种智能药盒系统
US10832750B2 (en) * 2019-02-22 2020-11-10 Sandisk Technologies Llc Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080088980A1 (en) * 2006-10-13 2008-04-17 Eiji Kitagawa Magnetoresistive element and magnetic memory
US20090091863A1 (en) * 2007-10-03 2009-04-09 Keiji Hosotani Magnetoresistive element
US20090108383A1 (en) * 2007-10-31 2009-04-30 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
JP2010010720A (ja) * 2009-10-13 2010-01-14 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US20100078763A1 (en) * 2008-09-29 2010-04-01 Kabushiki Kaisha Toshiba Resistance-change memory having resistance-change element and manufacturing method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
CN101114694A (zh) 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP2004335931A (ja) * 2003-05-12 2004-11-25 Alps Electric Co Ltd Cpp型巨大磁気抵抗効果素子
JP4160945B2 (ja) * 2004-01-30 2008-10-08 Tdk株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、およびハードディスク装置
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
JP2008160031A (ja) * 2006-12-26 2008-07-10 Sony Corp 記憶素子及びメモリ
JP4380707B2 (ja) * 2007-01-19 2009-12-09 ソニー株式会社 記憶素子
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP2009081215A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
FR2931011B1 (fr) * 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
US8300356B2 (en) * 2010-05-11 2012-10-30 Headway Technologies, Inc. CoFe/Ni Multilayer film with perpendicular anistropy for microwave assisted magnetic recording
US8537504B2 (en) * 2010-09-16 2013-09-17 HGST Netherlands B.V. Current-perpendicular-to-plane (CPP) read sensor with ferromagnetic buffer, shielding and seed layers
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
US9006704B2 (en) * 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080088980A1 (en) * 2006-10-13 2008-04-17 Eiji Kitagawa Magnetoresistive element and magnetic memory
JP2008098523A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
US20090091863A1 (en) * 2007-10-03 2009-04-09 Keiji Hosotani Magnetoresistive element
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US20090108383A1 (en) * 2007-10-31 2009-04-30 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
JP2009111396A (ja) * 2007-10-31 2009-05-21 Magic Technologies Inc 磁気トンネル接合素子、mram、stt−ram、mramの製造方法、stt−ramの製造方法
US20100078763A1 (en) * 2008-09-29 2010-04-01 Kabushiki Kaisha Toshiba Resistance-change memory having resistance-change element and manufacturing method thereof
JP2010080848A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 抵抗変化メモリ及びその製造方法
JP2010010720A (ja) * 2009-10-13 2010-01-14 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180018858A (ko) * 2013-03-12 2018-02-21 마이크론 테크놀로지, 인크 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
KR102039280B1 (ko) * 2013-03-12 2019-10-31 마이크론 테크놀로지, 인크 메모리 셀, 제조 방법, 반도체 디바이스 구조, 및 메모리 시스템
JP2017157874A (ja) * 2017-06-19 2017-09-07 株式会社日立ハイテクノロジーズ 磁気抵抗素子の製造方法、及び磁気抵抗素子
JP2021145078A (ja) * 2020-03-13 2021-09-24 国立大学法人京都大学 磁気メモリ素子
JP7518524B2 (ja) 2020-03-13 2024-07-18 国立大学法人京都大学 磁気メモリ素子

Also Published As

Publication number Publication date
CN102543176A (zh) 2012-07-04
US8945730B2 (en) 2015-02-03
US20120148874A1 (en) 2012-06-14
CN102543176B (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
KR100900109B1 (ko) 자기저항 효과 소자 및 자기저항 랜덤 액세스 메모리
JP6182993B2 (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP6194752B2 (ja) 記憶素子、記憶装置、磁気ヘッド
CN102610270B (zh) 存储元件和存储器装置
US9099642B2 (en) Memory element and memory device
JP2012043967A (ja) 磁気メモリ素子
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115413A (ja) 記憶素子、記憶装置
JP2012146727A (ja) 記憶素子及び記憶装置
JP2012235015A (ja) 記憶素子及び記憶装置
CN102403026A (zh) 存储元件和存储装置
JP2013033881A (ja) 記憶素子及び記憶装置
JP5786341B2 (ja) 記憶素子、メモリ装置
JP2012238631A (ja) 記憶素子、記憶装置
JP2012151213A5 (ja)
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115319A (ja) 記憶素子、記憶装置
JP2012160681A (ja) 記憶素子、メモリ装置
JP2013115399A (ja) 記憶素子、記憶装置
CN102543176B (zh) 存储元件和存储装置
JP2013115412A (ja) 記憶素子、記憶装置
TW201222546A (en) Memory element and memory device
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2015207775A (ja) スピントランスファトルク記憶素子、記憶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006