JP2012114367A - 錫を含む非晶質酸化物薄膜、及び薄膜トランジスタ - Google Patents

Abstract

【課題】トランジスタ特性が良好で、ディスプレイパネルに適した電界効果トランジスタを提供する。
【解決手段】少なくとも錫（Ｓｎ）を含み、ＳｎＯとＳｎＯ_２の合計を１００モル％としたときのＳｎＯの割合が３０モル％未満である非晶質酸化物薄膜。
【選択図】図３

Description

本発明は、非晶質酸化物薄膜、それを有する薄膜トランジスタ及びその製造方法に関する。

電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用化されている電子デバイスである。

その中でも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。

また、その材料としては、シリコン系半導体が広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子等には、結晶系シリコンが用いられ、液晶駆動用素子等には、大面積化の要求からアモルファスシリコンが用いられている。

しかしながら、結晶系シリコンは、結晶化を図る際に、例えば、８００℃以上の高温やエキシマーレーザーによる加熱が必要となり、大面積基板への構成が困難で、製造に際して多大なエネルギーと工程数を要する等の問題があった。さらに、結晶系シリコンは通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減等コストダウンが困難であった。

一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、移動度（電界効果移動度）が０．５ｃｍ^２／Ｖｓ程度と小さく、結晶系のものに比べてスイッチング速度が遅いため、大画面・高精細・高周波数の動画の表示に追従できない場合がある。また、アモルファスシリコンを用いた電界効果トランジスタは直流電流ストレスに対する安定性（信頼性）が低く、直流電流駆動を行う有機ＥＬ等の自発光表示素子の駆動への応用が困難であるという問題点があった。

尚、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性のよさの他、スイッチング速度が速い等、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。

また、従来の薄膜トランジスタ（ＴＦＴ）は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメージセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化（大画面・高精細・高周波数対応）に伴い作動の高速化が求められている。

このような状況下、トランジスタ性能（移動度、安定性）と大面積化の両立が期待できる半導体として、酸化物を用いた酸化物半導体が注目されている。
しかしながら、このような酸化物半導体のうち、従来からある酸化亜鉛を用いたものは移動度が低い、オンオフ比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすい等、ＴＦＴ性能が低く、また耐薬品性が劣るためウェットエッチングが難しい等製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要があり成膜速度が遅い、７００℃以上の高温処理が必要、性能を上げるにはトップゲート構成で膜厚を５０ｎｍ以上にする必要がある等実用上の制限が多かった。

このような問題を解決するために、酸化インジウム、酸化亜鉛からなる非晶質酸化物半導体、又は酸化インジウム、酸化亜鉛、酸化ガリウムからなる非晶質酸化物半導体を用いた電界効果トランジスタ（薄膜トランジスタ、ＴＦＴ）が検討されている。しかし、ガリウム（Ｇａ）を添加しないと耐湿性等環境安定性が不足する一方、Ｇａの添加量が増えると移動度やＳ値等ＴＦＴ特性が劣化するおそれがあった。さらに、Ｇａはレアメタルであるためコストが高く、安定供給に問題があった。

そこで、Ｇａを用いないものとして、酸化インジウム、酸化亜鉛、酸化錫からなる非晶質酸化物半導体を用いた電界効果トランジスタの可能性も示唆されている（特許文献１）。

酸化錫を用いた電界効果トランジスタは古くから検討されていたが、オフ電流が高く移動度が低いため実用化されなかった。これは、酸化錫は絶縁体である低級酸化物（ＳｎＯ）が生成しやすいためであると考えられていた。このことから酸化錫は半導体材料として適しないと考えられていた。
実際、錫を主成分とした酸化インジウム、酸化亜鉛、酸化錫からなる非晶質酸化物半導体を用いた電界効果トランジスタでは、オフ電流やヒステリシスが大きく、閾値電圧（Ｖｔｈ）が大きく負となっていた。さらに、熱処理により移動度は向上できるが、熱処理温度に応じ閾値電圧が負方向に大きくシフトするためトランジスタのばらつきが大きい信頼性が低い等実用化を妨げる問題点があった（非特許文献２）。

一方、コスパッタを用いた、錫を主成分としない酸化インジウム、酸化亜鉛、酸化錫からなる非晶質酸化物半導体の検討では、亜鉛が２５原子％以上含まれると移動度が低下し、閾値電圧が大きくなり、一方亜鉛が２５原子％未満であるとＳ値が大きくなり閾値電圧が負となり、トランジスタ特性の優れた電界効果トランジスタを作製することは困難と考えられていた（非特許文献３）。

このような状況であったため、酸化インジウム、酸化亜鉛、酸化錫からなる非晶質酸化物半導体ではディスプレイ用パネル等の実用に適した電界効果トランジスタの作製は困難と思われていた。

国際公開第２００５／０８８７２６号パンフレット

透明導電膜の技術（改訂２版）、オーム社刊、ｐ．１６０ Ｍ．Ｓ．Ｇｒｏｖｅｒ ｅｔ ａｌ．，Ｊ．Ｐｈｙｓ．Ｄ．４０，１３３５（２００７） Ｋａｃｈｉｒａｙｉｌ Ｊ．Ｓａｊｉ ｅｔ ａｌ．，ＪＯＵＲＮＡＬ ＯＦ ＴＨＥ ＥＬＥＣＴＲＯＣＨＥＭＩＣＡＬ ＳＯＣＩＥＴＹ，１５５（６），Ｈ３９０−３９５（２００８）

本発明の目的は、トランジスタ特性が良好で、ディスプレイパネルに適した電界効果トランジスタを提供することである。

本発明によれば、以下の非晶質酸化物薄膜等が提供される。
１．少なくとも錫（Ｓｎ）を含み、ＳｎＯとＳｎＯ_２の合計を１００モル％としたときのＳｎＯの割合が３０モル％未満である非晶質酸化物薄膜。
２．さらに、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）から選ばれる少なくとも１以上の元素を含む複合酸化物からなる１に記載の非晶質酸化物薄膜。
３．少なくとも錫（Ｓｎ）及びインジウム（Ｉｎ）を含む複合酸化物からなる２に記載の非晶質酸化物薄膜。
４．少なくとも錫（Ｓｎ）、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含む複合酸化物からなる２に記載の非晶質酸化物薄膜。
５．Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が０．１原子％以上３０原子％以下、
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が５原子％以上７５原子％以下、及び
Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が２０原子％以上７５原子％以下である複合酸化物からなる４に記載の非晶質酸化物薄膜。
６．１〜５のいずれかに記載の非晶質酸化物薄膜を半導体層とする薄膜トランジスタ。
７．非晶質酸化物薄膜中の酸化を促進する工程を含む６に記載の薄膜トランジスタの製造方法。
８．希ガス原子及び水分子を含み、前記水分子の含有量が前記雰囲気ガスの全圧に対する分圧比で０．１〜１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する工程を含む７に記載の薄膜トランジスタの製造方法。
９．さらに酸素分子を前記雰囲気ガスの全圧に対する分圧比で０．１〜１０％含む気体の雰囲気下でスパッタリングする８に記載の薄膜トランジスタの製造方法。

本発明によれば、トランジスタ特性が良好で、ディスプレイパネルに適した電界効果トランジスタが提供できる。

実施例及び比較例における、ＳｎＯの比率の測定方法を示す図である。 実施例１で作製した複合酸化物（ＩＴＺＯ）薄膜におけるＳｎのＫ吸収端のＸＡＮＥＳスペクトルおよび、比較のためのＳｎＯ及びＳｎＯ_２に対するスペクトルを示す図である。 評価例１で作製した薄膜トランジスタのＴＦＴ特性の測定結果を示す図である。

本発明の非晶質酸化物薄膜は、少なくとも錫（Ｓｎ）を含み、ＳｎＯとＳｎＯ_２の合計を１００モル％としたときのＳｎＯの割合が３０モル％未満であることを特徴とする。
ＳｎＯとＳｎＯ_２の合計を１００モル％としたときのＳｎＯの割合（モル％）を、「ＳｎＯの比率」と呼ぶ。
ＳｎＯ（錫の低級酸化物）の比率が３０モル％未満であると、高い移動度の薄膜トランジスタを得ることができる。ＳｎＯの比率は２５モル％未満が好ましく、２０モル％未満が特に好ましい。

ＳｎＯの比率は、ＸＡＮＥＳ（Ｘ−ｒａｙ Ａｂｓｏｒｐｔｉｏｎ Ｎｅａｒ Ｅｄｇｅ Ｓｔｒｕｃｔｕｒｅ、Ｘ線吸収端微細構造）で得られたＳｎ元素のＫ吸収端近傍のプロファイルを解析して求める。具体的には、実施例に記載の方法で測定することができる。
尚、ＸＡＮＥＳとは、物質にＸ線を照射して発生する固有のＸＡＦＳスペクトルから、元素周りの構造を解析する解析手法である。

本発明の薄膜は錫（Ｓｎ）を含み、好ましくはさらにインジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）から選ばれる少なくとも１以上の元素を含む複合酸化物からなる。

本発明の薄膜は、より好ましくは、少なくとも錫（Ｓｎ）及びインジウム（Ｉｎ）含む複合酸化物からなり、この複合酸化物としては、以下の元素からなるものを挙げることができる。
・錫（Ｓｎ）、及びインジウム（Ｉｎ）
・錫（Ｓｎ）、インジウム（Ｉｎ）及び１以上の第三元素
上記第三元素としては、Ｚｎ、Ｂ、Ｓｃ、Ｙ、Ａｌ、Ｇａ、ランタノイド類（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ｍｎ、Ｗ、Ｍｏ、Ｖ、Ｃｕ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｒ、及びＮｂ等が挙げられる。
第三元素は、１種のみでもよいし、２種以上であってもよい。
第三元素としては、Ｚｎ，Ｇａ、Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ａｌが薄膜トランジスタとした際移動度が高く特に好ましい。

上記の中で、特に好ましい組合せを以下に示す。
・錫（Ｓｎ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）
・錫（Ｓｎ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）
・錫（Ｓｎ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）

薄膜が錫（Ｓｎ）、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含む複合酸化物からなる場合、以下の原子組成比率を満たすと好ましい。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）：０．１原子％以上３０原子％以下、
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）：５原子％以上７５原子％以下
Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）：２５原子％以上７０原子％以下

薄膜が錫（Ｓｎ）、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む複合酸化物からなる場合、以下の原子組成比率を満たすと好ましい。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｇａ）：０．１原子％以上３０原子％以下
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｇａ）：５原子％以上７５原子％以下、
Ｇａ／（Ｉｎ＋Ｓｎ＋Ｇａ）：５原子％以上５０原子％以下

薄膜が錫（Ｓｎ）、インジウム（Ｉｎ）及び、Ｚｎ及びＧａ以外の第３元素Ｘ（Ｚｒ、Ｈｆ、Ｇｅ、Ｓｉ、Ｔｉ、Ａｌ等）を含む複合酸化物からなる場合（第三元素が１種含まれる場合）、以下の原子組成比率を満たすと好ましい。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｘ）：０．１原子％以上３０原子％以下
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｘ）：５原子％以上７５原子％以下
Ｘ／（Ｉｎ＋Ｓｎ＋Ｘ）：２０原子％以上７０原子％以下

薄膜が錫（Ｓｎ）、インジウム（Ｉｎ）、亜鉛（Ｚｎ）（第三元素Ｘ）及び第三元素Ｙを含む複合酸化物からなる場合（第三元素が２種含まれる場合）、以下の原子組成比率を満たすと好ましい。尚、第三元素ＹはＧａであることが好ましい。
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｙ）：０．１原子％以上３０原子％以下
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｙ）：５原子％以上７０原子％以下
Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｙ）：１０原子％以上７０原子％以下
Ｙ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｙ）：１０原子％以上６０原子％以下

薄膜が非晶質であるとは、Ｘ線結晶構造解析により、ハローパターンが観測され、結晶構造が特定できないことを意味する。
薄膜が非晶質であることにより、トランジスタに用いた場合に絶縁膜や保護層との密着性が改善され、大面積でも均一なトランジスタ特性が容易に得られる。

本発明の薄膜は、例えば、下記薄膜トランジスタの半導体層の形成方法により製造することができる。

本発明の薄膜トランジスタは、上記の非晶質酸化物薄膜を半導体層（活性層）として有する。
以下、薄膜トランジスタの構成及び薄膜トランジスタの製造方法について説明する。

（基板）
基板は特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。
基板や基材の厚さは０．１〜１０ｍｍが一般的であり、０．３〜５ｍｍが好ましい。ガラス基板の場合は、化学的又は熱的に強化したものが好ましい。透明性や平滑性が求められる場合は、ガラス基板、樹脂基板が好ましく、ガラス基板が特に好ましい。軽量化が求められる場合は樹脂基板や高分子機材が好ましい。

（半導体層）
半導体層は、本発明の非晶質酸化物薄膜からなる。
半導体層の電子キャリア濃度は１０^１３〜１０^１９／ｃｍ^３が好ましく、特に１０^１６〜１０^１８／ｃｍ^３が好ましい。電子キャリア濃度が上記の範囲であれば、非縮退半導体となりやすく、トランジスタとして用いた際に移動度とオンオフ比のバランスが良好となり好ましい。
また、バンドギャップは２．０〜６．０ｅＶが好ましく、２．８〜５．０ｅＶがより好ましい。バンドギャップは、２．０ｅＶより小さいと可視光を吸収し電界効果型トランジスタが誤動作するおそれがある。一方、６．０ｅＶより大きいとキャリアが供給されにくくなり電界効果型トランジスタが機能しなくなるおそれがある。

半導体層の表面粗さ（ＲＭＳ）は、１ｎｍ以下が好ましく、０．６ｎｍ以下がさらに好ましく、０．３ｎｍ以下が特に好ましい。１ｎｍより大きいと、移動度が低下するおそれがある。
半導体層の膜厚は、通常０．５〜５００ｎｍ、好ましくは１〜１５０ｎｍ、より好ましくは３〜８０ｎｍ、特に好ましくは１０〜６０ｎｍである。０．５ｎｍより薄いと工業的に均一に成膜することが難しい。一方、５００ｎｍより厚いと成膜時間が長くなり工業的に採用できない。また、３〜８０ｎｍの範囲内にあると、移動度やオンオフ比等ＴＦＴ特性が特に良好である。

半導体層の形成方法としては、ゾルゲル法等の溶液の利用やＣＶＤ法も利用できるが、大面積に均一に成膜するには、後述する半導体用ターゲットを用いたスパッタリングで形成することが好ましい。

薄膜の構成元素を特定の組成比とし、下記薄膜トランジスタの半導体層の形成方法によって薄膜を形成することで、ＳｎＯの比率を３０モル％未満とすることができる。

本発明のトランジスタの製造方法は半導体層の形成において、ＳｎＯの生成を抑えるために、膜中の酸化を促進させる（酸素の取込みを増加させる）処置を含む。
この処置としては、成膜時の雰囲気に酸素や水等の酸化を促しやすい成分を含ませる方法や、成膜後にオゾン処理（オゾンアッシング）や高酸素分圧下又は水蒸気を含有する雰囲気下での熱処理等が利用できる。工程を簡略化する場合は、成膜時に酸化を促進させることが好ましい。

成膜時に酸化を促進させる処置としては、成膜時の雰囲気に水又は水素を含ませることが好ましく、水又は水素、及び酸素を含ませることがより好ましく、水と酸素を含ませることが特に好ましい。
上記により、酸化物（半導体層）がより酸化され、ＳｎＯの生成を低減した酸化物（半導体層）を作製することができる。このことは、図２に示す、実施例１で作製した複合酸化物（ＩＴＺＯ）薄膜におけるＳｎのＫ吸収端のＸＡＮＥＳスペクトルの測定結果から明らかである。本発明の方法で成膜したＩＴＺＯは、成膜時もアニール後もＳｎＯとピークが一致せず、薄膜中にＳｎＯが少ないことがわかる。

成膜時雰囲気の水分圧は、１×１０^−３Ｐａ〜１×１０^−１Ｐａが好ましく、２×１０^−３Ｐａ〜１×１０^−１Ｐａがより好ましく、５×１０^−３Ｐａ〜２×１０^−２Ｐａが特に好ましい。水分圧が１×１０^−３Ｐａ以上であると錫の低級酸化物の生成を抑えることができる。１×１０^−１Ｐａ以下であると成膜速度が速くなることが期待できる。
成膜時雰囲気の水の含有量は、雰囲気ガスの全圧に対する分圧比で０．１〜１０％、好ましくは１〜６％であることが好ましい。

成膜時雰囲気の酸素含有量は、雰囲気ガスの全圧に対する分圧比で０．１〜１０％、好ましくは１〜８％であることが好ましい。

（半導体層の保護層）
半導体層に保護層を設けることが好ましい。保護層があると、真空中や低圧下で半導体の表面層の酸素が脱離し、オフ電流が高くなること、閾値電圧が負になることを防ぐことができる。また、大気下でも湿度等周囲の影響を受けず、閾値電圧等のトランジスタ特性のばらつきの発生を防ぐことができる。

半導体層の保護層を形成する材料は特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。
例えば、ＳｉＯ_２，ＳｉＮ_ｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，ＡｌＮ等を用いることができる。これらの中でも、ＳｉＯ_２，ＳｉＮ_ｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用いるのが好ましく、より好ましくはＳｉＯ_２，ＳｉＮ_ｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３であり、特に好ましくはＳｉＯ_２，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３等の酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯ_ｘでもよい）。また、ＳｉＮ_ｘは水素元素を含んでいてもよい。
このような保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。

また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。尚、保護層が非晶質であることが特に好ましい。非晶質膜であると界面の平滑性が良好で、移動度の向上、閾値電圧の抑制、Ｓ値の抑制効果が期待できる。また、ゲートリーク電流を抑制できる。

半導体層の保護層は、非晶質酸化物又は非晶質窒化物であることが好ましく、非晶質酸化物であることが特に好ましい。また、保護層が酸化物でないと半導体中の酸素が保護層側に移動し、オフ電流が高くなったり、閾値電圧が負になりノーマリーオフを示すおそれがある。
また、半導体層の保護層は、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、半導体層の保護層は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。特に、半導体層に大きく接する第１の保護層をＳｉＯ_ｘ等の非晶質酸化物で、第２の保護層をＳｉＮ_ｘ等の非晶質窒化物で構成することが好ましい。このような構成をとると良好なトランジスタ特性と耐湿性を与えることが容易である。

保護膜の形成は、ＰＥ（プラズマ）ＣＶＤ、ＴＥＯＳ（テトラエトキシシラン）ＣＶＤ、Ｃａｔ（触媒）−ＣＶＤ、スパッタリング、スピンコート、印刷法等が利用できるが、工業的にはＰＥＣＶＤ又はスパッタリングが好ましく、ＰＥＣＶＤが特に好ましい。

（ゲート絶縁膜）
ゲート絶縁膜を形成する材料にも特に制限はない。本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。
例えば、ＳｉＯ_２，ＳｉＮｘ，Ａｌ_２Ｏ_３，Ｔａ_２Ｏ_５，ＴｉＯ_２，ＭｇＯ，ＺｒＯ_２，ＣｅＯ_２，Ｋ_２Ｏ，Ｌｉ_２Ｏ，Ｎａ_２Ｏ，Ｒｂ_２Ｏ，Ｓｃ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３，ＰｂＴｉ_３，ＢａＴａ_２Ｏ_６，ＳｒＴｉＯ_３，ＡｌＮ等を用いることができる。これらの中でも、ＳｉＯ_２，ＳｉＮ_ｘ，Ａｌ_２Ｏ_３，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３を用いるのが好ましく、より好ましくはＳｉＯ_２，ＳｉＮ_ｘ，Ｙ_２Ｏ_３，Ｈｆ_２Ｏ_３，ＣａＨｆＯ_３である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ_２でもＳｉＯ_ｘでもよい）。また、ＳｉＮ_ｘは水素元素を含んでいてもよい。

このようなゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。
また、ゲート絶縁膜は、ポリ（４−ビニルフェノール）（ＰＶＰ）、パリレン等の有機絶縁膜を用いてもよい。さらに、ゲート絶縁膜は無機絶縁膜及び有機絶縁膜の２層以上積層構造を有してもよい。

ゲート絶縁膜の形成は、ＰＥＣＶＤ、ＴＥＯＳＣＶＤ、Ｃａｔ−ＣＶＤ、スパッタリング、スピンコート、印刷法等が利用できるが、工業的にはＰＥＣＶＤ又はスパッタリングが好ましく、ＰＥＣＶＤが特に好ましい。

（電極）
ゲート電極、ソ−ス電極及びドレイン電極の各電極を形成する材料に特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。
例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ_２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを２層以上積層して接触抵抗を低減したり、界面強度を向上させることが好ましい。また、ソ−ス電極、ドレイン電極の接触抵抗を低減させるため半導体層の、電極との界面をプラズマ処理、オゾン処理等で抵抗を調整してもよい。

（遮光層）
本発明の電界効果型トランジスタは、半導体層を遮光する構造を有することが好ましい。半導体層を遮光する構造（例えば、遮光層）を有していないと、光が半導体層に入射した場合にキャリア電子が励起されオフ電流が高くなるおそれがある。遮光層は、３００〜８００ｎｍに吸収を有する薄膜が好ましい。遮光層は半導体層の上部、下部どちらかでも構わないが、上部及び下部の両方にあることが好ましい。また、遮光層はゲート絶縁膜やブラックマトリックス等と兼用されていても構わない。遮光層が片側だけにある場合、遮光層が無い側から光が半導体層に照射しないよう構造上工夫する必要がある。

上記半導体層以外の電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
具体的に、各層の成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。
キャリア密度が制御し易い、及び膜質向上が容易であることから、好ましくは物理的成膜方法を用い、より好ましくは生産性が高いことからスパッタ法を用いる。

スパッタリングでは、複合酸化物の焼結ターゲットを用いる方法、複数の焼結ターゲットを用いコスパッタを用いる方法、合金ターゲットを用い反応性スパッタを用いる方法等が利用できる。但し、複合酸化物の焼結ターゲットを用いる方法では、複数の焼結ターゲットを用いコスパッタを用いる方法や、合金ターゲットを用い反応性スパッタを用いる方法に比べ、均一性や再現性が向上し、非局在準位のエネルギー幅（Ｅ_０）が低減させ、移動度の向上、Ｓ値の低減、閾値電圧の低減等、トランジスタ特性を向上させることができる。
好ましくは、複合酸化物の焼結ターゲットを用いる。ＲＦ、ＤＣ又はＡＣスパッタリング等公知のものが利用できるが、均一性や量産性（設備コスト、成膜速度）からＤＣ又はＡＣスパッタリングが好ましい。

成膜時の基板温度は、室温以上２５０℃以下が好ましく、室温以上２００℃以下がより好ましい。２５０℃以下だとＴＦＴを作製した際にオフ電流の低減が期待できる。
形成した膜を各種エッチング法によりパターニングできる。

半導体層は、ＤＣ又はＡＣスパッタリングにより成膜することが好ましい。ＤＣ又はＡＣスパッタリングを用いることにより、ＲＦスパッタリングの場合と比べて、成膜時のダメージを低減できる。このため、電界効果型トランジスタにおいて、閾値電圧シフトの低減、移動度の向上、閾値電圧の減少、Ｓ値の減少等の効果が期待できる。

また、半導体層成膜後に１５０〜３５０℃で熱処理することが好ましい。特に、半導体層と半導体層の保護層を形成した後に、１５０〜３５０℃で熱処理することが好ましい。
１５０℃より低いと得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、３５０℃より高いと耐熱性のない基板が使用できないおそれ、熱処理用の設備費用がかかるおそれがある。

熱処理温度は１６０〜３００℃がより好ましく、１７０〜２６０℃がさらに好ましく、１８０〜２４０℃が特に好ましい。特に、熱処理温度が１８０℃以上２４０℃以下であれば、熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなることを回避してかつ、トランジスタの基板としてＰＥＮ等の耐熱性の低い樹脂基板を利用できるため好ましい。

熱処理時間は、通常１秒〜２４時間が好ましいが、処理温度により調整することが好ましい。例えば、７０〜１８０℃では、１０分〜２４時間がより好ましく、２０分〜６時間がさらに好ましく、３０分〜３時間が特に好ましい。
１８０〜２６０℃では、６分〜４時間がより好ましく、１５分〜２時間がさらに好ましい。２６０〜３００℃では、３０秒〜４時間がより好ましく、１分〜２時間が特に好ましい。
３００〜３５０℃では、１秒から１時間がより好ましく、２秒から３０分が特に好ましい。

半導体層を成膜するスパッタリングターゲットは、出発原料として、一般的に酸化物粉末（例えば、酸化インジウム粉末と、酸化亜鉛粉末と、酸化錫粉末の混合物）を用いるが、これらの単体、化合物、複合酸化物等を原料としてもよい。
各原料粉の純度は、通常９９．９％（３Ｎ）以上、好ましくは９９．９９％（４Ｎ）以上、さらに好ましくは９９．９９５％以上、特に好ましくは９９．９９９％（５Ｎ）以上である。各原料粉の純度が９９．９％（３Ｎ）未満だと、不純物により半導体特性が低下するおそれがある。

原料粉について、比表面積が３〜１６ｍ^２／ｇである酸化インジウム粉、酸化錫粉、亜鉛粉又は複合酸化物粉を含み、粉体全体の比表面積が３〜１６ｍ^２／ｇである混合粉体を原料とすることが好ましい。
尚、各酸化物粉末の比表面積が、ほぼ同じである粉末を使用することが好ましい。これにより、より効率的に粉砕混合できる。具体的には、比表面積の比が１／４〜４倍以内にすることが好まく、１／２〜２倍以内が特に好ましい。比表面積が違いすぎると、効率的な粉砕混合ができず、焼結体中に酸化物の粒子が残る場合がある。
ただし、酸化亜鉛の比表面積は酸化インジウム、酸化錫の比表面積よりも小さいことが好ましい。このことによりターゲットの色むらを抑えることができる。

混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が原料混合粉体の比表面積より１．０〜３．０ｍ^２／ｇ増加する程度か、又は粉砕後の平均メジアン径が０．６〜１μｍとなる程度に粉砕することが好ましい。このように調製した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。

尚、原料混合粉体の比表面積の増加分が１．０ｍ^２／ｇ未満又は粉砕後の原料混合粉の平均メジアン径が１μｍを超えると、焼結密度が十分に大きくならない場合がある。一方、原料混合粉体の比表面積の増加分が３．０ｍ^２／ｇを超える場合又は粉砕後の平均メジアン径が０．６μｍ未満にすると、粉砕時の粉砕器機等からのコンタミ（不純物混入量）が増加する場合がある。
ここで、各粉体の比表面積はＢＥＴ法で測定した値である。各粉体の粒度分布のメジアン径は、粒度分布計で測定した値である。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。

原料粉は、上記本発明の薄膜と同様の元素及び配合割合で混合することが好ましい。

原料粉の混合方法、成形する方法は特に限定されず、従来から公知の各種湿式法又は乾式法を用いることができる。
乾式法としては、コールドプレス（Ｃｏｌｄ Ｐｒｅｓｓ）法やホットプレス（Ｈｏｔ Ｐｒｅｓｓ）法等を挙げることができる。コールドプレス法では、混合粉を成形型に充填して成形体を作製し、焼結させる。ホットプレス法では、混合粉を成形型内で、通常７００〜１０００℃で１〜４８時間、好ましくは８００〜９５０℃で３〜２４時間にて直接焼結させる。

乾式法のコールドプレス（Ｃｏｌｄ Ｐｒｅｓｓ）法としては、粉砕工程後の原料をスプレードライヤー等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧、金型成形、鋳込み成形射出成形が採用できる。焼結密度の高い焼結体（ターゲット）を得るためには、冷間静水圧（ＣＩＰ）等加圧を伴う方法で成形するのが好ましい。尚、成形処理に際しては、ポリビニルアルコールやメチルセルロース、ポリワックス、オレイン酸等の成形助剤を用いてもよい。

次いで、得られた成形物を焼結して焼結体を得る。また、焼結は酸素を流通することにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがよい。これにより亜鉛の蒸散を抑えることができ、ボイド（空隙）のない焼結体が得られる。このようにして製造した焼結体は、密度が高いため、使用時におけるノジュールやパーティクルの発生が少ないことから、膜特性に優れた酸化物半導体膜を作製することができる。

８００℃以上での昇温速度を３０℃／ｈ以下とするのが好ましい。昇温速度が３０℃／ｈ超であると反りや割れが発生するおそれがある。

湿式法としては、例えば、濾過式成形法（特開平１１−２８６００２号公報参照）を用いるのが好ましい。この濾過式成形法は、セラミックス原料スラリーから水分を減圧排水して成形体を得るための非水溶性材料からなる濾過式成形型であって、１個以上の水抜き孔を有する成形用下型と、この成形用下型の上に載置した通水性を有するフィルターと、このフィルターをシールするためのシール材を介して上面側から挟持する成形用型枠からなり、前記成形用下型、成形用型枠、シール材、及びフィルターが各々分解できるように組立てられており、該フィルター面側からのみスラリー中の水分を減圧排水する濾過式成形型を用い、混合粉、イオン交換水と有機添加剤からなるスラリーを調製し、このスラリーを濾過式成形型に注入し、該フィルター面側からのみスラリー中の水分を減圧排水して成形体を作製し、得られたセラミックス成形体を乾燥脱脂後、焼成する。

乾式法又は湿式法で得られた焼結体のバルク抵抗をターゲット全体として均一化するために還元処理ことが好ましい。還元工程は、必要に応じて設けられる工程である。適用することができる還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。

酸化物焼結体は、研磨等の加工を施すことによりターゲットとなる。具体的には、焼結体を、例えば、平面研削盤で研削して表面粗さＲａを５μｍ以下とする。表面粗さは、Ｒａ≦０．３μｍであることがより好ましく、Ｒａ≦０．１μｍであることが特に好ましい。

さらに、ターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、すでに知られている研磨技術を用いることができる。
例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。

尚、ターゲットの清浄処理には、エアーブローや流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。エアーブローや流水洗浄の他に、超音波洗浄等を行なうこともできる。超音波洗浄では、周波数２５〜３００ＫＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５〜３００ＫＨｚの間で、２５ＫＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのがよい。

得られたターゲットを加工後、バッキングプレートへボンディングすることにより、成膜装置に装着して使用できるスパッタリングターゲットとなる。バッキングプレートは銅製が好ましい。ボンディングにはインジウム半田を用いることが好ましい。

加工工程は、上記のようにして焼結して得られた焼結体を、さらにスパッタリング装置への装着に適した形状に切削加工し、またバッキングプレート等の装着用治具を取り付けるための、必要に応じて設けられる工程である。ターゲットの厚みは通常２〜２０ｍｍ、好ましくは３〜１２ｍｍ、特に好ましくは４〜６ｍｍである。また、複数のターゲットを一つのバッキングプレートに取り付け、実質一つのターゲットとしてもよい。
また、表面は２００〜１０，０００番のダイヤモンド砥石により仕上げを行うことが好ましく、４００〜５，０００番のダイヤモンド砥石により仕上げを行うことが特に好ましい。２００番より小さい、又は１０，０００番より大きいダイヤモンド砥石を使用するとターゲットが割れやすくなるおそれがある。

電界効果型トランジスタは、ソース・ドレイン電極間に５〜２０Ｖ程度の電圧Ｖｄを印加したとき、ゲート電圧Ｖｇを０Ｖと５〜２０Ｖの間でスイッチすることで、ソース・ドレイン電極間の電流Ｉｄを制御する（オンオフする）ことができる。
トランジスタ特性の評価項目としては、例えば、電界効果移動度μ、閾値電圧（Ｖｔｈ）、オンオフ比、Ｓ値等が挙げられる。

電界効果移動度は、線形領域や飽和領域の特性から求めることができる。例えば、トランスファ特性の結果から、√Ｉｄ―Ｖｇのグラフを作製し、この傾きから電界効果移動度を導く方法が挙げられる。本明細書では特に断らない限り、この手法で評価している。
閾値電圧の求め方はいくつかの方法があるが、たとえば√Ｉｄ―Ｖｇのグラフのｘ切片から閾値電圧Ｖｔｈを導くことが挙げられる。

オンオフ比はトランスファ特性における、最も大きなＩｄと、最も小さなＩｄの値の比から求めることができる。

そして、Ｓ値は、トランスファ特性の結果から、Ｌｏｇ（Ｉｄ）―Ｖｄのグラフを作製し、この傾きの逆数から導出することができる。
Ｓ値の単位は、Ｖ／ｄｅｃａｄｅであり、小さな値であることが好ましい。Ｓ値は１．０Ｖ／ｄｅｃ以下が好ましく、０．５Ｖ／ｄｅｃ以下がより好ましく、０．３Ｖ／ｄｅｃ以下がさらに好ましく、０．１Ｖ／ｄｅｃ以下が特に好ましい。０．８Ｖ／ｄｅｃ以下だと駆動電圧が小さくなり消費電力を低減できる可能性がある。特に、有機ＥＬディスプレイで用いる場合は、直流駆動のためＳ値を０．３Ｖ／ｄｅｃ以下にすると消費電力を大幅に低減できるため好ましい。尚、Ｓ値（Ｓｗｉｎｇ Ｆａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）

Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。

本発明の電界効果型トランジスタでは、移動度は３ｃｍ^２／Ｖｓ以上が好ましく、８ｃｍ^２／Ｖｓ以上がより好ましく、１０ｃｍ^２／Ｖｓ以上がさらに好ましく、１６ｃｍ^２／Ｖｓ以上が特に好ましい。３ｃｍ^２／Ｖｓより小さいとスイッチング速度が遅くなり大画面高精細のディスプレイに用いることができないおそれがある。

オンオフ比は、１０^７以上が好ましく、１０^８以上がより好ましく、１０^９以上が特に好ましい。
オフ電流は、２ｐＡ以下が好ましく、１ｐＡ以下がより好ましく、０．１ｐＡ以下が特に好ましい。オフ電流が２ｐＡより小さいとディスプレイのＴＦＴとして用いた場合にコントラストが良好となり、画面の均一性が向上することが期待できる。

ゲートリーク電流は１ｐＡ以下が好ましい。１ｐＡより小さいとディスプレイのＴＦＴとして用いた場合にコントラストの低下を抑制できる。
閾値電圧は、通常−１〜５Ｖであるが、−０．５〜３Ｖが好ましく、０〜２Ｖがより好ましく、０〜１Ｖが特に好ましい。−１Ｖより大きいとオフ時にかける電圧が小さくなり消費電力を低減できる可能性がある。５Ｖより小さいと駆動電圧が小さくなり消費電力を低減できる可能性がある。

また、１０μＡの直流電圧を５０℃で１００時間印加した前後の閾値電圧のシフト量は、１．０Ｖ以下が好ましく、０．５Ｖ以下がより好ましい。１Ｖより小さいと有機ＥＬディスプレイのトランジスタとして利用した場合、画質の経時変化を低減できる。
また、伝達曲線でゲート電圧を昇降させた場合のヒステリシスが小さい方が好ましい。ヒストリシスが小さいと駆動電圧を低減できる可能性がある。

また、チャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは０．５〜２０、特に好ましくは１〜８である。Ｗ／Ｌが１００を越えると漏れ電流が増えたり、オンオフ比が低下したりするおそれがある。
０．１より小さいと電界効果移動度が低下したり、ピンチオフが不明瞭になったりするおそれがある。
また、チャンネル長Ｌは通常０．１〜１０００μｍ、好ましくは１〜１００μｍ、さらに好ましくは２〜１０μｍである。０．１μｍ以下は工業的に製造が難しくまた漏れ電流が大きくなるおそれがある、１０００μｍ以上では素子が大きくなりすぎて好ましくない。

実施例１
以下の通り、ボトムゲート構造のエッチストッパー（ＥＳ）型の電界効果トランジスタを作製した。
（１）スパッタリングターゲットの製造
原料として、酸化インジウム、酸化亜鉛及び酸化錫の粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕が０．３６５、原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕が０．１５、原子比〔Ｚｎ／（（Ｉｎ＋Ｓｎ＋Ｚｎ）〕が０．４８５となるように混合した。これを湿式ボールミルに供給し、混合粉砕して原料微粉末を得た。

得られた原料微粉末を造粒した後、プレス成形し、これを焼成炉に入れ、１４００℃で１２時間焼成した後研削して厚み５ｍｍ、直径２インチの焼結体を得た。焼結体のバルク抵抗は２ｍΩ、理論相対密度は０．９８であった。
尚、理論相対密度は各酸化物の比重とその量比から計算した密度を、アルキメデス法で測定した密度との比率を計算して求めた。
また、焼結体の組成を分析したところ原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕が０．３６５、原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕が０．１５、原子比〔Ｚｎ／（（Ｉｎ＋Ｓｎ＋Ｚｎ）〕が０．４８５であった。
焼結体を清浄処理した後、バッキングプレートにボンディングしてスパッタリングターゲットとした。

（２）薄膜作製と評価
ガラス基板（コーニング１７３７）上に、（１）で製造したターゲットを使用して厚み１５０ｎｍの酸化物の薄膜を形成し、評価した。
スパッタ条件は、到達圧力；４×１０^−４Ｐａ以下、雰囲気ガス；Ａｒ９４％及び酸素５％、水１％、スパッタ圧力（全圧）；０．６５Ｐａ、ＤＣ電源を用い投入電力１００Ｗとした。
上記酸化物半導体膜を大気下で、３００℃で１時間の熱処理を行った。

［結晶性の評価］
Ｘ線結晶構造解析により、ハローパターンが観測され、非晶質であることが確認された。

［錫の低級酸化物の評価］
ＳｎＯ（錫の低級酸化物）を図１の光学系で評価した。
ＸＡＮＥＳの測定はＳＰｒｉｎｇ−８（財団法人高輝度光科学研究センター （ＪＡＳＲＩ））のＢＬ１４Ｂ２ラインにて行った。まず透過法により粉末のＳｎＯ、ＳｎＯ２に対してＳｎのＫ吸収端のＸＡＮＥＳスペクトルを測定した。ＳｎＯ、ＳｎＯ２の粉末試料はＫＢｒ（臭化カリウム）により希釈し、ペレットとしたものを使用した。その後、上記スパッタ法により作製した薄膜試料に対して、蛍光法によりＸＡＮＥＳスペクトルの測定を行った。

バックグラウンド処理を行った後、解析ソフトウェアのＲＥＸ２０００により解析を行った。ＸＡＮＥＳスペクトルの立ち上がり位置の−２００から４００ｅＶをベースラインとして差し引き後、ＸＡＮＥＳスペクトルのピークトップで規格化し、ＳｎＯとＳｎＯ_２の２つのスペクトルを用いて、試料のＸＡＮＥＳスペクトルのパターンフィッティングを行った。
パターンフィッティングはＸＡＮＥＳスペクトルの立ち上がり位置から±４０ｅＶの領域に対してＳｎＯとＳｎＯ_２の標準データでパターンフィッティング操作を行い、この結果からＳｎＯの比率（モル％）（ＳｎＯ／（ＳｎＯ＋ＳｎＯ_２）×１００）を算出した結果、１6％であった。

（３）トランジスタの作製
１００ｎｍの熱酸化膜付ｎ型シリコンウェファ上に、膜厚を５０ｎｍとして金属マスクによりアイランド形状を形成した以外は（２）と同様に、（１）で製造したターゲットを使用して薄膜を形成し、大気雰囲気下で３００℃１時間の熱処理をして活性層（半導体層）とした。
別の金属マスクを用い、金薄膜を厚み３００ｎｍ積層し、ソース・ドレイン電極とし、大気雰囲気下で３００℃１時間の熱処理を加えＷ／Ｌ＝１０００／２００μｍのボトムゲートトップコンタクト型の薄膜トランジスタを作製した。

（４）トランジスタの評価
電界効果型トランジスタについて、半導体パラメーターアナライザー（４２００ＳＣＳ、ケースレーインスツルメンツ社製）を用い、室温、遮光環境下で電界効果移動度（μ）を測定した。結果を表１に示す。

実施例２〜１４、比較例１〜２
ターゲットの組成、及び成膜時の雰囲気ガスを表１のように変更した他は、実施例１と同様に薄膜及びトランジスタを作製し、評価した。結果を表１及び表２に示す。

実施例３
１００ｎｍの熱酸化膜付ｎ型シリコンウェファ上に、実施例１で製造したターゲットを使用して膜厚５０ｎｍの薄膜を形成した。尚、スパッタ条件は、到達圧力；４×１０^−４Ｐａ以下、雰囲気ガス；Ａｒ９３％及び水分圧７％、スパッタ圧力（全圧）；０．６５Ｐａ、ＤＣ電源を用い投入電力１００Ｗとした。

フォトリソグラフを用い半導体層のアイランドを形成した後、大気下で３００℃１時間熱処理した。スパッタリングとフォトリソグラフを用いたリフトオフ法により、Ｔｉ／Ａｕ／Ｔｉのソース電極・ドレイン電極を形成した。大気下で３００℃１時間熱処理し、Ｗ／Ｌ＝２０／１０μｍの薄膜トランジスタを得た。
ＴＦＴ特性は、電界効果移動度μ＝１８ｃｍ^２／Ｖｓ、Ｓ値ＳＳ＝０．４Ｖ／ｄｅｃ．、閾値電圧Ｖｔｈ＝−１．８Ｖであった。結果を図３に示す。

本発明の薄膜は薄膜トランジスタに用いることができ、本発明の薄膜トランジスタは半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いることができる。

Claims (9)

1. 少なくとも錫（Ｓｎ）を含み、ＳｎＯとＳｎＯ_２の合計を１００モル％としたときのＳｎＯの割合が３０モル％未満である非晶質酸化物薄膜。
2. さらに、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）から選ばれる少なくとも１以上の元素を含む複合酸化物からなる請求項１に記載の非晶質酸化物薄膜。
3. 少なくとも錫（Ｓｎ）及びインジウム（Ｉｎ）を含む複合酸化物からなる請求項２に記載の非晶質酸化物薄膜。
4. 少なくとも錫（Ｓｎ）、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含む複合酸化物からなる請求項２に記載の非晶質酸化物薄膜。
5. Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が０．１原子％以上３０原子％以下、
   Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が５原子％以上７５原子％以下、及び
   Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）で表される原子組成比率が２０原子％以上７５原子％以下である複合酸化物からなる請求項４に記載の非晶質酸化物薄膜。
6. 請求項１〜５のいずれかに記載の非晶質酸化物薄膜を半導体層とする薄膜トランジスタ。
7. 非晶質酸化物薄膜中の酸化を促進する工程を含む請求項６に記載の薄膜トランジスタの製造方法。
8. 希ガス原子及び水分子を含み、前記水分子の含有量が前記雰囲気ガスの全圧に対する分圧比で０．１〜１０％である気体の雰囲気下において、金属酸化物からなるターゲットをスパッタリングし、基板上に薄膜を成膜する工程を含む請求項７に記載の薄膜トランジスタの製造方法。
9. さらに酸素分子を前記雰囲気ガスの全圧に対する分圧比で０．１〜１０％含む気体の雰囲気下でスパッタリングする請求項８に記載の薄膜トランジスタの製造方法。