[go: up one dir, main page]

JP2012108999A - シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作 - Google Patents

シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作 Download PDF

Info

Publication number
JP2012108999A
JP2012108999A JP2011224349A JP2011224349A JP2012108999A JP 2012108999 A JP2012108999 A JP 2012108999A JP 2011224349 A JP2011224349 A JP 2011224349A JP 2011224349 A JP2011224349 A JP 2011224349A JP 2012108999 A JP2012108999 A JP 2012108999A
Authority
JP
Japan
Prior art keywords
memory
microcontroller
write operation
partition
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011224349A
Other languages
English (en)
Other versions
JP5344411B2 (ja
Inventor
Mirichigni Graziano
ミリキーニ グラッツィアーノ
Vimercati Daniele
ヴィメルカーティ ダニエーレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2012108999A publication Critical patent/JP2012108999A/ja
Application granted granted Critical
Publication of JP5344411B2 publication Critical patent/JP5344411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management
    • G06F2212/702—Conservative garbage collection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2209—Concurrent read and write
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)

Abstract

【課題】パーティション等のメモリセルグループに区分されたメモリセルアレイにおける読み出し動作のパフォーマンスを向上させる。
【解決手段】読み出しコマンドをシリアルに受信する動作において、内部マイクロコントローラはアドレスのＭＳＢから読み出しコメンドのアドレスを含むパーティションに対し、書き込み動作が同じパーティションに生じているかどうかを判断する。書き込み動作が、標的位置のパーティションと同じパーティションに生じている場合、マイクロコントローラは書き込み動作を割り込み、書き込み動作が割り込まれる間に、該当パーティションのコンテンツを読み出す。
【選択図】図６

Description

ここに開示される主題は、メモリデバイスの読み出し処理及び書き込み処理に関する。
メモリデバイスは、いくつか例を挙げると、コンピュータ、携帯電話、ＰＤＡ、データロガー（ｄａｔａ ｌｏｇｇｅｒ）、及び、ナビゲーション装置等の多様な電子機器に採用される。このような電子機器の中で、様々な形式の不揮発性メモリデバイスは、いくつか例を挙げると、ＮＡＮＤ又はＮＯＲフラッシュメモリ、ＳＲＡＭ、ＤＲＡＭ、及び、相変化メモリ等が採用されてもよい。一般に、書き込み処理すなわちプログラミング処理は、このようなメモリデバイスに情報を記憶するように用いられてもよく、その一方で、読み出し処理が記憶された情報を取り出すように用いられてもよい。
いくつかの形式のメモリデバイスは、セクター、パーティション等のメモリセルグループに区分されたメモリセルアレイを備える。このような場合、このようなグループ内のメモリセルは、例えば、センスアンプ及びロウ／カラムデコーダを含む共通の電子回路を共有してもよい。従って、このようなメモリセルグループの読み出し及び書き込みは両方とも、いくつかの共通の電子回路を伴ってもよい。このような場合、このようなメモリセルグループの一部分に生じる書き込み動作を停止することは、同じメモリセルグループの他の部分に生じる読み出し動作を妨げる可能性がある。このような制約条件は結果として、読み出し動作を遅くするとともにメモリデバイスのパフォーマンス全体を低下させる可能性がある。
非限定的かつ非網羅的な実施形態について、以下に図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。
実施形態に係るメモリの一部分の概略図である。 実施形態に係るメモリの一部分の概略図である。 実施形態に係る、メモリのパーティションから読み出す処理のタイミング図である。 実施形態に係る、メモリのパーティションから読み出す処理のタイミング図である。 実施形態に係る、メモリのパーティションから読み出す処理のタイミング図である。 実施形態に係る、メモリのパーティションから読み出す処理のタイミング図である。 実施形態に係る、メモリのパーティションから読み出す処理のフローチャート図である。 コンピュータシステムの代表的な実施形態を説明するための概略図である。 実施形態に係るシリアルインターフェースメモリのブロック図である。
本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、１つ又は複数の実施形態において組み合わされてもよい。
実施形態において、例えば、相変化メモリ（ＰＣＭ）デバイスを備え得るメモリデバイスは、パーティションと呼ばれるメモリセルグループに区分されたメモリアレイを含んでもよい。このようなメモリデバイスは、シリアルインターフェースメモリを備えてもよい。シリアルインターフェースメモリのアプリケーション例は、プリンタ、マルチメディアカード、ＤＶＤプレーヤ、セットトップボックス、デジタルカメラ、ハードディスクドライブ（ＨＤＤ）、自動車用アプリケーション、携帯電話機等を含んでもよい。このようなシリアルインターフェースメモリは、例えば、磁気テープを備え得る汎用シリアルメモリと混同されるべきではない。パーティション内のメモリセルは、例えば、センスアンプ及びロウ／カラムデコーダを含む共通の電子回路を共有してもよい。実装において、このようなメモリデバイスは、書き込み動作がメモリアレイの特定のパーティションに生じる間に、同じ特定のパーティションから読み出す動作を実行するマイクロコントローラを含んでもよい。このようなマイクロコントローラによって実行される技術は、例えば、コマンドコード及びアドレスを含む読み出しコマンドをシリアルに受信することを含んでもよい。このようなアドレスは、アドレスの最上位ビット（ＭＳＢ）で開始し、最下位ビット（ＬＳＢ）で終了するとして受信してもよい。特定の実装に応じて、アドレスのいくつかのＭＳＢは、どのパーティションが、読み出しコマンドによって目標に定められたメモリ位置を含むかを決定するのに十分な情報を備えてもよい。従って、アドレスのいくつかのＭＳＢをシリアルに受信した後、マイクロコントローラは、書き込み動作が同じ特定のパーティション内で生じるかどうかを決定してもよい。書き込み動作が同じパーティション内で生じることが決定される場合、マイクロコントローラは、直ちに読み出し動作を実行してもよい。書き込み動作が生じる場合、しかしながら、マイクロコントローラはまず、読み出し動作を開始する前に、書き込み動作に対して割り込み始めてもよい。その後、マイクロコントローラは、読み出し動作が完了した後に、書き込み動作を再開してもよい。実装において、マイクロコントローラは、読み出しコマンドのアドレスの残りの部分（例えば、下位ビット（ＬＳＢｓ））をシリアルに受信し続ける間に、書き込み動作に対するこのような割り込みを実行してもよい。従って、以下に詳細に説明するように、読み出しコマンドの受信及び書き込み動作に対する割り込みは、同時に実行されてもよい。ここに記載される実施形態は、様々なタスク又は動作を実行するようなマイクロコントローラについて詳述するが、請求項の主題はそのようなマイクロコントローラに限定されるものではないこと、及び、他の回路及び／又はソフトウェアがこのようなタスク又は動作を実行してもよいことが理解される。
実施形態において、上記のように、書き込み動作を割り込むことによって、メモリパーティションから読み出す技術を実行するマイクロコントローラは、メモリデバイスの内部に配置されてもよいが、請求項の主題はそのように限定されるものではない。例えば、コンピュータシステムは、アプリケーションを実行するプロセッサ、メモリデバイス、及び、プロセッサとメモリデバイスとの間に接続されるメモリコントローラを含んでもよい。このようなプロセッサは、例えば、アプリケーションの実行に応答して、メモリデバイス内の特定の位置から読み出す読み出しコマンドを開始してもよい。このような読み出しコマンドの受信に応答して、メモリコントローラは、メモリデバイスに読み出しコマンドを生成するとともに、メモリデバイスにシリアルに読み出しコマンドを提供することによって、読み出し動作を実行してもよい。このような場合、プロセッサ及び／又はメモリコントローラは、メモリデバイス内に生じる書き込み動作が（例えば、メモリデバイスの同じパーティション内の）読み出し動作と衝突し得るかどうかに関して知る必要は無い。代わりに、メモリデバイスの内部にあるマイクロコントローラは、読み出し動作を進行させる多数の処理を書き込み動作と衝突することなく実行してもよい。従って、メモリコントローラ及び／又はプロセッサは、読み出し‐書き込みの衝突を防止するために、メモリデバイス内の書き込み処理をモニタする負担を持つ必要はない。
上で言及したように、プロセッサは、１つ又は複数のアプリケーションを実行してもよく、メモリデバイスから読み出す動作又はメモリデバイスに書き込む動作に帰着する。しかしながら、実施形態において、いくつかの書き込み動作は、多数の内部メモリ処理の何れかの間に、マイクロコントローラによって開始されてもよい。例えば、マイクロコントローラは、ウェアレベリング、ガーベジコレクション、不良ブロック管理、及び／又は、リフレッシュ処理を実行するように、メモリアレイの１つ又は複数のパーティションの書き込み動作を開始してもよい。このような処理は、例えば、アプリケーションレベルにおいてプロセッサ及び／又はユーザに対して見えないバックグランド動作を含んでもよい。ここに記載される実施形態は、このような書き込み動作を、メモリコントローラ及び／又はプロセッサがこのような内部メモリ処理を一時停止する必要なく生じさせてもよい。
図１は、実施形態に係るメモリの一部分１００の概略図である。例えば、このようなメモリは、メモリセルのデータパーティションに編成され得るＰＣＭを備えてもよい。以下の記載において、このようなメモリの一部分は、８つのデータパーティションを含むように記載されてもよい。このような特定の数のデータパーティションは、単に簡便性のために、かつ、説明及び理解を簡単にするために記載される。しかしながら、ここに開示される実施形態に伴うデータパーティションの数は何れの特定の数にも限定されるものではなく、請求項の主題はこの点に限定されるものではないことが理解されるべきである。図１の説明を続けると、メモリの一部分１００は、多数（例えば、８つ）のデータパーティション１１０を含んでもよい。一実装において、このようなデータパーティションは、例えば、メモリセルアレイ１１６、ロウデコーダ１１３、カラムデコーダ１３６、（例えば、書き込まれるべきメモリセルを決定する書き込み動作中に用いられる）プログラムロード（ＰＬ）１３３、１つ又は複数のセンスアンプ１３０、及び、関連するデータパーティションの読み出し／書き込み動作に伴う他の回路１２０を備えてもよい。
実装において、１つのデータパーティションから直接読み出す読み出し動作は、異なるデータパーティションに書き込む書き込み動作を同時に生じさせてもよい。このような場合、競合又は衝突が生じる必要はなく、なぜなら、多数の理由の中で、このようなパーティションは、それら独自の読み出し回路（例えば、センスアンプ）、及び／又は、ロウ及びカラムデコーダ回路を含んでもよい。特定の実施例に関する限り、データパーティション１から直接読み出す読み出し動作１４０は、データパーティション６に書き込む書き込み動作を同時に生じさせてもよい。読み出し動作１４０は、例えば、センスアンプ１３０を介してデータパーティション１の読み出しメモリセルのステート（状態）を検出するとともに、ステートを表すデータを出力バッファ１５０に書き込む、処理１４５を含んでもよい。
図２は、他の実施形態に係るメモリの一部分１００の概略図である。上で言及したように、１つのデータパーティションから直接読み出す読み出し動作は、異なるデータパーティションに書き込む書き込み動作を同時に生じさせてもよい。しかしながら、データパーティション１７０内に生じるように示した場合、衝突が生じる可能性がある。特に、データパーティション６の１つのブロックから直接読み出す読み出し動作２４０は、データパーティション６の他のブロックに書き込む書き込み動作２６０を同時に生じさせることができなくてもよい。一実装において、例えば、読み出し動作２４０を実行するコマンドを（例えば、外部プロセッサから、又は、内部メモリコントローラの一部分から）受信したとき、書き込み動作２６０は、読み出し動作２４０が完了するまで一時停止されてもよい。このような書き込み動作の一時停止は、プロセッサ及び／又はメモリコントローラからの特定のコマンドに起因してもよい。他の実装において、読み出し動作２４０を実行するコマンドは、書き込み動作２６０が完了するまで拒否及び／又は遅延されてもよい。どちらかの実装において、読み出し動作２４０は、例えば、センスアンプ１３０を介してパーティション６の読み出しメモリセルのステートを検出するとともに、ステートを表すデータを出力バッファ２５０に書き込む、処理２４５を含んでもよい。
図３は、実施形態に係る、メモリパーティションから読み出す処理のタイミングを示す図である。図８は、例えば、メモリパーティションから読み出すこのような処理を実行し得る実施形態に係る、シリアルインターフェースメモリ８００のブロック図である。シリアルインターフェースメモリ８００は、データ、コマンド、アドレス等に関する情報を受信する入力ポート８１０を備えてもよい。シリアルインターフェースメモリ８００はまた、例えば、クロック信号を受信する入力ポート８２０と、読み出しデータを含む情報を送信する出力ポートを備えてもよい。上記の部分１００を含むメモリと同様に、このようなメモリは、メモリセルのパーティションに編成され得るＰＣＭを備えてもよい。ロウ３１０は、例えば、シリアルインターフェースメモリ８００のポート８１０を介してマイクロコントローラにシリアルに提供される情報を含んでもよい。ここで、「シリアルに」とは、このような情報が、マイクロコントローラによって１度に１ビット連続的に受信又は送信され得ることを意味する。実装において、このような情報は、例えば、ポート８２０を介してシリアルインターフェースメモリ８００に供給されたクロック信号３０５に、少なくとも部分的に基づいて連続的に受信されてもよい。特に、このような情報は、クロック信号３０５の立ち上がり端にラッチされ（例えば、記憶され、受信され）てもよい。ロウ３１０は、コマンドコード部分３１２、アドレス部分３１４、ダミー部分３１６、及び、データ出力部分３１８を備えてもよい。ロウ３３０に示したように、コマンドコード部分３１２は、コマンドコードのＭＳＢで開始するとともにアドレスのＬＳＢで終了する順番にマイクロコントローラに提供されてもよい。同様に、アドレス部分３１４は、アドレスのＭＳＢで開始するとともにアドレスのＬＳＢで終了する順番にマイクロコントローラに提供されてもよい。ロウ３２０は、メモリパーティション３３４、３３６等のコンテンツ等の、メモリによって提供され得る情報を示す。部分３３２は、（例えば、高インピーダンスの出力で）マイクロコントローラが、コマンドコード部分３１２、アドレス部分３１４、及び、ダミー部分３１６を受信する間は、未画定であってもよい。実装において、コマンドコード部分３１２は、例えば、コマンドが、読み出しコマンド、書き込みコマンド、又は、消去コマンドを含むかどうかを示す１つ又は複数のビットを含んでもよい。アドレス部分３１４は、メモリアレイの１つ又は複数の位置を表す複数のビットを含んでもよい。詳細には、アドレス部分３１４の上位ビット（ＭＳＢｓ）がメモリ位置の比較的大まかな記述に対応してもよく、一方で、下位ビット（ＬＳＢｓ）は、メモリ位置の比較的微細な記述に対応してもよい。例えば、アドレス部分３１４の１つ又は複数の上位ビット（ＭＳＢｓ）は、どのパーティションがそのメモリ位置を含むかを記述してもよく、一方、アドレス部分３１４の下位ビット（ＬＳＢｓ）は、最も近いメモリブロック及び／又はアドレス可能なメモリセルの最小グループへのメモリ位置を記述してもよい。従って、アドレス部分３１４のこのような実装は、以下に更に詳細に記載するように、特定のメモリ位置のアドレスのＭＳＢ部分を単に受信することによって、どのパーティションが特定のメモリ位置を含むかを決定する機会を提供してもよい。ダミー部分３１６は、読み出しアドレス（例えば、アドレス部分３１４）の受信とデータ出力３１８（例えば、そのアドレスのメモリセルの読み出し）との間の時間のマージンを提供するインターバル時間を含んでもよい。勿論、読み出し処理のタイミングのこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
図４は、実施形態に係る、図３に示したタイミング図のアドレス部分の詳細な表示例を示す。特に、“０”から“２３”まで番号を付けられたアドレスの個々のビットを示すアドレス４１４は、アドレス部分３１４の少なくとも一部分を含んでもよい。実施例に示されたように、アドレスビット“２３”は、アドレス４１４のＭＳＢを含んでもよく、アドレスビット“０”は、１２８Ｍｂバイトのアドレス可能なメモリ向けアドレス４１４のＬＳＢを含んでもよい（ここでの場合のように、単一のメモリ位置は、１バイトを記憶するセルグループを表すために用いられてもよい）。上記のように、アドレス４１４は、ＭＳＢ２３で開始するとともにＬＳＢ０で終了するように、メモリのマイクロコントローラにシリアルに提供されるアドレスビットを含んでもよい。このようなアドレスビットは、少なくとも部分的にクロック信号４０５に基づいて一度に１ビット連続的にマイクロコントローラにシリアルに提供されてもよい。特に、このような情報は、クロック信号の立ち上がり端にラッチされてもよい。上記のように、アドレス４１４の上位ビット（ＭＳＢｓ）（例えば、ビット２３、２２、２１等）は、メモリ位置の比較的大まかな記述に対応してもよく、一方で、下位ビット（ＬＳＢｓ）（例えば、ビット０、１、２、３等）はメモリ位置の比較的微細な記述に対応してもよい。例えば、ビット２３、２２、及び２１は、特定のメモリ位置を含むパーティションを記述してもよく、一方で、残りのビット２０からビット０は、１バイトを識別する最も近いメモリセルグループへのメモリ位置を記述してもよい。
図５Ａ及び図５Ｂは、実施形態に係る、図３及び図４に示した読み出しコマンドのタイミング図のアドレス部分の他の詳細な表示を示す。上記のように、アドレス４１４は、少なくとも部分的にクロック信号４０５に基づいて、１度に１アドレスビットをマイクロコントローラに連続的に提供してもよい。特に、このような情報は、クロック信号の立ち上がり端にラッチされてもよい。特定の実装において、クロック信号４０５のクロック周期は、例えば、約１０ナノ秒の期間を有してもよい。アドレス４１４の上位ビット（ＭＳＢｓ）（例えば、ビット２３、２２、２１等）は、メモリ位置の比較的大まかな記述に対応してもよい。例えば、ビット２３、２２、及び２１は、読み出しコマンドの標的メモリ位置を含むパーティションを記述してもよい。このような場合、上位ビット（ＭＳＢｓ）のうちの３つは、８つのパーティションのうち１つを識別してもよい。他の実施例において、２つの上位ビット（ＭＳＢｓ）は、４つのパーティションのうち１つを識別するのに十分であってもよい。更に他の実施例において、４つの上位ビット（ＭＳＢｓ）は、１６のパーティションのうち１つを識別するのに十分であってもよい等である。図５Ａ及び図５Ｂによって部分的に記載された実装において、メモリアレイは、８つのパーティションを含んでもよいが、請求項の主題はそのように限定されるものではない。従って、上位ビット（ＭＳＢｓ）２３、２２、２１を受信することに続いて、マイクロコントローラは、書き込み動作が、読み出しコマンドの標的メモリ位置のパーティションと同じパーティションに生じているかどうかを決定してもよい。マイクロコントローラは、このような書き込み動作が生じていると決定する場合、マイクロコントローラは、書き込み動作に対して割り込む処理を開始してもよい。このような割り込み処理は、タイミング矢印５５５によって示されるように、ビット２１を受信することに続いて開始してもよい。従って、このような割り込み処理は、メモリアドレスの残りのビット（例えば、ビット２０からビット０）を受信するのに要する時間に関して比較的早期に開始してもよい。どのパーティションが標的メモリ位置を含むか、及び、書き込み処理が同じパーティションに生じているかどうかについてのこのような早期の決定は、以下により詳細に記載されるように、比較的高速の読み出し時間を有する利点を提供し得る。
ビット２１を受信した時に開始される割り込み処理は、完了するのに幾分時間を要してもよい。実装において、割り込み処理を完了するのに利用可能なタイムスパンは、タイミング矢印５４５によって示されたメモリアドレス４１４の追加ビットを受信するのに要する時間に対応してもよい。従って、マイクロコントローラは、メモリアドレス４１４の追加ビットを受信することと、書き込みの割り込みを完了することとの同時処理を実行してもよい。このような同時割り込み処理が完了した上で、メモリデバイスから読み出すことに伴われた１つ又は複数の処理が開始されてもよい。特に、読み出し処理は、１つ又は複数のメモリセルのステート又はロジックレベルを検出する内部検知動作を含んでもよい。図５Ａに示した一実装において、このような内部検知動作は、メモリのページのために実行されてもよい。特定の実施例において、ページは、８メモリバイトを含んでもよい。ゆえに、特定ページの読み出し動作は、マイクロコントローラによって受信された４つの上位ビット（ＬＳＢｓ）の最初、すなわちビット３を識別した後に開始されてもよい。図５Ａに示した場合、内部検知動作は、マイクロコントローラが、矢印５３５によって示したように、読み出しコマンドの標的メモリ位置を含むページを識別してもよい。図５Ｂに示した他の特定の実施例のように、４バイトのページサイズのために、特定ページの読み出し動作は、マイクロコントローラによって受信された３つの下位ビット（ＬＳＢｓ）の最初、すなわちビット２を識別した後に開始されてもよい。図５Ｂに示した場合、内部検知動作は、矢印５３６によって示したように、マイクロコントローラが、読み出しコマンドの標的メモリ位置を含むページを識別し得るとすぐに開始されてもよい。この実施例では、先の実施例と比較して、書き込み動作を割り込むために利用可能な１つ又は複数のクロック周期があってもよい。従って、マイクロコントローラは、メモリアドレスの残りのビットを受信することと、読み出し動作のために内部検知動作を開始することとの同時処理を実行してもよい。このような同時処理は、例えば、改良された読み出し速度の利点を提供し得る。
図６は、実施形態に係る、メモリアレイのデータパーティションから読み出す処理６００のフローチャート図である。このような処理は、例えば、図３〜図５に示したタイミング図を用いて実行されてもよいが、請求項の主題はそのように限定されるものではない。ブロック６２０において、マイクロコントローラは、例えば、上記のように、メモリコントローラ及び／又はプロセッサによって提供され得る読み出しコマンドを受信してもよい。一実装において、このようなマイクロコントローラは、メモリアレイを備えるメモリデバイス内に組み込まれてもよい。マイクロコントローラは、読み出しコマンドのアドレス部分をシリアルに受信してもよく、メモリアドレスのＭＳＢで開始するとともに、ＬＳＢが受信されるまでメモリアドレスの残りのビットを受信し続ける。このようなアドレス部分は、データが読み出されるべきところからメモリアレイの標的位置を識別してもよい。ブロック６３０において、マイクロコントローラは、メモリアドレスの１つ又は複数のＭＳＢを受信した後に、どのパーティションが標的位置を含むかを決定してもよい。例えば、上記のように、マイクロコントローラは、メモリアドレスの３つの上位ビット（ＭＳＢｓ）を受信した後に、どのパーティションが標的位置を含むかを決定してもよい。どのパーティションが標的位置を含むかを知って、マイクロコントローラは、ひし形６４０におけるように、書き込み動作が同じパーティションに生じているかどうかを決定してもよい。このような書き込み動作が生じていない場合、処理６００は、マイクロコントローラがメモリアドレスの残りの部分を受信することを終了し得るブロック６４３に進行してもよい。ブロック６４８において、マイクロコントローラは、標的メモリ位置から読み出す処理を開始してもよい。例えば、このような処理は、上記のように、マイクロコントローラが、読み出しコマンドの標的メモリ位置を含むページを識別し得るとすぐに開始し得る内部検知動作を含んでもよい。他方で、このような書き込み動作が、標的位置のパーティションと同じパーティションに生じている場合、処理６００は、マイクロコントローラが書き込み動作を割り込む処理を開始するブロック６５０に進行してもよい。例えば、パーティションの書き込み動作に割り込むこのような処理は、アドレスを記憶することと、内部電圧を読み出し状態に戻すことと、書き込みの割り込みを完了することとを実行してもよい。ブロック６６０において、マイクロコントローラは、標的メモリ位置から読み出す処理を開始してもよい。例えば、このような処理は、上記のように、マイクロコントローラが、読み出しコマンドの標的メモリ位置を含むページを識別し得るとすぐに開始し得る内部検知動作を含んでもよい。ひし形６７０において、決定は、読み出し動作が完了したかどうかについてなされてもよい。もしそうでない場合、処理６００は、このような読み出し動作が終了することを待ってもよい。読み出し動作が完了する場合、処理６００は、マイクロコントローラが、先に割り込まれた書き込み動作を再開し得るブロック６８０に進行してもよい。例えば、パーティションの書き込み動作を再開するこのような処理は、記憶された書き込み動作のアドレスを取り出すことと、内部電圧を書き込み状態に戻すことと、パーティション制御を書き込み回路に開放することとを含んでもよい。勿論、処理６００のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
図７は、メモリデバイス７１０を含むコンピュータシステム７００の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び／又は他のコードを実行するために、１つ又は複数のプロセッサを備えてもよい。例えば、メモリデバイス７１０は、図２に示したような多数のデータパーティションを備えてもよい。コンピュータデバイス７０４は、メモリデバイス７１０を管理するように構成され得る任意のデバイス、アプリケーション、又は機械を表し得る。メモリデバイス７１０は、メモリコントローラ７１２及びメモリ７２２を含んでもよい。例示であって制限されるものではないが、コンピュータデバイス７０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、又はこれらと類似するような１つ又は複数のコンピュータデバイス及び／又はプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、又はこれらと類似するような１つ又は複数のパーソナルコンピュータデバイス又は通信デバイス及び／又は装置と、例えば、データベース又はデータ記憶サービスプロバイダ／システムのようなコンピュータシステム及び／又は関連するサービスプロバイダ能力と、及び／又はこれらの任意の組み合わせとを含んでもよい。
システム７００に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてもよいことが認識される。ゆえに、例示であって限定されるものではないが、コンピュータデバイス７０４は、バス７４０及びホスト又はメモリコントローラ７１２を通してメモリ７２２に動作的に連結される少なくとも１つの処理ユニット７２０を含んでもよい。処理ユニット７２０は、データコンピューティング手順又はデータコンピューティング処理の少なくとも一部を実行するように構成可能な１つ又は複数の回路を表す。例示であって限定されるものではないが、処理ユニット７２０は、１つ又は複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ、及びこれらと類似するもの、又はこれらの任意の組み合わせを含んでもよい。処理ユニット７２０は、メモリコントローラ７１２と通信するように構成されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス７４０上でメモリコントローラ７１２に送信されるコマンドを生成してもよい。このようなコマンドは、例えば、読み出しコマンド及び／又は書き込みコマンドを含んでもよい。メモリデバイス７１０は、例えば、同じメモリパーティションに書き込み処理を生じさせることを割り込むことによって読み出し処理を実行するために、上記の処理６００を実行し得るマイクロコントローラ７１５を備えてもよい。マイクロコントローラ７１５は、例えば、メモリアレイを含む同一ダイ上等のメモリ７２２に組み込まれてもよい。
メモリ７２２は、任意のデータストレージ機構を表す。メモリ７２２は、例えば、一次メモリ７２４及び／又は二次メモリ７２６を含んでもよい。一次メモリ７２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット７２０から離れて説明したが、一次メモリ７２４の全部又は一部は処理ユニット７２０内に備えられていてもよく、あるいは処理ユニット４２０と同じ場所に設置されているか、又は処理ユニット７２０に連結されてもよいと理解されるべきである。
二次メモリ７２６は、例えば、一次メモリと同一形式のメモリもしくは類似形式のメモリ、及び／又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態メモリドライブ等の１つ又は複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ７２６は動作可能的にコンピュータ可読媒体７２８から受信可能であってもよく、もしくは、コンピュータ可読媒体７２８に連結するように構成可能であってもよい。コンピュータ可読媒体７２８は、例えば、システム７００における１つ又は複数のデバイスに対するデータ、コード、及び／又は命令を送ることができ、かつ／又は、こうしたデータ、コード、及び／又は命令をアクセス可能にすることができる任意の媒体を含んでもよい。コンピュータデバイス７０４は、例えば、入力／出力７３２を含んでもよい。
特定の実施形態において、コンピュータシステム７００は、メモリアレイ７２４及びマイクロコントローラ７１５を備えるメモリデバイスを含んでもよい。このようなマイクロコントローラは、メモリアレイ７２４のメモリアドレスの第１の部分を含む読み出しコマンドを受信してもよく、メモリアドレスの第１の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込んでもよい。書き込み動作のこのような割り込みは、メモリアドレスの第２の部分を受信する間に実行されてもよい。コンピュータシステム７００はまた、１つ又は複数のアプリケーションをホストするとともに、例えば、メモリアレイ７２４のメモリセルにアクセスを提供するメモリコントローラ７１５に向けられた読み出しコマンドを開始するプロセッサを含んでもよい。
入力／出力７３２は、人及び／又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な１つ又は複数のデバイス又は機能、及び／又は、人及び／又は機械の出力を送出するように構成可能な、又は提供するように構成可能な１つ又は複数のデバイス又は機能を表す。例示であって限定されるものではないが、入力／出力デバイス７３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。
本明細書に使用されたように、用語「及び」、「及び／又は」、及び「又は」とは、少なくとも一部において、そのような用語が使用される文脈に応じてまた期待される様々な意味を含み得る。一般に、Ａ、Ｂ、又はＣのように、リストに関連するように使用された場合の「及び／又は」並びに「又は」とは、ここで排他的な意味に使用されたＡ、Ｂ、又はＣと同様に、ここで包括的な意味に使用されたＡ、Ｂ、及びＣを意味するように意図されてもよい。本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、１つ又は複数の実施形態において組み合わされてもよい。
現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。加えて、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。

Claims (20)

  1. メモリデバイスのメモリアドレスの第１の部分を含む読み出しコマンドを受信することと、
    前記メモリアドレスの前記第１の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込むことと、
    を含み、前記書き込み動作を前記割り込むことは、前記メモリアドレスの第２の部分を受信する間に実行されることを特徴とする方法。
  2. 更に、前記書き込み動作が割り込まれる間に、前記メモリアドレスにおいて前記メモリパーティションのコンテンツを読み出すことを含むことを特徴とする請求項１に記載の方法。
  3. 更に、前記メモリアドレスの最後の部分を受信することに先行して、前記メモリパーティションの前記コンテンツを読み出す内部検知動作を開始することを含むことを特徴とする請求項２に記載の方法。
  4. 前記書き込み動作を前記割り込むことは、前記メモリデバイスの内部マイクロコントローラによって開始されることを特徴とする請求項１に記載の方法。
  5. 前記読み出しコマンドを受信することは、シリアルに実行されることを特徴とする請求項１に記載の方法。
  6. 前記メモリデバイスは、相変化メモリ（ＰＣＭ）を備えることを特徴とする請求１に記載の方法。
  7. 前記書き込み動作は、前記メモリデバイスの内部動作によって開始されたことを特徴とする請求項１に記載の方法。
  8. 更に、前記メモリパーティションの前記コンテンツを前記読み出すことの完了後に前記書き込み動作を再開することを含むことを特徴とする請求項２に記載の方法。
  9. 前記書き込み動作を前記再開することは、前記メモリデバイスの内部マイクロコントローラによって開始されることを特徴とする請求項８に記載の方法。
  10. メモリアレイに接続する少なくとも１つのインターフェースと、
    メモリデバイスのメモリアドレスの第１の部分を含む読み出しコマンドを受信するとともに、
    前記メモリアドレスの前記第１の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込み、前記書き込み動作を前記割り込むことが、前記メモリアドレスの第２の部分を受信する間に実行される電子回路と、
    を具備することを特徴とするメモリデバイスのマイクロコントローラ。
  11. 更に、前記書き込み動作が割り込まれる間に、前記メモリアドレスにおいて前記メモリパーティションのコンテンツを読み出す電子回路を備えることを特徴とする請求項１０に記載のメモリデバイスのマイクロコントローラ。
  12. 更に、前記メモリアドレスの最後の部分を受信することに先行して、前記メモリパーティションの前記コンテンツを読み出す内部検知動作を開始する電子回路を備えることを特徴とする請求項１１に記載のメモリデバイスのマイクロコントローラ。
  13. 前記書き込み動作を前記割り込むことは、前記メモリデバイスの前記マイクロコントローラによって開始されることを特徴とする請求項１０に記載のメモリデバイスのマイクロコントローラ。
  14. 更に、前記メモリパーティションの前記コンテンツを前記読み出すことの完了後に前記書き込み動作を再開する回路を備え、前記書き込み動作を前記再開することは、前記メモリデバイスの前記マイクロコントローラによって開始されることを特徴とする請求項１１に記載のメモリデバイスのマイクロコントローラ。
  15. 前記メモリデバイスは、相変化メモリ（ＰＣＭ）を備えることを特徴とする請求１０に記載のメモリデバイスのマイクロコントローラ。
  16. メモリアレイを備えるメモリデバイスを備えるシステムであって、前記メモリデバイスは更に、
    メモリデバイスのメモリアドレスの第１の部分を含む読み出しコマンドを受信するとともに、
    前記メモリアドレスの前記第１の部分に対応するメモリパーティション内で実行されている書き込み動作を割り込み、前記書き込み動作を前記割り込むことが、前記メモリアドレスの第２の部分を受信する間に実行されるマイクロコントローラを備え、前記システムは更に、
    １つ又は複数のアプリケーションをホストするとともに、前記メモリアレイに対するアクセスを提供する前記マイクロコントローラに対して前記読み出しコマンドを開始するプロセッサを具備することを特徴とするシステム。
  17. 前記マイクロコントローラは、前記書き込み動作が割り込まれる間に、前記メモリアドレスにおいて前記メモリパーティションのコンテンツを読み出すように適合されることを特徴とする請求項１６に記載のシステム。
  18. 前記マイクロコントローラは、前記メモリアドレスの最後の部分を受信することに先行して、前記メモリパーティションの前記コンテンツを読み出す内部検知動作を開始するように適合されることを特徴とする請求項１７に記載のシステム。
  19. 前記書き込み動作を前記割り込むことは、前記マイクロコントローラによって開始されることを特徴とする請求項１６に記載のシステム。
  20. 前記マイクロコントローラは、前記メモリパーティションの前記コンテンツを前記読み出すことの完了後に前記書き込み動作を再開するように適合され、前記書き込み動作を前記再開することは、前記マイクロコントローラによって開始されることを特徴とする請求項１７に記載のシステム。
JP2011224349A 2010-11-16 2011-10-11 シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作 Active JP5344411B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/947,781 US8645637B2 (en) 2010-11-16 2010-11-16 Interruption of write memory operations to provide faster read access in a serial interface memory
US12/947,781 2010-11-16

Publications (2)

Publication Number Publication Date
JP2012108999A true JP2012108999A (ja) 2012-06-07
JP5344411B2 JP5344411B2 (ja) 2013-11-20

Family

ID=45999098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011224349A Active JP5344411B2 (ja) 2010-11-16 2011-10-11 シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作

Country Status (6)

Country Link
US (3) US8645637B2 (ja)
JP (1) JP5344411B2 (ja)
KR (1) KR20120052893A (ja)
CN (2) CN106294229B (ja)
DE (1) DE102011086098B4 (ja)
TW (1) TWI501235B (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7716510B2 (en) 2006-12-19 2010-05-11 Micron Technology, Inc. Timing synchronization circuit with loop counter
US7656745B2 (en) 2007-03-15 2010-02-02 Micron Technology, Inc. Circuit, system and method for controlling read latency
US8583987B2 (en) 2010-11-16 2013-11-12 Micron Technology, Inc. Method and apparatus to perform concurrent read and write memory operations
US8645637B2 (en) * 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory
US8984320B2 (en) 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
US8552776B2 (en) 2012-02-01 2013-10-08 Micron Technology, Inc. Apparatuses and methods for altering a forward path delay of a signal path
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
US9166579B2 (en) 2012-06-01 2015-10-20 Micron Technology, Inc. Methods and apparatuses for shifting data signals to match command signal delay
US10725997B1 (en) * 2012-06-18 2020-07-28 EMC IP Holding Company LLC Method and systems for concurrent collection and generation of shared data
US9054675B2 (en) 2012-06-22 2015-06-09 Micron Technology, Inc. Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US9329623B2 (en) 2012-08-22 2016-05-03 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal
US8913448B2 (en) 2012-10-25 2014-12-16 Micron Technology, Inc. Apparatuses and methods for capturing data in a memory
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9734097B2 (en) 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9141566B2 (en) * 2013-05-19 2015-09-22 Skymedi Corporation Method of accessing on-chip read only memory and computer system thereof
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
US9183904B2 (en) 2014-02-07 2015-11-10 Micron Technology, Inc. Apparatuses, memories, and methods for facilitating splitting of internal commands using a shared signal path
US9508417B2 (en) 2014-02-20 2016-11-29 Micron Technology, Inc. Methods and apparatuses for controlling timing paths and latency based on a loop delay
US9530473B2 (en) 2014-05-22 2016-12-27 Micron Technology, Inc. Apparatuses and methods for timing provision of a command to input circuitry
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
KR102261817B1 (ko) 2014-12-15 2021-06-07 삼성전자주식회사 다수의 레이어들을 포함하는 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작방법
US9734098B2 (en) 2015-03-31 2017-08-15 Sandisk Technologies Llc Memory bus management
US9531363B2 (en) 2015-04-28 2016-12-27 Micron Technology, Inc. Methods and apparatuses including command latency control circuit
US9813067B2 (en) 2015-06-10 2017-11-07 Micron Technology, Inc. Clock signal and supply voltage variation tracking
US9865317B2 (en) 2016-04-26 2018-01-09 Micron Technology, Inc. Methods and apparatuses including command delay adjustment circuit
US9601170B1 (en) 2016-04-26 2017-03-21 Micron Technology, Inc. Apparatuses and methods for adjusting a delay of a command signal path
KR20170136382A (ko) * 2016-06-01 2017-12-11 주식회사 맴레이 메모리 컨트롤러, 그리고 이를 포함하는 메모리 모듈 및 프로세서
KR101888405B1 (ko) 2016-06-01 2018-08-14 주식회사 맴레이 메모리 컨트롤러, 그리고 이를 포함하는 메모리 모듈 및 프로세서
US10936198B2 (en) 2016-07-26 2021-03-02 MemRay Corporation Resistance switching memory-based coprocessor and computing device including the same
KR101944037B1 (ko) * 2017-09-04 2019-01-30 주식회사 맴레이 저항 변화 메모리 기반 가속기
US10929059B2 (en) * 2016-07-26 2021-02-23 MemRay Corporation Resistance switching memory-based accelerator
US9997220B2 (en) 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
JP2018045741A (ja) * 2016-09-12 2018-03-22 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
CN107436737A (zh) * 2017-08-14 2017-12-05 郑州云海信息技术有限公司 一种固态硬盘中处理suspend操作优化的方法和系统
KR20190040598A (ko) * 2017-10-11 2019-04-19 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작방법
KR101936951B1 (ko) * 2018-04-11 2019-01-11 주식회사 맴레이 메모리 제어 장치 및 이를 포함하는 메모리 시스템
US10929056B2 (en) 2018-12-28 2021-02-23 Micron Technology, Inc. Interruption of program operations at a memory sub-system
CN111506530A (zh) * 2019-01-30 2020-08-07 智原科技股份有限公司 中断管理系统及其管理方法
US10957393B2 (en) 2019-06-27 2021-03-23 Micron Technology, Inc. Apparatus and methods for performing concurrent access operations on different groupings of memory cells
KR20220143928A (ko) 2020-02-27 2022-10-25 마이크론 테크놀로지, 인크. 어드레스 기반 메모리 성능을 위한 장치 및 방법
EP3885646A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Waveguide network
EP3886091A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Holographic storage
EP3886092A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Holographic storage
EP3886093A1 (en) 2020-03-26 2021-09-29 Microsoft Technology Licensing, LLC Optical data transfer
US11551746B2 (en) * 2020-11-19 2023-01-10 Micron Technology, Inc. Apparatuses including memory regions having different access speeds and methods for using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173773A (ja) * 1997-07-03 1999-03-16 Samsung Electron Co Ltd 半導体装置
JP2003114825A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd メモリ制御方法、その制御方法を用いたメモリ制御回路、及びそのメモリ制御回路を搭載する集積回路
US20090303807A1 (en) * 2008-06-05 2009-12-10 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor system having the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2726934B1 (fr) * 1994-11-10 1997-01-17 Sgs Thomson Microelectronics Procede de lecture anticipee de memoire a acces serie et memoire s'y rapportant
FR2805653A1 (fr) * 2000-02-28 2001-08-31 St Microelectronics Sa Memoire serie programmable et effacable electriquement a lecture par anticipation
KR100481857B1 (ko) * 2002-08-14 2005-04-11 삼성전자주식회사 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치
FR2874734A1 (fr) * 2004-08-26 2006-03-03 St Microelectronics Sa Procede de lecture de cellules memoire programmables et effacables electriquement, a precharge anticipee de lignes de bit
EP1835508B1 (en) 2006-03-16 2012-01-18 Samsung Electronics Co., Ltd. Pram and associated operation method and system
US7606111B2 (en) * 2007-04-26 2009-10-20 Super Talent Electronics, Inc. Synchronous page-mode phase-change memory with ECC and RAM cache
US8149643B2 (en) * 2008-10-23 2012-04-03 Cypress Semiconductor Corporation Memory device and method
CN101882468B (zh) * 2009-05-08 2012-12-26 旺宏电子股份有限公司 地址信号传输方法及存储器系统
US8645637B2 (en) * 2010-11-16 2014-02-04 Micron Technology, Inc. Interruption of write memory operations to provide faster read access in a serial interface memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173773A (ja) * 1997-07-03 1999-03-16 Samsung Electron Co Ltd 半導体装置
JP2003114825A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd メモリ制御方法、その制御方法を用いたメモリ制御回路、及びそのメモリ制御回路を搭載する集積回路
US20090303807A1 (en) * 2008-06-05 2009-12-10 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor system having the same

Also Published As

Publication number Publication date
US9442867B2 (en) 2016-09-13
US8645637B2 (en) 2014-02-04
US20140250249A1 (en) 2014-09-04
US10248592B2 (en) 2019-04-02
JP5344411B2 (ja) 2013-11-20
US20170031851A1 (en) 2017-02-02
DE102011086098A1 (de) 2012-05-16
TW201222549A (en) 2012-06-01
CN106294229A (zh) 2017-01-04
DE102011086098B4 (de) 2023-05-04
CN102543179A (zh) 2012-07-04
CN106294229B (zh) 2019-06-14
TWI501235B (zh) 2015-09-21
KR20120052893A (ko) 2012-05-24
US20120124317A1 (en) 2012-05-17
CN102543179B (zh) 2016-09-07

Similar Documents

Publication Publication Date Title
JP5344411B2 (ja) シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作
US11150837B2 (en) Method, device and system for processing sequential groups of buffered write data
US9576662B2 (en) Phase change memory in a dual inline memory module
US10509602B2 (en) Data storage device and operating method thereof
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US11249897B2 (en) Data storage device and operating method thereof
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
US8085584B1 (en) Memory to store user-configurable data polarity
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20190205038A1 (en) Data storage apparatus, operating method thereof, and data processing system including the same
US10747462B2 (en) Data processing system and operating method thereof
KR20190125922A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9990311B2 (en) Peripheral interface circuit
KR101070511B1 (ko) Ｓｓｄ 컨트롤러 및 ｓｓｄ 컨트롤러의 동작 방법
JP5464527B2 (ja) 不揮発性メモリの読み出し動作変更
US20140149646A1 (en) Memory systems including flash memories, first buffer memories, second buffer memories and memory controllers and methods for operating the same
KR20210028405A (ko) 서치 회로 및 컨트롤러
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10698786B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
US20240184712A1 (en) Memory system with improved map table update efficiency, memory controller therefor, and operating method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130412

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

R150 Certificate of patent or registration of utility model

Ref document number: 5344411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250