[go: up one dir, main page]

JP2012175049A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012175049A
JP2012175049A JP2011038439A JP2011038439A JP2012175049A JP 2012175049 A JP2012175049 A JP 2012175049A JP 2011038439 A JP2011038439 A JP 2011038439A JP 2011038439 A JP2011038439 A JP 2011038439A JP 2012175049 A JP2012175049 A JP 2012175049A
Authority
JP
Japan
Prior art keywords
substrate
layer
semiconductor device
photodiode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011038439A
Other languages
English (en)
Other versions
JP5665599B2 (ja
Inventor
Satoshi Hongo
悟史 本郷
Kazuma Tanida
一真 谷田
Tetsuhiro Hori
哲浩 堀
Kenji Takahashi
健司 高橋
Hideo Numata
英夫 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011038439A priority Critical patent/JP5665599B2/ja
Priority to US13/368,930 priority patent/US8980671B2/en
Priority to TW101105357A priority patent/TWI479605B/zh
Priority to CN201210043827.1A priority patent/CN102651379B/zh
Publication of JP2012175049A publication Critical patent/JP2012175049A/ja
Application granted granted Critical
Publication of JP5665599B2 publication Critical patent/JP5665599B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ウェハの結晶方位起因の応力による配線層のずれを効果的に抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法は、第１の基板１の主表面上にフォトダイオード含んだ活性領域であるフォトダイオード層４を形成する工程と、前記フォトダイオード層４の上に、配線７０、７１およびそれを覆う絶縁層６を含む配線層７を形成する工程と、前記配線層７の上に絶縁膜８を形成する工程を備える。実施形態の半導体装置の製造方法は、前記フォトダイオード層４の結晶方位と第２の基板２の結晶方位とが一致するように、前記第１の基板１の前記絶縁膜８に前記第２の基板２を接合する工程をさらに備える。
【選択図】図４

Description

本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
裏面照射型ＣＭＯＳイメージセンサでは、配線層を形成したデバイスウェハとそれを支持するための支持ウェハを直接接合方式にて貼り合せ、その後にデバイスウェハのＳｉを除去してパッケージへの電極取り出しのための配線層を作製する必要がある。
デバイスウェハのＳｉを除去後にリソグラフィー工程を行うと、配線層が本来正しい位置より１０〜５００ｎｍ程度ずれている問題がある。特にＣＭＯＳイメージセンサでは、カラーフィルタ工程の許容位置ずれ量が厳しく、分光特性に影響するため、ウェハ歩留まりに直接影響する。
特開平５−１０９５９４号公報
しかしながら、従来技術では、上述した位置ずれを効果的に抑制することができないという問題がある。
本発明の一つの実施形態は、ウェハの結晶方位起因の応力による配線層のずれを効果的に抑制することが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一つの実施形態の半導体装置の製造方法は、第１の基板の主表面上にフォトダイオード含んだ活性領域であるフォトダイオード層を形成する工程と、前記フォトダイオード層の上に、配線およびそれを覆う絶縁層を含む配線層を形成する工程と、前記配線層の上に絶縁膜を形成する工程を備える。実施形態の半導体装置の製造方法は、前記フォトダイオード層の結晶方位と第２の基板の結晶方位とが一致するように、前記第１の基板の前記絶縁膜に前記第２の基板を接合する工程をさらに備える。
図１は、第１及び第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図２は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図３は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図４は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図５は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図６は、第１の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図７は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図８は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図９は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図１０は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図１１は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図１２は、第２の実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
本実施形態の半導体装置の製造方法は、例えば裏面照射型ＣＭＯＳイメージセンサの製造方法に適用可能である。本実施形態の半導体装置の製造方法を以下に図１乃至図６の断面図を用いて説明する。
デバイスウエハとしての第１の基板１としては、例えば、ＳＯＩウェハや多層エピタキシャル（Epitaxial）基板を用いる。図１は、ＳＯＩウェハを第１の基板１として用いた場合の断面図を示す。第１の基板１は、シリコン層１０、後述するエッチストッパ層３として機能するＢＯＸ酸化膜、シリコン層４からなる。
シリコン層４（フォトダイオード層）に対して、リソグラフィー工程、成膜工程、エッチング工程、イオン注入工程などのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）と呼ばれる工程を繰り返すことで、活性層を形成し、さらに活性層にトランジスタやフォトダイオード等のデバイスを作製する。
次に、図２に示すようにＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）と呼ばれる工程にて電気接続のための配線層７を形成する。例えば、配線層７の配線７０はダマシン構造のＣｕでも良い。また、上部配線７１はＡｌを用いても良い。配線７０、上部配線７１を覆う絶縁層６は例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜である。
配線層７形成後の最表面は接合面となるため、平坦にする必要がある。例えば、絶縁膜８を形成する工程（ＣＶＤ、塗布など）と研削する工程（ＣＭＰ（Chemical Mechanical Polish）、ＲＩＥなど）を繰り返すことで、図３に示すような平坦な最表面となる絶縁膜８を形成する。配線層７がダマシン構造のＣｕ配線のみを含む場合は、ダマシン構造を作る際にＣＭＰで平坦化されているため、最表面を必ずしも再度平坦にする必要はない。
また、接合面の絶縁膜８は酸化膜でも良く、ＴＥＯＳなどを材料としたＳｉＯ2やＬｏｗ−ｋ膜を用いても良い。
上述した工程を経た第１の基板１を、図４に示すように支持ウェハである第２の基板２と貼り合わせる。ここで第１の基板１のシリコン層４（フォトダイオード層）の結晶方位と第２の基板２の結晶方位が同じ向きとなるように貼り合わせる。例えば図４に示すようにノッチから見た矢印方向が＜１００＞方向となる基板同士をそれぞれのノッチが揃うように貼り合わせて結晶方位を合致させる。シリコン層１０とシリコン層４の結晶方位が揃っている（同じ）場合は、第１の基板１と第２の基板２の２つの基板同士を位置ずれなくアライメントさせることになる。揃える結晶方位の方向は必ずしも＜１００＞方向同士でなくてもよく、基板の内部応力緩和ができるのであれば、＜１１０＞方向同士或いは他の方向同士であっても同じ方向に揃っていればよい。なお、第２の基板２にＳＯＩ基板を用いてもよい。
第２の基板２の表面は、たとえば未加工の基板表面であっても良い。また、一度膜を成膜した表面をＲＩＥなどでドライエッチングし基板表面を露出させた面でも良い。また、ＴＥＯＳを材料としたＳｉＯ2や熱酸化ＳｉＯ2膜などを第２の基板２の接合表面としても良い。また、第２の基板２は、配線層の上に絶縁層が形成された面を接合面としてもよい。
第１の基板１と第２の基板２の基板を貼り合せる工程では、接合面を洗浄する工程、接合面を活性化する工程、接合面を再度洗浄する工程を有する（図示せず）。接合面を洗浄する工程では、アルカリ、酸洗浄などの金属汚染を除去する洗浄や有機物を除去するＯ3処理などの洗浄を行う。また、ダストを除去するために２流体洗浄やメガソニック（Mega Sonic）洗浄を用いても良い。
また、接合面を活性化する工程ではイオンビーム、イオンガンやＲＩＥなどのプラズマ処理を用いても良い。活性化に使用するガスは例えば、Ａｒ、Ｎ2、Ｏ2、Ｈ2などを用いて表面にダメージを与えにくい条件で活性化させる。当然、ガス種は混合させても単独でも良い。
上記活性化後、接合面を再度洗浄する工程では、主に活性化工程で付着したダストを除去するために、２流体洗浄、メガソニック（Mega Sonic）洗浄、水洗のみなど活性化層へダメージを与えない洗浄方法を用いる。活性化から貼合までを真空中で連続して行う場合は、当然ながら再洗浄は行わない。また、活性化から貼合までの清浄度が十分に高い場合は再洗浄を省略してもよい。
貼合では、図４に示すように第１の基板１（のシリコン層４）と第２の基板２の２つの基板同士を位置ずれなくアライメントさせた後、例えば中央部を加圧し自発接合のボンディングウェーブ（Bonding Wave）が同心円状に進展するように貼り合せる。その際のアライメントにはメカニカル、外形認識、マーク合せ方式などを用いてum以下の精度で合せる必要がある。
貼り合せた後、必要に応じて基板同士の位置ずれ測定（XYθ）、ボイド検査を実施し貼合の出来栄えを検査する。位置ずれ検査は透過方式の外形検出、反射方式のエッジ検出などを用いる。また、ボイド検査では、赤外線（IR）、超音波（SAT）、X線などを用いる。
第１の基板１と第２の基板２を貼り合せた基板は、200〜1000℃の高温で数時間アニールし接合強度を向上させる。一般的に高温なほど強度が高くなる傾向にあるが、ＦＥＯＬ材料の耐熱温度を考えると400℃前後で数時間が限界である。また、貼り合せ直後強度が十分に高い場合は、アニールの省略、低温化、短時間化が可能である。
その後、図５に示すように第一の基板１の側を機械研削によるＢＳＧ（Back Side Grind）や薬液処理（フッ硝酸、ＫＯＨ、ＴＭＡＨ）などにて薄化する。薄化工程では例えばエッチストッパ層３や厚さ制御にて終点検出を行い面内均一性、荒さなどを精度管理しながら加工する。特にエッチストッパ層３を用いる場合は、ＳＯＩウェハのＢＯＸ酸化膜や多層エピタキシャル（Epitaxial）基板の濃度差をエッチストッパ層３に用いる。その後、必要に応じてＲＩＥや薬液にてエッチストッパ層３は除去する（図６）。
その後、図６のシリコン層４の上にパッケージへの電極を取り出すためのパッド（Pad）を形成する（以下図示せず）。例えば、リソグラフィーとＣＶＤ、スパッタによる配線層形成や上部配線７１をＲＩＥなどで露出させることでパッドを作製することができる。その際、回路部の遮光層などを同時に形成しても良い。また、センサ特性が向上できる膜をセンサ上に形成しても良い。
その後、反射防止膜、カラーフィルタ（ＣＦ：Color Filter）、マイクロレンズを形成することでウェハ工程を呼ばれる工程が完了する。続いて、後工程と呼ばれるパッケージ工程にて、ダイシングによる個辺化、セラミックパッケージなどへのマウント、ワイヤボンディングによる電極とパッケージ間の電気接続、保護ガラスの搭載、樹脂封止することでセンサ半導体装置としての機能が完成する。
本実施形態により、フォトダイオード層を形成したウェハのノッチの結晶方位と支持ウェハのノッチの結晶方位を同方位にすることで、結晶方位依存のヤング率差による応力を低減し、接合後のパターン変形を抑制することが可能となる。即ち、ウェハの結晶方位起因の応力による配線層のずれ（パターン歪み）を低減でき、ずれ量の厳しい工程の特性向上と歩留まり向上が可能となる。
（第２の実施形態）
本実施形態の半導体装置の製造方法は、例えば裏面照射型ＣＭＯＳイメージセンサの製造方法に適用可能である。本実施形態の半導体装置の製造方法を以下に図１、図７乃至図１２の断面図を用いて説明する。
デバイスウエハとしての第１の基板１としては、図１に示したように例えば、ＳＯＩウェハや多層エピタキシャル（Epitaxial）基板を用いる。第１の基板１は、シリコン層１０、後述するエッチストッパ層３として機能するＢＯＸ酸化膜、シリコン層４からなる。
シリコン層４（フォトダイオード層）に対して、リソグラフィー工程、成膜工程、エッチング工程、イオン注入工程などのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）と呼ばれる工程を繰り返すことで、活性層を形成し、さらに活性層にトランジスタやフォトダイオード等のデバイスを作製する。
本実施形態においては、その後、図７に示すようにシリコン層４のフォトダイオードの周囲に、この後の第１の基板１の除去工程のあと裏面との電気接続を取るために貫通電極５を形成する。貫通電極５は例えば、ＤＴ(Deep Trench)などの側壁を導電膜で被覆した側面導通やＤＴを導電性材料で埋めた構造が利用できる。
その後、図８に示すようにＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）と呼ばれる工程にて電気接続のための配線層７を形成する。例えば、配線層７の配線７０はダマシン構造のＣｕでも良い。また、上部配線７１はＡｌを用いても良い。配線７０、上部配線７１を覆う絶縁層６は例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）膜である。
配線層７形成後の最表面は接合面となるため、平坦にする必要がある。例えば、絶縁膜８を形成する工程（ＣＶＤ、塗布など）と研削する工程（ＣＭＰ（Chemical Mechanical Polish）、ＲＩＥなど）を繰り返すことで、図９に示すような平坦な最表面となる絶縁膜８を形成する。配線層７がダマシン構造のＣｕ配線のみを含む場合は、ダマシン構造を作る際にＣＭＰで平坦化されているため、最表面を必ずしも再度平坦にする必要はない。
また、接合面の絶縁膜８は酸化膜でも良く、ＴＥＯＳなどを材料としたＳｉＯ2やＬｏｗ−ｋ膜を用いても良い。このように、第１の基板１の表面は、フォトダイオード層４の上にトランジスタ等を形成した層や電気接続のための配線層７が形成され、その上層を絶縁膜８で覆い接合面としている。
上述した工程を経た第１の基板１を、図１０に示すように支持ウェハである第２の基板２と貼り合わせる。ここで第１の基板１のシリコン層４（フォトダイオード層）の結晶方位と第２の基板２の結晶方位が同じ向きとなるように貼り合わせる。例えば図１０に示すようにノッチから見た矢印方向が＜１００＞方向となる基板同士をそれぞれのノッチが揃うように貼り合わせて結晶方位を合致させる。シリコン層１０とシリコン層４の結晶方位が揃っている（同じ）場合は、第１の基板１と第２の基板２の２つの基板同士を位置ずれなくアライメントさせることになる。揃える結晶方位の方向は必ずしも＜１００＞方向同士でなくてもよく、基板の内部応力緩和ができるのであれば、＜１１０＞方向同士或いは他の方向同士であっても同じ方向に揃っていればよい。なお、第２の基板２にＳＯＩ基板を用いてもよい。
第２の基板２の表面は、たとえば未加工の基板表面であっても良い。また、一度膜を成膜した表面をＲＩＥなどでドライエッチングし基板表面を露出させた面でも良い。また、ＴＥＯＳを材料としたＳｉＯ2や熱酸化ＳｉＯ2膜などを第２の基板２の接合表面としても良い。また、第２の基板２は、配線層の上に絶縁層が形成された面を接合面としてもよい。
第１の基板１と第２の基板２の基板を貼り合せる工程およびアニールなどの詳細は第１の実施形態と同様である。第１の基板１と第２の基板２を貼り合せた後は、図１１に示すように第１の基板１の側を機械研削によるＢＳＧ（Back Side Grind）や薬液処理（フッ硝酸、ＫＯＨ、ＴＭＡＨ）などにて薄化する。薄化工程では例えばエッチストッパ層３や厚さ制御にて終点検出を行い面内均一性、荒さなどを精度管理しながら加工する。特にエッチストッパ層３を用いる場合は、ＳＯＩウェハのＢＯＸ酸化膜や多層エピタキシャル（Epitaxial）基板の濃度差をエッチストッパ層３に用いる。
その後、図１２に示すようにＲＩＥや薬液にてエッチストッパ層３を除去して、貫通電極５を露出させる工程では、次の工程でパッドおよび配線を作る際のリソグラフィー工程でアライメントマークが容易に検出できる段差を確保したり、アライメントマークが容易に検出できる構造にする必要がある。
その後、図１２のシリコン層４の上に貫通電極５からパッケージへの電極を取り出すため、パッドを形成する必要がある（以下図示せず）。一般的にパッドにはＡｌ配線が用いられ、貫通電極５の直上、または貫通電極５より外周部に形成する。例えば、リソグラフィーとＣＶＤ、スパッタによる配線層形成によりパッドを作製することができる。その際、回路部の遮光層などを同時に形成しても良い。また、センサ特性が向上できる膜をセンサ上に形成しても良い。
その後、反射防止膜、カラーフィルタ、マイクロレンズを形成することでウェハ工程を呼ばれる工程が完了する。続いて、後工程と呼ばれるパッケージ工程にて、ダイシングによる個辺化、セラミックパッケージなどへのマウント、ワイヤボンディングによる電極とパッケージ間の電気接続、保護ガラスの搭載、樹脂封止することでセンサ半導体装置としての機能が完成する。
薄化後のリソグラフィー工程では、精度良くマスクとアライメントマークを合せる必要がある。本工程の合せ精度が悪いとフォトダイオードとカラーフィルタのずれ量が増大し、画素特性が劣化する。ただし、ＣＦ工程の合せ基準が薄化前のマークを基準とする際はその限りではない。
ＣＦ工程における合わせ精度を十分に確保するには、基準となるマークがフォトダイオードからずれていない必要がある。即ち、貫通電極５形成のためのＤＴが形成された層の応力・歪みの低減が必要である。基準マークには、例えばＤＴマークや薄化後の最初のリソグラフィー工程のマークが用いられる。基準マークとフォトダイオードのずれを小さくするには、リソグラフィー工程の合せ精度だけでなく、第１の基板１と第２の基板２を貼り合せる際の内部応力を小さくすること、すなわち第１の基板１自体の内部応力が小さいことが重要である。これにより貼り合せによる歪みを小さくすることができ、歩留まり、センサ性能が向上する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 第１の基板、２ 第２の基板、３ エッチストッパ層、４ シリコン層（フォトダイオード層）、５ 貫通電極、６ 絶縁層、７ 配線層、８ 絶縁膜、１０ シリコン層、７０ 配線、７１ 上部配線。

Claims (5)

  1. 第１の基板の主表面上にフォトダイオード含んだ活性領域であるフォトダイオード層を形成する工程と、
    前記フォトダイオード層の上に、配線およびそれを覆う絶縁層を含む配線層を形成する工程と、
    前記配線層の上に絶縁膜を形成する工程と、
    前記フォトダイオード層の結晶方位と第２の基板の結晶方位とが一致するように、前記第１の基板の前記絶縁膜に前記第２の基板を接合する工程を
    備えることを特徴とする半導体装置の製造方法。
  2. 前記フォトダイオード層の結晶方位と第２の基板の結晶方位とが一致した方向は、＜１００＞方向である
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 基板と、
    前記基板の主表面上に形成された絶縁膜と、
    前記絶縁膜の上に形成され、絶縁層で覆われた配線層と、
    前記配線層の上に形成され、前記基板と結晶方位が一致しているフォトダイオード層を
    備えることを特徴とする半導体装置。
  4. 前記フォトダイオード層は、貫通電極を
    さらに備えることを特徴とする請求項３に記載の半導体装置。
  5. 前記結晶方位が一致している方向は＜１００＞方向である
    ことを特徴とする請求項３または４に記載の半導体装置。
JP2011038439A 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法 Expired - Fee Related JP5665599B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011038439A JP5665599B2 (ja) 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法
US13/368,930 US8980671B2 (en) 2011-02-24 2012-02-08 Semiconductor device and manufacturing method of semiconductor device
TW101105357A TWI479605B (zh) 2011-02-24 2012-02-17 Semiconductor device and method for manufacturing semiconductor device
CN201210043827.1A CN102651379B (zh) 2011-02-24 2012-02-23 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011038439A JP5665599B2 (ja) 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012175049A true JP2012175049A (ja) 2012-09-10
JP5665599B2 JP5665599B2 (ja) 2015-02-04

Family

ID=46693341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011038439A Expired - Fee Related JP5665599B2 (ja) 2011-02-24 2011-02-24 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US8980671B2 (ja)
JP (1) JP5665599B2 (ja)
CN (1) CN102651379B (ja)
TW (1) TWI479605B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103291A (ja) * 2012-11-21 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法
WO2015194249A1 (ja) * 2014-06-20 2015-12-23 オリンパス株式会社 半導体装置および半導体装置の製造方法
JP2017152730A (ja) * 2017-05-01 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017220673A (ja) * 2017-07-24 2017-12-14 ルネサスエレクトロニクス株式会社 撮像装置の製造方法および撮像装置
JP2022088667A (ja) * 2014-12-10 2022-06-14 株式会社ニコン 基板重ね合わせ装置および基板処理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10270003B2 (en) * 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9054004B2 (en) * 2013-09-18 2015-06-09 Taiwan Semiconductor Manufacturing Company Limited Pixel isolation structures in backside illuminated image sensors
JP6529679B2 (ja) * 2017-05-22 2019-06-12 三菱電機株式会社 赤外線撮像素子、赤外線撮像アレイおよび赤外線撮像素子の製造方法
EP3878004A4 (en) * 2018-11-06 2022-10-19 Shenzhen Xpectvision Technology Co., Ltd. METHODS OF PACKAGING SEMICONDUCTOR DEVICES
KR20220170132A (ko) 2021-06-22 2022-12-29 삼성전자주식회사 이미지 센서
CN121237702A (zh) * 2025-12-03 2025-12-30 上海车仪田科技有限公司 用于无等离子体刻蚀工艺的刻蚀终点检测方法及检测系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH05109594A (ja) * 1991-10-18 1993-04-30 Hitachi Ltd 半導体基板、その製造方法および半導体装置
JPH10144954A (ja) * 1996-11-12 1998-05-29 Yokogawa Electric Corp 半導体デバイスの製造方法
JP2001093787A (ja) * 1999-09-21 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せｓｏｉウェーハの接合方法およびその装置
JP2002305291A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2007220781A (ja) * 2006-02-15 2007-08-30 Fujikura Ltd 貫通電極基板及びその製造方法
JP2007324629A (ja) * 2007-09-07 2007-12-13 Sony Corp 固体撮像素子及び固体撮像素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2512243B2 (ja) 1991-03-29 1996-07-03 信越半導体株式会社 半導体素子形成用基板の製造方法
JP2002134374A (ja) 2000-10-25 2002-05-10 Mitsubishi Electric Corp 半導体ウェハ、その製造方法およびその製造装置
JP2004119943A (ja) 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP4046067B2 (ja) 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP2005259828A (ja) 2004-03-10 2005-09-22 Sony Corp 固体撮像素子及びその製造方法
US7060592B2 (en) * 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
KR100825808B1 (ko) 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
JP5286820B2 (ja) * 2008-02-22 2013-09-11 ソニー株式会社 固体撮像素子の製造方法
KR20100004174A (ko) * 2008-07-03 2010-01-13 삼성전자주식회사 이미지 센서 및 그 제조 방법, 상기 이미지 센서를포함하는 장치 및 그 제조 방법, 이미지 센서 제조용 기판및 그 제조 방법
JP5347520B2 (ja) 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
CN101604657B (zh) 2009-06-19 2011-02-09 上海新傲科技股份有限公司 制备双埋层绝缘体上硅衬底的方法
JP2011205074A (ja) 2010-03-03 2011-10-13 Toshiba Corp 半導体製造装置
JP2011258740A (ja) 2010-06-09 2011-12-22 Toshiba Corp 半導体装置、カメラモジュールおよび半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228710A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 半導体装置
JPH05109594A (ja) * 1991-10-18 1993-04-30 Hitachi Ltd 半導体基板、その製造方法および半導体装置
JPH10144954A (ja) * 1996-11-12 1998-05-29 Yokogawa Electric Corp 半導体デバイスの製造方法
JP2001093787A (ja) * 1999-09-21 2001-04-06 Komatsu Electronic Metals Co Ltd 貼り合せｓｏｉウェーハの接合方法およびその装置
JP2002305291A (ja) * 2001-04-06 2002-10-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003347522A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2007220781A (ja) * 2006-02-15 2007-08-30 Fujikura Ltd 貫通電極基板及びその製造方法
JP2007324629A (ja) * 2007-09-07 2007-12-13 Sony Corp 固体撮像素子及び固体撮像素子の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014103291A (ja) * 2012-11-21 2014-06-05 Renesas Electronics Corp 半導体装置の製造方法
US9608034B2 (en) 2012-11-21 2017-03-28 Renesas Electronics Corporation Manufacturing method of back illumination CMOS image sensor device using wafer bonding
WO2015194249A1 (ja) * 2014-06-20 2015-12-23 オリンパス株式会社 半導体装置および半導体装置の製造方法
US9954027B2 (en) 2014-06-20 2018-04-24 Olympus Corporation Image pickup device and manufacturing method for image pickup device by stacking/bonding of crystalline silicon substrates
JP2022088667A (ja) * 2014-12-10 2022-06-14 株式会社ニコン 基板重ね合わせ装置および基板処理方法
JP7494875B2 (ja) 2014-12-10 2024-06-04 株式会社ニコン 基板重ね合わせ装置および基板処理方法
JP2017152730A (ja) * 2017-05-01 2017-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017220673A (ja) * 2017-07-24 2017-12-14 ルネサスエレクトロニクス株式会社 撮像装置の製造方法および撮像装置

Also Published As

Publication number Publication date
US20120217600A1 (en) 2012-08-30
JP5665599B2 (ja) 2015-02-04
TWI479605B (zh) 2015-04-01
US8980671B2 (en) 2015-03-17
CN102651379B (zh) 2015-09-02
TW201241964A (en) 2012-10-16
CN102651379A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5665599B2 (ja) 半導体装置および半導体装置の製造方法
US8946797B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, apparatus for manufacturing semiconductor device, method of manufacturing semiconductor device, and electronic device
US10249672B2 (en) Image pickup apparatus, semiconductor apparatus, and image pickup unit
CN102790058B (zh) 带有接合焊盘的半导体器件及其制造方法
CN102832223B (zh) 晶圆减薄方法
JP2013062382A (ja) 半導体装置およびその製造方法
TWI453905B (zh) Manufacturing method of semiconductor device
JP2009099875A (ja) 半導体装置の製造方法
US9859326B2 (en) Semiconductor devices, image sensors, and methods of manufacture thereof
US7670863B2 (en) Method of fabricating complementary metal oxide silicon image sensor
US7985613B2 (en) Method for manufacturing back side illumination image sensor
US20180130846A1 (en) Semiconductor device
TWI723378B (zh) 絕緣體上覆矽基板的製造方法及半導體裝置
JP5279782B2 (ja) 半導体装置の製造方法
JP5444648B2 (ja) 半導体装置の製造方法
US20160035766A1 (en) Semiconductor device and manufacturing method thereof
KR101379844B1 (ko) 후면 수광 이미지 센서의 제조방법
JP6300662B2 (ja) 半導体装置および半導体装置の製造方法
JP2018148155A (ja) 電子部品及びその製造方法
JP2012204543A (ja) 半導体装置およびその製造方法
CN101009244A (zh) 影像传感器的制造方法
JP2014067937A (ja) マイクロ構造体加工用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R151 Written notification of patent or utility model registration

Ref document number: 5665599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees