JP2012039386A

JP2012039386A - 時間検出回路、ａｄ変換器、および固体撮像装置

Info

Publication number: JP2012039386A
Application number: JP2010177756A
Authority: JP
Inventors: Yoshio Hagiwara; 義雄萩原
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2010-08-06
Filing date: 2010-08-06
Publication date: 2012-02-23
Anticipated expiration: 2030-08-06
Also published as: CN103053115A; JP5536584B2; US8994575B2; US20130146751A1; WO2012017730A1; CN103053115B

Abstract

【課題】消費電流を低減することができる時間検出回路、AD変換器、および固体撮像装置を提供する。
【解決手段】遅延部30は、入力信号を遅延させて出力する複数の遅延ユニットを有し、第１のパルスの入力に係る第１のタイミングで動作を開始する。ラッチ部33は、複数の遅延ユニットの論理状態をラッチする。カウント部34は、複数の遅延ユニットのいずれかから出力されるクロックに基づいてカウントを行い、カウント値をラッチする。信号生成部32は、第２のパルスの入力に係る第２のタイミングでラッチ部33を有効にし、第２のタイミングから所定の時間だけ経過した第３のタイミングでラッチ部33およびカウント部34にラッチを実行させる。
【選択図】図１

Description

本発明は、時間検出回路およびそれを用いたAD変換器、固体撮像装置に関する。

従来の時間検出回路の一例として、図8に示した構成（例えば、特許文献1，2参照）が知られている。初めに、図8の時間検出回路の構成および動作について説明する。

図8は、従来例に係る時間検出回路の構成を示している。図8に示す時間検出回路は、遅延部30、比較部31、ラッチ部33、およびカウント部34で構成される。遅延部30は、入力信号を遅延させて出力する複数の遅延ユニットDU[0]〜DU[7]を有する。先頭の遅延ユニットDU[0]にスタートパルス（=StartP）が入力される。比較部31は、時間検出の対象となるアナログ信号Signalと、時間の経過と共に減少するランプ波Rampとが入力され、アナログ信号Signalとランプ波Rampを比較した結果を示す信号を出力する電圧比較器を有する。ラッチ部33は、遅延部30の出力CK0〜CK7の論理状態をラッチするラッチ回路D_0〜D_7を有する。カウント部34は、遅延部30からの出力CK7に基づいてカウントを行うカウンタ回路を有する。

比較部31において、アナログ信号Signalの振幅に応じたタイムインターバル（時間軸方向の大きさ）が生成される。バッファ回路は、入力信号を反転して出力する反転バッファ回路である。ここでは、本明細書中の説明を理解し易くするために反転バッファ回路の構成としている。

ラッチ部33を構成するラッチ回路D_0〜D_7は、バッファ回路の出力HoldがHighのときにイネーブル（有効）状態であり、遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7をそのまま出力する。また、ラッチ回路D_0〜D_7は、バッファ回路の出力HoldがHighからLowに遷移するときにディスエーブル（無効）状態となり、そのときの遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7に応じた論理状態をラッチする。

制御信号RSTは、カウント部34を構成するカウンタ回路のリセット動作を行うための信号である。尚、カウント部34のカウント結果の論理状態をラッチするカウントラッチ回路を明示していないが、ラッチ機能を有するカウンタ回路を用いることにより、カウンタ回路がカウントラッチ回路を兼ねている。

次に、従来例の動作について説明する。図9は、従来例に係る時間検出回路の動作を示している。

まず、比較部31での比較開始に係るタイミング（第１のタイミング）で、スタートパルス(=StartP)として、遅延部30の遅延時間に略一致する周期のクロックが遅延部30に入力される。これにより、遅延部30が動作を開始する。遅延部30を構成する遅延ユニットDU[0]は、スタートパルス(=StartP)を反転および遅延させて出力CK0として出力し、遅延部30を構成する遅延ユニットDU[1」〜DU[7]はそれぞれ前段の遅延ユニットの出力を反転および遅延させて出力CK1〜CK7として出力する。遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7はラッチ部33のラッチ回路D_0〜D_7に入力される。バッファ回路の出力HoldがHighであるため、ラッチ回路D_0〜D_7はイネーブル状態であり、遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7をそのまま出力する。

カウント部34は、ラッチ部33のラッチ回路D_7の出力Q7として出力される遅延部30の出力CK7に基づいてカウント動作を行う。このカウント動作では、出力CK7の立上りまたは立下りでカウント値が増加または減少する。アナログ信号Signalとランプ波Rampとが略一致したタイミング（第２のタイミング）で出力COが反転する。比較部31の出力COがバッファ回路でバッファリングされた後（第３のタイミング）、バッファ回路の出力HoldがLowとなる。

これにより、ラッチ回路D_0〜D_7がディスエーブル状態となる。このとき、遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7に応じた論理状態がラッチ回路D_0〜D_7にラッチされる。カウント部34は、ラッチ回路D_7が動作を停止することでカウント値をラッチする。ラッチ部33がラッチしている論理状態と、カウント部34がラッチしているカウント値とにより、アナログ信号Signalに対応したデータが得られる。

上記従来例に係る時間検出回路によれば、タイムインターバルに対応したデータを得ることができる。すなわち、タイムインターバルに対応した時間を検出することができる。上記の時間検出回路を利用して、アナログ信号をデジタル信号に変換するAD変換器を構成することもできる。

特開2009-38726号公報特開2009-38781号公報

しかしながら、上記従来の時間検出回路には以下に示す課題がある。すなわち、ラッチ部33を構成するラッチ回路D_0〜D_6がタイムインターバルの期間動作することにより、ラッチ部33で消費される電流値が大きくなり、時間検出回路の低消費電流化が困難である、という課題がある。

従来例の時間検出回路では、第１のタイミングから第３のタイミングまでの期間、ラッチ部33を構成するラッチ回路D_0〜D_6が常に動作している。遅延部30の出力CK0〜CK7は、一般的に周波数が高いため、ラッチ部33を構成するラッチ回路D_0〜D_6で消費される電流により、時間検出回路自体の低消費電流化が困難となっている。

ここで、従来例の時間検出回路をAD変換器に用いた具体的デバイスの例として、デジタルスチルカメラ（DSC）等に使用されるイメージャを考えてみる。具体的には、画素数は2000万画素、フレームレートは60frame/secというスペックを仮定してみる。尚、AD変換器は画素列ごとに配置するものとする。説明を容易にするため、2000万画素の画素配列を縦横に4000行×5000列とし、更に単純化のためにブランキング期間がないものとすると、1秒当りに画素信号を読み出す行の数は、以下のようになる。
60frame/sec×4000行/frame＝240Kline/sec

つまり、1行の読出しレートは240KHzとなる。例えば10ビットのAD変換を、上位7ビット（カウント部34のカウント値）と下位3ビット（ラッチ部33を構成するラッチ回路D_0〜D_7のデータ）で構成したとすると、1行の読出しレートの128（=2⁷）倍、すなわち30MHz程度で遅延部30からクロックCK0〜CK7が出力される必要がある。ここで、ラッチ部33を構成するラッチ回路1個当りの消費電流値を１uA/個と仮定すると、1列当りのラッチ回路D_0〜D_6での消費電流値は、
1uA/個×7個＝7uA
となる。尚、ラッチ回路D_7の出力は、カウント部34を構成するカウンタ回路のカウントクロックとして用いるため計算には含めていない。

つまり、5000列での消費電流値は35mAとなる。この計算では、AD変換器が画素からデータを受け取るまでの待機期間等の、AD変換としての比較動作ができない期間を考慮しておらず、また、上記画素以外にOB（Optical Black）画素から画素信号を読み出す期間やブランキング期間を除いているため、実際には、上記のように見積もった周波数30MHzよりも高い周波数になると考えられる。

本発明は、上述した課題に鑑みてなされたものであって、消費電流を低減することができる時間検出回路、AD変換器、および固体撮像装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、入力信号を遅延させて出力する複数の遅延ユニットを有し、第１のパルスの入力に係る第１のタイミングで動作を開始する遅延部と、前記複数の遅延ユニットの論理状態をラッチするラッチ部と、前記複数の遅延ユニットのいずれかから出力されるクロックに基づいてカウントを行うカウント部と、前記カウント部の状態をラッチするカウントラッチ部と、第２のパルスの入力に係る第２のタイミングで前記ラッチ部を有効にし、前記第２のタイミングから所定の時間だけ経過した第３のタイミングで前記ラッチ部および前記カウントラッチ部にラッチを実行させるラッチ制御部と、を有する時間検出回路である。

また、本発明の時間検出回路において、前記遅延部は、前記複数の遅延ユニットが円環状に接続された円環遅延回路であることを特徴とする。

また、本発明の時間検出回路は、所定のアナログ信号と、時間の経過とともに増加または減少する参照信号とが入力され、前記参照信号が前記アナログ信号に対して所定の条件をみたしたときに比較信号を出力する比較部を有し、前記ラッチ制御部に前記比較信号が入力され、前記第１のタイミングは、前記アナログ信号が前記比較部に入力されるタイミングに係り、前記第２のタイミングは、前記比較信号が前記ラッチ制御部に入力されるタイミングに係る、ことを特徴とする。

また、本発明は、上記の時間検出回路と、前記参照信号を生成する参照信号生成部と、前記ラッチ部にラッチされた前記論理状態と、前記カウントラッチ部がラッチした前記状態とに基づいてデジタル信号を生成する演算部と、を有するAD変換器である。

また、本発明は、入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配置された撮像部と、前記画素信号に応じた前記アナログ信号が入力される上記のAD変換器と、を有し、前記比較部、前記ラッチ部、前記カウント部、前記カウントラッチ部、および前記ラッチ制御部は、前記撮像部を構成する前記画素の１列または複数列ごとに設けられることを特徴とする固体撮像装置である。

本発明によれば、第２のパルスの入力に係る第２のタイミングでラッチ部を有効にし、第２のタイミングから所定の時間だけ経過した第３のタイミングでラッチ部およびカウントラッチ部にラッチを実行させることによって、ラッチ部の動作時間が短縮されるので、消費電流を低減することができる。

本発明の第1の実施形態に係る時間検出回路の構成を示す回路図である。本発明の第1の実施形態に係る時間検出回路の動作を示すタイミングチャートである。本発明の第2の実施形態に係る時間検出回路の構成を示す回路図である。本発明の第2の実施形態に係る時間検出回路の動作を示すタイミングチャートである。本発明の第3の実施形態に係る時間検出回路の構成を示す回路図である。本発明の第3の実施形態に係る時間検出回路の動作を示すタイミングチャートである。本発明の第4の実施形態による固体撮像装置の構成を示すブロック図である。従来の時間検出回路の構成を示す回路図である。従来の時間検出回路の動作を示すタイミングチャートである。

以下、図面を参照し、本発明の実施形態を説明する。

（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、本実施形態に係る時間検出回路の構成の一例を示している。以下、本例の構成について説明する。図1に示す時間検出回路は、遅延部30、信号生成部32、ラッチ部33、およびカウント部34で構成される。

遅延部30は、入力信号を遅延させて出力する複数の遅延ユニットDU[0]〜DU[7]を有する。先頭の遅延ユニットDU[0]にスタートパルス（=StartP）が入力される。

信号生成部32は、ラッチ部33およびカウント部34の動作を制御する制御信号を生成する。信号生成部32は、時間検出の対象となるアナログ信号Signalを反転および遅延させる反転遅延回路DLYと、反転遅延回路DLYの入力LO(=Signal)と反転遅延回路DLYの出力xLO_Dとの論理積(AND)をとった信号を出力するAND回路とを有する。詳細は後述するが、この構成により、信号生成部32は、第１のタイミングでスタートパルス（=StartP）が入力された後の第２のタイミングでラッチ部33のラッチ回路D_0〜D_6をイネーブル(有効)状態にし、第２のタイミングから所定の時間だけ経過した第３のタイミングでラッチ回路D_0〜D_6およびカウント部34にラッチを実行させるための制御信号を生成する。

ラッチ部33は、遅延部30の出力CK0〜CK7の論理状態をラッチするラッチ回路D_0〜D_7を有する。また、ラッチ部33は、信号生成部32の反転遅延回路DLYの出力xLO_Dと制御信号Enableとの論理積(AND)をとった信号Hold_Cをラッチ回路DU[7]へ出力するAND回路を有する。カウント部34は、遅延部30からの出力CK7に基づいてカウントを行うカウンタ回路を有する。

ラッチ部33を構成するラッチ回路D_0〜D_6は、信号生成部32のAND回路の出力Hold_LがHighのときにイネーブル（有効）状態であり、遅延ユニットDU[0]〜DU[6]の出力CK0〜CK6をそのまま出力する。また、ラッチ回路D_0〜D_6は、信号生成部32のAND回路の出力Hold_LがHighからLowに遷移するときにディスエーブル（無効）状態となり、そのときの遅延ユニットDU[0]〜DU[6]の出力CK0〜CK6に応じた論理状態をラッチする。

一方、ラッチ部33を構成するラッチ回路D_7は、ラッチ部33のAND回路の出力Hold_CがHighのときにイネーブル（有効）状態であり、遅延ユニットDU[7]の出力CK7をそのまま出力する。また、ラッチ回路D_7は、ラッチ部33のAND回路の出力Hold_CがHighからLowに遷移するときにディスエーブル（無効）状態となり、そのときの遅延ユニットDU[7]の出力CK7に応じた論理状態をラッチする。

制御信号Enableは、ラッチ部33のAND回路を制御するための信号である。制御信号RSTは、カウント部34を構成するカウンタ回路のリセット動作を行うための信号である。本図では、カウント部34のカウント結果の論理状態をラッチするカウントラッチ回路を明示していないが、ラッチ機能を有するカウンタ回路を用いることにより、カウンタ回路がカウントラッチ回路を兼ねている。尚、本構成はあくまで一例であり、これに限らない。

次に、本例の動作について説明する。図2は、本実施形態に係る時間検出回路の動作を示している。

まず、スタートパルス(=StartP)として、遅延部30の遅延時間に略一致する周期のクロックが入力される（第１のタイミング）。これにより、遅延部30が動作を開始する。遅延部30を構成する遅延ユニットDU[0]は、スタートパルス(=StartP)を反転および遅延させて出力CK0として出力し、遅延部30を構成する遅延ユニットDU[1」〜DU[7]はそれぞれ前段の遅延ユニットの出力を反転および遅延させて出力CK1〜CK7として出力する。遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7はラッチ部33のラッチ回路D_0〜D_7に入力される。反転遅延回路DLYの入力LO(=Signal)がLowであり、信号生成部32のAND回路の出力Hold_LがLowであるため、ラッチ回路D_0〜D_6はディスエーブル状態であり、動作を停止している。

一方、ラッチ部33のAND回路の出力Hold_CがHighであるため、ラッチ回路D_7はイネーブル状態であり、遅延ユニットDU [7]の出力CK7をそのまま出力する。カウント部34は、ラッチ回路D_7の出力Q7として出力される遅延部30の出力CK7に基づいてカウント動作を行う。このカウント動作では、出力CK7の立上りまたは立下りでカウント値が増加または減少する。

第１のタイミングから、検出の対象となる『被検出時間』が経過した後、信号生成部32の反転遅延回路DLYの入力LO(=Signal)が反転することにより、信号生成部32のAND回路の出力Hold_LがHighとなる。これにより、ラッチ回路D_0〜D_6はイネーブル状態となる。第２のタイミングから、信号生成部32の反転遅延回路DLYの遅延時間に一致する時間が経過した後（第３のタイミング）、信号生成部32の反転遅延回路DLYの出力xLO_Dが反転し、信号生成部32のAND回路の出力Hold_LがLowとなる。これにより、ラッチ回路D_0〜D_6がディスエーブル状態となる。このとき、遅延ユニットDU[0]〜DU[6]の出力CK0〜CK6に応じた論理状態がラッチ部33のラッチ回路D_0〜D_6にラッチされる。

また、上記第３のタイミングでラッチ部33のAND回路の出力Hold_CがLowとなるため、ラッチ回路D_7がディスエーブル状態となり、遅延ユニットDU[7]の出力CK7に応じた論理状態がラッチ部33のラッチ回路D_7にラッチされる。カウント部34は、ラッチ回路D_7が動作を停止することでカウント値をラッチする。ラッチ部33がラッチしている論理状態と、カウント部34がラッチしているカウント値とにより、『被検出時間』に対応したデータが得られる。ラッチされたデータは、例えば後段の演算部（図示せず）に出力され、2進化等の処理が行われる。

上記の動作では、第２のタイミングから第３のタイミングまでの期間のみ、ラッチ回路D_0〜D_6が動作するため、ラッチ部33での消費電流を低減することができる。したがって、時間検出回路の消費電流を低減することができる。

尚、本例ではラッチ部33を構成するラッチ回路D_0〜D_6の動作を制御することで低消費電力化を実現した構成としているが、例えばラッチ回路D_1〜D_5を制御するような構成でも構わない。また、これに限る必要もない。

（第2の実施形態）
次に、本発明の第2の実施形態を説明する。図3は、本実施形態に係る時間検出回路の構成の一例を示している。以下、本例の構成図について説明する。図1に示した構成と異なるのは、遅延部30の構成である。本実施形態では、遅延部30を構成する複数の遅延ユニットDU[*](*は、0〜7)をリング状に接続することで円環遅延回路を実現している。これ以外は、図1と同様であるので説明は省略する。

次に、本例の動作について説明する。図4は、本実施形態に係る時間検出回路の動作を示している。図2と異なるのは、スタートパルス(=StartP)であり、スタートパルス(=StartP)の論理状態がLowからHighに変化することで遅延部30が動作を開始し、遅延部30からの出力CK7に基づいてカウント部34のカウント動作が行われる。これ以外は、図2と同様であるので説明は省略する。

第1の実施形態では、スタートパルス(=StartP)を、遅延部30の遅延時間に略一致する周期のクロックとして生成する必要があったが、本実施形態では、スタートパルス(=StartP)の生成が容易となる。このため、遅延部30の制御すなわち時間検出回路の制御が容易となる。

（第3の実施形態）
次に、本発明の第3の実施形態を説明する。図5は、本実施形態に係る時間検出回路の構成の一例を示している。以下、本例の構成図について説明する。図5では遅延部30の図示を省略している。図3に示した構成と異なるのは、比較部31を追加している点である。比較部31は、時間検出の対象となるアナログ信号Signalと、時間の経過と共に増加あるいは減少するランプ波Rampとが入力され、アナログ信号Signalとランプ波Rampを比較した結果を示す信号を出力する電圧比較器で構成される。これにより、アナログ信号Signalに応じたタイムインターバル（図2の説明における『被検出時間』に相当）が生成されることになる。これ以外は、図3と同様であるので説明は省略する。

次に、本例の動作について説明する。まず、比較部31での比較開始に係るタイミング（第１のタイミング）で、スタートパルス(=StartP)の論理状態がLowからHighに変化する。これにより、遅延部30が動作を開始する。遅延部30を構成する遅延ユニットDU[0]は、スタートパルス(=StartP)を反転および遅延させて出力CK0として出力し、遅延部30を構成する遅延ユニットDU[1」〜DU[7]はそれぞれ前段の遅延ユニットの出力を反転および遅延させて出力CK1〜CK7として出力する。遅延ユニットDU[0]〜DU[7]の出力CK0〜CK7はラッチ部33のラッチ回路D_0〜D_7に入力される。反転遅延回路DLYの入力COがLowであり、信号生成部32のAND回路の出力Hold_LがLowであるため、ラッチ回路D_0〜D_6はディスエーブル状態であり、動作を停止している。

アナログ信号Signalとランプ波Rampとが略一致したタイミング（第２のタイミング）で比較部31の出力COが反転し、Highとなる。これにより、ラッチ回路D_0〜D_6はイネーブル状態となる。第２のタイミングから、信号生成部32の反転遅延回路DLYの遅延時間に一致する時間が経過した後（第３のタイミング）、信号生成部32の反転遅延回路DLYの出力xCO_Dが反転し、信号生成部32のAND回路の出力Hold_LがLowとなる。これにより、ラッチ回路D_0〜D_6がディスエーブル状態となる。このとき、遅延ユニットDU[0]〜DU[6]の出力CK0〜CK6に応じた論理状態がラッチ部33のラッチ回路D_0〜D_6にラッチされる。

また、上記第３のタイミングでラッチ部33のAND回路の出力Hold_CがLowとなるため、ラッチ回路D_7がディスエーブル状態となり、遅延ユニットDU[7]の出力CK7に応じた論理状態がラッチ部33のラッチ回路D_7にラッチされる。カウント部34は、ラッチ回路D_7が動作を停止することでカウント値をラッチする。ラッチ部33がラッチしている論理状態と、カウント部34がラッチしているカウント値とにより、第１のタイミングから第２のタイミングまでのタイムインターバルに対応したデータが得られる。ラッチされたデータは、例えば後段の演算部（図示せず）に出力され、2進化等の処理が行われる。

（第4の実施形態）
次に、本発明の第4の実施形態を説明する。図7は、本実施形態に係る固体撮像装置の構成の一例を示している。以下、本例の構成図について説明する。図7に示す固体撮像装置1は、撮像部2、垂直選択部12、読出電流源部5、アナログ部6、遅延部18、ランプ部19、カラム処理部15、水平選択部14、演算部17、制御部20で構成されている。

撮像部2は、入射される電磁波の大きさに応じた信号を生成し出力する単位画素3が複数、行列状に配されている。垂直選択部12は、撮像部2の各行を選択する。読出電流源部5は、撮像部2からの信号を電圧信号として読み出す。アナログ部6は、撮像部2から読み出された信号にアナログ的な処理を施す。遅延部18は、第2、第3の実施形態で説明した遅延部30に対応し、円環遅延回路8を有する。ランプ部19は、時間の経過とともに増加または減少する参照信号としてランプ波を生成する。カラム処理部15は、ランプ部19と参照信号線119を介して接続される。水平選択部14は、カラム処理部15で生成されたデータを水平信号線117に読み出す。演算部17は、水平信号線117に接続されている。制御部20は各部を制御する。

図7では、簡単のため4行×6列の単位画素3から構成される撮像部2の場合について説明しているが、現実には、撮像部2の各行や各列には、数十から数万の単位画素3が配置されることになる。尚、図示を割愛するが、撮像部2を構成する単位画素3は、フォトダイオード／フォトゲート／フォトトランジスタなどの光電変換素子、およびトランジスタ回路によって構成されている。

このシステム構成において、撮像部2の各単位画素3を駆動制御する周辺の駆動系や信号処理系、即ち垂直選択部12、水平選択部14、カラム処理部15、演算部17、遅延部18、ランプ部19、および制御部20などの周辺回路は、撮像部2と共に、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成される。

以下では、各部のより詳細な説明を行う。撮像部2は、単位画素3が4行6列分だけ2次元に配置されるとともに、この4行6列の画素配列に対して行ごとに行制御線11が配線されている。行制御線11の各一端は、垂直選択部12の各行に対応した各出力端に接続されている。垂直選択部12は、シフトレジスタあるいはデコーダなどによって構成され、撮像部2の各単位画素3の駆動に際して、行制御線11を介して撮像部2の行アドレスや行走査の制御を行う。また、撮像部2の画素配列に対して列ごとに垂直信号線13が配線されている。

読出電流源部5は、例えばNMOSトランジスタを用いて構成される。ドレイン端子には撮像部2からの垂直信号線13が接続され、制御端子には適宜所望の電圧が印加され、ソース端子はGNDに接続される。これにより、単位画素3からの信号が電圧モードとして出力されることになる。尚、電流源としてNMOSトランジスタを用いた場合で説明しているがこれに限る必要はない。

アナログ部6は、詳細な説明は省略するが、垂直信号線13を介して入力された電圧モードの画素信号に対して、画素リセット直後の信号レベル（リセットレベル）と真の信号レベルとの差分処理を行うことで、画素ごとの固定なバラツキであるFPN(=Fixed Pattern Noise：固定パターンノイズ)やリセットノイズといわれるノイズ成分を取り除く。尚、必要に応じて信号増幅機能を持つAGC(=Auto Gain Control)回路などを設けても構わない。

カラム処理部15は、例えば撮像部2の画素列ごと、即ち垂直信号線13ごとに設けられたADC部16を有し、撮像部2の各単位画素3から画素列ごとに垂直信号線13を通して読み出されるアナログの画素信号をデジタルデータに変換する。尚、本例では、撮像部2の画素列に対して1対1の対応関係をもってADC部16を配置する構成をとっているが、これは一例に過ぎず、この配置関係に限定されるものではない。例えば、複数の画素列に対してADC部16を１つ配置し、この１つのADC部16を複数の画素列間で時分割にて使用する構成をとることも可能である。カラム処理部15は、後述するランプ部19、遅延部18、および演算部17と共に、撮像部2の選択画素行の単位画素3から読み出されるアナログの画素信号をデジタルの画素データに変換するAD変換器を構成している。

遅延部18は、円環遅延回路である対称発振回路であるVCO（=Voltage Controlled Oscillator）回路に限らず、対称発振回路と同様に円環遅延回路自体は奇数個の遅延ユニットで構成されるが、その出力は等価的に偶数（特に、２のべき乗）である所謂非対称発振回路を用いても構わない。更に、円環遅延回路自体が偶数個（特に、２のべき乗個）の遅延ユニットで構成され、下位論理状態の出力（端子）が偶数（特に、２のべき乗）となるRDL(=Ring Delay Line)回路や円環遅延回路自体が偶数個（特に、２のべき乗個）の遅延ユニットで構成され、更に遅延ユニットを構成する全差動型反転回路の最終段の出力がそれぞれ初段の入力の逆側に帰還されて構成される所謂全差動型発振回路を用いても構わない。尚、遅延部18として円環遅延回路が好適であるが、それに限る必要もない。

ランプ部19は、例えば積分回路によって構成され、制御部20による制御に従って、時間が経過するにつれてレベルが傾斜状に変化する、いわゆるランプ波を生成し、参照信号線119を介して電圧比較部131の入力端子の一方に供給する。尚、ランプ部19としては、積分回路を用いたものに限られるものではなく、DAC回路を用いても構わない。ただし、DAC回路を用いてデジタル的にランプ波を生成する構成をとる場合には、ランプ波のステップを細かくする、あるいはそれと同等な構成をとる必要がある。

水平選択部14は、シフトレジスタあるいはデコーダなどによって構成され、カラム処理部15のADC部16の列アドレスや列走査の制御を行う。この水平選択部14による制御に従って、ADC部16でAD変換されたデジタルデータは順に水平信号線117に読み出される。

演算部17は、水平信号線117に出力されたデジタルデータに基づいてバイナリ化等のコード変換を実施し、2進化したデジタルデータを出力する。また、演算部17は、例えば黒レベル調整、列バラツキ補正、色処理などの信号処理機能を内蔵しても構わない。更に、nビットパラレルのデジタルデータをシリアルデータに変換して出力するようにしても構わない。

制御部20は、ランプ部19、遅延部18、垂直選択部12、水平選択部14、演算部17などの各部の動作に必要なクロックや所定タイミングのパルス信号を供給するTG(=Timing Generator：タイミングジェネレータ)の機能ブロックと、このTGと通信を行うための機能ブロックとを備える。尚、制御部20は、撮像部2や垂直選択部12および水平選択部14など、他の機能要素とは独立して、別の半導体集積回路として提供されても構わない。その場合、撮像部2や垂直選択部12および水平選択部14などからなる撮像デバイスと制御部20とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理や電源回路なども組み込まれた撮像モジュールとして提供されても構わない。

次に、ADC部16の構成について説明する。ADC部16は各々、撮像部2の各単位画素3から垂直信号線13を通して読み出されるアナログの画素信号を、ランプ部19から与えられる、AD変換するためのランプ波と比較することにより、画素信号の大きさに対応した時間軸方向の大きさ（パルス幅）を持つタイムインターバルを生成する。そして、このタイムインターバルに対応したデータを画素信号の大きさに応じたデジタルデータとすることによってAD変換を行う。

以下では、ADC部16の構成の詳細について説明する。ADC部16は列ごとに設けられており、図7では6個のADC部16が設けられている。各列のADC部16は同一の構成となっている。ADC部16は、電圧比較部131、ラッチ制御部132、ラッチ部133、カラムカウンタ134で構成される。

比較部の一例である電圧比較部131は、撮像部2の単位画素3から垂直信号線13を通して出力されるアナログの画素信号に応じた信号電圧と、ランプ部19から供給されるランプ波とを比較することによって、画素信号の大きさを、時間軸方向の情報であるタイムインターバル（パルス幅）に変換する。電圧比較部131の比較出力は、例えばランプ電圧が信号電圧よりも大なるときにはLowレベルになり、ランプ電圧が信号電圧以下のときにはHighレベルになる。ラッチ制御部132は、電圧比較部131の比較出力に基づいて、ラッチ部133およびカラムカウンタ134を制御するための制御信号を生成する。

ラッチ部133は、ラッチ回路D_0〜D_6およびラッチ回路D_7を有する。電圧比較部131の比較出力を受けて、この比較出力が反転するタイミング（第２のタイミング）で、ラッチ部133を構成するラッチ回路D_0〜D_6がイネーブル状態となる。第２のタイミングから所定の時間が経過した後（第３のタイミング）、ラッチ部133の各ラッチ回路D_0〜D_7がディスエーブル状態となることで、遅延部18で生成された論理状態をラッチ（保持／記憶）する。カラムカウンタ134は、ラッチ部133のラッチ回路D_7の出力に基づいてカウントを行う。ここで、カラムカウンタ134は、カラムカウンタ134の論理状態を保持するラッチ機能を合わせ持つカウンタ回路を想定している。

ここで、ラッチ部133の論理状態が示す下位データ信号は、例えば8ビットのデータである。また、カラムカウンタ134のカウント結果が示す上位データ信号は、例えば10ビットのデータである。尚、この10ビットは一例であって、10ビット未満のビット数（例えば、8ビット）や10ビットを超えるビット数（例えば、12ビット）などであっても構わない。

次に、本例の動作について説明する。ここでは、単位画素3の具体的な動作については説明を省略するが、周知のように単位画素3ではリセットレベルと信号レベルとが出力される。出力されたリセットレベルと信号レベルは、アナログ部6においてCDS処理された画素出力信号として出力される。

AD変換は、以下のようにして行われる。例えば所定の傾きで下降するランプ波と、画素出力信号とを比較し、この比較処理の開始に係る時点（第１のタイミング）から、画素出力信号とランプ波のランプ電圧とが一致した時点（第２のタイミング）から所定の時間が経過した後（第３のタイミング）までの期間を、円環遅延回路からの出力（例えばCK7、すなわち図5に記載のラッチ部33のラッチ回路D_7の出力Qに相当）に基づくカウントと、一定の位相差を有する多相クロック（CK0〜CK7、すなわち図5に記載のラッチ部33のラッチ回路D_0〜D_7の出力Qに相当）の論理状態と、を用いて計測することで、画素出力信号に対応したデジタルデータを得る。尚、撮像部2の選択行の各単位画素3から、1回目の読出し動作で画素信号の雑音を含むリセットレベルが読み出してAD変換し、次に、2回目の読出し動作で信号レベル読み出してAD変換し、その後デジタル的にCDS動作することにより、画素出力信号に応じたデジタルデータを得るようにしても構わない。また、これに限る必要もない。

任意の画素行の単位画素3から垂直信号線13へ出力された画素出力信号が安定した後、制御部20は、ランプ部19に対して、ランプ波生成の制御データを供給する。これを受けてランプ部19は、電圧比較部131の一方の入力端子に与える比較電圧として、全体として時間的にランプ状に変化するランプ波を出力する。電圧比較部131は、このランプ波と画素出力信号との比較を開始する（第１のタイミング）。また、制御部20は、この第１のタイミングで、円環遅延回路8へ出力するスタートパルスをLowからHighに変化させる。

電圧比較部131は、ランプ部19から与えられるランプ波と、画素出力信号とを比較し、双方の電圧が略一致したとき（第２のタイミング）に、比較出力を出力する。この比較出力は、更に反転または遅延して出力される（第３のタイミング）。第２のタイミングにおいて、電圧比較部131の比較出力に基づいてラッチ部133のラッチ回路D_0〜D_6がイネーブル状態となり、第３のタイミングにおいて、ラッチ部133のラッチ回路D_0〜D_7がディスエーブル状態となり、遅延部18からの出力に応じた論理状態をラッチする。カラムカウンタ134は、ラッチ部133のラッチ回路D_7が停止することでカウント値をラッチする。これにより、画素出力信号に応じたデジタルデータ（データ信号）が得られる。制御部20は、所定の期間が経過すると、ランプ部19への制御データの供給と、遅延部18からの出力とを停止する。これにより、ランプ部19は、ランプ波の生成を停止する。

その後、デジタルデータは、水平選択部14により水平信号線117を介して出力され、演算部17に転送される。演算部17において、バイナリ化処理を実施することで2進化データが得られる。尚、演算部17をカラム処理部15に内蔵する構成でも構わない。

上記の動作では、第２のタイミングから第３のタイミングまでの期間のみ、ラッチ回路D_0〜D_6が動作するため、ラッチ部33での消費電流を低減することができる。したがって、AD変換器の消費電流、ひいては固体撮像装置の消費電流を低減することができる。

尚、本例ではラッチ部133を構成するラッチ回路D_0〜D_6の動作を制御することで低消費電力化を実現した構成としているが、例えばラッチ回路D_1〜D_5を制御するような構成でも構わない。また、これに限る必要もない。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

2・・・撮像部、5・・・読出電流源部、6・・・アナログ部、8・・・円環遅延回路、12・・・垂直選択部、14・・・水平選択部、15・・・カラム処理部、16・・・ADC部、17・・・演算部、18，30・・・遅延部、19・・・ランプ部（参照信号生成部）、20・・・制御部、31・・・比較部、32・・・信号生成部（ラッチ制御部）、33，133・・・ラッチ部、34・・・カウント部（カウントラッチ部）、131・・・電圧比較部（比較部）、132・・・ラッチ制御部、134・・・カラムカウンタ（カウントラッチ部）

Claims

入力信号を遅延させて出力する複数の遅延ユニットを有し、第１のパルスの入力に係る第１のタイミングで動作を開始する遅延部と、
前記複数の遅延ユニットの論理状態をラッチするラッチ部と、
前記複数の遅延ユニットのいずれかから出力されるクロックに基づいてカウントを行うカウント部と、
前記カウント部の状態をラッチするカウントラッチ部と、
第２のパルスの入力に係る第２のタイミングで前記ラッチ部を有効にし、前記第２のタイミングから所定の時間だけ経過した第３のタイミングで前記ラッチ部および前記カウントラッチ部にラッチを実行させるラッチ制御部と、
を有する時間検出回路。
前記遅延部は、前記複数の遅延ユニットが円環状に接続された円環遅延回路であることを特徴とする請求項１に係る時間検出回路。
所定のアナログ信号と、時間の経過とともに増加または減少する参照信号とが入力され、前記参照信号が前記アナログ信号に対して所定の条件をみたしたときに比較信号を出力する比較部を有し、
前記ラッチ制御部に前記比較信号が入力され、
前記第１のタイミングは、前記アナログ信号が前記比較部に入力されるタイミングに係り、
前記第２のタイミングは、前記比較信号が前記ラッチ制御部に入力されるタイミングに係る、
ことを特徴とする請求項１または請求項２に係る時間検出回路。
請求項３に記載の時間検出回路と、
前記参照信号を生成する参照信号生成部と、
前記ラッチ部にラッチされた前記論理状態と、前記カウントラッチ部がラッチした前記状態とに基づいてデジタル信号を生成する演算部と、
を有するAD変換器。
入射される電磁波の大きさに応じて画素信号を出力する画素が複数、行列状に配置された撮像部と、
前記画素信号に応じた前記アナログ信号が入力される請求項４に係るAD変換器と、
を有し、
前記比較部、前記ラッチ部、前記カウント部、前記カウントラッチ部、および前記ラッチ制御部は、前記撮像部を構成する前記画素の１列または複数列ごとに設けられる
ことを特徴とする固体撮像装置。