[go: up one dir, main page]

JP2012038963A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2012038963A
JP2012038963A JP2010178705A JP2010178705A JP2012038963A JP 2012038963 A JP2012038963 A JP 2012038963A JP 2010178705 A JP2010178705 A JP 2010178705A JP 2010178705 A JP2010178705 A JP 2010178705A JP 2012038963 A JP2012038963 A JP 2012038963A
Authority
JP
Japan
Prior art keywords
wafer
parallel plate
bonding
electrode
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010178705A
Other languages
English (en)
Inventor
Daisuke Kikuchi
大輔 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010178705A priority Critical patent/JP2012038963A/ja
Publication of JP2012038963A publication Critical patent/JP2012038963A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】本発明は、貼り合わせウェーハの外周部の接合強度を強化することにより、ボイドの発生を抑制し、且つデバイス製造歩留まりを向上させることを目的とする。
【解決手段】本発明の貼り合わせウェーハの製造方法は、2枚の貼り合わせ用ウェーハを貼り合わせるに先立って、2枚の貼り合わせ用ウェーハのうち少なくとも一方のウェーハを、該ウェーハの直径より大きい直径を有する平行板電極に載置し、該ウェーハの貼り合わせ側の面に対してプラズマ処理を行うことを特徴とする。
【選択図】図2

Description

本発明は、貼り合わせウェーハの製造方法に関し、特に、貼り合わせウェーハの外周部の接合強度を高めた、貼り合わせウェーハの製造方法に関する。
近年の半導体デバイス用のウェーハとして、絶縁膜上に形成したシリコン単結晶を基板としたSOI(Silicon On Insulator)ウェーハが注目されている。
SOIウェーハは、バルク基板上に作製されるデバイスに比べて寄生容量が極めて小さく、また簡単な製造工程とデバイス微細化の容易さから、デバイスの高速動作、低消費電力、高絶縁耐圧特性、耐放射線性などに優れた次世代高性能VLSI用ウェーハとして期待されている。
SOIウェーハを製造する代表的な方法として、貼り合わせ法がある。貼り合わせ法は、表面の一方又は両方を酸化したシリコンウェーハと、デバイスを製造する活性層用ウェーハとを貼り合わせて、熱処理を施し、酸化膜付きシリコンウェーハと活性層用シリコンウェーハとを結合させることによりSOIウェーハを製造する方法である。
上記の貼り合わせに関し、貼り合わせウェーハの接合強度を高めるため、貼り合わせの前のウェーハにプラズマ処理を行う方法が知られている(例えば特許文献1)。
図1に示すように、この方法では、チャンバ1内でウェーハ2と同じ径の、陽極3aと陰極3bとの2つの円形の電極板3を用いて、ウェーハ2の表面2aを処理する。
陽極3aには、高周波電源4が接続され、陰極3bは、接地される。
2つの電極板3は一定の距離を離間させて平行に設置され、下方に設置する陰極の電極板3b上に、貼り合わせ側の面2aを上面にして、貼り合わせ前のウェーハ2を載置する。
次いで、チャンバ1内にプロセスガスを充填させ、電極間にプロセスガスが流入した状態で電極間に電位差を生じさせることで電極間にプラズマを発生させ、このプラズマに貼り合わせ前のウェーハ2の貼り合わせ側の表面2aを晒す。
このプラズマ処理により、貼り合わせ前のウェーハ2の貼り合わせ側の面2aが活性化し、貼り合わせの接合強度を増加させることができる。
特開2009−253184号公報
しかしながら、上記のプラズマ処理を行って製造した、貼り合わせウェーハは、貼り合わせ後の研削、研磨工程で、貼り合わせウェーハの外周部において、チッピング(欠け)や剥がれが生じやすく、このため、デバイス製造の歩留まりが低下するという問題があった。
本発明は、上記の課題を解決するためになされたものであり、貼り合わせウェーハの外周部の接合強度を向上させることのできる、貼り合わせウェーハの製造方法を提供することを目的とする。
発明者は、上記の課題を解決すべく鋭意研究を重ねた。
その結果、上記のチッピング、剥がれは、貼り合わせウェーハの外周部の接合強度が内周部対比で低いことに起因することを見出した。
発明者は、外周部の接合強度が低くなるのは、平行板電極の端部付近において、プロセスガスの流れの乱れや、電極間の電場の乱れが生じることにより、この付近でのプラズマの状態が不均一となり、この乱れたプラズマによって処理される、貼り合わせ前のウェーハの外周部における接合が弱くなることに起因することを知見した。
そこで、発明者は、ウェーハの直径より大きい直径を有する平行電極板を用いてプラズマ処理を行うことにより、電極板の端部付近で、プラズマ状態が不均一になったとしても、ウェーハ外周部が電極板の端部付近より十分内側にあるため、乱れたプラズマの影響を受けず、ウェーハ全面が均一な状態のプラズマによって処理され、これにより、所期した目的を有利に達成できることの新規知見を得た。
さらに、発明者は、ウェーハ保持側の電極を、保持するウェーハを収容可能な凹型の形状とし、且つウェーハ収容時において、ウェーハ保持側電極の表面とウェーハ表面とが同一平面上にある形状にすることによって、ガスの流れが均一になり、また、電極間の電位差が電極間全面にわたって均一となるため、より均一なプラズマ処理が可能となり、貼り合わせウェーハの接合強度をさらに高めることができることの新規知見も得た。
本発明は、上記の知見に基づくもので、その要旨構成は、次の通りである。
(1)2枚の貼り合わせ用ウェーハを貼り合わせるに先立って、前記2枚の貼り合わせ用ウェーハのうち少なくとも一方のウェーハを、平行板電極の一方の電極に載置し、該ウェーハの貼り合わせ側の面に対してプラズマ処理を行う、貼り合わせウェーハの製造方法において、
前記ウェーハの直径より大きい直径を有する平行板電極に該ウェーハを載置することを特徴とする、貼り合わせウェーハの製造方法。
(2)前記平行板電極のうちウェーハ保持側の電極は、保持するウェーハを収容可能な凹型の形状であり、且つウェーハ収容時において、当該ウェーハ保持側電極の表面とウェーハ表面とが同一平面上にあることを特徴とする、上記(1)に記載の貼り合わせウェーハの製造方法。
(3)前記平行板電極のウェーハ保持側の電極の直径は、ウェーハの直径より20mm以上大きいことを特徴とする、上記(1)又は(2)に記載の貼り合わせウェーハの製造方法。
この発明によれば、貼り合わせウェーハの接合強度を、特にウェーハ外周部において向上させた高品質の貼り合わせウェーハを提供することができる。
また、この発明による貼り合わせウェーハを使用すれば、接合強度が高いため、不均一なテラス部分の形成や、貼り合わせ後の研削、研磨工程での、貼り合わせウェーハの外周部のチッピング(欠け)や剥がれを防止して、デバイス製造の歩留まりを向上させることが期待できる。
従来のプラズマ処理を示す概略断面図である。 本発明の一実施形態にかかるプラズマ処理を示す概略断面図である。 平行板電極による電気力線を示す図である。 本発明の他の実施形態にかかるプラズマ処理を示す概略断面図である。
以下、図面を参照して、本発明を詳細に説明する。
図2は、本発明の一実施形態にかかるプラズマ処理を示す概略断面図である。
本発明の貼り合わせウェーハの製造方法においては、2枚の貼り合わせ用ウェーハを貼り合わせるに先立って、貼り合わせ用ウェーハの貼り合わせ側の表面にプラズマ処理を行う。
図2に示すように、本発明のプラズマ処理は、チャンバ1内で、ウェーハ2の直径R1より大きい直径R2を有する2つの平行板電極3を用いてウェーハ2の表面2aの処理を行う。
図示例で、上方の電極板3aは、陽極であり、高周波電源4に接続され、下方の電極板3bは陰極であり、接地される。
2つの電極板3は一定の距離dを離間させて平行に設置され、下方に設置する陰極の電極板3b上に、貼り合わせ側の面2aを上面にして、貼り合わせ前のウェーハ2を載置する。
このとき、ウェーハ2と陰極3bとが同心円状となるように、ウェーハ2を陰極3bに載置することが好ましい。
ウェーハ2を陰極3bに載置するときの搬送手段としては、特に限定されないが、例えば、ロボットハンドや空気圧によって吸着して搬送する手段などがある。
次いで、チャンバ1内にプロセスガスを充填させる。プロセスガスとしては、例えば窒素、酸素、水素又はこれらの混合ガス等を用いることができる。
このようにしてプロセスガスでチャンバ1内を完全に置換した後、電極間をプロセスガスが流れている状態にて、チャンバ1内を例えば0.1kPa以下まで減圧し、平行板電極2に50〜500kHzの高周波を高周波パワー50〜150Wで印加し、電極間に電位差を生じさせることで数十秒から数分間、電極間にプラズマを発生させ、このプラズマにより、貼り合わせ前のウェーハ2の貼り合わせ側の表面2aを処理することができる。
上記のように、本発明においては、ウェーハの直径より大きい直径を有する平行板電極を用いてプラズマ処理をすることが肝要である。
以下、本発明の作用効果について説明する。
2つの電極間に発生するプラズマ密度は、2つの電極間に発生する電場の状態や流入するプロセスガスの流れの状態の影響を受ける。
まず、2つの電極間の電場について、図3に示すように、2つの平行板電極3の端部A1、A2においては、電気力線が平行板電極3の径方向外側に膨らみ、一方で、平行板電極3の径方向内周側位置B1、B2では、電気力線は平行板電極3にほぼ垂直となる。
このため、平行板電極3の径方向内側では、電場は均一となるが、平行板電極3の端部付近では電場に乱れが生じ、発生するプラズマ密度が減少し、平行板電極間に生じるプラズマ密度に不均一さが生じることとなる。
また、プロセスガスの流れに関して、平行板電極3の内周側位置B1、B2では上下方向に電極板があり、上下方向へのプロセスガスの流出が制限されるため、流れがスムーズとなるが、平行板電極3の端部A1、A2ではプロセスガスが平行板電極3の径方向外側において上下方へのプロセスガスの流出経路があるため、流れが乱れやすい。
このため、平行板電極3の端部付近では発生するプラズマのプラズマ密度が低下することとなる。
本発明では、図2に示すように、平行板電極3の直径がウェーハ2の直径より大きく、すなわち、ウェーハ2の端部が平行板電極3の端部より径方向内側にあり、ウェーハ2が、プラズマ密度が均一な領域内にあるため、ウェーハ表面2a全体が均一なプラズマ密度のプラズマによって処理されるため、特に従前不十分であったウェーハ外周部において、表面活性化の効果が高まることとなる。
このため、ウェーハ表面2a全体が均一に活性化される。
なお、平行板電極3の直径は、ウェーハ2の直径より20mm以上大きいことが好ましく、50mm以上大きいことが更に好ましい。なぜなら、20mm以上大きいと、上記の電気力線のウェーハ径方向外側への膨らみが小さく、プラズマ密度が十分均一な領域にて、ウェーハ表面を処理することができるため、ウェーハ外周部の接合強度を高めることができるからである。また、50mm以上大きいと、上記の電気力線が平行板電極にほぼ垂直で、プラズマ密度がほぼ均一な領域にて、ウェーハ表面を処理することができるため、ウェーハ外周部の接合強度をさらに高めることができるからである。
このように、表面全体を均一に活性化した貼り合わせ用ウェーハを貼り合わせることにより、ウェーハ表面全体の接合強度を高めることができ、特に接合強度が小さくなりがちなウェーハ外周部の接合強度を向上させることができる。
これにより、貼り合わせ後の研削、研磨工程での、貼り合わせウェーハの外周部におけるチッピング(欠け)や剥がれを防止することができる。
したがって、デバイス製造の歩留まりを向上させることができる。
上記のプラズマ処理は、支持用ウェーハと活性層用ウェーハとの少なくとも一方に対して行えば良いが、双方のウェーハの貼り合わせ面にプラズマ処理を行うことによって、より接合強度を高めることができ、デバイス製造歩留まりの向上効果も増すこととなる。
次に、本発明の別の実施形態について説明する。
図4に示すように、本発明において、平行板電極3のウェーハ保持側電極3bを、保持するウェーハ2を収容可能な凹型の形状とし、且つウェーハ収容時において、電極3bの表面3cとウェーハ表面2aとが同一平面上であるようにすることが好ましい。
これにより、まず、図2に示す実施形態の場合と同様に、平行板電極3の径R3は、ウェーハ径R1より大きく、平行板電極3の端部でのプラズマの乱れの影響を受けない部分にウェーハ2を置くことができるため、ウェーハの外周部も含め、ウェーハ表面2a全体にわたる均一なプラズマ処理が可能となり、ウェーハの接合強度を高めることができる。
その結果、研削、研磨工程でのチッピングや剥がれを防止することができ、デバイス製造歩留まりを向上させることが期待できる。
さらに、図4に示す実施形態においては、平行板電極3の陰極3bの表面3cとウェーハ2の表面2aとが同一平面上にあるため、陽極3aと陰極3bの表面3cとの間の距離と陽極3aとウェーハ表面2aとの間の距離は共にdで等しくなる。
したがって、陽極3aと陰極3bの表面3cとの間の電位差と、陽極3aとウェーハ表面2aとの間の電位差が等しくなり、平行板電極間全体にわたり電場がより均一に発生する。
また、陰極3bの表面3cとウェーハ2の表面2aとが同一平面上にあると、平行板電極全体にわたって、プロセスガスが移動可能な上下方向の距離がdで一定となるため、プロセスガスの流れもより均一となる。
このため、発生するプラズマのプラズマ密度もより均一となり、ウェーハ全体をさらに均一に処理することができる。
したがって、接合強度を高める効果をさらに向上させることができる。
なお、陰極2bの凹部の径R4はウェーハの径R1と同一であり、ウェーハと陰極との間に隙間はないものとする。ただし、製造上の誤差は許容するものとする。
なお、本発明において、貼り合わせ用のウェーハの材料は、シリコン、サファイア、アルミナ、SiC、GaNなどを用いることができる。
本発明の効果を実証するために、図1、2、4に示す平行板電極3を用いたプラズマ処理を2枚の貼り合わせ用ウェーハの双方に対して行い、貼り合わせウェーハを製造した。
発明例1として、図2に示すプラズマ処理を行った。まず、支持用ウェーハ及び活性層用ウェーハとして、直径200mmの単結晶シリコンウェーハを用意した。支持用ウェーハの表面には、熱酸化により1μmの熱酸化膜を形成し、この2つの貼り合わせウェーハに対し、プラズマ処理に先立ってRCA洗浄(SC1、SC2)を行った。
次いで、図2に示すように、チャンバ1内に円形の平行板電極3を設置した。平行板電極3の径R2は、ウェーハ2の径R1より50mm大きいものとした。平行板電極3の上方の電極3aは陽極とし、高周波電源4に接続して、下方の電極3bは陰極とし、接地した。
まず、支持用ウェーハをロボットハンドにより搬送し、下方電極3b上に円の中心を揃えて載置した。
次いで、チャンバ1内にプロセスガスとして酸素を導入し、チャンバ1内を0.05kPaに減圧した。その後、電極間に400kHzの高周波を100Wの電力で印加し、支持用ウェーハの貼り合わせ側の表面を20秒間プラズマ処理した。
さらに、活性層用ウェーハについても同様のプラズマ処理を行い、これら2枚の貼り合わせ用ウェーハを貼り合わせた。
発明例2として、ウェーハの径R1より20mm大きい径R2を有する平行板電極を使用した点以外は、発明例1と同様の条件で貼り合わせウェーハを製造した。
また、発明例3として、図4に示す、平行板電極によるプラズマ処理を行い、平行板電極の形状以外は発明例1と同様の条件で貼り合わせウェーハを製造した。なお、平行電極板の径R3はウェーハ径より50mm大きい。
さらに、従来例として、図1に示す平行板電極によるプラズマ処理を行い、平行板電極の形状以外は発明例1と同様の条件で貼り合わせウェーハを製造した。
このようにして製造した、発明例1〜3及び従来例にかかる貼り合わせウェーハに対して、接合強度を評価する試験を行った。
評価は、クラックオープニング法で、刃厚300μmの刃を貼り合わせ界面に挿入したときに、貼り合わせウェーハの外端からの径方向の剥離距離をIR検査で評価し、該剥離距離から貼り合わせ面の表面エネルギーを算出するものである。
評価結果を以下の表1に示す。
Figure 2012038963
表1に示すように、ウェーハ径より大きい径を有する平行板電極を用いてプラズマ処理を行った、発明例1、2、3では、従来例より、ウェーハの接合強度が高いことがわかる。
また、発明例1と3との比較により、平行板電極の形状を好適化して行った、貼り合わせウェーハ製造によって、貼り合わせウェーハの接合強度がより高まることがわかる。
この発明によれば、接合強度を向上させた貼り合わせウェーハを提供して、市場に提供することができる。
1 チャンバ
2 ウェーハ
2a ウェーハ表面
3 平行板電極
3a 陽極
3b 陰極
3c ウェーハ収容時における陰極の表面
4 高周波電源
d 平行板電極間距離
A1、A2 平行板電極の端部
B1、B2 平行板電極の内周部
R1 ウェーハ径
R2 平行板電極の径
R3 平行板電極の径
R4 平行板電極の凹部の径

Claims (3)

  1. 2枚の貼り合わせ用ウェーハを貼り合わせるに先立って、前記2枚の貼り合わせ用ウェーハのうち少なくとも一方のウェーハを、平行板電極の一方の電極に載置し、該ウェーハの貼り合わせ側の面に対してプラズマ処理を行う、貼り合わせウェーハの製造方法において、
    前記ウェーハの直径より大きい直径を有する平行板電極に該ウェーハを載置することを特徴とする、貼り合わせウェーハの製造方法。
  2. 前記平行板電極のうちウェーハ保持側の電極は、保持するウェーハを収容可能な凹型の形状であり、且つウェーハ収容時において、当該ウェーハ保持側電極の表面とウェーハ表面とが同一平面上にあることを特徴とする、請求項1に記載の貼り合わせウェーハの製造方法。
  3. 前記ウェーハ保持側電極の直径は、ウェーハの直径より20mm以上大きいことを特徴とする、請求項1又は2に記載の貼り合わせウェーハの製造方法。
JP2010178705A 2010-08-09 2010-08-09 貼り合わせウェーハの製造方法 Withdrawn JP2012038963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010178705A JP2012038963A (ja) 2010-08-09 2010-08-09 貼り合わせウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010178705A JP2012038963A (ja) 2010-08-09 2010-08-09 貼り合わせウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2012038963A true JP2012038963A (ja) 2012-02-23

Family

ID=45850617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010178705A Withdrawn JP2012038963A (ja) 2010-08-09 2010-08-09 貼り合わせウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2012038963A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161188A1 (ja) 2012-04-26 2013-10-31 信越半導体株式会社 貼り合わせウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161188A1 (ja) 2012-04-26 2013-10-31 信越半導体株式会社 貼り合わせウェーハの製造方法
US9142449B2 (en) 2012-04-26 2015-09-22 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Similar Documents

Publication Publication Date Title
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
US8048775B2 (en) Process of forming ultra thin wafers having an edge support ring
CN104246971B (zh) 贴合晶片的制造方法
US8724288B2 (en) Electrostatic chuck and vacuum processing apparatus
CN106068548B (zh) 用于对半导体晶圆进行等离子体切片的方法和设备
JPWO2010004915A1 (ja) 双極型静電チャック
JP2008171899A (ja) 被処理基板の載置装置におけるフォーカスリングの熱伝導改善方法
JP2007266342A (ja) 載置台及び真空処理装置
JP2006080237A (ja) 半導体装置及びその製造方法
KR20110052456A (ko) 웨이퍼 접합 방법
CN105895488A (zh) 等离子体处理装置以及电子部件的制造方法
TWI895100B (zh) 基板支撐組件
JP2009212439A (ja) 半導体装置の製造方法および半導体製造装置
JP4525048B2 (ja) 半導体装置の製造方法
JP2011082457A (ja) 基板の処理方法及び基板保持装置
CN105474358B (zh) 贴合晶圆的制造方法
JP2012038963A (ja) 貼り合わせウェーハの製造方法
JP4843731B2 (ja) 真空処理装置
JP2011003913A (ja) 静電チャック
KR20110069490A (ko) 반도체 기판의 척킹/디척킹 방법, 이를 이용한 반도체 소자의 제조 장치 및 제조 방법
TW201628054A (zh) 半導體裝置之製造方法
JP2016025277A (ja) フォーカスリング
JP6069654B2 (ja) 被処理基板のプラズマ処理用載置台及びこれを用いたプラズマ処理装置
KR20250025571A (ko) 플라즈마의 활성화 장비, 웨이퍼 본딩 장치 및 방법
KR20150074447A (ko) 정전척 및 이의 리페어 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131105