JP2012038963A - Method of manufacturing laminated wafer - Google Patents
Method of manufacturing laminated wafer Download PDFInfo
- Publication number
- JP2012038963A JP2012038963A JP2010178705A JP2010178705A JP2012038963A JP 2012038963 A JP2012038963 A JP 2012038963A JP 2010178705 A JP2010178705 A JP 2010178705A JP 2010178705 A JP2010178705 A JP 2010178705A JP 2012038963 A JP2012038963 A JP 2012038963A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- parallel plate
- bonding
- electrode
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 235000012431 wafers Nutrition 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims description 26
- 238000012545 processing Methods 0.000 claims description 13
- 238000009832 plasma treatment Methods 0.000 abstract description 13
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、貼り合わせウェーハの製造方法に関し、特に、貼り合わせウェーハの外周部の接合強度を高めた、貼り合わせウェーハの製造方法に関する。 The present invention relates to a method for manufacturing a bonded wafer, and more particularly to a method for manufacturing a bonded wafer in which the bonding strength of the outer peripheral portion of the bonded wafer is increased.
近年の半導体デバイス用のウェーハとして、絶縁膜上に形成したシリコン単結晶を基板としたSOI(Silicon On Insulator)ウェーハが注目されている。
SOIウェーハは、バルク基板上に作製されるデバイスに比べて寄生容量が極めて小さく、また簡単な製造工程とデバイス微細化の容易さから、デバイスの高速動作、低消費電力、高絶縁耐圧特性、耐放射線性などに優れた次世代高性能VLSI用ウェーハとして期待されている。
As a wafer for semiconductor devices in recent years, an SOI (Silicon On Insulator) wafer using a silicon single crystal formed on an insulating film as a substrate has attracted attention.
SOI wafers have extremely small parasitic capacitance compared to devices fabricated on a bulk substrate, and because of the simple manufacturing process and ease of device miniaturization, high-speed device operation, low power consumption, high withstand voltage characteristics, It is expected as a next-generation high-performance VLSI wafer with excellent radiation characteristics.
SOIウェーハを製造する代表的な方法として、貼り合わせ法がある。貼り合わせ法は、表面の一方又は両方を酸化したシリコンウェーハと、デバイスを製造する活性層用ウェーハとを貼り合わせて、熱処理を施し、酸化膜付きシリコンウェーハと活性層用シリコンウェーハとを結合させることによりSOIウェーハを製造する方法である。 As a typical method for manufacturing SOI wafers, there is a bonding method. In the bonding method, a silicon wafer having one or both of its surfaces oxidized and an active layer wafer for manufacturing a device are bonded together and subjected to heat treatment to bond the silicon wafer with an oxide film and the active layer silicon wafer. This is a method for manufacturing an SOI wafer.
上記の貼り合わせに関し、貼り合わせウェーハの接合強度を高めるため、貼り合わせの前のウェーハにプラズマ処理を行う方法が知られている(例えば特許文献1)。
図1に示すように、この方法では、チャンバ1内でウェーハ2と同じ径の、陽極3aと陰極3bとの2つの円形の電極板3を用いて、ウェーハ2の表面2aを処理する。
陽極3aには、高周波電源4が接続され、陰極3bは、接地される。
2つの電極板3は一定の距離を離間させて平行に設置され、下方に設置する陰極の電極板3b上に、貼り合わせ側の面2aを上面にして、貼り合わせ前のウェーハ2を載置する。
次いで、チャンバ1内にプロセスガスを充填させ、電極間にプロセスガスが流入した状態で電極間に電位差を生じさせることで電極間にプラズマを発生させ、このプラズマに貼り合わせ前のウェーハ2の貼り合わせ側の表面2aを晒す。
Regarding the above bonding, a method of performing plasma treatment on a wafer before bonding is known in order to increase the bonding strength of the bonded wafer (for example, Patent Document 1).
As shown in FIG. 1, in this method, the
A high
The two
Next, the chamber 1 is filled with a process gas, and a plasma is generated between the electrodes by generating a potential difference between the electrodes with the process gas flowing between the electrodes, and the
このプラズマ処理により、貼り合わせ前のウェーハ2の貼り合わせ側の面2aが活性化し、貼り合わせの接合強度を増加させることができる。
By this plasma treatment, the bonding-
しかしながら、上記のプラズマ処理を行って製造した、貼り合わせウェーハは、貼り合わせ後の研削、研磨工程で、貼り合わせウェーハの外周部において、チッピング(欠け)や剥がれが生じやすく、このため、デバイス製造の歩留まりが低下するという問題があった。 However, the bonded wafer manufactured by performing the above plasma treatment is likely to cause chipping or chipping in the outer peripheral portion of the bonded wafer in the grinding and polishing process after bonding, and thus device manufacturing. There was a problem that the yield of.
本発明は、上記の課題を解決するためになされたものであり、貼り合わせウェーハの外周部の接合強度を向上させることのできる、貼り合わせウェーハの製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method for producing a bonded wafer that can improve the bonding strength of the outer peripheral portion of the bonded wafer.
発明者は、上記の課題を解決すべく鋭意研究を重ねた。
その結果、上記のチッピング、剥がれは、貼り合わせウェーハの外周部の接合強度が内周部対比で低いことに起因することを見出した。
発明者は、外周部の接合強度が低くなるのは、平行板電極の端部付近において、プロセスガスの流れの乱れや、電極間の電場の乱れが生じることにより、この付近でのプラズマの状態が不均一となり、この乱れたプラズマによって処理される、貼り合わせ前のウェーハの外周部における接合が弱くなることに起因することを知見した。
そこで、発明者は、ウェーハの直径より大きい直径を有する平行電極板を用いてプラズマ処理を行うことにより、電極板の端部付近で、プラズマ状態が不均一になったとしても、ウェーハ外周部が電極板の端部付近より十分内側にあるため、乱れたプラズマの影響を受けず、ウェーハ全面が均一な状態のプラズマによって処理され、これにより、所期した目的を有利に達成できることの新規知見を得た。
The inventor has intensively studied to solve the above problems.
As a result, it has been found that the above chipping and peeling are caused by the fact that the bonding strength of the outer peripheral portion of the bonded wafer is lower than the inner peripheral portion.
The inventor believes that the bonding strength of the outer peripheral portion is low because of the disturbance of the flow of the process gas and the disturbance of the electric field between the electrodes near the end of the parallel plate electrode. It has been found that the non-uniformity is caused by weak bonding at the outer peripheral portion of the wafer before bonding, which is processed by the disturbed plasma.
Therefore, the inventor performed plasma processing using a parallel electrode plate having a diameter larger than the diameter of the wafer, so that even if the plasma state becomes non-uniform near the end of the electrode plate, Since it is well inside the edge of the electrode plate, it is not affected by turbulent plasma, and the entire wafer surface is treated with a uniform plasma, which provides new knowledge that the intended purpose can be advantageously achieved. Obtained.
さらに、発明者は、ウェーハ保持側の電極を、保持するウェーハを収容可能な凹型の形状とし、且つウェーハ収容時において、ウェーハ保持側電極の表面とウェーハ表面とが同一平面上にある形状にすることによって、ガスの流れが均一になり、また、電極間の電位差が電極間全面にわたって均一となるため、より均一なプラズマ処理が可能となり、貼り合わせウェーハの接合強度をさらに高めることができることの新規知見も得た。 Further, the inventor makes the electrode on the wafer holding side into a concave shape that can accommodate the wafer to be held, and makes the surface of the wafer holding side electrode and the wafer surface on the same plane when the wafer is accommodated. As a result, the gas flow becomes uniform, and the potential difference between the electrodes is uniform over the entire surface of the electrodes, so that more uniform plasma processing is possible and the bonding strength of the bonded wafer can be further increased. Knowledge was also obtained.
本発明は、上記の知見に基づくもので、その要旨構成は、次の通りである。
(1)2枚の貼り合わせ用ウェーハを貼り合わせるに先立って、前記2枚の貼り合わせ用ウェーハのうち少なくとも一方のウェーハを、平行板電極の一方の電極に載置し、該ウェーハの貼り合わせ側の面に対してプラズマ処理を行う、貼り合わせウェーハの製造方法において、
前記ウェーハの直径より大きい直径を有する平行板電極に該ウェーハを載置することを特徴とする、貼り合わせウェーハの製造方法。
This invention is based on said knowledge, The summary structure is as follows.
(1) Prior to bonding two bonding wafers, at least one of the two bonding wafers is placed on one of parallel plate electrodes, and the wafers are bonded together. In the method for manufacturing a bonded wafer, in which plasma processing is performed on the side surface,
A method for producing a bonded wafer, wherein the wafer is placed on a parallel plate electrode having a diameter larger than that of the wafer.
(2)前記平行板電極のうちウェーハ保持側の電極は、保持するウェーハを収容可能な凹型の形状であり、且つウェーハ収容時において、当該ウェーハ保持側電極の表面とウェーハ表面とが同一平面上にあることを特徴とする、上記(1)に記載の貼り合わせウェーハの製造方法。 (2) Among the parallel plate electrodes, the electrode on the wafer holding side has a concave shape capable of accommodating the wafer to be held, and the surface of the wafer holding side electrode and the wafer surface are flush with each other when the wafer is accommodated. The method for producing a bonded wafer as described in (1) above, wherein
(3)前記平行板電極のウェーハ保持側の電極の直径は、ウェーハの直径より20mm以上大きいことを特徴とする、上記(1)又は(2)に記載の貼り合わせウェーハの製造方法。 (3) The method for producing a bonded wafer according to the above (1) or (2), wherein the diameter of the parallel plate electrode on the wafer holding side is 20 mm or more larger than the diameter of the wafer.
この発明によれば、貼り合わせウェーハの接合強度を、特にウェーハ外周部において向上させた高品質の貼り合わせウェーハを提供することができる。
また、この発明による貼り合わせウェーハを使用すれば、接合強度が高いため、不均一なテラス部分の形成や、貼り合わせ後の研削、研磨工程での、貼り合わせウェーハの外周部のチッピング(欠け)や剥がれを防止して、デバイス製造の歩留まりを向上させることが期待できる。
According to the present invention, it is possible to provide a high-quality bonded wafer in which the bonding strength of the bonded wafer is improved particularly at the outer peripheral portion of the wafer.
Further, if the bonded wafer according to the present invention is used, since the bonding strength is high, chipping (chip) of the outer peripheral portion of the bonded wafer in the formation of uneven terrace portions, grinding after polishing, and polishing process It can be expected to prevent peeling and improve device manufacturing yield.
以下、図面を参照して、本発明を詳細に説明する。
図2は、本発明の一実施形態にかかるプラズマ処理を示す概略断面図である。
本発明の貼り合わせウェーハの製造方法においては、2枚の貼り合わせ用ウェーハを貼り合わせるに先立って、貼り合わせ用ウェーハの貼り合わせ側の表面にプラズマ処理を行う。
図2に示すように、本発明のプラズマ処理は、チャンバ1内で、ウェーハ2の直径R1より大きい直径R2を有する2つの平行板電極3を用いてウェーハ2の表面2aの処理を行う。
図示例で、上方の電極板3aは、陽極であり、高周波電源4に接続され、下方の電極板3bは陰極であり、接地される。
2つの電極板3は一定の距離dを離間させて平行に設置され、下方に設置する陰極の電極板3b上に、貼り合わせ側の面2aを上面にして、貼り合わせ前のウェーハ2を載置する。
このとき、ウェーハ2と陰極3bとが同心円状となるように、ウェーハ2を陰極3bに載置することが好ましい。
ウェーハ2を陰極3bに載置するときの搬送手段としては、特に限定されないが、例えば、ロボットハンドや空気圧によって吸着して搬送する手段などがある。
次いで、チャンバ1内にプロセスガスを充填させる。プロセスガスとしては、例えば窒素、酸素、水素又はこれらの混合ガス等を用いることができる。
このようにしてプロセスガスでチャンバ1内を完全に置換した後、電極間をプロセスガスが流れている状態にて、チャンバ1内を例えば0.1kPa以下まで減圧し、平行板電極2に50〜500kHzの高周波を高周波パワー50〜150Wで印加し、電極間に電位差を生じさせることで数十秒から数分間、電極間にプラズマを発生させ、このプラズマにより、貼り合わせ前のウェーハ2の貼り合わせ側の表面2aを処理することができる。
Hereinafter, the present invention will be described in detail with reference to the drawings.
FIG. 2 is a schematic cross-sectional view showing plasma processing according to an embodiment of the present invention.
In the method for manufacturing a bonded wafer according to the present invention, plasma processing is performed on the bonding side surface of the bonding wafer prior to bonding the two bonding wafers.
As shown in FIG. 2, in the plasma processing of the present invention, the
In the illustrated example, the
The two
At this time, the
The transfer means for placing the
Next, the chamber 1 is filled with a process gas. As the process gas, for example, nitrogen, oxygen, hydrogen, or a mixed gas thereof can be used.
After completely replacing the inside of the chamber 1 with the process gas in this way, with the process gas flowing between the electrodes, the inside of the chamber 1 is reduced to, for example, 0.1 kPa or less, and 50 to 500 kHz is applied to the parallel plate electrode 2 A high frequency power of 50 to 150 W is applied and a potential difference is generated between the electrodes to generate plasma between the electrodes for several tens of seconds to several minutes. This plasma causes the
上記のように、本発明においては、ウェーハの直径より大きい直径を有する平行板電極を用いてプラズマ処理をすることが肝要である。
以下、本発明の作用効果について説明する。
As described above, in the present invention, it is important to perform plasma processing using parallel plate electrodes having a diameter larger than the diameter of the wafer.
Hereinafter, the function and effect of the present invention will be described.
2つの電極間に発生するプラズマ密度は、2つの電極間に発生する電場の状態や流入するプロセスガスの流れの状態の影響を受ける。
まず、2つの電極間の電場について、図3に示すように、2つの平行板電極3の端部A1、A2においては、電気力線が平行板電極3の径方向外側に膨らみ、一方で、平行板電極3の径方向内周側位置B1、B2では、電気力線は平行板電極3にほぼ垂直となる。
このため、平行板電極3の径方向内側では、電場は均一となるが、平行板電極3の端部付近では電場に乱れが生じ、発生するプラズマ密度が減少し、平行板電極間に生じるプラズマ密度に不均一さが生じることとなる。
The plasma density generated between the two electrodes is affected by the state of the electric field generated between the two electrodes and the state of the inflowing process gas.
First, for the electric field between the two electrodes, as shown in FIG. 3, at the end portions A1 and A2 of the two
For this reason, the electric field is uniform on the radially inner side of the
また、プロセスガスの流れに関して、平行板電極3の内周側位置B1、B2では上下方向に電極板があり、上下方向へのプロセスガスの流出が制限されるため、流れがスムーズとなるが、平行板電極3の端部A1、A2ではプロセスガスが平行板電極3の径方向外側において上下方へのプロセスガスの流出経路があるため、流れが乱れやすい。
このため、平行板電極3の端部付近では発生するプラズマのプラズマ密度が低下することとなる。
In addition, regarding the flow of the process gas, there are electrode plates in the vertical direction at the inner peripheral positions B1, B2 of the
For this reason, the plasma density of the plasma generated near the end of the
本発明では、図2に示すように、平行板電極3の直径がウェーハ2の直径より大きく、すなわち、ウェーハ2の端部が平行板電極3の端部より径方向内側にあり、ウェーハ2が、プラズマ密度が均一な領域内にあるため、ウェーハ表面2a全体が均一なプラズマ密度のプラズマによって処理されるため、特に従前不十分であったウェーハ外周部において、表面活性化の効果が高まることとなる。
このため、ウェーハ表面2a全体が均一に活性化される。
なお、平行板電極3の直径は、ウェーハ2の直径より20mm以上大きいことが好ましく、50mm以上大きいことが更に好ましい。なぜなら、20mm以上大きいと、上記の電気力線のウェーハ径方向外側への膨らみが小さく、プラズマ密度が十分均一な領域にて、ウェーハ表面を処理することができるため、ウェーハ外周部の接合強度を高めることができるからである。また、50mm以上大きいと、上記の電気力線が平行板電極にほぼ垂直で、プラズマ密度がほぼ均一な領域にて、ウェーハ表面を処理することができるため、ウェーハ外周部の接合強度をさらに高めることができるからである。
In the present invention, as shown in FIG. 2, the diameter of the
For this reason, the
The diameter of the
このように、表面全体を均一に活性化した貼り合わせ用ウェーハを貼り合わせることにより、ウェーハ表面全体の接合強度を高めることができ、特に接合強度が小さくなりがちなウェーハ外周部の接合強度を向上させることができる。
これにより、貼り合わせ後の研削、研磨工程での、貼り合わせウェーハの外周部におけるチッピング(欠け)や剥がれを防止することができる。
したがって、デバイス製造の歩留まりを向上させることができる。
In this way, by bonding wafers for bonding with the entire surface activated uniformly, the bonding strength of the entire wafer surface can be increased, and in particular, the bonding strength at the outer periphery of the wafer, where the bonding strength tends to be reduced, is improved. Can be made.
Thereby, chipping (chip) and peeling at the outer peripheral portion of the bonded wafer can be prevented in the grinding and polishing steps after bonding.
Therefore, the yield of device manufacturing can be improved.
上記のプラズマ処理は、支持用ウェーハと活性層用ウェーハとの少なくとも一方に対して行えば良いが、双方のウェーハの貼り合わせ面にプラズマ処理を行うことによって、より接合強度を高めることができ、デバイス製造歩留まりの向上効果も増すこととなる。 The above plasma treatment may be performed on at least one of the support wafer and the active layer wafer, but by performing the plasma treatment on the bonding surface of both wafers, the bonding strength can be further increased. The effect of improving the device manufacturing yield will also increase.
次に、本発明の別の実施形態について説明する。
図4に示すように、本発明において、平行板電極3のウェーハ保持側電極3bを、保持するウェーハ2を収容可能な凹型の形状とし、且つウェーハ収容時において、電極3bの表面3cとウェーハ表面2aとが同一平面上であるようにすることが好ましい。
Next, another embodiment of the present invention will be described.
As shown in FIG. 4, in the present invention, the wafer holding
これにより、まず、図2に示す実施形態の場合と同様に、平行板電極3の径R3は、ウェーハ径R1より大きく、平行板電極3の端部でのプラズマの乱れの影響を受けない部分にウェーハ2を置くことができるため、ウェーハの外周部も含め、ウェーハ表面2a全体にわたる均一なプラズマ処理が可能となり、ウェーハの接合強度を高めることができる。
その結果、研削、研磨工程でのチッピングや剥がれを防止することができ、デバイス製造歩留まりを向上させることが期待できる。
As a result, first, as in the embodiment shown in FIG. 2, the diameter R3 of the
As a result, chipping and peeling in the grinding and polishing processes can be prevented, and it can be expected to improve device manufacturing yield.
さらに、図4に示す実施形態においては、平行板電極3の陰極3bの表面3cとウェーハ2の表面2aとが同一平面上にあるため、陽極3aと陰極3bの表面3cとの間の距離と陽極3aとウェーハ表面2aとの間の距離は共にdで等しくなる。
したがって、陽極3aと陰極3bの表面3cとの間の電位差と、陽極3aとウェーハ表面2aとの間の電位差が等しくなり、平行板電極間全体にわたり電場がより均一に発生する。
また、陰極3bの表面3cとウェーハ2の表面2aとが同一平面上にあると、平行板電極全体にわたって、プロセスガスが移動可能な上下方向の距離がdで一定となるため、プロセスガスの流れもより均一となる。
このため、発生するプラズマのプラズマ密度もより均一となり、ウェーハ全体をさらに均一に処理することができる。
したがって、接合強度を高める効果をさらに向上させることができる。
なお、陰極2bの凹部の径R4はウェーハの径R1と同一であり、ウェーハと陰極との間に隙間はないものとする。ただし、製造上の誤差は許容するものとする。
Furthermore, in the embodiment shown in FIG. 4, since the
Therefore, the potential difference between the
In addition, if the
For this reason, the plasma density of the generated plasma becomes more uniform, and the entire wafer can be processed more uniformly.
Therefore, the effect of increasing the bonding strength can be further improved.
Note that the diameter R4 of the concave portion of the cathode 2b is the same as the diameter R1 of the wafer, and there is no gap between the wafer and the cathode. However, manufacturing errors are allowed.
なお、本発明において、貼り合わせ用のウェーハの材料は、シリコン、サファイア、アルミナ、SiC、GaNなどを用いることができる。 In the present invention, silicon, sapphire, alumina, SiC, GaN, or the like can be used as a material for the wafer for bonding.
本発明の効果を実証するために、図1、2、4に示す平行板電極3を用いたプラズマ処理を2枚の貼り合わせ用ウェーハの双方に対して行い、貼り合わせウェーハを製造した。
発明例1として、図2に示すプラズマ処理を行った。まず、支持用ウェーハ及び活性層用ウェーハとして、直径200mmの単結晶シリコンウェーハを用意した。支持用ウェーハの表面には、熱酸化により1μmの熱酸化膜を形成し、この2つの貼り合わせウェーハに対し、プラズマ処理に先立ってRCA洗浄(SC1、SC2)を行った。
次いで、図2に示すように、チャンバ1内に円形の平行板電極3を設置した。平行板電極3の径R2は、ウェーハ2の径R1より50mm大きいものとした。平行板電極3の上方の電極3aは陽極とし、高周波電源4に接続して、下方の電極3bは陰極とし、接地した。
まず、支持用ウェーハをロボットハンドにより搬送し、下方電極3b上に円の中心を揃えて載置した。
次いで、チャンバ1内にプロセスガスとして酸素を導入し、チャンバ1内を0.05kPaに減圧した。その後、電極間に400kHzの高周波を100Wの電力で印加し、支持用ウェーハの貼り合わせ側の表面を20秒間プラズマ処理した。
さらに、活性層用ウェーハについても同様のプラズマ処理を行い、これら2枚の貼り合わせ用ウェーハを貼り合わせた。
In order to verify the effect of the present invention, a plasma processing using the
As Invention Example 1, the plasma treatment shown in FIG. 2 was performed. First, a single crystal silicon wafer having a diameter of 200 mm was prepared as a support wafer and an active layer wafer. A 1 μm thermal oxide film was formed on the surface of the supporting wafer by thermal oxidation, and RCA cleaning (SC1, SC2) was performed on the two bonded wafers prior to the plasma treatment.
Next, as shown in FIG. 2, a circular
First, the supporting wafer was transferred by the robot hand and placed on the
Next, oxygen was introduced into the chamber 1 as a process gas, and the pressure in the chamber 1 was reduced to 0.05 kPa. Thereafter, a high frequency of 400 kHz was applied between the electrodes with a power of 100 W, and the surface on the bonding side of the supporting wafer was subjected to plasma treatment for 20 seconds.
Further, the same plasma treatment was performed on the active layer wafer, and these two wafers for bonding were bonded together.
発明例2として、ウェーハの径R1より20mm大きい径R2を有する平行板電極を使用した点以外は、発明例1と同様の条件で貼り合わせウェーハを製造した。
また、発明例3として、図4に示す、平行板電極によるプラズマ処理を行い、平行板電極の形状以外は発明例1と同様の条件で貼り合わせウェーハを製造した。なお、平行電極板の径R3はウェーハ径より50mm大きい。
さらに、従来例として、図1に示す平行板電極によるプラズマ処理を行い、平行板電極の形状以外は発明例1と同様の条件で貼り合わせウェーハを製造した。
As Invention Example 2, a bonded wafer was produced under the same conditions as in Invention Example 1, except that a parallel plate electrode having a diameter R2 20 mm larger than the diameter R1 of the wafer was used.
In addition, as Invention Example 3, plasma treatment using parallel plate electrodes shown in FIG. 4 was performed, and a bonded wafer was manufactured under the same conditions as in Invention Example 1 except for the shape of the parallel plate electrodes. The diameter R3 of the parallel electrode plate is 50 mm larger than the wafer diameter.
Further, as a conventional example, plasma processing was performed using parallel plate electrodes shown in FIG. 1, and a bonded wafer was manufactured under the same conditions as in Invention Example 1 except for the shape of the parallel plate electrodes.
このようにして製造した、発明例1〜3及び従来例にかかる貼り合わせウェーハに対して、接合強度を評価する試験を行った。
評価は、クラックオープニング法で、刃厚300μmの刃を貼り合わせ界面に挿入したときに、貼り合わせウェーハの外端からの径方向の剥離距離をIR検査で評価し、該剥離距離から貼り合わせ面の表面エネルギーを算出するものである。
評価結果を以下の表1に示す。
Thus, the test which evaluates joining strength was done with respect to the bonded wafer concerning Invention Examples 1-3 and the prior art example manufactured.
Evaluation is performed by the crack opening method, when a blade with a blade thickness of 300 μm is inserted into the bonding interface, the radial separation distance from the outer edge of the bonded wafer is evaluated by IR inspection, and the bonding surface is determined from the peeling distance. The surface energy of is calculated.
The evaluation results are shown in Table 1 below.
表1に示すように、ウェーハ径より大きい径を有する平行板電極を用いてプラズマ処理を行った、発明例1、2、3では、従来例より、ウェーハの接合強度が高いことがわかる。
また、発明例1と3との比較により、平行板電極の形状を好適化して行った、貼り合わせウェーハ製造によって、貼り合わせウェーハの接合強度がより高まることがわかる。
As shown in Table 1, in Examples 1, 2, and 3 where plasma treatment was performed using parallel plate electrodes having a diameter larger than the wafer diameter, it was found that the bonding strength of the wafer was higher than in the conventional example.
Further, comparison between Invention Examples 1 and 3 reveals that the bonding strength of the bonded wafer is further increased by the bonded wafer manufacturing performed by optimizing the shape of the parallel plate electrode.
この発明によれば、接合強度を向上させた貼り合わせウェーハを提供して、市場に提供することができる。 According to this invention, a bonded wafer with improved bonding strength can be provided and provided to the market.
1 チャンバ
2 ウェーハ
2a ウェーハ表面
3 平行板電極
3a 陽極
3b 陰極
3c ウェーハ収容時における陰極の表面
4 高周波電源
d 平行板電極間距離
A1、A2 平行板電極の端部
B1、B2 平行板電極の内周部
R1 ウェーハ径
R2 平行板電極の径
R3 平行板電極の径
R4 平行板電極の凹部の径
1 chamber
2 wafers
2a Wafer surface
3 Parallel plate electrode
3a anode
3b cathode
3c Cathode surface during wafer containment
4 High frequency power supply
d Distance between parallel plate electrodes
A1, A2 End of parallel plate electrode
B1, B2 Inner circumference of parallel plate electrode
R1 Wafer diameter
R2 Parallel plate electrode diameter
R3 Parallel plate electrode diameter
R4 Concave diameter of parallel plate electrode
Claims (3)
前記ウェーハの直径より大きい直径を有する平行板電極に該ウェーハを載置することを特徴とする、貼り合わせウェーハの製造方法。 Prior to bonding the two bonding wafers, at least one of the two bonding wafers is placed on one of the parallel plate electrodes, and the bonding side surface of the wafer is mounted. In the method for manufacturing a bonded wafer, in which plasma processing is performed on
A method for producing a bonded wafer, wherein the wafer is placed on a parallel plate electrode having a diameter larger than that of the wafer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010178705A JP2012038963A (en) | 2010-08-09 | 2010-08-09 | Method of manufacturing laminated wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010178705A JP2012038963A (en) | 2010-08-09 | 2010-08-09 | Method of manufacturing laminated wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012038963A true JP2012038963A (en) | 2012-02-23 |
Family
ID=45850617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010178705A Withdrawn JP2012038963A (en) | 2010-08-09 | 2010-08-09 | Method of manufacturing laminated wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012038963A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013161188A1 (en) | 2012-04-26 | 2013-10-31 | 信越半導体株式会社 | Method of manufacturing bonded wafer |
-
2010
- 2010-08-09 JP JP2010178705A patent/JP2012038963A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013161188A1 (en) | 2012-04-26 | 2013-10-31 | 信越半導体株式会社 | Method of manufacturing bonded wafer |
| US9142449B2 (en) | 2012-04-26 | 2015-09-22 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing bonded wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1175498C (en) | Composite part, method for separating same, and method for producing semiconductor substrate | |
| US8048775B2 (en) | Process of forming ultra thin wafers having an edge support ring | |
| CN104246971B (en) | Method of manufacturing bonded wafers | |
| US8724288B2 (en) | Electrostatic chuck and vacuum processing apparatus | |
| CN106068548B (en) | Method and apparatus for plasma dicing semiconductor wafers | |
| JPWO2010004915A1 (en) | Bipolar electrostatic chuck | |
| JP2008171899A (en) | Method for improving heat conduction of focus ring in substrate mounting apparatus | |
| JP2007266342A (en) | Mounting stand and vacuum processor | |
| JP2006080237A (en) | Semiconductor device and manufacturing method thereof | |
| KR20110052456A (en) | Wafer Bonding Method | |
| CN105895488A (en) | Plasma processing apparatus and method for manufacturing electronic component | |
| TWI895100B (en) | Substrate support assembly | |
| JP2009212439A (en) | Method of manufacturing semiconductor device and semiconductor manufacturing apparatus | |
| JP4525048B2 (en) | Manufacturing method of semiconductor device | |
| JP2011082457A (en) | Processing method for substrate and substrate holding device | |
| CN105474358B (en) | It is bonded the manufacturing method of wafer | |
| JP2012038963A (en) | Method of manufacturing laminated wafer | |
| JP4843731B2 (en) | Vacuum processing equipment | |
| JP2011003913A (en) | Electrostatic chuck | |
| KR20110069490A (en) | Chucking / dechucking method of semiconductor substrate, apparatus and method for manufacturing semiconductor device using same | |
| TW201628054A (en) | Semiconductor device manufacturing method | |
| JP2016025277A (en) | Focus ring | |
| JP6069654B2 (en) | Plasma processing stage for substrate to be processed and plasma processing apparatus using the same | |
| KR20250025571A (en) | Activation device for plasma, wafer bonding device and method | |
| KR20150074447A (en) | Electostatic chuck and method for reparing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20131105 |