JP2012038864A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】エッチングレートを上昇でき、生産性を向上できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程を含み、前記エッチングの際のエッチングガスは、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素とを含有し、前記エッチング工程の際の前記半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上であり、前記第７族元素に対する、前記第３族乃至前記７族元素の添加比率は、０．５以上３．０以下である。
【選択図】図８

Description

半導体装置の製造方法に関する。

従来、例えばドライエッチング方法において、半導体装置の代表的な絶縁材料であるシリコン酸化膜（ＳｉＯ_２）をプラズマ雰囲気中でエッチングする場合、使用するガスとして、フッ化炭素化合物を主とした混合ガスが多く用いられている。ＳｉＯ_２にコンタクトホールを形成する場合、使用するガスとして、例えばＣ_４Ｆ_８など炭素比率の多いフッ化炭素化合物にＯ_２と不活性ガスを添加した混合ガスを使用する。その結果、対シリコン（Ｓｉ）における選択比は、例えば１０という高い値が得られている。

一方、シリコン（Ｓｉ）をプラズマ雰囲気中でエッチングする場合、使用するガスとして、臭化水素を主とした混合ガスが多く用いられている。ＳｉＯ_２をマスクとしてＳｉのトレンチを形成する場合、使用するガスとして、ＨＢｒとＯ_２と混合ガスを使用する。その結果、対ＳｉＯ_２における選択比は、例えば９０という高い値が得られている。

しかしながら、ＳｉＯ_２とＳｉを積層した構造を一括してエッチング加工する場合、エッチングガスとしてフッ化炭素化合物と臭化炭素化合物の混合ガスを用いるが、ＳｉＯ_２に対してはフッ素炭素化合物しかエッチングに寄与せず、またＳｉに対しては臭化水素しかエッチングに寄与しない。そのため、エッチングレートが上昇しないという問題がある。

加えて、フォトリソグラフィ工程において用いられる感光性有機膜のフォトレジストは、下地材料に対するエッチングマスクとして使用される。下地材料のエッチングにドライエッチング方法を用いた場合、プラズマ雰囲気中から照射される紫外光やイオンやラジカルなどによってフォトレジストがダメージを受けることが知られている。そのため、フォトレジストがよれたり、曲がったりなどして下地エッチング材料の形状に影響を与え、信頼性が低減するという問題がある。

また、近年では、メモリセルを３次元的に積層した半導体記憶装置が注目されているが、このような３次元の半導体記憶装置では、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程が必要であると考えられている。

上記のように、従来の半導体装置の製造方法は、エッチングレートが上昇せず、生産性が低減するという問題がある。

特開平５−１５２２５５号公報 特公平３−６３２０９号公報 特開２００２−１６０５０号公報

エッチングレートを上昇でき、生産性を向上できる半導体装置の製造方法を提供する。

実施形態に係る半導体装置の製造方法は、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程を含み、前記エッチングを行うエッチングガスは、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素と、を含有し、前記エッチング工程の際の前記半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上であり、前記第７族元素に対する、前記第３族乃至前記７族元素の添加比率は、０．５以上３．０以下である。

本実施形態に係る半導体記憶装置の構成例を示す斜視図。 図１中のメモリストリングの構成例を示す断面図。 図１中のメモリストリングの等価回路図。 本実施形態に係る半導体記憶装置の一製造工程を示す断面図。 本実施形態に係る半導体記憶装置の一製造工程を示す断面図。 本実施形態に係る半導体記憶装置の一製造工程を説明するための図であって、（ａ）はエッチングガスを示し、（ｂ）はプラズマ中のエッチングガスを示す図。 本実施形態に係る半導体記憶装置の一製造工程を示す断面図。 図７中のＰ１（ＳｉＯ_２エッチング）を拡大して説明するための模式図。 本実施形態に係る半導体記憶装置の一製造工程を示す断面図。 図８中のＰ２（Ｓｉエッチング）を拡大して説明するための模式図。 本実施形態に係る半導体記憶装置の一製造工程を示す断面図。

以下、この発明の実施形態について図面を参照して説明する。尚、以下の実施形態では、半導体基板上にメモリセルが３次元的に積層された半導体記憶装置を一例に挙げて説明するが、これに限定されることはない。この説明においては、全図にわたり共通の部分には共通の参照符号を付す。

［実施形態］
＜１．構成例＞
まず、図１乃至図３を用い、本実施形態に係る半導体記憶装置の構成例について説明する。

１−１．メモリセル領域の構成例
図１は、本実施形態に係る不揮発性半導体記憶装置のメモリセル領域の一部を概略的に示す斜視図である。

図示するように、本実施形態においては、メモリセル領域は、メモリセルトランジスタ（ＭＴｒ１ｍｎ〜ＭＴｒ８ｍｎ）、ソース側選択トランジスタＳＳＴｒｍｎ及びドレイン側選択トランジスタＳＤＴｒｍｎからなるメモリストリングＭＳを、ｍ×ｎ個（ｍ、ｎは自然数）を備えている。本例においては、ｍ＝６、ｎ＝２の一例を示している。

メモリセル領域には、複数のメモリストリングＭＳが設けられている。詳しくは後述するが、メモリストリングＭＳは、電気的に書き換え可能な複数のメモリセルトランジスタＭＴｒｍｎが直列に接続され、それぞれは、半導体層を複数積層することによって形成されている。

各メモリストリングＭＳは、Ｕ字状半導体ＳＣｍｎ、ワード線ＷＬｍｎ（ＷＬｍ１〜ＷＬｍ ８）、ソース側選択ゲート線ＳＧＳｍ、ドレイン側選択ゲート線ＳＧＤｍ、およびバックゲート線ＢＧを有する。

Ｕ字状半導体ＳＣｍｎは、ロウ方向からみてＵ字状に形成されている。Ｕ字状半導体ＳＣｍｎ は、半導体基板Ｂａに対して略垂直方向に延びる一対の柱状部ＣＬｍｎ、及び対の柱状部ＣＬｍｎ の下端を連結させるように形成された連結部ＪＰｍｎを有する。また、Ｕ字状半導体ＳＣｍｎは、一方の柱状部ＣＬｍｎの上端から連結部ＪＰｍｎ を介して他方の柱状部ＣＬｍｎ の上端へと連通する中空Ｈ１を有する。

各層のワード線ＷＬｍｎ は、ロウ方向に平行に延びる形状を有している。

カラム方向の同位置に設けられロウ方向に並ぶメモリセルトランジスタ（ＭＴｒ１ｍｎ〜ＭＴｒ８ｍｎ ）のゲートは、同一のワード線ＷＬｍｎに接続されている。各ワード線ＷＬｍｎ は、メモリストリングＭＳに略垂直に配置されている。

尚、図１において図示を省略したが、上記各構成の間には層間絶縁膜が配置されており、各構成間を電気的に絶縁している。

１−２．メモリストリングの構成例
図２は、図１中のメモリストリングＭＳの一部を拡大した断面図である。

図示するように、ワード線ＷＬｍｎと柱状部ＣＬｍｎとの間には、ＯＮＯ（Oxide-Nitride-Oxide）層ＮＬが形成されている。ＯＮＯ層ＮＬは、柱状部ＣＬｍｎに接するトンネル絶縁層ＴＩ、トンネル絶縁層ＴＩに接する電荷蓄積層ＥＣ、及び電荷蓄積層ＥＣに接するブロック絶縁層ＢＩを有する。電荷蓄積層ＥＣは、電荷を蓄積する機能を有する。

ドレイン側選択ゲート線ＳＧＤｍは、最上部のワード線ＷＬｍｎの上部に設けられている。ドレイン側選択ゲート線ＳＧＤｍ は、ロウ方向に平行に延びる形状を有している。

ソース側選択ゲート線ＳＧＳｍは、最上部のワード線ＷＬｍｎの上部に設けられている。ソース側選択ゲート線ＳＧＳｍは、ロウ方向に平行に延びる形状を有している。

ゲート絶縁層ＤＧＩは、ドレイン側選択ゲート線ＳＧＤｍと柱状部ＣＬｍｎとの間に設けられている。ゲート絶縁層ＳＧＩは、ソース側選択ゲート線ＳＧＳｍと柱状部ＣＬｍｎとの間に設けられている。

バックゲート線ＢＧは、複数の連結部ＪＰｍｎの下部を覆うように、ロウ方向及びカラム方向に２次元的に広がって形成されている。図２に示すように、バックゲート線ＢＧと連結部ＪＰｍｎとの間には、上述したＯＮＯ層ＮＬが形成されている。

また、カラム方向に隣接するＵ字状半導体ＳＣｍｎの柱状部ＣＬｍｎの上端には、ソース線ＳＬｎが形成されている。

また、ドレイン側選択ゲート線ＳＧＤｍの上方に延びる柱状部ＣＬｍｎの上端には、プラグ線ＰＬｍｎ を介してビット線ＢＬｎが形成されている。各ビット線ＢＬｎは、ソース線ＳＬｎ よりも上方に位置するように形成されている。各ビット線ＢＬｎは、ロウ方向に所定間隔を設けてカラム方向に延びるライン状に繰り返し形成されている。

１−３．メモリストリングの等価回路
図３は、本実施形態に係るメモリストリングの等価回路を示している。

図示するように、各メモリストリングＭＳは、８つのメモリセルトランジスタＭＴｒ１ｍｎ 〜ＭＴｒ８ｍｎ、ソース側選択トランジスタＳＳＴｒｍｎ 、ドレイン側選択トランジスタＳＤＴｒｍｎ、およびバックゲートトランジスタＢＧＴｒｍｎ を有している。

上記８つのメモリセルトランジスタＭＴｒ１ｍｎ〜ＭＴｒ８ｍｎ、ソース側選択トランジスタＳＳＴｒｍｎ、およびドレイン側選択トランジスタＳＤＴｒｍｎの電流経路は、それぞれ直列に接続されている。

ソース線ＳＬｎには、図示しない制御回路が電気的に接続されている。

＜２．製造方法＞
次に、図４乃至図１１を用い、本実施形態に係る半導体記憶装置の製造方法について説明する。ここでは、図１乃至図３において説明した半導体記憶装置のメモリセル領域を一例に挙げる。

まず、図４に示すように、半導体基板Ｂａ上に、例えば、熱酸化法を用いて酸化シリコン（ＳｉＯ_２）を堆積させ、絶縁膜２１を形成する。続いて、絶縁膜２１上に、同様の方法により、酸化シリコン（ＳｉＯ_２）を堆積させ、バックゲート絶縁膜２２を形成する。続いて、バックゲート絶縁膜２２上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法等を用いてポリシリコン（Poly-Ｓｉ）層を堆積させ、バックゲート導電層２２を形成する。続いて、バックゲート導電層２２を堀込んで形成したバックゲートホール２４内を埋めるように、例えば、窒化シリコン（ＳｉＮ）膜を堆積させ、犠牲層９１を形成する。

続いて、図５に示すように、バックゲート導電層２２上、犠牲層９１上に、例えば、ＣＶＤ法を用いて、交互にシリコン酸化（ＳｉＯ_２）層およびポリシリコン（Poly−Ｓｉ）層を順次積層させ、板状の絶縁層３１ａ〜３１ｈ，３３およびポリシリコン層３２ａ〜３２ｈからなる多層膜ＭＬを形成する。

続いて、絶縁層３３上に、高さが１μm程度となる炭素膜５５を成膜する。さらに、この炭素膜５５に、上記絶縁層３１ａ〜３１ｈ，３３およびポリシリコン層３２ａ〜３２ｈからなる多層膜ＭＬを一括してエッチングするための開口を形成する。

エッチングガスに関して
続いて、図６に示すエッチングガスにより、上記炭素膜５５をマスクとして用い、上記多層膜ＭＬを一括してエッチングを行う。

（ａ）に示すように、本例では、エッチングガスの一例として、Ｃ_４Ｆ_４Ｂｒ_４を用いるが、これに限られず、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素と、を含有するエッチングガスであれば良い。

エッチング工程の際の半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上である。

第７族元素（本例では、Ｆ）に対する、第３族乃至前記７族元素（本例では、Ｂｒ）の添加比率は、０．５以上３．０以下（本例では、０．５≦Ｆ／Ｂｒ≦３．０）である。

（ｂ）に示すように、本例に係るエッチングガスである環式ハロゲン炭化系ガスＣ_４Ｆ_４Ｂｒ_４は、エッチング工程中のプラズマ雰囲気中では、容易に解離され、図示する二重結合を含む２つのハロゲン炭化系分子が生成される。

上記ハロゲン炭化系分子は、エッチング下地材料（シリコン酸化（ＳｉＯ_２）およびポリシリコン（Poly−Ｓｉ））の表面上およびフォトレジスト上で、容易にポリマーを形成する。

続いて、図７に示すように、上記図６に示したエッチングガスＣ_４Ｆ_４Ｂｒ_４（０．５≦Ｆ／Ｂｒ≦３．０）を用いたＲＩＥ（Reactive Ion Etching）法により、半導体基板に入射するイオンのエネルギーを１００ｅＶ以上にて、上記炭素膜５５をマスクとして、上記多層膜ＭＬ中の最上層の絶縁膜（シリコン酸化（ＳｉＯ_２）膜）３３に対して、エッチングを行う。図７中の破線で囲った部分Ｐ１を拡大すると、図８のように示される。

図８に示すように、エッチングガスＣ_４Ｆ_４Ｂｒ_４は、ＲＩＥ工程中のプラズマ雰囲気中で解離されて生成された上記二重結合を含むハロゲン炭化系分子は、エッチング材料としての絶縁膜（シリコン酸化（ＳｉＯ_２）３３上および炭素膜５５上で、容易にポリマーを形成する。そのため、エッチング材料との反応性を向上でき、エッチングレートを向上することができる。

より具体的には、エッチング材料としての絶縁膜（シリコン酸化（ＳｉＯ_２）３３に対して、上記ポリマー中に含まれるハロゲン（Ｆ）が下地材料（ＳｉＯ_２）と反応して、Ｏ_２およびＳｉＦ_４を放出して、エッチングを進行させることができる。この際の反応は、以下の式（１）のように表される。

ＳｉＯ_２＋４Ｆ→ＳｉＦ₄＋Ｏ_２ ・・・ 式（１）
加えて、上記二重結合を含むハロゲン炭化系分子が炭素膜５５上で形成されたポリマーは、（ＣＦ，ＣＢｒによる）炭素膜５５の保護膜となる。そのため、このエッチング工程の際、炭素膜５５のプラズマダメージを低減することができる。

続いて、図９に示すように、エッチングガスＣ_４Ｆ_４Ｂｒ_４（０．５≦Ｆ／Ｂｒ，Ｃ≦３．０）を用いたＲＩＥ法を継続し、半導体基板に入射するイオンのエネルギーを１００ｅＶ以上にて、上記炭素膜５５をマスクとして、多層膜ＭＬ中のポリシリコン（poly-Ｓｉ）層３２ｈに対して、エッチングを行う。図９中の破線で囲った部分Ｐ２を拡大すると、同様に、図１０のように示される。

図１０に示すように、同様に、ＲＩＥ工程中のプラズマ雰囲気中で解離されて生成された上記二重結合を含むハロゲン炭化系分子は、エッチング材料としてのポリシリコン（poly-Ｓｉ）層３２ｈ上およびフォトレジスト５５上で、容易にポリマーを形成する。そのため、エッチング材料との反応性を向上でき、エッチングレートを向上することができる。

より具体的には、エッチング材料としてのポリシリコン（poly-Ｓｉ）層３２ｈに対しても、上記ポリマー中に含まれるハロゲン（Ｂｒ）が下地材料（poly-Ｓｉ）と反応して、ＳｉＢｒ_４を放出して、エッチングを進行させることができる。この際の反応は、以下の式（２）のように表される。

Ｓｉ＋４Ｂｒ→ＳｉＢｒ_４ ・・・ 式（２）
加えて、プラズマ雰囲気中で解離されて生成された上記二重結合を含むハロゲン炭化系分子がフォトレジスト５５上で形成されたポリマーは、（ＣＦ，ＣＢｒによる）炭素膜５５の保護膜となることは、上記と同様である。そのため、このエッチング工程の際、炭素膜５５のプラズマダメージを低減することができる。

続いて、図１１に示すように、上記エッチング工程を犠牲膜９１表面上まで継続することにより、メモリストリングＭＳを形成するためのトレンチ７７を一括して形成することが可能である。この多層膜ＭＬを一括してエッチングしてトレンチ７７を形成した後の炭素膜５５の高さは０．３μm程度（＜ＨＰ０）である。本例では、エッチング工程の際のフォトレジスト５５のプラズマダメージを低減できるため、エッチング後の高さはＨＰ１を高く保持することが可能である。

続いて、犠牲膜９１を除去する。続いて、上記トレンチ７７側壁に、トンネル絶縁層ＴＩ、トンネル絶縁層ＴＩに接する電荷蓄積層ＥＣ、及び電荷蓄積層ＥＣに接するブロック絶縁層ＢＩを形成して、ＯＮＯ層ＮＬを形成する。続いて、トレンチ７７内に、柱状部ＣＬｍｎ、連結部ＪＰｍｎ、中空Ｈ１を形成する。その後、メモリストリングごとに分離し、所定の製造工程を行い、図１乃至図３で示した半導体記憶装置を製造する。

尚、本実施形態では、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える、８層の多層膜ＭＬに対して一括してエッチングする例を説明した。しかしながら、この場合に限らず、例えば、２層、４層、１６層、３２層等の同様の構成を備えた多層膜に対しても同様に一括してエッチングを行うことが可能である。また、半導体基板上にメモリセルが３次元的に積層された半導体記憶装置に限らず、必要に応じて、適宜適用可能である。

＜３．作用効果＞
上記のように、本実施形態に係る半導体記憶装置の製造方法によれば、少なくとも下記（１）乃至（２）の効果が得られる。

（１）−１ エッチングレートを上昇できる。
上記のように、本実施形態では、エッチングガスを導入し、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程に際し、エッチングガスとして、Ｃ_４Ｆ_４Ｂｒ_４を用いる。エッチングガスである環式ハロゲン炭化系ガスＣ_４Ｆ_４Ｂｒ_４は、エッチング工程中のプラズマ雰囲気中では、容易に解離され、図６に示した二重結合を含む２つのハロゲン炭化系分子が生成される。上記ハロゲン炭化系分子は、エッチング下地材料（シリコン酸化（ＳｉＯ_２）およびポリシリコン（Poly−Ｓｉ））の表面上で、容易にポリマーを形成する。

そのため、上記図７乃至図１０、式（１）、式（２）に示したように、エッチング材料としての絶縁膜（シリコン酸化（ＳｉＯ_２）３１ａ〜３１ｈ，３３およびポリシリコン（poly-Ｓｉ）層３２ａ〜３２ｈのいずれに対しても、上記ポリマー中に含まれるハロゲン（Ｆ，Ｂｒ）が下地材料（ＳｉＯ_２，poly-Ｓｉ）と反応して、エッチングを進行することができる。

エッチング工程の際の半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上である。そのため、強固なＳｉ−Ｏ結合を有するシリコン酸化膜（ＳｉＯ_２）であっても、これを切断することができ、エッチング条件を変化させることなく、一括して多層膜ＭＬをエッチングすることができる。

Ｆに対するＢｒの添加比率は、０．５以上３．０以下（０．５≦Ｆ／Ｂｒ≦３．０）である。このように、Ｆに対するＢｒの添加比率が、０．５以上３．０以下という比較的低い領域を使用するため、選択比を取らずに（ほぼ等速で）一括してエッチングを行うことができる。これに対して、Ｆに対するＢｒの添加比率が高い領域（例えば、Ｆ／Ｂｒ＞３．０）を用いた場合には、基本的にＣＦでＳｉＯ_２はエッチングすることができるが、ＳｉはＣＦおよびＣＢｒによる堆積効果によりエッチングが抑制される。そのため、本例の領域でなければ、選択比を取らずに（ほぼ等速で）一括してエッチングを行うことができない。

このように、本例に係る半導体装置の製造方法によれば、エッチング材料としての絶縁膜（シリコン酸化（ＳｉＯ_２）膜３１ａ〜３１ｈ，３３およびポリシリコン（poly-Ｓｉ）層３２ａ〜３２ｈのいずれに対しても反応性を向上できるため、エッチングレートを向上することができる点で有利である。加えて、シリコン酸化（ＳｉＯ_２）／ポリシリコン（poly-Ｓｉ）層を備える多層膜に対して、選択比を取らずに（ほぼ等速で）一括して高速にエッチングを行うことができる点で有利である。

（１）−２ 生産性を向上できる。
さらに、プラズマ雰囲気中で解離されて生成された上記二重結合を含むハロゲン炭化系分子が炭素膜５５上で形成されたポリマーは、（ＣＦ，ＣＢｒによる）炭素膜５５の保護膜となる。そのため、エッチング工程の際、炭素膜５５のプラズマダメージを低減することができる。

そのため、エッチング後の炭素膜の高さを保持することが可能である。例えば、本例では、一括してエッチングしてトレンチ７７を形成した後の炭素膜５５の高さＨＰ１を、エッチング工程前の高さＨＰ０の1/3程度（１／３ＨＰ０）に保持することが可能である。加えて、上記保護膜により、炭素膜５５がよれたり、曲がったりなどしてエッチング材料の形状に悪影響を与えてしまうことがない。

このように、本例に係る半導体装置の製造方法によれば、生産性を向上することができる点で有利である。

（２） 製造コストの低減に対して有利である。
上記のように、本例では、半導体基板上に交互に積層されたシリコン層（Poly-Ｓｉ）とシリコン酸化膜（ＳｉＯ_２）とを備える多層膜を、単一のエッチングガス（Ｃ_４Ｆ_４Ｂｒ_４、０．５≦Ｆ／Ｂｒ≦３．０），かつ単一の反応条件（半導体基板に入射するイオンのエネルギー：１００ｅＶ以上）で、一括して高速にエッチングを行うことができる。

そのため、製造コストの低減に対して有利である。

例えば、本実施形態のような半導体基板上にメモリセルが３次元的に積層された半導体記憶装置の例では、８層、１６層等のように、積層数が多いため、このメリットが大きいと言える。

［変形例］
上記実施形態では、エッチングガスの一例として、Ｃ_４Ｆ_４Ｂｒ_４を用いて説明した。しかしながら、エッチングガスは、これに限られず、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素と、を含有するものであれば、上記実施形態と同様に適用でき、上記（１）乃至（２）と同様の作用効果を得ることが可能である。例えば、その他エッチングガスとして、以下のような種々のものを必要に応じて適用可能である。

＜エッチングガスのその他一例＞
少なくとも２種類以上の第７族元素と第４族元素とを含有するエッチングガスとしての、ハロゲン化炭化系ガス。

ハロゲン化炭化系ガスとしては、飽和環式ハロゲン化炭素化合物、または不飽和環式ハロゲン化炭素化合物から選択される化合物ガス。

ハロゲン化炭化系ガスは、ＣｘＦｙαｚ系ガスであって、αはＣｌ、Ｂｒ、Ｉ、Ａｔのいずれかであり、ｙ＋ｚ≦２ｘ＋２の関係を有するもの。

ハロゲン化炭化系ガスは、Ｃ_４Ｆｘαｙであって、αはＣｌ、Ｂｒ、Ｉ、Ａｔのいずれかであり、ｘ＋y＝８の関係を有するもの。

上記少なくとも２種類以上の第７族元素と第４族元素とを含有するガスとしての、ハロゲン化ケイ素化系ガス。

上記少なくとも２種類以上の第７族元素と第３族元素とを含有するガスとしての、ハロゲン化ホウ素化系ガス。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

３１ａ〜３１ｈ、３３…シリコン酸化膜（ＳｉＯ_２）、３２ａ〜３２ｈ…ポリシリコン層（Poly-Ｓｉ）、ＭＬ…多層膜、Ｃ_４Ｆ_４Ｂｒ_４…エッチングガス、５５…フォトレジスト。

Claims (7)

1. 半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程を含み、
   前記エッチングの際のエッチングガスは、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素と、を含有し、
   前記エッチング工程の際の前記半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上であり、
   前記第７族元素に対する、前記第３族乃至前記７族元素の添加比率は、０．５以上３．０以下であること
   を特徴とする半導体装置の製造方法。
2. 前記少なくとも２種類以上の第７族元素と第４族元素とを含有するエッチングガスは、ハロゲン化炭化系ガスであること
   を特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記ハロゲン化炭化系ガスは、飽和環式ハロゲン化炭素化合物、または不飽和環式ハロゲン化炭素化合物から選択される化合物ガスであること
   を特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記ハロゲン化炭化系ガスはＣｘＦｙαｚ系ガスであって、前記αはＣｌ，Ｂｒ，Ｉ，Ａｔのいずれかであり、ｙ＋ｚ≦２ｘ＋２の関係を有するものであること
   を特徴とする請求項２に記載の半導体装置の製造方法。
5. 前記ハロゲン化炭化系ガスはＣ４Ｆｘαｙであって、前記αはＣｌ，Ｂｒ，Ｉ，Ａｔのいずれかであり、ｘ＋ｙ＝８の関係を有するものであること
   を特徴とする請求項２に記載の半導体装置の製造方法。
6. 前記少なくとも２種類以上の第７族元素と第４族元素とを含有するガスは、ハロゲン化ケイ素化系ガスであること
   を特徴とする請求項１に記載の半導体装置の製造方法。
7. 前記少なくとも２種類以上の第７族元素と第３族元素とを含有するガスは、ハロゲン化ホウ素化系ガスであること
   を特徴とする請求項１に記載の半導体装置の製造方法。

Images