JP2012038860A5 - - Google Patents

Claims (21)

1. 複数の半導体基板のうち少なくとも二つの半導体基板を互いに積層する半導体基板の積層方法であって、
   複数の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択ステップと、
   前記第１の半導体基板と前記第２の半導体基板とを互いに積層する積層ステップと、
   を有する半導体基板の積層方法。
2. 前記第１の半導体基板の表面に設けられた指標の位置を計測する計測ステップを有し、
   前記選択ステップは、前記第１の半導体基板の前記位置に対して、予め定められた基準を満たす位置に指標が配置された半導体基板を、前記積層基準を満たす前記第２の半導体基板として選択する請求項１に記載の半導体基板の積層方法。
3. 前記複数の半導体基板のうち、表面に設けられた指標の位置が前記基準を満たさない半導体基板を、保留基板として保留する保留ステップを有する請求項２に記載の半導体基板の積層方法。
4. 前記選択ステップは、前記第１の半導体基板の前記指標の位置に対するずれ量が予め定められた範囲内にある前記指標が配置されている半導体基板を前記第２の半導体基板として選択する請求項２または３に記載の半導体基板の積層方法。
5. 前記第１の半導体基板と前記第２の半導体基板とを互いに積層した後、前記第２の半導体基板を研磨する研磨ステップと、
   前記第２の半導体基板の研磨された面に指標を形成する指標形成ステップと、
   を含み、
   前記計測ステップは、前記指標形成ステップで形成された前記指標の位置を計測し、
   前記選択ステップは、前記計測ステップで計測された前記指標の位置に対して前記基準を満たす位置に指標が配置された半導体基板を、前記積層基準を満たす新たな前記第２の半導体基板として選択する請求項２から４のいずれか一項に記載の半導体基板の積層方法。
6. 前記計測ステップは、前記第１の半導体基板の反りが矯正された状態で前記位置を計測する請求項２から５のいずれか１項に記載の半導体基板の積層方法。
7. 前記基準は、前記第１の半導体基板の表面に設けられた電極の高さと前記複数の半導体基板の表面に設けられた電極の高さを加味して定められる請求項２から６のいずれか一項に記載の半導体基板の積層方法。
8. 前記選択ステップは、加熱を含む後工程における熱膨張を考慮して第２の半導体基板を選択する請求項１から７のいずれか一項に記載の半導体基板の積層方法。
9. 前記選択ステップは、複数の前記第１の半導体基板と前記複数の半導体基板との全ての組み合わせにおいて前記積層基準を満たすか否かを判断し、複数の前記第１の半導体基板と前記複数の半導体基板との組み合わせ数が最も多くなるように前記第２の半導体基板を選択する請求項１から８のいずれか一項に記載の半導体基板の積層方法。
10. 前記第１の半導体基板および前記第２の半導体基板の少なくとも一方は、既に積層された半導体基板である請求項１から９のいずれか１項に記載の半導体基板の積層方法。
11. 複数の半導体基板のうち少なくとも二つの半導体基板を互いに積層する半導体基板の積層方法であって、
    複数の半導体基板のうち、予め定められた積層基準を満たす第１の半導体基板および第２の半導体基板をそれぞれ選択する選択ステップと、
    前記第１の半導体基板と前記第２の半導体基板とを互いに積層する積層ステップと、
    を有する半導体基板の積層方法。
12. 複数の半導体基板のうち少なくとも二つの半導体基板を互いに積層する半導体基板の積層装置であって、
    複数の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択部と、
    前記第１の半導体基板と前記第２の半導体基板とを互いに積層する積層部と、
    を備える半導体基板の積層装置。
13. 前記第１の半導体基板の表面に設けられた指標の位置を計測する計測部を備え、
    前記選択部は、前記第１の半導体基板の前記位置に対して、予め定められた基準を満たす位置に指標が配置された半導体基板を、前記積層基準を満たす前記第２の半導体基板として選択する請求項１２に記載の半導体基板の積層装置。
14. 前記複数の半導体基板のうち、表面に設けられた指標の位置が前記基準を満たさない半導体基板を、保留基板として保留する保留部を備える請求項１３に記載の半導体基板の積層装置。
15. 前記選択部は、前記第１の半導体基板の前記指標の位置に対するずれ量が予め定められた範囲内にある前記指標が配置されている半導体基板を前記第２の半導体基板として選択する請求項１３または１４に記載の半導体基板の積層装置。
16. 前記計測部は、前記第１の半導体基板の反りが矯正された状態で前記位置を計測する請求項１３から１５のいずれか１項に記載の半導体基板の積層装置。
17. 前記基準は、前記第１の半導体基板の表面に設けられた電極の高さと前記複数の半導体基板の表面に設けられた電極の高さを加味して定められる請求項１３から１６のいずれか一項に記載の半導体基板の積層装置。
18. 前記選択部は、加熱を含む後工程における熱膨張を考慮して第２の半導体基板を選択する請求項１２から１７のいずれか一項に記載の半導体基板の積層装置。
19. 前記選択部は、複数の前記第１の半導体基板と前記複数の半導体基板との全ての組み合わせにおいて前記積層基準を満たすか否かを判断し、複数の前記第１の半導体基板と前記複数の半導体基板との組み合わせ数が最も多くなるように前記第２の半導体基板を選択する請求項１２から１８のいずれか一項に記載の半導体基板の積層装置。
20. 複数の半導体基板のうち少なくとも二つの半導体基板を互いに積層する半導体基板の積層装置であって、
    複数の半導体基板のうち、予め定められた積層基準を満たす第１の半導体基板および第２の半導体基板をそれぞれ選択する選択部と、
    前記第１の半導体基板と前記第２の半導体基板とを互いに積層する積層部と、
    を備える半導体基板の積層装置。
21. 複数の基板を重ね合わせて製造されるデバイスの製造方法であって、
    前記複数の基板を重ね合わせる工程は、
    請求項１から１１のいずれか一項に記載の半導体基板の積層方法を有するデバイスの製造方法。