[go: up one dir, main page]

JP2012038796A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2012038796A
JP2012038796A JP2010175174A JP2010175174A JP2012038796A JP 2012038796 A JP2012038796 A JP 2012038796A JP 2010175174 A JP2010175174 A JP 2010175174A JP 2010175174 A JP2010175174 A JP 2010175174A JP 2012038796 A JP2012038796 A JP 2012038796A
Authority
JP
Japan
Prior art keywords
trimming element
crack
interlayer insulating
insulating film
derivative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010175174A
Other languages
Japanese (ja)
Inventor
Yasuhiro Takeda
安弘 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2010175174A priority Critical patent/JP2012038796A/en
Publication of JP2012038796A publication Critical patent/JP2012038796A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent an interlayer insulation film in a lower part of a trimming element from being cracked due to pressure of evaporation gas from the trimming element at the time of trimming.SOLUTION: A trimming element T is formed on an interlayer insulation film 2. An interlayer insulation film 3a covers the trimming element T. A crack inducing body G is formed on the interlayer insulation film 3a in a region obliquely over the trimming element T. The trimming element T and the crack inducing body G are disposed in a region to be irradiated with laser light. By the laser light irradiation, a high-temperature region 6 is formed extending widely while overlapping on the interlayer insulation film 3a and the like around the trimming element T and the crack inducing body G and the rigidity of the interlayer insulation film 3a and the like having high temperature is deteriorated. As a result, the pressure of evaporation gas is easily applied to a corner part of an upper part of the trimming element T and the pressure of the evaporation gas applied to a corner part of a lower part of the trimming element T decreases; thus, the occurrence of a crack 5 in the interlayer insulation film 2 in the lower part of the trimming element T can be prevented.

Description

本発明は、半導体装置及びその製造方法に関し、特にレーザートリミング素子を有する半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a laser trimming element and a manufacturing method thereof.

従来から半導体装置の仕様や性能を調整し、完成品の性能、歩留まり向上を図るためレーザー光によるトリミング素子の溶断が行われてきた。種々のトリミング素子Tの構成が考えられるが、一例として、図6のような複数のトリミング素子T1、T2、T3等からなる構成も考えられる。内部回路Aからの出力電圧Voutを抵抗R1等で調整する場合である。 Conventionally, trimming elements have been blown by laser light in order to adjust the specifications and performance of semiconductor devices and improve the performance and yield of finished products. Various configurations of the trimming elements T are conceivable. As an example, a configuration including a plurality of trimming elements T1, T2, T3, etc. as shown in FIG. 6 is also conceivable. This is a case where the output voltage Vout from the internal circuit A is adjusted by the resistor R1 or the like.

即ち、内部回路Aと抵抗R1の間にトリミング素子T1、抵抗R2との間にトリミング素子T2、そして抵抗R3との間にトリミング素子T3を配置するような場合である。トリミング素子T1等は金属電極配線と同一の金属で形成され、図7(a)の平面図で示すように、レーザー光で溶断される中央部が細く端部が太い形状に形成される。図7(b)は図7(a)のA−A断面図である。   That is, the trimming element T1 is disposed between the internal circuit A and the resistor R1, the trimming element T2 is disposed between the resistor R2, and the trimming element T3 is disposed between the resistor R3. The trimming element T1 and the like are made of the same metal as the metal electrode wiring, and as shown in the plan view of FIG. 7A, the center part melted by the laser beam is thin and the end part is thick. FIG.7 (b) is AA sectional drawing of Fig.7 (a).

レーザー光でトリミング素子T1が溶断されると内部回路Aの出力Voutは、内部回路Aから抵抗R2、抵抗R3を介して出力される。また、トリミング素子T1、T2が溶断された場合は、内部回路AのVoutは内部回路Aから抵抗R3を介して出力される。この結果、所望の値に調整された出力電圧Voutを得ることができる。 When the trimming element T1 is blown by the laser light, the output V out of the internal circuit A is output from the internal circuit A through the resistors R2 and R3. When the trimming elements T1 and T2 are fused, V out of the internal circuit A is output from the internal circuit A through the resistor R3. As a result, the output voltage Vout adjusted to a desired value can be obtained.

トリミング素子T1等は、図7(b)の断面図で示すように不純物が熱拡散、イオン注入等され各種デバイス素子が形成された半導体基板1上の層間絶縁膜等2上に1本または複数本形成される。トリミング素子T1等の上には、更にパッシベーション用シリコン酸化膜3bが形成される。   As shown in the sectional view of FIG. 7B, one or a plurality of trimming elements T1 and the like are provided on the interlayer insulating film 2 on the semiconductor substrate 1 on which various device elements are formed by thermal diffusion, ion implantation, and the like. The book is formed. A passivation silicon oxide film 3b is further formed on the trimming element T1 and the like.

なお、パッシベーション用保護膜として、初めはシリコン酸化膜とシリコン窒化膜等がこの順序に所定のCVD法により2層構造で形成される。その後、トリミング素子T1等上のレーザー光を吸収する性質を持つシリコン窒化膜等を除去するため、トリミング素子T1等上にはパッシベーション用シリコン酸化膜3bのみが形成される。   As a passivation protective film, initially, a silicon oxide film and a silicon nitride film are formed in this order in a two-layer structure by a predetermined CVD method. Thereafter, only the passivation silicon oxide film 3b is formed on the trimming element T1 or the like in order to remove the silicon nitride film or the like having the property of absorbing laser light on the trimming element T1 or the like.

係る構成のトリミング素子T1等の中のトリミング素子T2をレーザー光で溶断したときの状態を図8(a)、図8(b)に示す。図8(a)はパッシベーション用シリコン酸化膜3bが存在しないか、または薄い場合のトリミング素子T2の溶断後の断面図を、図8(b)は層間絶縁膜3が厚い場合のトリミング素子T2の溶断後の断面図である。   FIGS. 8A and 8B show a state when the trimming element T2 in the trimming element T1 and the like having such a structure is melted by laser light. 8A is a cross-sectional view after the fusing of the trimming element T2 when the passivation silicon oxide film 3b is not present or thin, and FIG. 8B is the trimming element T2 when the interlayer insulating film 3 is thick. It is sectional drawing after fusing.

トリミング素子T2上のパッシベーション用シリコン酸化膜3bが薄い場合は、図8(a)に示すように、トリミング素子T2が溶断されその上部のパッシベーション用シリコン酸化膜3bに小さな開口4が形成される。トリミング素子T2上のパッシベーション用シリコン酸化膜3bが厚い場合は、図8(b)に示すように、パッシベーション用シリコン酸化膜3bに大きな開口4が形成されると共にトリミング素子T2の下方の層間絶縁膜2にクラック5が発生する。   When the passivation silicon oxide film 3b on the trimming element T2 is thin, as shown in FIG. 8A, the trimming element T2 is melted and a small opening 4 is formed in the passivation silicon oxide film 3b above the trimming element T2. When the passivation silicon oxide film 3b on the trimming element T2 is thick, as shown in FIG. 8B, a large opening 4 is formed in the passivation silicon oxide film 3b and an interlayer insulating film below the trimming element T2 is formed. 2 has a crack 5.

甚だしいときはクラック5が半導体基板1まで達することがあり、該クラック5から水分等が半導体基板1に浸入し信頼性上の問題を発生させる。また、該クラック5中に溶断されたトリミング素子T2の金属が半導体基板1内まで入り込み想定外の短絡不良を発生させ歩留まり低下の原因となる場合もある。更に、デバイス素子形成領域まで達するクラック5が入った場合リーク不良等が発生する場合もある。   In severe cases, the crack 5 may reach the semiconductor substrate 1, and moisture or the like enters the semiconductor substrate 1 from the crack 5, causing a problem in reliability. In some cases, the metal of the trimming element T2 blown into the crack 5 may enter the semiconductor substrate 1 to cause an unexpected short-circuit failure, resulting in a decrease in yield. Further, when a crack 5 reaching the device element formation region is entered, a leak failure may occur.

レーザートリミング素子の問題点と対策等については以下の特許文献1にも開示されている。   Problems and countermeasures of the laser trimming element are also disclosed in Patent Document 1 below.

特開平9−129739号公報JP-A-9-129739

図9に基づいてトリミング素子Tの上部のパッシベーション用シリコン酸化膜3bが厚い場合、トリミング素子Tの下部の層間絶縁膜2にクラック5が入る理由を説明する。1光子当たりhνのエネルギーを持つレーザー光は半導体基板1の上方から連続的に多数の光子をトリミング素子Tに照射する。連続してレーザー光が照射されたトリミング素子Tはレーザー光のエネルギーを得て溶解し、更には気化して気化ガスとなる。トリミング素子Tが存在した部分の周辺の領域は温度が上昇し、層間絶縁膜2及びパッシベーション用シリコン酸化膜3bに跨る高温領域6が形成される。   Based on FIG. 9, the reason why the crack 5 enters the interlayer insulating film 2 below the trimming element T when the passivation silicon oxide film 3 b above the trimming element T is thick will be described. A laser beam having an energy of hν per photon irradiates the trimming element T with a large number of photons continuously from above the semiconductor substrate 1. The trimming element T irradiated with the laser beam continuously obtains the energy of the laser beam, dissolves, and further vaporizes to become a vaporized gas. In the region around the portion where the trimming element T exists, the temperature rises, and a high temperature region 6 is formed across the interlayer insulating film 2 and the passivation silicon oxide film 3b.

気化したトリミング素子Tを構成していた金属の気化ガスは、同図に示すように、層間絶縁膜2及びパッシベーション用シリコン酸化膜3bに囲まれたトリミング素子Tが形成されていた狭い空間に閉じ込められた状態になる。そのためボイル・シャルルの法則に基づく非常に大きな圧力を周囲の層間絶縁膜2及びパッシベーション用シリコン酸化膜3bの壁面に及ぼす。特に、トリミング素子Tが形成されていた空間のコーナー部に対しては他の面の√2倍の大きな圧力を及ぼす。   As shown in the figure, the metal vaporized gas constituting the vaporized trimming element T is confined in a narrow space where the trimming element T surrounded by the interlayer insulating film 2 and the silicon oxide film 3b for passivation is formed. It will be in the state. Therefore, a very large pressure based on Boyle-Charle's law is applied to the surrounding interlayer insulating film 2 and the wall surfaces of the passivation silicon oxide film 3b. In particular, a large pressure √2 times that of the other surface is applied to the corner portion of the space where the trimming element T is formed.

その結果、同図の前記コーナー部から点線で表示した方向に向かって高温領域6のパッシベーション用シリコン酸化膜3b及び層間絶縁膜2とその外側のそれほど温度上昇のないパッシベーション用シリコン酸化膜3b及び層間絶縁膜2との間に大きなストレスがかかり、最終的には点線方向に向かって層間絶縁膜2、及びパッシベーション用シリコン酸化膜3bに図8(b)に示すようなクラック5が入る。該クラック5は水平面に対して点線で示す上下45°方向に進行する。   As a result, the passivation silicon oxide film 3b and the interlayer insulating film 2 in the high temperature region 6 and the passivation silicon oxide film 3b and the interlayer on the outer side of the high temperature region 6 in the direction indicated by the dotted line from the corner in FIG. A large stress is applied between the insulating film 2 and the crack 5 as shown in FIG. 8B enters the interlayer insulating film 2 and the passivation silicon oxide film 3b in the direction of the dotted line. The crack 5 advances in the direction of 45 ° up and down indicated by a dotted line with respect to the horizontal plane.

パッシベーション用シリコン酸化膜3bの膜厚が厚いほど、層間絶縁膜2内を進行するクラック5の長さは長くなり、終には半導体基板1にまで達する。パッシベーション用シリコン酸化膜3bが薄ければ薄いほど層間絶縁膜2内を進行するクラック5は短くなる。従って、トリミング素子T上のパッシベーション用シリコン酸化膜3bの膜厚は、層間絶縁膜2のクラック5を小さくするためできるだけ薄くする必要がある。   As the thickness of the passivation silicon oxide film 3b increases, the length of the crack 5 traveling in the interlayer insulating film 2 increases, and finally reaches the semiconductor substrate 1. The thinner the passivation silicon oxide film 3b, the shorter the crack 5 that travels in the interlayer insulating film 2. Therefore, the thickness of the passivation silicon oxide film 3b on the trimming element T needs to be as thin as possible in order to reduce the crack 5 in the interlayer insulating film 2.

しかし、トリミング素子T上のパッシベーション用シリコン酸化膜3bが薄すぎると長期的に見た場合、水分等の浸入によりトリミング対象外のトリミング素子Tが腐食等する恐れがある。トリミング対象外のトリミング素子Tが腐食等すると図7(a)の内部回路Aと抵抗Rが後日断線することになり信頼性上大きな問題となる。   However, if the passivation silicon oxide film 3b on the trimming element T is too thin, the trimming element T that is not the object of trimming may corrode due to the intrusion of moisture or the like. If the trimming element T that is not the object of trimming is corroded or the like, the internal circuit A and the resistor R in FIG.

従って、トリミング素子T上のパッシベーション用シリコン酸化膜3bを、トリミング素子Tがパッシベーション用シリコン酸化膜3bから浸入する水分等により腐食等されないよう厚い膜厚とし、且つトリミング素子Tの下部の層間絶縁膜2へクラック5が入らないような、または、入ったとしても出きるだけ小さくなるようなトリミング素子Tを構築する必要がある。   Accordingly, the passivation silicon oxide film 3b on the trimming element T is made thick so that the trimming element T is not corroded by moisture or the like entering from the passivation silicon oxide film 3b, and the interlayer insulating film below the trimming element T It is necessary to construct a trimming element T that does not cause crack 5 to enter 2 or is small enough to exit even if it enters.

本発明の半導体装置は、レーザートリミング素子を備える半導体装置であって、デバイス素子が形成された半導体基板の層間絶縁膜の上に形成されたトリミング素子と、前記トリミング素子の斜め上方であって、該トリミング素子を被覆する層間絶縁膜に形成されたクラック誘導体と、を具備することを特徴とする。   The semiconductor device of the present invention is a semiconductor device including a laser trimming element, and is a trimming element formed on an interlayer insulating film of a semiconductor substrate on which a device element is formed, obliquely above the trimming element, And a crack derivative formed in an interlayer insulating film covering the trimming element.

また、本発明の半導体装置は、前記トリミング素子および前記クラック誘導体がトリミング用レーザー光の照射範囲内に配置されることを特徴とする。   Further, the semiconductor device of the present invention is characterized in that the trimming element and the crack derivative are disposed within the irradiation range of the trimming laser beam.

また、本発明の半導体装置は、前記トリミング素子が上から2番目の層間絶縁膜上に、また前記クラック誘導体が最上層の層間絶縁膜上に形成され、該トリミング素子及び該クラック誘導体のいずれもがアルミニュームからなることを特徴とする。   In the semiconductor device of the present invention, the trimming element is formed on the second interlayer insulating film from the top, and the crack derivative is formed on the uppermost interlayer insulating film. Both the trimming element and the crack derivative are provided. Is made of aluminum.

また、本発明の半導体装置は、前記トリミング素子が上から2番目の層間絶縁膜上にアルミニュームで形成され、また前記クラック誘導体が前記トリミング素子を被覆する最上層の層間絶縁膜に形成されたビアホールに埋設されたタングステンからなることを特徴とする。   In the semiconductor device of the present invention, the trimming element is formed of aluminum on the second interlayer insulating film from the top, and the crack derivative is formed on the uppermost interlayer insulating film covering the trimming element. It is made of tungsten embedded in a via hole.

また、本発明の半導体装置は、前記クラック誘導体上にパッシベーション用シリコン酸化膜が形成されていることを特徴とする。   The semiconductor device of the present invention is characterized in that a passivation silicon oxide film is formed on the crack derivative.

また、本発明の半導体装置は、前記クラック誘導体が前記トリミング素子の電流方向に分断されて形成されていることを特徴とする。   The semiconductor device of the present invention is characterized in that the crack derivative is formed by being divided in a current direction of the trimming element.

本発明の半導体装置の製造方法は、レーザートリミング素子を備える半導体装置であって、デバイス素子が形成された半導体基板の層間絶縁膜の上にトリミング素子を形成する工程と、前記トリミング素子の斜め上方であって、該トリミング素子を被覆する層間絶縁膜にクラック誘導体を形成する工程と、を具備することを特徴とする。   A method of manufacturing a semiconductor device according to the present invention is a semiconductor device including a laser trimming element, the step of forming a trimming element on an interlayer insulating film of a semiconductor substrate on which a device element is formed, and a diagonally upper side of the trimming element And forming a crack derivative in an interlayer insulating film covering the trimming element.

また、本発明の半導体装置の製造方法は、前記トリミング素子および前記クラック誘導体をトリミング用レーザー光の照射範囲内に配置したことを特徴とする。   The semiconductor device manufacturing method of the present invention is characterized in that the trimming element and the crack derivative are arranged within the irradiation range of the trimming laser beam.

また、本発明の半導体装置の製造方法は、前記トリミング素子を上から2番目の層間絶縁膜上に、また前記クラック誘導体を最上層の層間絶縁膜上に形成し、該トリミング素子及び該クラック誘導体のいずれもアルミニュームからなることを特徴とする。   In the method of manufacturing a semiconductor device according to the present invention, the trimming element is formed on the second interlayer insulating film from the top, and the crack derivative is formed on the uppermost interlayer insulating film, and the trimming element and the crack derivative are formed. Both of them are made of aluminum.

また、本発明の半導体装置の製造方法は、前記トリミング素子を上から2番目の層間絶縁膜上にアルミニュームで形成し、また前記クラック誘導体を前記トリミング素子を被覆する最上層の層間絶縁膜のビアホール内に埋設したタングステンで形成したことを特徴とする。   In the semiconductor device manufacturing method of the present invention, the trimming element is formed of aluminum on the second interlayer insulating film from the top, and the crack derivative is formed on the uppermost interlayer insulating film covering the trimming element. It is characterized by being formed of tungsten embedded in the via hole.

また、本発明の半導体装置の製造方法は、前記クラック誘導体上にパッシベーション用シリコン酸化膜を形成したことを特徴とする。   The semiconductor device manufacturing method of the present invention is characterized in that a passivation silicon oxide film is formed on the crack derivative.

また、本発明の半導体装置の製造方法は、前記クラック誘導体を前記トリミング素子の電流方向に分断して形成したことを特徴とする。   The method for manufacturing a semiconductor device according to the present invention is characterized in that the crack derivative is formed by dividing in a current direction of the trimming element.

本発明の半導体装置及びその製造方法によれば、トリミング素子の下部の層間絶縁膜にクラックが入るのを防止することができ、該半導体装置の歩留、信頼性の向上が可能になる。   According to the semiconductor device and the manufacturing method thereof of the present invention, it is possible to prevent cracks from forming in the interlayer insulating film below the trimming element, and the yield and reliability of the semiconductor device can be improved.

本発明の第1の実施形態に係る半導体装置及びその製造方法、並びにレーザー光照射時の状態を示す断面図である。It is sectional drawing which shows the state at the time of the semiconductor device which concerns on the 1st Embodiment of this invention, its manufacturing method, and a laser beam irradiation. 本発明の第1の実施形態に係る半導体装置及びその製造方法を示す平面図である。1 is a plan view showing a semiconductor device and a manufacturing method thereof according to a first embodiment of the present invention. 本発明の第1の実施形態に係る半導体装置のレーザートリミング後のトリミング素子形成領域近傍を示す断面図である。2 is a cross-sectional view showing the vicinity of a trimming element formation region after laser trimming of the semiconductor device according to the first embodiment of the present invention; FIG. 本発明の第2の実施形態に係る半導体装置及びその製造方法、並びにレーザー光照射時の状態を示す断面図である。を示す断面図である。It is sectional drawing which shows the state at the time of the semiconductor device which concerns on the 2nd Embodiment of this invention, its manufacturing method, and a laser beam irradiation. FIG. 本発明の第2の実施形態に係る半導体装置のレーザートリミング後のトリミング素子形成領域近傍を示す断面図である。It is sectional drawing which shows the trimming element formation area vicinity after the laser trimming of the semiconductor device which concerns on the 2nd Embodiment of this invention. レーザートリミング素子の構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of a laser trimming element. レーザートリミング素子の構成の一例を示す平面図及び断面図である。It is the top view and sectional drawing which show an example of a structure of a laser trimming element. レーザートリミング素子上のパッシベーション用シリコン酸化膜等の膜厚と該トリミング素子の下部の層間絶縁膜へのクラックの入り方を示す図である。It is a figure which shows the filming method of the silicon oxide film etc. for passivation on a laser trimming element, and how to enter the crack to the interlayer insulation film under this trimming element. 従来の半導体装置及びレーザー光照射時の状態を示す断面図である。It is sectional drawing which shows the state at the time of the conventional semiconductor device and laser beam irradiation.

〔第1の実施形態〕
本実施形態について図1に基づいて説明する。図1は本実施形態における半導体装置のトリミング素子T及び後述するクラック誘導体Gの形成領域に半導体基板1の上方から矢印で示すレーザー光を照射した様子を示す断面図である。図2はトリミング素子T及びクラック誘導体Gの形成領域の平面図であり、図1はそのB−B断面図になる。
[First Embodiment]
This embodiment will be described with reference to FIG. FIG. 1 is a cross-sectional view showing a state in which a laser beam indicated by an arrow is irradiated from above the semiconductor substrate 1 to a formation region of a trimming element T and a crack derivative G (to be described later) of the semiconductor device in the present embodiment. FIG. 2 is a plan view of a region where the trimming element T and the crack derivative G are formed, and FIG.

図2の点線で囲まれた領域はレーザー光の照射領域になる。即ち、レーザー光はトリミング素子T及びクラック誘導体Gのいずれにも照射される。   A region surrounded by a dotted line in FIG. 2 is a laser light irradiation region. That is, the laser light is applied to both the trimming element T and the crack derivative G.

トリミング素子Tの形成領域では、不図示のバイポーラ型トランジスタやMOS型トランジスタ等のデバイス素子が形成された半導体基板1上に層間絶縁膜2が形成される。層間絶縁膜2はLOCOS(Local Oxidation of Silicon)法により形成された素子分離膜やその上に所定のCVD法により堆積されたシリコン酸化膜やBPSG膜等から構成される。   In the formation region of the trimming element T, an interlayer insulating film 2 is formed on the semiconductor substrate 1 on which device elements such as a bipolar transistor and a MOS transistor (not shown) are formed. The interlayer insulating film 2 includes an element isolation film formed by a LOCOS (Local Oxidation of Silicon) method, a silicon oxide film deposited by a predetermined CVD method, a BPSG film, and the like.

また、層間絶縁膜2は何層かの層間絶縁膜から構成され、それぞれの層間絶縁膜の上にはそれぞれ該層間絶縁膜に形成されたビアホールを介して互いに接続するアルミニューム(Al)等からなる配線電極が形成される。層間絶縁膜2の上にアルミニューム(Al)等からなるトリミング素子Tが形成される。   Further, the interlayer insulating film 2 is composed of several interlayer insulating films, and each of the interlayer insulating films is made of aluminum (Al) or the like connected to each other through via holes formed in the interlayer insulating film. A wiring electrode is formed. A trimming element T made of aluminum (Al) or the like is formed on the interlayer insulating film 2.

トリミング素子Tが形成された層間絶縁膜2上には最上層になる層間絶縁膜3aが形成される。層間絶縁膜3a上に該層間絶縁膜3aに形成されたビアホールを介して下層の電極配線と接続する不図示のアルミニューム(Al)等からなるパッド電極等が形成される。このとき同時に、図2に示すように、該層間絶縁膜3a上のトリミング素子の両側で、且つ図1に示すように、トリミング素子の斜め上方にアルミニューム(Al)等からなるクラック誘導体Gが形成される。   An interlayer insulating film 3a which is the uppermost layer is formed on the interlayer insulating film 2 on which the trimming element T is formed. On the interlayer insulating film 3a, a pad electrode made of aluminum (Al) (not shown) or the like connected to a lower electrode wiring through a via hole formed in the interlayer insulating film 3a is formed. At the same time, as shown in FIG. 2, crack derivatives G made of aluminum (Al) or the like are formed on both sides of the trimming element on the interlayer insulating film 3a and obliquely above the trimming element as shown in FIG. It is formed.

トリミング素子Tの左右のクラック誘導体Gは、図2に示すように、それぞれが一体とならず分断された複数の島状に形成される。トリミング素子Tの左右のクラック誘導体Gがそれぞれ一体として形成された場合や、左右のクラック誘導体G同士が一体となり矩形状に形成された場合、レーザートリミングにより溶断されたトリミング素子Tがクラック誘導体Gの溶断残渣等を介して再接続される恐れがあるので、それを防止する為である。   As shown in FIG. 2, the left and right crack derivatives G of the trimming element T are formed in a plurality of island shapes that are not integrated with each other. When the left and right crack derivatives G of the trimming element T are integrally formed, or when the left and right crack derivatives G are integrally formed into a rectangular shape, the trimming element T blown by laser trimming is the crack derivative G. This is to prevent reconnection through a fusing residue or the like.

また、クラック誘導体Gが形成されるトリミング素子Tの斜め上方とは、図1に示すトリミング素子Tの上辺のコーナー部からの矢印で示す気化ガスの圧力方向が好ましい。即ち、トリミング素子Tの上面に対して45°斜め上方である。後述の層間絶縁膜3a等に形成される高温領域6をできるだけ広く形成するためである。   Further, the diagonally upward direction of the trimming element T on which the crack derivative G is formed is preferably the pressure direction of the vaporized gas indicated by an arrow from the corner portion on the upper side of the trimming element T shown in FIG. In other words, it is 45 ° obliquely above the upper surface of the trimming element T. This is because the high-temperature region 6 formed in an interlayer insulating film 3a, which will be described later, is formed as wide as possible.

なお、クラック誘導体Gの上にはパッシベーション用シリコン酸化膜3bが形成される。当初、クラック誘導体Gやパッド電極を被覆するパッシベーション膜としてシリコン酸化膜とシリコンナイトライド膜等の2層膜がCVD法により堆積されるがトリミング素子T形成領域上からシリコンナイトライド膜は取り除いている。シリコンナイトライド膜がレーザー光を吸収するためトリミング効率が低下するのを防ぐためである。   A passivation silicon oxide film 3b is formed on the crack derivative G. Initially, a two-layer film such as a silicon oxide film and a silicon nitride film is deposited as a passivation film covering the crack derivative G and the pad electrode by the CVD method, but the silicon nitride film is removed from the trimming element T formation region. . This is because the silicon nitride film absorbs laser light and prevents the trimming efficiency from being lowered.

係るクラック誘導体Gを形成した本実施形態のトリミング素子Tをレーザー光で溶断した場合の概略の断面図を図3に示す。点線で示す部分にあったトリミング素子T及びクラック誘導体Gはレーザー光のエネルギーを受けて溶解、気化し消滅する。トリミング素子T及びクラック誘導体Gを構成していたアルミニューム(Al)からの気化ガスの圧力により、トリミング素子T及びクラック誘導体Gの近傍の領域の層間絶縁膜3a及びパッシベーション用シリコン酸化膜3bにはクラック5が入り破壊除去される。   FIG. 3 shows a schematic cross-sectional view when the trimming element T of the present embodiment in which the crack derivative G is formed is melted by laser light. The trimming element T and the crack derivative G in the portion indicated by the dotted line dissolve, vaporize and disappear upon receiving the energy of the laser beam. Due to the pressure of vaporized gas from the aluminum (Al) constituting the trimming element T and the crack derivative G, the interlayer insulating film 3a and the passivation silicon oxide film 3b in the vicinity of the trimming element T and the crack derivative G Crack 5 enters and is removed by destruction.

その結果、同図に示すように、トリミング素子Tが存在した領域を中心に層間絶縁膜3aからパッシベーションシリコン酸化膜3bにかけて開口4が形成される。この場合、層間絶縁膜2側にはクラック5が入らないか、入ったとしても小さいクラック5となる。   As a result, as shown in the figure, an opening 4 is formed from the interlayer insulating film 3a to the passivation silicon oxide film 3b around the region where the trimming element T is present. In this case, the crack 5 does not enter the interlayer insulating film 2 side, or even if it enters, it becomes a small crack 5.

本実施形態のトリミング素子の場合、レーザー光でトリミングしてもトリミング素子Tの下側の層間絶縁膜2にクラック5が入りにくい理由を図1に基づいて以下に説明する。レーザー光のエネルギーを受けたトリミング素子Tやクラック誘導体Gを構成するアルミニューム(Al)は、先ず温度が約660℃程度に達すると溶解し液体としてのアルミニューム(Al)になる。   In the case of the trimming element of this embodiment, the reason why the crack 5 is difficult to enter the interlayer insulating film 2 on the lower side of the trimming element T even when trimming with laser light is described below with reference to FIG. The aluminum (Al) constituting the trimming element T or crack derivative G that has received the energy of the laser beam first melts to become aluminum (Al) as a liquid when the temperature reaches about 660 ° C.

レーザー光は、1個当たりE=hνのエネルギーを有する光子を連続的に供給する。ここにhはプラトン定数、νはレーザー光の振動数を表す。そのため液体化したアルミニューム(Al)の温度は更に上昇し、気化温度2470℃に達すると激しく気化する。気化したアルミニューム(Al)の気化ガスは開放状態であれば大きな体積を占めるが、トリミング素子Tやクラック誘導体Gが存在していた小さな空間に閉じ込められるためボイル・シャルルの法則に従う非常に大きな圧力をトリミング素子T等が形成されていた小さな領域の側壁に加える。   The laser light continuously supplies photons having an energy of E = hν per one. Here, h represents the Plato constant, and ν represents the frequency of the laser beam. Therefore, the temperature of the liquefied aluminum (Al) further rises, and when the vaporization temperature reaches 2470 ° C., it vaporizes violently. The vaporized aluminum (Al) vaporized gas occupies a large volume in an open state, but it is confined in a small space where the trimming element T and crack derivative G were present, and thus a very large pressure that follows Boyle-Charles' law. Is added to the side wall of the small region where the trimming element T or the like was formed.

特に、トリミング素子T等が形成されていた領域のコーナー部には水平方向の圧力と垂直方向の圧力が重畳してかかるため同図に矢印で示すように、垂直方向、水平方向の壁に係る圧力の√2倍の圧力がかかる。従って、図9に示す従来のクラック誘導体Gの存在しない場合は同図の点線方向に大きなストレスが加わり、同方向に向かって層間絶縁膜2等にクラック5が入ることは前述した通りである。   In particular, since the horizontal pressure and the vertical pressure are superimposed on the corner portion of the region where the trimming element T and the like are formed, as shown by the arrows in FIG. A pressure of √2 times the pressure is applied. Therefore, when the conventional crack derivative G shown in FIG. 9 does not exist, a large stress is applied in the dotted line direction of FIG. 9 and the crack 5 enters the interlayer insulating film 2 and the like in the same direction as described above.

それに対して、本実施形態ではクラック誘導体Gが存在するため様子が異なる。トリミング素子Tの周辺の層間絶縁膜3a等に形成される高温領域6とクラック誘導体Gの周辺の層間絶縁膜3a等に形成される高温領域6が重畳している。この場合、トリミング素子Tの上辺のコーナー部からの気化ガスの矢印の圧力方向にクラック誘導体Gの下辺のコーナー部が来るようにクラック誘導体を配置すると両高温領域6の重畳幅が大きくなり好ましい。   On the other hand, since the crack derivative G exists in this embodiment, a mode differs. The high temperature region 6 formed in the interlayer insulating film 3a and the like around the trimming element T and the high temperature region 6 formed in the interlayer insulating film 3a and the like around the crack derivative G overlap. In this case, it is preferable to dispose the crack derivative so that the lower corner portion of the crack derivative G comes in the pressure direction of the vaporized gas from the upper corner portion of the trimming element T because the overlapping width of the high temperature regions 6 is increased.

高温領域6の層間絶縁膜2等はその周辺の常温に近い領域の層間絶縁膜2等に比べ、剛性が低くなる。そのためトリミング素子Tの存在した領域の4つのコーナー部のうち上辺の2つのコーナー部はその外側の点線で示す圧力方向に剛性の低い層間絶縁膜3a等がクラック誘導体Gの周りの部分を含め広く形成されている。それに対して下辺の2つのコーナー部の外側にはクラック誘導体Gが存在しないため高温領域6が上辺の2つのコーナー部の外側に比して狭く、剛性の低い層間絶縁膜2等が狭くなる。   The interlayer insulating film 2 or the like in the high temperature region 6 has lower rigidity than the interlayer insulating film 2 or the like in the region near the room temperature around it. For this reason, of the four corners of the region where the trimming element T is present, the upper two corners are wide including the interlayer insulating film 3a having a low rigidity in the pressure direction indicated by the outer dotted line including the part around the crack derivative G. Is formed. On the other hand, since the crack derivative G does not exist outside the two corners on the lower side, the high temperature region 6 is narrower than outside the two corners on the upper side, and the interlayer insulating film 2 having low rigidity becomes narrow.

従って、トリミング素子が存在した領域内から外側に向かうアルミニューム(Al)の気化ガスの圧力は、主として、トリミング素子Tの存在した領域の4つのコーナー部のうち上辺の2つのコーナー部から層間絶縁膜3aとパッシベーション用シリコン酸化膜3bに重畳して延在する剛性の低い高温領域6に向かって働く。その結果、トリミング素子Tの存在した領域の4つのコーナー部のうち下辺の2つのコーナー部から斜め下方に向かう圧力は小さくなる。   Therefore, the pressure of the vaporized aluminum (Al) gas that flows from the inside of the region where the trimming element is present to the outside mainly causes the interlayer insulation from the two corner portions of the upper side among the four corner portions of the region where the trimming element T is present. It works toward the low-rigidity high-temperature region 6 that overlaps the film 3a and the passivation silicon oxide film 3b. As a result, of the four corner portions of the region where the trimming element T is present, the pressure that goes diagonally downward from the two lower corner portions is reduced.

また、クラック誘導体Gの存在した領域の上には薄いパッシベーション用シリコン酸化膜3bしか存在しないため、クラック誘導体Gの存在した領域のコーナー部の内、上辺の2つのコーナー部から上方に向かうクラック5は容易に形成される。その結果、連鎖的にトリミング素子Tの存在した領域の上辺の2つのコーナー部からも点線方向に斜め上方に向かうクラック5が発生する。   Further, since only the thin silicon oxide film 3b for passivation is present on the region where the crack derivative G is present, the crack 5 directed upward from the two upper corners of the corner portion of the region where the crack derivative G is present. Is easily formed. As a result, cracks 5 are generated obliquely upward in the dotted line direction from the two corners on the upper side of the region where the trimming elements T exist in a chain.

従って、トリミング素子Tの存在した領域及びクラック誘導体Gの存在した領域のアルミニューム(Al)の気化ガスは該クラック5を介して外部に放出されるとともに、クラック5が入った層間絶縁膜3a、パッシベーション用シリコン酸化膜3bを外部に吹き飛ばす。   Accordingly, the vaporized aluminum (Al) gas in the region in which the trimming element T is present and the region in which the crack derivative G is present is discharged to the outside through the crack 5, and the interlayer insulating film 3a containing the crack 5; The passivation silicon oxide film 3b is blown out.

図1でトリミング素子Tの周りと左右の両クラック誘導体Gの周りに形成された高温領域6に囲まれた領域の層間絶縁膜3a、パッシベーションシリコン酸化膜3bは高温領域6との温度差から強いストレスを受けるため同図の左右のクラック誘導体Gの上辺の内側のコーナー部からクラック5が入りやすくなる。また、トリミング素子Tの存在した領域の上辺から長い矢印で示したようなクラック5も入りやすくなるので、その部分からもアルミニューム(Al)の気化ガスは放出される。   In FIG. 1, the interlayer insulating film 3 a and the passivation silicon oxide film 3 b in the region surrounded by the high temperature region 6 formed around the trimming element T and around the left and right crack derivatives G are strong from the temperature difference from the high temperature region 6. Due to the stress, the cracks 5 are likely to enter from the inner corners of the upper sides of the left and right crack derivatives G in FIG. Further, cracks 5 as indicated by long arrows are easily formed from the upper side of the region where the trimming element T is present, and the vaporized gas of aluminum (Al) is also released from that portion.

本実施形態によれば、トリミング素子T上に層間絶縁膜3a及びパッシベーション用シリコン酸化膜3bが二層構造で形成されるため、該トリミング素子Tに水分等が浸入するのを防止できる。また、トリミング素子Tの周辺とクラック誘導体Gの周辺に重畳して広い高温領域6を形成しトリミング素子Tを構成したアルミニューム(Al)の気化ガスの圧力を上方に誘導し層間絶縁膜2への気化ガスの圧力を低下させる。   According to this embodiment, since the interlayer insulating film 3a and the passivation silicon oxide film 3b are formed on the trimming element T in a two-layer structure, it is possible to prevent moisture and the like from entering the trimming element T. Further, a wide high temperature region 6 is formed so as to overlap the periphery of the trimming element T and the crack derivative G, and the pressure of the vaporized gas of aluminum (Al) constituting the trimming element T is guided upward to the interlayer insulating film 2. Reduce the pressure of vaporized gas.

更に、クラック誘導体G上には薄いパッシベーション用シリコン酸化膜3bのみを形成し、クラック5がパッシベーション用シリコン酸化膜3bと層間絶縁膜3aに連鎖的に入る構成にしており、トリミング素子Tの下側の層間絶縁膜2にはクラック5が入ることを防止している。   Further, only the thin passivation silicon oxide film 3b is formed on the crack derivative G, and the crack 5 enters the passivation silicon oxide film 3b and the interlayer insulating film 3a in a chain structure. This interlayer insulating film 2 prevents cracks 5 from entering.

なお、クラック誘導体G上はパッシベーション用シリコン酸化膜3bのみでしか被覆されておらず、長期的に見た場合、レーザー光が照射されず原型を保持していたクラック誘導体Gが水分等の浸入により腐食等される恐れが有る。しかし、クラック誘導体Gはトリミング素子T等から孤立しており、たとえ腐食等されたとしても問題とならない。   Note that the crack derivative G is only covered with the passivation silicon oxide film 3b, and when viewed over a long period of time, the crack derivative G that has not been irradiated with the laser beam and has retained the original shape is infiltrated with moisture or the like. There is a risk of corrosion. However, the crack derivative G is isolated from the trimming element T or the like and does not cause a problem even if it is corroded.

次に、本実施形態の半導体装置の製造方法について図1に基づき簡単に説明する。半導体基板1を準備し、所定の方法により半導体基板1に、バイポーラ型トランジスタやMOS型トランジスタの構成要素となる各種不純物層をイオン注入法や熱拡散法で形成する。   Next, a method for manufacturing the semiconductor device of this embodiment will be briefly described with reference to FIG. A semiconductor substrate 1 is prepared, and various impurity layers which are constituent elements of a bipolar transistor or a MOS transistor are formed on the semiconductor substrate 1 by a predetermined method by an ion implantation method or a thermal diffusion method.

半導体基板1の表面には素子分離絶縁膜やゲート絶縁膜等のシリコン酸化膜等が所定の方法により形成される。該シリコン酸化膜等の上にはCVD法によりシリコン酸化膜やBPSG膜、更にはSOGからなる層間絶縁膜2が多層構造に形成される。多層構造の各層間絶縁膜上には該層間絶縁膜に形成されたビアホールを介して下層の金属配線と接続される金属配線が形成される。   A silicon oxide film such as an element isolation insulating film or a gate insulating film is formed on the surface of the semiconductor substrate 1 by a predetermined method. On the silicon oxide film or the like, a silicon oxide film, a BPSG film, and further an interlayer insulating film 2 made of SOG are formed in a multilayer structure by a CVD method. On each interlayer insulating film having a multilayer structure, a metal wiring connected to a lower-layer metal wiring through a via hole formed in the interlayer insulating film is formed.

次に、層間絶縁膜2上に他の金属配線と同時に所定のスパッタ法等で堆積されたアルミニューム(Al)等を所定のフォトエッチング処理することでトリミング素子Tを形成する。トリミング素子Tは、図6、図7に示すように半導体基板1に形成された内部回路A及び抵抗R1等に他の金属配線を介して接続される。   Next, a trimming element T is formed by performing a predetermined photoetching process on aluminum (Al) or the like deposited on the interlayer insulating film 2 simultaneously with other metal wirings by a predetermined sputtering method or the like. As shown in FIGS. 6 and 7, the trimming element T is connected to the internal circuit A, the resistor R1, and the like formed on the semiconductor substrate 1 through another metal wiring.

次に、トリミング素子T等を含む半導体基板1上に所定のCVDにより層間絶縁膜3aを堆積する。該層間絶縁膜3aには層間絶縁膜2を構成するそれぞれの層間絶縁膜に形成されたと同様のビアホールが形成される。次に、該層間絶縁膜3a上に所定のスパッタ法等で堆積されたアルミニューム(Al)等を所定のフォトエッチング処理することにより、不図示のパッド電極等と同時に図2に示すように互いに分離した複数のクラック誘導体Gを形成する。   Next, an interlayer insulating film 3a is deposited on the semiconductor substrate 1 including the trimming element T and the like by predetermined CVD. In the interlayer insulating film 3a, via holes similar to those formed in the respective interlayer insulating films constituting the interlayer insulating film 2 are formed. Next, aluminum (Al) or the like deposited on the interlayer insulating film 3a by a predetermined sputtering method or the like is subjected to a predetermined photo-etching process so that, as shown in FIG. A plurality of separated crack derivatives G are formed.

クラック誘導体Gはトリミング素子Tの両側に、且つトリミング素子Tの斜め上方に形成する。その理由は前述したとおりである。クラック誘導体Gの形成領域はトリミング素子Tと同様にレーザー光の照射領域である。最後に、パッド電極等やクラック誘導体Gを含む半導体基板1の上に所定のCVD法によりパッシベーション用シリコン酸化膜及びシリコン窒化膜をこの順序で堆積する。   The crack derivative G is formed on both sides of the trimming element T and obliquely above the trimming element T. The reason is as described above. Like the trimming element T, the formation region of the crack derivative G is a laser light irradiation region. Finally, a passivation silicon oxide film and a silicon nitride film are deposited in this order on the semiconductor substrate 1 including the pad electrode and the crack derivative G by a predetermined CVD method.

この後、トリミング素子Tの形成領域上のシリコン窒化膜を除去する。シリコン窒化膜はレーザー光を吸収しトリミング素子Tに到達するレーザー光を減衰させるからである。パッド電極等上はパッシベーション用シリコン酸化膜も含め除去するのは言うまでもない。
[第2の実施形態]
本実施形態について図4、図5に基づいて以下に説明する。図4は本実施形態の断面図であり、レーザー光が上方から照射されトリミング素子Tを構成するアルミニューム(Al)が気化し、その気化ガスが側壁に圧力をかけている状態を示す。第1の実施形態との相違点はクラック誘導体Gがトリミング素子T上を被覆する層間絶縁膜3aのビアホールを埋設するタングステン(W)で形成されている点である。従って平面図は図2と同様になる。
Thereafter, the silicon nitride film on the formation region of the trimming element T is removed. This is because the silicon nitride film absorbs the laser light and attenuates the laser light reaching the trimming element T. Needless to say, the silicon oxide film for passivation is removed on the pad electrode and the like.
[Second Embodiment]
This embodiment will be described below with reference to FIGS. FIG. 4 is a cross-sectional view of the present embodiment, showing a state in which laser light is irradiated from above and aluminum (Al) constituting the trimming element T is vaporized, and the vaporized gas applies pressure to the side wall. The difference from the first embodiment is that the crack derivative G is formed of tungsten (W) that fills the via hole of the interlayer insulating film 3a covering the trimming element T. Accordingly, the plan view is the same as FIG.

タングステン(W)は高融点金属でありその融点は3,380℃、沸点は5,555℃とトリミング素子Tを構成するアルミニューム(Al)に比べて高い。従って、トリミング素子Tを構成するアルミニューム(Al)が気化してもクラック誘導体Gのタングステン(W)は、なお固体形状でありクラック誘導体Gからその周りの層間絶縁膜3aやパッシべーション用シリコン酸化膜3bに及ぼす圧力は小さい。   Tungsten (W) is a refractory metal having a melting point of 3,380 ° C. and a boiling point of 5,555 ° C., which is higher than the aluminum (Al) constituting the trimming element T. Therefore, even if the aluminum (Al) constituting the trimming element T is vaporized, the tungsten (W) of the crack derivative G is still in a solid shape, and the interlayer dielectric film 3a around the crack derivative G and the silicon for passivation are used. The pressure exerted on the oxide film 3b is small.

しかし、クラック誘導体Gのタングステン(W)の温度はアルミニューム(Al)の気化温度以上に高くなる為、図4のクラック誘導体Gの周りの層間絶縁膜3a、パッシべーション用シリコン酸化膜3bからなる高温領域6の温度はトリミング素子Tの周りの高温領域6の温度より高くなる。   However, since the temperature of tungsten (W) in the crack derivative G becomes higher than the vaporization temperature of aluminum (Al), the interlayer dielectric film 3a and the silicon oxide film 3b for passivation around the crack derivative G in FIG. The temperature of the high temperature region 6 becomes higher than the temperature of the high temperature region 6 around the trimming element T.

そのため、クラック誘導体Gの周りの高温領域6とトリミング素子Gの周りの高温領域6に囲まれた高温になっていない層間絶縁膜3aやパッシべーション用シリコン酸化膜3bは、大きな温度差により第1の実施形態の場合以上にストレスを受ける。その結果、トリミング素子Tで形成されたアルミニューム(Al)の気化ガスの内、長く上方に向けて記載した矢印方向の圧力等により、その部分の層間絶縁膜3a等にクラック5が入る。   Therefore, the interlayer insulating film 3a and the silicon oxide film 3b for passivation that are not at a high temperature surrounded by the high temperature region 6 around the crack derivative G and the high temperature region 6 around the trimming element G have a large temperature difference. More stress than in the first embodiment. As a result, of the vaporized aluminum (Al) gas formed by the trimming element T, the crack 5 enters the interlayer insulating film 3a and the like in the portion due to the pressure in the direction of the arrow that is long and upward.

最終的に図5に示すように、トリミング素子Tの存在していた領域の上部に開口4が形成される。本実施形態の場合も、トリミング素子Tの上辺のコーナー部の外側に、下辺のコーナー部の外側よりトリミング素子Tによる高温領域6とクラック誘導体Gによる高温領域6が重畳して広く形成されるため、気化ガスの圧力が点線の矢印で示す方向に向い易くなりトリミング素子Tの下側の層間絶縁膜2にはクラック5が入りにくい。   Finally, as shown in FIG. 5, an opening 4 is formed in the upper part of the region where the trimming element T was present. Also in the present embodiment, the high temperature region 6 due to the trimming element T and the high temperature region 6 due to the crack derivative G are overlapped and formed wider outside the upper corner portion of the trimming element T than outside the lower corner portion. Further, the pressure of the vaporized gas tends to be directed in the direction indicated by the dotted arrow, and the crack 5 is not easily formed in the interlayer insulating film 2 below the trimming element T.

本実施形態の半導体装置の製造方法も基本的には第1の実施形態と同じである。第1の実施形態との相違点はクラック誘導体Gの形成位置と材料である。クラック誘導体Gは層間絶縁膜3aに形成されたビアホール7に埋設されたタングステンで構成される。   The manufacturing method of the semiconductor device of this embodiment is basically the same as that of the first embodiment. The difference from the first embodiment is the formation position and material of the crack derivative G. The crack derivative G is made of tungsten embedded in the via hole 7 formed in the interlayer insulating film 3a.

本発明は第1、第2の実施形態に限定されるものではなく、同様の技術的思想を有する実施形態にも及ぶ。例えば、第1の実施形態と第2の実施形態を一緒にしたような形態にも及ぶ。また、より下層の層間絶縁膜上にトリミング素子Tを形成し、その上層の層間絶縁膜のそれぞれにクラック誘導体Gを形成する態様にも及ぶ。   The present invention is not limited to the first and second embodiments, but extends to embodiments having the same technical idea. For example, it extends to a form in which the first embodiment and the second embodiment are combined. Further, the trimming element T is formed on the lower interlayer insulating film, and the crack derivative G is formed on each of the upper interlayer insulating films.

1 半導体基板 2 層間絶縁膜 3a 層間絶縁膜
3b パッシベーション用シリコン酸化膜 4 開口 5 クラック
6 高温領域 7 ビアホール T,T1,T2,T3 トリミング素子
G クラック誘導体
DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Interlayer insulating film 3a Interlayer insulating film
3b Silicon oxide film for passivation 4 Opening 5 Crack
6 High temperature region 7 Via hole T, T1, T2, T3 Trimming element
G crack derivative

Claims (12)

レーザートリミング素子を備える半導体装置であって、
デバイス素子が形成された半導体基板の層間絶縁膜の上に形成されたトリミング素子と、
前記トリミング素子の斜め上方であって、該トリミング素子を被覆する層間絶縁膜に形成されたクラック誘導体と、を具備することを特徴とする半導体装置。
A semiconductor device comprising a laser trimming element,
A trimming element formed on the interlayer insulating film of the semiconductor substrate on which the device element is formed;
And a crack derivative formed in an interlayer insulating film covering the trimming element and obliquely above the trimming element.
前記トリミング素子および前記クラック誘導体がトリミング用レーザー光の照射範囲内に配置されることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the trimming element and the crack derivative are disposed within a trimming laser beam irradiation range. 前記トリミング素子が上から2番目の層間絶縁膜上に、また前記クラック誘導体が最上層の層間絶縁膜上に形成され、該トリミング素子及び該クラック誘導体のいずれもがアルミニュームからなることを特徴とする請求項1または請求項2に記載の半導体装置。   The trimming element is formed on the second interlayer insulating film from above, and the crack derivative is formed on the uppermost interlayer insulating film, and both the trimming element and the crack derivative are made of aluminum. The semiconductor device according to claim 1 or 2. 前記トリミング素子が上から2番目の層間絶縁膜上にアルミニュームで形成され、また前記クラック誘導体が前記トリミング素子を被覆する最上層の層間絶縁膜に形成されたビアホールに埋設されたタングステンからなることを特徴とする請求項1または請求項2に記載の半導体装置。   The trimming element is formed of aluminum on the second interlayer insulating film from the top, and the crack derivative is made of tungsten embedded in a via hole formed in the uppermost interlayer insulating film covering the trimming element. The semiconductor device according to claim 1, wherein: 前記クラック誘導体上にパッシベーション用シリコン酸化膜が形成されていることを特徴とする請求項3または請求項4に記載の半導体装置。   5. The semiconductor device according to claim 3, wherein a passivation silicon oxide film is formed on the crack derivative. 前記クラック誘導体が前記トリミング素子の電流方向に分断されて形成されていることを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置。   6. The semiconductor device according to claim 1, wherein the crack derivative is formed by being divided in a current direction of the trimming element. レーザートリミング素子を備える半導体装置であって、
デバイス素子が形成された半導体基板の層間絶縁膜の上にトリミング素子を形成する工程と、
前記トリミング素子の斜め上方であって、該トリミング素子を被覆する層間絶縁膜にクラック誘導体を形成する工程と、を有することを特徴とする半導体装置の製造方法。
A semiconductor device comprising a laser trimming element,
Forming a trimming element on the interlayer insulating film of the semiconductor substrate on which the device element is formed;
And a step of forming a crack derivative in an interlayer insulating film covering the trimming element and obliquely above the trimming element.
前記トリミング素子および前記クラック誘導体をトリミング用レーザー光の照射範囲内に配置したことを特徴とする請求項7に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 7, wherein the trimming element and the crack derivative are arranged within an irradiation range of a trimming laser beam. 前記トリミング素子を上から2番目の層間絶縁膜上に、また前記クラック誘導体を最上層の層間絶縁膜上に形成し、該トリミング素子及び該クラック誘導体のいずれもアルミニュームからなることを特徴とする請求項7または請求項8に記載の半導体装置の製造方法。   The trimming element is formed on the second interlayer insulating film from the top and the crack derivative is formed on the uppermost interlayer insulating film, and both the trimming element and the crack derivative are made of aluminum. A method for manufacturing a semiconductor device according to claim 7 or 8. 前記トリミング素子を上から2番目の層間絶縁膜上にアルミニュームで形成し、また前記クラック誘導体を前記トリミング素子を被覆する最上層の層間絶縁膜のビアホール内に埋設したタングステンで形成したことを特徴とする請求項7または請求項8に記載の半導体装置の製造方法。   The trimming element is formed of aluminum on the second interlayer insulating film from the top, and the crack derivative is formed of tungsten embedded in a via hole of the uppermost interlayer insulating film covering the trimming element. A method for manufacturing a semiconductor device according to claim 7 or 8. 前記クラック誘導体上にパッシベーション用シリコン酸化膜を形成したことを特徴とする請求項9または請求項10に記載の半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 9, wherein a passivation silicon oxide film is formed on the crack derivative. 前記クラック誘導体を前記トリミング素子の電流方向に分断して形成したことを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein the crack derivative is formed by being divided in a current direction of the trimming element.
JP2010175174A 2010-08-04 2010-08-04 Semiconductor device and its manufacturing method Pending JP2012038796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010175174A JP2012038796A (en) 2010-08-04 2010-08-04 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010175174A JP2012038796A (en) 2010-08-04 2010-08-04 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2012038796A true JP2012038796A (en) 2012-02-23

Family

ID=45850511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010175174A Pending JP2012038796A (en) 2010-08-04 2010-08-04 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2012038796A (en)

Similar Documents

Publication Publication Date Title
JP6061726B2 (en) Semiconductor device and semiconductor wafer
US6300232B1 (en) Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof
US9659861B2 (en) Semiconductor device and fabrication method thereof
JP2009123734A (en) Semiconductor device and manufacturing method thereof
JP4280204B2 (en) Semiconductor device
JP5537137B2 (en) Semiconductor device and manufacturing method of semiconductor device
US6879020B2 (en) Semiconductor device
US8426942B2 (en) Semiconductor device with a fuse
CN100530577C (en) Semiconductor device and method of manufacturing the same
JP2012038796A (en) Semiconductor device and its manufacturing method
JP2007019128A (en) Semiconductor device
JP2011009795A (en) Semiconductor device
CN105977238B (en) Semiconductor device and method of manufacturing the same
JP2009076782A (en) Semiconductor substrate, manufacturing method thereof, and semiconductor chip
JP5632766B2 (en) Semiconductor device
TWI695476B (en) Semiconductor device and method of cutting a fuse
KR100876843B1 (en) Manufacturing method of semiconductor device
CN105977237B (en) Semiconductor device and method for manufacturing the same
JP2011054701A (en) Semiconductor device
JP5493684B2 (en) Semiconductor device and manufacturing method thereof
JP2019033191A (en) Semiconductor device
JP2011054702A (en) Semiconductor device
JP2000349155A (en) Semiconductor device, fuse structure used for the same, and its manufacture
JP2012114258A (en) Semiconductor device and method of manufacturing the same
JP2006005213A (en) Semiconductor device manufacturing method and semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130304