JP2012034035A - 離散時間アナログ回路及びそれを用いた受信機 - Google Patents

Abstract

【課題】フィルタの極の設定位置の自由度が高い、広帯域かつ急峻なフィルタ特性を有する離散時間アナログ回路および受信機を提供すること。
【解決手段】離散時間アナログ回路１００は、ローテートキャパシタ回路１５０と、ローテートキャパシタ回路１５０の入力ライン又は出力ラインに接続され、入力電位又は入力電荷を増幅する増幅器１４１と、増幅器１４１に直列に配置され、互いに並列に配置される２個のヒストリキャパシタ１４３−１，１４３−２とを有する係数回路１４０と、２個のヒストリキャパシタ１４３−１，１４３−２のうち、増幅器１４１と接続されチャージされる第１のアクティブキャパシタと、増幅器１４１を介さずに入力ライン又は出力ラインと接続され、ローテートキャパシタ回路１５０と電荷共有される第２のアクティブキャパシタとのペアを順次変更するクロック生成回路１１０と、を具備する。
【選択図】図８

Description

本発明は、離散時間アナログ回路及びそれを用いた受信機に関し、特に離散時間アナログ処理により周波数変換やフィルタ処理等の受信信号処理を行う技術に関する。

無線受信機の小型化、低消費電力化、ならびに、アナログ信号処理部とデジタル信号処理部の一体化を目指すため、高周波信号を直接、離散時間的にサンプリングして受信処理する構成が知られている（例えば特許文献１、非特許文献１）。

図１は、特許文献１に開示されているダイレクトサンプリング回路の全体構成を示す図である。図２は、図１の回路に入力される制御信号を示すタイミングチャートである。図１のダイレクトサンプリング回路は、受信したアナログＲＦ（Radio Frequency）信号を、マルチタップ・ダイレクト・サンプリング・ミキサ（Multi-Tap Direct Sampling Mixer）を用いて周波数変換し、離散時間アナログ信号へ変換している。より具体的には、図１の回路に含まれる複数のキャパシタ間での電荷移動により、ＦＩＲ（Finite Impulse Response）フィルタ、及びＩＩＲ（Infinite Impulse Response）フィルタの積となるフィルタ特性を実現する。通過域近傍の特性は２次ＩＩＲフィルタ特性で決定される。図３（ａ）は、広帯域周波数特性を示し、図３（ｂ）は通過域近傍の狭帯域周波数特性の一例を示す。

さらに、上記構成を基本として、伝達関数に複素極を有する構成が知られている（非特許文献２）。図４は、非特許文献２に開示されているダイレクトサンプリング回路の全体構成を示す図である。図５は、図４の回路に入力される制御信号を示すタイミングチャートである。図６は、図４の回路によって得られる周波数特性の例（ローカル（ＬＯ）周波数f_LO＝２．４ＧＨｚ）である。ダイレクトサンプリング回路は、伝達関数に複素極を有することによって通過域にリプルを得られていることが知られている。

米国特許出願公開第２００３／００３５４９９号明細書

IEEE Journal of Solid-State Circuits, Vol.39, No.12, Dec. 2004, "All-Digital Tx Frequency Synthesizer and Discrete-time Receiver for Blue tooth Radio in 130-nm CMOS" 電気学会 電子回路研究会, ECT-08-89, Nov. 2008, "複素極を有するダイレクトサンプリングミキサによる通過域端特性の改善(Direct Sampling Mixer with Complex Poles Enhansing Sharpness Passband Edge Characteristic)"

しかしながら、前記従来の技術では、以下に示すような課題を有する。

図１に示すような従来のダイレクトサンプリング回路では、通過域近傍が２次のＩＩＲで決まるため、広帯域かつ急峻なフィルタ特性を実現することが困難である。

また、図４に示すような構成を採るダイレクトサンプリング回路は、伝達関数上に複素極を実現し、通過域をフラットにしたフィルタ特性を実現することが可能となる。しかし、この構成では、式（１）に示すようにフィルタの係数として１より小さい値しか選択できず、実現できる極の範囲が狭くなり、低周波数で極による周波数特性の持ち上がりを実現することが難しい。

例えば、サンプリング周波数の１/１０００の帯域幅をもつフィルタで広帯域化を達成することが困難となる。図６の実線では、リプルの位置が１０ＭＨｚ付近にあり、デシメーション後のサンプリング周波数は１２０ＭＨｚであるため、両者の比はたった１２でしかない。

広帯域なフィルタ特性を実現するためには、デシメーション(Decimation)が必要となる。しかし、デシメーションを用いたフィルタは、デシメーション比に対応する周波数で折り返しが発生するため、当該フィルタ特性を有するフィルタを容易に使用することが難しくなる。

つまり、従来の構成では、係数の実現範囲に制約があるため、アナログやデジタルのフィルタ設計で一般的に用いられている最平坦特性やチェビシェフ特性を任意のサンプリング周波数において実現することができなかった。

本発明は、かかる点に鑑みてなされたものであり、フィルタの極の設定位置の自由度が高い、広帯域かつ急峻なフィルタ特性を有する離散時間アナログ回路および受信機を提供することを目的とする。

本発明の離散時間アナログ回路の一つの態様は、ローテートキャパシタ回路と、前記ローテートキャパシタ回路の入力ラインに接続され、入力電位又は入力電荷を増幅する電位保持手段と、前記電位保持手段に直列に配置され、互いに並列に配置されるｎ個の電荷保持手段とを有する、少なくとも一つの係数回路と、前記ｎ個の電荷保持手段のうち、前記電位保持手段と接続されチャージされる第１の電荷保持手段と、前記電位保持手段を介さずに前記入力ラインと接続され、前記ローテートキャパシタ回路の電荷と電荷共有または前記ローテートキャパシタ回路に電位保持される第２の電荷保持手段とのペアを順次変更する回路接続切り替え手段と、を具備する。

本発明の離散時間アナログ回路の一つの態様は、ローテートキャパシタ回路と、前記ローテートキャパシタ回路の出力ラインに接続され、出力電位又は出力電荷を増幅する電位保持手段と、前記電位保持手段に直列に配置され、互いに並列に配置されるｎ個の電荷保持手段とを有する、少なくとも一つの係数回路と、前記ｎ個の電荷保持手段のうち、前記電位保持手段と接続されチャージされる第１の電荷保持手段と、前記電位保持手段を介さずに前記出力ラインと接続され、前記ローテートキャパシタ回路の電荷と電荷共有または前記ローテートキャパシタ回路に電位保持される第２の電荷保持手段とのペアを順次変更する回路接続切り替え手段と、を具備する。

本発明の受信機の一つの態様は、上記記載の離散時間アナログ回路と、入力信号を受信するアンテナと、前記アンテナが受信した信号を増幅し、増幅された信号を前記離散時間アナログ回路に出力する低雑音増幅器と、前記離散時間アナログ回路から出力されるベースバンド信号をアナログデジタル変換して、デジタルベースバンド信号を出力するアナログデジタル変換部と、を具備する。

本発明によれば、サンプリング回路の設計自由度を向上し、広帯域かつ急峻なフィルタ特性を実現することが可能となる。

従来構成１のダイレクトサンプリング回路の構成図 従来構成１のダイレクトサンプリング回路に入力する制御信号のタイミングチャート 従来構成１のダイレクトサンプリング回路により実現されるフィルタ特性の例を示す特性図 従来構成２のダイレクトサンプリング回路の構成図 従来構成２のダイレクトサンプリング回路に入力する制御信号のタイミングチャート 従来構成２のダイレクトサンプリング回路により実現されるフィルタ特性の例を示す特性図 本発明の実施の形態１に係るダイレクトサンプリング受信機の構成を示すブロック図 実施の形態１に係る離散時間アナログ回路の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態１に係る離散時間アナログ回路の別の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態１に係る離散時間アナログ回路の更に別の構成図 実施の形態１に係る係数回路の動作を説明するための図 実施の形態１に係る係数回路の共通構成を示す図 実施の形態２に係る離散時間アナログ回路の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態２に係る離散時間アナログ回路の別の構成図 計算結果及びシミュレーション結果によるフィルタ特性の一例を示す特性図 実施の形態３に係る係数回路の動作原理を示す図 実施の形態３に係る係数回路の具体的構成を示す図 実施の形態３に係る離散時間アナログ回路の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態３に係るｎ次の離散時間アナログ回路の別の構成図 実施の形態４に係る係数回路の構成図 実施の形態４に係る離散時間アナログ回路の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態４に係る離散時間アナログ回路の別の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態４に係るｋ次の係数回路の構成図 実施の形態４に係るｎ次の離散時間アナログ回路の構成図 実施の形態５に係る離散時間アナログ回路の構成図 実施の形態５に係る離散時間アナログ回路の別の構成図 クロック生成回路から提供されるクロック（制御信号）を示す図 実施の形態５の離散時間アナログ回路により実現されるフィルタ特性の例を示す特性図 実施の形態６に係るｎ次の離散時間アナログ回路の構成図 実施の形態６に係るｎ次の離散時間アナログ回路の別の構成図 実施の形態７に係る離散時間アナログ回路の構成図 実施の形態７に係る離散時間アナログ回路の別の構成図 実施の形態７に係る離散時間アナログ回路の更に別の構成図 実施の形態７に係る離散時間アナログ回路の更に別の構成図 実施の形態７に係る離散時間アナログ回路により実現されるフィルタ特性の例を示す特性図 実施の形態８に係る係数回路の構成図 実施の形態８に係る回路接続の別の構成図 実施の形態８に係る回路接続の更に別の構成図 実施の形態９に係る係数回路の更に別の構成図 実施の形態９に係るｋ次の係数回路の構成図

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（実施の形態１）
［サンプリング受信機全体の説明］
図７は、本実施の形態に係るダイレクトサンプリング受信機の構成を示すブロック図である。図７において、ダイレクトサンプリング受信機１０は、アンテナ１１と、低雑音増幅器（ＬＮＡ：Low Noise Amplifier）１２と、離散時間アナログ回路１３と、参照周波数発振部１４と、Ａ／Ｄ（Analog to Digital）変換処理部１５と、デジタル受信処理部１６とを有する。

このダイレクトサンプリング受信機１０は、搬送波周波数ｆ_ＲＦで送信された電磁波２１を受信し、この受信信号に対して離散時間的に周波数変換とフィルタ処理を施して所望信号成分を抽出する。そして、ダイレクトサンプリング受信機１０、抽出した所望信号成分をデジタル信号に変換してデジタル受信処理を行い、得られた受信データ２７を出力する。

アンテナ１１は、図示していない送信局から搬送波周波数ｆ_ＲＦで送信された電磁波２１を受信し、これをアナログＲＦ信号２２に変換する。低雑音増幅器１２は、アナログＲＦ信号２２を増幅して出力する。

離散時間アナログ回路１３は、増幅されたアナログＲＦ信号２３と参照周波数信号２４とを入力とする。そして、離散時間アナログ回路１３は、アナログＲＦ信号２３を離散時間的に周波数変換してフィルタ処理を行うことで、所望信号成分のみを抽出したベースバンド信号(または中間周波数（ＩＦ)信号)２５を出力する。

参照周波数発振部１４は、離散時間アナログ回路１３に対して、サンプリング処理及び周波数変換処理に用いる参照周波数信号２４を生成して出力する。

Ａ／Ｄ変換処理部１５は、入力されるベースバンド信号２５を所定のサンプリング周波数でデジタル値に量子化し、変換したデジタルベースバンド信号２６を出力する。

デジタル受信処理部１６は、入力されるデジタルベースバンド信号２６に対して、復調処理及び復号処理等の所定のデジタル受信処理を行い、これにより得た受信データ２７を出力する。

図８は、本実施の形態に係る離散時間アナログ回路１３の要部構成の一例を示すブロック図である。なお、図８において、離散時間アナログ回路１００は、図７の離散時間アナログ回路１３に相当し、サンプリングミクサを構成する。

［離散時間アナログ回路１００の構成］
図８において、離散時間アナログ回路１００は、クロック生成回路１１０、ＴＡ（Transconductance Amplifier：電圧電流変換回路（トランスコンダクタンス値：ｇｍ））１２０、サンプリングスイッチ１３０、係数回路１４０、ローテートキャパシタ回路１５０、リセットスイッチ１６０、及び、ダンプスイッチ１７０を有する。

図８に示す離散時間アナログ回路１００は、ローテートキャパシタ回路１５０の前段に係数回路１４０を有する構成を示すもので、以下では、前段型離散時間アナログ回路と呼ぶ。前段型離散時間アナログ回路は、係数回路１４０がローテートキャパシタ回路１５０の入力ラインに接続されている。

係数回路１４０は、ＣＨ（ヒストリキャパシタ）１４３−１，１４３−２(a1,a2)、増幅器１４１(b)、接続切り替えスイッチ（以下、スイッチという）１４２−１〜１４２−４(c1-c4)を有する。そして、係数回路１４０は、ローテートキャパシタ回路１５０(内の電荷保持回路)と電荷共有することにより、離散時間アナログ回路１００の伝達関数の分母（denominator）の１次の任意の値を有する係数を実現する。係数回路１４０には、クロック生成回路１１０から制御信号であるＳ１、Ｓ２が入力される。

係数回路１４０において、増幅器１４１(b)は、ローテートキャパシタ回路１５０の入力ラインに接続され、入力電位又は入力電荷を増幅する電位保持手段として機能する。また、ＣＨ１４３−１，１４３−２は、増幅器１４１(b)とは直列に接続され、互いに並列に配置される。ＣＨ１４３−１，１４３−２は、電荷保持手段として機能する。

ローテートキャパシタ回路１５０は、スイッチ１５１−１〜１５１−４、ＣＲ（ローテートキャパシタ）１５２−１，１５２−２(a3,a4)を有する。

クロック生成回路１１０は、サンプリングスイッチ１３０、係数回路１４０、スイッチ１５１−１〜１５１−４、リセットスイッチ１６０、及び、ダンプスイッチ１７０に、クロック（制御信号）を提供する。図９は、クロック生成回路１１０から提供されるクロック（制御信号）を示す図である。具体的には、クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から、ＬＯ，Ｓ１，Ｓ２，ＲＥＳ，ＤＵＭＰの制御信号を生成し、各スイッチに供給する。

なお、図９において、Ｎは、電荷サンプリング時の電荷蓄積によるデシメーション比を表し、ＬＯの周期とＳ系のクロック（Ｓ１，Ｓ２）の周期との比の１/２である（２ＮＴＬＯ＝ＴＳＣＬＫ，ＬＯの周期とＲＥＳ又はＤＵＭＰの周期との比）である。また、ＤＵＭＰとＲＥＳとは、半周期だけずれた信号である。

［離散時間アナログ回路１００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から、ＬＯ，Ｓ１，Ｓ２，ＲＥＳ，ＤＵＭＰの制御信号を生成し、各スイッチに供給する。

ＴＡ１２０は、低雑音増幅器１２で増幅されたアナログＲＦ信号２３を入力電圧信号として電流(gm×Vin)に変換する。

サンプリングスイッチ１３０は、ＴＡ１２０の出力段に接続され、クロック生成回路から供給されるＬＯがハイの時間だけオンする。ここで、ＬＯは、ダイレクトコンバージョンの場合、アナログＲＦ信号２３のｆ_ＲＦと一致した周波数の信号(ｆＬＯ＝ｆＲＦ)であり、ＩＦ周波数を用いる場合は、ｆＲＦからＩＦ周波数分だけずれた周波数の信号である(ｆＬＯ＝ｆＲＦ±ｆＩＦ)。

［１］Ｓ１がハイとなる区間
ＬＯがハイとなる区間、入力電流(gm×Vin)が、ＣＨ１４３−２(a2)とＣＲ１５２−１(a3)とに電荷（入力電荷）として蓄積される。Ｓ１がハイとなる区間は、ＣＨ１４３−２(a2)に保持されている電荷(A×Voutで蓄積された電荷)と前記入力電荷とが電荷共有されて、出力電位Voutが定まる。

同時に、増幅器１４１は、出力電位Voutをモニタし、出力電位VoutをＡ倍に増幅してＣＨ１４３−１(a1)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a3)の出力電位Voutをベースバンド信号または中間周波数（ＩＦ)信号２５として出力（Vout）する。つまり、出力電位Voutは、アナログＲＦ信号２３を離散時間的に周波数変換してフィルタ処理され、所望信号成分のみを抽出したベースバンド信号(またはＩＦ信号)２５として出力される。

また、ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a3)の電位がリセットされる。

［２］Ｓ２がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)が、ＣＨ１４３−１(a1)とＣＲ１５２−２(a4)に電荷（入力電荷）として蓄積される。Ｓ２がハイとなる区間は、ＣＨ１４３−１(a1)に保持されている電荷(A×Voutで蓄積された電荷)と前記入力電荷とが電荷共有されて、出力電位Voutが定まる。

同時に、増幅器１４１(b)は、出力電位Voutをモニタし、出力電位VoutをＡ倍に増幅してＣＨ１４３−２(a2)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a3)の出力電位Voutをベースバンド信号またはＩＦ信号２５として出力される。つまり、出力電位Voutは、アナログＲＦ信号２３を離散時間的に周波数変換してフィルタ処理され、所望信号成分のみを抽出したベースバンド信号(またはＩＦ信号)２５として出力される。

また、ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a3)の電位がリセットされる。

［３］以降、［１］、［２］の動作が繰り返される。すなわち、回路接続切り替え手段としてのクロック生成回路１１０及び各スイッチは、第１のキャパシタと、第２のキャパシタとのペアを順次変更する。ここで、第１のキャパシタは、増幅器１４１(b)と接続されチャージされるキャパシタである。また、第２のキャパシタは、増幅器１４１(b)を介さずにローテートキャパシタ回路１５０の入力ラインと接続され、ローテートキャパシタ回路１５０の電荷と電荷共有されるキャパシタである。

上記動作は、差分方程式により以下のように記述される。

式（２）において、左辺第１項のｑ_ｉｎ（ｎ）は、入力電荷に相当し、左辺第２項は１タイミング前の出力電位がＡ倍されてＣＨに保持された電荷である。また、ｎは、タイミング時刻を示す。

式（２）をｚ変換すると、式（３）が得られる。

式（３）において、第１項Ｑ_ｉｎは入力電荷ｑ_ｉｎ（ｎ）のｚ変換に相当し、以下の式で記述できる。sinθはπ/2付近であまり値が変わらないので、f = f_LOを代入すればf = f_LO付近の近似式として、式（４）のように簡単に表すことができる。

伝達関数は、以下の式（５）のようになる。

本実施の形態に係る離散時間アナログ回路は、分母のz^-Ｎの係数に重み付け量Ａがかかることによって、任意の係数値を設定することが可能になっていることがわかる。

以上の説明は、サンプリングミクサを構成するヒストリキャパシタを係数回路の構成要素に用いた例である。次に、サンプリングミクサを構成するバッファキャパシタを係数回路の構成要素に用いた例について説明する。

図１０は、本実施の形態に係る離散時間アナログ回路１３の別の要部構成を示す図である。なお、図１０において、離散時間アナログ回路２００は、図７の離散時間アナログ回路１３に相当し、サンプリングミクサを構成する。なお、図１０の離散時間アナログ回路２００において、図８の離散時間アナログ回路１００と共通する構成部分には、図８と同一の符号を付して説明を省略する。図１０の離散時間アナログ回路２００は、図４の離散時間アナログ回路１００に対し、係数回路１４０に代えて係数回路２２０を有し、ＣＨ２１０(a5)を追加した構成を採る。図１０に示す離散時間アナログ回路２００は、ローテートキャパシタ回路１５０の後段に係数回路２２０を有する構成を示すもので、以下では、後段型離散時間アナログ回路と呼ぶ。後段型型離散時間アナログ回路は、係数回路１４０がローテートキャパシタ回路１５０の出力ラインに接続されている。

係数回路２２０は、ＣＢ（バッファキャパシタ）２２３−１，２２３−２(a1,a2)、増幅器２２１(b)、スイッチ２２２−１〜２２２−４(c1-c4)を有する。そして、係数回路２２０内のＣＢ（バッファキャパシタ）２２３−１，２２３−２(a1,a2)は、ＣＲ１５２−１，１５２−２(a3,a4)と電荷共有することにより、離散時間アナログ回路２００の伝達関数の分母の高次の係数を実現する。係数回路２２０には、クロック生成回路１１０から制御信号であるＳ１、Ｓ２が入力される。図１１は、クロック生成回路１１０から提供されるクロック（制御信号）を示す図である。

係数回路２２０において、増幅器２２１(b)は、ローテートキャパシタ回路１５０の出力ラインに接続され、出力電位又は出力電荷を増幅する電位保持手段として機能する。また、ＣＢ２２３−１，２２３−２(a1,a2)は、増幅器２２１(b)とは直列に接続され、互いに並列に配置される。ＣＢ２２３−１，２２３−２(a1,a2)は、電荷保持手段として機能する。

［離散時間アナログ回路２００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から、ＬＯ，Ｓ１，Ｓ２，ＲＥＳ，ＤＵＭＰの制御信号を生成し、各スイッチに供給する。

ＴＡ１２０は、低雑音増幅器１２で増幅されたアナログＲＦ信号２３を入力電圧信号として電流(gm×Vin)に変換する。

［１］Ｓ１がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)が、ＣＨ２１０(a5)とＣＲ１５２−１(a3)に電荷（入力電荷）として蓄積される。ＣＨ２１０(a5)に保持されている電荷と前記入力電荷とが、電荷共有されて、ＣＨ２１０(a5)とＣＲ１５２−１(a3)の電位V1が定まる。この電荷サンプリングにより、周波数変換が同時に行なわれ、ＲＦ（Radio Frequency：高周波）信号は、ＩＦ（Intermediate Frequency：中間周波数）信号またはＢＢ（Baseband：ベースバンド）信号に変換される。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−２(a4)とＣＢ２２３−２(a2)が接続される。そして、Ｓ１がハイとなる区間は、ＣＲ１５２−２(a4)に保持されていた電荷とＣＢ２２３−２(a2)に保持されていた電荷(A倍して蓄積された電荷)とが共有される。共有された電荷は、ＣＲ１５２−２(a4)とＣＢ２２３−２(a2)とに保持されて、出力電位Voutが定まる。

同時に、増幅器２２１(b)は、出力電位Voutをモニタし、出力電位VoutをＡ倍に増幅してＣＢ２２３−１(a1)に充電する。出力電位Voutは、アナログＲＦ信号２３を周波数変換してフィルタ処理したＢＢ信号またはＩＦ信号２５として出力される。また、ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−２(a4)の電荷が接地されてリセットされる。

［２］Ｓ２がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)が、ＣＨ２１０(a5)とＣＲ１５２−２(a4)に電荷（入力電荷）として蓄積される。ＣＨ２１０(a5)に保持されている電荷と前記入力電荷とは、電荷共有されて、ＣＨ２１０(a5)とＣＲ１５２−２(a4)の電位V1が定まる。この電荷サンプリングにより、周波数変換が同時に行なわれ、ＲＦ信号はＩＦ信号またはＢＢ信号に変換される。

一方で、ＤＵＭＰがハイとなる区間、ＣＲ１５２−１(a3)とＣＢ２２３−１(a1)が接続される。そして、Ｓ２がハイとなる区間は、ＣＲ１５２−１(a3)に保持されていた電荷とＣＢ２２３−１(a1)に保持されていた電荷(A倍して蓄積された電荷)とが共有される。共有された電荷は、ＣＲ１５２−１(a3)とＣＢ２２３−１(a1)に保持されて、出力電位Voutが定まる。同時に、増幅器２２１(b)は、出力電位Voutをモニタし、出力電位VoutＡ倍に増幅してＣＢ２２３−２(a2)に充電する。出力電位Voutは、アナログＲＦ信号２３を周波数変換してフィルタ処理したＢＢ信号またはＩＦ信号２５として出力される。また、ＲＥＳがハイとなる区間は、ＣＲ１５２−１(a3)の電荷が接地されてリセットされる。

［３］以降、［１］、［２］の動作が繰り返される。すなわち、回路接続切り替え手段としてのクロック生成回路１１０及び各スイッチは、第１のキャパシタと、第２のキャパシタとのペアを順次変更する。ここで、第１のキャパシタは、増幅器２２１(b)と接続されチャージされるキャパシタである。また、第２のキャパシタは、増幅器２２１(b)を介さずにローテートキャパシタ回路１５０の出力ラインと接続され、ローテートキャパシタ回路１５０の電荷と電荷共有されるキャパシタである。

上記動作は、差分方程式により以下のように記述される。

式（６）において、左辺第１項のｑ_ｉｎ（ｎ）は、入力電荷に相当し、左辺第２はＣＨに保持されていた１タイミング前の電荷共有で定まった電荷である。

式（７）において、左辺第１項は、ＣＲに保持されていた電荷であり、左辺第２項は１タイミング前の電荷共有で定まった電位をＡ倍してＣＢに保持された電荷である。

式（６）及び式（７）をｚ変換して整理すると、伝達関数は、以下の式（８）のようになる。

本実施の形態に係る離散時間アナログ回路は、分母のz^-Ｎの係数に重み付け量Ａがかかることによって、任意の係数値を設定することが可能になっていることがわかる。

以上のように説明した離散時間アナログ回路２００は、サンプリングミクサを構成するバッファキャパシタを係数回路の構成要素に用いた例である。次に説明するサンプリングフィルタは、バッファキャパシタを係数回路の構成要素に用いた例である。

［離散時間アナログ回路３００の構成］
図１２は、本実施の形態に係る離散時間アナログ回路１３の更に別の要部構成を示す図である。なお、図１２において、離散時間アナログ回路３００は、サンプリングフィルタを構成する。なお、図１２の離散時間アナログ回路３００において、図１０の離散時間アナログ回路２００と共通する構成部分には、図１０と同一の符号を付して説明を省略する。図１２の離散時間アナログ回路３００は、図１０の離散時間アナログ回路２００に対して、ＴＡ１２０、サンプリングスイッチ１３０、ＣＨ２１０、リセットスイッチ１６０、ダンプスイッチ１７０を削除した構成を採る。

離散時間アナログ回路３００は、ローテートキャパシタ回路１５０の後段に係数回路２２０を有し、後段型離散時間アナログ回路である。

［離散時間アナログ回路３００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から、Ｓ１，Ｓ２の制御信号を生成し、各回路に供給する。

［１］Ｓ１がハイとなる区間
Ｓ１がハイとなる区間は、ＣＲ１５２−１(a3)に入力電位Vin(または外部の電荷保持部との電荷共有によって定まる電位)に応じた電荷が蓄積される。

一方で、ＣＲ１５２−２(a4)に蓄積されていた電荷とＣＢ２２３−２(a2)に蓄積されていた電荷とは、電荷共有される。共有された電荷は、ＣＲ１５２−２(a4)とＣＢ２２３−２(a2)とに保持され、出力電位Voutが定まる。

同時に、同時に、増幅器２２１(b)は、出力電位Voutをモニタし、出力電位VoutをＡ倍に増幅してＣＢ２２３−１(a1)に充電する。

［２］Ｓ２がハイとなる区間
Ｓ２がハイとなる区間は、ＣＲ１５２−２(a4)に入力電位Vin(または外部の電荷保持部との電荷共有によって定まる電位)に応じた電荷が蓄積される。

一方で、ＣＲ１５２−１(a3)に蓄積されていた電荷とＣＢ２２３−１(a1)に蓄積されていた電荷とは、電荷共有される。共有された電荷は、ＣＲ１５２−１(a3)とＣＢ２２３−１(a1)に保持され、出力電位Voutが定まる。

同時に、増幅器２２１(b)は、出力電位Voutをモニタし、出力電位VoutをＡ倍に増幅してＣＢ２２３−２(a2)に充電する。

［３］以降、［１］、［２］の動作が繰り返される。

上記動作は、差分方程式により以下のように記述される。

式（９）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、分母のz^-Ｎの係数に重み付け量Ａがかかることによって任意の係数値を設定することが可能になっていることがわかる。

なお、図１２の係数回路２２０は、Ｖ_ｉｎに接続しても式（１０）と同様の伝達関数をもつ前段型のサンプリングフィルタとして構成可能である。

このように、本実施の形態では、サンプリングミクサを構成するヒストリキャパシタ又はバッファキャパシタを係数回路の構成要素に用いる場合、式（５）及び式（８）に示すように、伝達関数の分母の任意の係数値を実現することができる。また、本実施の形態では、サンプリングフィルタを構成するバッファキャパシタを係数回路の構成要素に用いる場合において、式（１０）に示すように、伝達関数の分母の任意の係数値を実現することができる。

次に、図１３及び図１４を用いて、図８及び図１０の係数回路１４０，２２０の内部構成及び動作について説明する。

図１３は、係数回路１４０，２２０の動作を説明するための図である。

図１３（ｂ）は、前段型の係数回路１４０の使用例を示し、図１３（ｃ）は、後段型の係数回路２２０の使用例を示す図である。図１３（ａ）は、前段型の係数回路１４０及び後段型の係数回路２２０の共通動作を示す図である。

図１３（ｂ）に示すように前段型の場合は、入力電荷とＣＨ１４３−２に保持されていた電荷とが電荷共有を行なうと共に、共有された電荷をＡ倍してＣＨ１４３−１に充電する動作を交互に繰り返す。

一方、図１３（ｃ）に示す後段型の場合は、ＣＲ１５２−１，１５２−２に保持されていた電荷とＣＢ２２３−２に保持されていた電荷とが電荷共有を行なうと共に、共有された電荷をＡ倍してＣＢ２２３−２に充電する動作を交互に繰り返す。

このとき、ＣＨ１４３−１，１４３−２又はＣＢ２２３−１，２２３−２に保持されている電荷は、１タイミング前の電位をＡ倍にした電位で蓄積されることになる。

これにより、本実施の形態の係数回路は、式（５）、式（８）及び式（１０）に示すように、伝達関数の分母に任意の係数値を形成することができる。

図１４は、係数回路１４０，２２０の共通構成を示す図である。

係数回路４００は、キャパシタ４３０−１，４３０−２(a1,a2)、増幅器４１０(b)、スイッチ４２０−１〜４２０−４(c1-c4)を有する。係数回路４００には、クロック生成回路１１０からＳ１、Ｓ２が入力される。

［係数回路４００の動作］
増幅器４１０(b)は、ノードCinの電位をＡ倍に増幅する。

Ｓ１がハイとなる区間では、スイッチ４２０−４(c4)及びスイッチ４２０−１(c1)がオンする。この結果、スイッチ４２０−４(c4)を介してキャパシタ４３０−２(a2)は、ノードCinで外部回路と接続される。同時に、増幅器４１０(b)でＡ倍に増幅された電位に応じた電荷が、スイッチ４２０−１(c1)を介して、キャパシタ４３０−１(a1)に蓄積される。

Ｓ２がハイとなる区間では、スイッチ４２０−２(c2)及びスイッチ４２０−３(c3)がオンする。この結果、スイッチ４２０−２(c2)を介してキャパシタ４３０−１(a1)は、ノードCinで外部回路と接続される。同時に、増幅器４１０(b)でＡ倍に増幅された電位に応じた電荷が、スイッチ４２０−３(c3)を介して、キャパシタ４３０−２(a2)に蓄積される。

上記動作が繰り返される。

そして、図８に示す離散時間アナログ回路１００では、ノードCinが初期電荷０のＣＲ１５２−１，１５２−２に交互に接続された例である。また、図１０に示す離散時間アナログ回路２００は、ノードCinが初期電荷CrVin(n-1)のＣＲ１５２−１，１５２−２に交互に接続された例である。また、図１２に示す離散時間アナログ回路３００は、ノードCinが初期電荷CrVin(n-1)のＣＲ１５２−１，１５２−２に接続された例である。ノードCinの接続先のＣＲ１５２−１，１５２−２の初期電荷が、前段型と後段型とで異なる。

このようにして、係数回路４００において、キャパシタ４３０−１(a1)は、電荷保持手段として機能する。係数回路４００が前段型の係数回路１４０として用いられる場合、キャパシタ４３０−１，４３０−１(a1，a2)は、ＣＨ１４３−１，１４３−２である。また、係数回路４００が後段型の係数回路２２０として用いられる場合、キャパシタ４３０−１，４３０−１(a1，a2)は、ＣＢ２２３−１，２２３−２である。

また、係数回路４００において、増幅器４１０(b)は、電位保持手段として機能する。また、各スイッチ及びクロック生成回路１１０は回路接続切り替え手段として機能し、タイミング１とタイミング２とで、ローテートキャパシタとキャパシタ４３０−１，４３０−１(a1，a2)との接続を切り替える。

図８、図１０の構成は、電荷サンプリングによる周波数変換とともに、分母に任意の係数を有する１次の項をもつ伝達関数で表されるフィルタ処理を行うことができる。両者は周波数変換を行う電荷サンプリング時に分母の係数回路が接続されるか、されないかという点で異なり、雑音や線形性に影響するものと考えられる。

図１２の回路も同様に、分母に任意の係数を有する１次の項をもつ伝達関数で表されるフィルタ処理を行うことができる回路である。図１２の構成では、電荷サンプリングを行う電圧電流変換回路とサンプリングスイッチがないため、フィルタ回路として使用することが可能である。

以上説明したように、本実施の形態に係る伝達関数の分母に任意の係数値Ａを形成することより、離散時間アナログ回路の設計自由度を向上し、広帯域かつ急峻なフィルタ特性を実現することが可能となる。

なお、特許文献１と非特許文献１においては、ローテートキャパシタを複数用意して、タイミングの異なるサンプル値を保持し、同時に出力することでＦＩＲフィルタ特性を得ている。本実施の形態および以降の実施の形態では上記の構成を省略しているが、同様の形態を使用することが可能である。

また、特許文献１と非特許文献１においては、フィードバック系によるローテートキャパシタのプリチャージを行なっている。本実施の形態および以降の実施の形態では上記の構成を省略しているが、同様の形態を使用することが可能である。

（実施の形態２）
実施の形態１では、離散時間アナログ回路の伝達関数の分母に、１次の任意の係数値を設定する場合について説明した。本実施の形態では、離散時間アナログ回路の伝達関数の分母に、２次の任意の係数値を設定する場合について説明する。

［サンプリングミクサ（前段型２次）］
図１５は、本実施の形態に係る離散時間アナログ回路１３の要部構成の一例を示すブロック図である。なお、図１５において、離散時間アナログ回路５００は、図７の離散時間アナログ回路１３に相当し、伝達関数の分母に２次の係数を有するサンプリングミクサを構成する。なお、図１５の離散時間アナログ回路５００において、図４の離散時間アナログ回路１００と共通する構成部分には、図４と同一の符号を付して説明を省略する。図１５の離散時間アナログ回路５００は、図４の離散時間アナログ回路１００に対して、係数回路５１０及びバッファキャパシタ５２０を追加した構成を採る。このように、離散時間アナログ回路５００は、ローテートキャパシタ回路１５０の前段に、係数回路１４０及び係数回路５１０を有する構成を採る。離散時間アナログ回路５００は、係数回路１４０，５１０を２個使用することで、伝達関数の分母に２次の多項式を実現する。

係数回路５１０は、増幅器５１１(b2)、スイッチ５１２−１〜５１２−６、ＣＨ（ヒストリキャパシタ）５１３−１〜５１３−３(a3-a5)を有する。

［離散時間アナログ回路５００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から図１６に示すＬＯ，ＳＡ，ＳＢ，ＤＵＭＰ，ＲＥＳ，Ｓ１，Ｓ２，Ｓ３の制御信号を生成し、各スイッチに供給する。

ＴＡ１２０は、低雑音増幅器１２で増幅されたアナログＲＦ信号２３を入力電圧信号として電流(gm×Vin)に変換する。

係数回路１４０は、実施の形態１と同様に動作するため、説明を省略し、以下では、係数回路５１０の動作を中心に説明する。

［１］Ｓ１がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)が、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)と、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)と、ＣＨ５１３−２(a4)とに電荷（入力電荷）として蓄積される。Ｓ１がハイとなる区間は、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)に保持されている電荷とＣＨ５１３−２(a4)に保持されている電荷と前記入力電荷が電荷共有を行う。これにより、共有された電荷は、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)とＣＨ５１３−２(a4)とＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)とに保持され、電位V１が定まる。

この電荷サンプリングにより、離散時間アナログ回路５００は、周波数変換が同時に行なわれ、ＲＦ信号はＩＦ信号またはＢＢ信号に変換される。

同時に、増幅器１４１(b1)が電位V１をＡ１倍に増幅してＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)のうち、ＣＨ５１３−２(a4)と電荷共有しないキャパシタに充電する。一方、増幅器５１１(b2)は、電位V１をモニタして、電位V１をＡ２倍に増幅してＣＨ５１３−１(a3)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−２(a4)と電荷共有しないキャパシタが保持する電荷とＣＢ５２０(a8)が保持する電荷とが共有される。そして、共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−２(a4)と電荷共有にしないキャパシタとＣＢ５２０(a8)とに保持され、出力電位Voutが定まる。出力電位Voutは、ベースバンド信号２５として出力される。また、ＲＥＳがハイとなる区間では、ＤＵＭＰがローとなり、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−２a4と電荷共有しないキャパシタの電荷が接地されてリセットされる。

［２］Ｓ２がハイとなる区間
ＬＯがハイとなる区間は、入力電流がＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)と、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)と、ＣＨ５１３−３(a5)に電荷（入力電荷）として蓄積される。Ｓ２がハイとなる区間は、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)に保持されている電荷とＣＨ５１３−３(a5)に保持されている電荷と前記入力電荷とが電荷共有を行う。これにより、共有された電荷は、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)とＣＨ５１３−３(a5)とＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)に保持され、電位V１が定まる。

同時に、増幅器１４１(b1)は、電位V１をモニタし、電位V１をＡ１倍に増幅してＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)のうち、ＣＨ５１３−３(a5)と電荷共有しないキャパシタに充電する。そして、増幅器５１１(b2)は、電位V１をモニタして、電位V１をＡ２倍に増幅してＣＨ５１３−２(a4)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−３(a5)と電荷共有しないキャパシタが保持する電荷とＣＢ５２０(a8)が保持する電荷とが共有される。そして、共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−３(a5)と電荷共有しないキャパシタとＣＢ５２０(a8)とに保持され、出力電位Voutが定まる。ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−３(a5)と電荷共有しないキャパシタの電荷が接地されてリセットされる。

［３］Ｓ３がハイとなる区間
ＬＯがハイとなる区間は、入力電流がＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)と、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)と、ＣＨ５１３−１(a3)とに電荷（入力電荷）として蓄積される。Ｓ３がハイとなる区間は、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)に保持されている電荷とＣＨ５１３−１(a3)に保持されている電荷と前記入力電荷とが電荷共有を行う。共有された電荷は、ＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)とＣＨ５１３−１(a3)とＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)とに保持され、電位V1が定まる。

同時に、増幅器１４１(b1)は、電位V１をモニタし、電位V１をＡ１倍に増幅してＣＨ１４３−１(a1)またはＣＨ１４３−２(a2)のうち、ＣＨ５１３−１(a3)と電荷共有しないキャパシタに充電する。そして、増幅器５１１(b2)は、電位V１をモニタして、電位V１をＡ２倍に増幅してＣＨ５１３−３(a5)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−１(a3)と電荷共有しないキャパシタが保持する電荷とＣＢ５２０(a8)が保持する電荷とが共有される。そして、共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−１(a3)と電荷共有にしないキャパシタとＣＢ５２０(a8)とに保持され、出力電位Voutが定まる。ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ５１３−１(a3)と電荷共有しないキャパシタの電荷が接地されてリセットされる。

［４］以降、［１］、［２］、［３］の動作が繰り返される。

以上のように、本実施の形態に係る離散時間アナログ回路は、増幅器５１１(b2)によって重み付けして保持された電荷が電荷共有を行う前に、１タイミング待ちのタイミングを設けることによって、伝達関数の分母に２次の項が実現される。

上記動作は、差分方程式により以下のように記述される。

式（１１）において、左辺第１項は入力電荷に相当し、第２項は１タイミング前の電荷共有で定まった電位をＡ１倍してＣＨ１に保持された電荷であり、左辺第３項は、２タイミング前の電荷共有で定まった電位をＡ２倍してＣＨ２に保持された電荷である。

式（１１）、（１２）をz変換して整理すると、伝達関数は以下の式（１３）のようになる。

本実施の形態に係る離散時間アナログ回路は、式（１３）及び式（１４）に示すように、伝達関数の分母に任意な係数を持つ２次の多項式が実現できる。

なお、上記の説明の離散時間アナログ回路５００は、ヒストリキャパシタを係数回路の構成要素に用いた前段型の例である。バッファキャパシタを係数回路の構成要素に用いた後段型の離散時間アナログ回路２００に対しても、離散時間アナログ回路５００と同様に、伝達関数の分母に２次の項を実現することができる。

次に、後段型の離散時間アナログ回路の伝達関数の分母に２次の項を実現する構成について説明する。

［サンプリングミクサでの後段使用例 2次への拡張(後段Ｃｂ分母型)］
図１７は、本実施の形態に係る離散時間アナログ回路１３の別の要部構成の一例を示すブロック図である。なお、図１７において、離散時間アナログ回路６００は、図７の離散時間アナログ回路１３に相当し、伝達関数の分母に２次の係数を有するサンプリングミクサを構成する。なお、図１７の離散時間アナログ回路６００において、図１０の離散時間アナログ回路２００と共通する構成部分には、図１０と同一の符号を付して説明を省略する。図１７の離散時間アナログ回路６００は、図１０の離散時間アナログ回路２００に対して、係数回路６１０を追加した構成を採る。より具体的には、離散時間アナログ回路６００は、ローテートキャパシタ回路１５０の後段に、係数回路２２０及び係数回路６１０を有する構成を採る。このように、係数回路２２０，６１０を２個使用することで、離散時間アナログ回路６００は、伝達関数の分母に２次の多項式を実現する。

係数回路６１０は、増幅器６１１(b2)、スイッチ６１２−１〜６１２−６、ＣＢ（バッファキャパシタ）６１３−１〜６１３−３(a3-a5)を有する。

［離散時間アナログ回路６００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４からＬＯ，ＳＡ，ＳＢ，Ｓ１，Ｓ２，Ｓ３，ＲＥＳ，ＤＵＭＰの制御信号を生成し、各回路に供給する。

ＴＡ１２０は、低雑音増幅器１２で増幅されたアナログＲＦ信号２３を入力電圧信号として電流(gm×Vin)に変換する。

係数回路２２０は、実施の形態１と同様に動作するため、説明を省略し、以下では、係数回路６１０の動作を中心に説明する。

［１］Ｓ１がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)がＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)と、ＣＨ２１０(a8)とに電荷（入力電荷）として蓄積される。Ｓ１がハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)に保持されている電荷とＣＨ２１０(a8)に保持されている電荷と前記入力電荷とが電荷共有を行う。共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)とＣＨ２１０(a8)に保持され、電位V１が定まる。

この電荷サンプリングにより、離散時間アナログ回路６００は、周波数変換が同時に行なわれ、ＲＦ信号はＩＦ信号またはＢＢ信号に変換される。

一方で、ＤＵＭＰがハイとなる区間では、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ２１０(a8)との電荷共有しないキャパシタが、自身の保持する電荷とＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)が保持している電荷(A1倍されたもの)とＣＢ６１３−２a4に保持されている電荷(A2倍されたもの)とが共有される。そして、共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ２１０(a8)と電荷共有しないキャパシタと、ＣＢ６１３−２(a4)とＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)とに保持される。これにより、出力電位Voutが決まる。

同時に、増幅器２２１(b1)は、出力電位Voutをモニタし、出力電位VoutをA1倍に増幅して、ＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)のうち、ＣＢ６１３−２(a4)と電荷共有しないキャパシタに充電する。そして、増幅器６１１(b2)は、出力電位Voutをモニタし、出力電位VoutをA2倍してＣＢ６１３−１(a3)に充電する。なお、出力電位Voutは、ベースバンド信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰがローになり、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)でＣＨ２１０(a8)との電荷共有にしないキャパシタの電荷を接地してリセットする。

［２］Ｓ２がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)が、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)と、ＣＨ２１０(a8)とに電荷（入力電荷）として蓄積される。Ｓ２がハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)に保持されている電荷とＣＨ２１０(a8)に保持されている電荷と前記入力電荷とが電荷共有を行う。そして、共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)とＣＨ２１０(a8)に保持され、電位V１が定まる。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ２１０(a8)と電荷共有しないキャパシタが、自身の保持する電荷とＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)が保持している電荷(A1倍されたもの)とＣＢ６１３−３(a5)に保持されている電荷(A2倍されたもの)とを電荷共有する。そして、共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ２１０(a8)と電荷共有しないキャパシタと、ＣＢ６１３−３(a5)と、ＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)とに保持される。これにより、出力電位Voutが決まる。同時に、増幅器２２１(b1)は、出力電位Voutをモニタ、出力電位VoutをA1倍に増幅して、ＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)でＣＢ６１３−３(a5)と電荷共有しないキャパシタに充電する。そして、増幅器６１１(b2)は、出力電位Voutをモニタ、出力電位VoutをA2倍してＣＢ６１３−２(a4)に充電する。

ＲＥＳがハイとなる区間では、ＤＵＭＰがローとなり、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)でＣＨ２１０(a8)との電荷共有にしないキャパシタの電荷を接地してリセットする。

［３］Ｓ３がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)がＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)とＣＨ２１０(a8)に電荷（入力電荷）として蓄積される。Ｓ３がハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)に保持されている電荷とＣＨ２１０(a8)に保持されている電荷と前記入力電荷が電荷共有を行う。共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)とＣＨ２１０(a8)に保持され、電位V１が定まる。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ２１０(a8)と電荷共有しないキャパシタが、自身の保持する電荷とＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)が保持している電荷(A1倍されたもの)とＣＢ６１３−１(a3)に保持されている電荷(A2倍されたもの)とを共有する。共有された電荷は、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)のうち、ＣＨ２１０(a8)との電荷共有しないキャパシタとＣＢ６１３−１(a3)とＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)とに保持される。これにより、出力電位Voutが決まる。

同時に、増幅器２２１(b1)は、出力電位Voutをモニタし、出力電位VoutをA1倍に増幅して、ＣＢ２２３−１(a1)またはＣＢ２２３−２(a2)のうち、ＣＢ６１３−１(a3)と電荷共有しないキャパシタに充電する。そして、増幅器６１１(b2)は、出力電位Voutをモニタし、出力電位VoutをA2倍してＣＢ６１３−３(a5)に充電する。

ＲＥＳがハイとなる区間では、ＤＵＭＰがロートなり、ＣＲ１５２−１(a6)またはＣＲ１５２−２(a7)でＣＨ２１０(a8)との電荷共有にしないキャパシタの電荷を接地してリセットする。

［４］以降、［１］、［２］、［３］の動作が繰り返される。

本実施の形態に係る離散時間アナログ回路は、増幅器６１１(b2)によって重み付けして保持された電荷が電荷共有を行う前に、１タイミング待ちのタイミングを設けることによって、伝達関数の分母に２次の項が実現される。

上記動作は、差分方程式により以下のように記述される。

式（１６）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（１７）及び式（１８）に示すように、伝達関数T_IIRの分母に任意な係数を持つ２次の多項式が実現できる。

次に、チェビシェフ特性の計算結果と本実施の形態に係る離散時間アナログ回路におけるシミュレーション結果との比較により、本実施の形態の有効性を説明する。

［チェビシェフ特性を実現する設計手法］
ｓ領域における分母に２次の多項式を有する伝達関数(最平坦特性やチェビシェフ特性を実現可能)は、双一次変換によって、ｚ領域に変換すると、以下のような伝達関数の形になる。

２次チェビシェフ特性を実現する係数の例の一例は、ａ１＝−１．９５４７，ａ２＝０．９５６２，Ｋ＝３．６５８×１０＾（−４）となる。

本実施の形態では、任意の２次の分母多項式が実現できる。そこで、本実施の形態では、利得を１に正規化した分母のみの式（１９）の分母の係数と式（１８）とを比較することにより、例えば、以下のようにＴＡ１２０のトランスコンダクタンスｇｍと、各キャパシタの値を以下のように設定する。

ｇｍ＝３．６５０６ｍＳ，ＣＲ＝１．１８４９４ｐＦ，ＣＢ１＝１９．３９５ｐＦ，ＣＢ２＝９．４２０４ｐＦ
ここで、電位保持手段を構成する増幅器２２１，６１１ｂ２の利得は、それぞれＡ１＝３，Ａ２＝−３とした。

図１８は、チェビシェフ特性の係数を有する式（１９）で分子定数(ＤＣ利得が差動で２６ｄＢになるように設定)の計算結果（denominator Cal）とＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）シミュレーションの結果（denominator Sim）との比較を示す。図１８の横軸は、周波数変換後の周波数で記載している。図１８のＤＣ（０Ｈｚ）がＬＯ周波数に対応する。計算及びシミュレーションは、ＬＯ周波数を１．５ＧＨｚとして行なった。なお、シミュレーションは、図１７の離散時間アナログ回路６００の構成において、ＴＡ１２０、各スイッチ、各キャパシタは理想のものを使用した。また、チェビシェフ特性によるリプルがはっきり現れるように、ヒストリキャパシタとローテートキャパシタの値は、等しくしている。

図１８から分かるように、評価結果は、計算結果とシミュレーション結果とが良く一致しており、離散時間アナログ回路６００が図１７に示す構成を採ることにより、目的の動作をしていることが確認できる。

以上説明したように、本実施の形態に係る離散時間アナログ回路は、離散時間アナログ回路の伝達関数の分母に２次の任意の係数値を有する多項式を実現することができ、その多項式の係数を最平坦特性やチェビシェフ特性に合わせることで、広帯域かつ急峻な特性を得ることが可能となる。

図１５、図１７の構成は、電荷サンプリングによる周波数変換とともに、分母に任意の係数を有する２次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。両者は周波数変換を行う電荷サンプリング時に分母の係数回路が接続されるか、されないかという点で異なり、雑音や線形性に影響するものと考えられる。

以上説明したように、本実施の形態に係る離散時間アナログ回路は、周波数変換とともに分母に任意の係数を有する２次の多項式をもつ伝達関数で表されるフィルタ処理を行うことが可能になる。

（実施の形態３）
実施の形態２は、伝達関数の分母に２次の任意の係数値を有する多項式を実現することができる離散時間アナログ回路について説明した。本実施の形態は、次数をｎ次に拡張し、伝達関数の分母にｎ次の任意の係数値を有する多項式を実現する離散時間アナログ回路について説明する。

図１９は、係数回路を高次化する手順を説明するための図である。図１９（ａ）は１次の構成である。１次の手順は、保持してＡ倍して重み付けするタイミングと、電荷共有するタイミングと、を交互にくり返す。電荷共有を表現する差分方程式は、ｖ（ｎ−１）の項が現れるので、１次の項を実現することができる。

図１９（ｂ）は２次の構成を示す。２次の手順は、保持してＡ倍して重み付けするタイミングと、電荷共有するタイミングの間に、「待ち」タイミングを設ける。これにより、電荷共有を表現する差分方程式は、ｖ（ｎ−２）の項が現れるので、２次の項を実現することができる。

図１９（ｃ）はｋ次の構成を示す。ｋ次の手順は、係数回路にキャパシタをｋ＋１個用意して、保持してＡ倍して重み付けするタイミングと、電荷共有するタイミングの間に、ｋ−１回の「待ち」タイミングを設ける。これにより、電荷共有を表現する差分方程式は、ｖ（ｎ−ｋ）の項が現れるので、ｋ次の項を実現することができる。

図２０（ａ）は、ｋ次に拡張した係数回路７００の回路構成を示す図である。係数回路７００は、ｋ＋１個のキャパシタ、及び、２×（ｋ＋１）個のスイッチを有する。また、図２０（ｂ）は、係数回路７００の各スイッチに入力されるＳｋ０〜Ｓｋｋのタイミング図を示す図である。

係数回路７００は、Ｓｋ０〜Ｓｋｋで示すクロックを入力することによって、第ｉのタイミングにおける第１のキャパシタを、第ｉ＋ｎ−１のタイミングにおける第２のキャパシタとする。また、係数回路７００は、第ｉのタイミングにおける第２のキャパシタを、第ｉ＋１のタイミングにおける第１のキャパシタとする。これにより、係数回路７００は、ｋ次の項を実現することができる。さらに、係数回路７００は、電位を保持する際に電位をＡ倍することにより、係数値を任意の値に設定することが可能となる。

なお、図２０（ａ）の係数回路７００では、キャパシタの値を一つのＣｋとしたが、Ｃｋ値のそれぞれのＣｋの値を適切な値に変更することでもフィルタ設計の自由度が向上する。

次に、図１５の離散時間アナログ回路５００をｎ次に拡張した構成例について説明する。

図２１は、図１５の離散時間アナログ回路５００をｎ次に拡張した構成例を示す図である。図２１において、係数回路８１０−ｋ及び係数回路８３０−ｋ（ｋ＝１〜ｎ）は、離散時間アナログ回路８００の伝達関数の分母にｋ次の項を実現するための係数回路である。

なお、図２１の離散時間アナログ回路８００は、サンプリングスイッチ１３０につながる系に加えて、サンプリングスイッチ８２０につながる系を有し、差動構成としている。サンプリングスイッチ１３０には、ＬＯが入力され、サンプリングスイッチ８３０には、ＬＯＢが入力される。ここで、ＬＯＢは、ＬＯと位相が１８０度ずれた信号であるため、ＬＯＢが入力されるサンプリングスイッチ８２０につながる系は、差動の逆相の系として動作する。

図２２は、図２１の離散時間アナログ回路８００に入力されるクロック（制御信号）を示す図である。

これまでの説明と同様に考えると、電荷共有は以下の差分方程式で表すことができる。

式（２０）において、左辺第１項は入力電荷であり、左辺第２項はｋタイミング前の電荷共有よって定まった電位をＡｋ倍してＣＨｋに保持した電荷(ｋ＝１〜ｎの合計)である。

式（２１）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（２２）及び式（２３）に示すように、分母に任意の次数係数を有する伝達関数を実現できることがわかる。これにより、伝達関数の極の数、値は、任任意に設定することが可能となり、フィルタ設計の自由度を改善することが可能となる。

次は、図１０の離散時間アナログ回路２００をｎ次に拡張した構成例について説明する。

図２３は、図１０の離散時間アナログ回路２００をｎ次に拡張した構成例を示す図である。図２３において、係数回路９１０−ｋ及び係数回路９２０−ｋ（ｋ＝１〜ｎ）は、離散時間アナログ回路９００の伝達関数の分母にｋ次の項を実現するための係数回路である。なお、図２３の離散時間アナログ回路９００は、サンプリングスイッチ１３０につながる系に加えて、サンプリングスイッチ８２０につながる系を有する。サンプリングスイッチ１３０には、ＬＯが入力され、サンプリングスイッチ８２０には、ＬＯＢが入力される。ここで、ＬＯＢは、ＬＯと位相が１８０度ずれた信号であるため、ＬＯＢが入力されるサンプリングスイッチ８２０につながる系は、差動の逆相の系として動作する。

離散時間アナログ回路９００には、離散時間アナログ回路８００と同様に、図２２に示すクロック（制御信号）が入力される。

これまでの説明と同様に考えると、電荷共有は以下の差分方程式で表すことができる。

式（２５）をz変換して整理すると、伝達関数は以下の式（２６）のようになる。

本実施の形態に係る離散時間アナログ回路は、式（２６）及び式（２７）に示すように、分母に任意の次数係数を有する伝達関数を実現できることがわかる。これにより、伝達関数の極の数、値を任意に設定することが可能となり、フィルタ設計の自由度を改善することが可能となる。

なお、これまでｎ＝１以上で考えてきたが、分母型係数回路のｎ＝０は電位保持回路を持たない単一のキャパシタ（ＣＨまたはＣＢ）になると定義することも可能である。

図２１、図２３の構成は、電荷サンプリングによる周波数変換とともに、分母に任意の係数を有するｎ次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。両者は周波数変換を行う電荷サンプリング時に分母の係数回路が接続されるか、されないかという点で異なり、雑音や線形性に影響するものと考えられる。

以上説明したように、本実施形態に係る離散時間アナログ回路は、分母に任意の係数を有するｎ次の多項式をもつ伝達関数で表される、伝達関数の極を任意に設定可能な、フィルタ処理を行うことが可能になる。

（実施の形態４）
実施の形態１から実施の形態３では、伝達関数の分母に任意の次数係数を有する離散時間アナログ回路（分母型）について説明した。本実施の形態では、伝達関数の分子（Numerator）に任意の次数係数を有する離散時間アナログ回路（分子型）について説明する。

図２４は、分子型の離散時間アナログ回路に用いられる係数回路１０００の構成及び当該係数回路１０００に入力されるクロックを示す図である。

［係数回路１０００の構成］
係数回路１０００は、ＣＲ（ローテートキャパシタ）１０３０−１，１０３０−２(a1,a2)、増幅器１０１０(b)、スイッチ１０２０−１〜１０２０−４(c1-c4)を有する。係数回路１０００には、クロック生成回路（図示せぬ）からＳ１、Ｓ２が入力される。

なお、図２４（ａ）は、電荷共有型の係数回路を示し、図２４（ｂ）は電位保持型の係数回路を示す。以下、図２４（ｂ）の電位保持型の係数回路について、説明する。

［係数回路１０００の動作］
クロック生成回路１１０から、制御信号であるＳ１，Ｓ２が各スイッチに供給される。

Ｓ１がハイとなる区間において、増幅器１０１０(b)は、ノードCinの電位をモニタし、そのノードCinの電位をＢ倍に増幅して、スイッチ１０２０−１(c1)を介して、ＣＲ１０３０−１(a1)に蓄積する。同時に、ＣＲ１０３０−２(a2)は、スイッチ１０２０−４(c4)を介してノードCoutで外部回路と接続する。

Ｓ２がハイとなる区間において、増幅器１０１０(b)は、ノードCinの電位をモニタし、そのノードCinの電位をＢ倍に増幅して、スイッチ１０２０−３(c3)を介して、ＣＲ１０３０−２(a2)に蓄積する。同時に、ＣＲ１０３０−１(a1)は、スイッチ１０２０−２(c2)を介してノードCoutで外部回路と接続する。

上記動作が繰り返される。

次に、上記のように構成された係数回路１０００を有する離散時間アナログ回路の構成及び動作について説明する。

［分子電荷共有型のサンプリングミクサでの使用例］
図２５は、本実施の形態に係る離散時間アナログ回路１３の要部構成を示す図である。なお、図２５において、離散時間アナログ回路１１００は、図７の離散時間アナログ回路１３に相当し、サンプリングミクサを構成する。なお、図２５の離散時間アナログ回路１１００において、図８の離散時間アナログ回路１００と共通する構成部分には、図８と同一の符号を付して説明を省略する。図２５の離散時間アナログ回路１１００は、図８の離散時間アナログ回路１００に対して、係数回路１４０に代えて係数回路１１２０を有し、ＣＨ（ヒストリキャパシタ）１１１０、ＣＢ（バッファキャパシタ）１１３０を追加した構成を採る。

係数回路１１２０は、増幅器１１２１(b)、スイッチ１１２２−１〜１１２２−６、ＣＲ（ローテートキャパシタ）１１２３−１〜１１２３−３(a4,a5,a6)を有する。

図２５の離散時間アナログ回路１１００は、係数回路１１２０をローテートキャパシタ回路１５０に並列に備えることにより、伝達関数の分子を高次化する。

［離散時間アナログ回路１１００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から図２６に示すＬＯ，ＳＡ，ＳＢ，Ｓ１，Ｓ２，Ｓ３，ＲＥＳ，ＤＵＭＰの制御信号を生成し、各スイッチに供給する。

ＴＡ１２０は、低雑音増幅器１２で増幅されたアナログＲＦ信号２３を入力電圧信号として電流(gm×Vin)に変換する。

離散時間アナログ回路１１００の動作について、Ｓ１〜Ｓ３がハイとなる区間を基準にして説明を行う。

［１］Ｓ１がハイとなる区間
ＬＯがハイとなる区間は、入力電流(gm×Vin)が、ＣＨ１１１０(a1)と、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)とに電荷（入力電荷）として蓄積される。Ｓ１がハイとなる区間は、前記入力電荷と、ＣＨ１１１０(a1)に保持されていた電荷が電荷共有を行い、ＣＨ１１１０(a1)と、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)とに保持され、電位V1が定まる。

同時に、増幅器１１２１(b)は、電位V1をモニタし、その電位V1をＢ倍に増幅して、ＣＲ１１２３−１(a4)に充電する。

この電荷サンプリングにより、本実施の形態にかかる離散時間アナログ回路１１００は、周波数変換が同時に行なわれ、ＲＦの信号はＩＦ信号またはＢＢ信号に変換される。

一方で、ＤＵＭＰがハイとなる区間、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−２(a5)と、ＣＢ１１３０とが、それぞれが保持していた電荷を共有することで、出力電位Voutが決まる。出力電位Voutは、ＩＦ信号またはＢＢ信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−２(a5)の電荷を接地してリセットする。

［２］Ｓ２がハイとなる区間
ＬＯがハイとなる区間、入力電流(gm×Vin)がＣＨ１１１０(a1)と、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)とに電荷（入力電荷）として蓄積される。Ｓ２がハイとなる区間は、前記入力電荷と、ＣＨ１１１０((a1)に保持されていた電荷が電荷共有を行い、ＣＨ１１１０(a1)と、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)とに保持され、電位V1が定まる。

同時に、増幅器１１２１(b)は、電位V1をモニタし、その電位V1をＢ倍に増幅して、ＣＲ１１２３−１(a5)に充電する。

一方で、ＤＵＭＰがハイとなる区間、ＣＲ１５２−１(a2)またはＣＲ１５２−３(a3)と、ＣＲ１１２３−３(a6)と、ＣＢ１１３０バッファキャパシタが、それぞれが保持していた電荷を共有する。これにより、出力電位Voutが決まる。出力電位Voutは、ＩＦ信号またはＢＢ信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−３(a6)の電荷を接地してリセットする。

［３］Ｓ３がハイとなる区間
ＬＯがハイとなる区間、入力電流(gm×Vin)が、ＣＨ１１１０(a1)と，ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)とに電荷（入力電荷）として蓄積される。Ｓ３がハイとなる区間は、前記入力電荷と、ＣＨ１１１０(a1)に保持されていた電荷が電荷共有を行い、ＣＨ１１１０(a1)と，ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)、に保持され、電位V1が定まる。

同時に、増幅器１１２１(b)は、電位V1をモニタし、その電位V1をＢ倍に増幅して、ＣＲ１１２３−３(a6)に充電する。

一方で、ＤＵＭＰがハイとなる区間、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−１(a4)と、ＣＢ１１３０とが、それぞれが保持していた電荷を共有することで、出力電位Voutが決まる。出力電位Voutは、ＩＦ信号またはＢＢ信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰをローとなり、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−１(a4)の電荷を接地してリセットする。

［４］以降、［１］、［２］、［３］の動作が繰り返される。

上記動作は、差分方程式により以下のように記述される。

式（２８）において、左辺第１項は入力電荷であり、左辺第２項はＣＨに保持された１タイミング前の電荷共有によって定まった電荷である。

式（２９）において、左辺第１項はＣＲ０に保持されていた電荷であり、左辺第２項はＣＲ０に保持されていた電荷量が定まった入力側の電荷共有の１タイミング前の入力側の電荷共有によって定まった電位をＢ１倍してＣＲ１に保持されていた電荷であり、左第３項はＣＢに保持された１タイミング前の出力側の電荷共有によって定まった電荷である。

式（２９）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（３０）及び式（３１）に示すように、伝達関数T_IIRの分子に定数項と任意な係数を持つ１次の多項式を実現できる。

なお、本実施の形態では、係数回路１０００において、電荷共有型、電位保持型の両方を使用した構成としたが、電荷共有型のみ、電位保持型のみでも構成できる。

電荷共有型のみとした場合、１１２１の増幅器が単なる配線となる。動作としての違いは、入力電荷とＣＨとＣＲ０の電荷共有にＣＲ１も追加され、ＣＲ１がＢ１倍されない。

このとき、差分方程式は以下のようになる。

伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（３４）及び式（３５）に示すように、伝達関数T_IIRの分子に定数項と任意な係数を持つ１次の多項式を実現できる。

電位保持型のみとした場合は、ローテートキャパシタの電荷共有がなくなり、これまでとは、異なる構成となるので、以下で説明する。

［分子電位保持型のサンプリングミクサ］
図２７は、本実施の形態に係る離散時間アナログ回路１３の要部構成を示す図である。なお、図２７において、離散時間アナログ回路１２００は、図７の離散時間アナログ回路１３に相当し、サンプリングミクサを構成する。なお、図２７の離散時間アナログ回路１２００において、図２５の離散時間アナログ回路１１００と共通する構成部分には、図２５と同一の符号を付して説明を省略する。図２７の離散時間アナログ回路１２００は、図２５の離散時間アナログ回路１１００に対して、ＣＨ１１１０と、ローテートキャパシタ回路１５０との間に、増幅器１２１０を追加した構成を採る。

図２７の離散時間アナログ回路１２００は、ＣＨ１１１０と、ローテートキャパシタ回路１５０との間に、増幅器１２１０を備えることにより、伝達関数の分子を高次化する。

［離散時間アナログ回路１２００の動作］
クロック生成回路１１０は、参照周波数発振部１４で生成された参照周波数信号２４から図２８に示すＬＯ，ＳＡ，ＳＢ，Ｓ１，Ｓ２，Ｓ３，ＲＥＳ，ＤＵＭＰの制御信号を生成し、各スイッチに供給する。

ＴＡ１２０は、低雑音増幅器１２で増幅されたアナログＲＦ信号２３を入力電圧信号として電流(gm×Vin)に変換する。

次に、離散時間アナログ回路１２００の動作について、Ｓ１〜Ｓ３がハイとなる区間を基準にして説明を行う。

［１］Ｓ１がハイとなる区間
ＬＯがハイとなる区間、入力電流(gm×Vin)がＣＨ１１１０(a1)に電荷（入力電荷）として蓄積される。Ｓ１がハイとなる区間は、前記入力電荷と、ＣＨ１１１０(a1)に保持されていた電荷とが電荷共有を行い、電位V1が定まる。

同時に、増幅器１２１０(b1)は、電位V1をモニタし、その電位V1をＢ０倍に増幅して、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)に充電する。増幅器１１２１(b2)は、電位V1をモニタし、その電位V1をＢ１倍に増幅して、ＣＲ１１２３−１(a4)に充電する。

この電荷サンプリングにより、本実施の形態に係る離散時間アナログ回路は、周波数変換が同時に行なわれ、ＲＦ信号はＩＦ信号またはＢＢ信号に変換される。

一方で、ＤＵＭＰがハイとなる区間、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−２(a5)と、ＣＢ１１３０とが、それぞれが保持していた電荷を共有することで、出力電位Voutが決まる。出力電位Voutは、ＩＦ信号またはＢＢ信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−２(a5)の電荷を接地してリセットする。

［２］Ｓ２がハイとなる区間
ＬＯがハイとなる区間、入力電流(gm×Vin)がＣＨ１１１０(a1)に電荷（入力電荷）として蓄積される。Ｓ２がハイとなる区間は、前記入力電荷と、ＣＨ１１１０(a1)に保持されていた電荷とが電荷共有を行い、電位V1が定まる。

同時に、増幅器１２１０(b1)は、電位V1をモニタし、その電位V1をＢ０倍に増幅して、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)に充電する。増幅器１１２１(b2)は、電位V1をモニタし、その電位V1をＢ１倍に増幅して、ＣＲ１１２３−２(a5)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−３(a6)と、ＣＢ１１３０が、それぞれが保持していた電荷を共有することで、出力電位Voutが決まる。出力電位Voutは、ＩＦ信号またはＢＢ信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰがロートなり、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−３(a6)の電荷を接地してリセットする。

［３］Ｓ３がハイとなる区間
ＬＯがハイとなる区間、入力電流(gm×Vin)がＣＨ１１１０(a1)に電荷（入力電荷）として蓄積される。Ｓ３がハイとなる区間は、前記入力電荷と、ＣＨ１１１０(a1)に保持されていた電荷が電荷共有を行い、電位V1が定まる。

同時に、増幅器１２１０(b1)は、電位V1をモニタし、その電位V1をＢ０倍に増幅して、ＣＲ１５１−１(a2)またはＣＲ１５１−２(a3)に充電する。増幅器１１２１(b2)は、電位V1をモニタし、その電位V1をＢ１倍に増幅して、ＣＲ１１２３−３(a6)に充電する。

一方で、ＤＵＭＰがハイとなる区間は、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−１(a4)と、ＣＢ１１３０とが、それぞれが保持していた電荷を共有することで、出力電位Voutが決まる。出力電位Voutは、ＩＦ信号またはＢＢ信号２５として出力する。

ＲＥＳがハイとなる区間は、ＤＵＭＰがローとなり、ＣＲ１５２−１(a2)またはＣＲ１５２−２(a3)と、ＣＲ１１２３−１(a4)の電荷を接地してリセットする。

［４］以降、［１］、［２］、［３］の動作が繰り返される。

上記動作は、差分方程式により以下のように記述される。

式（３７）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（３８）及び式（３９）に示すように、伝達関数T_IIRの分子に定数項と任意な係数を持つ１次の多項式が実現できる。また、式（３８）では、ＤＣ利得が無限大となるが、実際の回路ではＴＡ１２０の出力抵抗や寄生容量の影響でＤＣ利得は有限な値となる。

以上、伝達関数の分子に１次の任意の係数値を有する多項式を実現することができる離散時間アナログ回路について説明した。

次は、次数をｎ次に拡張し、伝達関数の分子にｎ次の任意の係数値を有する多項式を実現する離散時間アナログ回路について説明する。

［分子型（ｎ次）］
伝達関数の分母にｎ次の任意の係数値を有する多項式を実現する場合と同様にして、伝達関数の分子にｎ次の任意の係数値を有する多項式を実現することができる。

具体的には、図１９に示した高次化の原理と同様にして、図２５の離散時間アナログ回路１１００及び図２７の離散時間アナログ回路１２００に対しても、伝達関数の分子の項の次数を高次化することが可能である。

図２９は、ｋ次の項を実現する係数回路（ｂｋｚ^−ｋ）１３００の構成及びクロック生成回路１１０から係数回路１３００に入力されるクロックを示す図である。

０次（ｋ＝０）のときに、図２９（ｂ）の構成を採る場合、図２５の離散時間アナログ回路１１００となる。一方、０次（ｋ＝０）のとき、図２９（ａ）のｋ＝０の構成を採る場合、図２７の離散時間アナログ回路１２００となる。つまり、離散時間アナログ回路１１００と離散時間アナログ回路１２００との差は、定数項の実現を電荷共有で行なうか、電位の保持・重み付けで行なうかによる。

なお、図２９の係数回路１３００では、キャパシタの値を一つのＣＲｋとしたが、ＣＲｋ値をそれぞれ適切な値に設定することでフィルタ設計の自由度が向上する。

図３０は、伝達関数の分子のｎ次の任意の係数値を有する多項式を実現することができる離散時間アナログ回路の要部構成を示す図である。

図３０の離散時間アナログ回路１４００は、クロック生成回路１１０、ＴＡ１２０、サンプリングスイッチ１４１０−１，１４１０−２、係数回路１４２０−ｋ（ｋ＝０〜ｎ），１３４０−ｋ、リセットスイッチ１４４０−１，１４４０−２、ダンプスイッチ１４５０−１，１４５０−２、ＣＢ（バッファキャパシタ）１４６０−１，１４６０−２を有する。

図３０の離散時間アナログ回路１４００は、１４２０−０〜１４２０−ｎ、１４３０−０〜１４３０−ｎに示す分子型の係数回路を有し、それぞれは電荷共有型、電位保持型、いずれの構成を選択しても良い。

係数回路１４２０−０〜１４２０−ｎ、１４３０−０〜１４３０−ｎを電荷共有型だけで構成した場合、電荷共有型と電位保持型を組み合わせて構成した場合、電位保持型だけで構成した場合のそれぞれのｎ次の分子電荷共有型の動作を表す差分方程式と、ｚ変換によって導かれる伝達関数を以下に記述する。

＜電荷共有型だけでn次を構成した場合＞

式（４１）をz変換して整理すると、z変換して整理すると、伝達関数は以下のようになる。

＜電荷共有型と電位保持型を組み合わせてn次を構成した場合＞
電荷共有型を選択した係数回路のkをkci(i＝１〜ｌ)として、電位保持型を選択した係数回路のkをkhｊ(ｊ＝１〜n＋１-ｌ)とすれば、電荷共有の動作は差分方程式により以下のように記述される。

式（４４）及び式（４５）をz変換して整理すると、伝達関数は以下のようになる。

＜電位保持型だけでn次を構成した場合＞

式（４８）及び式（４９）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（５０）及び式（５１）に示すように、伝達関数の分子に任意の次数係数を有する伝達関数が実現できている。

なお、分子型の係数回路を電位保持型にした場合は、ＲＥＳによる電位保持型係数回路内のローテートキャパシタの電荷を接地してリセットする動作は、必ずしも必要ではない。

このように、任意の数及び任意の周波数で、伝達関数に零を実現することが可能となる。remezアルゴリズムを用いてＦＩＲフィルタの係数を求めて、その値になるようにＣＲｋ、Ｂｋの値を設定すれば、ＦＩＲによって広帯域なフィルタ特性を実現することが可能となる。

図２５、図２７の構成は、電荷サンプリングによる周波数変換とともに、分子に任意の係数を有する２次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。両者は周波数変換を行う電荷サンプリング時に分子の係数回路が増幅器を介して接続されるか、されないかという点で異なり、伝達関数の構成に違いをもたらす。さらに、その差異は、雑音や線形性に影響するものと考えられる。

図３０の構成は、電荷サンプリングによる周波数変換とともに、分子に任意の係数を有するｎ次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。

分子の係数回路が増幅器を持たない場合は、分子係数回路内の電荷保持回路が電荷共有に使用される。分子の係数回路が増幅器を持つ場合は、分子係数回路内の電荷保持回路は増幅(保持された)電位に相当する電荷を分子係数回路内の電荷保持回路に充電する。

増幅器を使用しない分子係数回路が多いほど、消費電力は低減すると考えられるが、入力時に多くの電荷保持回路が使用されると、その分ＤＣ利得は低下することになる。

以上説明したように、本実施の形態に係る離散時間アナログ回路は、周波数変換とともに分母に任意の係数を有するｎ次の多項式をもつ伝達関数で表されるフィルタ処理を行うことが可能になる。

（実施の形態５）
実施の形態３では、伝達関数の分母にｋ次の次数係数を有する離散時間アナログ回路について説明した。また、実施の形態４では、伝達関数の分子にｋ次の次数係数を有する離散時間アナログ回路について説明した。本実施の形態では、伝達関数の分子分母に２次の次数係数を有する離散時間アナログ回路について説明する。

［分子分母型サンプリングミクサ］
図３１は、本実施の形態に係る離散時間アナログ回路の要部構成の一例を示すブロック図である。なお、図３１において、離散時間アナログ回路１５００は、図７の離散時間アナログ回路１３に相当し、伝達関数の分子分母に２次の多項式を有するサンプリングミクサを構成する。なお、図３１の離散時間アナログ回路１５００において、図８、図１７、及び、図２７と共通する構成部分には、同一の符号を付して説明を省略する。図３１の離散時間アナログ回路１５００は、図２７の離散時間アナログ回路１１００に対して、分子型の係数回路１５１０、及び、分母型の係数回路２２０，６１０を追加した構成を採る。

このように、離散時間アナログ回路１５００は、ローテートキャパシタにより構成される分子型の係数回路１５０，１１２０，１５１０、及び、バッファキャパシタにより構成される係数回路２２０，６１０を有する。これにより、離散時間アナログ回路１５００は、分子と分母とにそれぞれ２次多項式を実現する。

なお、離散時間アナログ回路１５００の各スイッチには、クロック生成回路１１０から図３３に示すククロック（制御信号）が入力される。

［離散時間アナログ回路１５００の動作］
これまでの説明と同様に考える。

まず、入力側の電荷共有では、入力電荷がＣＨ２１０(a1)に保持されている１タイミング前の電荷(CHv(n-N))とともに、ＣＨ２１０(a1)とＣＲ０で電荷共有されてV1が定まる。ここで、ＣＲ０は、ＣＲ１５２−１(a2)またはＣＲ１５２−１(a3)である。

このV1は、増幅器１１２１(b1)でＢ１倍の電位でＣＲ１に保持される。ここで、ＣＲ１は、ＣＲ１１２３−１(a5)、ＣＲ１１２３−２(a5)またはＣＲ１１２３−３(a6)である。そして、増幅器１５１１(b2)により電位がＢ２倍され、Ｂ２倍された電位でＣＲ２に保持される。

同時に出力側では、ＣＲに保持されていた電荷(CRv1(n))と、ＣＲ１に保持されていた電荷(B1CR1v1(n-N))と、ＣＲ２に保持されていた電荷(B2CR2vout(n-2N))と、ＣＢ１に保持されていた電荷(A1CB1vout(n-N))と、ＣＢ２に保持されていた電荷(A2CB1vout(n-2N))との電荷共有によって出力電位Voutが定まる。ここで、ＣＢ１は、ＣＢ２２３−１(a11)またはＣＢ２２３−２(a12)である。また、ＣＢ２は、ＣＢ６１３−１(a13)、ＣＢ６１３−２(a14)、または、ＣＢ６１３−３(a15)である。

このVoutは、増幅器２２１(b3)でＡ１倍の電位でＣＢ１に保持され、増幅器６１１(b4)でＡ２倍の電位でＣＢ２に保持される。

上記の動作が繰り返される。

上記動作は、差分方程式により以下のように記述される。

式（５３）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（５４）及び式（５５）に示すように、伝達関数T_IIRの分子と分母とに任意な係数を持つ２次多項式が実現できることがわかる。つまり、離散時間アナログ回路は、ｓ領域の２次のフィルタ関数を双一次変換によってｚ領域に変換した伝達関数をサンプリングミクサで実現することできる。

なお、ここでは分子型をｋ＝０で電荷共有型、ｋ＝１，２で電位保持型としたが、ｋ＝０，１，２で電荷共有型、電位保持型のいずれを選択することも可能である。伝達関数の違いは、ｎ次の伝達関数の説明で説明する。

［分子分母型サンプリングフィルタ］
図３２は、本実施の形態に係る離散時間アナログ回路の別の要部構成の一例を示すブロック図である。なお、図３２において、離散時間アナログ回路１６００は、伝達関数の分母分子に２次の係数を有するサンプリングフィルタを構成する。なお、図３２の離散時間アナログ回路１６００において、図３１の離散時間アナログ回路１５００と共通する構成部分には、図３１と同一の符号を付して説明を省略する。図３２の離散時間アナログ回路１６００は、図３１の離散時間アナログ回路１５００に対して、ＴＡ１２０及びＣＨ１１１０を削除し、スイッチ１５２−１，１５２−２の前段に増幅器１６１０を追加した構成（分子電荷共有型の係数回路１５０を分子電位保持型に変更したことに相当）を採る。

このように、離散時間アナログ回路１６００は、ローテートキャパシタにより構成される分子型の係数回路１１２０，１５１０、及び、バッファキャパシタにより構成される係数回路２２０，６１０を有する。これにより、離散時間アナログ回路１６００は、分母と分子とにそれぞれ２次多項式を実現する。

なお、離散時間アナログ回路１６００の各スイッチには、クロック生成回路１１０から図３３に示すククロック（制御信号）が入力される。

［離散時間アナログ回路１６００動作］
これまでの説明と同様に考える。

まず、入力側では、入力電位Vinが、増幅器１６１０(b0)でＢ０倍の電位でＣＲ０に保持される。ここで、ＣＲ０は、ＣＲ１５２−１(a2)またはＣＲ１５２−１(a3)である。また、入力電位Vinは、増幅器１１２１(b1)でＢ１倍の電位でＣＲ１に保持される。ここで、ＣＲ１は、ＣＲ１１２３−１(a5)、ＣＲ１１２３−２(a5)またはＣＲ１１２３−３(a6)である。そして、増幅器１５１１(b2)により電位がでＢ２倍され、Ｂ２倍後の電位でＣＲ２に保持される。ここで、ＣＲ２は、ＣＲ１５１３−１(a7)、ＣＲ１５１３−２(a8)、ＣＲ１５１３−３(a9)、または、ＣＲ１５１３−４(a10)である。

同時に出力側では、ＣＲ０に保持されていた電荷(CR0B0v1(n))と、ＣＲ１に保持されていた電荷(B1CR1v1(n-N))と、ＣＲ２に保持されていた電荷(B2CR2vout(n-2N))と、ＣＢ１に保持されていた電荷(A1CB1vout(n-N))と、ＣＢ２に保持されていた電荷（Ａ２ＣＢ１Vout（ｎ−２Ｎ））との電荷共有によって出力電位Voutが定まる。ここで、ＣＢ１は、ＣＢ２２３−１(a11)またはＣＢ２２３−２(a12)である。また、ＣＢ２は、ＣＢ６１３−１(a13)、ＣＢ６１３−２(a14)、または、ＣＢ６１３−３(a15)である。

このVoutは、増幅器２２１(b3)でＡ１倍の電位でＣＢ１に保持され、増幅器６１１(b4)でＡ２倍の電位でＣＢ２に保持さる。

上記の動作が繰り返される。

上記動作は、差分方程式により以下のように記述される。

式（５６）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（５７）に示すように、伝達関数T_IIRの分子と分母とに任意な係数を持つ２次多項式が実現できることがわかる。つまり、ｓ領域のフィルタ関数を双一次変換によってｚ領域に変換した伝達関数をサンプリングフィルタで実現することができる。

なお、ここでは分子型をｋ＝０，１，２で電位保持型としたが、ｋ＝０，１，２で電荷共有型、電位保持型のいずれを選択することも可能である。伝達関数の違いは、ｎ次の伝達関数の説明で説明する。

以上、伝達関数の分子分母に２次多項式を実現できる離散時間アナログ回路について説明した。次に、チェビシェフ特性の計算結果と本実施の形態に係る離散時間アナログ回路におけるシミュレーション結果との比較により、本実施の形態の有効性を説明する。

［双一次変換のチェビシェフ特性の実現］
ｓ領域における分母に２次の多項式を有する伝達関数(最平坦特性やチェビシェフ特性を実現可能)を双一次変換によって、ｚ領域に変換すると、以下のような伝達関数の形になる。

２次チェビシェフ特性を実現する係数の例を挙げると、各係数は、ａ１＝−１．９５４７，ａ２＝０．９５６２，Ｋ＝３．６５８×１０＾（−４）となる。

本実施の形態では、分子分母に任意の係数値が実現できる。そこで、本実施の形態では、式（５８）の分子及び分母の係数と、式（５７）とを比較することにより、例えば、以下のようにＴＡ１２０のトランスコンダクタンスｇｍと、各キャパシタの値を設定する。

ｇｍ＝０．９１２６５ｍＳ，ＣＲ０＝ＣＲ１＝ＣＲ２＝０．３９４８０ｐＦ，ＣＢ１＝１９．３９５ｐＦ，ＣＢ２＝９．４２０４ｐＦ

ここで、電荷供給電位重み付けユニットの重み付けアンプとしての増幅器ｂ１，ｂ２の利得は、それぞれＢ１＝２，Ｂ２＝１，Ａ１＝３，Ａ２＝−３とした。

図３４（ａ）、（ｂ）は、２次のチェビシェフ特性の計算結果とＳＰＩＣＥシミュレーションの結果との比較を示す。図３４の横軸は、周波数変換後の周波数で記載している。また、図３４において、実線は、分子分母型の計算結果であり、点線は、参考のために示した分母型の計算結果である。

また、図３４のＤＣ（０Ｈｚ）がＬＯ周波数に対応する。計算及びシミュレーションは、ＬＯ周波数を１．５ＧＨｚとして行なった。なお、シミュレーションは、図３１の離散時間アナログ回路１６００の構成において、ＴＡ１２０、各スイッチ、各キャパシタは理想のものを使用した。また、チェビシェフ特性によるリプルがはっきり現れるように、ヒストリキャパシタＣＨとローテートキャパシタＣＲの値を等しくしている。

図３４（ａ）から分かるように、狭帯域において、計算結果とシミュレーション結果とが良く一致しており、離散時間アナログ回路１６００が、図３１（の構成を採ることにより、目的の動作をしていることが確認できる。なお、図３４（ｂ）は、分母型では、サンプリング周波数／２あたりで双一次変換によって求めたチェビシェフの伝達関数からずれてくる。しかし、分子分母型を用いて、伝達関数の分子も高次化することによって、広帯域特性においても、計算結果とシミュレーション結果とを一致させることができている。

このように、本実施の形態に係る離散時間アナログ回路は、伝達関数の分子および分母に任意の次数係数を有する多項式を実現することができ、広帯域かつ急峻な特性を得ることが可能となる。本実施の形態では、分母のみならず分子にも任意の次数係数を有する多項式係数を実現しているため、伝達関数の極の数、値を任意に設定することが可能となり、フィルタ設計の自由度を改善することが可能となる。

なお、分子の２次の多項式の構成方法は、電荷共有型でも電位保持型でも両者の混成のいずれでも良い。分母の２次多項式の構成方法は、前段であっても良いし、後段であっても良い。伝達関数の違いは、ｎ次の伝達関数の記載したところで説明する。

図３１の構成は、電荷サンプリングによる周波数変換とともに、分子分母の両方に任意の係数を有する２次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。

図３２の構成は、分子分母の両方に任意の係数を有する２次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。

また、分子分母に任意の係数を有する２次の多項式をもつことによって、２次のフィルタ関数(最平坦特性やチェビシェフ特性など)を実現することが可能となり、広帯域なフィルタ特性が実現可能となる。

以上説明したように、本実施の形態に係る離散時間アナログ回路は、分子分母の両方に任意の係数を有する２次の項をもつ伝達関数で表されるフィルタ処理を行うことが可能になる。

（実施の形態６）
実施の形態５では、２次の分子分母型の離散時間アナログ回路について説明した。本実施の形態では、ｎ次の分子分母型の離散時間アナログ回路について説明する。

図３５は、本実施の形態に係る離散時間アナログ回路の要部構成の一例を示すブロック図である。なお、図３５において、離散時間アナログ回路１７００は、図７の離散時間アナログ回路１３に相当し、伝達関数の分母分子にｎ次の係数を有するサンプリングミクサを構成する。なお、図３５の離散時間アナログ回路１７００において、図２１、図３０と共通する構成部分には、図２１、図３０同一の符号を付して説明を省略する。

図３５の離散時間アナログ回路１７００は、クロック生成回路１１０、ＴＡ１２０、サンプリングスイッチ１３０，８２０、分母型の係数回路８１０−ｋ，８３０−ｋ（ｋ＝１〜ｎ）、分子型の係数回路１４２０−ｋ，１４３０−ｋ、リセットスイッチ１４４０−１，１４４０−２、ダンプスイッチ１４５０−１，１４５０−２、及び、ＣＢ（バッファキャパシタ）１４６０−１，１４６０−２を有する。

このように、離散時間アナログ回路１７００は、ローテートキャパシタにより構成される分子型の係数回路１４２０−ｋ，１４３０−ｋ（ｋ＝０〜ｎ）を有する。また、離散時間アナログ回路１７００は、ヒストリキャパシタにより構成される分母型の係数回路８１０−ｋ，８３０−ｋ（ｋ＝１〜ｎ）を有する。これにより、離散時間アナログ回路１７００は、分母と分子とにそれぞれｎ次多項式を実現する。

これまでの説明と同様に考えると、離散時間アナログ回路１７００の電荷共有の動作は、動作はｎ次分子型とｎ次前段分母型の組み合わせとなる。

分子が電荷共有型と電位保持型の組み合わせ（電荷共有型と電位保持型を含む）は、電荷共有型を選択したkをkci(i＝１〜ｌ)として、電位保持型を選択したkをkhｊ(ｊ＝１〜n＋１-ｌ)とすれば、分母が前段型の場合、動作を記述する差分方程式は以下のような形になる。

式（６０）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（６１）及び式（６２）に示すように、伝達関数の分子分母に任意の次数係数を有する多項式を実現することができ、フィルタの設計自由度を向上することが可能となる。

また、図３６は、本実施の形態に係る離散時間アナログ回路の別の要部構成の一例を示すブロック図である。なお、図３６において、離散時間アナログ回路１８００は、図７の離散時間アナログ回路１３に相当し、伝達関数の分母分子にｎ次の係数を有するサンプリングミクサを構成する。なお、図３６の離散時間アナログ回路１８００において、図３５と共通する構成部分には、図３５と同一の符号を付して説明を省略する。

このように、離散時間アナログ回路１８００は、ローテートキャパシタにより構成される分子型の係数回路１４２０−ｋ，１４３０−ｋ（ｋ＝０〜ｎ）を有する。また、離散時間アナログ回路１８００は、バッファキャパシタにより構成される分子型の係数回路９１０−ｋ，９２０−ｋ（ｋ＝１〜ｎ）を有することにより、分母と分子とにそれぞれｎ次多項式を実現する。

これまでの説明と同様に考えると、離散時間アナログ回路１８００の電荷共有の動作は、動作はｎ次分子型とｎ次後段分母型の組み合わせとなる。

分子が電荷共有型と電位保持型の組み合わせ（電荷共有型と電位保持型を含む）で、電荷共有型を選択したkをkci(i＝１〜ｌ)として、電位保持型を選択したkをkhｊ(ｊ＝１〜n＋１-ｌ)とすれば、分母が後段型の場合、動作を記述する差分方程式は以下のような形になる。

式（６４）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（６５）及び式（６６）に示すように、伝達関数の分子分母に任意の次数係数を有する多項式を実現することが可能となる。すなわち、零と極を自由に設定することが可能であるため、フィルタの設計自由度を向上することが可能となる。

なお、以上では、分子分母の次数が共にｎの場合について説明した。しかし、分子分母の次数の係数は同数に限られない。本実施の形態に係る離散時間アナログ回路は、分子型の係数回路をｍ個、分母型の係数回路をｎ個用意して、分子ｍ次分母ｎ次のような伝達関数も可能である。ただし、ｎ，ｍは０以上の整数とする。分母型係数回路のｎ＝０は電位保持回路を持たない単一のキャパシタ（ＣＨまたはＣＢ）に相当する。

図３５、図３６の構成は、電荷サンプリングによる周波数変換とともに、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。両者は周波数変換を行う電荷サンプリング時に分母の係数回路が接続されるか、されないかという点で異なり、雑音や線形性に影響するものと考えられる。

以上説明したように、本実施の形態に係る離散時間アナログ回路は、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ伝達関数で表される、伝達関数の零と極を任意に設定可能な、フィルタ処理を行うことが可能になる。

（実施の形態７）
本実施の形態では、各実施の形態で説明した離散時間アナログ回路を縦続接続して、高次の任意係数を実現する離散時間アナログ回路について説明する。

［縦続接続：ｎ次分子分母前段型サンプリングフィルタ、ｎ次分子分母後段型サンプリングフィルタ］
まず、縦続させる場合の基本構成要素を説明する。

基本構成要素としては、図３７に示すｎ次前段サンプリングフィルタと図３８に示すｎ次後段サンプリングフィルタが挙げられる。

図３７は、本実施の形態に係る離散時間アナログ回路の別の要部構成の一例を示すブロック図である。なお、図３７において、離散時間アナログ回路１９００は、伝達関数の分母分子にｎ次の係数を有するサンプリングフィルタを構成する。なお、図３７の離散時間アナログ回路１９００において、図３５の離散時間アナログ回路１７００と共通する構成部分には、図３５と同一の符号を付して説明を省略する。図３７の離散時間アナログ回路１９００は、図３５の離散時間アナログ回路１７００に対して、ＴＡ１２０及びＣＢ１４６０を削除した構成を採る。

このように、図３７に示す離散時間アナログ回路１９００は、ローテートキャパシタにより構成される分子型の係数回路１４２０−０〜１４２０−ｎ、及び、分母型の係数回路８１０−１〜８１０−ｎを有する。これにより、離散時間アナログ回路１９００は、分母と分子とにそれぞれｎ次多項式を実現する。

図３８は、本実施の形態に係る離散時間アナログ回路の別の要部構成の一例を示すブロック図である。なお、図３８において、離散時間アナログ回路２０００は、伝達関数の分母分子にｎ次の係数を有するサンプリングフィルタを構成する。なお、図３８の離散時間アナログ回路２０００において、図３６の離散時間アナログ回路１８００と共通する構成部分には、図３６と同一の符号を付して説明を省略する。図３８の離散時間アナログ回路２０００は、図３６の離散時間アナログ回路１８００に対して、ＴＡ１２０及びＣＢ１４６０を削除した構成を採る。

このように、離散時間アナログ回路２０００は、ローテートキャパシタにより構成される分子型の係数回路１４２０−０〜１４２０−ｎ、及び、分母型の係数回路９１０−１〜９１０−ｎを有する。これにより、離散時間アナログ回路１９００は、分母と分子とにそれぞれｎ次多項式を実現する。

図３９は、実施の形態に係る離散時間アナログ回路の要部構成の一例を示すブロック図である。図３９において、離散時間アナログ回路２１００は、ＴＡ１２０の出力に図３７の離散時間アナログ回路１９００（ｎ次前段サンプリングフィルタ）がｍ個接続され（２１１０−１〜２１１０−ｍ）、さらにその出力にバッファキャパシタ５２０が接続された構成を採る。サンプリングスイッチ１３０−２に接続された系は差動の逆相となる。

［離散時間アナログ回路１９００の動作］
これまでの説明と同様に考えると、離散時間アナログ回路１９００の電荷共有の動作は、動作はｎ次分子型とｎ次前段分母型の組み合わせを複数段つなげる動作になる。

１〜ｍの各段において、分子が電荷共有型と電位保持型の組み合わせで、電荷共有型を選択したkをkci(i＝１〜ｌ)として、電位保持型を選択したkをkhｊ(ｊ＝１〜n＋１-ｌ)とすれば（ｌ＝ｎ＋１がすべて電荷共有型の場合に相当し、ｌ＝０がすべて電位保持型に相当する）、分母が前段型の場合、動作を記述する差分方程式は以下のような形になる。（各素子値の添え字には段数のｍを追加：CRmk，CBmk）

式（６８）及び式（６９）をz変換して整理すると、伝達関数は以下のようになる。

図４０は、実施の形態に係る離散時間アナログ回路の要部構成の一例を示すブロック図である。図４０において、離散時間アナログ回路２２００は、図３６の離散時間アナログ回路１８００の出力に、図３８の離散時間アナログ回路２０００（ｎ次後段サンプリングフィルタ）がｍ−１個（２２１０−１〜２２１０−ｍ）接続された構成を採る。サンプリングスイッチ１３０−２に接続された系は差動の逆相となる。

［離散時間アナログ回路２０００の動作］
これまでの説明と同様に考えると、離散時間アナログ回路１９００の電荷共有の動作は、動作はｎ次分子型とｎ次後段分母型の組み合わせを複数段つなげる動作になる。

１〜ｍの各段において、分子が電荷共有型と電位保持型の組み合わせで、電荷共有型を選択したkをkci(i＝１〜ｌ)として、電位保持型を選択したkをkhｊ(ｊ＝１〜n＋１-ｌ)とすれば（ｌ＝ｎ＋１がすべて電荷共有型の場合に相当し、ｌ＝０がすべて電位保持型に相当する）、分母が前段型の場合、動作を記述する差分方程式は以下のような形になる。

式（７３）及び式（７４）をz変換して整理すると、伝達関数は以下のようになる。

本実施の形態に係る離散時間アナログ回路は、式（７５）及び式（７６）に示すように、ｎ次分子分母型の伝達関数をｍ段縦続にできていることがわかる。

なお、以上では、分子分母の次数が共にｎの場合について説明した。しかし、分子分母の次数は同数に限られない。分子型の係数回路をｌ個、分母型の係数回路をｎ個用意して、分子ｌ次分母ｎ次のような伝達関数も可能である。ただし、ｌ，ｎは０以上の整数。分母型係数回路のｎ＝０は電位保持回路を持たない単一のキャパシタ（ＣＨまたはＣＢ）に相当する。

［高次のチェビシェフ特性の実現例］
ここで、高次のチェビシェフ特性を実現する手法を考える。例として４次のチェビシェフ特性を実現する例を示す。

まず、回路としては、図４０の構成において、縦続段数ｍ＝２、各段は２次の分子分母型で、分子は「ｋ＝０:電荷共有型、ｋ＝１，２:電位保持型)とする。

差分方程式を記述すると以下のようになる。

式（７８）及び式（７９）をz変換してまとめると、全体の伝達関数は次式で記述できる。

ここで、本実施の形態に係る離散時間アナログ回路を用いて、４次のチェビシェフ特性を実現することを考える。

４次のチェビシェフを実現する係数値は、例えば以下のような値となる。
Ｋ＝７．１１３８４×１０＾（−８），ａ１＝１．９６４５４，ａ２＝０．９６５１５３，ａ３＝１．９８３５７０，ａ４＝０．９８５４２１

式（６７）の係数と式（６５）とを比較することによって、以下のようにＴＡ１２０のトランスコンダクタンスｇｍと、各キャパシタの値を以下のように設定する。

ｇｍ＝２．９１８８９×１０＾（−５），ＣＲ１＝ＣＲ１１＝ＣＲ１２＝０．２３４３６４ｐＦ，ＣＢ１１＝１９.６４５４ｐＦ，ＣＢ１２＝９．６５１５３ｐＦ，ＣＲ２＝ＣＲ２１＝ＣＲ２２＝０．１０３３６４ｐＦ，ＣＢ２１＝１．９８３５７ｐＦ，ＣＢ２２＝９．８５４２１ｐＦ

ここで、各係数回路内の増幅器の利得は、それぞれＢ１１＝Ｂ２１＝２，Ｂ１２＝Ｂ２２＝１，Ａ１１＝Ａ２１＝３，Ａ１２＝Ａ２２＝−３とした。

図４１は、４次チェビシェフ特性の伝達関数の計算結果と本実施の形態のシミュレーション結果との比較を示す。図４１（ａ）は、リプル特性を示し、図４１（ｂ）は、狭帯域特性を示し、図４１（ｃ）は、広帯域特性を示す。図４１の横軸は、周波数変換後の周波数で記載している。図４１のＤＣ（０Ｈｚ）がＬＯ周波数に対応する。計算及びシミュレーションは、ＬＯ周波数を１．５ＧＨｚとして行なった。なお、シミュレーションは、図３７の離散時間アナログ回路１９００の構成において、ＴＡ１２０、各スイッチ、各キャパシタは理想のものを使用した。また、チェビシェフ特性によるリプルがはっきり現れるように、ヒストリキャパシタＣＨとローテートキャパシタＣＲの値を等しくしている。

図４１から分かるように、計算結果とシミュレーション結果とが良く一致している。つまり、離散時間アナログ回路２２００が図４０の構成を採ることにより、高次のチェビシェフ特性を実現し、広帯域かつ急峻なフィルタ特性を実現できることがわかる。

図４１は、チェビシェフの特性を例示したが、本実施の形態に係る離散時間アナログ回路を用いることにより、楕円関数のようなさらに高度なフィルタ特性を得ることが可能になると考えられる。

図３７、図３８の構成は、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ伝達関数で表されるフィルタ処理を行うことができる。

また、図３９、図４０の構成は、周波数変換とともに、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ伝達関数をｍ個積算した形で表されるフィルタ処理を行うことができる。両者は周波数変換を行う電荷サンプリング時に分母の係数回路が接続されるか、されないかという点で異なり、雑音や線形性に影響するものと考えられる。

以上説明したように、本実施の形態に係る離散時間アナログは、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ、伝達関数の零と極を任意に設定可能な、伝達関数をｍ個積算した伝達関数をもつ、フィルタ処理を行うことが可能になる。これによって離散時間アナログ回路において任意の次数のフィルタ関数(最平坦特性、チェビシェフ特性など)を実現することが可能となり、離散時間アナログ回路におけるフィルタ設計の自由度を大幅に拡大することが可能となる。

（実施の形態８）
本実施の形態では、上記係数回路の増幅器の構成について説明する。

［ソース接地型アンプ］
図４２は、増幅器をソース接地型アンプで構成する係数回路２３００の内部構成の一例を示す。

［構成］
係数回路２３００は、ソース接地型アンプ２３１０と、接続切り替えスイッチと、キャパシタ、とから構成される。

ソース接地型アンプ２３１０は、トランジスタ（Ｍ１）と、負荷抵抗（Ｒｌｏａｄ）と、バイアス設定素子（Ｒｂｉａｓ，Ｃｂｉａｓ１，Ｃｂｉａｓ２，Ｖｂｉａｓ）を有する。

［係数回路２３００の動作］
トランジスタ（Ｍ１）が飽和領域動作するようにバイアス設定すると、ソース接地型のアンプは−ｇｍＺｌｏａｄの利得を得ることができる。Ｚｌｏａｄはバイアス設定用の容量（Ｃｂｉａｓ１）と、電位を保持する容量（Ｃｂｉａｓ２）とから形成される負荷である。

図４２に示す増幅器（ソース接地型アンプ２３１０）は、ＤＣ電源（Ｖｂｉａｓ）に大きめの抵抗（Ｒｂｉａｓ）を介してトランジスタ（Ｍ１）のゲートにバイアス電位を与えている。スイッチのバイアス点との分離のために、入出力に容量（Ｃｂｉａｓ１，Ｃｂｉａｓ２）を与えているが、これら容量は、必ずしも必要というものではない。バイアス設定用の容量の値としては、電位を保持する容量に対して十分に大きいものを選択する必要がある。

一般的にソース接地型では、利得が−ｇｍＺｌｏａｄとなり、負の係数となってしまうが、図４３，図４４に示すような構成を採ることにより、正の係数を得ることができる。図４３、図４４に示す離散時間アナログ回路は、逆相の信号を用いることで、正の係数を実現する。

図４３では１次の分母係数回路内の容量ユニット２４２０−１、２４２０−２内の電荷保持回路が、電位保持回路２４１０−１に接続されるタイミングでは、正相に接続され、１次の分母係数回路内の容量ユニット２４２０−１、２４２０−２内の電荷保持回路が、ローテートキャパシタ回路２０３０−２と２次の分母係数回路２４４０−２に接続されるタイミングでは、逆相に接続される。逆に、１次の分母係数回路内の２４２０−３、２４２０−４内の電荷保持回路が、電位保持回路２４１０−２に接続されるタイミングでは、逆相に接続され、１次の分母係数回路内の容量ユニット２４２０−３、２４２０−４内の電荷保持回路が、ローテートキャパシタ回路２０３０−１と２次の分母係数回路２４４０−１に接続されるタイミングでは、正相に接続される。

図４３と図４４では、逆相の生成方法が異なる。図４３では、ＬＯＢによって１８０度ずれたサンプル値系をつくっているのに対して、図４４では、入力に逆相の信号が存在し、差動のＴＡを用いている。

ここでは、１次の分母係数回路の係数の符号を反転させる手法を説明したが、ｎ次(ｎは２以上の正数)の分母係数回路ならびにローテートキャパシタ回路の場合でも、同様に電位保持回路に接続される(電荷保持回路に電荷が入力される)タイミングと、ローテートキャパシタ回路とに接続される(電荷保持回路の電荷が出力される)タイミングで、正相と逆相の接続を入れ替えることで、係数の符号を反転させることが可能である。

なお、増幅器がソース接地型のトランジスタから構成される場合以外（後に説明するキャパシタの直並列変換など）においても、逆相の系の信号を利用することで、伝達関数上に逆符号を実現することが可能である。

また、アンプの構成としては、ここに示すｎＭＯＳのソース接地型だけでなくｐＭＯＳ型のソース接地型でも構成可能であり、インバータ型やカスコード型の構成など、増幅器の動作をするものはいずれも使用することが可能である。

なお、これまで説明してきた全ての回路において、スイッチとしては、ｎＭＯＳトランジスタで構成されるもの、ｐＭＯＳトランジスタで構成されるもの、両者を組み合わせた相補型のＭＯＳスイッチで構成することが可能である。

以上説明したように、本実施の形態では、係数回路をソース接地型アンプで構成する増幅器の例を説明した。この増幅器を用いた離散時間アナログ回路は、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ、伝達関数の零と極を任意に設定可能な、伝達関数をｍ個積算した伝達関数をもつ、フィルタ処理を行うことが可能になる。

（実施の形態９）
本実施の形態では、係数回路の電位保持回路と電荷保持回路の構成について説明する。

［ボルテージフォロワとキャパシタの直並列接続］
図４５は、本実施の形態に係る係数回路の別の構成を示す図である。

［構成］
係数回路２５００−ｉ（ｉは、分母係数の次数）、ボルテージフォロワ（利得が約１の増幅器）２５１０、容量ユニット２５２０−１〜２５２０−（ｉ＋１）を有する。

ユニット２５２０−１〜２５２０−（ｉ＋１）のそれぞれは、複数の接続切り替えスイッチ、及び、複数のキャパシタを有する。

［係数回路２５００−ｉの動作］
制御信号Ａがハイとなる区間で、３個のキャパシタは、並列に接続される。次に、制御信号Ｂがハイとなる区間で、３個のキャパシタは、直列に接続される。

並列に接続されたタイミングでの容量値は９Ｃｋ、このとき保持された電位をＶＡとすると、蓄えられたエネルギーは９ＣｋＶＡ＾２/２となる。直列接続に切り替えると、容量値はＣｋとなるが、エネルギーは保持されるので、直列切り替え後の電位をＶＢとすると、以下の式が成り立つ。

つまり並列から直列への変換によって電位が３倍される。これによって伝達関数の係数を３倍することが可能となる。

図４６は、本実施の形態に係る係数回路の別の構成を示す図である。図４６の係数回路２６００は、ｋ次でＭ倍の係数を得ることができる。係数回路２６００は、ボルテージフォロワ（利得が約１の増幅器）２６１０、及び、キャパシタの直並列変換を行うｋ＋１個のユニット２６２０−ｉ（ｉ＝０〜ｋ）を有し、ｋ＋１回に一回出力側接続されることによって、ｋ次の項を実現する。容量ユニット２６２０−ｉが、Ｍ個のキャパシタを有する場合、それぞれのキャパシタがＭ倍されていることによって、並列直列変換後の利得がＭとなる。

ボルテージフォロワの一例としては、ドレイン接地型の回路が考えられる。係数回路２６００は、ユニット２６２０−ｉが有するキャパシタの数で利得が決められる。そのため、係数回路２６００の作成の方法によっては、利得を精度良く設定できるので、アンプで利得を決める係数回路２３００形に比べ、有利である。

以上説明したように、本実施の形態では、係数回路をボルテージフォロワと直列並列の変換を行う複数のキャパシタで構成する増幅器の例を説明した。この増幅器を用いた離散時間アナログ回路は、分子と分母の両方に任意の係数を有するｎ次の多項式をもつ、伝達関数の零と極を任意に設定可能な、伝達関数をｍ個積算した伝達関数をもつ、フィルタ処理を行うことが可能になる。

本発明に係る離散時間アナログ回路及び受信機は、無線通信装置における受信部の高周波信号処理回路に有用であり、信号の周波数変換とフィルタ処理を行う場合に適用して好適である。

１０ ダイレクトサンプリング受信機
１１ アンテナ
１２ 低雑音増幅器
１３，１００，２００，３００，５００，６００，８００，９００，１１００，１２００，１４００，１５００，１６００，１７００，１８００，１９００，２０００，２１１０−１〜２１１０−ｍ 離散時間アナログ回路
１４ 参照周波数発振部
１５ Ａ／Ｄ変換処理部
１６ デジタル受信処理部
１１０ クロック生成回路
１２０ ＴＡ
１３０，８２０，１４１０−１，１４１０−２ サンプリングスイッチ
１４０，２２０，４００，５１０，６１０，７００，８１０−ｋ，８３０−ｋ，９１０−ｋ，９２０−ｋ，１０００，１１２０，１３００，１４２０−ｋ，１４３０−ｋ，１４４０−ｋ，１５１０，２３００，２３４０−１〜２３４０−２，２５００−ｉ，２６００ 係数回路
１５０ ローテートキャパシタ回路
１６０，１４４０−１，１４４０−２ リセットスイッチ
１７０，１４５０−１，１４５０−２ ダンプスイッチ
１４１，２２１，４１０，５１１，６１１，１０１０，１１２１，１２１０，１５１１，１６１０ 増幅器
１４３−１，１４３−２，５１３−１〜５１３−３，１１１０ ヒストリキャパシタ
１４２−１〜１４２−４，１５１−１〜１５１−４，２２２−１〜２２２−４，４２０−１〜４２０−４，５１２−１〜５１２−６，６１２−１〜６１２−６，１０２０−１〜１０２０−４，１１２２−１〜１１２１−６ スイッチ
１５２−１，１５２−２，１０３０−１，１０３０−２，１１２３−１〜１１２３−３ ローテートキャパシタ
２２３−１，２２３−２，６１３−１〜６１３−３，１１３０，１４６０−１，１４６０−２ バッファキャパシタ
４３０−１，４３０−２ キャパシタ
２４２０−１〜２４２０−４，２５２０−１〜２５２０−（ｉ＋１），２６２０−０〜２６２０−ｋ 容量ユニット
２３１０ ソース接地型アンプ
２４１０−１〜２４１０−２ 電荷保持回路
２４３０−１〜２４３０−２ ローテートキャパシタユニット
２５１０，２６１０ ボルテージフォロワ

Claims (17)

1. ローテートキャパシタ回路と、
   前記ローテートキャパシタ回路の入力ラインに接続され、入力電位又は入力電荷を増幅する電位保持手段と、前記電位保持手段に直列に配置され、互いに並列に配置されるｎ個の電荷保持手段とを有する、少なくとも一つの係数回路と、
   前記ｎ個の電荷保持手段のうち、前記電位保持手段と接続されチャージされる第１の電荷保持手段と、前記電位保持手段を介さずに前記入力ラインと接続され、前記ローテートキャパシタ回路の電荷と電荷共有または前記ローテートキャパシタ回路に電位保持される第２の電荷保持手段とのペアを順次変更する回路接続切り替え手段と、
   を具備する離散時間アナログ回路。
2. 前記回路接続切り替え手段は、
   第ｉのタイミングにおける前記第１の電荷保持手段を、前記第ｉ＋ｎ−１のタイミングにおける前記第２の電荷保持手段とし、
   第ｉのタイミングにおける前記第２の電荷保持手段を、前記第ｉ＋１のタイミングにおける前記第１の電荷保持手段とする、
   請求項１に記載の離散時間アナログ回路。
3. ローテートキャパシタ回路と、
   前記ローテートキャパシタ回路の出力ラインに接続され、出力電位又は出力電荷を増幅する電位保持手段と、前記電位保持手段に直列に配置され、互いに並列に配置されるｎ個の電荷保持手段とを有する、少なくとも一つの係数回路と、
   前記ｎ個の電荷保持手段のうち、前記電位保持手段と接続されチャージされる第１の電荷保持手段と、前記電位保持手段を介さずに前記出力ラインと接続され、前記ローテートキャパシタ回路の電荷と電荷共有または前記ローテートキャパシタ回路に電位保持される第２の電荷保持手段とのペアを順次変更する回路接続切り替え手段と、
   を具備する離散時間アナログ回路。
4. 前記回路接続切り替え手段は、
   第ｉのタイミングにおける前記第１の電荷保持手段を、前記第ｉ＋ｎ−１のタイミングにおける前記第２の電荷保持手段とし、
   第ｉのタイミングにおける前記第２の電荷保持手段を、前記第ｉ＋１のタイミングにおける前記第１の電荷保持手段とする、
   請求項３に記載の離散時間アナログ回路。
5. 前記ローテートキャパシタ回路の入力ラインに、入力信号を電圧から電流に変換する電圧電流変換回路と、
   前記電流をサンプリングするサンプリングスイッチと、
   前記ローテートキャパシタ回路の出力ラインに、バッファキャパシタと、
   を更に具備した請求項２に記載の離散時間アナログ回路。
6. 前記ローテートキャパシタ回路の入力ラインに、入力信号を電圧から電流に変換する電圧電流変換回路と、
   前記電流をサンプリングするサンプリングスイッチと、ヒストリキャパシタと、
   を更に具備した請求項４に記載の離散時間アナログ回路。
7. 第１〜ｋ個の請求項２に記載の離散時間アナログ回路を有し、
   第１のローテートキャパシタ回路の入力ラインに、入力信号を電圧から電流に変換する電圧電流変換回路と、
   前記電流をサンプリングするサンプリングスイッチと、
   を有し、
   第ｊ（ｊ＝１〜ｋ−１）のローテートキャパシタ回路の出力ラインに、第ｊ＋１のローテートキャパシタ回路の入力ラインが接続され、
   第ｋのローテートキャパシタ回路の出力ラインに、バッファキャパシタが接続される、離散時間アナログ回路。
8. 第１〜ｋ個の請求項４に記載の離散時間アナログ回路を有し、
   第１のローテートキャパシタ回路の入力ラインに、入力信号を電圧から電流に変換する電圧電流変換回路と、
   前記電流をサンプリングするサンプリングスイッチと、ヒストリキャパシタと、
   を有し、
   第ｊ（ｊ＝１〜ｋ−１）のローテートキャパシタ回路の出力ラインに、第ｊ＋１のローテートキャパシタ回路の入力ラインが接続される
   離散時間アナログ回路。
9. 前記ローテートキャパシタ回路は、２個のローテートキャパシタと、回路接続切り替え手段を有し、
   前記回路接続切り替え手段は、
   前記２個のローテートキャパシタのうち、前記入力ラインに接続される入力ローテートキャパシタと、前記出力ラインに接続される出力ローテートキャパシタとを交互に切り替える、
   請求項１乃至８のいずれかに記載の離散時間アナログ回路。
10. 前記ローテートキャパシタ回路は、
    入力ラインに接続され入力電位又は入力電荷を増幅する電位保持手段と、前記電位保持手段に直列に配置され、互いに並列に配置されるｍ個の電荷保持手段と、
    前記ｍ個の電荷保持手段のうち、前記電位保持手段を介して入力ラインに接続されチャージされる第１の電荷保持手段と、出力ラインと接続される第２の電荷保持手段とのペアを順次変更する回路接続切り替え手段とを有する
    請求項１乃至８のいずれかに記載の離散時間アナログ回路。
11. 前記回路接続切り替え手段は、
    第ｉのタイミングにおける前記第１の電荷保持手段を、前記第ｉ＋ｍ−１のタイミングにおける前記第２の電荷保持手段とし、
    第ｉのタイミングにおける前記第２の電荷保持手段を、前記第ｉ＋１のタイミングにおける前記第１の電荷保持手段とする、
    請求項１０に記載の離散時間アナログ回路。
12. 前記ローテートキャパシタ回路は、
    前記入力ラインに直接接続され、互いに並列に配置されるｍ個の電荷保持手段と、
    前記ｍ個の電荷保持手段のうち、入力ラインに接続されチャージされる第１の電荷保持手段と、出力ラインと接続される第２の電荷保持手段とのペアを順次変更する回路接続切り替え手段とを有する
    請求項１乃至８のいずれかに記載の離散時間アナログ回路。
13. 前記回路接続切り替え手段は、
    第ｉのタイミングにおける前記第１の電荷保持手段を、前記第ｉ＋ｍ−１のタイミングにおける前記第２の電荷保持手段とし、
    第ｉのタイミングにおける前記第２の電荷保持手段を、前記第ｉ＋１のタイミングにおける前記第１の電荷保持手段とする、
    請求項１２に記載の離散時間アナログ回路。
14. 前記電位保持手段は、トランジスタと、トランジスタに適切なバイアスを与えるバイアス回路と、負荷抵抗と、からなるソース接地型のアンプであり、
    請求項１乃至１３のいずれかに記載の離散時間アナログ回路。
15. 前記係数回路または前記ローテートキャパシタ回路は、
    前記電位保持手段が、ボルテージフォロワであり、
    前記電荷保持手段が、Ｍ個のキャパシタであり、
    前記回路接続切り替え手段は、
    前記Ｍ個のキャパシタがボルテージフォロワに接続されるタイミングでは、Ｍ個のキャパシタを並列に接続し、
    前記Ｍ個のキャパシタがボルテージフォロワを介さずに前記入力ラインと接続されるタイミングでは、Ｍ個のキャパシタを直列に接続する
    請求項１乃至１３のいずれかに記載の離散時間アナログ回路。
16. 前記離散時間アナログ回路は正相と逆相の系を有し、
    少なくとも一つの、前記係数回路または前記ローテートキャパシタ回路は、
    電位保持回路に接続されるタイミングで正相に接続された電荷保持回路が、前記ローテートキャパシタ回路の入力ラインまたは出力ラインに接続されるタイミングでは逆相に接続され、
    電位保持回路に接続されるタイミングで逆相に接続された電荷保持回路が、前記ローテートキャパシタ回路の入力ラインまたは出力ラインに接続されるタイミングでは正相に接続される
    請求項１乃至１５のいずれかに記載の離散時間アナログ回路。
17. 請求項１乃至請求項１６のいずれかに記載の離散時間アナログ回路と、
    入力信号を受信するアンテナと、
    前記アンテナが受信した信号を増幅し、増幅された信号を前記離散時間アナログ回路に出力する低雑音増幅器と、
    前記離散時間アナログ回路から出力されるベースバンド信号をアナログデジタル変換して、デジタルベースバンド信号を出力するアナログデジタル変換部と、
    を具備する受信機。
    
    
    

Images