[go: up one dir, main page]

JP2012019188A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012019188A
JP2012019188A JP2010275477A JP2010275477A JP2012019188A JP 2012019188 A JP2012019188 A JP 2012019188A JP 2010275477 A JP2010275477 A JP 2010275477A JP 2010275477 A JP2010275477 A JP 2010275477A JP 2012019188 A JP2012019188 A JP 2012019188A
Authority
JP
Japan
Prior art keywords
termination
trench
semiconductor device
termination trench
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010275477A
Other languages
English (en)
Other versions
JP5633992B2 (ja
Inventor
Hideshi Takatani
秀史 高谷
Hideo Matsuki
英夫 松木
Masahiro Suzuki
巨裕 鈴木
Takeshi Ishikawa
剛 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2010275477A priority Critical patent/JP5633992B2/ja
Priority to PCT/JP2011/062723 priority patent/WO2011155394A1/ja
Priority to US13/703,284 priority patent/US8952430B2/en
Priority to DE112011101964.5T priority patent/DE112011101964B4/de
Priority to CN201180028874.2A priority patent/CN102947937B/zh
Publication of JP2012019188A publication Critical patent/JP2012019188A/ja
Application granted granted Critical
Publication of JP5633992B2 publication Critical patent/JP5633992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H10P30/2042—
    • H10P30/21—

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体装置の耐圧特性を向上することを課題とする。
【解決手段】半導体装置１００は、セルエリア１０５を取囲む終端エリア１０７を備えている。セルエリア１０５には、メイントレンチ１１３が形成されている。終端エリア１０７には、セルエリア１０５を取囲む終端トレンチ１６１〜１６３が形成されている。終端トレンチ１６１は、終端トレンチの最内周側に位置している。ドリフト領域１１２の表面には、ボディ領域１４１が積層されている。メイントレンチ１１３はドリフト領域１１２に達すると共に、その内部にゲート電極１２２が形成されている。終端トレンチ１６１は、ドリフト領域１１２に達している。終端トレンチ１６１の側壁および底面は酸化膜１７１で被覆されている。終端トレンチ１６１の底面を被覆する酸化膜１７１の表面は、埋め込み電極１２４で被覆されている。ゲート電圧が埋め込み電極１２４に印加されている。
【選択図】 図２

Description

本願は、半導体装置の耐圧を向上する技術に関する。特に、シリコンカーバイド（以下、ＳｉＣと略す）を用いた半導体装置であって、半導体構造（例えば、ＭＯＳＦＥＴ構造、ＩＧＢＴ構造あるいはダイオード構造等）が作り込まれているセルエリアと、セルエリアを取り囲んで拡がっている終端絶縁領域（終端エリア）とを有する半導体装置の耐圧を向上することができる技術に関する。
第２導電型（例えばｎ型）のドリフト領域の表面に、第１導電型（例えばｐ型）のボディ領域が積層されている半導体基板に、半導体装置として機能する半導体構造（ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード等）を作り込む技術が発達している。この種の半導体装置では、ＭＯＳＦＥＴやＩＧＢＴやダイオード等として機能する半導体構造が作り込まれている範囲（セルエリア）の外側に、セルエリアを取り囲む終端絶縁領域（終端エリア）を形成することによって、半導体装置の耐圧が高められることが知られている。
また、半導体装置の耐圧を高める技術として、フィールドプレート構造が知られている。一般的なフィールドプレート構造では、半導体表面に絶縁膜を介して導体部分が形成される。フィールドプレート構造により、半導体中に形成される空乏層を拡げて電界集中を防止することで、半導体装置の耐圧を高めることが可能となる。
また、半導体装置の耐圧を高める別の技術として、ＦＬＲ（Field Limiting Ring）構造が知られている。ＦＬＲ構造では、セルエリアの外側に環状にＦＬＲが形成される。一般的なＦＬＲ構造では、セルエリアの外周部が第２導電型のドリフト領域とされている。そして、外周部のドリフト領域内に、拡散によって第１導電型の領域が形成されている構造を有する。ＦＬＲ構造により、セルエリアの周辺部から延伸する空乏層をＦＬＲの外側に広げることができる。よって、セルエリアの終端領域で電界が集中し、半導体装置の耐圧特性が低下することを防ぐことが可能となる。
なお、上記技術に関連して、特許文献１ないし５が開示されている。
特開２００１−１５７４４号公報 特開平１１−３０７７８５号公報 特開２００４−６７２３号公報 特開平９−２８３７５４号公報 特開２００１−３５８３３８号公報
ＳｉＣは、Ｓｉに比して比誘電率が小さい。よってＳｉＣを用いた半導体装置では、空乏層が広がりにくいため、半導体表面に絶縁膜を介して導体部分が形成される一般的なフィールドプレート構造では、耐圧向上の効果を得ることが困難である。
また、ＳｉＣは、Ｓｉに比して不純物の拡散係数が小さい。よってＳｉＣを用いた半導体装置では、拡散を用いてＦＬＲ構造を形成することが困難である。また、ＳｉＣを用いた一般的な半導体装置では、ボディ領域をエピタキシャル成長で形成しているため、ウェハ全面にボディ層が形成されている。よって、セルエリアの外周部にもボディ領域が形成されている。すると、第２導電型のドリフト領域に拡散によって第１導電型の領域を形成するという、一般的なＦＬＲ構造を採用することが困難である。
本願の技術は、上記の問題を解決するために創案された。すなわち、本願は、セルエリアと終端エリアを備え、フィールドプレート構造やＦＬＲ構造では耐圧向上を図ることが困難な半導体装置においても、耐圧を高めることができる新規な耐圧構造を提供する。
本願に開示される半導体装置は、半導体基板にＳｉＣが用いられる。また、本願に開示される半導体装置は、セルエリアと、そのセルエリアを取囲んでいる終端エリアを有する半導体基板を備えている。セルエリアには、複数のメイントレンチが形成されている。終端エリアには、セルエリアを取囲んでいる１又は複数の終端トレンチが形成されている。１又は複数の終端トレンチは、その最内周側に第１の終端トレンチを有している。第１の終端トレンチより内周側の領域の半導体基板では、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている。メイントレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達すると共に、その内部にゲート電極が形成されている。第１の終端トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達している。第１の終端トレンチの側壁および底面は第１の絶縁層で被覆されている。第１の絶縁層のうち少なくとも第１の終端トレンチの底面を被覆する部分の表面の少なくとも一部が導電層で被覆されている。少なくともゲート電極にオン電位が印加されていない期間において、ゲート電極またはソース電極に印加される電位と同電位の電位が、導電層に印加されている。
第１の終端トレンチの底面の少なくとも一部には、第１の絶縁層を介して導電層が形成されている。これにより、トレンチの底面にフィールドプレート構造が形成されている。すなわち、セルエリアの外周部に、埋め込み型のフィールドプレートが形成されている。また、第１の終端トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達している。よってフィールドプレートが、半導体基板の表面ではなく、ドリフト領域近傍に形成されている。これにより、空乏層を広げたい領域の近傍に、フィールドプレートを形成することができる。
そしてゲート電極にオン電位が印加されていない期間において、埋め込み型のフィールドプレートの導電層に、ゲート電極またはソース電極に印加される電位と同電位の電位が印加されている。よって、フィールドプレートにより、半導体中に形成される空乏層を拡げて、電界集中を防止する効果が得られ、セルエリア終端部近傍の耐圧が向上する。
半導体基板にＳｉＣを用いる場合には、バンドギャップがＳｉに比して大きいため、比誘電率が小さく、空乏層が広がりにくい。よって、半導体基板の表面にフィールドプレート構造を設けても、Ｓｉのようにフィールドプレートの効果を得ることが難しい。しかし、埋め込み型のフィールドプレートを形成することで、空乏層が広がりにくい場合にも、フィールドプレートの効果を十分に得ることが可能となる。よって、半導体装置の終端部の耐圧を確保することが可能となる。
また、本願に開示される半導体装置では、終端エリアには、セルエリアを取囲んでいる複数の終端トレンチが形成されていてもよい。その複数の終端トレンチは、最内周側に配置される第１の終端トレンチと、その第１の終端トレンチの外周側に配置される１又は複数の第２の終端トレンチを有していてもよい。第１の終端トレンチの外周側の領域の半導体基板でも、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されていてもよい。第２の終端トレンチは、第１の終端トレンチの外周を取り囲んでおり、第１の終端トレンチよりも狭い幅を有し、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しており、その内部が絶縁体で充填されていてもよい。
終端エリアにおいても、ドリフト領域の表面にボディ領域が積層されている場合には、終端エリアを電気的に分離する必要がある。終端エリアにおいてもドリフト領域の表面にボディ領域が積層されている構造の例としては、エピタキシャル成長法により、ボディ領域が半導体基板の全面に形成されている場合が挙げられる。そして第２の終端トレンチは、第１の終端トレンチの外周を取り囲んでおり、ボディ領域の表面からボディ領域を貫通してドリフト領域に達している。また、第２の終端トレンチは、絶縁領域で充填されている。よって、第２の終端トレンチを充填している絶縁体により、終端エリアを電気的に分離することができる。
また、第２トレンチが形成されることにより、第１導電型の領域が、第１の終端トレンチの外周をリング状に取り囲むように残される。すると、リング状に残された第１導電型の領域を、ＦＬＲとして使用することが可能となる。これにより、終端エリアにおいてもドリフト領域の表面にボディ領域が積層されている構造であっても、ＦＬＲを形成することができる。よって、ＦＬＲにより、セルエリア終端部の電界緩和を行うことができるため、終端部の耐圧をより確実に確保することが可能となる。
また、本願に開示される半導体装置では、メイントレンチの底面を被覆している第２の絶縁層をさらに備えることができる。第１の絶縁層の底面を被覆する部分の厚さは、第２の絶縁層の厚さよりも薄くされていることが好ましい。このように絶縁層の厚さを変えることで、酸化膜の埋め込みと、終端部形成を同時に行うことができる。
メイントレンチ内部では、第２の絶縁層の上方にゲート電極が形成されている。また、第１の終端トレンチ内部では、第１の絶縁層の上方に導電層が形成されている。そして、第１の絶縁層の底面を被覆する部分の厚さは、第２の絶縁層の厚さよりも薄くされている。これにより、フィールドプレート構造を、ゲート電極より深い位置に形成することが可能となる。すると、空乏層を広げたい領域のより近傍に、フィールドプレートを位置させることができるため、フィールドプレートの効果をより効果的に得ることが可能となる。
また、本願に開示される半導体装置では、半導体基板の表面に臨む範囲に形成されており、メイントレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第２導電型の半導体領域をさらに備えることができる。ボディ領域の表面に形成されているとともに、半導体領域に導通しているコンタクト領域をさらに備えることができる。第１の終端トレンチによって取り囲まれた領域の外側にはコンタクト領域が形成されていないことが好ましい。
第１の終端トレンチによって取り囲まれた領域の外側には、コンタクト領域が形成されていない。よって、第１の終端トレンチの外側に位置するボディ領域は、いずれの電極とも接続されていない状態となる。よって、終端エリアを、周囲から絶縁されたフローティング状態とすることができる。
また、本願に開示される半導体装置では、第１の終端トレンチと第２の終端トレンチの深さは同一とされていることが好ましい。これにより、同一の工程で、第１の終端トレンチと第２の終端トレンチを同時に形成することが可能となる。よって、半導体装置の製造工程を簡略化することができる。
また、本願に開示される半導体装置では、第１の終端トレンチと第１の終端トレンチに隣接する終端トレンチとの間の第１のトレンチ間距離は、第１の終端トレンチと第１の終端トレンチに隣接するメイントレンチとの間の第２のトレンチ間距離よりも狭くされていることが好ましい。第１の終端トレンチと隣接する終端トレンチとの間の領域には、コンタクト領域が形成されていないため、半導体中に形成される空乏層が拡がりにくい。一方、第１の終端トレンチとメイントレンチとの間の領域には、コンタクト領域が形成されているため、半導体中に形成される空乏層が拡がりやすい。よって、第１のトレンチ間距離を第２のトレンチ間距離よりも狭くすることにより、空乏層が拡がり易くなり、終端エリアの耐圧を向上させることが可能となる。
また、本願に開示される半導体装置では、第３の絶縁層によってメイントレンチの上部が塞がれていてもよい。また、導電層はアルミニウムを含んでいてもよい。また、導電層は、第１の終端トレンチの底面および側壁を被覆している第１の絶縁層の表面と、第１の終端トレンチより内周側の領域のボディ領域の表面と、メイントレンチを塞いでいる第３の絶縁層の表面とを、連続して被覆していてもよい。また、導電層には、ソース電極に印加される電位と同電位の電位が印加されていてもよい。第１の終端トレンチの底面に、第１の絶縁層を介して導電層が形成されていることで、フィールドプレート構造が形成されている。また導電層は、ソース電極としても機能する。そして導電層には、ソース電極に印加される電位と同電位の電位が印加されている。ソース電極に印加される電位は、一般的には安定した電位（グランド電位など）である。よって、導電層にゲート電極に印加される電位を印加する場合に比して、フィールドプレートの効果をより安定させることができる。
また、本願に開示される半導体装置では、第１の終端トレンチの外周側の側壁を被覆している第１の絶縁層の厚さは、第１の終端トレンチの内周側の側壁および底面を被覆している第１の絶縁層の厚さよりも厚くされていることが好ましい。半導体装置をオフしたときに、ゲート電極に印加される電位と同電位の電位が導電層に印加されると、第１の終端トレンチの外周側の側壁を被覆している第１の絶縁層に電界が集中する。本願に開示される半導体装置では、第１の終端トレンチの外周側の側壁部分の第１の絶縁層の膜厚が厚くされているため、当該部分への電界強度を緩和することができる。これにより、終端エリアの耐圧を向上させることが可能となる。また、第１の絶縁層の膜厚が厚くなるほど、当該第１の絶縁層が被覆されている部分に発生する応力が大きくなる。本願に開示される半導体装置では、第１の終端トレンチの内周側の側壁および底面部分の第１の絶縁層の膜厚が薄くされている。よって、第１の終端トレンチの側壁および底面を被覆する絶縁層を全て厚くする場合と比較して、第１の終端トレンチの内周側の側壁および底面に発生する応力を小さくすることができる。
また、本願に開示される半導体装置では、第１の絶縁層は、下層絶縁層および上層絶縁層を備えている。第１の終端トレンチの側壁および底面は下層絶縁層で被覆されている。導電層には、第１の端部が形成されている。導電層は第１の端部よりも内周側の領域に形成されている。第１の端部の位置は、半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面の位置よりも内周側に位置している。第１の終端トレンチの側壁を被覆している下層絶縁層の表面と、下層絶縁層の表面を被覆している導電層の表面および側壁と、導電層の第１の端部よりも外周側の領域において第１の終端トレンチの底面を被覆している下層絶縁層の表面と、が上層絶縁層で被覆されている。下層絶縁層の一例としては、メイントレンチ等を埋め込む絶縁層が挙げられる。上層絶縁層の一例としては、基板と配線との間に形成される層間絶縁膜が挙げられる。本願に開示される半導体装置では、導電層の第１の端部の側壁と、第１の終端トレンチの外周側の側壁に、上層絶縁層が被覆されている。すると、上層絶縁層が被覆されている分だけ、導電層の第１の端部と第１の終端トレンチの外周側の側壁との間に存在する絶縁層の厚さが、厚くなることになる。よって、電界が集中する部分の絶縁層の厚さを厚くすることができるため、電界強度を緩和することができる。
また、本願に開示される半導体装置では、第１の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第１の端部までの距離は、第１の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第１の端部までの領域が、導電層を被覆している上層絶縁層によってボイドなく埋められる距離であることが好ましい。
第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面と、導電層の第１の端部との間には、導電層が被覆されていないことで、トレンチ形状の領域が形成されている場合がある。そして、本願に開示される半導体装置では、当該トレンチ形状の領域が、上層絶縁層によって埋められる際に、ボイドが存在しない状態で埋められる。よって、電界強度を緩和する効果をより高めることができる。
また、本願に開示される半導体装置では、第１の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第１の端部までの距離は、導電層を被覆している上層絶縁層の厚さの２倍であることが好ましい。理想的な上層絶縁層では、導電層に被覆される上層絶縁層の厚さと、第１の終端トレンチの外周側の側壁および導電層の第１の端部に被覆される上層絶縁層の厚さが等しくなる。よって、本願に開示される半導体装置では、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面と導電層の第１の端部との間の領域を上層絶縁層によって埋める際に、ボイドが存在しない状態とすることができる。
また、本願に開示される半導体装置では、第３の絶縁層によってメイントレンチの上部が塞がれていてもよい。また、導電層はアルミニウムを含んでいてもよい。導電層には、第１の端部が形成されていてもよい。導電層は第１の端部よりも内周側の領域に形成されていてもよい。第１の端部の位置は、前記半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面の位置よりも内周側に位置していてもよい。導電層は、第１の終端トレンチの底面および側壁を被覆している第１の絶縁層の表面と、第１の終端トレンチより内周側の領域のボディ領域の表面と、メイントレンチを塞いでいる第３の絶縁層の表面とを、連続して被覆していてもよい。導電層には、ソース電極に印加される電位と同電位の電位が印加されていてもよい。第１の終端トレンチの側壁を被覆している第１の絶縁層の表面と、第１の絶縁層の表面を被覆している導電層の表面および側壁と、導電層の第１の端部よりも外周側の領域において第１の終端トレンチの底面を被覆している第１の絶縁層の表面と、が第４の絶縁層で被覆されていてもよい。第１の終端トレンチの底面に、第１の絶縁層を介して導電層が形成されていることで、フィールドプレート構造が形成されている。また導電層は、ソース電極としても機能する。ソース電極に印加される電位は、一般的には安定した電位（グランド電位など）であるため、フィールドプレートの効果をより安定させることができる。また、本願に開示される半導体装置では、導電層の第１の端部の側壁と、第１の終端トレンチの外周側の側壁に、第４の絶縁層が被覆されている。すると、第４の絶縁層が被覆されている分だけ、導電層の第１の端部と第１の終端トレンチの外周側の側壁との間に存在する絶縁層の厚さが、厚くなることになる。よって、電界が集中する部分の絶縁層の厚さを厚くすることができるため、電界強度を緩和することができる。
また、本願に開示される半導体装置では、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面から導電層の第１の端部までの距離は、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面から導電層の第１の端部までの領域が、導電層を被覆している第４の絶縁層によって、ボイドが存在しない状態で埋められる距離であることが好ましい。第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面と、導電層の第１の端部との間には、導電層が被覆されていないことで、トレンチ形状の領域が形成されている場合がある。そして、本願に開示される半導体装置では、当該トレンチ形状の領域が、第４の絶縁層によって埋められる際に、ボイドが存在しない状態で埋められる。よって、電界強度を緩和する効果をより高めることができる。
また、本願に開示される半導体装置では、第１の終端トレンチの開口部周辺における半導体基板の表面には、導電層の端部が形成されていてもよい。そして、第１の終端トレンチの外周側に存在する導電層の端部の位置は、半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁の位置よりも内周側に位置していてもよい。導電層に発生した電界は、第１の終端トレンチの側壁を被覆している第１の絶縁層にかかる。この場合、電界がかかる領域の第１の絶縁層の厚さは、第１の終端トレンチの深さと同等となり、厚くなる。これにより、第１の絶縁層への電界集中を緩和することができるため、終端エリアの耐圧を向上させることが可能となる。
また、本願に開示される半導体装置では、第１の終端トレンチの底面に位置するドリフト領域の少なくとも一部に、第１導電型の第１の拡散層が形成されていることが好ましい。これにより、第１の拡散層とドリフト領域とのＰＮ接合部での空乏層が、ドリフト領域側に大きく伸びることになる。よって、高電圧が、第１の終端トレンチの側壁に被覆されている第１の絶縁層に入り込み難くなる。これにより、第１の終端トレンチの側壁に被覆されている第１の絶縁層における、電界集中を緩和することが可能となる。
また、本願に開示される半導体装置では、第２の終端トレンチは複数備えられており、互いに隣接する第２の終端トレンチ間に存在するドリフト領域の少なくとも一部に、第１導電型の第２の拡散層が形成されていることが好ましい。第２の終端トレンチが複数形成されていることで、リング状に残された第１導電型の領域が、ＦＬＲとして使用されている。また、第２の終端トレンチ間に第２の拡散層が形成されていることで、第２の拡散層とドリフト領域とのＰＮ接合部での空乏層が、ドリフト領域側に伸びている。これにより、セルエリアの周辺部から延伸する空乏層をＦＬＲの外側に広げる効果を、より高めることができる。よって、終端部の耐圧をより確実に確保することが可能となる。
また、本願に開示される半導体装置では、第１の拡散層は、第３の端部を有していてもよい。また、第１の拡散層は第３の端部よりも内周側の領域に形成されていてもよい。また、第３の端部の位置は、半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁の位置よりも外周側に位置していてもよい。電界は、第１の終端トレンチの底面と、第１の終端トレンチの外周側の側壁との接合部である、角部に集中する。そして本願に開示される半導体装置では、当該角部を覆うように、第１の拡散層を形成することができる。よって、第１の終端トレンチの角部における、電界集中を緩和することが可能となる。
また、本願に開示される半導体装置では、第１の拡散層は、第４の端部を有していてもよい。第１の拡散層は第４の端部よりも外周側の領域に形成されていてもよい。第４の端部の位置は、半導体装置を垂直上方から観測したときに、第１の終端トレンチの内周側の側壁の位置よりも外周側に位置していてもよい。第１の拡散層が、第１の終端トレンチより内周側の領域に存在するボディ領域と接触するように形成されてしまうと、空乏層が第１の拡散層を起点として延伸することになってしまう。この場合、フィールドプレートにより、半導体中に形成される空乏層を拡げる効果が十分に得られなくなる。本願に開示される半導体装置では、第１の拡散層の第４の端部が、第１の終端トレンチの内周側の側壁の位置よりも外周側に位置している。これにより、第１の拡散層が、第１の終端トレンチより内周側の領域に存在するボディ領域と接触して形成されてしまう事態を防止できる。よって、フィールドプレートの効果を十分に得ることが可能となる。
また、本願に開示される半導体装置の製造方法は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板に、セルエリアと、そのセルエリアを取囲む終端エリアが形成されている半導体装置を製造する方法である。セルエリアと、そのセルエリアを取囲んでいる終端エリアを有する半導体基板を備えている。セルエリアには、複数のメイントレンチが形成されている。終端エリアには、セルエリアを取囲んでいる１又は複数の終端トレンチが形成されている。１又は複数の終端トレンチは、その最内周側に第１の終端トレンチを有している。第１の終端トレンチより内周側の領域の半導体基板では、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている。この製造方法は、半導体基板の表面からボディ領域を貫通してドリフト領域に達している複数のメイントレンチをセルエリアに形成するとともに、半導体基板の表面からボディ領域を貫通してドリフト領域に達している１又は複数の終端トレンチをセルエリアを取り囲むように形成するトレンチ形成工程を備えている。半導体基板の表面に所定厚さの絶縁膜を形成する絶縁膜形成工程を備えている。セルエリア内の絶縁膜を選択的に所定量エッチングするエッチング工程を備えている。メイントレンチ内部および第１の終端トレンチ内部に選択的に導電層を形成する導電層形成工程を備えている。
トレンチ形成工程では、メイントレンチと１又は複数の終端トレンチとが同時に形成される。絶縁膜形成工程では、メイントレンチと終端トレンチの両方の内部に絶縁膜が形成される。エッチング工程では、メイントレンチ内の絶縁膜が所定量除去される。なお所定量は、後述する導電層形成工程においてメイントレンチに埋め込まれる導電層の下端面が、ドリフト領域とボディ領域との界面の近傍に位置するような量とされることが好ましい。導電層形成工程では、メイントレンチ内部と第１の終端トレンチ内部の両方に導電層が形成される。よって、メイントレンチ内部に電極が形成されると共に、第１の終端トレンチの底面に埋め込み型のフィールドプレート構造が形成される。
これにより、電極が埋め込まれたメイントレンチをセルエリアに形成する工程と同一の工程を用いて、埋め込み型のフィールドプレートを終端エリアに形成することができる。よって、埋め込み型のフィールドプレートを形成するための専用の工程を備える必要がないため、半導体装置の製造工程を簡略化することができる。
また、本願に開示される半導体装置の製造方法では、トレンチ形成工程は、第１の終端トレンチを形成すると共に、第１の終端トレンチの外周を取り囲んでおり、第１の終端トレンチよりも狭い幅を有し、ボディ領域の表面からボディ領域を貫通してドリフト領域に達している第２の終端トレンチを形成することが好ましい。絶縁膜形成工程で形成される絶縁膜の所定厚さは、第２の終端トレンチが絶縁膜で完全に充填されると共に、第１の終端トレンチが絶縁膜で完全に充填されない厚さであることが好ましい。
トレンチ形成工程により、メイントレンチ、第１の終端トレンチおよび第２の終端トレンチが同時に形成される。絶縁膜形成工程により、メイントレンチ、第１の終端トレンチおよび第２の終端トレンチ内部に絶縁膜が形成される。そして、第２の終端トレンチの幅は、第１の終端トレンチよりも狭くされている。よって、絶縁膜の所定厚さを、第２の終端トレンチが絶縁膜で完全に充填されると共に、第１の終端トレンチが絶縁膜で完全に充填されない厚さとすれば、絶縁膜が充填されている第２の終端トレンチと、側壁および底面に絶縁膜が形成されている第１の終端トレンチとを、１回の絶縁膜形成工程で同時に形成することができる。これにより、第２の終端トレンチを充填している絶縁領域により、終端エリアを電気的に分離することができる。そして、終端エリアにリング状に残された第１導電型の領域を、ＦＬＲとして使用することが可能となる。また、第２の終端トレンチを形成するための専用の工程を備える必要がないため、半導体装置の製造工程を簡略化することができる。
本願の第１実施例の半導体装置を示す平面図である。 図１のII−II線の断面図である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その２）である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その３）である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その４）である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その５）である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その６）である。 本願の実施例に係る半導体装置のシミュレーション結果を示す図（その１）である。 本願の実施例に係る半導体装置のシミュレーション結果を示す図（その２）である。 本願の実施例に係る半導体装置の変形例を示す断面図である。 本願の第３実施例の半導体装置の断面図である。 本願の第４実施例の半導体装置を示す平面図である。 図１３のXIV−XIV線の断面図である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例に係る半導体装置の製造プロセスを示す図（その２）である。 本願の第２実施例の半導体装置の断面図である。 本願の第５実施例の半導体装置の断面図である。
以下に説明する実施例の主要な特徴を列記しておく。
（特徴１）セルエリアに形成されている半導体構造はＭＯＳＦＥＴ構造である。
（特徴２）セルエリアに形成されている半導体構造はＩＧＢＴ構造である。
（特徴３）第１導電型のボディ層はエピタキシャル成長により形成される。ＳｉＣは、Ｓｉに比して不純物の拡散係数が小さいため、不純物拡散によりボディ層を形成することは困難である。よって、エピタキシャル成長によりボディ層を形成することが好ましい。これにより、半導体基板の全面にボディ領域が形成されるため、終端エリアにおいて、ドリフト領域の表面にボディ領域が積層されている構造となる。
（特徴４）導電層は、ポリシリコンまたはアルミニウムである。ポリシリコンやアルミニウムは、ゲート電極を形成する一般的な材料である。よって、ゲート電極の形成工程と、導電層の形成工程とを共通の工程で同時に行うことが可能となる。よって、半導体装置の製造工程を簡略化することができる。
（特徴５）第２の拡散層は、ドリフト領域の表面に積層されているボディ領域と分離している。これにより、第２の拡散層がボディ領域と接している場合に比して、第２の拡散層をドリフト領域内のより深い位置に形成することができる。すると、第２の拡散層とドリフト領域とのＰＮ接合部での空乏層を、ドリフト領域側により伸ばすことができる。よって、セルエリアの周辺部から延伸する空乏層をＦＬＲの外側に広げる効果を、さらに高めることができる。
（特徴６）第１の終端トレンチと第１の終端トレンチに隣接する終端トレンチとの間の第１のトレンチ間距離が、
互いに隣接するメイントレンチ間の第３のトレンチ間距離よりも狭くされている。第１の終端トレンチとそれと隣接する終端トレンチとの間の領域は、互いに隣接するメイントレンチ間の領域に比して、半導体中に形成される空乏層が拡がりにくい。よって、第１のトレンチ間距離を第３のトレンチ間距離よりも狭くすることにより、より空乏層が拡がりやすくすることができ、ＦＬＲの作用をより有効に発揮させることが可能となる。
（特徴７）第１の終端トレンチと、第１の終端トレンチに隣接する第２の終端トレンチとの間に存在するドリフト領域の少なくとも一部に、第１導電型の第３の拡散層が形成されており、第３の拡散層は第１の拡散層と分離している。第３の拡散層が形成されていることで、第３の拡散層とドリフト領域とのＰＮ接合部での空乏層が、ドリフト領域側に伸びている。これにより、セルエリアの周辺部から延伸する空乏層をＦＬＲの外側に広げる効果を、より高めることができる。よって、終端部の耐圧をより確実に確保することが可能となる。
以下、図面を参照しつつ本発明を具現化した半導体装置の第１実施例を詳細に説明する。図１は、第１実施例の半導体装置１００の平面図である。図２は、図１のII−II線の断面図である。なお正確には、図２のI−I線の断面図が図１に該当する。ただし、図１において、ドリフト領域１１２に対するハッチングは省略されている。
半導体装置１００は、図１に示すように、外周１０４を有する半導体基板１０２を利用して製造されている。半導体基板１０２は、トランジスタ動作をする半導体構造が作り込まれているセルエリア１０５（図１中の破線で示す枠Ｘ内）と、そのセルエリア１０５を取り囲む終端エリア１０７に区分されている。
セルエリア１０５には、６本のメイントレンチ１１３が、図１の上下方向に伸びるように形成されている。なおメイントレンチ１１３の本数は６本に限られず、任意の数に設定することが可能である。終端エリア１０７には、外周１０４の内側を、外周１０４に沿って伸びる３重の終端トレンチ１６１〜１６３が形成されている。終端トレンチ１６１〜１６３は、外周１０４に沿ってセルエリア１０５を一巡する閉ループ形状となっている。
図２を参照して、半導体装置１００の内部構造を説明する。半導体装置１００は、シリコンカーバイド（以下、ＳｉＣと略す）が用いられた半導体装置である。図２に示すように、半導体基板１０２は、裏面側から表面側（図の下側から上側）に向けて、ｎ＋ドレイン領域１１１、ｎ−ドリフト領域１１２、ｐ−ボディ領域１４１の順に積層されている。ＳｉＣは、Ｓｉに比して不純物の拡散係数が小さいため、不純物拡散によりボディ領域１４１を形成することは困難である。よってボディ領域１４１は、エピタキシャル成長法により形成されている。エピタキシャル成長法では、半導体基板１０２の全面にボディ領域１４１が形成される。よって、終端エリア１０７においても、ドリフト領域１１２の表面にボディ領域が積層されている構造となる。
セルエリア１０５の構造について説明する。メイントレンチ１１３は、半導体基板１０２の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している。メイントレンチ１１３同士の間隔は均一である。各々のメイントレンチ１１３の側壁は、ゲート酸化膜で被覆されている。また各々のメイントレンチ１１３の底面は、酸化膜１７１ａが埋め込まれている。各々のメイントレンチ１１３には、ゲート酸化膜および酸化膜１７１ａによって半導体基板１０２から絶縁された状態で、ゲート電極１２２が埋め込まれている。ゲート電極１２２の材料は、ポリシリコンである。各々のゲート電極１２２は、ボディ領域１４１の表面からボディ領域１４１を貫通してドリフト領域１１２に達している。
半導体基板１０２の表面１０１において、メイントレンチ１１３に隣接する位置には、ｎ＋ソース領域１３１が形成されている。また、ソース領域１３１同士の間隙には、ｐ＋ボディコンタクト領域１３２が形成されている。ソース領域１３１とボディコンタクト領域１３２の表面には、ソース電極１３３が形成されている。ソース電極１３３はソース配線Ｓに接続されている。なお、終端トレンチ１６１によって取り囲まれた領域の外側には、ソース電極１３３が形成されていない。
ゲート電極１２２は、ゲート配線Ｇに接続されている。ゲート電極１２２にはゲート電圧が印加される。ゲート電極１２２は、ソース電極１３３とソース配線Ｓから絶縁されている。ゲート電圧は、セルエリア１０５に電流を流すか流さないかを制御するための電圧である。ｎ＋ドレイン領域１１１は、ドレイン配線Ｄに接続されている。ドレイン配線Ｄはプラスの電位に接続され、ソース配線Ｓは接地されて用いられる。セルエリア１０５内には、ソース領域１３１とボディ領域１４１とドリフト領域１１２とドレイン領域１１１とゲート電極１２２によって、縦型のパワーＭＯＳＦＥＴトランジスタ構造が形成されている。
終端エリア１０７の構造について説明する。終端エリア１０７には、終端トレンチ１６１〜１６３が形成されている。終端トレンチ１６１は、３重の終端トレンチの最内周側に配置されている。終端トレンチ１６２および１６３は、終端トレンチ１６１を取り囲んで、終端トレンチ１６１の外周側に配置されている。終端トレンチ１６１〜１６３の深さは、互いに同一とされている。またトレンチ１６１〜１６３の深さは、メイントレンチ１１３と同じ深さとされている。終端トレンチ１６１〜１６３は、半導体基板１０２の表面１０１からボディ領域１４１を貫通して、ドリフト領域１１２に達している。
終端トレンチ１６１の幅は、幅Ｗ１である。幅Ｗ１の値は、例えば、５〜２０（μｍ）の値とすることができる。終端トレンチ１６２および１６３の幅は、幅Ｗ２である。終端トレンチ１６２および１６３の幅Ｗ２は、終端トレンチ１６１の幅Ｗ１よりも狭い幅とされている。
終端トレンチ１６１の構造を説明する。終端トレンチ１６１の側壁および底面は、酸化膜１７１で被覆されている。また、終端トレンチ１６１の側壁および底面を被覆している酸化膜１７１の表面には、埋め込み電極１２４が形成されている。埋め込み電極１２４の材料は、ポリシリコンである。よって埋め込み電極１２４は、ゲート電極１２２と同一材料で形成されている。また埋め込み電極１２４は、ゲート配線Ｇに接続されている。よって埋め込み電極１２４には、ゲート電極１２２と同一のゲート電圧が印加されている。
終端トレンチ１６１の底面部に着目すると、ドリフト領域１１２の表面に、酸化膜１７１を介して埋め込み電極１２４が形成されている構造となっている。これにより、終端トレンチ１６１の底面部に、フィールドプレート構造が形成されている。また、終端トレンチ１６１は、半導体基板１０２の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している。よってフィールドプレート構造が、半導体基板１０２の表面１０１ではなく、ドリフト領域１１２近傍に形成されている。すなわち、埋め込み型のフィールドプレートが形成されている。
また、終端トレンチ１６１の底面における酸化膜１７１の厚さを厚さＴ１と定義する。同様に、メイントレンチ１１３の底面における酸化膜１７１ａの厚さを厚さＴ２と定義する。厚さＴ１は、厚さＴ２よりも薄くされている。これにより、フィールドプレート構造を、ゲート電極１２２より深い位置に形成することが可能となる。
また、埋め込み電極１２４の位置を説明する。終端トレンチ１６１の開口部周辺の半導体基板１０２上面には、チップ外側方向（終端エリア１０７方向）に端部１２４ａが形成されており、チップ内側方向（セルエリア１０５方向）に端部１２４ｂが形成されている。ここで、終端トレンチ１６１の側壁を被覆している酸化膜１７１の厚さを、厚さＴ１１と定義する。また、ボディ領域１４１ｂの表面を被覆している酸化膜１７１の厚さを、厚さＴ１２と定義する。また、終端トレンチ１６１におけるチップ外側方向の側壁の位置を、側壁位置Ｐ１と定義する。端部１２４ａの位置は、側壁位置Ｐ１よりもチップ内側方向（図２右側）とされることが好ましい。さらには、端部１２４ａの位置は、厚さＴ１１の範囲内とされることがより好ましい。
埋め込み電極１２４には電界が発生する。発生する電界は、端部１２４ｂ側に比して端部１２４ａ側がより高電界となる。端部１２４ａが側壁位置Ｐ１を越えてチップ外側方向（図２左側）に位置する場合には、埋め込み電極１２４に発生した電界は、ボディ領域１４１ｂの表面を被覆している酸化膜１７１にかかる。この場合、電界がかかる領域の酸化膜１７１の厚さは、厚さＴ１２と薄くなる。一方、端部１２４ａが側壁位置Ｐ１よりもチップ内側方向（図２右側）に位置する場合には、埋め込み電極１２４に発生した電界は、終端トレンチ１６１の側壁を被覆している酸化膜１７１にかかる。この場合、電界がかかる領域の酸化膜１７１の厚さは、終端トレンチ１６１の深さと同等となり、厚くなる。以上より、端部１２４ａの位置を側壁位置Ｐ１よりもチップ内側方向にすることで、電界がかかる領域の酸化膜１７１の厚さを厚くすることができるため、酸化膜１７１への電界集中を緩和することができる。これにより、終端エリア１０７の耐圧を向上させることが可能となる。
終端トレンチ１６２および１６３によって形成される、ＦＬＲ（Field Limiting Ring）構造を説明する。本願の半導体装置１００では、エピタキシャル成長法により、ボディ領域１４１がドリフト領域１１２表面の全面に形成されている。すると、終端エリア１０７においても、ドリフト領域１１２の表面にボディ領域１４１が積層されている。よって、終端エリア１０７を電気的に分離する必要がある。
終端トレンチ１６２および１６３は、セルエリア１０５を取り囲む形状を有して、終端エリア１０７に形成されている。また、終端トレンチ１６２および１６３は、ボディ領域１４１の表面からボディ領域１４１を貫通してドリフト領域１１２に達している。また、終端トレンチ１６２および１６３は、酸化膜１７１で充填されている。よって、終端トレンチ１６２および１６３により、終端エリア１０７を電気的に分離することができる。
また、終端トレンチ１６２および１６３が形成されることにより、ｐ型のボディ領域１４１ｂ、１４１ｃ、１４１ｄ（図２）が、終端トレンチ１６１の外周をリング状に取り囲むように残される。すると、リング状に残されたボディ領域１４１ｂ、１４１ｃ、１４１ｄを、ＦＬＲとして使用することが可能となる。
また、終端トレンチ１６１によって取り囲まれた領域の外側には、ソース電極１３３が形成されていない。よって、終端トレンチ１６１の外側に位置するボディ領域１４１ｂ、１４１ｃ、１４１ｄは、いずれの電極とも接続されていない状態となる。すなわち、終端エリア１０７を、周囲から絶縁されたフローティング状態とすることができる。
半導体装置１００の動作を説明する。半導体装置１００は、ソース配線Ｓが接地されてＧＮＤ電位に維持され、ドレイン配線Ｄに正の電圧が印加された状態で用いられる。ゲート電極１２２に正の電圧を加えると、ゲート電極１２２に向かい合う領域において、ボディ領域１４１ａが反転し、チャネルが形成され、ソース領域１３１とドレイン領域１１１の間が導通する。ゲート電極１２２に正の電圧を加えなければ、ソース領域１３１とドレイン領域１１１の間に電流が流れない。これにより半導体装置１００は、トランジスタ動作をする。
図９および図１０を用いて、埋め込み型のフィールドプレート構造による耐圧向上の効果を説明する。図９および図１０は、セルエリアと終端エリアの境界近傍の断面における、空乏層の広がりについてのシミュレーション結果である。
図９に示す半導体装置１００ｅは、終端エリア１０７ｅ（図９左側）に終端トレンチ１６２ｅが８本形成された構成を有している。終端トレンチ１６２ｅは、酸化膜が充填されているトレンチである。また、終端トレンチ１６２ｅ同士の間には、ＦＬＲとして機能するボディ領域１４１ｅが７つ形成されている。
一方、図１０の半導体装置１００ｆは、終端エリア１０７ｆ（図１０左側）の最内周に、終端トレンチ１６１ｆが形成された構成を有している。終端トレンチ１６１ｆは、埋め込みフィールドプレート構造を有するトレンチである。また、終端トレンチ１６１ｆの外周側に、終端トレンチ１６２ｆが５本形成されている。終端トレンチ１６２ｆは、酸化膜が充填されているトレンチである。また、終端トレンチ１６１ｆの外周側には、ＦＬＲとして機能するボディ領域１４１ｆが５つ形成されている。
また、本願では、ゲート電圧のスイッチオフ後、空乏層が伸びきった状態についてシミュレーションを行っている。また、半導体装置１００に逆バイアス電圧が印加されている場合についてシミュレーションを行っている。なお、半導体装置１００ｅと１００ｆにおいて、ドリフト層濃度、ドリフト層厚さ、トレンチ深さ、印加電圧などのその他のシミュレーション条件は同一条件とされている。よって、半導体装置１００ｅと１００ｆとの相違点は、終端トレンチ１６１ｆの有無である。
図９および図１０において、白抜きの領域が空乏層を表している。半導体装置１００ｆ（図１０）では、半導体装置１００ｅ（図９）に比して、空乏層が終端エリア１０７ｆ側へ広がっている。これは、図１０の半導体装置１００ｆでは、終端トレンチ１６１ｆの埋め込み型のフィールドプレート構造により、ドリフト領域１１２での空乏化が促進されるためである。そして空乏化している面積が広い程、ドレイン−ソース耐圧は高くなる。以上より、埋め込み型のフィールドプレートにより、ドリフト領域１１２に形成される空乏層を拡げて、電界集中を防止する効果が得られることが分かる。そして、セルエリア終端部近傍の耐圧が向上することが分かる。
本願の第１実施例に係る半導体装置１００の効果を説明する。例えば、半導体基板にＳｉＣを用いる場合には、バンドギャップがＳｉに比して大きいため、比誘電率が小さく、空乏層が広がりにくい。よって、ＳｉＣ製の半導体装置の表面にフィールドプレート構造を設けても、Ｓｉ製の半導体装置で得られるような耐圧向上効果を得ることが困難である。しかし本願の半導体装置１００では、埋め込み型のフィールドプレートを形成している。これにより、空乏層を広げたい領域の近傍に、フィールドプレートを形成することができる。よって、空乏層が広がりにくいＳｉＣを用いる場合においても、フィールドプレートにより、半導体中に形成される空乏層を拡げて、電界集中を防止する効果が得られる。よって、セルエリア１０５の終端部の耐圧を確実に確保することが可能となる。
また、終端トレンチ１６２および１６３が形成されることにより、ｐ型のボディ領域１４１ｂ、１４１ｃ、１４１ｄが、終端トレンチ１６１の外周をリング状に取り囲むように残される。すると、リング状に残されたボディ領域を、ＦＬＲとして使用することが可能となる。これにより、終端エリア１０７のドリフト領域１１２の表面にボディ領域１４１が積層されている構造であっても、ＦＬＲを形成することができる。よって、ＦＬＲにより、セルエリア終端部の電界緩和を行うことが可能となる。
次に、半導体装置１００の製造プロセスを図３ないし図８を用いて説明する。図３ないし図８は、図１のII−II線の断面図である。まず、ドリフト領域１１２上に、ボディ領域１４１をエピタキシャル成長により形成する。これにより、図３に示すような、ドリフト領域１１２上にエピタキシャル層のボディ領域１４１を有する半導体基板１０２が作製される。また、ソース領域１３１およびボディコンタクト領域１３２が形成される。
次に、この半導体基板１０２の表面１０１に、ＣＶＤ（Chemical Vapor Deposition）法によって酸化膜層を形成し、酸化膜層の上面にレジスト層を形成する。そしてフォトエッチング技術により、メイントレンチ１１３、終端トレンチ１６１〜１６３に対応した開口部を酸化膜層に形成する。なお、フォトエッチング技術とは、フォトリソグラフィからＲＩＥ等のエッチングまでの一連の処理を意味する。フォトエッチング技術では従来公知の方法を用いることができるため、ここでは詳細な説明を省略する。次に、酸化膜層をマスクとして、ボディ領域１４１およびドリフト領域１１２に対するドライエッチングを行う。これにより図４に示すように、セルエリア１０５に複数のメイントレンチ１１３が形成され、終端エリア１０７に終端トレンチ１６１〜１６３が形成される。また、メイントレンチ１１３、終端トレンチ１６１〜１６３は、全て同一の深さとされているため、これらのトレンチを同時に形成することができる。よって、終端トレンチ１６１〜１６３を形成するための追加工程は不要であるため、半導体装置１００の製造工程を簡略化することができる。
次に図５に示すように、ＣＶＤ法によって、半導体基板１０２の表面１０１の全面に、所定厚さの酸化膜１７１が堆積される。これにより、メイントレンチ１１３および終端トレンチ１６１〜１６３の内部に、酸化膜１７１が埋め込まれる。酸化膜１７１は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）、ＢＰＳＧ（Boron Phosphor Silicate Glass）、ＳＯＧ（Spin on Glass）を原料として用いても良い。
酸化膜１７１の膜厚の決め方を説明する。終端トレンチ１６２および１６３の幅Ｗ２は、終端トレンチ１６１の幅Ｗ１よりも狭くされている。また、メイントレンチ１１３の幅Ｗ３は、終端トレンチ１６１の幅Ｗ１よりも狭くされている。よって、酸化膜１７１の膜厚は、メイントレンチ１１３、終端トレンチ１６２および１６３が完全に埋まるが、終端トレンチ１６１が埋まりきらない厚さとすればよい。これにより、酸化膜１７１が充填されているメイントレンチ１１３、終端トレンチ１６２および１６３と、側壁および底面に酸化膜１７１が形成されている終端トレンチ１６１とを、１回の酸化膜形成工程で同時に形成することができる。
また、終端トレンチ１６１のセルエリア１０５側（図２右側）は、ソース電極１３３が存在するため、ソース電位となっている。一方、終端トレンチ１６１の終端エリア１０７側（図２左側）は、ソース電極１３３が存在しないため、高電位状態となっている。従って、酸化膜１７１の膜厚は、終端トレンチ１６１に発生する電界に耐えられる厚さであることが好ましい。酸化膜１７１の膜厚は、例えば、１（μｍ）の値としてもよい。次に、図６に示すように、半導体基板１０２の表面のうち、終端エリア１０７上にレジスト２０１を形成する。そして、レジスト２０１をマスクとして、酸化膜１７１のエッチングが行われる。これにより、セルエリア１０５内のボディ領域１４１の表面が露出される。また、メイントレンチ１１３内に充填されている酸化膜１７１ａの高さ調節が行なわれる。ここで、酸化膜１７１ａの高さは、後述するポリシリコン堆積工程において、メイントレンチ１１３に埋め込まれるゲート電極１２２の下端面が、ドリフト領域１１２とボディ領域１４１との界面の近傍に位置するような高さに調節されることが好ましい。また、終端エリア１０７の酸化膜１７１は、レジスト２０１により保護されるためエッチングが行われない。酸化膜１７１ａの高さ調節が終了すると、レジスト２０１が除去される。
図７に示すように、メイントレンチ１１３の壁面に、熱酸化工程によって熱酸化膜が形成される。これにより、ゲート酸化膜が形成される。
次に、半導体基板１０２の表面にポリシリコンが堆積される。そして、フォトエッチング技術により、メイントレンチ１１３および終端トレンチ１６１以外の部分のポリシリコンが除去される。よって図８に示すように、メイントレンチ１１３がポリシリコンで充填されることで、ゲート電極１２２が形成される。また終端トレンチ１６１の側壁および底面にポリシリコンが堆積されることで、埋め込み電極１２４が形成される。これにより、ゲート電極１２２と埋め込み電極１２４とを、１回の電極形成工程で同時に形成することができる。
ポリシリコンの膜厚の決め方を説明する。終端トレンチ１６１の開口幅Ｗ４は、メイントレンチ１１３の開口幅Ｗ５よりも広くされている。よって、ポリシリコンの膜厚は、メイントレンチ１１３が完全に埋まるが、終端トレンチ１６１が埋まりきらない厚さとすればよい。
なお、埋め込み電極１２４の形成時において、終端トレンチ１６１内部はポリシリコンで完全に充填されないため、溝部１２５が形成される。溝部１２５は、ＢＰＳＧ膜、又は、ＳＯＧ膜などにより埋め込めばよい。最後にソース電極およびドレイン電極を形成することにより、図２に示した半導体装置１００が完成される。
本願の半導体装置１００の製造プロセスにより得られる効果を説明する。本願の製造プロセスでは、複数のメイントレンチ１１３と、終端トレンチ１６１〜１６３とを１回のエッチング工程で同時に形成することができる。また、メイントレンチ１１３、終端トレンチ１６２および１６３を酸化膜で完全に埋め込む工程と、終端トレンチ１６１の側壁および底面に酸化膜を堆積させる工程とを、１回の酸化膜形成工程で同時に形成することができる。また、ゲート電極１２２と埋め込み電極１２４を、１回の電極形成工程で同時に形成することができる。よって、終端トレンチ１６１〜１６３を形成するための追加工程は不要であるため、半導体装置１００の製造工程を簡略化することができる。
第２実施例に係る半導体装置１００ｇを詳細に説明する。図１７に示すように、半導体装置１００ｇでは、終端トレンチ１６１の側壁および底面は、酸化膜１７１および層間絶縁層１７２で被覆されている。また、メイントレンチ１１３の上部が層間絶縁層１７２ｂで被覆されている。そして、終端トレンチ１６１の底面および側壁を被覆している層間絶縁層１７２の表面と、終端トレンチ１６１より内周側の領域のボディ領域１４１ａの表面と、メイントレンチ１１３を塞いでいる層間絶縁層１７２ｂの表面とを、連続して被覆するように、金属膜１７４が形成されている。また金属膜１７４は、ソース電極（不図示）と接続され、ソース電圧が印加されている。金属膜１７４の一例としては、アルミニウムが挙げられる。なお金属膜１７４には、アルミニウムを含んだ合金や銅など、各種の金属を使用することが可能である。
ゲート電圧が印加されるゲート電極１２２と、ソース電圧が印加される金属膜１７４は、層間絶縁層１７２ｂによって電気的に絶縁されている。層間絶縁層１７２ｂには、図１７の奥行き方向のいずれかの断面で、ゲート電極１２２の表面を露出させるコンタクトホールが形成されている。また、これらのコンタクトホールを介して、ゲート電極１２２に接続するゲート電極（不図示）が形成されている。
終端トレンチ１６１の構造を説明する。終端トレンチ１６１の側壁および底面は、酸化膜１７１および層間絶縁層１７２で被覆されている。また、終端トレンチ１６１の側壁および底面を被覆している層間絶縁層１７２の表面には、金属膜１７４が形成されている。なお、図１７に示す内部構造のその他の構造は、図２に示す内部構造と同様であるため、ここでは説明を省略する。
本願の第２実施例に係る半導体装置１００ｇの効果を説明する。終端トレンチ１６１の底面部に着目すると、ドリフト領域１１２の表面に、酸化膜１７１および層間絶縁層１７２を介して、埋め込み電極として機能する金属膜１７４が形成されている構造となっている。これにより、終端トレンチ１６１の底面部に、フィールドプレート構造を形成することができる。よって、第１実施例に係る半導体装置１００（図２）と同様にして、空乏層を広げたい領域の近傍に、フィールドプレートを形成することができる。よって、空乏層が広がりにくいＳｉＣを用いる場合においても、フィールドプレートにより、半導体中に形成される空乏層を拡げて、電界集中を防止する効果が得られる。
また、第２実施例に係る半導体装置１００ｇ（図１７）では、埋め込み電極として機能する金属膜１７４に、ソース電圧が印加される。ソース電圧は、一般的には安定した電位（グランド電位など）である。一方、ゲート電圧は、オン電位およびオフ電位の間で変動する電位である。よって、金属膜１７４にゲート電圧を印加する場合に比して、フィールドプレートの効果をより安定させることができる。
第３実施例に係る半導体装置１００ｂを詳細に説明する。
図１２に示すように、半導体装置１００ｂでは、終端トレンチ１６１の側壁および底面は、酸化膜１７１で被覆されている。また、終端トレンチ１６１の側壁および底面を被覆している酸化膜１７１の表面には、埋め込み電極１２４ｃが形成されている。埋め込み電極１２４ｃの材料は、ポリシリコンである。また埋め込み電極１２４ｃは、ゲート配線Ｇに接続されている。
埋め込み電極１２４ｃの形成位置を説明する。埋め込み電極１２４ｃには、端部１２４ｄが形成されている。ここで、半導体装置１００ｂを垂直上方から観測したときに、終端トレンチ１６１のチップ外側方向（終端エリア１０７方向）の側壁に被覆されている酸化膜１７１の表面の位置を、位置Ｐ２と定義する。端部１２４ｄの位置は、位置Ｐ２よりもチップ内側方向に位置している。そして埋め込み電極１２４ｃは、端部１２４ｄよりもチップ内側方向（セルエリア１０５方向）の領域に形成されている。
また、終端トレンチ１６１の側壁に形成されている埋め込み電極１２４ｃの表面と、終端トレンチ１６１の底面に形成されている埋め込み電極１２４ｃの表面および端部１２４ｄと、端部１２４ｄよりもチップ外側方向の領域において終端トレンチ１６１の底面を被覆している酸化膜１７１の表面と、終端トレンチ１６１よりもチップ外側方向の領域における半導体基板１０２の表面１０１とが、層間絶縁層１７２で被覆されている。層間絶縁層１７２は、基板と配線との間に形成される絶縁層である。層間絶縁層１７２の一例としては、ＢＰＳＧ膜が挙げられる。
位置Ｐ２と、埋め込み電極１２４ｃの端部１２４ｄとの間には、埋め込み電極１２４ｃが被覆されていないことで、トレンチ形状の領域が形成されている。そして、位置Ｐ２から埋め込み電極１２４ｃの端部１２４ｄまでの距離Ｄ５は、当該トレンチ形状の領域が層間絶縁層１７２によってボイドが存在しない状態で埋められるように決定すればよい。具体的には、距離Ｄ５は、層間絶縁層１７２のステップカバレッジによって決定される。ステップカバレッジは、トレンチの底面に被覆される層間絶縁層１７２の厚さに対する、トレンチの側壁に被覆される層間絶縁層１７２厚さの割合である。典型的な層間絶縁層１７２では、ステップカバレッジが１００％であり、トレンチの底面および側壁に被覆される膜厚が等しいと考えられる。この場合、終端トレンチ１６１の底面に位置する埋め込み電極１２４ｃを被覆している層間絶縁層１７２の厚さを厚さＴ２１と定義すると、距離Ｄ５は、厚さＴ２１の２倍とすることが好ましい。なお、ステップカバレッジが低くなる（トレンチ底面の被覆厚さよりもトレンチ側壁の被覆厚さが薄くなる）場合には、ステップカバレッジに応じて距離Ｄ５が決定される。例えば、ステップカバレッジが８０（％）の場合には、距離Ｄ５は、厚さＴ２１の１．６倍とすればよい。これにより、電界強度を緩和する効果をより高めることができる。
また、終端トレンチ１６１のチップ外側方向の側壁を被覆している酸化膜１７１および層間絶縁層１７２を合計した厚さを、厚さＴ２２と定義する。厚さＴ２２は、厚さＴ１（終端トレンチ１６１の底面における酸化膜１７１の厚さ）および厚さＴ１１（終端トレンチ１６１の側壁を被覆している酸化膜１７１の厚さ）よりも厚くされている。なお、図１２に示す内部構造のその他の構造は、図２に示す内部構造と同様であるため、ここでは説明を省略する。
本願の第３実施例に係る半導体装置１００ｂの効果を説明する。
半導体装置１００ｂをオフしたときに、ゲート電極１２２に印加される電位と同電位の電位が埋め込み電極１２４ｃに印加されると、終端トレンチ１６１のチップ外側方向の側壁を被覆している絶縁層に電界が集中する。
しかし、本願の半導体装置１００ｂでは、層間絶縁層１７２が被覆されている分だけ、終端トレンチ１６１のチップ外側方向の側壁部分の絶縁層の厚さが厚くされている。すなわち、終端トレンチ１６１のチップ外側方向の側壁部分の絶縁層（酸化膜１７１および層間絶縁層１７２）の厚さＴ２２が、厚さＴ１および厚さＴ１１よりも厚くされている。これにより、終端トレンチ１６１のチップ外側方向の側壁を被覆している絶縁層への電界強度を緩和することができる。よって、終端エリア１０７の耐圧を向上させることが可能となる。
また、層間絶縁層１７２は、半導体装置１００ｂに配線等を作成するために必須の膜である。そして本願の半導体装置１００ｂでは、層間絶縁層１７２を、終端トレンチ１６１のチップ外側方向の側壁部分の絶縁層としても使用している。よって、終端トレンチ１６１のチップ外側方向の側壁の絶縁層を厚くするために、専用の工程を追加する必要がないため、半導体装置１００ｂの製造工程を簡略化することができる。
また、位置Ｐ２から、埋め込み電極１２４ｃの端部１２４ｄまでの間には、埋め込み電極１２４ｃが被覆されていない領域が形成されている。そして、本願に開示される半導体装置１００ｂでは、位置Ｐ２と端部１２４ｄとの間の距離Ｄ５が、厚さＴ２１の２倍とされている。これにより、位置Ｐ２と端部１２４ｄとの間の領域に層間絶縁層１７２が埋め込まれる際に、ボイドが形成されにくくすることができる。よって、絶縁層への電界強度を緩和する効果をより高めることができる。
また、絶縁層の膜厚が厚くなるほど、電界を緩和する能力が高くなる。しかし、終端トレンチ１６１に直接被覆されている絶縁層が厚くなるほど、終端トレンチ１６１にかかる応力が大きくなってしまう。本願に開示される半導体装置１００ｂでは、終端トレンチ１６１のチップ外側方向の側壁に直接被覆されている絶縁層の厚さＴ２２のみが、底面部分に直接被覆されている酸化膜１７１の厚さＴ１、および、チップ内側方向の側壁に直接被覆されている酸化膜１７１の厚さＴ１１よりも厚くされている。よって、電界が集中する部分の絶縁層の厚さのみを厚くして電界緩和を行うとともに、電界が集中しない部分については絶縁層を薄くして応力を小さくすることができる。よって、電界を緩和することと、応力を小さくすることを、両立することが可能となる。
第４実施例に係る半導体装置１００ｃを詳細に説明する。図１４に示すように、終端トレンチ１６１の底面に位置するドリフト領域１１２には、拡散層２６１が形成されている。後述するように、拡散層２６１は、電界緩和を行うための拡散層である。拡散層２６１には、端部２６１ａおよび端部２６１ｂが形成されている。端部２６１ａは、側壁位置Ｐ１（終端トレンチ１６１におけるチップ外側方向の側壁の位置）よりもチップ外側方向に位置している。また、終端トレンチ１６１におけるチップ内側方向の側壁の位置を、側壁位置Ｐ３と定義する。端部２６１ｂは、側壁位置Ｐ３よりもチップ外側方向に位置している。これにより、半導体装置１００ｃを垂直上方から観測したときに、角部Ｃ１（終端トレンチ１６１の底面と終端トレンチ１６１のチップ外側方向の側壁との接合部）が覆われるように、拡散層２６１が形成されている。
また、互いに隣接する終端トレンチ１６２と１６３との間に存在するドリフト領域１１２に、ｐ型の拡散層２６３が形成されている。拡散層２６３は、ボディ領域１４１ｃと分離している。また、拡散層２６３の端部２６３ａは、終端トレンチ１６２および１６３の底面よりも深い位置とされている。また、終端トレンチ１６１と、終端トレンチ１６１に隣接する終端トレンチ１６２との間に存在するドリフト領域１１２に、ｐ型の拡散層２６２が形成されている。拡散層２６２は、ボディ領域１４１ｂと分離している。また拡散層２６２は、拡散層２６１とも分離している。後述するように、拡散層２６２および２６３は、終端エリア１０７の耐圧を向上させるための拡散層である。なお、図１４に示す内部構造のその他の構造は、図２に示す内部構造と同様であるため、ここでは説明を省略する。
図１３の半導体装置１００ｃの平面図を用いて、拡散層２６１〜２６３のレイアウトを説明する。拡散層２６１は、終端トレンチ１６１のチップ外側方向の側壁に沿って伸びるように形成されている。また拡散層２６２は、終端トレンチ１６１と１６２との間を、終端トレンチ１６１に沿って伸びるように形成されている。また拡散層２６３は、終端トレンチ１６２と１６３との間を、終端トレンチ１６２に沿って伸びるように形成されている。拡散層２６１〜２６３は、外周１０４に沿ってセルエリア１０５を一巡する閉ループ形状に形成されている。
拡散層２６１が形成されていることにより得られる効果を説明する。半導体装置１００ｂをオフすると、終端トレンチ１６１のチップ外側方向の側壁を被覆している酸化膜１７１に電界が集中する。本願に開示される半導体装置１００ｃでは、拡散層２６１とドリフト領域１１２とのＰＮ接合部での空乏層が、ドリフト領域１１２側に大きく伸びることになる。よって、ドレイン電圧の影響による高電圧が、終端トレンチ１６１のチップ外側方向側壁に被覆されている酸化膜１７１に入り込み難くなる。これにより、終端トレンチ１６１の側壁に被覆されている酸化膜１７１における電界集中を、緩和することが可能となる。
また、電界は、終端トレンチ１６１の底面と終端トレンチ１６１のチップ外側方向の側壁との接合部である角部Ｃ１に、特に集中する。本願に開示される半導体装置１００ｃでは、当該角部Ｃ１を覆うように、拡散層２６１が形成されている。よって、終端トレンチ１６１の角部Ｃ１における電界集中を、効果的に緩和することが可能となる。
また、拡散層２６２および２６３が形成されていることにより得られる効果を説明する。半導体装置１００ｃでは、終端トレンチ１６２および１６３が形成されていることで、リング状に残されたボディ領域１４１ｂ、１４１ｃ、１４１ｄが、ＦＬＲとして使用されている。そして、拡散層２６２および２６３が形成されていることで、拡散層２６２および２６３とドリフト領域１１２とのＰＮ接合部での空乏層が、ドリフト領域１１２側に伸びている。これにより、セルエリア１０５の周辺部から延伸する空乏層をＦＬＲの外側に広げる効果を、より高めることができる。よって、終端エリア１０７の耐圧を、より確実に確保することが可能となる。
また、拡散層２６１が、終端トレンチ１６１よりチップ内側方向の領域に存在するボディ領域１４１ａと接触するように形成されてしまうと、空乏層が拡散層２６１を起点として延伸することになる。この場合、終端トレンチ１６１の埋め込み電極１２４よりもチップ外側に位置している、拡散層２６１の端部２６１ａの近傍を起点として、空乏層が延伸することになる。すると、セルエリア１０５の周辺部から延伸する空乏層をＦＬＲの外側に広げるという、終端トレンチ１６１のフィールドプレート構造の効果が得られにくくなる。しかし、本願に開示される半導体装置１００ｃでは、拡散層２６１の端部２６１ｂが、側壁位置Ｐ３よりもチップ外側方向に位置している。これにより、拡散層２６１が、ボディ領域１４１ａと接触して形成されてしまう事態を確実に防止することができる。よって、終端トレンチ１６１のフィールドプレートの効果を十分に得ることが可能となる。
また、本願に開示される半導体装置では、拡散層２６２、２６３がボディ領域１４１ｂ、１４１ｃと分離していることで、両者が接触している場合と比して、ドリフト領域１１２内のより深い位置に拡散層２６２および２６３を形成することができる。すると、拡散層２６２および２６３とドリフト領域１１２とのＰＮ接合部での空乏層を、ドリフト領域１１２側により深く伸ばすことができる。よって、セルエリア１０５の周辺部から延伸する空乏層をＦＬＲの外側に広げる効果を、さらに高めることができる。また、拡散層２６３の端部２６３ａに示すように、終端トレンチ１６２および１６３の底面よりも端部２６３ａが深い位置に存在すると、空乏層をＦＬＲの外側に広げる効果をさらに高めることができるとともに、終端トレンチ１６２および１６３の底部への電界集中をさらに緩和することができる。
次に、半導体装置１００ｂにおける、拡散層２６１〜２６３の製造プロセスを図１５および図１６を用いて説明する。まず、ドレイン領域１１１の表面に、エピタキシャル成長法によってドリフト領域１１２が形成される。また、ドリフト領域１１２の表面に、マスク層２１０が形成される。そしてフォトエッチング技術により、拡散層２６１〜２６３に対応した開口部が、マスク層２１０に形成される。次に、マスク層２１０をマスクとして、イオン注入を行う。これにより、図１５に示すように、ドリフト領域１１２に拡散層２６１〜２６３が形成された半導体基板１０２が作製される。
その後、マスク層２１０が剥離される。そして、ドリフト領域１１２上に、ボディ領域１４１をエピタキシャル成長により形成する。これにより、図１６に示す半導体基板１０２が作製される。なお、図１６以降の製造プロセスは、図４ないし図８の製造プロセスと同様であるため、ここでは詳細な説明は省略する。
ＳｉＣは、Ｓｉに比して不純物の拡散係数が小さい。よってＳｉＣでは、イオン注入によって、基板表面から深い位置に拡散層を形成することが困難である。本願の製造プロセスでは、ドリフト領域１１２の表面からイオン注入を行って拡散層２６１〜２６３を形成した後に、ドリフト領域１１２表面にボディ領域１４１をエピタキシャル成長により形成する。よって、ボディ領域１４１の表面からイオン注入を行う場合に比して、基板表面からより深い位置に拡散層を形成することが可能となる。
また、メイントレンチ１１３の底面に位置するドリフト領域１１２に、拡散層を作成する場合がある。この場合には、複数のメイントレンチ１１３の底部に拡散層を作成する工程において、拡散層２６１〜２６３を同時に形成することができる。よって、拡散層２６１〜２６３を形成するための追加工程は不要となり、半導体装置１００ｂの製造工程を簡略化することができる。
第５実施例に係る半導体装置１００ｈを詳細に説明する。図１８に示すように、半導体装置１００ｈでは、終端トレンチ１６１の側壁および底面は、酸化膜１７１および層間絶縁層１７２で被覆されている。また、メイントレンチ１１３の上部が層間絶縁層１７２ｂで被覆されている。そして、終端トレンチ１６１と、終端トレンチ１６１より内周側の領域のボディ領域１４１ａの表面と、メイントレンチ１１３を塞いでいる層間絶縁層１７２ｂの表面とを、連続して被覆するように、金属膜１７４が形成されている。また金属膜１７４は、ソース電極（不図示）と接続され、ソース電圧が印加されている。
終端トレンチ１６１における、金属膜１７４の形成位置を説明する。金属膜１７４には、端部１７４ｄが形成されている。ここで、半導体装置１００ｈを垂直上方から観測したときに、終端トレンチ１６１のチップ外側方向（終端エリア１０７方向）の側壁に被覆されている層間絶縁層１７２の表面の位置を、位置Ｐ４と定義する。端部１７４ｄの位置は、位置Ｐ４よりもチップ内側方向に位置している。
また、終端トレンチ１６１の側壁に形成されている金属膜１７４の表面と、終端トレンチ１６１の底面に形成されている金属膜１７４の表面および端部１７４ｄと、端部１２４ｄよりもチップ外側方向の領域において終端トレンチ１６１の底面を被覆している層間絶縁層１７２の表面とが、絶縁層１７５で被覆されている。絶縁層１７５は、半導体装置１００ｈの表面を外的な損傷から保護するための層である。絶縁層１７５の一例としては、ポリイミド膜が挙げられる。なお、図１８に示す内部構造のその他の構造は、図１７に示す内部構造と同様であるため、ここでは説明を省略する。
本願の第５実施例に係る半導体装置１００ｈの効果を説明する。本願の半導体装置１００ｈでは、絶縁層１７５が被覆されている分だけ、終端トレンチ１６１のチップ外側方向の側壁部分の絶縁層の厚さが厚くされている。すなわち、終端トレンチ１６１のチップ外側方向の側壁部分の絶縁層（酸化膜１７１、層間絶縁層１７２および絶縁層１７５）の厚さＴ３２が、厚さＴ１および厚さＴ３１よりも厚くされている。これにより、終端トレンチ１６１のチップ外側方向の側壁を被覆している絶縁層への電界強度を緩和することができる。よって、終端エリア１０７の耐圧を向上させることが可能となる。
なお、第５実施例に係る半導体装置１００ｈのその他の効果は、第３実施例に係る半導体装置１００ｂ（図１２）と同様であるため、ここでは詳細な説明を省略する。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本願に係る半導体装置の変形例を、図１１に示す。図１１において、終端トレンチ１６１と１６２の間の領域を、領域Ａ１と定義する。また、終端トレンチ１６２と１６３の間の領域を、領域Ａ２と定義する。また領域Ａ１およびＡ２の幅を、それぞれ終端トレンチ間距離Ｄ１およびＤ２と定義する。同様に、終端トレンチ１６１とメイントレンチ１１３との間の領域を、領域Ａ３と定義する。また、メイントレンチ１１３間の領域を、領域Ａ４と定義する。また領域Ａ３およびＡ４の幅を、それぞれメイントレンチ間距離Ｄ３およびＤ４と定義する。図１１に示す半導体装置では、終端トレンチ間距離Ｄ１およびＤ２が、メイントレンチ間距離Ｄ３およびＤ４よりも狭くされている。
領域Ａ３およびＡ４では、ボディ領域１４１ａの表面にボディコンタクト領域１３２が形成されている。一方、領域Ａ１およびＡ２では、ボディ領域１４１ｂおよび１４１ｃには、何れの領域も形成されていない。よって、領域Ａ１およびＡ２の方が、ボディコンタクト領域１３２が形成されている領域Ａ３およびＡ４よりも、半導体中に形成される空乏層が拡がりにくい。そこで、終端トレンチ間距離Ｄ１およびＤ２を、メイントレンチ間距離Ｄ３およびＤ４よりも狭くすることにより、領域Ａ１およびＡ２で空乏層を拡がり易くし、ドレイン−ソース耐圧を向上させる。これにより、終端エリア１０７の耐圧を向上させることが可能となる。
終端トレンチ１６１の側壁を被覆している絶縁層の膜厚のみを厚くする方法は、様々な方法が挙げられる。例えば、図５のフローにおいて、半導体基板１０２の表面１０１の全面に酸化膜１７１を堆積した後に、ＲＩＥ等の異方性エッチングを追加するとしてもよい。これにより、終端トレンチ１６１の側壁を被覆している酸化膜１７１の厚さを一定に維持しながら、終端トレンチ１６１の底面を被覆している酸化膜１７１や半導体基板１０２の表面１０１を被覆している酸化膜１７１の厚さのみをエッチバックにより薄くすることができる。
また、ドリフト領域１１２に拡散層２６１〜２６３を作成する方法は、各種の方法がある。例えば、ドリフト領域１１２の表面に、エピタキシャル成長法によって拡散層を形成する。そして、フォトエッチング技術により、拡散層２６１〜２６３に対応した形状に拡散層をパターニングする。その後、エピタキシャル成長法によって、ドリフト領域１１２を再度形成することによって、ドリフト領域１１２に拡散層２６１〜２６３を作成することができる。
また、拡散層２６１〜２６３の全てが形成されている必要はなく、拡散層２６１のみが形成されていてもよい。また、拡散層２６２と２６３とは、何れか一方のみが形成されていてもよい。また拡散層２６２および２６３のそれぞれは、ボディ領域１４１ｂおよび１４１ｃと接触していてもよい。
また、第３実施例で説明した技術と、第４実施例で説明した技術は、同時に実施することが可能である。これにより、半導体装置の耐圧をより高めることができる。
使用される半導体はＳｉＣに限らない。ＧａＮ、ＧａＡｓ等の他の種類の半導体であってもよい。また、本実施形態はパワーＭＯＳＦＥＴ構造について説明したが、この形態に限られない。本願の技術をＩＧＢＴ構造に適用しても、同様の効果を得ることができる。
また本願の半導体装置１００では、埋め込み型のフィールドプレート構造を有する終端トレンチ１６１が１本形成されているが、この数に限られない。終端トレンチ１６１の数を増加させるほど、耐圧を向上させることができる。また本願の半導体装置１００では、酸化膜１７１が充填されている終端トレンチ１６２および１６３が２本形成されているが、この数に限られない。終端トレンチ１６２および１６３の数を増加させるほど、耐圧を向上させることができる。一方、終端トレンチ１６１〜１６３の数を増加させるほど、終端エリア１０７のスペースが広くなり、半導体装置１００全体のコンパクト化の妨げとなる。よって、終端トレンチ１６１〜１６３の数は、必要な耐圧に合わせて決定することが好ましい。
また、各半導体領域については、Ｐ型とＮ型とを入れ替えてもよい。また、絶縁領域については、酸化膜に限らず、窒化膜等の他の種類の絶縁膜でもよいし、複合膜でもよい。
なお、一枚の半導体基板に一個の半導体装置１００のみが形成されるとは限られない。一枚の半導体基板に複数個の半導体装置１００が形成されることもある。あるいは一枚の半導体基板に半導体装置１００とその他の半導体装置が一緒に形成されることもある。この場合の終端エリア１０７は、半導体装置１００を形成するセルアリア１０５を取り囲む範囲であり、必ずしも半導体基板の外周に沿って伸びる範囲であるとは限られない。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１００： 半導体装置
１０１： 表面
１０２： 半導体基板
１０４： 外周
１０５： セルエリア
１０７： 終端エリア
１１１： ドレイン領域
１１２： ドリフト領域
１１３： メイントレンチ
１２２： ゲート電極
１２４：埋め込み電極
１３３： ソース電極
１４１： ボディ領域
１６１〜１６３ 終端トレンチ
１７１ 酸化膜
Ｄ ： ドレイン配線
Ｓ ： ソース配線
Ｇ ： ゲート配線

Claims (20)

  1. セルエリアと、そのセルエリアを取囲んでいる終端エリアを有するＳｉＣの半導体基板を備えており、
    セルエリアには、複数のメイントレンチが形成されており、
    終端エリアには、セルエリアを取囲んでいる１又は複数の終端トレンチが形成されており、
    １又は複数の終端トレンチは、その最内周側に第１の終端トレンチを有しており、
    第１の終端トレンチより内周側の領域の半導体基板では、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    メイントレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達すると共に、その内部にゲート電極が形成されており、
    第１の終端トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
    第１の終端トレンチの側壁および底面は第１の絶縁層で被覆されており、
    第１の絶縁層のうち少なくとも第１の終端トレンチの底面を被覆する部分の表面の少なくとも一部が導電層で被覆されており、
    少なくともゲート電極にオン電位が印加されていない期間において、ゲート電極またはソース電極に印加される電位と同電位の電位が導電層に印加されている
    ことを特徴とする半導体装置。
  2. 終端エリアには、セルエリアを取囲んでいる複数の終端トレンチが形成されており、
    その複数の終端トレンチは、最内周側に配置される第１の終端トレンチと、その第１の終端トレンチの外周側に配置される１又は複数の第２の終端トレンチを有しており、
    第１の終端トレンチの外周側の領域の半導体基板でも、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    第２の終端トレンチは、第１の終端トレンチの外周を取り囲んでおり、第１の終端トレンチよりも狭い幅を有し、ボディ領域の表面からボディ領域を貫通してドリフト領域に達しており、その内部が絶縁体で充填されていることを特徴とする請求項１に記載の半導体装置。
  3. メイントレンチの底面を被覆している第２の絶縁層をさらに備え、
    第１の絶縁層の底面を被覆する部分の厚さは、第２の絶縁層の厚さよりも薄くされていることを特徴とする請求項１または２に記載の半導体装置。
  4. 半導体基板の表面に臨む範囲に形成されており、メイントレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第２導電型の半導体領域と、
    ボディ領域の表面に形成されているとともに、前記半導体領域に導通しているコンタクト領域とをさらに備え、
    第１の終端トレンチによって取り囲まれた領域の外側にはコンタクト領域が形成されていないことを特徴とする請求項１ないし３の何れか１項に記載の半導体装置。
  5. 第１の終端トレンチと第２の終端トレンチの深さは同一とされていることを特徴とする請求項２に記載の半導体装置。
  6. 第１の終端トレンチと第１の終端トレンチに隣接する終端トレンチとの間の第１のトレンチ間距離は、
    第１の終端トレンチと第１の終端トレンチに隣接するメイントレンチとの間の第２のトレンチ間距離よりも狭くされていることを特徴とする請求項４に記載の半導体装置。
  7. 第３の絶縁層によってメイントレンチの上部が塞がれており、
    導電層はアルミニウムを含んでおり、
    導電層は、第１の終端トレンチの底面および側壁を被覆している第１の絶縁層の表面と、第１の終端トレンチより内周側の領域のボディ領域の表面と、メイントレンチを塞いでいる第３の絶縁層の表面とを、連続して被覆しており、
    導電層には、ソース電極に印加される電位と同電位の電位が印加されていることを特徴とする請求項１ないし６の何れか１項に記載の半導体装置。
  8. 第１の終端トレンチの外周側の側壁を被覆している第１の絶縁層の厚さは、第１の終端トレンチの内周側の側壁および底面を被覆している第１の絶縁層の厚さよりも厚くされていることを特徴とする請求項１ないし７の何れか１項に記載の半導体装置。
  9. 第１の絶縁層は、下層絶縁層および上層絶縁層を備えており、
    第１の終端トレンチの側壁および底面は下層絶縁層で被覆されており、
    導電層には、第１の端部が形成されており、
    導電層は第１の端部よりも内周側の領域に形成されており、
    第１の端部の位置は、前記半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面の位置よりも内周側に位置しており、
    第１の終端トレンチの側壁を被覆している下層絶縁層の表面と、下層絶縁層の表面を被覆している導電層の表面および側壁と、導電層の第１の端部よりも外周側の領域において第１の終端トレンチの底面を被覆している下層絶縁層の表面と、が上層絶縁層で被覆されていることを特徴とする請求項１ないし８の何れか１項に記載の半導体装置。
  10. 第１の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第１の端部までの距離は、第１の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第１の端部までの領域が、導電層を被覆している上層絶縁層によって、ボイドが存在しない状態で埋められる距離であることを特徴とする請求項９に記載の半導体装置。
  11. 第１の終端トレンチの外周側の側壁に被覆されている下層絶縁層の表面から導電層の第１の端部までの距離は、導電層を被覆している上層絶縁層の厚さの２倍であることを特徴とする請求項１０に記載の半導体装置。
  12. 第３の絶縁層によってメイントレンチの上部が塞がれており、
    導電層はアルミニウムを含んでおり、
    導電層には、第１の端部が形成されており、
    導電層は第１の端部よりも内周側の領域に形成されており、
    第１の端部の位置は、前記半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面の位置よりも内周側に位置しており、
    導電層は、第１の終端トレンチの底面および側壁を被覆している第１の絶縁層の表面と、第１の終端トレンチより内周側の領域のボディ領域の表面と、メイントレンチを塞いでいる第３の絶縁層の表面とを、連続して被覆しており、
    導電層には、ソース電極に印加される電位と同電位の電位が印加されており、
    第１の終端トレンチの側壁を被覆している第１の絶縁層の表面と、第１の絶縁層の表面を被覆している導電層の表面および側壁と、導電層の第１の端部よりも外周側の領域において第１の終端トレンチの底面を被覆している第１の絶縁層の表面と、が第４の絶縁層で被覆されていることを特徴とする請求項１ないし８の何れか１項に記載の半導体装置。
  13. 第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面から導電層の第１の端部までの距離は、第１の終端トレンチの外周側の側壁に被覆されている第１の絶縁層の表面から導電層の第１の端部までの領域が、導電層を被覆している第４の絶縁層によって、ボイドが存在しない状態で埋められる距離であることを特徴とする請求項１２に記載の半導体装置。
  14. 第１の終端トレンチの開口部周辺における半導体基板の表面には、導電層の第２の端部が形成されており、
    第１の終端トレンチの外周側に存在する導電層の第２の端部の位置は、前記半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁の位置よりも内周側に位置していることを特徴とする請求項１ないし８の何れか１項に記載の半導体装置。
  15. 第１の終端トレンチの底面に位置するドリフト領域の少なくとも一部に、第１導電型の第１の拡散層が形成されていることを特徴とする請求項１ないし１４の何れか１項に記載の半導体装置。
  16. 第２の終端トレンチは複数備えられており、
    互いに隣接する第２の終端トレンチ間に存在するドリフト領域の少なくとも一部に、第１導電型の第２の拡散層が形成されていることを特徴とする請求項２ないし１５の何れか１項に記載の半導体装置。
  17. 第１の拡散層は、第３の端部を有しており、
    第１の拡散層は第３の端部よりも内周側の領域に形成されており、
    第３の端部の位置は、前記半導体装置を垂直上方から観測したときに、第１の終端トレンチの外周側の側壁の位置よりも外周側に位置していることを特徴とする請求項１５または１６の何れか１項に記載の半導体装置。
  18. 第１の拡散層は、第４の端部を有しており、
    第１の拡散層は第４の端部よりも外周側の領域に形成されており、
    第４の端部の位置は、前記半導体装置を垂直上方から観測したときに、第１の終端トレンチの内周側の側壁の位置よりも外周側に位置していることを特徴とする請求項１５ないし１７の何れか１項に記載の半導体装置。
  19. セルエリアと、そのセルエリアを取囲んでいる終端エリアを有する半導体基板を備えており、
    セルエリアには、複数のメイントレンチが形成されており、
    終端エリアには、セルエリアを取囲んでいる１又は複数の終端トレンチが形成されており、
    １又は複数の終端トレンチは、その最内周側に第１の終端トレンチを有しており、
    第１の終端トレンチより内周側の領域の半導体基板では、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体装置を製造する方法であって、
    第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している複数のメイントレンチをセルエリアに形成するとともに、半導体基板の表面からボディ領域を貫通してドリフト領域に達している１又は複数の終端トレンチをセルエリアを取り囲むように形成するトレンチ形成工程と、
    半導体基板の表面に所定厚さの絶縁膜を形成する絶縁膜形成工程と、
    セルエリア内の絶縁膜を選択的に所定量エッチングするエッチング工程と、
    メイントレンチ内部および第１の終端トレンチ内部に選択的に導電層を形成する導電層形成工程と、
    を備えることを特徴とする半導体装置の製造方法。
  20. トレンチ形成工程は、第１の終端トレンチを形成すると共に、第１の終端トレンチの外周を取り囲んでおり、第１の終端トレンチよりも狭い幅を有し、ボディ領域の表面からボディ領域を貫通してドリフト領域に達している第２の終端トレンチを形成し、
    絶縁膜形成工程で形成される絶縁膜の所定厚さは、第２の終端トレンチが絶縁膜で完全に充填されると共に、第１の終端トレンチが絶縁膜で完全に充填されない厚さであることを特徴とする請求項１９に記載の半導体装置の製造方法。
JP2010275477A 2010-06-11 2010-12-10 半導体装置および半導体装置の製造方法 Active JP5633992B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010275477A JP5633992B2 (ja) 2010-06-11 2010-12-10 半導体装置および半導体装置の製造方法
PCT/JP2011/062723 WO2011155394A1 (ja) 2010-06-11 2011-06-02 半導体装置および半導体装置の製造方法
US13/703,284 US8952430B2 (en) 2010-06-11 2011-06-02 Semiconductor device and method for manufacturing semiconductor device
DE112011101964.5T DE112011101964B4 (de) 2010-06-11 2011-06-02 Halbleitereinrichtung und Verfahren zum Herstellen der Halbleitereinrichtung
CN201180028874.2A CN102947937B (zh) 2010-06-11 2011-06-02 半导体装置及半导体装置的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010133800 2010-06-11
JP2010133800 2010-06-11
JP2010275477A JP5633992B2 (ja) 2010-06-11 2010-12-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012019188A true JP2012019188A (ja) 2012-01-26
JP5633992B2 JP5633992B2 (ja) 2014-12-03

Family

ID=45098002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010275477A Active JP5633992B2 (ja) 2010-06-11 2010-12-10 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8952430B2 (ja)
JP (1) JP5633992B2 (ja)
CN (1) CN102947937B (ja)
DE (1) DE112011101964B4 (ja)
WO (1) WO2011155394A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2650920A1 (en) * 2012-04-13 2013-10-16 Taiwan Semiconductor Co., Ltd. Trenched semiconductor structure
EP2650921A1 (en) * 2012-04-13 2013-10-16 Taiwan Semiconductor Co., Ltd. Semiconductor structure comprising active region trenches arranged in a dispersed manner
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US9196720B2 (en) 2013-01-31 2015-11-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
US9356140B2 (en) 2012-06-08 2016-05-31 Toyoda Gosei Co., Ltd. Semiconductor device
JP2018046139A (ja) * 2016-09-14 2018-03-22 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2018078283A (ja) * 2014-12-22 2018-05-17 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置
JP2018200919A (ja) * 2017-05-25 2018-12-20 富士電機株式会社 半導体装置及びその製造方法
JP2021114529A (ja) * 2020-01-17 2021-08-05 富士電機株式会社 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640456B2 (en) 2013-03-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Support structure for integrated circuitry
JP6160477B2 (ja) * 2013-12-25 2017-07-12 トヨタ自動車株式会社 半導体装置
JP6231396B2 (ja) * 2014-02-10 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6231422B2 (ja) * 2014-04-09 2017-11-15 トヨタ自動車株式会社 半導体装置
US9773863B2 (en) * 2014-05-14 2017-09-26 Infineon Technologies Austria Ag VDMOS having a non-depletable extension zone formed between an active area and side surface of semiconductor body
US10468479B2 (en) 2014-05-14 2019-11-05 Infineon Technologies Austria Ag VDMOS having a drift zone with a compensation structure
US9698256B2 (en) * 2014-09-24 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Termination of super junction power MOSFET
EP3155664B1 (en) 2014-10-13 2019-04-03 Ideal Power Inc. Field plates on two opposed surfaces of a double-base bidirectional bipolar transistor; devices and methods for switching
CN104377245A (zh) * 2014-11-26 2015-02-25 张家港凯思半导体有限公司 一种沟槽型mos器件及其制造方法和终端保护结构
CN104600119A (zh) * 2015-01-09 2015-05-06 无锡新洁能股份有限公司 能实现电流双向流通的功率mosfet器件及其制造方法
WO2017104516A1 (ja) 2015-12-18 2017-06-22 ローム株式会社 半導体装置
CN105428408A (zh) * 2015-12-22 2016-03-23 电子科技大学 一种场截止型沟槽栅igbt器件
JP6659516B2 (ja) * 2016-10-20 2020-03-04 トヨタ自動車株式会社 半導体装置
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
JP6815237B2 (ja) * 2017-03-16 2021-01-20 三菱電機株式会社 半導体装置
JPWO2020031971A1 (ja) * 2018-08-07 2021-08-10 ローム株式会社 ＳｉＣ半導体装置
US11158703B2 (en) * 2019-06-05 2021-10-26 Microchip Technology Inc. Space efficient high-voltage termination and process for fabricating same
CN113937149A (zh) * 2020-07-13 2022-01-14 苏州东微半导体股份有限公司 半导体功率器件的终端结构及其制造方法
CN112201639B (zh) * 2020-10-30 2025-07-04 深圳线易微电子有限公司 芯片、数字隔离器和芯片制造方法
CN115642088A (zh) * 2022-11-11 2023-01-24 蔚来动力科技(合肥)有限公司 一种沟槽型SiC MOSFET器件结构及其制造方法
CN118738095B (zh) * 2024-06-27 2025-03-04 南京第三代半导体技术创新中心有限公司 碳化硅功率器件终端结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07507661A (ja) * 1992-06-08 1995-08-24 ノース カロライナ ステート ユニバーシティ フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ
JPH1174524A (ja) * 1997-06-30 1999-03-16 Denso Corp 半導体装置及びその製造方法
JP2003505886A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セル状トレンチゲート電界効果トランジスタ
US20040056302A1 (en) * 2002-09-19 2004-03-25 Grebs Thomas E. Buried gate-field termination structure
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2008118011A (ja) * 2006-11-07 2008-05-22 Fuji Electric Device Technology Co Ltd ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔとその製造方法。
JP2009505434A (ja) * 2005-08-17 2009-02-05 インターナショナル レクティファイアー コーポレイション パワー半導体デバイスの製造方法
JP2009505433A (ja) * 2005-08-17 2009-02-05 インターナショナル レクティファイアー コーポレイション ゲートトレンチで相互接続されたパワー半導体デバイス
WO2009102651A2 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Edge termination with improved breakdown voltage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283754A (ja) 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
JPH11307785A (ja) 1998-04-21 1999-11-05 Toshiba Corp 電力用半導体装置
JP2001015744A (ja) 1999-06-30 2001-01-19 Toshiba Corp 電力用半導体素子
JP2001358338A (ja) 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
GB0122121D0 (en) 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in a trench-gate mosfet
JP4153811B2 (ja) 2002-03-25 2008-09-24 株式会社東芝 高耐圧半導体装置及びその製造方法
WO2007022315A2 (en) 2005-08-18 2007-02-22 University Of Cincinnati Integrated pulse detonation engine in a lifting surface with supercirculation
JP4481278B2 (ja) 2006-08-11 2010-06-16 大日本印刷株式会社 管理者端末、管理対象装置及び管理システム
WO2008039459A1 (en) 2006-09-27 2008-04-03 Maxpower Semiconductor, Inc. Power mosfet with recessed field plate
US8145106B2 (en) 2008-03-26 2012-03-27 Fuji Xerox Co., Ltd. Annular body, annular body stretching device and image forming apparatus
JP5022349B2 (ja) 2008-12-03 2012-09-12 三菱重工業株式会社 ガス成分計測装置
JP5586876B2 (ja) 2009-05-29 2014-09-10 キヤノン株式会社 インクセット、インクジェット記録方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07507661A (ja) * 1992-06-08 1995-08-24 ノース カロライナ ステート ユニバーシティ フローティングフィールドリングおよびフローティングフィールドプレートを有するシリコンカーバイドパワーｍｏｓｆｅｔ
JPH1174524A (ja) * 1997-06-30 1999-03-16 Denso Corp 半導体装置及びその製造方法
JP2003505886A (ja) * 1999-07-22 2003-02-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ セル状トレンチゲート電界効果トランジスタ
US20040056302A1 (en) * 2002-09-19 2004-03-25 Grebs Thomas E. Buried gate-field termination structure
JP2006128507A (ja) * 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2009505434A (ja) * 2005-08-17 2009-02-05 インターナショナル レクティファイアー コーポレイション パワー半導体デバイスの製造方法
JP2009505433A (ja) * 2005-08-17 2009-02-05 インターナショナル レクティファイアー コーポレイション ゲートトレンチで相互接続されたパワー半導体デバイス
JP2008118011A (ja) * 2006-11-07 2008-05-22 Fuji Electric Device Technology Co Ltd ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔとその製造方法。
WO2009102651A2 (en) * 2008-02-14 2009-08-20 Maxpower Semiconductor Inc. Edge termination with improved breakdown voltage

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2650920A1 (en) * 2012-04-13 2013-10-16 Taiwan Semiconductor Co., Ltd. Trenched semiconductor structure
EP2650921A1 (en) * 2012-04-13 2013-10-16 Taiwan Semiconductor Co., Ltd. Semiconductor structure comprising active region trenches arranged in a dispersed manner
US9356140B2 (en) 2012-06-08 2016-05-31 Toyoda Gosei Co., Ltd. Semiconductor device
JP2013258327A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
WO2014115253A1 (ja) * 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US9825166B2 (en) 2013-01-23 2017-11-21 Hitachi, Ltd. Silicon carbide semiconductor device and method for producing same
US9196720B2 (en) 2013-01-31 2015-11-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing semiconductor device
JP2018078283A (ja) * 2014-12-22 2018-05-17 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置
JP2018046139A (ja) * 2016-09-14 2018-03-22 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
JP2018200919A (ja) * 2017-05-25 2018-12-20 富士電機株式会社 半導体装置及びその製造方法
JP2021114529A (ja) * 2020-01-17 2021-08-05 富士電機株式会社 半導体装置
JP7400487B2 (ja) 2020-01-17 2023-12-19 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE112011101964T5 (de) 2013-04-25
US20130075760A1 (en) 2013-03-28
WO2011155394A1 (ja) 2011-12-15
CN102947937B (zh) 2015-11-25
DE112011101964B4 (de) 2024-09-05
US8952430B2 (en) 2015-02-10
CN102947937A (zh) 2013-02-27
JP5633992B2 (ja) 2014-12-03

Similar Documents

Publication Publication Date Title
JP5633992B2 (ja) 半導体装置および半導体装置の製造方法
JP4453671B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP5136578B2 (ja) 半導体装置
JP5758824B2 (ja) 半導体装置および半導体装置の製造方法
JP2010062377A (ja) 半導体装置及びその製造方法
JP2006073740A (ja) 半導体装置及びその製造方法
JP2007189192A (ja) 半導体装置
CN110010687A (zh) 半导体器件
TWI633674B (zh) 半導體裝置以及半導體裝置的製造方法
JP5878331B2 (ja) 半導体装置及びその製造方法
US20230369414A1 (en) Semiconductor device and method of manufacturing the same
CN102097470A (zh) 半导体器件及其制造方法
JP2020136472A (ja) 半導体装置
US10141397B2 (en) Semiconductor device and method of manufacturing the same
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
JP2016035989A (ja) 半導体装置
JP4735235B2 (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2019161034A (ja) 半導体装置の製造方法および半導体装置
US12100763B2 (en) Semiconductor device having cell section with gate structures partly covered with protective film
JP2008306022A (ja) 半導体装置
JP2024165062A (ja) 半導体装置
JP2014078554A (ja) 半導体装置
KR101760688B1 (ko) 파워 반도체 디바이스 및 그 제조방법
WO2025224812A1 (ja) 半導体装置及び半導体装置の製造方法
WO2024070392A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141013

R151 Written notification of patent or utility model registration

Ref document number: 5633992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250