[go: up one dir, main page]

JP2012019148A - 固体撮像装置用の部材および固体撮像装置の製造方法 - Google Patents

固体撮像装置用の部材および固体撮像装置の製造方法 Download PDF

Info

Publication number
JP2012019148A
JP2012019148A JP2010156927A JP2010156927A JP2012019148A JP 2012019148 A JP2012019148 A JP 2012019148A JP 2010156927 A JP2010156927 A JP 2010156927A JP 2010156927 A JP2010156927 A JP 2010156927A JP 2012019148 A JP2012019148 A JP 2012019148A
Authority
JP
Japan
Prior art keywords
substrate
wiring structure
solid
state imaging
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010156927A
Other languages
English (en)
Other versions
JP2012019148A5 (ja
JP5517800B2 (ja
Inventor
Nobuyuki Endo
信之 遠藤
Tetsuya Itano
哲也 板野
Kazuo Yamazaki
和男 山崎
Kyohei Watanabe
杏平 渡辺
Junji Iwata
旬史 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010156927A priority Critical patent/JP5517800B2/ja
Priority to US13/808,865 priority patent/US9093350B2/en
Priority to PCT/JP2011/003795 priority patent/WO2012004964A1/en
Publication of JP2012019148A publication Critical patent/JP2012019148A/ja
Publication of JP2012019148A5 publication Critical patent/JP2012019148A5/ja
Application granted granted Critical
Publication of JP5517800B2 publication Critical patent/JP5517800B2/ja
Priority to US14/743,723 priority patent/US9704915B2/en
Priority to US15/612,978 priority patent/US10263034B2/en
Priority to US16/204,753 priority patent/US10651231B2/en
Priority to US16/845,706 priority patent/US11545519B2/en
Priority to US18/056,023 priority patent/US11843023B2/en
Priority to US18/513,410 priority patent/US12142629B2/en
Priority to US18/936,842 priority patent/US20250063832A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/018—Manufacture or treatment of image sensors covered by group H10F39/12 of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/026—Wafer-level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H10W72/019—
    • H10W72/01951—
    • H10W72/90—
    • H10W72/931—
    • H10W72/952—
    • H10W80/035—
    • H10W80/312—
    • H10W80/327—
    • H10W90/792—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 隙間のない接合面を有する固体撮像装置用の基板および製造方法を提供する。
【解決手段】 光電変換素子が主面に配された第１基板と第１配線構造とを準備する工程と、周辺回路の一部が主面に配された第２基板と第２配線構造とを準備する工程と、第１基板、第１配線構造、第２配線構造、第２基板とがこの順に配置されるように接合する工程と、を有する。そして、少なくとも第１配線構造の上面あるいは第２配線構造の上面のいずれかに凹部が配置され、凹部の底面は導電体が配されている。
【選択図】 図１

Description

本発明は、固体撮像装置の接合部に関する発明である。
デジタルスチルカメラやカムコーダなどに用いられるＣＣＤ型や増幅型の固体撮像装置においては、高精細の画像を得るためにその画素の微細化が求められている。しかし、画素を微細にすればするほど、画素に含まれる光を検出するための光電変換素子の受光面積が小さくなり、感度が低下してしまう。
特許文献１には、増幅型の固体撮像装置であるＣＭＯＳ型の固体撮像装置において、光電変換素子の受光面積を確保するため、光電変換素子と転送トランジスタを配した第１基板と、他の回路を配した第２基板とを接合した固体撮像装置が開示されている。また、特許文献１の固体撮像装置においては、第１基板と第２基板との接合の際に、銅のボンディングパッドを利用し、第２基板の銅ボンディングパッドの周りの絶縁膜をリセスさせることが記載されている。
特開２００６−１９１０８１号公報
しかしながら、特許文献１に記載の接合の方法では、銅のボンディングパッドの熱膨張係数と絶縁膜の熱膨張係数の関係が検討されておらず、接合後の接合面に隙間が生じる可能性がある。また、凸部となっている銅のボンディングパッドの周りに隙間が生じてしまう場合には、ボンディングパッドである銅が拡散してしまう可能性がある。固体撮像装置において銅が拡散してしまうと、白傷などの問題を生じてしまう。
よって、本発明においては、隙間のない接合面を有する固体撮像装置用の基板および製造方法を提供する。
本発明の固体撮像装置の製造方法は、光電変換素子が主面に配された第１基板と、前記第１基板の主面の上に配された第１配線構造とを準備する工程と、前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路および制御回路を含む周辺回路の一部が主面に配された第２基板と、前記第２基板の主面の上に配された第２配線構造とを準備する工程と、前記第１基板と、前記第１配線構造と、前記第２配線構造と、前記第２基板とがこの順に配置されるように接合する工程と、を有する固体撮像装置の製造方法において、少なくとも前記第１配線構造の上面あるいは前記第２配線構造の上面のいずれかに凹部が配置され、前記凹部の底面は導電体が配されている。
また、本発明の固体撮像装置の製造方法は、光電変換素子と、前記光電変換素子の電荷を転送する転送トランジスタとが主面に配された第１基板と、前記第１基板の主面の上に配され、第１絶縁膜と第１接合部を含む第１配線構造と、前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路および制御回路を含む周辺回路部の一部が主面に配された第２基板と、前記第２基板の主面の上に配され、第２絶縁膜と第２接合部を含む第２配線構造と、を有し、前記第１基板と、前記第１配線構造と、前記第２配線構造と、前記第２基板とがこの順に配置された固体撮像装置の製造方法において、前記第１絶縁膜および第１接合部を前記第１基板の上に形成する工程と、前記第２絶縁膜および第２接合部を前記第２基板の上に形成する工程と、を有し、前記第１絶縁膜および第１接合部を前記第１基板の上に形成する工程と、前記第２絶縁膜および第２接合部を前記第２基板の上に形成する工程の少なくともいずれかの工程において、前記第１基板の主面を基準に前記第１接合部の上面が前記第１絶縁膜の上面よりも低い、あるいは前記第２基板の主面を基準に前記第２接合部の上面が前記第２絶縁膜の上面よりも低い、あるいは前記第１基板の主面を基準に前記第１接合部の上面が前記第１絶縁膜の上面よりも低く、前記第２基板の主面を基準に前記第２接合部の上面が前記第２絶縁膜の上面よりも低い。
本発明によって、隙間のない接合面を有する固体撮像装置用の部材および製造方法を提供する。
実施例１における固体撮像装置の断面模式図である。 実施例１における固体撮像装置の平面模式図である。 実施例１における固体撮像装置の回路図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の接合部の断面模式図である。 実施例２における固体撮像装置の接合部の断面模式図である。 実施例３における固体撮像装置の接合部の断面模式図である。 接合部の変形例を説明する断面模式図である。
本発明の固体撮像装置の製造方法は、光電変換素子が主面に配された第１基板と、第１配線構造とを準備する工程と、周辺回路の一部が主面に配された第２基板と、第２基板の主面の上に配された第２配線構造とを準備する工程を有する。ここで、第１基板、第１配線構造、第２配線構造、第２基板とがこの順に配置されるように接合する工程を有する。そして、少なくとも第１配線構造の上面あるいは第２配線構造の上面のいずれかに凹部が配置され、凹部の底面は導電体が配されている。このような構成によって、接合後の接合面を平面にすることが可能となる。
以下、本発明について図面を用いて詳細に説明を行う。なお、実施例の説明において、第１基板の主面及び第２基板の主面とはトランジスタが形成される基板表面である。該主面と対向する反対側の面が、第１基板の裏面及び第２基板の裏面である。また、上方向は裏面から主面に向かう方向とし、下方向及び深さ方向は基板の主面から裏面に向かう方向とする。また、ある基準に対して上方向を高さとし、ある基準にたいして下方向を深さとする。
本発明の実施例１について、図１から図６を用いて説明する。まず、図３を用いて実施例１の固体撮像装置の回路を説明する。本実施例では、信号電荷が、例えば電子の場合について説明を行う。図３の固体撮像装置は、複数の光電変換素子が配列した画素部３０１と、画素部３０１からの信号を読み出す駆動のための制御回路や読み出した信号を処理する信号処理回路を含む周辺回路を有する周辺回路部３０２とを有する。
画素部３０１は、光電変換素子３０３と、転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７が複数配置されている。少なくとも１つの光電変換素子３０３を含む構成を画素とする。本実施例の１つの画素は、光電変換素子３０３と、転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７を含む。転送トランジスタ３０４のソースは光電変換素子３０３と接続しており、転送トランジスタ３０４のドレイン領域は増幅トランジスタ３０６のゲート電極と接続している。この増幅トランジスタ３０６のゲート電極と同一のノードをノード３０５とする。リセットトランジスタはノード３０５に接続し、ノード３０５の電位を任意の電位（例えば、リセット電位）に設定する。ここで、増幅トランジスタ３０６はソースフォロア回路の一部であり、ノード３０５の電位に応じた信号を信号線ＲＬに出力する。ノード３０５はフローティングディフュージョンとも称される場合がある。
周辺回路部３０２は、画素部３０１以外の領域を示している。周辺回路部３０２は、読み出し回路や制御回路を含む周辺回路が配置されている。周辺回路は、画素部３０１のトランジスタのゲート電極へ制御信号を供給するための制御回路である垂直走査回路ＶＳＲを有する。また、周辺回路は、画素部３０１から出力された信号を保持し、増幅や加算やＡＤ変換などの信号処理を行う読み出し回路ＲＣを有する。また、周辺回路は、読み出し回路ＲＣから信号を順次出力するタイミングを制御する制御回路である水平走査回路ＨＳＲを有する。
ここで、実施例１の固体撮像装置は２つの部材が張り合わされることによって構成されている。２つの部材とは、第１の基板１０１を有する第１部材３０８と第２の基板１２１を有する第２部材３０９である。第１基板には画素部３０１の光電変換素子３０３と、転送トランジスタ３０４とが配されており、第２基板には画素部３０１の増幅トランジスタ３０６と、リセットトランジスタ３０７と、周辺回路の少なくとも一部とが配されている。例えば、第２部材３０９の周辺回路から第１部材３０８の転送トランジスタ３０４のゲート電極へ供給される制御信号は、接合部３１０を介して供給される。接合部３１０の構成については後述する。第１部材３０８の光電変換素子３０３にて生じた信号は、転送トランジスタ３０４のドレイン領域、即ちノード３０５に読み出される。ノード３０５は、第１部材３０８に配された構成と第２部材３０９に配された構成とを含む。
このような構成によって、従来の１つの部材（即ち１つの基板）に画素部を全て配置する場合に比べて、光電変換素子３０３の面積を大きくすることが可能となり感度の向上させることが可能となる。また、従来の１つの部材（即ち１つの基板）に画素部を全て配置する場合に比べて、光電変換素子の面積を同一とするならば、光電変換素子３０３を多く設けることが可能となり、多画素化が可能となる。また、１つの部材（即ち１つの基板）に画素部を全て配置する場合には、画素部と周辺回路部との作り分けが容易となる。
このような固体撮像装置の具体的な平面レイアウトを、図２の固体撮像装置の平面模式図を用いて説明する。図２（Ａ）は第１部材３０８、即ち第１基板（１０１）における平面レイアウトを示し、図２（Ｂ）は第２部材３０９、即ち第２基板（１２１）の平面レイアウトを示している。
図２（Ａ）において、第１部材３０８には、複数の光電変換素子が配列した画素部３０１Ａと、パッド３１３が配されたパッド部３１２Ａ、とが配されている。画素部３０１Ａには、図３における光電変換素子３０３と転送トランジスタ３０４と接合部３１０、３１１とが複数配されている。また、パッド３１３と平面的に同一位置に第２部材３０９との接続のための接合部３１４Ａが配されている。パッド３１３には外部端子が接続される。パッド３１３は固体撮像装置に複数配置されており、光電変換素子で生じた電荷に基づく信号（画像信号）を出力するパッドや、外部から供給される周辺回路を駆動するための電圧などが入力されるパッドが含まれる。
次に、図２（Ｂ）において、第２部材３０９には、画素部３０１Ｂと周辺回路部３０２とパッド部３１２Ｂとが配されている。画素部３０１Ｂには画素回路の一部が配されており、図３における増幅トランジスタ３０６とリセットトランジスタ３０７と接合部３１０と接合部３１１とが複数配置されている。周辺回路部３０２には周辺回路の一部が配されており、水平走査回路ＨＳＲ、垂直走査回路ＶＳＲ、読み出し回路ＲＣとが配されている。パッド部３１２Ｂには、第１部材との接続のための接合部３１４Ｂと保護ダイオード回路３１５とが配されている。
そして、図２（Ａ）及び図２（Ｂ）に示した平面レイアウトを有する第１部材３０８と第２部材３０９とが張り合わされて本実施例の固体撮像装置を構成している。具体的には、画素部３０１Ａと画素部３０１Ｂとが重なるように配置される。そして、接合部３１４Ａと接合部３１４Ｂとが接合し、第１部材の接合部３１０、接合部３１１と、第２部材の接合部３１０、接合部３１１とが接合する。なお、図２では、第２部材３０９の周辺回路部３０２Ｂに対応する第１部材３０８の領域を周辺回路部３０２Ａで示している。周辺回路部３０２Ａには走査回路の一部、即ち周辺回路の一部を配置してもよい。この接合部の構造については、後に詳述する。
次に、図２及び図３に示した固体撮像装置の断面模式図を、図１を用いて説明する。図１では図２、図３と同一の構成には同一の符号を付し、説明を省略する。
第１部材３０８は、第１配線構造１４９と第１基板１０１とを有する。第１基板１０１は例えばシリコン半導体基板であり、主面１０２と裏面１０３とを有する。第１基板の主面１０２にはトランジスタが配置されている。第１配線構造１４９は、層間絶縁膜１０４〜１０６と、ゲート電極や配線を含むゲート電極層１０７と、複数の配線を含む配線層１０９、１１１と、複数のコンタクトあるいはビアを含むコンタクト層１０８、１１０とを有する。ここで第１配線構造１４９に含まれる層間絶縁膜、配線層及びコンタクト層の層数は任意に設定可能である。なお、第１配線構造１４９の配線層１１１は、接合部を含む。
第１部材３０８の画素部３０１において、第１基板１０１には、光電変換素子を構成するｎ型半導体領域１１２と、転送トランジスタのドレインであるｎ型半導体領域１１４と、素子分離構造１１９とが配されている。転送トランジスタはｎ型半導体領域１１２とｎ型半導体領域１１４と、ゲート電極層１０７に含まれるゲート電極１１３とで構成される。ここで、ｎ型半導体領域１１２で蓄積された電荷は、ゲート電極１１３によって、ｎ型半導体領域１１４に転送される。ｎ型半導体領域１１４に転送された電荷に基づく電位はコンタクト層１０８のコンタクト、配線層１０９の配線、コンタクト層１１０のビア、配線層１１１の配線を介して、第２部材３０９へと伝達される。この配線層１１１の配線は、接合部３１１を構成する。なお、光電変換素子は更にｐ型半導体領域を有する埋込みフォトダイオードであってもよく、フォトゲートであってもよく、適宜変更可能である。
画素部３０１の第１基板１０１の裏面１０３側には、平坦化層１１５、複数のカラーフィルタを含むカラーフィルタ層１１６、平坦化層１１７、複数のマイクロレンズを含むマイクロレンズ層１１８がこの順に配置されている。図１において、複数のカラーフィルタ及び複数のマイクロレンズはそれぞれが１つの光電変換素子に対応して、すなわち画素毎に配置されているが、複数画素に対して１つずつ設けられていてもよい。本実施例の固体撮像装置は、このマイクロレンズ層１１８側から光が入射し光電変換素子が受光する、所謂、裏面照射型の固体撮像装置である。
第１部材３０８のパッド部３１２には、パッド３１３と、外部端子と接続させるためのパッド３１３を露出する開口１００とが配されている。また、パッド３１３から入力された電圧を第２部材３０９に伝達する接合部３１４Ａが配置されている。なお、第１部材３０８において、第２部材３０９の周辺回路部３０２に対応する領域には、図１に示したように任意の回路素子１２０を設けられていても良い。なお、以下、接合部とは電気的な接続を行う第１部材の導電体と第２部材の導電体とが接合している部分であり、接合前の導電体についても接合部と示すものとする。
第２部材３０９は、第２配線構造１５０と第２基板１２１とを有する。第２基板１２１は例えばシリコン半導体基板であり、主面１２２と裏面１２３とを有する。第２基板の主面１２２にはトランジスタが配置される。第２配線構造１５０は、層間絶縁膜１２４〜１２７と、ゲート電極や配線を含むゲート電極層１２８と、複数の配線を含む配線層１３０、１３２、１３４と、複数のコンタクトあるいはビアを含むコンタクト層１２９、１３１、１３３とを有する。ここで第２配線構造１５０に含まれる層間絶縁膜、配線層及びコンタクト層の層数は任意に設定可能である。なお、配線層１３４は、接合部を含む。
第２部材３０９の画素部３０１において、第２基板１２１には、画素回路を構成する増幅トランジスタを構成するウエル１３５と、増幅トランジスタのソース・ドレイン領域を構成するｎ型半導体領域１３８と、素子分離構造１３６とが配されている。増幅トランジスタは、ウエル１３５に配され、ゲート電極層１２８に含まれるゲート電極１３７と、ソース・ドレイン領域を構成するｎ型半導体領域１３８とで構成される。ここで、第１部材３０８の接合部３１１と増幅トランジスタのゲート電極１３７とは、配線層１３４の配線、コンタクト層１３３のビア、配線層１３２の配線、コンタクト層１３１のビア、配線層１３０の配線、コンタクト層１２９のコンタクトとを介して接続される。ここで、図３のノード３０５は、図１のｎ型半導体領域１１４と、配線層１０９、１１１、１３４、１３２、１３０の配線と、コンタクト層１０８、１１０、１３３、１３１、１２９のコンタクトあるいはビアと、ゲート電極１３７と、から構成される。画素部３０１の他の回路（例えば、リセットトランジスタ）は不図示である。
次に、第２部材３０９の周辺回路部３０２には、水平走査回路や垂直走査回路等の制御回路や読み出し回路を含む周辺回路の少なくとも一部が配置されている。図１では、周辺回路に含まれる任意の回路におけるｎ型のトランジスタとｐ型のトランジスタを示している。ゲート電極層１２８に含まれるゲート電極１４０と、ｎ型のソース・ドレイン領域１４１とからなるｎ型トランジスタがｐ型のウエル１３９に配置されている。そして、ゲート電極層１２８に含まれるゲート電極１４３と、ｐ型のソース・ドレイン領域を構成するｐ型半導体領域１４４と、を有するｐ型トランジスタがｎ型のウエル１４２に配置されている。
そして、第２部材３０９のパッド部３１２には、第１部材３０８のパッド３１３からの信号を入力するための保護ダイオード回路３１５と、第１部材３０８と接合するための接合部３１４Ｂとが配置されている。本実施例の保護ダイオード回路３１５には、半導体領域から構成される２つのダイオード１４５、１４６と、ゲート電極層１２８からなる２つの抵抗１４７、１４８とが含まれている。しかし、保護ダイオード回路３１５は、一般に使用される保護ダイオード回路が適用可能である。
そして、本実施例の固体撮像装置においては、第１基板１０１の主面１０２と第２基板１２１の主面１２２とが、第１、第２配線構造を介して向かい合う向きに配置されている（対向配置）。つまり、第１基板、第１配線構造、第２配線構造、第２基板の順に配置されている。また、第１配線構造１４９の上面と、第２配線構造１５０の上面とが、接合面Ｘにおいて張り合わされているとも言える。つまり、第１部材３０８と第２部材３０９とが接合面Ｘにて接合されている。接合面Ｘは、第１配線構造１４９の上面と第２配線構造１５０の上面とで構成される。そして、外部と信号のやりとりを行うための固体撮像装置のパッド３１３が第２部材３０９の主面１２２の上部に配置され、第１部材３０８側に開口１００が設けられている。
ここで、第１配線構造１４９において、配線層１０９はアルミニウムを主成分とする配線（アルミニウム配線）からなり、配線層１１１は銅を主成分とする配線（銅配線）からなる。また、第２配線構造１５０においては、配線層１３１及び配線層１３２はアルミニウム配線からなり、配線層１３４は銅配線からなる。この時、接合面Ｘにおいて、銅配線からなる配線層１１１及び配線層１３４に含まれる接合部３１１及び接合部３１４（３１４Ａ及び３１４Ｂ）が金属接合により接合している。また、パッド部において、外部端子との接続を行うパッド３１３は、配線層１０９と同一層、即ち同一高さに配置されており、アルミニウムを主成分とする導電体である。なお、高さとは第１基板１０１の主面１０２からの高さである。
次に、本実施例の固体撮像装置の製造方法を、図４〜６を用いて説明する。図４は第１部材３０８の製造工程を示す断面模式図であり、図５は第２部材３０９の製造工程を示す断面模式図であり、図６は第１部材３０８と第２部材３０９とを接合した後の製造工程を示す断面模式図である。
図１の第１部材３０８の製造工程を、図４を用いて説明する。図４においては、後に図１の第１部材３０８になる構成を３０８’とし、図１の画素部３０１、周辺回路部３０２、パッド部３１２、周辺回路の一部である回路素子１２０になる部分を３０４’、３０２’、３１２’、１２０’としている。
まず、半導体基板を準備し、半導体基板に素子を形成する。主面４０２と裏面４０３を有する厚みＤ３の半導体基板４０１を用意する。半導体基板４０１は例えばシリコン半導体基板である。半導体基板４０１に、素子分離構造１１９を形成する。素子分離構造１１９は、シリコン酸化膜などの絶縁体を含み、例えばＬＯＣＯＳやＳＴＩ構造を有する。そして、半導体基板４０１に任意の導電型のウエル（不図示）を形成する。その後、光電変換素子やトランジスタを構成するｎ型半導体領域１１２、１１４、及びｐ型半導体領域（不図示）を形成する。また、転送トランジスタのゲート電極１１３を含むゲート電極を含むゲート電極層１０７を形成する。ゲート電極層は例えば、ポリシリコン層の堆積及びパターニングによって形成され、ゲート電極のみではなく配線をも含みうる。ここで、ゲート電極、素子分離及び半導体領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図４（Ａ）の構成が得られる。
次に、半導体基板４０１の主面４０２上に配線構造を形成する。配線構造は、層間絶縁膜１０４’、１０５、１０６と、コンタクト層１０８、１１０と、配線層１０９、１１１と、を有する。ここで、層間絶縁膜１０４’は、後に図１の層間絶縁膜１０４となる。層間絶縁膜１０４’はゲート電極層１０７を覆い、コンタクト層１０８は層間絶縁膜１０４’に配され、配線層１０９は層間絶縁膜１０４’上に配されている。また、層間絶縁膜１０５は配線層１０９を覆い、コンタクト層１１０は層間絶縁膜１０５に配され、配線層１１１は層間絶縁膜１０５上に配され、層間絶縁膜１０６は層間絶縁膜１０５上に配され且つ配線層１１１の配線が露出するような開口を有する。配線構造の上面は、層間絶縁膜１０６の上面及び配線層１１１の上面により形成される。
ここで、層間絶縁膜１０４’、１０５、１０６はシリコン酸化膜である。しかし層間絶縁膜１０４’、１０５、１０６はシリコン窒化膜、あるいは有機樹脂等で形成されてもよい。コンタクト１０８及びビア１１０は、例えばタングステンで形成される。配線層１０９はアルミニウムを主成分とする配線からなり、配線層１１１は銅を主成分とする配線からなる。配線層１１１は接合部３１４Ａ及び３１１Ａを含み、配線層１０９はパッド３１３を含む。銅を主成分とする配線層の配線は、シングルダマシン法によって層間絶縁膜に溝を形成しバリアメタルや銅を埋め込むことによって形成することが可能である。アルミニウムを主成分とする配線層の配線は、層間絶縁膜上に成膜されたバリアメタルやアルミニウム膜を、フォトリソグラフィ技術及びエッチング技術によって、パターニングすることによって形成することが可能である。これら配線層、コンタクト層、層間絶縁膜の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図４（Ｂ）の構成が得られる。図４（Ｂ）において、符号１０４’、１０５、１０６、１０８〜１１１は後に図１における第１配線構造１４９となる。また、接合部３１１Ａは後に接合部３１１を構成する。
この図４（Ｂ）において、後に図１の接合面Ｘを構成する第１配線構造１４９の上面は、層間絶縁膜１０６の上面と配線層１１１の各配線の上面とによって構成されている。この接合面Ｘを構成する上面の構造については後に詳述する。
次に、図１の第２部材３０９の製造工程を、図５を用いて説明する。図５においては、後に図１の第２部材３０９となる構成を３０９’とし、図１の画素部３０１、周辺回路部３０２、パッド部３１２、保護ダイオード回路３１５になる部分を３０４’、３０２’、３１２’、３１５’としている。
まず、半導体基板を準備し、半導体基板に素子を形成する。主面４０５と裏面４０６を有する厚みＤ４の半導体基板４０４を用意する。そして、半導体基板４０４にＬＯＣＯＳやＳＴＩ構造を用いて素子分離構造１３６を形成する。また、半導体基板４０４にｐ型のウエル１３５、１３９やｎ型のウエル１４２を形成する。その後、トランジスタを構成するソース・ドレイン領域となりうるｎ型半導体領域１３８、１４１、及びｐ型半導体領域１４４や、ダイオードを構成する半導体領域を形成する。そして、トランジスタのゲート電極１３７、１４０、１４３及び配線（抵抗）を含むゲート電極層１２８をポリシリコン層の堆積及びパターニングによって形成する。ここで、ゲート電極、素子分離及び半導体領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図５（Ａ）の構成が得られる。
次に、半導体基板４０４の主面４０５上に配線構造を形成する。配線構造は、層間絶縁膜１２４〜１２７と、コンタクト層１２９、１３１、１３３と、配線層１３０、１３２、１３４とを有する。層間絶縁膜１２４はゲート電極層１２８を覆い、コンタクト層１２９は層間絶縁膜１２４に配され、配線層１３０は層間絶縁膜１２４上に配されている。また、層間絶縁膜１２５は配線層１３０を覆い、コンタクト層１３１は層間絶縁膜１２５に配され、配線層１３２は層間絶縁膜１２５上に配され、層間絶縁膜１２６は配線層１３２を覆い層間絶縁膜１２５上に配される。そして、コンタクト層１３３は層間絶縁膜１２６に配され、配線層１３４は層間絶縁膜１２６上に配され、層間絶縁膜１２７は層間絶縁膜１２６上に配され、且つ配線層１３４の配線を露出する開口を有する。配線構造の上面は、層間絶縁膜１２７の上面及び配線層１３４の上面により形成される。
ここで、層間絶縁膜１２４〜１２７はシリコン酸化膜である。層間絶縁膜１２４〜１２７はシリコン窒化膜、あるいは有機樹脂等で形成されてもよい。コンタクト１２９及びビア１３１、１３３は、例えばタングステンで形成される。配線層１３０、１３２はアルミニウムを主成分とする配線からなり、配線層１３４は銅を主成分とする配線からなる。配線層１３４は接合部３１４Ｂ及び３１１Ｂを含む。銅を主成分とする配線層の配線は、シングルダマシン法によって層間絶縁膜に溝を形成しバリアメタルや銅を埋め込むことによって形成することが可能である。アルミニウムを主成分とする配線層の配線は、層間絶縁膜上に成膜されたバリアメタルやアルミニウム膜を、フォトリソグラフィ技術及びエッチング技術によって、パターニングすることによって形成することが可能である。これら配線層、コンタクト層、層間絶縁膜の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図５（Ｂ）の構成が得られる。図５（Ｂ）において、符号１２４〜１２７、１２９〜１３４等は後に図１における第２配線構造１５０となる。また、接合部３１１Ｂは後に接合部３１１を構成する。
この図５（Ｂ）において、後に図１の接合面Ｘを構成する第２配線構造の上面は、層間絶縁膜１２７の上面と配線層１３４の各配線の上面とによって構成されている。配線層１３４は接合部となる導電体でもある。つまり、第２配線構造の上面は導電体の上面を含む。この第２配線構造の上面の構造については後に詳述する。
このような図４（Ｂ）及び図５（Ｂ）に示した第１部材３０８’と第２部材３０９’とを、互いの半導体基板の主面４０２及び主面４０５とが向かい合うように張り合わせる。つまり、第１部材３０８’の配線構造の最上面と第２部材３０９’の配線構造の最上面とが接合される。ここで、接合部３１１及び接合部２０９Ａ及び２０９Ｂは銅を主成分とする配線から構成されているため、張り合わせの際は銅の金属接合によって行うことが可能である。
第１部材３０８’と第２部材３０９’とが接合された後に、第１部材３０８’の半導体基板４０１の裏面４０３側を薄膜化する。薄膜化は、ＣＭＰ（化学的機械研磨）やエッチングによって行うことが可能である。そして、半導体基板４０１は半導体基板４０７となり、厚みがＤ３からＤ１（Ｄ１＜Ｄ３）となる（図６（Ａ））。このように半導体基板４０１を薄膜化し半導体基板４０７とすることで、後に入射光が光電変換素子に効率良く入射することを可能にする。また、この時、半導体基板４０７の厚みＤ１＜半導体基板４０４の厚みＤ４となる。
次に、半導体基板４０７の裏面４０８に、樹脂からなる平坦化層４０９、カラーフィルタ層４１０、樹脂からなる平坦化層４１１、マイクロレンズ層４１２をこの順に形成する。これら平坦化層、カラーフィルタ層、マイクロレンズ層の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。ここでマイクロレンズ層はパッド部となる３１２’の領域まで形成されていてもよい。以上の工程によって、図６（Ｂ）の構成が得られる。
そして、パッド３１３を露出するための開口１００を形成する。ここでは、フォトリソグラフィ技術を用いてマイクロレンズ層４１２の上に任意の開口を有するフォトレジストマスクを設ける。そして、ドライエッチング技術を用いて、マイクロレンズ層４２１、平坦化層４１１、カラーフィルタ層４１０、平坦化層４０９、半導体基板４０７及び層間絶縁膜１０４’を除去し、パッド３１３を露出させる開口１００を形成する。
そして、マイクロレンズ層１１８、平坦化層１１７、１１５、カラーフィルタ層１１６、第１基板１０１及び層間絶縁膜１０４が形成される。以上のようにして、図１の構成となる。なお、図６（Ｂ）の半導体基板４０４、主面４０５、裏面４０６、厚さＤ４は、図１の第２基板１２１、主面１２２、裏面１２３、厚さＤ２と対応している。ここで、厚さＤ４とＤ２とは変化がないが、半導体基板４０４の薄膜化を行い厚さＤ２＜Ｄ４となるようにしてもよい。薄膜化によって、工程が増えるが固体撮像装置としての小型化が可能となる。
ここで、図４（Ｂ）の接合部３１１Ａ（第１接合部）と図５（Ｂ）の接合部３１１Ｂ（第２接合部）に着目して、接合面Ｘを形成する工程について図７を用いて詳述する。図７は接合部に着目した断面模式図である。接合部以外の構成については省略する。
まず、図５（Ｂ）の接合部３１１Ｂが形成されるまでの工程を示す。図７（Ａ）では、接合部３１１Ｂの１つを示している。まず、層間絶縁膜１２７となる膜を形成した後、層間絶縁膜１２７に配線となる溝を形成する。そして、接合部を構成する導電体７０１及びバリアメタル７０２の膜を層間絶縁膜１２７の溝に形成する。余分な導電体７０１及びバリアメタル７０２の膜をＣＭＰ等により除去し、図７（Ａ）の構成が得られる。ここで、導電体は銅を主成分とし、バリアメタルはタンタルやチタンを含む。この導電体７０１及びバリアメタル７０２の形成方法は、シングルダマシン方法でありより詳細な説明は省略する。
次に、ウェットエッチング、ドライエッチングあるいはＣＭＰによって、導電体７０１の一部を除去し、図７（Ｂ）に示す接合部３１１Ｂを形成する。この導電体７０１の一部を除去する工程を前述のシングルダマシン方法における余分な導電体７０１及びバリアメタル７０２の膜を除去する工程と同時に行うことも可能である。図７（Ｂ）の接合部３１１Ｂは、導電体７０７及びバリアメタル７０８を含む。図７（Ｂ）において、第２部材３０９’の第２配線構造は上面に凹部７０４を有する。第２部材３０９’の第２配線構造の上面は、層間絶縁膜１２７（第２絶縁膜）の上面７０３及び接合部３１１Ｂの上面７０６によって構成される。凹部７０４の底面は接合部３１１Ｂの上面７０３であり、凹部７０４の側面７０５は層間絶縁膜１２７が露出している。層間絶縁膜１２７の上面７０３と接合部３１１Ｂの上面７０５との間には段差ｄ１が生じている。この図７（Ｂ）の構成は、図５（Ｂ）の構成である。なお、図７（Ｂ）では接合部３１１Ｂの１つに着目して説明しているが、第２配線構造の上面に配される各接合部において同様の処理が施され、同様の構造を有しているものとする。また、導電体７０１の一部と一緒にバリアメタル７０２の一部も除去されていてもよい。
そして、図７（Ｃ）において、酸素及び窒素の混合ガス雰囲気下において、第２部材３０９’の上面、即ち第２配線構造の上面にプラズマ照射７０９を行い、その表面を活性化する。このプラズマ照射を行うことで、プラズマ照射を行わない場合に比べて、シリコン酸化膜やシリコン窒化膜などの層間絶縁膜同士の接合がより強固なものとなる。また、プラズマ照射の他に薬液処理によって活性化する方法も適用可能である。
そして、図７（Ｄ）及び図７（Ｅ）では、図６において説明した接合工程を詳述する。まず、図７（Ｃ）の処理後の第２部材３０９’と、図７（Ａ）〜図７（Ｃ）にて第２部材３０９’に対して行われた処理と同様の処理が施された第１部材３０８’とを準備し、図７（Ｄ）に示すように接合する。第１部材３０８’の第１配線構造の上面は、層間絶縁膜１０６（第１絶縁膜）の上面と接合部３１１Ａの上面７１１とを有し、凹部を有する。凹部の底面は接合部３１１Ａの上面７１１であり、凹部の側面７１０では層間絶縁膜１０６が露出している。そして、層間絶縁膜１０６の上面と接合部３１１Ａの上面７１１とは段差ｄ２を有する。このような第１部材３０８’と第２部材３０９’とを接合し、接合面Ｘを形成する。接合の際には、熱処理が行われる。そして、接合部３１１Ａ及び３１１Ｂとが接合し、層間絶縁膜１０６及び１２７とが接合し、図６に示すような接合部３１１が形成される（図７（Ｅ））。なお、この図７（Ａ）から図７（Ｅ）の工程が終了するまでの間は、真空あるいは不活性ガスの雰囲気中で行うことが好ましい。接合部３１１Ａ及び接合部３１１Ｂの上面に酸化膜が形成されないようにするためである。
ここで、接合部３１１Ａ及び接合部３１１Ｂの部分を凹部とすることで、図７（Ｄ）に示す接合工程において、隙間なく平坦な接合面Ｘを形成することが可能である。なぜなら、一般に接合部を構成する銅などの導電体は、層間絶縁膜を構成するシリコン酸化膜、シリコン窒化膜等の絶縁体に比べ熱膨張係数が大きい。線膨張係数（×１０−６／Ｋ）は、例えば、銅が１６．８、シリコン酸化膜が０．６〜０．９、シリコン窒化膜が２．８〜３．２となる。よって、本実施例のように接合部３１１Ａ及び接合部３１１Ｂの部分を凹部とすることで、平坦な接合面Ｘを形成することが可能となる。
本発明は本実施例の製造方法において説明した工程に限定されるものではなく、工程順が変更されていてもよい。また、第１部材３０８と第２部材３０９の製造順番については適宜設定可能である。また、半導体基板４０１、４０２にはＳＯＩ基板を適用することも可能である。
なお、第１部材３０８と第２部材３０９とを固体撮像装置用の基板として別々に購入し、張り合わせて形成することも可能である。例えば、第１基板と、銅を主成分とする配線を含む配線層とアルミニウムを主成分とする配線を含む配線層とを有する第１配線構造とを有する第１部材である。この時、少なくともいずれかの部材の上面が、図７（Ｂ）に示したような構造を有していればよい。このような第１部材あるいは第２部材のいずれかを購入してくることによって、本実施例の固体撮像装置を製造することが可能である。
次に、本発明の実施例２について、図８を用いて説明する。図８は図７に対応した接合部に着目した断面模式図である。図８において図７と同様の構成については同一の符号を付し、説明を省略する。本実施例における図７と異なる点は、図８（Ｄ）に示されるように第１部材３０８’の第１配線構造の上面は凹部を有しておらず平坦である点である。
図８（Ａ）〜図８（Ｃ）は図７（Ａ）〜図７（Ｃ）と同一であり、第２部材３０９’には図７（Ａ）〜図７（Ｃ）と同様の処理が施される。第１部材３０８’については、実施例１においては第１部材３０８’にも第２部材３０９’と同様の処理を施したが、本実施例においては処理を行わない。つまり、第１部材３０８’の第１配線構造の上面は、接合部３１１Ａ（配線層１１１）の上面及び層間絶縁膜１０６とで構成されており、平坦であり、凹部は有していない。このような、このような第１部材３０８’と第２部材３０９’とを接合し、接合面Ｘを形成する。その他の工程は実施例１の図７にて説明した工程と同様である。なお、接合部３１１Ａは導電体８０１とバリアメタル８０２を有する。
このように、少なくとも一方の部材の上面が、底面が接合部である凹部を有することで、接合時における材料の熱膨張の差による接合面の隙間の発生を抑制することが可能となる。
次に、本発明の実施例３について、図９を用いて説明する。図９は図７に対応した接合部に着目した断面模式図である。図９において図７と同様の構成については同一の符号を付し、説明を省略する。
図９（Ａ）〜図９（Ｃ）において、第２部材３０９’は、第２配線構造の上面の接合部が凸部となるように処理される。つまり、図９（Ａ）において、図７（Ａ）と同様の層間絶縁膜９０１、接合部３１１Ｂとなる導電体９０２及びバリアメタルとを有する。
そして、層間絶縁膜９０１に対してウェットエッチング、ドライエッチングあるいはＣＭＰ処理を行い、層間絶縁膜９０１の一部を除去する。そして、図９（Ｂ）に示すような、層間絶縁膜１２７が形成され、接合部となる導電体９０２及びバリアメタル９０３とが凸部となる。つまり、第２配線構造の上面は、層間絶縁膜１２７の上面９０４と接合部３１１Ｂの上面９０５とを含み、凸部９０６を有する。凸部９０６の上面は接合部３１１Ｂの上面９０５であり、凸部の側面には接合部３１１Ｂが露出している。そして、層間絶縁膜１２７の上面９０４と接合部３１１Ｂの上面９０５とは段差ｄ３を有する。そして、図７（Ｃ）と同様に、第２配線構造の上面プラズマ照射９０７が施される（図９（Ｃ））。そして、不図示であるが第１部材３０８’には図７（Ａ）〜図７（Ｃ）と同様の処理が施される。つまり、第１部材３０８’の上面は凹部を有する。このような第１部材３０８’及び第２部材３０９’とを接合面Ｘで接合し、図９（Ｅ）の接合部３１１が得られる。
このように、少なくとも一方の部材の上面が、底面が接合部である凹部を有することで、また片方の部材の上面に凸部が配置されていたとしても、接合時における材料の熱膨張の差による接合面の隙間の発生を抑制することが可能となる。
次に、上記の各実施例に係る接合部の構造、即ち第１あるいは第２配線構造の上面の構成について、図１０を用いて説明を行う。図１０は第２配線構造の上面の凹部の形態を示す断面模式図と平面模式図である。平面模式図は第２配線構造の上面における素子のレイアウトを示した物であり、断面模式図は対応する平面模式図のＡＢ線における断面を示した物である。図１０において、実施例１〜３において説明済みの構成については、同様の符号を付し、説明を省略する。
図１０（Ａ）は図７（Ｂ）と同一の構造であり、図１０（Ｅ）は図１０（Ａ）に対応する平面模式図である。図１０（Ｅ）の平面模式図に示されるように、凹部７０４と接合部３１１Ｂの面積がほぼ同一であることがわかる。本構成は本発明の凹部に適用可能である。
次に、図１０（Ｂ）及び図１０（Ｆ）を用いて変形例１を説明する。図１０（Ｂ）及び図１０（Ｆ）は対応する断面模式図及び平面模式図であり、図１０（Ａ）及び図１０（Ｅ）に比べて凹部の面積が小さい構成を示している。図１０（Ｂ）において、導電体１００６及びバリアメタル１００７とが接合部３１１Ｂを構成している。そして、第２の配線構造の上面は、層間絶縁膜の上面１００１と、凹部１００２と、接合部３１１Ｂの一部の上面１００３を有する。そして、凹部１００２において、底面は接合部３１１Ｂの一部の上面１００５であり、側面１００４は接合部３１１Ｂが露出している。そして、層間絶縁膜１２７の上面１００１と凹部における接合部３１１Ｂの上面１００５とは段差ｄ１を有する。図１０（Ｆ）において明らかなように、凹部１００２は接合部３１１Ｂよりも面積が小さい。このような構成も本発明の凹部に適用可能である。
次に、図１０（Ｃ）及び図１０（Ｇ）を用いて変形例２を説明する。図１０（Ｃ）及び図１０（Ｇ）は対応する断面模式図及び平面模式図であり、図１０（Ａ）及び図１０（Ｅ）に比べて凹部の形状がなだらかな形状を示している。図１０（Ｃ）において、導電体１０１２及びバリアメタル１０１３とが接合部３１１Ｂを構成している。そして、第２の配線構造の上面は、層間絶縁膜の上面１００８と、凹部１００９とを有する。そして、凹部１００９は図１０（Ａ）の凹部７０４と異なり、段差が側面を有さず、曲率を持った凹部を有している。凹部１００９の底面は層間絶縁膜１２７の一部の上面１０１０と、接合部３１１Ｂの上面１０１１とを含む。そして、凹部１００９は、層間絶縁膜１２７の上面１００８と接合部３１１Ｂの上面１０１１と最大、段差ｄ１を有する。図１０（Ｇ）において、凹部１００９は接合部３１１Ｂよりも面積が大きい。このような構成の凹部は特にＣＭＰ処理を行うことによって得ることが可能である。以上、このような構成も本発明の凹部に適用可能である。
次に、図１０（Ｄ）及び図１０（Ｈ）を用いて変形例３を説明する。図１０（Ｄ）及び図１０（Ｈ）は対応する断面模式図及び平面模式図であり、図１０（Ｃ）及び図１０（Ｇ）に比べて凹部が小さく形成されている。図１０（Ｄ）において、導電体１０１８及びバリアメタル１０１９とが接合部３１１Ｂを構成している。そして、第２の配線構造の上面は、層間絶縁膜の上面１０１４と、凹部１０１５と、接合部３１１Ｂの一部の上面１０１６とを有する。そして、凹部１０１５の底面は、接合部３１１Ｂの上面１０１７とを含む。そして、凹部１０１５は、層間絶縁膜１２７の上面１０１４と接合部３１１Ｂの上面１０１７と最大、段差ｄ１を有する。図１０（Ｈ）において、凹部１０１５は接合部３１１Ｂよりも面積が小さい。このような構成の凹部は特にＣＭＰ処理を行うことによって得ることが可能である。以上、このような構成も本発明の凹部に適用可能である。
以上、説明したように、上面の凹部の構成は、階段状の段差を有する図１０（Ａ）のような構成や、曲率を有する図１０（Ｃ）のような構成や、その他の任意の構成を有することが出来る。また、段差も任意の大きさを各部材で選択可能である。また、主面に垂直な上方から接合部３１１Ｂを見た時、即ち平面レイアウトにおいて、任意の形状で、また複数の凹部が形成されていてもよい。もちろん、図１０で示した上面の凹部の形態を第１配線構造に適用することは可能である。
以下、上記の各実施例に係る固体撮像装置の応用例として、固体撮像装置が組み込まれた撮像システムについて例示的に説明する。撮像システムには、撮影を主目的とするカメラなどの装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。例えば、カメラは、本発明に係る固体撮像装置と、固体撮像装置から出力される信号を処理する処理部とを含む。この処理部とは、例えば、Ａ／Ｄ変換器、及びＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
以上述べてきたように、本発明の固体撮像装置の製造方法によれば、接合後の接合面が平面になるような接合構造を有する固体撮像装置用の部材および製造方法を提供することが可能となる。
なお、本発明は明細書記載の構成に限定されるものではなく、画素回路が変更され、第１部材には光電変換素子のみが配置されていてもよく、画素回路が全て配置されていてもよい。また、導電型や回路を逆導電型にした構成や、配線層や層間絶縁膜を更に設ける構成や、シングルダマシン構造からデュアルダマシン構造にする場合など適宜変更可能である。また、各実施例の構成を適宜組み合わせることも可能である。なお、本発明は少なくとも一方の部材に凹部が配置されていればよく、他方の部材の上面の形状については問わない。
３０１ 画素部
３０２ 周辺回路部
３０８ 第１部材
３０９ 第２部材
１４９ 第１配線構造
１５０ 第２配線構造
３１１ 接合部
３１２ パッド部
３１３ パッド
１０１ 第１基板
１２１ 第２基板
１００ 開口
Ｘ 接合面

Claims (15)

  1. 光電変換素子が主面に配された第１基板と、前記第１基板の主面の上に配された第１配線構造とを準備する工程と、
    前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路および制御回路を含む周辺回路の一部が主面に配された第２基板と、前記第２基板の主面の上に配された第２配線構造とを準備する工程と、
    前記第１基板と、前記第１配線構造と、前記第２配線構造と、前記第２基板とがこの順に配置されるように接合する工程と、を有する固体撮像装置の製造方法において、
    少なくとも前記第１配線構造の上面あるいは前記第２配線構造の上面のいずれかに凹部が配置され、
    前記凹部の底面は導電体が配されていることを特徴とする固体撮像装置の製造方法。
  2. 前記第１基板と、前記第１配線構造とを準備する工程は、
    前記第１配線構造の上面を構成する第１絶縁膜を形成する工程と、
    前記第１配線構造の上面を構成する導電体からなる第１接合部を形成する工程と、
    前記第１配線構造の上面に前記凹部を形成する工程と、を有する請求項１に記載の固体撮像装置の製造方法。
  3. 前記第１配線構造の上面に前記凹部を形成する工程は、前記第１接合部の一部を除去する工程を含むことを特徴とする請求項２に記載の固体撮像装置の製造方法。
  4. 前記第１配線構造の上面に前記凹部を形成する工程は、前記第１接合部に接する前記第１絶縁膜の一部を除去する工程を含むことを特徴とする請求項３に記載の固体撮像装置の製造方法。
  5. 前記第２基板と、前記第２配線構造とを準備する工程は、
    前記第２配線構造の上面を構成する第２絶縁膜を形成する工程と、
    前記第２配線構造の上面を構成する導電体からなる第２接合部を形成する工程と、
    前記第２配線構造の上面に前記凹部を形成する工程と、を有する請求項１乃至４のいずれか１項に記載の固体撮像装置の製造方法。
  6. 前記第２配線構造の上面に前記凹部を形成する工程は、前記第２接合部の一部を除去する工程を含むことを特徴とする請求項５に記載の固体撮像装置の製造方法。
  7. 前記第２配線構造の上面に前記凹部を形成する工程は、前記第２接合部に接する前記第２絶縁膜の一部を除去する工程を含むことを特徴とする請求項６に記載の固体撮像装置の製造方法。
  8. 前記第１接合部は、銅を主成分とすることを特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置の製造方法。
  9. 前記第２接合部は、銅を主成分とすることを特徴とする請求項５乃至７のいずれか１項に記載の固体撮像装置の製造方法。
  10. 前記接合させる工程の前に、前記第１配線構造の上面及び前記第２配線構造の上面にプラズマを照射することを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置の製造方法。
  11. 前記接合させる工程は、真空あるいは不活性ガスの雰囲気中において行うことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置の製造方法。
  12. 前記第２基板に、前記光電変換素子の電荷に基づく信号を出力するための増幅トランジスタと、前記光電変換素子の電荷をリセットするためのリセットトランジスタとを形成する工程を有することを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置。
  13. 光電変換素子と、前記光電変換素子の電荷を転送する転送トランジスタとが主面に配された基板と、
    前記基板の主面の上に配され、絶縁膜と接合部とを有する配線構造と、を有する固体撮像装置用の部材において、
    前記配線構造の上面は、前記絶縁膜の上面と前記接合部の上面とを含み、
    前記配線構造の上面において、前記接合部は凹んでいることを特徴とする固体撮像装置用の部材。
  14. 光電変換素子の電荷に基づく信号を読み出すための読み出し回路および制御回路を含む周辺回路部の一部が主面に配された基板と、
    前記基板の主面の上に配され、絶縁膜と接合部とを有する配線構造と、を有する固体撮像装置用の部材において、
    前記配線構造の上面は、前記絶縁膜の上面と前記接合部の上面とを含み、
    前記配線構造の上面において、前記接合部は凹部でいることを特徴とする固体撮像装置用の部材。
  15. 光電変換素子と、前記光電変換素子の電荷を転送する転送トランジスタとが主面に配された第１基板と、
    前記第１基板の主面の上に配され、第１絶縁膜と第１接合部を含む第１配線構造と、
    前記光電変換素子の電荷に基づく信号を読み出すための読み出し回路および制御回路を含む周辺回路部の一部が主面に配された第２基板と、
    前記第２基板の主面の上に配され、第２絶縁膜と第２接合部を含む第２配線構造と、を有し、
    前記第１基板と、前記第１配線構造と、前記第２配線構造と、前記第２基板とがこの順に配置された固体撮像装置の製造方法において、
    前記第１絶縁膜および第１接合部を前記第１基板の上に形成する工程と、
    前記第２絶縁膜および第２接合部を前記第２基板の上に形成する工程と、を有し、
    前記第１絶縁膜および第１接合部を前記第１基板の上に形成する工程と、前記第２絶縁膜および第２接合部を前記第２基板の上に形成する工程の少なくともいずれかの工程において、
    前記第１基板の主面を基準に前記第１接合部の上面が前記第１絶縁膜の上面よりも低い、あるいは前記第２基板の主面を基準に前記第２接合部の上面が前記第２絶縁膜の上面よりも低い、あるいは前記第１基板の主面を基準に前記第１接合部の上面が前記第１絶縁膜の上面よりも低く、前記第２基板の主面を基準に前記第２接合部の上面が前記第２絶縁膜の上面よりも低いことを特徴とする固体撮像装置の製造方法。
JP2010156927A 2010-07-09 2010-07-09 固体撮像装置用の部材および固体撮像装置の製造方法 Active JP5517800B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2010156927A JP5517800B2 (ja) 2010-07-09 2010-07-09 固体撮像装置用の部材および固体撮像装置の製造方法
PCT/JP2011/003795 WO2012004964A1 (en) 2010-07-09 2011-07-04 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US13/808,865 US9093350B2 (en) 2010-07-09 2011-07-04 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device having first and second wiring structures with a concave portion between first and second substrates
US14/743,723 US9704915B2 (en) 2010-07-09 2015-06-18 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US15/612,978 US10263034B2 (en) 2010-07-09 2017-06-02 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US16/204,753 US10651231B2 (en) 2010-07-09 2018-11-29 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US16/845,706 US11545519B2 (en) 2010-07-09 2020-04-10 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US18/056,023 US11843023B2 (en) 2010-07-09 2022-11-16 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US18/513,410 US12142629B2 (en) 2010-07-09 2023-11-17 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device
US18/936,842 US20250063832A1 (en) 2010-07-09 2024-11-04 Member for solid-state image pickup device and method for manufacturing solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010156927A JP5517800B2 (ja) 2010-07-09 2010-07-09 固体撮像装置用の部材および固体撮像装置の製造方法

Publications (3)

Publication Number Publication Date
JP2012019148A true JP2012019148A (ja) 2012-01-26
JP2012019148A5 JP2012019148A5 (ja) 2013-08-22
JP5517800B2 JP5517800B2 (ja) 2014-06-11

Family

ID=45440957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010156927A Active JP5517800B2 (ja) 2010-07-09 2010-07-09 固体撮像装置用の部材および固体撮像装置の製造方法

Country Status (3)

Country Link
US (8) US9093350B2 (ja)
JP (1) JP5517800B2 (ja)
WO (1) WO2012004964A1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156231A (ja) * 2011-01-25 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2013183197A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、および光電変換装置を用いた撮像システム
WO2013191039A1 (ja) * 2012-06-22 2013-12-27 ソニー株式会社 半導体装置、半導体装置の製造方法及び電子機器
JP2014165417A (ja) * 2013-02-27 2014-09-08 Nikon Corp 半導体装置
JP2016092197A (ja) * 2014-11-04 2016-05-23 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017011758A (ja) * 2016-09-23 2017-01-12 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
CN108140559A (zh) * 2015-08-25 2018-06-08 英帆萨斯邦德科技有限公司 传导阻障直接混合型接合
US10090352B2 (en) 2012-05-31 2018-10-02 Canon Kabushiki Kaisha Manufacturing method for semiconductor device and semiconductor device
WO2018186026A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2018211974A1 (ja) * 2017-05-16 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法及び半導体装置
JP2019515511A (ja) * 2016-05-16 2019-06-06 レイセオン カンパニー ３ｄ集積デバイスにおける相互接続のためのバリア層
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置
WO2025052889A1 (ja) * 2023-09-04 2025-03-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
KR102786012B1 (ko) * 2024-08-28 2025-03-26 에스케이엔펄스 주식회사 반도체 하이브리드 본딩 공정을 위한 연마패드 및 이를 이용한 반도체 소자의 제조방법

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US8634005B2 (en) * 2008-09-30 2014-01-21 Drs Rsta, Inc. Very small pixel pitch focal plane array and method for manufacturing thereof
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US8946784B2 (en) * 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10762420B2 (en) 2017-08-03 2020-09-01 Xcelsis Corporation Self repairing neural network
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
JP2018073851A (ja) * 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
TWI892323B (zh) 2016-10-27 2025-08-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN117878055A (zh) 2016-12-28 2024-04-12 艾德亚半导体接合科技有限公司 堆栈基板的处理
US11626363B2 (en) 2016-12-29 2023-04-11 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
WO2018147940A1 (en) 2017-02-09 2018-08-16 Invensas Bonding Technologies, Inc. Bonded structures
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11251157B2 (en) * 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10991804B2 (en) 2018-03-29 2021-04-27 Xcelsis Corporation Transistor level interconnection methodologies utilizing 3D interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
CN112514059B (zh) 2018-06-12 2024-05-24 隔热半导体粘合技术公司 堆叠微电子部件的层间连接
CN112585740B (zh) 2018-06-13 2025-05-13 隔热半导体粘合技术公司 作为焊盘的tsv
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US12406959B2 (en) 2018-07-26 2025-09-02 Adeia Semiconductor Bonding Technologies Inc. Post CMP processing for hybrid bonding
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11387202B2 (en) 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US12374641B2 (en) 2019-06-12 2025-07-29 Adeia Semiconductor Bonding Technologies Inc. Sealed bonded structures and methods for forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
JP7417393B2 (ja) * 2019-09-27 2024-01-18 キヤノン株式会社 半導体装置及び半導体ウエハ
JP7353121B2 (ja) * 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR102910967B1 (ko) 2019-12-23 2026-01-09 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
WO2022094587A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
EP4268274A4 (en) 2020-12-28 2024-10-30 Adeia Semiconductor Bonding Technologies Inc. STRUCTURES COMPRISING THROUGH-THROUGH-SUBSTRATE VIA HOLES AND METHODS OF FORMING SAME
US12456662B2 (en) 2020-12-28 2025-10-28 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same
JP7783896B2 (ja) 2020-12-30 2025-12-10 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 導電特徴部を備えた構造体及びその形成方法
KR20230164153A (ko) 2021-03-31 2023-12-01 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 캐리어의 직접 결합 및 분리
CN118103972A (zh) 2021-08-02 2024-05-28 美商艾德亚半导体接合科技有限公司 用于键合结构的保护性半导体元件
KR20230077809A (ko) 2021-11-25 2023-06-02 삼성전자주식회사 반도체 패키지
US12512425B2 (en) 2022-04-25 2025-12-30 Adeia Semiconductor Bonding Technologies Inc. Expansion controlled structure for direct bonding and method of forming same
US12506114B2 (en) 2022-12-29 2025-12-23 Adeia Semiconductor Bonding Technologies Inc. Directly bonded metal structures having aluminum features and methods of preparing same
US12341083B2 (en) 2023-02-08 2025-06-24 Adeia Semiconductor Bonding Technologies Inc. Electronic device cooling structures bonded to semiconductor elements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191081A (ja) * 2004-12-30 2006-07-20 Magnachip Semiconductor Ltd 受光領域が拡張されたイメージセンサ及びその製造方法
JP2007234725A (ja) * 2006-02-28 2007-09-13 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
JP2008544571A (ja) * 2005-06-28 2008-12-04 シリコンファイル・テクノロジーズ・インコーポレイテッド ３次元構造を持つイメージセンサの分離型単位画素及びその製造方法
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子
JP2011009489A (ja) * 2009-06-26 2011-01-13 Sony Corp 半導体装置の製造方法、半導体装置及び固体撮像装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
JPH08227980A (ja) 1995-02-21 1996-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH0982757A (ja) 1995-09-08 1997-03-28 Fujitsu Ltd 半導体装置とその半導体装置の製造方法
JP3490198B2 (ja) 1995-10-25 2004-01-26 松下電器産業株式会社 半導体装置とその製造方法
JP3383811B2 (ja) 1996-10-28 2003-03-10 松下電器産業株式会社 半導体チップモジュール及びその製造方法
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6642081B1 (en) 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
FR2839623B1 (fr) 2002-05-15 2004-08-13 Prette Et Cie Alain Valmente E Bijou et son procede de fabrication
JP3981026B2 (ja) 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP2005135988A (ja) 2003-10-28 2005-05-26 Toshiba Corp 半導体装置の製造方法
JP2006320383A (ja) * 2005-05-17 2006-11-30 Katsuo Nagase 排便、排尿促進器具
TWI429066B (zh) 2005-06-02 2014-03-01 新力股份有限公司 Semiconductor image sensor module and manufacturing method thereof
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
EP1845554A3 (en) 2006-04-10 2011-07-13 Imec A method to create super secondary grain growth in narrow trenches
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
JP2008135553A (ja) * 2006-11-28 2008-06-12 Fujitsu Ltd 基板積層方法及び基板が積層された半導体装置
JP5018270B2 (ja) 2007-06-22 2012-09-05 パナソニック株式会社 半導体積層体とそれを用いた半導体装置
US7755123B2 (en) * 2007-08-24 2010-07-13 Aptina Imaging Corporation Apparatus, system, and method providing backside illuminated imaging device
FR2926748B1 (fr) 2008-01-25 2010-04-02 Commissariat Energie Atomique Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet.
KR101049083B1 (ko) 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
JP5272922B2 (ja) 2009-06-24 2013-08-28 日本電気株式会社 半導体装置及びその製造方法
FR2947571B1 (fr) 2009-07-03 2011-09-09 Commissariat Energie Atomique Procede de restauration d'un element en cuivre
FR2947481B1 (fr) 2009-07-03 2011-08-26 Commissariat Energie Atomique Procede de collage cuivre-cuivre simplifie
JP5451547B2 (ja) * 2010-07-09 2014-03-26 キヤノン株式会社 固体撮像装置
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191081A (ja) * 2004-12-30 2006-07-20 Magnachip Semiconductor Ltd 受光領域が拡張されたイメージセンサ及びその製造方法
JP2008544571A (ja) * 2005-06-28 2008-12-04 シリコンファイル・テクノロジーズ・インコーポレイテッド ３次元構造を持つイメージセンサの分離型単位画素及びその製造方法
JP2007234725A (ja) * 2006-02-28 2007-09-13 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
JP2009170448A (ja) * 2008-01-10 2009-07-30 Nikon Corp 固体撮像素子
JP2011009489A (ja) * 2009-06-26 2011-01-13 Sony Corp 半導体装置の製造方法、半導体装置及び固体撮像装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11515202B2 (en) 2005-08-11 2022-11-29 Adeia Semiconductor Bonding Technologies Inc. 3D IC method and device
JP2012156231A (ja) * 2011-01-25 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US9897482B2 (en) 2012-02-29 2018-02-20 Canon Kabushiki Kaisha Photoelectric conversion apparatus and image pickup system having photoelectric conversion apparatus
US10852184B2 (en) 2012-02-29 2020-12-01 Canon Kabushiki Kaisha Photoelectric conversion apparatus and image pickup system having photoelectric conversion apparatus
JP2013183197A (ja) * 2012-02-29 2013-09-12 Canon Inc 光電変換装置、および光電変換装置を用いた撮像システム
US10090352B2 (en) 2012-05-31 2018-10-02 Canon Kabushiki Kaisha Manufacturing method for semiconductor device and semiconductor device
JPWO2013191039A1 (ja) * 2012-06-22 2016-05-26 ソニー株式会社 半導体装置、半導体装置の製造方法及び電子機器
WO2013191039A1 (ja) * 2012-06-22 2013-12-27 ソニー株式会社 半導体装置、半導体装置の製造方法及び電子機器
JP2014165417A (ja) * 2013-02-27 2014-09-08 Nikon Corp 半導体装置
US10090351B2 (en) 2014-11-04 2018-10-02 Toshiba Memory Corporation Semiconductor device having gaps within the conductive parts
JP2016092197A (ja) * 2014-11-04 2016-05-23 株式会社東芝 半導体装置および半導体装置の製造方法
JP2018528622A (ja) * 2015-08-25 2018-09-27 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 導電性バリアのダイレクトハイブリッドボンディング
CN108140559B (zh) * 2015-08-25 2022-05-24 英帆萨斯邦德科技有限公司 传导阻障直接混合型接合
US12381168B2 (en) 2015-08-25 2025-08-05 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
US11830838B2 (en) 2015-08-25 2023-11-28 Adeia Semiconductor Bonding Technologies Inc. Conductive barrier direct hybrid bonding
CN108140559A (zh) * 2015-08-25 2018-06-08 英帆萨斯邦德科技有限公司 传导阻障直接混合型接合
JP2019515511A (ja) * 2016-05-16 2019-06-06 レイセオン カンパニー ３ｄ集積デバイスにおける相互接続のためのバリア層
JP2017011758A (ja) * 2016-09-23 2017-01-12 キヤノン株式会社 光電変換装置、および光電変換装置を用いた撮像システム
JP7128178B2 (ja) 2017-04-04 2022-08-30 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
WO2018186026A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US11127773B2 (en) 2017-04-04 2021-09-21 Sony Semiconductor Solutions Corporation Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JPWO2018186026A1 (ja) * 2017-04-04 2020-02-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、及び電子機器
US11257782B2 (en) 2017-05-16 2022-02-22 Sony Semiconductor Solutions Corporation Method of manufacturing semiconductor device and semiconductor device
US11721664B2 (en) 2017-05-16 2023-08-08 Sony Semiconductor Solutions Corporation Method of manufacturing semiconductor device and semiconductor device
US12211819B2 (en) 2017-05-16 2025-01-28 Sony Semiconductor Solutions Corporation Method of manufacturing semiconductor device and semiconductor device
WO2018211974A1 (ja) * 2017-05-16 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 半導体装置の製造方法及び半導体装置
WO2023163070A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置
WO2023162264A1 (ja) * 2022-02-28 2023-08-31 株式会社レゾナック 半導体装置の製造方法、及び半導体装置
WO2025052889A1 (ja) * 2023-09-04 2025-03-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
KR102786012B1 (ko) * 2024-08-28 2025-03-26 에스케이엔펄스 주식회사 반도체 하이브리드 본딩 공정을 위한 연마패드 및 이를 이용한 반도체 소자의 제조방법

Also Published As

Publication number Publication date
US20130105663A1 (en) 2013-05-02
US12142629B2 (en) 2024-11-12
US20230075728A1 (en) 2023-03-09
US9093350B2 (en) 2015-07-28
US20170271387A1 (en) 2017-09-21
US20200243584A1 (en) 2020-07-30
WO2012004964A1 (en) 2012-01-12
US20240088196A1 (en) 2024-03-14
US10263034B2 (en) 2019-04-16
US11545519B2 (en) 2023-01-03
US20190096931A1 (en) 2019-03-28
US20250063832A1 (en) 2025-02-20
US9704915B2 (en) 2017-07-11
US20150287755A1 (en) 2015-10-08
US11843023B2 (en) 2023-12-12
JP5517800B2 (ja) 2014-06-11
US10651231B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
JP5517800B2 (ja) 固体撮像装置用の部材および固体撮像装置の製造方法
JP5451547B2 (ja) 固体撮像装置
JP5553693B2 (ja) 固体撮像装置及び撮像システム
JP5693060B2 (ja) 固体撮像装置、及び撮像システム
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140401

R151 Written notification of patent or utility model registration

Ref document number: 5517800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151