JP2012019045A

JP2012019045A - 半導体整流素子

Info

Publication number: JP2012019045A
Application number: JP2010155100A
Authority: JP
Inventors: Takao Kumada; 貴夫熊田; Shigeaki Ikeda; 成明池田; Katsunori Ueno; 勝典上野
Original assignee: Advanced Power Device Research Association
Current assignee: Advanced Power Device Research Association
Priority date: 2010-07-07
Filing date: 2010-07-07
Publication date: 2012-01-26
Anticipated expiration: 2030-07-07
Also published as: JP5566798B2

Abstract

【課題】逆方向のリーク特性を向上した窒化物系半導体材料を用いたショットキーダイオードを提供すること。
【解決手段】シリコン基板２の表面側に、バッファ層３、ＧａＮ層４、ＡｌＧａＮ層５が積層され、これら半導体層における能動領域内のＡｌＧａＮ層５の上にＡｌＧａＮ層５に対してオーミック接触するカソード電極６と、ＡｌＧａＮ層５に対してショットキー接触するアノード電極７とが形成され、ＡｌＧａＮ層５の周縁部が除去されてＧａＮ層４が露出した段差部５Ａが周回して形成されている。段差部５ＡのＧａＮ層４の上には、半導体層の能動領域を囲むように、ＧａＮ層４に対してショットキー接触する囲い込み電極７Ａが形成されている。ここで、囲い込み電極７Ａは、アノード電極７と同電位に設定されている。
【選択図】図２

Description

本発明は半導体整流素子に関し、さらに詳しくは、窒化物系化合物半導体を用いた半導体整流素子に関する。

ＧａＮ、ＡｌＧａＮなどの化学式Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ａｓ_ｕＰ_ｖＮ_{１−ｕ−ｖ}（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、ｕ＋ｖ＜１）で表される窒化物系化合物半導体を用いた半導体装置は、次世代パワーデバイスとして期待されている。従来、窒化物系化合物半導体、ＧａＮ系半導体を用いたデバイスにおいては、ＧａＮの結晶成長が容易なサファイヤ基板やＳｉＣ基板を用いて作製されていた（例えば、特許文献１参照）。

しかし、サファイヤ基板やＳｉＣ基板は基板自体が高価であるため、デバイスの高コスト化を招くという問題があった。そこで、これらの基板に比べて安価で、しかも大口径化が可能なシリコン（Ｓｉ）基板を利用することが検討されている。

シリコン基板を用いた半導体装置としては、図５および図６に示すようなショットキーダイオード１００がある。なお、図５はショットキーダイオード１００の平面図、図６は図５のＶＩ−ＶＩ断面図である。図６に示すように、ショットキーダイオード１００は、シリコン基板１０１の表面側に、順次、窒化アルミニウムガリウム（ＡｌＧａＮ）からなるバッファ層１０２、ＧａＮ層１０３、ＡｌＧａＮ層１０４が積層され、ＡｌＧａＮ層１０４の上にＡｌＧａＮ層１０４に対してショットキー接触するアノード電極１０５とＡｌＧａＮ層１０４に対してオーミック接触するカソード電極１０６が形成されている。図５に示すように、カソード電極１０６は、アノード電極１０５に対して所定距離を挟んで取り囲むように形成されている。そして、シリコン基板１０１の裏面側には、裏面電極１０７が形成されている。このショットキーダイオード１００の周縁においては、ＡｌＧａＮ層１０４が除去されてＧａＮ層１０３が露出した絶縁領域１０８が形成されている。

特開２００４−２４７７０９号公報

しかしながら、上述した従来のショットキーダイオード１００においては、図６に示すように、周辺部のＡｌＧａＮ層１０４が除去されてＧａＮ層１０３が露出した絶縁領域（メサアイソレーション）１０８が形成されているものの、この絶縁領域１０８の表面およびショットキーダイオード１００の端面を流れるリーク電流Ｉｒ（図５に破線矢印で示す）が大きく、逆方向リーク電流を低く抑えることが困難であった。

この発明は、上記に鑑みてなされたものであって、逆方向のリーク電流を抑制した窒化物系化合物半導体材料を用いた半導体整流素子を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、窒化物系化合物半導体層の表面に、アノード電極とカソード電極とが形成された半導体整流素子であって、前記窒化物系化合物半導体層における前記アノード電極および前記カソード電極が形成される領域を包含する能動領域の外周を囲むように、前記窒化物系化合物半導体層に対してショットキー接触する囲い込み電極が形成されていることを特徴とする。

また、この発明にかかる半導体整流素子は、上記の発明において、前記窒化物系化合物半導体層は複数層で構成され、前記囲い込み電極が接触する領域の前記窒化物系化合物半導体層うち少なくとも最上層が除去され、少なくとも最下層が残されていることを特徴とする。

また、この発明にかかる半導体整流素子は、上記の発明において、前記囲い込み電極が接触する部分の前記窒化物系化合物半導体層は、高抵抗化されていることを特徴とする。

また、この発明にかかる半導体整流素子は、上記の発明において、前記窒化物系半導体層の裏面に裏面電極が形成され、前記囲い込み電極と前記裏面電極とが同電位に設定されていることを特徴とする。

また、この発明にかかる半導体整流素子は、上記の発明において、前記囲い込み電極は、前記アノード電極と同電位に設定されていることを特徴とする。

また、この発明にかかる半導体整流素子は、上記の発明において、前記窒化物系化合物半導体層は、ＡｌＧａＮ系の半導体でなることを特徴とする。

この発明によれば、窒化物系化合物半導体層を用いた半導体整流素子において、能動層の外側を囲うように、窒化物系化合物半導体層にショットキー接触する囲い込み電極を配置したことにより、表面と裏面間に流れるリーク電流を低減するという効果がある。

図１は、この発明の実施の形態１にかかる半導体整流素子の平面図である。図２は、図１のII−II断面図である。図３は、この発明の実施の形態２にかかる半導体整流素子の断面図である。図４は、この発明の実施の形態３にかかる半導体整流素子の断面図である。図５は、従来の半導体整流素子の平面図である。図６は、図５のＶＩ−ＶＩ断面図である。

以下に、本発明を実施するための形態である半導体整流素子について図面を参照して説明する。但し、図面は模式的なものであり、各層の厚みや厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。

（実施の形態１）
図１および図２は、この発明の実施の形態１にかかる半導体整流素子１を示している。図１は半導体整流素子１の平面図、図２は図１のII−II断面図である。図２に示すように、この半導体整流素子１は、シリコン基板２の表面側に、順次、窒化アルミニウムガリウム（ＡｌＧａＮ）でなるバッファ層３、ＧａＮ層４、ＡｌＧａＮ層５が結晶成長により積層され、これら半導体層における能動領域内のＡｌＧａＮ層５の上にＡｌＧａＮ層５に対してオーミック接触するカソード電極６と、ＡｌＧａＮ層５に対してショットキー接触するアノード電極７とが形成されている。ここで、能動領域とは、ＧａＮ層４とＡｌＧａＮ層５の界面よりＧａＮ層４側に二次元電子ガス（２ＤＥＧ）が形成され、かつカソード電極６とアノード電極７とが形成される領域を含む領域である。図１に示すように、カソード電極６は、アノード電極７に対して所定距離を挟んで取り囲むように形成されている。なお、カソード電極６の最下層は、ＡｌＧａＮ層５に対してオーミック接触するＴｉが用いられ、アノード電極７の最下層は、ＡｌＧａＮ層５に対してショットキー接触するＮｉが用いられている。

シリコン基板２の裏面側には、裏面電極８が形成されている。この半導体整流素子１の周縁においては、ＡｌＧａＮ層５が除去されてＧａＮ層４が露出した絶縁領域としての段差部５Ａが周回して形成されている。段差部５ＡのＧａＮ層４の上には、半導体層の能動領域を囲むように、ＧａＮ層４に対してショットキー接触する、アノード電極７と同じ材料でなる囲い込み電極７Ａが形成されている。そして、図１に示すように、この囲い込み電極７Ａは、アノード電極７と同電位になるようにボンディングワイヤー９で接続されている。なお、図１に示すように、アノード電極７には、外部回路へ接続される配線１０も接続されている。

本実施の形態にかかる半導体整流素子１においては、下地であるＧａＮ層４に対してショットキー接触する囲い込み電極７Ａを外周縁に沿って備え、この囲い込み電極７Ａがさらにアノード電極７と同電位に設定されているため、絶縁領域としての段差部５Ａの残存キャリアを空欠化することでき、段差部５Ａの表面およびチップ端面を流れるリーク電流を低減することができる。

また、アノード電極７および囲い込み電極７Ａの電位と、裏面電極８の電位とが同電位となるように設定されている。このため、段差部５Ａにおけるチップ端面の電界が微弱となり、さらにリーク電流を低減することができる。

以下、本実施の形態にかかる半導体整流素子１の製造方法を説明する。本実施の形態においては、先ず、シリコン基板２の上に、順次、窒化アルミニウムガリウム（ＡｌＧａＮ）でなるバッファ層３、ＧａＮ層４、ＡｌＧａＮ層５をＭＯＣＶＤ法にてエピタキシャル成長させて積層する。本実施の形態では、バッファ層３の膜厚は３０ｎｍ、ＧａＮ層４の膜厚は１μｍ、ＡｌＧａＮ層５の膜厚は４０ｎｍとした。

次に、ＡｌＧａＮ層５の上に、フォトリソグラフィー技術により、周縁部を露出させる形状にパターニングしたレジストを形成する。そして、このレジストをマスクとしてエッチングを行い、ＧａＮ層４が露出するまでＡｌＧａＮ層５を除去して段差部５Ａを形成する。このエッチングとしては、塩素ガス（Ｃｌ_２）をエッチングガスとして用いた反応性イオンエッチング（ＲＩＥ）などを用いることができる。その後、レジストマスクは、アッシングにより除去する。

次に、フォトリソグラフィー技術を用いて、ＡｌＧａＮ層５上にカソード電極パターン部分が露出するようなレジストを加工し、このレジストをマスクとして、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（３００／２２０／４０／５０ｎｍ）を蒸着してカソード電極６を形成する。そして、リフトオフ法を用いて、不要部分をアセトンを用いてレジストと共に除去する。

そして、このカソード電極６と下地のＡｌＧａＮ層５とのオーミック接触を得るため、窒素雰囲気下で７５０℃、３０秒間のアニールを行う。

次に、フォトリソグラフィー技術を用いて、下地とショットキー接触するするアノード電極７および囲い込み電極７Ａを形成するための所望パターンにレジストを加工する。このレジストをマスクとして、Ｎｉ／Ａｕ(５０／２００ｎｍ)を蒸着し、リフトオフ法で不要部分をレジストと共に除去することで、アノード電極７および囲い込み電極７Ａを形成する。

その後、シリコン基板２の裏面に、スパッタ法により、Ｔｉ／Ｎｉ／Ａｕ（５０ｎｍ／５００ｎｍ／５０ｎｍ）からなる裏面電極８を形成する。

最後に、所望のチップサイズにダイシングした後、アノード電極７と囲い込み電極７Ａが同電位になるよう、ボンディングワイヤー９で接続し、樹脂モールドパッケージに実装することで半導体整流素子１の製造が完了する。

（実施の形態２）
図３は、この発明の実施の形態２にかかる半導体整流素子１Ａの断面図であり、上記の実施の形態１における図２と同位置に相当する部分の断面図である。

図３に示すように、この実施の形態にかかる半導体整流素子１Ａは、上記の実施の形態１にかかる半導体整流素子１の段差部５Ａが無く、ＡｌＧａＮ層５の周縁部が高抵抗化された高抵抗領域５Ｂとなっている。そして、この高抵抗領域５Ｂの上にアノード電極７と同材料でなる囲い込み電極７Ａが形成されている。この実施の形態にかかる半導体整流素子１Ａにおける他の構成は、上記の実施の形態１にかかる半導体整流素子１の構成と同様である。

本実施の形態では、ＡｌＧａＮ層５にボロン（Ｂ）をイオン注入することにより、高抵抗化させて高抵抗領域５Ｂを形成している。この実施の形態では、ＡｌＧａＮ層５をボロンのイオン注入による高抵抗状態を保つため、注入不純物活性化のためのアニールを行わない。なお、ＡｌＧａＮ層５の高抵抗化の方法としては、これに限定されるものではない。

本実施の形態にかかる半導体整流素子１Ａにおいては、下地に対してショットキー接触する囲い込み電極７Ａを外周縁に沿って備え、この囲い込み電極７Ａの下地となるＡｌＧａＮ層５が高抵抗領域５Ｂとなっているため、この高抵抗領域５Ｂの表面およびチップ端面を流れるリーク電流を低減することができる。なお、本実施の形態においても、囲い込み電極７Ａは、アノード電極７と同電位となるように設定されている。

（実施の形態３）
図４は、この発明の実施の形態３にかかる半導体整流素子１Ｂは、囲い込み電極７Ａを形成する部分の半導体層がバッファ層３、ＧａＮ層４、ＡｌＧａＮ層５でなり、ＡｌＧａＮ層５の上にショットキー接触する囲い込み電極７Ａを形成したものであり、上記実施の形態１および２のように半導体層に段差部５Ａや高抵抗領域５Ｂを形成した実施の形態に比べて簡単な構造である。

この実施の形態にかかる半導体整流素子１Ｂおいても、囲い込み電極７Ａはアノード電極７と同電位になるように設定されている。しかも、囲い込み電極７Ａと裏面電極８とが同電位になるように設定されている。

この実施の形態にかかる半導体整流素子１Ｂでは、囲い込み電極７Ａに電圧が印加されるとＡｌＧａＮ層５をはじめとする半導体層中に空乏層が広がり、逆方向のリーク電流が流れることを抑制する作用があり、上記の実施の形態１および２と同様の効果を奏する。

（その他の実施の形態）
以上、この発明の実施の形態について説明したが、上記の実施の形態の開示の一部をなす論述および図面はこの発明を限定するものではない。この開示から当業者に様々な代替実施の形態、実施例および運用技術が明らかとなろう。

例えば、上記の実施の形態１および２は、窒化物系化合物半導体層として、ＧａＮおよびＡｌＧａＮを用いたが、その組成がＡｌｘＧａ（１−ｘ）Ｎ（０≦ｘ≦１）であることが好ましい。また、ＡｌＧａＮに代えてＩｎＡｌＮを用いてもよい。この場合、ＩｎｙＡｌ（１−ｙ）Ｎ（０≦ｙ≦１）であることが好ましい。

上記の各実施の形態では、半導体層がバッファ層３、ＧａＮ層４、ＡｌＧａＮ層５の三層構造であるが、これよりも多層構造であってもよく、この場合、実施の形態２のように段差部５Ａを形成する場合は、少なくとも最上層を除去し、少なくとも最下層が残るようにしてもよい。

以上のように、本発明にかかる半導体整流素子は、次世代パワーデバイスとして有用であり、特に、ショットキーダイオードに適している。

１，１Ａ，１Ｂ半導体整流素子
２シリコン基板
３バッファ層
４ＧａＮ層
５ＡｌＧａＮ層
５Ａ段差部
５Ｂ高抵抗領域
７アノード電極
７Ａ囲い込み電極
８裏面電極
９ボンディングワイヤー

Claims

窒化物系化合物半導体層の表面に、アノード電極とカソード電極とが形成された半導体整流素子であって、
前記窒化物系化合物半導体層における前記アノード電極および前記カソード電極が形成される領域を包含する能動領域の外周を囲むように、前記窒化物系化合物半導体層に対してショットキー接触する囲い込み電極が形成されていることを特徴とする半導体整流素子。
前記窒化物系化合物半導体層は複数層で構成され、
前記囲い込み電極が接触する領域の前記窒化物系化合物半導体層うち少なくとも最上層が除去され、少なくとも最下層が残されていることを特徴とする請求項１に記載の半導体整流素子。
前記囲い込み電極が接触する部分の前記窒化物系化合物半導体層は、高抵抗化されていることを特徴とする請求項１に記載の半導体整流素子。
前記窒化物系化合物半導体層の裏面に裏面電極が形成され、
前記囲い込み電極と前記裏面電極とが同電位に設定されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体整流素子。
前記囲い込み電極は、前記アノード電極と同電位に設定されていることを特徴とする請求項１〜４のいずれか一つに記載の半導体整流素子。
前記窒化物系化合物半導体層は、ＡｌＧａＮ系の半導体でなることを特徴とする請求項１〜５のいずれか一つに記載の半導体整流素子。