JP2012019045A - Semiconductor rectifier element - Google Patents
Semiconductor rectifier element Download PDFInfo
- Publication number
- JP2012019045A JP2012019045A JP2010155100A JP2010155100A JP2012019045A JP 2012019045 A JP2012019045 A JP 2012019045A JP 2010155100 A JP2010155100 A JP 2010155100A JP 2010155100 A JP2010155100 A JP 2010155100A JP 2012019045 A JP2012019045 A JP 2012019045A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor
- nitride
- algan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 150000004767 nitrides Chemical class 0.000 claims abstract description 18
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract 6
- 150000001875 compounds Chemical class 0.000 claims description 15
- -1 nitride compound Chemical class 0.000 claims description 7
- 239000000758 substrate Substances 0.000 abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 229910002601 GaN Inorganic materials 0.000 description 23
- 238000000034 method Methods 0.000 description 7
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】逆方向のリーク特性を向上した窒化物系半導体材料を用いたショットキーダイオードを提供すること。
【解決手段】シリコン基板2の表面側に、バッファ層3、GaN層4、AlGaN層5が積層され、これら半導体層における能動領域内のAlGaN層5の上にAlGaN層5に対してオーミック接触するカソード電極6と、AlGaN層5に対してショットキー接触するアノード電極7とが形成され、AlGaN層5の周縁部が除去されてGaN層4が露出した段差部5Aが周回して形成されている。段差部5AのGaN層4の上には、半導体層の能動領域を囲むように、GaN層4に対してショットキー接触する囲い込み電極7Aが形成されている。ここで、囲い込み電極7Aは、アノード電極7と同電位に設定されている。
【選択図】図2A Schottky diode using a nitride-based semiconductor material with improved reverse leakage characteristics is provided.
A buffer layer, a GaN layer, and an AlGaN layer are stacked on the surface side of a silicon substrate, and are in ohmic contact with the AlGaN layer on the AlGaN layer in an active region of these semiconductor layers. A cathode electrode 6 and an anode electrode 7 that is in Schottky contact with the AlGaN layer 5 are formed, and a stepped portion 5A in which the peripheral portion of the AlGaN layer 5 is removed and the GaN layer 4 is exposed is formed to circulate. . On the GaN layer 4 of the step portion 5A, an enclosing electrode 7A that is in Schottky contact with the GaN layer 4 is formed so as to surround the active region of the semiconductor layer. Here, the enclosing electrode 7A is set to the same potential as the anode electrode 7.
[Selection] Figure 2
Description
本発明は半導体整流素子に関し、さらに詳しくは、窒化物系化合物半導体を用いた半導体整流素子に関する。 The present invention relates to a semiconductor rectifier, and more particularly to a semiconductor rectifier using a nitride compound semiconductor.
GaN、AlGaNなどの化学式AlxInyGa1−x−yAsuPvN1−u−v(但し、0≦x≦1、0≦y≦1、x+y≦1、0≦u<1、0≦v<1、u+v<1)で表される窒化物系化合物半導体を用いた半導体装置は、次世代パワーデバイスとして期待されている。従来、窒化物系化合物半導体、GaN系半導体を用いたデバイスにおいては、GaNの結晶成長が容易なサファイヤ基板やSiC基板を用いて作製されていた(例えば、特許文献1参照)。 GaN, formulas such as AlGaN Al x In y Ga 1- x-y As u P v N 1-u-v ( where, 0 ≦ x ≦ 1,0 ≦ y ≦ 1, x + y ≦ 1,0 ≦ u <1 , 0 ≦ v <1, u + v <1), a semiconductor device using a nitride-based compound semiconductor is expected as a next-generation power device. Conventionally, devices using nitride-based compound semiconductors and GaN-based semiconductors have been manufactured using sapphire substrates and SiC substrates that facilitate crystal growth of GaN (see, for example, Patent Document 1).
しかし、サファイヤ基板やSiC基板は基板自体が高価であるため、デバイスの高コスト化を招くという問題があった。そこで、これらの基板に比べて安価で、しかも大口径化が可能なシリコン(Si)基板を利用することが検討されている。 However, since the sapphire substrate and the SiC substrate are expensive, there is a problem that the cost of the device is increased. Therefore, it has been studied to use a silicon (Si) substrate that is cheaper than these substrates and that can be increased in diameter.
シリコン基板を用いた半導体装置としては、図5および図6に示すようなショットキーダイオード100がある。なお、図5はショットキーダイオード100の平面図、図6は図5のVI−VI断面図である。図6に示すように、ショットキーダイオード100は、シリコン基板101の表面側に、順次、窒化アルミニウムガリウム(AlGaN)からなるバッファ層102、GaN層103、AlGaN層104が積層され、AlGaN層104の上にAlGaN層104に対してショットキー接触するアノード電極105とAlGaN層104に対してオーミック接触するカソード電極106が形成されている。図5に示すように、カソード電極106は、アノード電極105に対して所定距離を挟んで取り囲むように形成されている。そして、シリコン基板101の裏面側には、裏面電極107が形成されている。このショットキーダイオード100の周縁においては、AlGaN層104が除去されてGaN層103が露出した絶縁領域108が形成されている。
As a semiconductor device using a silicon substrate, there is a Schottky
しかしながら、上述した従来のショットキーダイオード100においては、図6に示すように、周辺部のAlGaN層104が除去されてGaN層103が露出した絶縁領域(メサアイソレーション)108が形成されているものの、この絶縁領域108の表面およびショットキーダイオード100の端面を流れるリーク電流Ir(図5に破線矢印で示す)が大きく、逆方向リーク電流を低く抑えることが困難であった。
However, in the above-described conventional Schottky
この発明は、上記に鑑みてなされたものであって、逆方向のリーク電流を抑制した窒化物系化合物半導体材料を用いた半導体整流素子を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide a semiconductor rectifier element using a nitride-based compound semiconductor material in which reverse leakage current is suppressed.
上述した課題を解決し、目的を達成するために、本発明は、窒化物系化合物半導体層の表面に、アノード電極とカソード電極とが形成された半導体整流素子であって、前記窒化物系化合物半導体層における前記アノード電極および前記カソード電極が形成される領域を包含する能動領域の外周を囲むように、前記窒化物系化合物半導体層に対してショットキー接触する囲い込み電極が形成されていることを特徴とする。 In order to solve the above-described problems and achieve the object, the present invention provides a semiconductor rectifier in which an anode electrode and a cathode electrode are formed on the surface of a nitride compound semiconductor layer, the nitride compound An enclosing electrode that is in Schottky contact with the nitride-based compound semiconductor layer is formed so as to surround an outer periphery of an active region including a region where the anode electrode and the cathode electrode are formed in the semiconductor layer. Features.
また、この発明にかかる半導体整流素子は、上記の発明において、前記窒化物系化合物半導体層は複数層で構成され、前記囲い込み電極が接触する領域の前記窒化物系化合物半導体層うち少なくとも最上層が除去され、少なくとも最下層が残されていることを特徴とする。 In the semiconductor rectifier according to the present invention, in the above invention, the nitride-based compound semiconductor layer is composed of a plurality of layers, and at least the uppermost layer of the nitride-based compound semiconductor layer in the region in contact with the surrounding electrode is It is removed, and at least the lowermost layer is left.
また、この発明にかかる半導体整流素子は、上記の発明において、前記囲い込み電極が接触する部分の前記窒化物系化合物半導体層は、高抵抗化されていることを特徴とする。 The semiconductor rectifier according to the present invention is characterized in that, in the above-described invention, the nitride compound semiconductor layer in the portion in contact with the enclosing electrode has a high resistance.
また、この発明にかかる半導体整流素子は、上記の発明において、前記窒化物系半導体層の裏面に裏面電極が形成され、前記囲い込み電極と前記裏面電極とが同電位に設定されていることを特徴とする。 The semiconductor rectifier according to the present invention is characterized in that, in the above invention, a back electrode is formed on the back surface of the nitride-based semiconductor layer, and the enclosing electrode and the back electrode are set to the same potential. And
また、この発明にかかる半導体整流素子は、上記の発明において、前記囲い込み電極は、前記アノード電極と同電位に設定されていることを特徴とする。 In the semiconductor rectifier according to the present invention as set forth in the invention described above, the enclosing electrode is set to the same potential as the anode electrode.
また、この発明にかかる半導体整流素子は、上記の発明において、前記窒化物系化合物半導体層は、AlGaN系の半導体でなることを特徴とする。 In the semiconductor rectifier according to the present invention as set forth in the invention described above, the nitride compound semiconductor layer is made of an AlGaN semiconductor.
この発明によれば、窒化物系化合物半導体層を用いた半導体整流素子において、能動層の外側を囲うように、窒化物系化合物半導体層にショットキー接触する囲い込み電極を配置したことにより、表面と裏面間に流れるリーク電流を低減するという効果がある。 According to the present invention, in the semiconductor rectifying device using the nitride-based compound semiconductor layer, the surrounding electrode is arranged so as to be in Schottky contact with the nitride-based compound semiconductor layer so as to surround the outside of the active layer. There is an effect of reducing the leakage current flowing between the back surfaces.
以下に、本発明を実施するための形態である半導体整流素子について図面を参照して説明する。但し、図面は模式的なものであり、各層の厚みや厚みの比率などは現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。 Hereinafter, a semiconductor rectifying element as an embodiment for carrying out the present invention will be described with reference to the drawings. However, it should be noted that the drawings are schematic, and the thicknesses and ratios of the layers are different from actual ones. Moreover, the part from which the relationship and ratio of a mutual dimension differ also in between drawings is contained. Therefore, specific dimensions should be determined in consideration of the following description.
(実施の形態1)
図1および図2は、この発明の実施の形態1にかかる半導体整流素子1を示している。図1は半導体整流素子1の平面図、図2は図1のII−II断面図である。図2に示すように、この半導体整流素子1は、シリコン基板2の表面側に、順次、窒化アルミニウムガリウム(AlGaN)でなるバッファ層3、GaN層4、AlGaN層5が結晶成長により積層され、これら半導体層における能動領域内のAlGaN層5の上にAlGaN層5に対してオーミック接触するカソード電極6と、AlGaN層5に対してショットキー接触するアノード電極7とが形成されている。ここで、能動領域とは、GaN層4とAlGaN層5の界面よりGaN層4側に二次元電子ガス(2DEG)が形成され、かつカソード電極6とアノード電極7とが形成される領域を含む領域である。図1に示すように、カソード電極6は、アノード電極7に対して所定距離を挟んで取り囲むように形成されている。なお、カソード電極6の最下層は、AlGaN層5に対してオーミック接触するTiが用いられ、アノード電極7の最下層は、AlGaN層5に対してショットキー接触するNiが用いられている。
(Embodiment 1)
1 and 2 show a semiconductor rectifying device 1 according to a first embodiment of the present invention. FIG. 1 is a plan view of the semiconductor rectifying element 1, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. As shown in FIG. 2, in this semiconductor rectifier element 1, a
シリコン基板2の裏面側には、裏面電極8が形成されている。この半導体整流素子1の周縁においては、AlGaN層5が除去されてGaN層4が露出した絶縁領域としての段差部5Aが周回して形成されている。段差部5AのGaN層4の上には、半導体層の能動領域を囲むように、GaN層4に対してショットキー接触する、アノード電極7と同じ材料でなる囲い込み電極7Aが形成されている。そして、図1に示すように、この囲い込み電極7Aは、アノード電極7と同電位になるようにボンディングワイヤー9で接続されている。なお、図1に示すように、アノード電極7には、外部回路へ接続される配線10も接続されている。
A
本実施の形態にかかる半導体整流素子1においては、下地であるGaN層4に対してショットキー接触する囲い込み電極7Aを外周縁に沿って備え、この囲い込み電極7Aがさらにアノード電極7と同電位に設定されているため、絶縁領域としての段差部5Aの残存キャリアを空欠化することでき、段差部5Aの表面およびチップ端面を流れるリーク電流を低減することができる。
In the semiconductor rectifying device 1 according to the present embodiment, an enclosing
また、アノード電極7および囲い込み電極7Aの電位と、裏面電極8の電位とが同電位となるように設定されている。このため、段差部5Aにおけるチップ端面の電界が微弱となり、さらにリーク電流を低減することができる。
Further, the potential of the
以下、本実施の形態にかかる半導体整流素子1の製造方法を説明する。本実施の形態においては、先ず、シリコン基板2の上に、順次、窒化アルミニウムガリウム(AlGaN)でなるバッファ層3、GaN層4、AlGaN層5をMOCVD法にてエピタキシャル成長させて積層する。本実施の形態では、バッファ層3の膜厚は30nm、GaN層4の膜厚は1μm、AlGaN層5の膜厚は40nmとした。
Hereinafter, a method for manufacturing the semiconductor rectifying device 1 according to the present embodiment will be described. In the present embodiment, first, a
次に、AlGaN層5の上に、フォトリソグラフィー技術により、周縁部を露出させる形状にパターニングしたレジストを形成する。そして、このレジストをマスクとしてエッチングを行い、GaN層4が露出するまでAlGaN層5を除去して段差部5Aを形成する。このエッチングとしては、塩素ガス(Cl2)をエッチングガスとして用いた反応性イオンエッチング(RIE)などを用いることができる。その後、レジストマスクは、アッシングにより除去する。
Next, a resist patterned into a shape that exposes the peripheral edge is formed on the AlGaN
次に、フォトリソグラフィー技術を用いて、AlGaN層5上にカソード電極パターン部分が露出するようなレジストを加工し、このレジストをマスクとして、Ti/Al/Ni/Au(300/220/40/50nm)を蒸着してカソード電極6を形成する。そして、リフトオフ法を用いて、不要部分をアセトンを用いてレジストと共に除去する。
Next, using a photolithography technique, a resist that exposes the cathode electrode pattern portion on the
そして、このカソード電極6と下地のAlGaN層5とのオーミック接触を得るため、窒素雰囲気下で750℃、30秒間のアニールを行う。
In order to obtain ohmic contact between the
次に、フォトリソグラフィー技術を用いて、下地とショットキー接触するするアノード電極7および囲い込み電極7Aを形成するための所望パターンにレジストを加工する。このレジストをマスクとして、Ni/Au(50/200nm)を蒸着し、リフトオフ法で不要部分をレジストと共に除去することで、アノード電極7および囲い込み電極7Aを形成する。
Next, using a photolithography technique, a resist is processed into a desired pattern for forming the
その後、シリコン基板2の裏面に、スパッタ法により、Ti/Ni/Au(50nm/500nm/50nm)からなる裏面電極8を形成する。
Thereafter, a
最後に、所望のチップサイズにダイシングした後、アノード電極7と囲い込み電極7Aが同電位になるよう、ボンディングワイヤー9で接続し、樹脂モールドパッケージに実装することで半導体整流素子1の製造が完了する。
Finally, after dicing to a desired chip size, the
(実施の形態2)
図3は、この発明の実施の形態2にかかる半導体整流素子1Aの断面図であり、上記の実施の形態1における図2と同位置に相当する部分の断面図である。
(Embodiment 2)
FIG. 3 is a cross-sectional view of a semiconductor rectifying device 1A according to the second embodiment of the present invention, and is a cross-sectional view of a portion corresponding to the same position as FIG. 2 in the first embodiment.
図3に示すように、この実施の形態にかかる半導体整流素子1Aは、上記の実施の形態1にかかる半導体整流素子1の段差部5Aが無く、AlGaN層5の周縁部が高抵抗化された高抵抗領域5Bとなっている。そして、この高抵抗領域5Bの上にアノード電極7と同材料でなる囲い込み電極7Aが形成されている。この実施の形態にかかる半導体整流素子1Aにおける他の構成は、上記の実施の形態1にかかる半導体整流素子1の構成と同様である。
As shown in FIG. 3, the semiconductor rectifying device 1A according to this embodiment has no stepped
本実施の形態では、AlGaN層5にボロン(B)をイオン注入することにより、高抵抗化させて高抵抗領域5Bを形成している。この実施の形態では、AlGaN層5をボロンのイオン注入による高抵抗状態を保つため、注入不純物活性化のためのアニールを行わない。なお、AlGaN層5の高抵抗化の方法としては、これに限定されるものではない。
In the present embodiment, boron (B) is ion-implanted into the
本実施の形態にかかる半導体整流素子1Aにおいては、下地に対してショットキー接触する囲い込み電極7Aを外周縁に沿って備え、この囲い込み電極7Aの下地となるAlGaN層5が高抵抗領域5Bとなっているため、この高抵抗領域5Bの表面およびチップ端面を流れるリーク電流を低減することができる。なお、本実施の形態においても、囲い込み電極7Aは、アノード電極7と同電位となるように設定されている。
In the semiconductor rectifying device 1A according to the present embodiment, the surrounding
(実施の形態3)
図4は、この発明の実施の形態3にかかる半導体整流素子1Bは、囲い込み電極7Aを形成する部分の半導体層がバッファ層3、GaN層4、AlGaN層5でなり、AlGaN層5の上にショットキー接触する囲い込み電極7Aを形成したものであり、上記実施の形態1および2のように半導体層に段差部5Aや高抵抗領域5Bを形成した実施の形態に比べて簡単な構造である。
(Embodiment 3)
FIG. 4 shows a
この実施の形態にかかる半導体整流素子1Bおいても、囲い込み電極7Aはアノード電極7と同電位になるように設定されている。しかも、囲い込み電極7Aと裏面電極8とが同電位になるように設定されている。
Also in the
この実施の形態にかかる半導体整流素子1Bでは、囲い込み電極7Aに電圧が印加されるとAlGaN層5をはじめとする半導体層中に空乏層が広がり、逆方向のリーク電流が流れることを抑制する作用があり、上記の実施の形態1および2と同様の効果を奏する。
In the
(その他の実施の形態)
以上、この発明の実施の形態について説明したが、上記の実施の形態の開示の一部をなす論述および図面はこの発明を限定するものではない。この開示から当業者に様々な代替実施の形態、実施例および運用技術が明らかとなろう。
(Other embodiments)
The embodiment of the present invention has been described above. However, the description and the drawings, which constitute a part of the disclosure of the above embodiment, do not limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、上記の実施の形態1および2は、窒化物系化合物半導体層として、GaNおよびAlGaNを用いたが、その組成がAlxGa(1−x)N(0≦x≦1)であることが好ましい。また、AlGaNに代えてInAlNを用いてもよい。この場合、InyAl(1−y)N(0≦y≦1)であることが好ましい。
For example, in
上記の各実施の形態では、半導体層がバッファ層3、GaN層4、AlGaN層5の三層構造であるが、これよりも多層構造であってもよく、この場合、実施の形態2のように段差部5Aを形成する場合は、少なくとも最上層を除去し、少なくとも最下層が残るようにしてもよい。
In each of the above embodiments, the semiconductor layer has a three-layer structure of the
以上のように、本発明にかかる半導体整流素子は、次世代パワーデバイスとして有用であり、特に、ショットキーダイオードに適している。 As described above, the semiconductor rectifier according to the present invention is useful as a next-generation power device, and is particularly suitable for a Schottky diode.
1,1A,1B 半導体整流素子
2 シリコン基板
3 バッファ層
4 GaN層
5 AlGaN層
5A 段差部
5B 高抵抗領域
7 アノード電極
7A 囲い込み電極
8 裏面電極
9 ボンディングワイヤー
1, 1A,
Claims (6)
前記窒化物系化合物半導体層における前記アノード電極および前記カソード電極が形成される領域を包含する能動領域の外周を囲むように、前記窒化物系化合物半導体層に対してショットキー接触する囲い込み電極が形成されていることを特徴とする半導体整流素子。 A semiconductor rectifier in which an anode electrode and a cathode electrode are formed on the surface of a nitride compound semiconductor layer,
An enclosing electrode that is in Schottky contact with the nitride-based compound semiconductor layer is formed so as to surround an outer periphery of an active region including a region where the anode electrode and the cathode electrode are formed in the nitride-based compound semiconductor layer. A semiconductor rectifier element characterized by being made.
前記囲い込み電極が接触する領域の前記窒化物系化合物半導体層うち少なくとも最上層が除去され、少なくとも最下層が残されていることを特徴とする請求項1に記載の半導体整流素子。 The nitride-based compound semiconductor layer is composed of a plurality of layers,
2. The semiconductor rectifier according to claim 1, wherein at least an uppermost layer of the nitride-based compound semiconductor layer in a region in contact with the surrounding electrode is removed, and at least the lowermost layer is left.
前記囲い込み電極と前記裏面電極とが同電位に設定されていることを特徴とする請求項1〜3のいずれか一つに記載の半導体整流素子。 A back electrode is formed on the back surface of the nitride-based compound semiconductor layer,
The semiconductor rectifying device according to claim 1, wherein the enclosing electrode and the back electrode are set to the same potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010155100A JP5566798B2 (en) | 2010-07-07 | 2010-07-07 | Semiconductor rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010155100A JP5566798B2 (en) | 2010-07-07 | 2010-07-07 | Semiconductor rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012019045A true JP2012019045A (en) | 2012-01-26 |
| JP5566798B2 JP5566798B2 (en) | 2014-08-06 |
Family
ID=45604090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010155100A Expired - Fee Related JP5566798B2 (en) | 2010-07-07 | 2010-07-07 | Semiconductor rectifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5566798B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147951A (en) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and integrated circuit using the same |
| JP2008124409A (en) * | 2006-10-17 | 2008-05-29 | Sanken Electric Co Ltd | Compound semiconductor device |
| JP2009060049A (en) * | 2007-09-03 | 2009-03-19 | Sanken Electric Co Ltd | Nitride compound semiconductor devices |
-
2010
- 2010-07-07 JP JP2010155100A patent/JP5566798B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147951A (en) * | 2004-11-22 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Schottky barrier diode and integrated circuit using the same |
| JP2008124409A (en) * | 2006-10-17 | 2008-05-29 | Sanken Electric Co Ltd | Compound semiconductor device |
| JP2009060049A (en) * | 2007-09-03 | 2009-03-19 | Sanken Electric Co Ltd | Nitride compound semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5566798B2 (en) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5240966B2 (en) | Gallium nitride semiconductor device | |
| JP5775321B2 (en) | Semiconductor device, manufacturing method thereof, and power supply device | |
| JP7576128B2 (en) | SYSTEM AND METHOD FOR INTEGRATING DEVICES ON ENGINEERED SUBSTRATES - Patent application | |
| JP5874173B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| US7842974B2 (en) | Gallium nitride heterojunction schottky diode | |
| US8207574B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN103081080B (en) | Epitaxial substrate for semiconductor element, semiconductor element, method for manufacturing epitaxial substrate for semiconductor element, and method for manufacturing semiconductor element | |
| US9082884B2 (en) | Schottky diode | |
| JP2019528576A (en) | Electronic power device integrated with processed substrate | |
| JP2007242853A (en) | Semiconductor substrate and semiconductor device using the same | |
| JP2006100645A (en) | GaN-based semiconductor integrated circuit | |
| JP5817833B2 (en) | Semiconductor device, manufacturing method thereof, and power supply device | |
| US9236434B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2011029506A (en) | Semiconductor device | |
| JP2010206020A (en) | Semiconductor device | |
| TW201838178A (en) | Semiconductor device | |
| US20110006307A1 (en) | Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method | |
| WO2012014675A1 (en) | Semiconductor element, hemt element, and production method for semiconductor element | |
| CN105895683A (en) | Semiconductor Device And Manufacturing Method | |
| JP6166508B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP7231826B2 (en) | Semiconductor device, method for manufacturing semiconductor device, and electronic device | |
| WO2012098636A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5566798B2 (en) | Semiconductor rectifier | |
| JP2009060065A (en) | Nitride semiconductor device | |
| US20240063218A1 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20111101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140618 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5566798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |