JP2012005060A - 雑音除去装置 - Google Patents

Abstract

【課題】可変フィルタのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減すること。
【解決手段】雑音除去装置は、可変ローパスフィルタおよび可変位相器を備え、雑音成分の検出結果に従って可変ローパスフィルタおよび可変位相器を切り換えて使用するものであって、可変ローパスフィルタが、可変位相器の位相特性に基づいて算出された２次以上の伝達関数を１次の因数の積であらわした関数に対応した回路構成を有することを特徴とする。
【選択図】 図１

Description

本発明は、可変フィルタと可変位相器とを切り換えて使用することによって入力信号の劣化を抑えつつ雑音除去を行う雑音除去装置に関し、特に、可変フィルタのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減することができる雑音除去装置に関する。

従来、マルチパスノイズが混入している区間についてのみマルチパスノイズの除去を行うことで、マルチパスノイズの除去に伴う入力信号の劣化を抑える雑音除去装置が知られている（たとえば、特許文献１参照）。

具体的には、特許文献１に記載の雑音除去装置は、マルチパスノイズを検出した場合にのみ、可変ローパスフィルタが設けられた第１の経路からかかる可変ローパスフィルタによってマルチパスノイズが除去された入力信号を取り出す。また、特許文献１に記載の雑音除去装置では、マルチパスノイズが検出されていない場合には、可変位相器が設けられた第２の経路から入力信号を取り出すこととしている。

また、可変位相器は、可変ローパスフィルタと同一の位相特性を有している。これは、第１の経路と第２の経路との間で経路の切り換えを行った場合に、切り換え前の経路から出力される信号と切り換え後の経路から出力される信号との間に位相ずれが生じないようするためである。

ここで、特許文献１に記載の雑音除去装置では、可変ローパスフィルタおよび可変位相器の位相特性が一致するような可変ローパスフィルタの伝達関数を算出し、かかる伝達関数に従って可変ローパスフィルタの回路構成を設計することとしている。具体的には、特許文献１に記載の可変ローパスフィルタは、一般形であらわされた２次の伝達関数に対応する回路構成を有している。

また、特許文献１に記載の雑音除去装置では、入力信号の劣化をより確実に抑えるために、入力信号の周波数に応じて可変ローパスフィルタのカットオフ周波数を変更する処理も行っている。ここで、カットオフ周波数の変更は、可変ローパスフィルタのタップ係数を変更することによって行われる。

特開昭６２−１７５０２５号公報

しかしながら、特許文献１に記載の雑音除去装置には、タップ係数の演算処理にかかる処理負荷が大きいという問題があった。これは、一般形であらわされた２次の伝達関数に従って可変ローパスフィルタの回路構成を設計したことで、タップ係数の演算処理が複雑化したためである。

すなわち、一般形であらわされた２次の伝達関数に従って設計された可変ローパスフィルタは、２次フィルタとなり、回路構成が複雑化する。また、可変ローパスフィルタの回路構成が複雑化すると、これに伴ってタップ係数の演算処理も複雑化し、この結果、係数演算処理の処理負荷が増大することとなる。

特に、特許文献１に記載の雑音除去装置では、入力信号の周波数に応じてカットオフ周波数を変更する処理を行うこととしているため、タップ係数の演算処理を頻繁に行う必要がある。このため、タップ係数の演算処理にかかる処理負荷が大きいと、信号処理の処理速度が低下し、雑音除去装置の性能に多大な影響を与えるおそれがある。

これらのことから、可変フィルタのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減することができる雑音除去装置をいかにして実現するかが大きな課題となっている。

本発明は、上述した従来技術による問題点を解消するためになされたものであって、可変フィルタのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減することができる雑音除去装置を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、カットオフ周波数を変更可能な可変フィルタおよび可変位相器を備え、雑音成分の検出結果に従って前記可変フィルタおよび前記可変位相器を切り換えて使用する雑音除去装置であって、前記可変フィルタは、前記可変位相器の位相特性に基づいて算出された２次以上の伝達関数を１次の因数の積であらわした関数に対応した回路構成を有することを特徴とする。

本発明によれば、可変フィルタが、可変位相器の位相特性に基づいて算出された２次以上の伝達関数を１次の因数の積であらわした関数に対応した回路構成を有することとしたため、可変フィルタのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減することができるという効果を奏する。

図１は、本発明に係る雑音除去装置の概要を示す図である。 図２は、本実施例に係る雑音除去装置の構成を示すブロック図である。 図３は、可変位相器および可変ＬＰＦの位相特性が一致することを説明するための図である。 図４は、可変位相器および可変ＬＰＦの振幅特性および位相特性を示す図である。 図５は、可変位相器および可変ＬＰＦのデジタル回路構成を示す図である。 図６は、可変位相器および可変ＬＰＦのデジタル回路構成を決定する手順を示す図である。

以下に添付図面を参照して、本発明に係る雑音除去装置の実施例を詳細に説明する。なお、以下では、本発明に係る雑音除去装置の概要について図１を用いて説明した後に、本発明に係る雑音除去装置についての実施例を図２〜図６を用いて説明することとする。

まず、実施例の詳細な説明に先立ち、本発明に係る雑音除去装置の概要について図１を用いて説明する。図１は、本発明に係る雑音除去装置の概要を示す図である。なお、同図の（Ａ）には雑音除去装置の概略構成を、同図の（Ｂ）には可変位相器および可変ＬＰＦの伝達関数を、同図の（Ｃ）には可変ＬＰＦのデジタル回路構成をそれぞれ示している。

同図の（Ａ）に示したように、本発明に係る雑音除去装置は、可変ローパスフィルタ（以下、「可変ＬＰＦ」と記載する）が設けられた第１の経路と可変位相器が設けられた第２の経路とを備え、雑音成分の検出結果に従ってこれらの経路を切り換えて使用することとしている。

具体的には、雑音除去装置は、マルチパスノイズ等の雑音成分を検出した場合には、可変ＬＰＦが設けられた第１の経路からかかる可変ＬＰＦによってマルチパスノイズが除去された入力信号を取り出す。

ここで、可変ＬＰＦは、雑音成分を除去するためのフィルタであり、特に、高周波成分を多く含むマルチパスノイズを好適に除去することができる。また、可変ＬＰＦは、カットオフ周波数を変更することができる。

一方、雑音除去装置は、雑音成分が検出されていない場合には、可変位相器が設けられた第２の経路から入力信号を取り出す。ここで、可変位相器は、入力信号が可変ＬＰＦを通過した際に生じる位相ずれと同一の位相ずれを生じさせる位相器である。雑音除去装置は、かかる可変位相器を第２の経路に設けることで、第１の経路と第２の経路との間で経路の切り換えを行った場合に、切り換え前の経路から出力される信号と切り換え後の経路から出力される信号との間に位相ずれが生じないようにしている。

ここで、可変位相器が可変ＬＰＦと同一の位相ずれを生じさせるためには、可変位相器および可変ＬＰＦの位相特性を一致させる必要がある。そこで、本発明に係る雑音除去装置では、可変位相器の位相特性に基づいて可変ＬＰＦの伝達関数を算出し、かかる伝達関数に従って可変ローパスフィルタの回路構成を決定することで、両者の位相特性を一致させることとしている。

具体的には、同図の（Ｂ）に示したように、可変位相器の伝達関数が同図の（Ｂ−１）に示した式であらわされるとき、可変ＬＰＦの伝達関数は、同図の（Ｂ−２）に示した式であらわされる。ここで、本発明に係る雑音除去装置では、可変ＬＰＦの伝達関数を一般形ではなく、１次の因数からなる因数分解形であらわし、かかる因数分解形であらわされた伝達関数に従って可変ＬＰＦの回路構成を決定した点に主たる特徴を有している。

すなわち、同図の（Ｃ）に示したように、本発明に係る可変ＬＰＦは、同図の（Ｂ−２）に示した１次の因数にそれぞれ対応する１次フィルタを直列に接続して形成される。具体的には、可変ＬＰＦは、同図の（Ｃ−１ａ）に示した１次の因数に対応する１次フィルタ（同図の（Ｃ−２ａ）参照）と同図の（Ｃ−１ｂ）に示した１次の因数に対応する１次フィルタ（同図の（Ｃ−２ｂ）参照）とを直列に接続して形成される。

このように、本発明に係る雑音除去装置は、可変ＬＰＦが、可変位相器の位相特性に基づいて算出され、かつ、１次の因数からなる因数分解形であらわされた２次の伝達関数に対応した回路構成を有することとした。したがって、可変ＬＰＦのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減することができる。

すなわち、従来では、一般形に展開された２次の伝達関数に従って可変ＬＰＦの回路構成を決定していたため、可変ＬＰＦの回路構成が２次フィルタとなり、カットオフ周波数を変更する場合のタップ係数の演算処理が複雑化していた。

一方、本発明に係る雑音除去装置のように、１次の因数からなる因数分解形であわらされた伝達関数に従って可変ＬＰＦの回路構成を決定すると、可変ＬＰＦの構成が１次フィルタを直列に接続した構成となる。この結果、タップ係数の演算処理が容易となり、係数演算処理の処理負荷を低減することが可能となる。

さらに、本発明に係る雑音除去装置では、可変ＬＰＦを構成する１次フィルタ同士が同一の構成を有している。このため、他方の１次フィルタについて係数演算処理を行えばよく、係数演算処理の処理負荷をより一層低減することができる。

以下では、図１を用いて説明した雑音除去装置の実施例を詳細に説明する。なお、以下では、雑音除去装置が、ＦＭ放送電波に混入したマルチパスノイズを除去する場合について説明することとする。

図２は、本実施例に係る雑音除去装置の構成を示すブロック図である。同図に示すように、本実施例に係る雑音除去装置１は、入力端子１０と、出力端子２０と、雑音除去部３０と、定数制御部４０と、雑音検出部５０とを備えている。入力端子１０は、雑音除去装置１に対して入力信号を入力するための端子であり、出力端子２０は、入力信号を雑音除去装置１外へ出力するための端子である。

雑音除去部３０は、入力信号に混入したマルチパスノイズを除去する処理部であり、可変ＬＰＦ３１と可変位相器３２と切り換え回路３３とを含んでいる。なお、入力端子１０に入力された入力信号は、二分岐されてそれぞれ可変ＬＰＦ３１および可変位相器３２へ導かれ、それらを経た後に切り換え回路３３へ導かれることとなる。

定数制御部４０は、可変ＬＰＦ３１および可変位相器３２のカットオフ周波数の変更を制御する処理部である。具体的には、定数制御部４０は、可変ＬＰＦ３１および可変位相器３２からの出力信号に基づいて可変ＬＰＦ３１および可変位相器３２のタップ係数を算出するとともに、算出したタップ係数をそれぞれ可変ＬＰＦ３１および可変位相器３２へ設定する。これにより、可変ＬＰＦ３１および可変位相器３２のカットオフ周波数が変更される。

なお、定数制御部４０は、検波器であるＤＥＴ回路４１，４２と、ＤＥＴ回路４１の検波出力に偏差σを与える偏差回路４３と、ＤＥＴ回路４２と偏差回路４３との差分をとる差分回路４４と、差分回路４４の出力信号をホールドするホールド回路４５とを含んでいる。これらの具体的な動作については、後述する。

雑音検出部５０は、入力信号に混入するマルチパスノイズを検出する処理部である。具体的には、雑音検出部５０は、マルチパスノイズを検出すると、ノイズ検出信号を切り換え回路３３およびホールド回路４５へ出力する。

なお、雑音検出部５０は、ＨＰＦ（High Pass Filter）５１と、ＨＰＦ５１の出力信号を検波するＤＥＴ回路５２と、ＤＥＴ回路５２の出力信号を基準電圧Ｖ（ｒ）と比較する比較器５３とを含んで構成される。これらの具体的な動作については、後述する。

ここで、切り換え回路３３は、雑音検出部５０からのノイズ検出信号に従い、可変ＬＰＦ３１が設けられた第１の経路と可変位相器が設けられた第２の経路との間で経路の切り換えを行う。

具体的には、切り換え回路３３は、ノイズ検出信号を受け取った区間では、入力信号を取り出す経路を第１の経路に切り換える。これにより、可変ＬＰＦ３１によってマルチパスノイズが除去された入力信号が第１の経路から取り出されて出力端子２０へ導かれることとなる。

一方、切り換え回路３３は、ノイズ検出信号を受け取っていない区間では、入力信号を取り出す経路を第２の経路に切り換える。これにより、雑音除去がなされていない入力信号が第２の経路から取り出されて出力端子２０へ導かれることとなる。

ここで、雑音除去装置１では、経路を切り換えた際に入力信号の位相ずれが生じることを防ぐために、入力信号が可変ＬＰＦ３１を通過した際に生じる位相ずれと同一の位相ずれを可変位相器３２を用いて生じさせることとしている。これを実現するには、可変ＬＰＦ３１および可変位相器３２の位相特性を一致させる必要がある。そこで、雑音除去装置１では、可変位相器３２の位相特性に基づいて可変ＬＰＦ３１の伝達関数を算出し、かかる伝達関数に従って可変ＬＰＦ３１の回路構成を決定することとした。

以下では、かかる点について図３を用いて説明する。図３は、可変位相器３２および可変ＬＰＦ３１の位相特性が一致することを説明するための図である。なお、同図の（Ａ）には、可変位相器３２の伝達関数、周波数伝達関数および位相を、同図の（Ｂ）には、可変ＬＰＦ３１の伝達関数、周波数伝達関数および位相をそれぞれ示している。

同図の（Ａ）に示したように、可変位相器３２の伝達関数は、同図の（Ａ−１）に示した式であらわされる。ここで、「τ」は、時定数である。また、Ｓ＝ｊωとして周波数伝達関数を求めると、同図の（Ａ−２）に示した式が得られる。かかる周波数伝達関数は、可変位相器３２の振幅特性を示す式である。なお、「ω」は、角速度であり、ω＝２πｆ（ｆはカットオフ周波数）である。

そして、かかる周波数伝達関数から可変位相器３２の位相を求めると、同図の（Ａ−３）に示した式となる。かかる位相φが、可変位相器３２の位相特性を示している。

一方、同図の（Ｂ）に示したように、可変位相器３２の位相特性に基づいて算出された可変ＬＰＦ３１の伝達関数は、同図の（Ｂ−１）に示した式となる。かかる伝達関数Ｈ（ｓ）から、Ｓ＝ｊωとして周波数伝達関数を求めると、同図の（Ｂ−２）に示した式となる。さらに、かかる周波数伝達関数から可変ＬＰＦ３１の位相を求めると、同図の（Ｂ−３）に示した式となり、可変位相器３２の位相特性と一致することがわかる。

このように、可変位相器３２および可変ＬＰＦ３１の位相特性を一致させることによって、第１の経路と第２の経路とを切り換えた場合に入力信号の位相ずれが生じることを防ぐことができる。ここで、可変位相器３２および可変ＬＰＦ３１の振幅特性および位相特性について図４を用いて説明しておく。

図４は、可変位相器３２および可変ＬＰＦ３１の振幅特性および位相特性を示す図である。なお、同図に示した振幅特性および位相特性は、それぞれ図３に示した周波数伝達関数Ｈ（ｊω）および位相φに対応する。

同図の（Ａ）に示すように、可変位相器３２の振幅特性は、全周波数に亘ってほぼ一定である。したがって、可変位相器３２は、入力信号を劣化させることなく通過させることが可能である。なお、可変位相器３２のように、入力信号の振幅を変化させることなく位相のみを変化させる回路をオールパスフィルタと呼ぶ場合もある。

また、可変ＬＰＦ３１の振幅特性では、周波数が高くなるほど振幅が小さくなっている。これにより、可変ＬＰＦ３１が、高周波成分を多く含むマルチパスノイズを除去することがわかる。なお、カットオフ周波数を変更した場合には、可変位相器３２の振幅特性はほとんど変化することなく、可変ＬＰＦ３１の振幅特性のみが変化することとなる。

一方、同図の（Ｂ）に示したように、可変位相器３２および可変ＬＰＦ３１の位相特性は、全周波数に亘って一致している。このように、可変位相器３２および可変ＬＰＦ３１の位相特性を一致させることとしたため、第１の経路と第２の経路とを切り換えた場合に、切り換え前の経路から出力された入力信号と切り換え後の経路から出力された入力信号との間で位相ずれが生じることを防止することができる。

次に、本実施例に係る可変位相器３２および可変ＬＰＦ３１のデジタル回路構成について図５を用いて説明する。図５は、可変位相器３２および可変ＬＰＦ３１のデジタル回路構成を示す図である。

同図に示したように、可変位相器３２は、図３の（Ａ−１）に示した伝達関数に対応する回路構成を有している。具体的には、可変位相器３２は、加算器Ａ１と、係数乗算器Ｍ１〜Ｍ３と、遅延器Ｚ１，Ｚ２とを備えた１次フィルタで構成されている。

なお、係数乗算器Ｍ１のタップ係数は「（１−ｋ）／（１＋ｋ）」、係数乗算器Ｍ２のタップ係数は「１」、係数乗算器Ｍ１のタップ係数は「−（１−ｋ）／（１＋ｋ）」である。

一方、可変ＬＰＦ３１は、図３の（Ｂ−１）に示した伝達関数に対応する回路構成を有している。ここで、図３の（Ｂ−１）に示したように、本実施例における可変ＬＰＦ３１の伝達関数は、次数が２の有理関数であり、かつ、１次の因数からなる因数分解形であらわされる。したがって、可変ＬＰＦ３１のデジタル回路構成は、１次フィルタを２つ直列に接続した構成となる。

具体的には、図５に示したように、可変ＬＰＦ３１は、１次フィルタである１次ＬＰＦ３１ａ，３１ｂを直列に接続して構成される。また、図３の（Ｂ−１）に示したように、可変ＬＰＦ３１の伝達関数に含まれる１次の因数は、同じ式であらわされる。したがって、これら１次の因数に対応した回路構成を有する１次ＬＰＦ３１ａおよび１次ＬＰＦ３１ｂは、同一の構成となる。

具体的には、１次ＬＰＦ３１ａは、加算器Ａ２と、係数乗算器Ｍ４〜Ｍ６と、遅延器Ｚ３，Ｚ４とを備え、１次ＬＰＦ３１ｂは、加算器Ａ３と、係数乗算器Ｍ７〜Ｍ９と、遅延器Ｚ５，Ｚ６とを備えており、両者は同一の構成を有する。

なお、係数乗算器Ｍ４、Ｍ７のタップ係数は「１／（１＋ｋ）」、係数乗算器Ｍ５，Ｍ８のタップ係数は「１／（１＋ｋ）」、係数乗算器Ｍ６，Ｍ９のタップ係数は「−（１−ｋ）／（１＋ｋ）」である。

ここで、可変位相器３２の伝達関数および可変ＬＰＦ３１の伝達関数に基づいて図５に示した可変位相器３２および可変ＬＰＦ３１のデジタル回路構成を決定する手順について図６を用いて説明する。

図６は、可変位相器３２および可変ＬＰＦ３１のデジタル回路構成を決定する手順を示す図である。なお、同図の（Ａ）には、可変位相器３２のデジタル回路構成を決定する手順を、同図の（Ｂ）には、可変ＬＰＦ３１のデジタル回路構成を決定する手順をそれぞれ示している。

同図の（Ａ）に示したように、可変位相器３２の伝達関数（同図の（Ａ−１）参照）を、Ｓ＝｛２／Ｔ｝＊｛（１−Ｚ^−１）／（１＋Ｚ^−１）｝として双一次変換（Ｚ変換）することによって、同図の（Ａ−２）に示した関数が得られる。ここで、「Ｔ」は、サンプリング時間間隔である。さらに、同図の（Ａ−２）に示した関数を、ｋ＝２τ／Ｔとして整理することによって、同図の（Ａ−３）に示した関数が得られる。したがって、可変位相器３２は、図５に示したようなデジタル回路構成となる。

一方、同図の（Ｂ）に示したように、可変ＬＰＦ３１の伝達関数に含まれる１次の因数（同図の（Ｂ−１）参照）を、Ｓ＝｛２／Ｔ｝＊｛（１−Ｚ^−１）／（１＋Ｚ^−１）｝として双一次変換（Ｚ変換）することによって、同図の（Ｂ−２）に示した関数が得られる。さらに、同図の（Ｂ−２）に示した関数を、ｋ＝２τ／Ｔとして整理することによって、同図の（Ｂ−３）に示した関数が得られる。したがって、可変位相器３２の１次ＬＰＦ３１ａは、図５に示したようなデジタル回路構成となる。なお、１次ＬＰＦ３１ｂのデジタル回路構成も同様の手順で決定される。

ここで、可変ＬＰＦ３１のカットオフ周波数を変更する場合には、各係数乗算器Ｍ４〜Ｍ９のタップ係数を変更する必要がある。しかし、可変ＬＰＦ３１は、図５に示したように、同一構成を有する１次ＬＰＦ３１ａ，３１ｂを直列に接続した構成となっているため、一方の１次ＬＰＦについてのみタップ係数の演算を行えばよい。

しかも、１次ＬＰＦに含まれる３つの係数乗算器のうち２つのタップ係数が同一であるため、実際は、２つのタップ係数の演算処理のみを行えばよいこととなる。具体的には、「１／１＋ｋ」と「−（１−ｋ）／（１＋ｋ）」の演算のみを行えばよい。そのうえ、これら２つのタップ係数には、同一の項「１＋ｋ」が含まれるため、係数演算処理がさらに容易となる。また、「１＋ｋ」や「１−ｋ」といった項は、可変位相器３２が有する係数乗算器Ｍ１〜Ｍ３のタップ係数にも含まれるため、可変位相器３２および可変ＬＰＦ３１についての係数演算処理の処理負荷をトータル的に低減できる。

上述してきたように、本実施例では、可変ＬＰＦが、可変位相器の位相特性に基づいて算出された２次以上の伝達関数を１次の因数の積であらわした関数に対応した回路構成を有することとしたため、可変ＬＰＦのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減することができる。

しかも、本発明によれば、可変ＬＰＦが、同一の回路構成を有する複数の１次フィルタを含むこととしたため、演算すべき係数の数が減り、この結果、係数演算処理の処理負荷をより一層低減することができる。

なお、上述してきた実施例では、マルチパスノイズを除去する場合を例に挙げて説明したが、本発明に係る雑音除去装置は、マルチパスノイズ以外のノイズを除去する場合にも適用可能である。かかる場合、可変フィルタは、可変ＬＰＦに限らず、可変ＨＰＦ（High Pass Filter）や可変ＢＰＦ（Band Pass Filter）等であってもよい。

また、上述してきた実施例では、可変ＬＰＦの伝達関数が２次関数（詳細には、２次の有理関数）である場合について説明したが、ペアとなる可変位相器の伝達関数によっては次数が３以上となってもよい。

また、以下に、図２に示した定数制御部４０および雑音検出部５０の動作について説明しておく。まず、定数制御部４０の動作について説明する。

可変位相器３２および可変ＬＰＦ３１から出力された入力信号は、ＤＥＴ回路４１，４２によってそれぞれ検波されるが、可変ＬＰＦ３１のカットオフ周波数が入力信号の周波数よりも十分に高い場合には、ＤＥＴ回路４１，４２の検波出力レベルは同じ値となる。

一方、ＤＥＴ回路４１の検波出力は、偏差回路４３によって一定の偏差σだけ差し引かれるので、差分回路４４の入力においては偏差回路４３とＤＥＴ回路４２との間に偏差σが生じ、この偏差σに対応した制御信号が可変位相器３２および可変ＬＰＦ３１に送られる。これにより、可変ＬＰＦ３１は、そのカットオフ周波数を低域側に変化させる。

また、可変ＬＰＦ３１によって入力信号が偏差σに相当する分だけ除去されるようになると、ＤＥＴ回路４２の出力レベルと偏差回路４３の出力レベルが一致して差分回路４４への差分入力はゼロとなり、これに対応した制御信号が出力される。この結果、可変ＬＰＦ３１のカットオフ周波数の変化は停止され、可変ＬＰＦ３１の振幅特性が維持される。これによって、可変ＬＰＦ３１のカットオフ周波数は、入力信号の基本周波数にほぼ一致するように常に制御される。

また、この制御信号に応じて可変位相器３２のカットオフ周波数（位相角）も変化されて可変ＬＰＦ３１で生じた位相ずれと同じ量の位相ずれを入力信号に与える。

次に、雑音検出部５０の動作について説明する。マルチパスノイズが混入した入力信号が入力されると、雑音検出部５０は、その雑音部分を検出し、雑音重畳区間で雑音検出信号を出力する。この検出信号によりホールド回路４５は、可変位相器３２および可変ＬＰＦ３１の各特性を雑音発生前のものに保持すると共に、切り換え回路３３は、入力信号の切り換えを行う。

すなわち、切り換え回路３３は、通常は、可変位相器３２側に切り換えられていて可変位相器３２を経た入力信号を出力端子２０に送出しているが、雑音検出部５０から検出信号が与えられると可変ＬＰＦ３１側に切り換えられて可変ＬＰＦ３１を経た入力信号を送出するようになる。したがって、雑音発生区間では入力信号は、可変ＬＰＦ３１を経てマルチパスノイズが除去される。

なお、雑音検出時にホールド回路４５によって制御信号をホールドする理由は、雑音発生中は、可変位相器３２の出力側に雑音があらわれるので、この影響により定数制御部４０が誤動作することを防止するためである。

以上のように、本発明に係る雑音除去装置は、可変フィルタのカットオフ周波数を変更する場合の係数演算処理の処理負荷を低減したい場合に有用であり、特に、車載用ＦＭラジオ受信機に対して適用する場合に適している。

１ 雑音除去装置
１０ 入力端子
２０ 出力端子
３０ 雑音除去部
３１ 可変ＬＰＦ
３１ａ １次ＬＰＦ
３１ｂ １次ＬＰＦ
Ａ２，Ａ３ 加算器
Ｍ４〜Ｍ９ 係数乗算器
Ｚ３〜Ｚ６ 遅延器
３２ 可変位相器
Ａ１ 加算器
Ｍ１〜Ｍ３ 係数乗算器
Ｚ１，Ｚ２ 遅延器
３３ 切り換え回路
４０ 定数制御部
４１，４２ ＤＥＴ回路
４３ 偏差回路
４４ 差分回路
４５ ホールド回路
５０ 雑音検出部
５１ ＨＰＦ
５２ ＤＥＴ回路
５３ 比較器

Claims (3)

1. カットオフ周波数を変更可能な可変フィルタおよび可変位相器を備え、雑音成分の検出結果に従って前記可変フィルタおよび前記可変位相器を切り換えて使用する雑音除去装置であって、
   前記可変フィルタは、
   前記可変位相器の位相特性に基づいて算出された２次以上の伝達関数を１次の因数の積であらわした関数に対応した回路構成を有することを特徴とする雑音除去装置。
2. 前記可変フィルタは、
   前記１次の因数にそれぞれ対応する１次フィルタを直列に接続して形成されることを特徴とする請求項１に記載の雑音除去装置。
3. 前記可変フィルタは、
   同一の回路構成を有する複数の前記１次フィルタを含むことを特徴とする請求項１または２に記載の雑音除去装置。

Images