JP2012004368A - 固体撮像素子およびその製造方法 - Google Patents

Abstract

【課題】感度均一性を向上すると共に、チップサイズを縮小することができる固体撮像素子とその製造方法を提供する。
【解決手段】画素領域１０３と、前記画素領域の駆動制御及び撮像信号に対する信号処理を行う周辺回路領域１０２とを設け、さらに前記半導体基板上に複数層の配線と層間膜よりなる多層配線層１２１を設けると共に、前記多層配線層間の少なくとも画素領域に対応する領域に光導波路１０７と、前記多層配線層上の少なくとも画素領域に対応する領域に前記光電変換素子への入射光を制御する導波路材と、カラーフィルタ材１１４、レンズ材１１５、平坦化材１１６のうち少なくとも１つ以上からなる光学構造部材を設けた固体撮像素子ならびに、周辺回路上の一部に導波路材と、カラーフィルタ材、レンズ材、平坦化材のうち少なくとも１つ以上からなる光学構造部材を設けた固体撮像素子において、前記撮像素子領域部上の導波路材が欠落した溝を設ける。
【選択図】図２

Description

本発明は、固体撮像素子およびその製造方法であって、特にカラーフィルタやオンチップレンズ形成時の素子間における膜厚を調整する技術に関する。

ＣＭＯＳイメージセンサやＣＣＤイメージセンサ等の固体撮像素子は、複数の画素がマトリクス状に配列された複数の撮像領域を有し、撮像領域においては、半導体基板の主面に、入射光量に応じた電気信号を出力するよう構成された受光部と電気信号を転送する領域とが設けられている。さらに、撮像領域の駆動制御および撮像信号に対する信号処理を行う周辺回路部が設けられている。

従来、このような固体撮像素子において、光学特性を向上させるために、様々な提案がなされており、その一つとして入射光をフォトダイオードに低損失で取り込むことのできる導波路技術がある。

導波路は光路となるコア（導波路材）とコアを取り囲むクラッド（相関絶縁膜）からなり、コア材とクラッド材を適切に選択することで、カラーフィルタとオンチップレンズを通して入射した光をコア-クラッド境界面で反射し、光量をほぼ失うことなくフォトダイオードに取り込むことができる。

しかしながら、画素領域と周辺回路領域には上面において段差が存在するので、当該上面に、導波路材、カラーフィルタ膜やレンズ膜を塗っていった場合、前記段差の影響がカラーフィルタ膜、レンズ膜にも残り、これらカラーフィルタ膜、レンズ膜の一部に傾斜面が存在することとなる。その結果、画素領域内でカラーフィルタ膜やオンチップレンズ膜の膜厚や形状に差異が出来、撮像素子間で光量が異なるという事態を生じる。すなわち、前記膜厚や形状の差異によって撮像素子ごとに感度不均一になったり、色ムラや感度ムラの原因となる。

この色ムラや感度ムラは上述の撮像素子間での光量差によって発生するため、導波路技術に限らず、一般的な固体撮像装置でも発生する。
下記特許文献１では、上述したような画素領域と周辺回路領域との間における段差を低減するために、画素領域の多層配線層上の絶縁膜に溝（凹部）を設け、カラーフィルタ材を塗布形成させたときに、従来の傾斜を低減する構成が掲載されている。

特開２００９−２６７０６２

しかしながら、特許文献１の構成によれば、導波路を形成する際に、層間絶縁膜に形成した溝が導波路材で埋まって浅くなるか、導波路材で埋まって溝が無くなるので、その上に形成するカラーフィルタの膜厚や形状をコントロールする効果が薄く或いは無くなり、更にオンチップレンズの膜厚や形状をコントロールする効果も無くなり、撮像素子間での感度不均一性の問題は解消できないものである。

また、多層配線層において溝を形成する場合は、溝は配線に接触しないように形成する必要があるため、配線よりも高い位置で溝を形成しなければならないという制限をうけるか、または配線を形成しない緩衝領域を有しなければ、カラーフィルタ膜の平坦化に対しては十分な効果が得られない結果を招く。一方で溝深さを深くすることで、フォトダイオードと多層配線層の上層との距離が大きくなるため、感度低下やキズによる歩留まりの悪化が起こり、さらには、緩衝領域を設けることでチップ面積を拡大化させる等々といった課題を生じる。

上述の点に鑑み、本発明は光導波路の形状を工夫することにより、カラーフィルタやオンチップレンズ形成時の上記した不具合を緩和或いは解消する固体撮像素子を提供することを目的としている。

本発明の他の目的は、上記固体撮像素子の合理的な製造方法を提供することにある。

上記課題を解決するために、本発明は、半導体基板に光電子変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した画素領域と、前記画素領域の駆動制御及び撮像信号に対する信号処理を行う周辺回路領域とを設け、さらに前記半導体基板上に複数層の配線と層間膜よりなる多層配線層を設けると共に、前記多層配線層間の少なくとも画素領域に対応する領域に光導波路と、前記多層配線層上の少なくとも画素領域に対応する領域に前記光電変換素子への入射光を制御する導波路材と、カラーフィルタ材、オンチップレンズ材からなる光学構造部材を設けた固体撮像素子において、
前記画素領域上であって周辺回路領域に近接した領域に、導波路材を欠落して形成された溝が存在することを特徴とする。

本発明の固体撮像素子では、画素領域上または周辺回路領域上または、その両方に導波路材の溝を形成することにより、カラーフィルタ膜やオンチップマイクロレンズ膜が平坦に成膜される。

また、本発明の固体撮像素子の製造方法は、まず、基板上に複数の画素が形成された有効画素領域と、周辺回路領域の基板上に、複数の配線が相関絶縁膜を介して蓄積された多層配線層を形成した基板上に、導波路材の層形成と同時または後の工程で溝を形成する。

次に溝を含む画素領域と周辺回路領域の一部または両方に光学構造部材を形成する。
本発明の固体撮像素子の製造方法では、前記多層配線層上の少なくとも画素領域に対応する領域に導波路材を形成すると同時或いはその後、導波路材の上にカラーフィルタ材、レンズ材を形成する前に、前記画素領域上であって周辺回路領域に近接した領域に、導波路材を欠落させて溝を形成することにより、カラーフィルタ膜とオンチップマイクロレンズ膜が平坦に成膜される。

本発明の固体撮像素子では、導波路材を欠除することによって溝が形成されるので、その後の工程の光学構造部材が画素領域で平坦に形成される。これにより、撮像素子間の感度差つまり、色ムラや感度ムラの低減された画像を提供することができる。

本発明によれば、色ムラ、感度ムラの低減された固体撮像素子を得ることができる。また、本発明によれば配線の層間膜に溝を形成しないので、配線の制約が無く、溝を設ける緩衝領域の幅を小さくできるので、チップ面積縮小効果がある。

固体撮像素子製造過程の一工程として光導波路を形成する前の工程での画素領域、周辺回路領域の構成を示す断面図。 第１の実施形態に係る固体撮像素子の構成例を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す平面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す平面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す平面図。 参考例として溝を有しない固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。 第１の実施形態に係る固体撮像素子の一製造工程を示す断面図。

以下、本発明に係る実施形態について、図面を用いて具体的に説明する。なお、本発明について、以下の実施形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明はこれらに限定されることを意図しない。
（実施の形態１）
図１は、固体撮像素子製造過程の一工程として光導波路を形成する前の工程での画素領域、周辺回路領域の構成を示す断面図である。例えば、シリコンからなる基板１０５に光電子変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した撮像素子を有する画素領域１０１があり、さらに画素領域には実際の映像信号を出力する有効画素領域１０３と、実際の映像信号を出力しない無効画素領域１０４とが存在する。撮像素子の周辺には前記画素領域部の駆動制御及び撮像信号に対する信号処理を行う周辺回路領域１０２がある。

図1から理解出来るように、画素領域１０１と周辺回路領域１０２との間は段差１５０があり、画素領域１０１の多層配線層１１２は周辺回路領域１０２の多層配線層１２１よりも低い。段差１５０の寸法としては、およそ１００ｎｍ〜３μｍである。

図２に、本発明の第１の実施形態に関わる固体撮像素子の概略断面構造を示す。画素領域１０１では、フォトダイオード１０６と光の伝播路となる導波路１０７があり、導波路１０７には導波路材１１６が存在する。正確には、導波路１０７は、コアとクラッドからなり、前記導波路材１１６はコア材である。クラッドは、多層配線層１１２の層間膜１１３が該当する。

多層配線層１１２上には導波路材１１６とカラーフィルタ１１４、オンチップレンズ１１５が存在する。多層配線層は、配線１０８、１０９、１１０とこれら各層の間に存在する層間膜１１３からなる。周辺回路領域には配線１０８、１０９、１１０、１１１と層間膜１１３からなる多層配線層１２１が存在する。 導波路材１１６は、図２に見られるように導波路１０７内だけでなく、その上方および多層配線層１１２上にも存在する。但し、導波路部材１１６の外縁部１１６aは、周辺回路領域１０２の多層配線層１２１に存在する段差１５０の壁面１５０aと対向しており、当該壁面１５０aと導波路部材１１６の外縁部１１６aとの間には、溝１１７が存在している。

このように、溝１１７が存在することによって、導波路部材１１６上にカラー膜１１４を形成する際に、余剰なカラー膜材料１１４は、図１３に１６０で示すように、溝１１７内に落ち込み、そのため前記段差１５０を超えてカラー膜材料を塗布したとしても、余剰のカラー膜材料は前記溝１１７内に落ち込み、段差１５０の影響を受けることが激減する。

つまり、溝１１７が存在しない従来の構成であれば、図９に領域Ｐ示すように、カラー膜１１４材料が段差１５０の影響を受けて、傾斜し、そのため、領域Ｐよりも周辺回路領域１０２よりの撮像素子上のカラー膜は厚く、有効画素領域１０３中心寄りの撮像素子上のカラー膜は薄くなり、膜暑さによる感度差等の不具合があったが、本実施例のように、溝１１７の存在によって、余剰のカラー膜材料が溝１１７内に落ち込み、結果的に、カラー膜材料に対する段差１５０の影響を解消することとなると、従来の不具合は解決できるのである。
（実施の形態１の製造方法）
次に図２に示した固体撮像素子の製造方法を、図３から図１２を用いて説明する。なお、固体撮像素子という用語は、全ての工程を経て製造された完成品を指し、製造途上の未完成品は固体撮像素子とは呼べないので、本明細書において、製造途中にあるものは、素子半製品という用語を用いることとする。

図３は溝形成前の工程における素子半製品の断面図で、シリコン基板上１０５にフォトダイオード１０６、多層配線層１１２、多層配線層１２１、導波路用凹部１０７aがそれぞれ画素領域１０１または周辺回路領域１０２に形成されている。

この状態で、図４に示すように、導波路材１１６をスピンコートし、画素領域１０１と周辺回路領域１０２に成膜する。
次に図５に示すように、画素領域１０１の無効画素領域１０４の一部の導波路材１１６を除去し、溝１１７を形成する。

例えば、導波路材１１６はアルカリ現像により溶解するポジ型感光性樹脂を有することとする。
前記ポジ型感光性樹脂は少なくとも炭素または珪素を含む高分子樹脂の媒質を有し、前記高分子樹脂の屈折率は１．５以上であることとする。このとき、クラッド部の材質がＳｉＯ２とした場合にコア部とクラッド部の界面で入射光が全反射する際の臨界角が小さくなってしまい、斜めから入射する光の反射効率が低下する。それゆえ、屈折率が１．６より高いポリシロキサン樹脂やポリイミド樹脂が望ましい。

さらには、前記導波路材１１６は、周期律表第４族元素の酸化物を主成分とする、動的光散乱で測定した粒子径が１〜１００ｎｍの範囲内の粒子を含むことが望ましい。
例えば、前記導波路材１１６は酸化チタン粒子を含み、またポジ型感光性樹脂としてポリイミド樹脂を有する場合は屈折率が１．７以上で透過率が９０％以上、粘度１ｃｐ〜５０ｃｐの非常に高屈折率で高透明な導波路材であり、斜めから入社する光の反射効率が低下せず、光の量子収率が良い。

さらに、前記導波路材１１６にジアゾナフトキノンを例とする感光剤を含む場合は、光感光性を有するため、アルカリ現像液に可溶であり、マスクパターンを介したパターン形成が容易である。

このとき、パターニングについては、溝を形成する領域に対して、個別に行うのではなく、一般的に、固体撮像素子においてはワイヤボンディングを行う領域など、一部の領域については導波路材を除去する必要があるため、上記のように感光性を有する導波路材をパターニングする際に溝を同時に形成することが工程数削減の観点から最も望ましい。

上述の導波路材１１６を成膜する際において、画素領域１０１の無効画素領域１０４において５ｎｍ〜１００μｍ、深さ５ｎｍ〜１０μｍの溝１１７を形成する。望ましくは溝の幅が１μｍ〜２５μｍであると、感度ムラ改善に対しても、チップ面積縮小化に対しても効果的である。

例えば、画素領域１０１の多層配線層１１２と周辺回路領域１０２の多層配線層１２１の段差１５０が１００ｎｍ〜３μｍで、導波路材１１６の多層配線層１１２上からの膜厚が１００ｎｍ〜２．９μｍの場合で、溝の幅が１μｍ〜２５μｍの場合は、感度ムラを０．１〜５％低減できる領域を有効画素側の溝端から有効画素にかけて１〜７０μｍ増やすことができる。

また、溝１１７の幅と位置については、画素４辺について任意に設定することができる。
例えば、固体撮像素子の平面図が図６に示すような形状であったとすると、これに溝１１７を形成する場合には、図７のように４辺を１２２、１２３、１２４、１２５のそれぞれ任意の溝幅にすることが可能である。これは、無効画素領域１０４の幅が４辺で異なる場合に、感度ムラや色ムラを低減するのに効果がある。

溝１１７の位置は無効画素領域１０４内であれば良いが、特には、周辺回路領域１０２と無効画素領域１０４の界面から配置することが、チップ縮小化の観点からも望ましい。
さらに、図８に示すように４辺の交差する角部については、１２６、１２７、１２８、１２９のように斜状、円弧状、直角、階段状など形状を形成することができ、溝の幅も任意で良い。

次にカラー膜の形成方法を図９から図１１にて示す。
図９は溝１１７を形成しない参考例を示しており、その例に対してカラー膜１１４を塗布した断面図を示す。カラー膜１１４は導波路材１１６上に形成されるが、画素領域１０１の導波路材１１６と周辺回路領域１０２の多層配線層１１２の段差により、画素領域１０１内でカラー膜厚差を生じる。この点はすでに説明済みである。

一方で、図１０に示すように、溝１１７を形成した導波路材１１６上にカラー膜材料１１４を形成した場合は、溝１１７にカラー膜材料１１４の余剰分が吸収されるため、有効画素領域１０３のカラー膜１１４の膜厚差は図９における溝１１７を形成しない場合の膜厚差よりも少なくすることができ、画素間での感度差が低減する。

特にカラーフィルタの粘度が高いほど溝１１７による膜厚均一性の効果は高い。実験によると、粘度が１０ｃｐ〜５０ｃｐの場合にはカラー膜１１４の処理順を問わず、膜厚差１ｎｍ〜５０ｎｍを有効画素側の溝端部から７０μｍにわたり、低減することが可能であった。

カラー膜１１４は用途にあわせて色別に塗布、露光、現像により画素ごとに形成することができる。図１１にパターン形成後の断面図を示す。ここで、１１８、１１９、１２０はそれぞれカラーフィルタを示し、画素ごとに用途によって色を変更することができる。一例として１１８グリーン、１１９ブルー、１２０レッドなど画素ごとに色を変更できることを例示するが、これは必ずしも特定の場所に特定の色を形成することを意図しない。

次に図１２を用いてレンズ膜形成について説明を行う。図１１にて形成したカラー膜上にレンズ膜１１５を塗布し、露光、現像により画素ごとにレンズを形成する。有効画素領域１０３においては、溝１１６によりカラーフィルタ膜厚均一に形成できているので、その上にオンチップレンズ材を塗布した場合に、同様に均一な膜厚で形成することが出来る。オンチップレンズ１１５は露光・現像工程を経て、１５０℃以上３００℃以下の加熱により球面を形成する。

上述の方法により、導波路材１１６の溝により撮像素子１０１におけるカラー膜１１４とレンズ膜１１５の平坦性が得られ、感度ムラや色ムラの発生を減少することが可能である。
なお、本発明は上述した実施例の構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、改変実施が可能なことは言うまでもない。
例えば、図２、図１０に示した実施例では、溝１１７は、多層配線層１２１上に形成しているが、これに限定されるものではなく、図１４に示すように、最外側の導波路用凹部１０７aを跨ぐ、広い溝１１７を形成することもできる。このようにすると、最外側の導波路用凹部１０７aも溝の一部となり、大量の余剰のカラー膜材料を吸収することが出来る。
また、導波路部材１０６として実施例では、ポジ型感光性樹脂を用いたが、ネガ型感光性樹脂を用いても実施できることはもちろんである。

本発明の固体撮像素子は、ＣＣＤセンサ、ＭＯＳセンサ、デジタルスチルカメラなどの分野において、これらの機器の小型化と撮像画像の品質向上に適している。

１０１ 画素領域
１０２ 周辺回路領域
１０３ 有効画素領域
１０４ 無効画素領域
１０５ シリコン基板
１０６ フォトダイオード
１０７ 導波路
１０７ａ 導波路用凹部
１０８ 配線
１０９ 配線
１１０ 配線
１１１ 配線
１１２ 多層配線層
１１３ 層間膜
１１４ カラーフィルタ（カラー膜）
１１５ オンチップレンズ（レンズ膜）
１１６ 導波路材
１１７ 溝
１１８ カラーフィルタ
１１９ カラーフィルタ
１２０ カラーフィルタ
１２１ 多層配線層
１２２ 溝（溝幅）
１２３ 溝（溝幅）
１２４ 溝（溝幅）
１２５ 溝（溝幅）
１２６ 溝（溝幅）
１２７ 溝（溝幅）
１２８ 溝（溝幅）
１２９ 溝（溝幅）
１５０ 段差
１５０ａ 壁面

Claims (15)

1. 半導体基板に光電子変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した画素領域と、前記画素領域の駆動制御及び撮像信号に対する信号処理を行う周辺回路領域とを設け、さらに前記半導体基板上に複数層の配線と層間膜よりなる多層配線層を設けると共に、前記多層配線層間の少なくとも画素領域に対応する領域に光導波路と、前記多層配線層上の少なくとも画素領域に対応する領域に前記光電変換素子への入射光を制御する導波路材と、カラーフィルタ材、オンチップレンズ材からなる光学構造部材を設けた固体撮像素子において、
   前記画素領域上であって周辺回路領域に近接した領域に、導波路材を欠落して形成された溝が存在することを特徴とする固体撮像素子。
2. 前記導波路材は、前記層間膜よりも高屈折率の材料を用いていることを特徴とする請求項１記載の固体撮像素子。
3. 前記導波路材は、光により反応する感光基を有し、現像液で感光部または非感光部を溶解させることができる材料からなることを特徴とする請求項１記載の固体撮像素子。
4. 前記導波路材は、エッチングまたはアッシングにより加工することができる材料であることを特徴とする請求項１記載の固体撮像素子。
5. 前記撮像素子領域の多層配線層は、前記周辺回路領域の多層配線層よりも低く形成されることを特徴とする請求項１記載の固体撮像素子。
6. 前記溝は、幅５ｎｍ〜１００μｍ、深さ５ｎｍ〜１０μｍに形成されている請求項１記載の固体撮像素子。
7. 前記溝を含む前記導波路膜上には、塗布系材料からなる膜が形成されている請求項１記載の固体撮像素子。
8. 前記導波路にはカラーフィルタ材、レンズ材、平坦化材の少なくとも１つで埋まることを特徴とする請求項１の固体撮像素子。
9. 半導体基板に光電子変換素子とゲート素子を含む複数の単位画素を２次元アレイ状に配列した画素領域と、前記画素領域の駆動制御及び撮像信号に対する信号処理を行う周辺回路領域とを設け、さらに前記半導体基板上に複数層の配線層と層間膜よりなる多層配線層を形成する工程と、前記多層配線層間の少なくとも画素領域に対応する領域に光導波路と、前記多層配線層上の少なくとも画素領域に対応する領域に前記光電変換素子への入射光を制御する導波路材、平坦化材、カラーフィルタ材、レンズ材からなる光学構造部材を設けた固体撮像素子を形成する工程または、周辺回路上の一部に導波路材、平坦化材、カラーフィルタ材、レンズ材からなる光学構造部材を設ける工程を有する固体撮像素子の製造方法であって、
   前記多層配線層上の少なくとも画素領域に対応する領域に導波路材を形成すると同時或いはその後、導波路材の上にカラーフィルタ材、レンズ材を形成する前に、
   前記画素領域上であって周辺回路領域に近接した領域に、導波路材を欠落させて溝を形成する工程を
   含むことを特徴とする固体撮像素子の製造方法。
10. 前記導波路材は、前記層間膜よりも高屈折率の材料を用いていることを特徴とする請求項８記載の固体撮像素子の製造方法。
11. 前記導波路材は、光により反応する感光基を有し、現像液で感光部または非感光部を溶解させることができる材料を特徴とする請求項８記載の固体撮像素子の製造方法。
12. 前記導波路材は、エッチングまたはアッシングにより加工することができる材料であることを特徴とする請求項８記載の固体撮像素子の製造方法。
13. 前記撮像素子領域の多層配線層は、前記周辺回路領域の多層配線層よりも低く形成される請求項８記載の固体撮像素子の製造方法。
14. 前記溝部は、幅５ｎｍ〜１００μｍ、深さ５ｎｍ〜１０μｍに形成されている請求項８記載の固体撮像素子の製造方法。
15. 前記溝部を含む前記導波路膜上には、塗布系材料からなる膜が形成されている請求項８記載の固体撮像素子の製造方法。

Images