[go: up one dir, main page]

JP2012094798A - 直列接続式の高電子移動度トランジスターデバイス及びその製造方法 - Google Patents

直列接続式の高電子移動度トランジスターデバイス及びその製造方法 Download PDF

Info

Publication number
JP2012094798A
JP2012094798A JP2010266130A JP2010266130A JP2012094798A JP 2012094798 A JP2012094798 A JP 2012094798A JP 2010266130 A JP2010266130 A JP 2010266130A JP 2010266130 A JP2010266130 A JP 2010266130A JP 2012094798 A JP2012094798 A JP 2012094798A
Authority
JP
Japan
Prior art keywords
electron mobility
high electron
series
mobility transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010266130A
Other languages
English (en)
Other versions
JP5874889B2 (ja
Inventor
Yi Chang
翼 張
Hang-Dong Heo
恒通 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Yang Ming Chiao Tung University NYCU
Original Assignee
National Yang Ming Chiao Tung University NYCU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Yang Ming Chiao Tung University NYCU filed Critical National Yang Ming Chiao Tung University NYCU
Publication of JP2012094798A publication Critical patent/JP2012094798A/ja
Application granted granted Critical
Publication of JP5874889B2 publication Critical patent/JP5874889B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】等価回路により電圧の累積効果を達成することが可能であって、ハイブレークダウン電圧の特性を有する高電子移動度トランジスターデバイスを提供する。
【解決手段】本発明は、製造プロセスで高電子移動度トランジスターを定義し、内部接続の方法で前記高電子移動度トランジスターを直列接続させた直列接続式の高電子移動度トランジスターデバイス及びその製造方法。
【選択図】図８

Description

本発明は、トランジスターの構造に関し、特に直列接続式の高電子移動度トランジスターデバイス及びその製造方法に関する。
窒化ガリウム（GaN）や窒化ガリウムを主とする材料は、高温、高効率及び高周波のマイクロエレクトロニクス装置に応用可能である。上記材料には、エネルギーギャップが広い、ホットキャリア発生率が低い、高い絶縁破壊電界、高い電子移動度及び高い電子速度等の特性がある。よって窒化ガリウム系のトランジスターは、高速度、高温、高効率等の利点を有する。
現在、第III族窒化物の材料を基礎とするデバイスに対する研究は、例えば携帯電話の基地局に設置された発信機など高効率、高周波の用途に向けたものが進められている。第III族窒化物のデバイスは、全体のデバイス構成が高い電子移動度を有しているため上記の特性が生み出される。また、ヘテロ構造電界効果トランジスター（HFET）、高電子移動度トランジスター（HEMT）あるいは変調ドープ電界効果トランジスター(MODFET)等の異なった名称を有する。これらのデバイスは、通常100Vまたはさらに高い範囲の高電圧に耐えることが可能であるとともに高周波（例えば2〜100GHz）の範囲で動作を行うことが可能である。
半導体物理の角度から考察すると上記のデバイスは、圧電極化によって二次元電子ガス（2DEG）を発生して動作し、非常に低いインピーダンスでの損失によって非常に高い電流を伝送することが可能である。
また、高温、高電圧の利用分野に対する開発は、急ピッチで進んでおり、これに伴い厳しい動作環境下におけるデバイスの信頼度がデバイス発展の重点となった。従来の高電圧におけるトランジスターを動作させる方法は、ゲート電極領域にフィールドプレートを設けるものがあるが、この技術では製造の困難度が大幅に増すとともにデバイスに対するブレークダウン電圧の調整がフィールドプレートにより制限されてしまう。
また、もう1つの従来技術として、プロトン注入のプロセスによりプロトンをトランジスターのチャネル層に注入してデバイスのブレークダウン電圧を取り出す方法がある。しかしながら、この方法においては、格子欠陥の発生を引き起こして二次元電子ガスの分布に影響を及ぼす可能性があり、これによりデバイスの特性に影響を与えてしまう。
本発明は、上述の問題に鑑みてなされたものであり、ハイブレークダウン電圧のデバイスを提供することを１つの目的とする。
また、本発明は、市場のニーズに対応すべく製造プロセスにおいて高電子移動度トランジスターを直列接続させることにより、製造プロセスを簡略化し、製造プロセスがデバイスの特性に与える影響を避けることを実現させるローコストの製造プロセスを提供することを目的とする。
本発明は、直列接続式の高電子移動度トランジスターデバイスの製造方法を提供する。この直列接続式の高電子移動度トランジスターデバイスの製造方法は、基板を準備する工程と、基板上にバッファ層を形成する工程と、前記バッファ層上にバリア層を形成させ、前記バッファ層とバリア層との間の異種材料接合界面に含まれる二次元電子ガスに対して能動領域を定義する工程と、少なくとも1つの隔離機構を形成させ、少なくとも2つの高電子移動度トランジスターを定義する工程と、前記各高電子移動度トランジスターのバリア層に、ともに能動領域に電気的に接続するソース電極とドレイン電極を形成させる工程と、前記各高電子移動度トランジスターのバリア層にソース電極とドレイン電極との間に位置しかつ能動領域に電気的に接続するゲート電極を形成させる工程と、一方のソース電極が他方のドレイン電極に接続されかつゲート電極が互いに接続されるように少なくとも2つの高電子移動度トランジスターを直列接続して、直列接続式の高電子移動度トランジスターを形成させる工程とを含む。
また、本発明は直列接続式の高電子移動度トランジスターデバイスを提供する。この直列接続式の高電子移動度トランジスターデバイスは、互いに直列接続される少なくとも2つの高電子移動度トランジスターからなり基板上に隔離機構で隔離されて形成される。各高電子移動度トランジスターは、基板上に設けられるバッファ層と、バッファ層上に設けられてバッファ層との間の異種材料接合界面が能動領域を定義する二次元電子ガスを有するバリア層と、それぞれバリア層上に設けられて能動領域に電気的に接続されるソース電極、ドレイン電極、ゲート電極であって、少なくとも2つの高電子移動度トランジスターの一方のソース電極が他方のドレイン電極に接続されかつゲート電極が互いに接続されるソース電極、ドレイン電極、ゲート電極とを含む。
本発明は以下の有益な効果を有する。
半導体製造プロセスの改善を主に利用し、製造プロセスでそれぞれの高電子移動度トランジスターを直列接続させるため、ローコストの製造プロセス、製造プロセスの順応性が高い利点を有し、また、製造された直列接続式の高電子移動度トランジスターデバイスは、累積可能なブレークダウン電圧を有するため、異なる応用に応じて多数のトランジスターを直列接続させることができる。
よって本発明によるハイブレークダウン電圧のデバイスは、高温、高圧の電気回路に対する応用分野においてその需要を満足させることができる。
本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスの製造方法を示す図である。 本発明における直列接続式の高電子移動度トランジスターデバイスを示す平面図である。
以下、図面を参照しながら本発明に関する詳細な説明を行う。なお、図面は、参照及び説明に使用するものであり本発明を局限するものではない。
本発明は、直列接続式の高電子移動度トランジスターデバイス及びその製造方法を提供する。製造プロセスにおいて多数の高電子移動度トランジスター（HEMT）をまとめた単一または集積の直列接続式の高電子移動度トランジスターデバイスが形成され、これによりトランジスターデバイスのブレークダウン電圧が高まり、デバイスをハイパワーの電気回路システムまたは高温、高圧の動作環境に適用させることができる。
図1〜8及び図9を参照しながら説明する。本発明が提供する直列接続式の高電子移動度トランジスターデバイスの製造方法にかかる工程は以下の通りである。
まず、図1に示すように、例えば、窒化ガリウム（GaN）基板、シリコンカーバイド（SiC）基板、窒化アルミニウム(AlN)基板、窒化アルミニウムガリウム（AlGaN）基板、ダイヤモンド基板、サファイア(sapphire)基板またはシリコン基板などの高電子移動度トランジスターを搭載可能な基板10を準備する。本発明において基板10の材質に制限はなく、基板上に第III族窒化物を成長させることが可能であればよい。
そして、バッファ層11を基板10上に形成させ、バッファ層11上にバリア層（barrier layer）12を形成させる。バッファ層11は一層のドープ(doped)またはアンドープ(undoped)の第III（GroupIII）族窒化物からなる高抵抗値の機構である。具体的実施例におけるバッファ層11は、いずれかの適切な方法で形成された窒化ガリウム（GaN）層である。具体的に説明すると、窒化ガリウムによるバッファ層11は、気相技術によって形成され、反応ガス種（例えば、アンモニア、トリメチルガリウム）が、上記基板10に設定する成長リアクターへ入り込んで、基板10の上方に堆積されてエピタキシャル薄膜（例えば、アンモニア分子からの窒素とトリメチルガリウム分子からのガリウムを添加して形成されたGaN薄膜）を形成させる。その反応は、例えば500℃〜1200℃の温度範囲、好ましくは700℃〜1100℃の比較的良い温度範囲、更に好ましくは900℃〜1000℃の温度範囲で行われる。リアクター内の圧力は、適切な条件（例えば20ミリバール〜950ミリバールの間）で維持する。
バッファ層11と同じように、バリア層12はドープまたはアンドープの第III族窒化物である。具体的実施例におけるバリア層12は単一層のAlNやAlGaN、或いは多層の第III族窒化物（例えば、AlN及びAlGaN）を有する。バリア層12の特性は、バンドギャップ(bandgap)がバッファ層11のバンドギャップよりも大きいこと、特定のアルミニウム含有量が必要であること、バリア層12とバッファ層11との境界が高キャリアー濃度を有することである。言い換えれば、バッファ層11とバリア層12との間での異種材料接合界面(hetero-interface)は、高キャリアー濃度の要因により二次元電子ガス(two dimensional electron gas,2DEG)を有し、その二次元電子ガスに対して能動領域111を定義する。能動領域111は、おおよそバッファ層11に位置し、異種材料接合界面から約数十ミクロンの位置に近接される。
次の工程では、少なくとも1つの隔離機構13を形成させ、少なくとも2つの高電子移動度トランジスターを定義する。図2を参照しながら説明すると、本実施例では、二つの隔離機構13でなり、デバイスを三つのトランジスターの様態に分割して説明を行うが、これに限定されない。
隔離機構13は、上記のバッファ層11、能動領域111及びバリア層12を多数の領域に分割させる。分割された領域は直列接続される高電子移動度トランジスターである。具体的に説明すると、隔離機構13は、バッファ層11、バリア層12及び能動領域111を貫通して分割された二つの高電子移動度トランジスターの間に位置する。これにより、二つの高電子移動度トランジスターのバッファ層11、バリア層12及び能動領域111を隔離させる絶縁材料となる。なお、隔離機構13はフォトリソグラフィー、エッチング等の半導体製造プロセスで製造することができる。
次の工程では、各高電子移動度トランジスターのバリア層12上にソース電極とドレイン電極を形成させる。図3〜5に示すように、まずフォトリソグラフィープロセスを利用し、フォトレジストPR1でオーム接触領域（図3参照）を定義し、次に金属層Ｍ1（図4参照）を堆積させた後、フォトレジストPR1を除去し、上記のソース電極とドレイン電極を形成させる。図に示すように、本実施例では、最も左側の領域には、ソース電極Ｓ1とドレイン電極D1が形成され、中間の領域には、ソース電極S2とドレイン電極D2が形成され、最も右側の領域には、ソース電極S3とドレイン電極D3が形成される。また、ソース電極とドレイン電極はともに能動領域111に電気的に接続される。例を挙げると、アニール等の製造プロセスにより低抵抗値の接続を形成させてソース電極とドレイン電極をオーミック接触の方法で能動領域111に電気的に接続させる。また、本実施例におけるソース電極とドレイン電極はチタン、アルミニウム、金、ニッケルまたはその合金であるが、これに限定されない。
次の工程では、各高電子移動度トランジスターのバリア層12にゲート電極を形成させる。ゲート電極は、ソース電極とドレイン電極との間に位置し能動領域111に電気的に接続される。図6に示すように、まずフォトリソグラフィープロセスを利用し、フォトレジストPR2でゲート領域を定義し、金属層M2（図7参照）を堆積させた後、フォトレジストPR2を除去し、上記のゲート電極を形成させる。本実施例では、最も左側の領域には、ソース電極S1とドレイン電極D1との間に位置するゲート電極G1が形成され、中間の領域には、ソース電極S2とドレイン電極D2との間に位置するゲート電極G2が形成され、最も右側の領域には、ソース電極S3とドレイン電極D3との間に位置するゲート電極G3が形成される。
上記のゲート電極は、ニッケル、金、チタン、クロム、プラチナまたはその合金であり、ゲート電極は、ソース電極及びドレイン電極と同じように、能動領域111に接続される。
図8を併せて参照しながら説明すると、本実施例においては、三つの互いに隔離された高電子移動度トランジスターHEMT1、HEMT2、HEMT3が製造される。高電子移動度トランジスターHEMT1は、ゲート電極G1がバイアスを受けた場合に、能動領域111を形成する二次元電子ガスによって、ソース電極S1とドレイン電極D1との間に電子の流れが生成され、ON/OFFのスイッチング動作が行われる。
次の工程では、少なくとも2つの高電子移動度トランジスターを直列接続して、直列接続式の高電子移動度トランジスターを形成させる。図8に示すように、高電子移動度トランジスターHEMT1のドレイン電極D1が高電子移動度トランジスターHEMT2のソース電極S2に接続され、高電子移動度トランジスターHEMT2のドレイン電極D2が高電子移動度トランジスターHEMT3のソース電極Ｓ3に接続され、高電子移動度トランジスターHEMT1、HEMT2、HEMT3のゲート電極G1、G2、G3が互いに接続されることにより、高電子移動度トランジスターHEMT1、HEMT2、HEMT3が直列接続される。
高電子移動度トランジスターHEMT1、HEMT2、HEMT3に形成された高電子移動度トランジスターデバイスは、デバイスのブレークダウン電圧が電気回路の直列接続による相加効果によってハイブレークダウン電圧の効果を得ることができる。言い換えれば、本発明は、少なくとも2つの高電子移動度トランジスターの一方のソース電極が他方のドレイン電極に接続され、ゲート電極が互いに接続されることにより、トランジスターを直列接続する効果を達成する。
本実施例では、図9に示す本発明における直列接続式の高電子移動度トランジスターデバイスを示す平面図（高電子移動度トランジスターHEMT1、HEMT2の直列接続の機構のみを示す）にて開示するように、例えば、フォトリソグラフィー、エッチング、金属堆積などの半導体製造プロセスにより内部接続線路14を製造し、少なくとも2つの高電子移動度トランジスターを直列接続させ、ゲート電極G1、G2の間の内部接続線路14をさらにボンディングパッドＰ1に接続させて外部電気回路と接続する。ソース電極S1とドレイン電極Ｄ2は、ボンディングパッドP2、P3に接続させて電気回路の入力端と出力端として用いられる。
上述したように、本発明における具体的実施例の方法によれば、互いに直列接続された少なくとも2つの高電子移動度トランジスター（例えば、高電子移動度トランジスターHEMT1、HEMT2、HEMT3）からなる直列接続式の高電子移動度トランジスターデバイスを提供し、その少なくとも2つの高電子移動度トランジスターは、基板10上に形成され、隔離機構13で隔離されている。各高電子移動度トランジスターは基板10上に設けられるバッファ層11と、バッファ層11上に設けられるバリア層12を含む。バッファ層11とバリア層12との間の異種材料接合界面は、能動領域111、ソース電極（例えば、Ｓ1、Ｓ2、Ｓ3）、ドレイン電極（例えば、Ｄ1、Ｄ2、Ｄ3）、ゲート電極（例えば、G1、G2、G3）を定義する二次元電子ガスを有し、ソース電極、ドレイン電極及びゲート電極はともにバリア層12上に設けられるとともに能動領域111に接続される。少なくとも2つの高電子移動度トランジスターの一方のソース電極が他方のドレイン電極に接続され、ゲート電極が互いに接続される。
本発明にて提供された方法と構造により、高電子移動度トランジスターは、製造プロセスで直列接続を行うことが可能で、直列接続して形成されたデバイスは、ハイブレークダウン電圧の特性を有する。
以上述べたように、本発明は以下の利点を有する。
1、本発明では、種々の高電子移動度トランジスターを直列接続させるため、直列接続された等価回路がデバイス全体のブレークダウン電圧を大幅に向上させる。
2、本発明で利用される製造プロセスは、複雑な工程を余分に増加させる必要がなく簡単であるため、ローコストでハイブレークダウン電圧の目的を達成する。特に本発明の製造プロセスには、デバイスのダメージに対する問題がない。
3、本発明のハイブレークダウン電圧のデバイスは車両、宇宙分野への応用またはハイパワーデバイスなどの分野に適用し、パワーエレクトロニクス回路では、高温、高圧の環境下で作動する信頼度が向上される。
上述の説明は、本発明を実施するための好ましい実施例であり、本発明の特許請求の範囲を局限するものではない。本発明による明細書と図面に開示される技術と等価の変形等は、本発明の範囲内に属する。
10 基板
11 バッファ層
111 能動領域
12 バリア層
13 隔離機構
14 内部接続線路
PR1、PR2 フォトレジスト
M1、M2 金属層
HEMT1、HEMT2、HEMT3 高電子移動度トランジスター
S1、S2、S3 ソース電極
D1、D2、D3 ドレイン電極
G1、G2、G3 ゲート電極
P1、P2、P3 ボンディングパッド

Claims (10)

  1. 基板を準備する工程と、
    前記基板上にバッファ層を形成させる工程と、
    前記バッファ層上にバリア層を形成させ、前記バッファ層と前記バリア層との間の異種材料接合界面が有する二次元電子ガスに対して能動領域を定義する工程と、
    少なくとも1つの隔離機構を形成させる工程であって、隔離機構により少なくとも2つの高電子移動度トランジスターが定義される、少なくとも1つの隔離機構を形成させる工程と、
    前記各高電子移動度トランジスターのバリア層上に前記能動領域に電気的に接続するソース電極とドレイン電極を形成させる工程と、
    前記各高電子移動度トランジスターのバリア層上に前記ソース電極と前記ドレイン電極との間に位置するとともに前記能動領域に電気的に接続するゲート電極を形成させる工程と、
    一方の前記ソース電極が他方の前記ドレイン電極に接続され、且つ前記ゲート電極が互いに接続されるように少なくとも2つの高電子移動度トランジスターを直列接続させ、直列接続式の高電子移動度トランジスターを形成させる工程と、を含むことを特徴とする直列接続式の高電子移動度トランジスターデバイスの製造方法。
  2. 前記少なくとも1つの隔離機構を形成させる工程において、前記隔離機構は、バッファ層、バリア層及び能動領域を貫通させることを特徴とする請求項１に記載の直列接続式の高電子移動度トランジスターデバイスの製造方法。
  3. 前記ソース電極とドレイン電極を形成させる工程において、前記ソース電極と前記ドレイン電極は、オーミック接触の方法で能動領域に電気的に接続されることを特徴とする請求項１に記載の直列接続式の高電子移動度トランジスターデバイスの製造方法。
  4. 前記少なくとも2つの高電子移動度トランジスターを直列接続させ、直列接続式の高電子移動度トランジスターを形成させる工程において、半導体製造プロセスにより内部接続線路を形成し、前記少なくとも2つの高電子移動度トランジスターが直列接続されることを特徴とする請求項１に記載の直列接続式の高電子移動度トランジスターデバイスの製造方法。
  5. 基板上に形成され隔離機構で隔離された互いに接続される少なくとも2つの高電子移動度トランジスターを含み、
    前記各高電子移動度トランジスターは、
    基板上に設けられるバッファ層と、
    バッファ層との間の異種材料接合界面が能動領域を定義する二次元電子ガスを有するバッファ層上に設けられるバリア層と、
    バリア層上に設けられ、且つ能動領域に電気的に接続されるソース電極と、ドレイン電極と、ゲート電極とであって、前記少なくとも2つの高電子移動度トランジスターの一方のソース電極が他方のドレイン電極に接続されるとともにゲート電極が互いに接続されるソース電極と、ドレイン電極と、ゲート電極と、を含むことを特徴とする直列接続式の高電子移動度トランジスターデバイス。
  6. 前記隔離機構は、前記少なくとも2つの高電子移動度トランジスターの間に位置し、前記バッファ層、前記バリア層及び前記能動領域を隔離することを特徴とする請求項５に記載の直列接続式の高電子移動度トランジスターデバイス。
  7. 前記ソース電極と前記ドレイン電極は、前記各高電子移動度トランジスターにおいて、オーミック接触により能動領域に電気的に接続されることを特徴とする請求項５に記載の直列接続式の高電子移動度トランジスターデバイス。
  8. 前記基板は、窒化ガリウム基板、シリコンカーバイド基板、窒化アルミニウム基板、窒化アルミニウムガリウム基板、ダイヤモンド基板、サファイア基板またはシリコン基板の何れかであることを特徴とする請求項５に記載の直列接続式の高電子移動度トランジスターデバイス。
  9. 前記バッファ層は、一層のドープまたはアンドープの第III族窒化物であることを特徴とする請求項５に記載の直列接続式の高電子移動度トランジスターデバイス。
  10. 前記バリア層は、単一層または多層のドープまたはアンドープの第III族窒化物であることを特徴とする請求項５に記載の直列接続式の高電子移動度トランジスターデバイス。
JP2010266130A 2010-10-22 2010-11-30 直列接続式の高電子移動度トランジスターデバイス及びその製造方法 Active JP5874889B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099136116A TWI523148B (zh) 2010-10-22 2010-10-22 提升高電子遷移率電晶體元件崩潰電壓的方法
TW099136116 2010-10-22

Publications (2)

Publication Number Publication Date
JP2012094798A true JP2012094798A (ja) 2012-05-17
JP5874889B2 JP5874889B2 (ja) 2016-03-02

Family

ID=45972255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010266130A Active JP5874889B2 (ja) 2010-10-22 2010-11-30 直列接続式の高電子移動度トランジスターデバイス及びその製造方法

Country Status (4)

Country Link
US (2) US20120098037A1 (ja)
JP (1) JP5874889B2 (ja)
KR (1) KR101377165B1 (ja)
TW (1) TWI523148B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783022A (zh) * 2017-10-27 2018-03-09 西安电子科技大学 高电子迁移率晶体管的热可靠性评估方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171911B2 (en) * 2013-07-08 2015-10-27 Efficient Power Conversion Corporation Isolation structure in gallium nitride devices and integrated circuits
US11139290B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage cascode HEMT device
DE102019121417B4 (de) * 2018-09-28 2023-01-19 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und Hochspannungsvorrichtung mit einer zwischen zwei HEMT-Vorrichtungen als Diode geschalteten Transistorvorrichtung und Verfahren zum Ausbilden derselben
US11594626B2 (en) * 2021-02-05 2023-02-28 Globalfoundries U.S. Inc. Bidirectional switches with active substrate biasing

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673508B2 (ja) * 1985-09-10 1997-11-05 エツセ・ジ・エツセ・ミクロエレツトロニ−カ・エツセ・ピ・ア 駆動回路
JP2949518B2 (ja) * 1990-07-30 1999-09-13 富士通株式会社 半導体装置及びその製造方法
JP2004079874A (ja) * 2002-08-21 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2006278813A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc スイッチ回路並びに半導体装置及びその製造方法
JP2008010640A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710478A (en) * 1985-05-20 1987-12-01 United States Of America As Represented By The Secretary Of The Navy Method for making germanium/gallium arsenide high mobility complementary logic transistors
US4729000A (en) * 1985-06-21 1988-03-01 Honeywell Inc. Low power AlGaAs/GaAs complementary FETs incorporating InGaAs n-channel gates
US5276340A (en) * 1989-11-21 1994-01-04 Fujitsu Limited Semiconductor integrated circuit having a reduced side gate effect
US7098755B2 (en) * 2003-07-16 2006-08-29 Analog Devices, Inc. High power, high linearity and low insertion loss single pole double throw transmitter/receiver switch
US7952150B1 (en) * 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2673508B2 (ja) * 1985-09-10 1997-11-05 エツセ・ジ・エツセ・ミクロエレツトロニ−カ・エツセ・ピ・ア 駆動回路
JP2949518B2 (ja) * 1990-07-30 1999-09-13 富士通株式会社 半導体装置及びその製造方法
JP2004079874A (ja) * 2002-08-21 2004-03-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2006278813A (ja) * 2005-03-30 2006-10-12 Eudyna Devices Inc スイッチ回路並びに半導体装置及びその製造方法
JP2008010640A (ja) * 2006-06-29 2008-01-17 Sanyo Electric Co Ltd 化合物半導体スイッチ回路装置
JP2008235952A (ja) * 2007-03-16 2008-10-02 Furukawa Electric Co Ltd:The デプレッション型スイッチング素子の駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107783022A (zh) * 2017-10-27 2018-03-09 西安电子科技大学 高电子迁移率晶体管的热可靠性评估方法

Also Published As

Publication number Publication date
US20120305991A1 (en) 2012-12-06
US20120098037A1 (en) 2012-04-26
KR20120088478A (ko) 2012-08-08
KR101377165B1 (ko) 2014-03-25
JP5874889B2 (ja) 2016-03-02
TW201218319A (en) 2012-05-01
TWI523148B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
JP5105160B2 (ja) トランジスタ
JP5705161B2 (ja) トランジスタ装置
US12119342B2 (en) Resistor and resistor-transistor-logic circuit with GaN structure and method of manufacturing the same
CN112534570B (zh) 具有增强模式和耗尽模式晶体管二者的单片微波集成电路
EP3764402A1 (en) High electron mobility transistor and method of manufacturing the same
US12142643B2 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
JP5874889B2 (ja) 直列接続式の高電子移動度トランジスターデバイス及びその製造方法
CN111653473B (zh) 一种散热增强的硅基氮化镓微波器件材料结构
JP7417070B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2008053436A (ja) 半導体素子
TWI820979B (zh) 半導體裝置
JP7701602B2 (ja) 半導体装置、半導体装置の製造方法及び電子装置
CN116313794A (zh) 一种基于n型氮化镓的GAA-HEMT反相器的制备方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140728

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160106

R150 Certificate of patent or registration of utility model

Ref document number: 5874889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250