JP2012060863A

JP2012060863A - スイッチング電源装置

Info

Publication number: JP2012060863A
Application number: JP2010204483A
Authority: JP
Inventors: Tokio Kawasaki; 登軌雄川崎
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2010-09-13
Filing date: 2010-09-13
Publication date: 2012-03-22

Abstract

【課題】動作電源を遮断した直後に当該動作電源を再投入しても、出力電圧の再起動までに大きな遅延時間が発生しないスイッチング電源装置を実現する。
【解決手段】スイッチング電源装置（１）は、第２の電源回路（２３）の出力電圧が第１の電源回路（２１）の出力電圧よりも所定値以上小さくなるとＯＮ状態になって第１の電源回路（２１）の電圧出力と出力検出回路（２２）の電源入力との間を電気的に接続するスイッチ（ＳＷ）が設けられたスイッチ手段（２４）を備えている。
【選択図】図１

Description

本発明は、電源トランスを用いるスイッチング電源装置に関する。

１次側直流入力をスイッチングして得られるエネルギーを電源トランスを用いて２次側出力に変換して安定化出力するスイッチング電源装置においては、当該電源トランスに１次巻線および２次巻線以外の巻線を任意数備えることによって主電源以外の副電源を得ることができる。従って、このようなスイッチング電源装置においては、当該副電源をスイッチング制御用の電源や出力検出回路用の電源などの互いに電気的に独立した、かつ、主電源からも電気的に独立した複数の電源として利用することができるという利点がある。電源トランスを用いたスイッチング電源装置には、他励式あるいは自励式のフライバックコンバータや、フォワードコンバータなどがある。

図１４（ａ）に、一例として他励式フライバックコンバータを用いたスイッチング電源装置１０１の構成を示す。このスイッチング電源装置１０１は、例えば負荷としてＬＥＤ照明装置が接続されるものであり、定電圧出力動作のみならず定電流出力動作をも行う。定電流出力を行うことによって、負荷ＬＥＤの電流を一定に制御することによってＬＥＤから放出される光束を一定に保つ。

スイッチング電源装置１０１は、電源トランスＴｆ１０１を境にして１次側回路１０１ａと２次側回路１０１ｂとを備えている。１次側回路１０１ａは、交流電源入力に近い側から順に、交流電源入力端子Ｐ１０１・Ｐ１０２、ヒューズＦ１０１、電源フィルタ１１１、全波整流回路１１２、ＰＦＣ（Power Factor Control：力率改善回路）１１３、および、スイッチング回路１１４を備えている。２次側回路１０１ｂは、主電源回路１２１、出力電圧電流検出回路１２２、補助電源回路１２３、および、電源出力端子Ｐ１０３・Ｐ１０４を備えている。

電源トランスＴｆ１０１は、共通コアの周りに１次巻線Ｎ１０１、２次巻線Ｎ１０２、３次巻線Ｎ１０３、および、４次巻線Ｎ１０４を備えた構成である。１次巻線Ｎ１０１はスイッチング入力によって励磁される巻線、２次巻線Ｎ１０２は１次巻線Ｎ１０１からの磁気エネルギーを受け取ってスイッチング電源装置１０１の主出力電源を供給する巻線、３次巻線Ｎ１０３はスイッチング回路１１４の電源を供給する補助巻線、４次巻線Ｎ１０４は補助電源回路１２３に電源を供給する補助巻線である。各巻線の極性は、１次巻線Ｎ１０１の励磁が遮断されるタイミングで２次巻線Ｎ１０２および３次巻線Ｎ１０３の起電力が出力の順方向に誘起され、１次巻線Ｎ１０１の励磁が開始されるタイミングで４次巻線Ｎ１０４の起電力が出力の順方向に誘起される極性となっている。

交流電源入力端子Ｐ１０１・Ｐ１０２には１００Ｖの商用交流電源が入力される。電源フィルタ１１１は、アクロス・ザ・ライン・コンデンサＣ１０１、コモンモードチョークコイルＬ１０１、および、アクロス・ザ・ライン・コンデンサＣ１０２を入力ライン上で順に縦続に接続されるように備えている。全波整流回路１１２は、全波整流を行うブリッジ接続された４つの整流ダイオードＤ１０１・Ｄ１０２・Ｄ１０３・Ｄ１０４を備えている。

ＰＦＣ１１３は、入力コンデンサＣ１０３、平滑リアクトルＬ１０２、チョッパトランジスタＱ１０１、出力電圧分圧用抵抗Ｒ１０１・Ｒ１０２、整流ダイオードＤ１０６、電源入力コンデンサＣ１０５、および、ＰＦＣ制御回路ＩＣ１０１を備えている。ＰＦＣ１１３においては、ＩＣからなるＰＦＣ制御回路ＩＣ１０１が、３次巻線Ｎ１０３から整流ダイオードＤ１０６および入力コンデンサＣ１０５を介して供給される電源（例えば直流２６Ｖ）を用いて動作し、出力電圧分圧用抵抗Ｒ１０１・Ｒ１０２によって検出される電圧に基づいてチョッパトランジスタＱ１０１のスイッチングタイミングを制御することによって、チョッパトランジスタＱ１０１のＯＮ時に平滑リアクトルＬ１０２に蓄積したエネルギーをチョッパトランジスタＱ１０１のＯＦＦ時に出力側に放出させる動作を繰り返す。これにより、ＰＦＣ１１３への入力電圧は例えば直流３７０Ｖに昇圧および平滑化されてスイッチング電源装置１０１の入力ラインへの入出力電流に漏出する高調波成分が抑制されることで、全波整流回路１１２の出力電圧と出力電流との波形ずれおよび波形歪みによる力率低下を補償する。

スイッチング回路１１４は、入力コンデンサＣ１０４、スイッチング素子（ここでは電界効果トランジスタ）Ｑ１０２、整流ダイオードＤ１０５、入力コンデンサＣ１０６、ＰＷＭ制御回路ＩＣ１０２、フォトカプラ受光部ＰＣ１０１ｂ、および、抵抗Ｒ１０３・Ｒ１０４を備えている。スイッチング回路１１４においては、ＩＣからなるＰＷＭ制御回路ＩＣ１０２が３次巻線Ｎ１０３から整流ダイオードＤ１０５および入力コンデンサＣ１０６を介して供給される電源（例えば直流２６Ｖ）を用いて動作し、２次側回路１０１ｂからフォトカプラ受光部ＰＣ１０１ｂを介してフィードバックされるスイッチング電源装置１０１の出力情報に基づいて、スイッチング周波数を決める内蔵発振回路の出力波形に対するスイッチング素子Ｑ１０２のＯＮ期間のデューティ比を制御する。スイッチング素子Ｑ１０２はこのデューティ比に基づいてＯＮ／ＯＦＦ動作することによって、ＰＦＣ１１３から入力コンデンサＣ１０４への入力をスイッチングして１次巻線Ｎ１０１を励磁する。

主電源回路１２１は、整流ダイオードＤ１０７および平滑コンデンサＣ１０７を備えている。２次巻線Ｎ１０２から供給される出力は整流ダイオードＤ１０７を介して平滑コンデンサＣ１０７で平滑化され、例えば直流３３Ｖ／２Ａの安定化出力が電源出力端子Ｐ１０３・Ｐ１０４から出力される。

出力電圧電流検出回路１２２は、電源出力端子Ｐ１０３・Ｐ１０４から出力される電圧および電流を検出する回路であり、電流検出抵抗Ｒ１０５、分圧抵抗Ｒ１０６・Ｒ１０７、定電圧電流検出回路ＩＣ１０３、および、フォトカプラ発光部ＰＣ１０１ａを備えている。ＩＣからなる定電圧電流検出回路ＩＣ１０３は、コンパレータＣＭＰ１０１・ＣＭＰ１０２、基準電圧源Ｅｖｒ１０１・Ｅｖｒ１０２、ＯＲ回路ＯＲ１０１、および、トランジスタＴｒ１０１を備えている。コンパレータＣＭＰ１０１の＋端子には分圧抵抗Ｒ１０６・Ｒ１０７の分圧が入力され、コンパレータＣＭＰ１０１の−端子には基準電圧源Ｅｖｒ１０１の基準電圧が入力される。コンパレータＣＭＰ１０２の＋端子には電流検出抵抗Ｒ１０５の高電位側の一端が接続され、コンパレータＣＭＰ１０２の−端子には電流検出抵抗Ｒ１０５の低電位側の一端をゼロ電位とする基準電圧源Ｅｖｒ１０２の基準電圧が入力される。基準電圧源Ｅｖｒ１０１・Ｅｖｒ１０２の各基準電圧は、定電圧電流検出回路ＩＣ１０３の電源入力＋Ｂ３に供給される電源ＶＣＣからシリコンのバンドギャップリファレンス電圧を用いて生成される。

ＯＲ回路ＯＲ１０１は２入力のＯＲ回路であり、一方の入力にはコンパレータＣＭＰ１０１の出力が入力され、他方の入力にはコンパレータＣＭＰ１０２の出力が入力される。トランジスタＴｒ１０１はフォトカプラ発光部ＰＣ１０１ａと直列に接続されており、トランジスタＴｒ１０１のベースにＯＲ回路ＯＲ１０１の出力が接続されている。フォトカプラ発光部ＰＣ１０１ａは、定電圧電流検出回路ＩＣ１０３の電源入力＋Ｂ３とトランジスタＴｒ１０１との間に接続されている。

補助電源回路１２３は、整流ダイオードＤ１０８、入力コンデンサＣ１０８、３端子レギュレータＩＣ１０４、および、平滑コンデンサＣ１０９を備えている。４次巻線Ｎ１０４から供給される出力は整流ダイオードＤ１０８および入力コンデンサＣ１０８を介してＩＣからなる３端子レギュレータＩＣ１０４に入力され（例えば直流０Ｖ〜２４Ｖ）、そのシリーズ出力が平滑コンデンサＣ１０９で例えば直流５Ｖに平滑化されて安定化出力となる。すなわち、補助電源回路１２３は、電源トランスＴｆ１０１の２次側出力とは電気的に独立に伝達される電源を用いて出力電圧電流検出回路１２２の電源を生成する。当該安定化出力は電源ＶＣＣとして定電圧電流検出回路ＩＣ１０３の電源入力＋Ｂ３に供給される。

上記の構成のスイッチング電源装置１０１の安定化電源動作について簡単に説明する。

商用交流電源（例えば１００Ｖ）が交流電源入力端子Ｐ１０１・Ｐ１０２に入力されると、電源フィルタ１１１によって電源に含まれるノイズが除去されて全波整流回路１１２に入力される。全波整流回路１１２の整流出力はＰＦＣ１１３によって昇圧および平滑化され、スイッチング回路１１４のスイッチング素子Ｑ１０２によってスイッチングされる。スイッチング素子Ｑ１０２のＯＮ時に１次巻線Ｎ１０１に蓄積された磁気エネルギーは、スイッチング素子Ｑ１０２のＯＦＦ時に２次巻線Ｎ１０２に伝達される。主電源回路１２１は２次巻線Ｎ１０２の出力を整流および平滑化して電源出力端子Ｐ１０３・Ｐ１０４から出力する。

電源出力端子Ｐ１０３・Ｐ１０４における出力電圧は分圧抵抗Ｒ１０６・Ｒ１０７によって分圧される。コンパレータＣＭＰ１０１は当該分圧を基準電圧源Ｅｖｒ１０１の基準電圧と比較し、分圧が基準電圧よりも大きければＨｉｇｈを出力し、分圧が基準電圧よりも小さければＬｏｗを出力する。また、電源出力端子Ｐ１０３・Ｐ１０４における出力電流は、電流検出抵抗Ｒ１０５によって電圧降下に変換される。コンパレータＣＭＰ１０２は、ＧＮＤ電位を、α＝（基準電圧源Ｅｖｒ１０２の基準電圧）−（電圧降下）と比較し、αがＧＮＤ電位よりも低ければ、従って電圧降下が基準電圧源Ｅｖｒ１０２の基準電圧よりも大きければＨｉｇｈを出力し、αがＧＮＤ電位よりも高ければ、従って電圧降下が基準電圧源Ｅｖｒ１０２の基準電圧よりも小さければＬｏｗを出力する。ＯＲ回路ＯＲ１０１は、コンパレータＣＭＰ１０１・ＣＭＰ１０２の少なくともいずれか一方がＨｉｇｈを出力すればＨｉｇｈを出力し、コンパレータＣＭＰ１０１・ＣＭＰ１０２の両者がＬｏｗを出力すればＬｏｗを出力する。トランジスタＴｒ１０１は、ＯＲ回路ＯＲ１０１の出力がＨｉｇｈであれば高コンダクタンスのＯＮ状態となり、ＯＲ回路ＯＲ１０１の出力がＬｏｗであれば低コンダクタンスのＯＮ状態となる。フォトカプラ発光部ＰＣ１０１ａは、トランジスタＴｒ１０１が高コンダクタンスのＯＮ状態となれば電流が増加して高出力の発光状態となり、トランジスタＴｒ１０１が低コンダクタンスのＯＮ状態となれば低出力の発光状態となる。また、このときの定電圧電流検出回路ＩＣ１０３およびフォトカプラ発光部ＰＣ１０１ａの電源ＶＣＣは補助電源回路１２３から供給される。

フォトカプラ発光部ＰＣ１０１ａが高出力の発光状態であれば、スイッチング回路１１４のフォトカプラ受光部ＰＣ１０１ｂは受光により高コンダクタンス状態となるので、このコンダクタンスを基にＰＷＭ制御回路ＩＣ１０２がスイッチング素子Ｑ１０２のＯＮ／ＯＦＦ制御端子（ここではゲート）にデューティ比を減少させたパルス、すなわちパルス幅を減少させたパルスを供給する。フォトカプラ発光部ＰＣ１０１ａが低出力の発光状態であれば、フォトカプラ受光部ＰＣ１０１ｂは低コンダクタンス状態となるので、このコンダクタンスを基にＰＷＭ制御回路ＩＣ１０２がスイッチング素子Ｑ１０２のＯＮ／ＯＦＦ制御端子にデューティ比を増加させたパルス、すなわちパルス幅を増加させたパルスを供給する。

こうして、電源出力端子Ｐ１０３・Ｐ１０４における出力電圧および出力電流は、基準電圧源Ｅｖｒ１０１・Ｅｖｒ１０２の基準電圧に従って安定化される。

上述の構成では、出力電圧および出力電流の両方を一定に制御するので、スイッチング電源装置１０１を、図１４（ｂ）に示すように出力電圧−出力電流特性の電流が一定となる垂下領域で動作させることとなる。

日本国公開特許公報「特開昭６３−３５１２２号公報（公開日：１９８８年２月１５日）」日本国公開特許公報「特開２００９−１５３２９４号公報（公開日：２００９年７月９日）」

しかしながら、上記従来の電源トランスを備えるスイッチング電源装置には、電源出力中に短時間だけスイッチング電源装置の動作電源を遮断した後に動作電源を再投入した場合に、電源出力の起動が遅延するという問題がある。

この現象を図１５を用いて以下に説明する。

前記スイッチング電源装置１０１の動作電源を時刻ｔ１でＯＦＦし、時刻ｔ１から例えば０．５秒といった短い時間後の時刻ｔ２に動作電源を再投入したとする。電源出力端子Ｐ１０３・Ｐ１０４には、例えば直列接続された１０個のＬＥＤが接続され、２Ａ負荷時に合計の順方向電圧Ｖｆが３３Ｖとなっている。時刻ｔ１の後は、電源出力端子Ｐ１０３から出力される電圧Ｖ（Ｐ１０３）（ここでは３３Ｖ）は、平滑コンデンサＣ１０７が大容量であるが故に、しばらく保持される。しかし、補助電源回路１２３から定電圧電流検出回路ＩＣ１０３およびフォトカプラ発光部ＰＣ１０１ａに供給される電源ＶＣＣは、出力電圧Ｖ（Ｐ１０３）よりも早く減衰し始める。これには、スイッチング電源装置１０１の動作電源のＯＦＦ後にＰＦＣ１１３の入力コンデンサＣ１０３の容量が小さくＰＦＣ１１３が即座に動作を停止すること、上記動作電源のＯＦＦ後に１次巻線Ｎ１０１の電圧が降下することにより４次巻線Ｎ１０４の電圧が降下すること、補助電源回路１２３の入力コンデンサＣ１０８の容量が平滑コンデンサＣ１０７の容量に比して小さいことにより上記動作電源のＯＦＦ後に３端子レギュレータＩＣ１０４の入力電圧の保持時間が短いこと、上記動作電源のＯＦＦ後に、スイッチング回路１１４の入力コンデンサＣ１０４に蓄積された静電エネルギーが枯渇するまではスイッチング素子Ｑ１０２がスイッチング動作を続けて２次巻線Ｎ１０２に電圧が発生すること、などの理由が挙げられる。

すなわち、スイッチング電源装置１０１の出力電圧Ｖ（Ｐ１０３）が減衰しない一方で、スイッチング電源装置１０１の蓄積エネルギーが減少していくなか、出力電圧電流検出回路１２２による出力検出動作は継続される。従って、補助電源回路１２３が供給する電源ＶＣＣは出力電圧Ｖ（Ｐ１０３）よりも早く減衰し、例えば通常時の５Ｖから動作保証範囲２．５Ｖよりも低い１．５Ｖ〜２．５Ｖへと低下する。従って、電源ＶＣＣから生成されるコンパレータＣＭＰ１０１・１０２の基準電圧源Ｅｖｒ１０１・ＥＶｒ１０２の基準電圧がバンドギャップリファレンス電圧を利用できずに例えば通常時の１．５Ｖから０．９Ｖへと低下することとなり、出力電圧電流検出回路１２２によって、出力電圧Ｖ（Ｐ１０３）および電流検出抵抗Ｒ１０５を流れる出力電流のうちの出力電圧Ｖ（Ｐ１０３）あるいは両方が基準よりも大きいと判定されてしまい、この判定を受けたＰＷＭ制御回路ＩＣ１０２がスイッチング素子Ｑ１０２のデューティ比をより減少させる制御を行う。

従って、時刻ｔ２でスイッチング電源装置１０１の動作電源を再投入したとしても、スイッチング素子Ｑ１０２が出力電圧Ｖ（Ｐ１０３）を減少させる方向に動作を行うため、当該出力がなかなか再起動しない。

時刻ｔ２より後に、平滑コンデンサＣ７の静電エネルギーの枯渇が進むと、ある時刻ｔ３から出力電圧Ｖ（Ｐ１０３）が減衰し始める。これに伴って、図１５に示すようにコンパレータＣＭＰ１０１の＋端子に入力される分圧である電圧Ｖ＋が減衰し始める。そして、時刻ｔ４において、電圧Ｖ＋がコンパレータＣＭＰ１０１の＋端子に入力される基準電圧である電圧Ｖ−のレベルまで低下すると、出力電圧電流検出回路１２２によって出力電圧Ｖ（Ｐ１０３）が基準よりも小さいと判定され、このとき検出抵抗Ｒ１０５を流れる出力電流も基準より小さいことから、ＰＷＭ制御回路ＩＣ１０２がスイッチング素子Ｑ１０２のデューティ比をより増加させる制御を行うようになる。こうして、時刻ｔ２からある遅延時間（ここでは例えば約３秒）が経過した時刻ｔ４において、スイッチング電源装置１０１の本来の出力電圧Ｖ（Ｐ１０３）が再起動する。

このように、電源トランスを用いて電源トランスの１次側入力をスイッチングして２次側へ伝達する従来のスイッチング電源装置には、スイッチング電源装置の動作電源を遮断した直後に当該動作電源を再投入すると、主電源回路の残留電圧と出力検出回路の補助電源回路の残留電圧とのアンバランスによってスイッチング回路が起動方向とは逆方向に誤動作し、出力電圧の再起動までに大きな遅延時間が発生するという問題があった。

特許文献１には、図１６に示すように、電源トランスの１次側入力をスイッチングして２次側へ伝達する構成の別々のスイッチング電源装置からなる、主電源回路および補助電源回路とを備えた電源装置が開示されている。補助電源回路は主電源回路よりも電源容量の小さく、通常動作時において主電源回路の１次側に設けられたインバータ１４の動作を制御する制御回路へ電力を供給する。電源入力のＯＦＦ動作時や停電等において交流入力電源が遮断すると、先に出力が減衰する補助電源回路に、主電源回路からダイオード３８を介して主電源回路の残留電力が供給されるとともに、ダイオード４０、平滑コンデンサ４２、および、抵抗４４からなる整流回路によって停電検出回路に補助電源回路の電源遮断が伝達される。

また、特許文献２には、図１７に示すように、複数の電源ユニット１・２・３、制御部１５、補助電源３１、および、スイッチ２１・２２・２３を備えた電源装置が開示されている。電源ユニット１は負荷１２に、電源ユニット２は負荷１３に、電源ユニット３は負荷１３に、それぞれ接続されている。スイッチ２１は商用交流電源１１と電源ユニット１・２・３の各入力との間に接続されている。スイッチ２２は電源ユニット１と電源ユニット２との互いの出力間に接続されており、スイッチ２３は電源ユニット２と電源ユニット３との互いの出力間に接続されている。補助電源３１は制御部１５に電源を供給し、制御部１５は電源ユニット１・２・３の各出力の状態をモニターしてスイッチ２２・２３の動作を制御する。

まず、スイッチ２１がＯＦＦ状態のまま補助電源３１に商用交流電源１１が投入されて制御部１５が動作し、スイッチ２２・２３をＯＮ状態にする。スイッチ２１がＯＮ状態となって電源ユニット１・２・３が起動したときには、電源ユニット１・２・３の各出力電圧が定常出力値に達する十分な時間が経過した後に、制御部１５がスイッチ２２・２３をＯＦＦ状態にする。スイッチ２１がＯＦＦ状態となって電源ユニット１・２・３の動作電源が遮断されたときには、制御部１５が電源ユニット１・２・３の各出力電圧のいずれかが規定値を下回った場合にスイッチ２２・２３をＯＮ状態にする。

これにより、電源ユニット１・２・３の起動時および停止時に、各電源ユニットに接続された負荷間で電流の流れ込みが発生せず、素子の誤動作や破損も回避できるとされている。また、瞬時停電時には、電源ユニット１・２・３の各出力間がスイッチ２２・２３によって接続されていることから余力のある電源ユニットから他の電源ユニットへの電力供給が可能になるとされている。

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、電源トランスの１次側入力をスイッチングすることにより得た電源トランスの２次側出力を安定化出力するスイッチング電源装置であって、スイッチング電源装置の動作電源を遮断した直後に当該動作電源を再投入しても、出力電圧の再起動までに大きな遅延時間が発生しないスイッチング電源装置を実現することにある。

本発明のスイッチング電源装置は、上記課題を解決するために、
スイッチング素子と電源トランスとを備え、上記電源トランスの１次側入力を上記スイッチング素子によってスイッチングすることにより得た上記電源トランスの２次側出力を安定化出力するスイッチング電源装置であって、
上記スイッチング素子を含み上記スイッチング素子のＯＮ期間のデューティ比を制御するスイッチング回路と、
上記電源トランスの上記２次側出力を整流および平滑化する第１の電源回路と、
上記第１の電源回路の少なくとも出力電圧を検出して、上記スイッチング回路の上記デューティ比の制御にフィードバックする出力検出回路と、
上記電源トランスの上記１次側入力から補助巻線を介して上記２次側出力とは電気的に独立に伝達される電源を用いて上記出力検出回路の電源を生成する第２の電源回路と、
上記第２の電源回路の出力電圧が上記第１の電源回路の出力電圧よりも所定値以上小さくなるとＯＮ状態になって上記第１の電源回路の電圧出力と上記出力検出回路の電源入力との間を電気的に接続するスイッチが設けられたスイッチ手段を備えていることを特徴としている。

上記の発明によれば、スイッチング電源装置の動作電源が遮断されると、第１の電源回路の出力電圧は、第１の電源回路の出力容量が大きいことから、しばらく保持される。第２の電源回路から出力検出回路に供給される電源は、第１の電源回路の出力電圧よりも早く減衰し始める。しかし、スイッチ手段によって第１の電源回路の電圧出力から出力検出回路の電源入力へ電力が供給されるため、出力検出回路へ供給される電源の減衰が抑制される。このときスイッチに適度な電圧降下を発生させれば、第１の電源回路の電圧出力と出力検出回路の電源入力との間に所望の電位差を設定することも可能である。これにより、出力検出回路は即時にあるいは極めて短時間後に正常動作が可能になるため、スイッチング回路へのフィードバックがすぐに適切に行われるようになってスイッチング電源装置の安定化電源動作が再起動される。

以上により、電源トランスの１次側入力をスイッチングすることにより得た電源トランスの２次側出力を安定化出力するスイッチング電源装置であって、スイッチング電源装置の動作電源を遮断した直後に当該動作電源を再投入しても、出力電圧の再起動までに大きな遅延時間が発生しないスイッチング電源装置を実現することができるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチは、カソードが上記第１の電源回路の電圧出力に接続されているとともにアノードが上記出力検出回路の電源入力に接続された第１のツェナーダイオードであることを特徴としている。

上記の発明によれば、スイッチング電源装置の動作電源が遮断されると、第２の電源回路から出力検出回路へ供給される電源が第１の電源回路の出力電圧から第１のツェナーダイオードの降伏電圧だけ低下した時点で第１のツェナーダイオードに逆方向電流が流れる。これにより、第１の電源回路の電圧出力から適切な電位差を持たせながら出力検出回路の電源入力に向けて電力を供給することができるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力に接続されたダイオードを備えていることを特徴としている。

上記の発明によれば、ダイオードが第１の電源回路の電圧出力から第２の電源回路の電圧出力に向けて逆方向に接続されていることにより、電源トランスの２次側出力に大きなノイズが発生した場合に、第２の電源回路をノイズによる破壊から保護することができるという効果を奏する。また、この保護回路は、雷サージ試験対策や静電破壊試験対策としても有効であるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力に接続されていることを特徴としている。

上記の発明によれば、スイッチング電源装置の通常動作時には、第２の電源回路が出力検出回路に供給する電源が例えば標準値にあるため、第２のトランジスタは第２の抵抗を介したバイアスが十分高いことからＯＮ状態にある。従って、第１の抵抗における電圧降下は大きく、第１のトランジスタは第１の抵抗を介したバイアスが十分低いことからＯＦＦ状態にある。このとき第２のトランジスタのコレクタ・エミッタ間電圧は小さいため第２のツェナーダイオードはＯＦＦ状態にある。

スイッチング電源装置の動作電源が遮断されて第２の電源回路が出力検出回路に供給する電源が低下すると、第２のトランジスタは第２の抵抗を介したバイアスが低くなることからＯＦＦ状態になる。すると第１の抵抗を介して第２のツェナーダイオードに逆方向電流が流れ、第２のツェナーダイオードの降伏電圧が第１のトランジスタを十分にバイアスするので、第１のトランジスタがＯＮ状態になる。これにより、第２の電源回路が出力検出回路に供給する電源を、第１の電源回路の出力電圧から第１のトランジスタのコレクタ・エミッタ間電圧だけ低下した電圧に保持することができる。このとき、第２のツェナーダイオードの降伏電圧を適切に設定すれば、第２の電源回路が出力検出回路に供給する電源は降伏電圧−（第１のトランジスタのベース・エミッタ間電圧）の値に保持することが可能である。従って、第２の電源回路が出力検出回路に供給する電源を所望の値に容易に設定することができるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴としている。

また、ダイオードが第１の電源回路の電圧出力から第２の電源回路の電圧出力を平滑化する前の出力に向けて逆方向に接続されていることにより、電源トランス２の２次側出力に大きなノイズが発生した場合に、第２の電源回路をノイズによる破壊から保護することができるという効果を奏する。また、この保護回路は、雷サージ試験対策や静電破壊試験対策としても有効であるという効果を奏する。

さらに、コンデンサによって、ダイオード経由の供給電源と第１のトランジスタ経由の供給電源との両方を平滑化することができるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力に接続されていることを特徴としている。

上記の発明によれば、スイッチング電源装置の通常動作時には、第２の電源回路が出力検出回路に供給する電源が例えば標準値にあるため、第２のトランジスタは第２の抵抗および第３のツェナーダイオードを介したバイアスが十分高いことからＯＮ状態にある。従って、第１の抵抗における電圧降下は大きく、第１のトランジスタは第１の抵抗を介したバイアスが十分低いことからＯＦＦ状態にある。このとき第２のトランジスタのコレクタ・エミッタ間電圧は小さいため第２のツェナーダイオードはＯＦＦ状態にある。

スイッチング電源装置の動作電源が遮断されて第２の電源回路が出力検出回路に供給する電源が低下すると、第２のトランジスタはＯＦＦ状態になる。すると第１の抵抗を介して第２のツェナーダイオードに逆方向電流が流れ、第２のツェナーダイオードの降伏電圧が第１のトランジスタを十分にバイアスするので、第１のトランジスタがＯＮ状態になる。これにより、第２の電源回路が出力検出回路に供給する電源を、第１の電源回路の出力電圧から第１のトランジスタのコレクタ・エミッタ間電圧だけ低下した電圧に保持することができる。このとき、第２のツェナーダイオードの降伏電圧を適切に設定すれば、第２の電源回路が出力検出回路に供給する電源は降伏電圧−（第１のトランジスタのベース・エミッタ間電圧）の値に保持することが可能である。従って、第２の電源回路が出力検出回路に供給する電源を所望の値に容易に設定することができるという効果を奏する。

また、第３のツェナーダイオードが第２の抵抗に直列に接続されているため、第３のツェナーダイオードの降伏電圧を適切に選べば、スイッチング電源装置の通常動作時には第２のトランジスタがＯＮ状態になるバイアス電圧を第２のトランジスタのベース・エミッタ間に与えることができる一方、スイッチング電源装置の動作電源遮断後には、第１の電源回路から出力検出回路の電源入力に供給する電源が標準値よりも低下すると、第２のトランジスタがＯＮ状態となって第３のツェナーダイオードに逆方向電流が流れ得るだけの電圧が、第３のツェナーダイオードに印加されない。従って、確実に第１のトランジスタをＯＮ状態として第１の電源回路の電圧出力から出力検出回路の電源入力に電力を供給することができるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴としている。

また、ダイオードが第１の電源回路の電圧出力から第２の電源回路の電圧出力を平滑化する前の出力に向けて逆方向に接続されていることにより、電源トランスの２次側出力に大きなノイズが発生した場合に、第２の補助電源回路をノイズによる破壊から保護することができるという効果を奏する。また、この保護回路は、雷サージ試験対策や静電破壊試験対策としても有効であるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されていることを特徴としている。

上記の発明によれば、スイッチング電源装置の通常動作時には、第２の電源回路が出力検出回路に供給する電源が例えば標準値にあるため、第２のトランジスタは第２の抵抗を介したバイアスが十分高いことからＯＮ状態にある。従って、第１の抵抗における電圧降下は大きく、第１のトランジスタは第１の抵抗を介したバイアスが十分低いことからＯＦＦ状態にある。このとき第２のトランジスタのコレクタ・エミッタ間電圧は小さいため第３の抵抗に流れる電流は非常に小さい。

スイッチング電源装置の動作電源が遮断されて第２の電源回路が出力検出回路に供給する電源が低下すると、第２のトランジスタは第２の抵抗を介したバイアスが低くなることからＯＦＦ状態になる。すると第１の抵抗を介して第３の抵抗に電流が流れ、第１のトランジスタを十分にバイアスするので、第１のトランジスタがＯＮ状態になる。これにより、第２の電源回路が出力検出回路に供給する電源を、第１の電源回路の出力電圧から第１のトランジスタのコレクタ・エミッタ間電圧だけ低下した電圧に保持することができる。従って、第２の電源回路が出力検出回路に供給する電源を所望の値に容易に設定することができるという効果を奏する。

また、スイッチング電源装置の動作電源遮断後に第２の電源回路が出力検出回路に供給する電源が低下したときに、第１のトランジスタをＯＮ状態とするバイアス電圧を第１の抵抗と第３の抵抗とによる分圧によって印加することができ、コストダウンが図れるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴としている。

また、ダイオードが第１の電源回路の電圧出力から第２の電源回路の電圧出力を平滑化する前の出力に向けて逆方向に接続されていることにより、電源トランスの２次側出力に大きなノイズが発生した場合に、第２の電源回路をノイズによる破壊から保護することができるという効果を奏する。また、この保護回路は、雷サージ試験対策や静電破壊試験対策としても有効であるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されていることを特徴としている。

上記の発明によれば、スイッチング電源装置の通常動作時には、第２の電源回路が出力検出回路に供給する電源が例えば標準値にあるため、第２のトランジスタは第２の抵抗および第３のツェナーダイオードを介したバイアスが十分高いことからＯＮ状態にある。従って、第１の抵抗における電圧降下は大きく、第１のトランジスタは第１の抵抗を介したバイアスが十分低いことからＯＦＦ状態にある。このとき第２のトランジスタのコレクタ・エミッタ間電圧は小さいため第３の抵抗に流れる電流は非常に小さい。

スイッチング電源装置の動作電源が遮断されて第２の電源回路が出力検出回路に供給する電源が低下すると、第２のトランジスタはＯＦＦ状態になる。すると第１の抵抗を介して第３の抵抗に電流が流れ、第１のトランジスタを十分にバイアスするので、第１のトランジスタがＯＮ状態になる。これにより、第２の電源回路が出力検出回路に供給する電源を、第１の電源回路の出力電圧から第１のトランジスタのコレクタ・エミッタ間電圧だけ低下した電圧に保持することができる。従って、第２の電源回路が出力検出回路に供給する電源を所望の値に容易に設定することができるという効果を奏する。

本発明のスイッチング電源装置は、上記課題を解決するために、
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴としている。

本発明のスイッチング電源装置は、以上のように、
スイッチング素子と電源トランスとを備え、上記電源トランスの１次側入力を上記スイッチング素子によってスイッチングすることにより得た上記電源トランスの２次側出力を安定化出力するスイッチング電源装置であって、
上記スイッチング素子を含み上記スイッチング素子のＯＮ期間のデューティ比を制御するスイッチング回路と、
上記電源トランスの上記２次側出力を整流および平滑化する第１の電源回路と、
上記第１の電源回路の少なくとも出力電圧を検出して、上記スイッチング回路の上記デューティ比の制御にフィードバックする出力検出回路と、
上記電源トランスの上記１次側入力から補助巻線を介して上記２次側出力とは電気的に独立に伝達される電源を用いて上記出力検出回路の電源を生成する第２の電源回路と、
上記第２の電源回路の出力電圧が上記第１の電源回路の出力電圧よりも所定値以上小さくなるとＯＮ状態になって上記第１の電源回路の電圧出力と上記出力検出回路の電源入力との間を電気的に接続するスイッチが設けられたスイッチ手段を備えている。

本発明の実施形態を示すものであり、スイッチング電源装置の構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路の別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明の実施形態を示すものであり、図１のスイッチング電源装置において電源供給用スイッチ回路のさらに別の具体的構成例を示す回路図である。本発明のスイッチング電源装置の動作の一例を示す電圧の波形図である。本発明のスイッチング電源装置の動作の他の例を示す電圧の波形図である。従来技術を示すものであり、（ａ）はスイッチング電源装置の構成を示す回路図であり、（ｂ）は（ａ）のスイッチング電源装置の電圧−電流特性を示す特性図である。図１４のスイッチング電源装置の誤動作を説明する電圧の波形図である。従来技術を示すものであり、他のスイッチング電源装置の構成を示す回路図である。従来技術を示すものであり、電源装置の構成を示す回路ブロック図である。

本発明の実施形態について図１〜図１３を用いて説明すれば、以下の通りである。
〔本実施形態のスイッチング電源装置の構成〕
本実施形態に係るスイッチング電源装置は、他励式や自励式のフライバックコンバータ、フォワードコンバータなど、電源トランスの１次側入力をスイッチングして得た２次側出力を安定化出力する構成であれば任意の形態でよいが、以下では一例として他励式フライバックコンバータを用いたスイッチング電源装置１について説明を行う。コンバータ方式以外の出力検出構成および補助電源回路構成は、基本的に各コンバータ方式にそのまま適用可能である。

図１に、本実施形態のスイッチング電源装置１の構成を示す。スイッチング電源装置１は、従来のスイッチング電源装置１０１と比較しやすいように、同様に負荷として例えばＬＥＤ照明装置が接続され、定電圧出力動作のみならず定電流出力動作をも行うものとした。

スイッチング電源装置１は、電源トランスＴｆ１を境にして１次側回路１ａと２次側回路１ｂとを備えている。１次側回路１ａは、交流電源入力に近い側から順に、交流電源入力端子Ｐ１・Ｐ２、ヒューズＦ１、電源フィルタ１１、全波整流回路１２、ＰＦＣ（Power Factor Control：力率改善回路）１３、および、スイッチング回路１４を備えている。２次側回路１ｂは、主電源回路（第１の電源回路）２１、出力電圧電流検出回路（出力検出回路）２２、補助電源回路（第２の電源回路）２３、電源供給用スイッチ回路（スイッチ手段）２４、および、電源出力端子Ｐ３・Ｐ４を備えている。

電源トランスＴｆ１は、共通コアの周りに１次巻線Ｎ１、２次巻線Ｎ２、３次巻線Ｎ３、および、４次巻線Ｎ４を備えた構成である。１次巻線Ｎ１はスイッチング入力によって励磁される巻線、２次巻線Ｎ２は１次巻線Ｎ１からの磁気エネルギーを受け取ってスイッチング電源装置１の主出力電源を供給する巻線、３次巻線Ｎ３はスイッチング回路１４の電源を供給する補助巻線、４次巻線Ｎ４は補助電源回路２３に電源を供給する補助巻線である。各巻線の極性は、１次巻線Ｎ１の励磁が遮断されるタイミングで２次巻線Ｎ２および３次巻線Ｎ３の起電力が出力の順方向に誘起され、１次巻線Ｎ１の励磁が開始されるタイミングで４次巻線Ｎ４の起電力が出力の順方向に誘起される極性となっている。

交流電源入力端子Ｐ１・Ｐ２には１００Ｖの商用交流電源が入力される。電源フィルタ１１は、アクロス・ザ・ライン・コンデンサＣ１、コモンモードチョークコイルＬ１、および、アクロス・ザ・ライン・コンデンサＣ２を入力ライン上で順に縦続に接続されるように備えている。全波整流回路１２は、全波整流を行うブリッジ接続された４つの整流ダイオードＤ１・Ｄ２・Ｄ３・Ｄ４を備えている。

ＰＦＣ１３は、入力コンデンサＣ３、平滑リアクトルＬ２、チョッパトランジスタＱ１、出力電圧分圧用抵抗Ｒ１・Ｒ２、整流ダイオードＤ６、電源入力コンデンサＣ５、および、ＰＦＣ制御回路ＩＣ１を備えている。ＰＦＣ１３においては、ＩＣからなるＰＦＣ制御回路ＩＣ１が、３次巻線Ｎ３から整流ダイオードＤ６および入力コンデンサＣ５を介して供給される電源（例えば直流２６Ｖ）を用いて動作し、出力電圧分圧用抵抗Ｒ１・Ｒ２によって検出される電圧に基づいてチョッパトランジスタＱ１のスイッチングタイミングを制御することによって、チョッパトランジスタＱ１のＯＮ時に平滑リアクトルＬ２に蓄積したエネルギーをチョッパトランジスタＱ１のＯＦＦ時に出力側に放出させる動作を繰り返す。これにより、ＰＦＣ１３への入力電圧は例えば直流３７０Ｖに昇圧および平滑化されてスイッチング電源装置１の入力ラインへの入出力電流に漏出する高調波成分が抑制されることで、全波整流回路１２の出力電圧と出力電流との波形ずれおよび波形歪みによる力率低下を補償する。

スイッチング回路１４は、入力コンデンサＣ４、スイッチング素子（ここでは電界効果トランジスタ）Ｑ２、整流ダイオードＤ５、入力コンデンサＣ６、ＰＷＭ制御回路ＩＣ２、フォトカプラ受光部ＰＣ１ｂ、および、抵抗Ｒ３・Ｒ４を備えている。スイッチング回路１４においては、ＩＣからなるＰＷＭ制御回路ＩＣ２が３次巻線Ｎ３から整流ダイオードＤ５および入力コンデンサＣ６を介して供給される電源（例えば直流２６Ｖ）を用いて動作し、２次側回路１ｂからフォトカプラ受光部ＰＣ１ｂを介してフィードバックされるスイッチング電源装置１の出力情報に基づいて、スイッチング周波数を決める内蔵発振回路の出力波形に対するスイッチング素子Ｑ２のＯＮ期間のデューティ比を制御する。スイッチング素子Ｑ２はこのデューティ比に基づいてＯＮ／ＯＦＦ動作することによって、ＰＦＣ１３から入力コンデンサＣ４への入力をスイッチングして１次巻線Ｎ１を励磁する。

主電源回路２１は、整流ダイオードＤ７および平滑コンデンサＣ７を備えている。２次巻線Ｎ２から供給される出力は整流ダイオードＤ７を介して平滑コンデンサＣ７で平滑化され、例えば直流３３Ｖ／２Ａの安定化出力が電源出力端子Ｐ３・Ｐ４から出力される。

出力電圧電流検出回路２２は、電源出力端子Ｐ３・Ｐ４から出力される電圧および電流を検出する回路であり、電流検出抵抗Ｒ５、分圧抵抗Ｒ６・Ｒ７、定電圧電流検出回路ＩＣ３、および、フォトカプラ発光部ＰＣ１ａを備えている。ＩＣからなる定電圧電流検出回路ＩＣ３は、コンパレータＣＭＰ１・ＣＭＰ２、基準電圧源Ｅｖｒ１・Ｅｖｒ２、ＯＲ回路ＯＲ１、および、トランジスタＴｒ１を備えている。コンパレータＣＭＰ１の＋端子には分圧抵抗Ｒ６・Ｒ７の分圧が入力され、コンパレータＣＭＰ１の−端子には基準電圧源Ｅｖｒ１の基準電圧が入力される。コンパレータＣＭＰ２の＋端子には電流検出抵抗Ｒ５の高電位側の一端が接続され、コンパレータＣＭＰ２の−端子には電流検出抵抗Ｒ５の低電位側の一端をゼロ電位とする基準電圧源Ｅｖｒ２の基準電圧が入力される。基準電圧源Ｅｖｒ１・Ｅｖｒ２の各基準電圧は、定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に供給される電源ＶＣＣからシリコンのバンドギャップリファレンス電圧を用いて生成される。

ＯＲ回路ＯＲ１は２入力のＯＲ回路であり、一方の入力にはコンパレータＣＭＰ１の出力が入力され、他方の入力にはコンパレータＣＭＰ２の出力が入力される。トランジスタＴｒ１はフォトカプラ発光部ＰＣ１ａと直列に接続されており、トランジスタＴｒ１のベースにＯＲ回路ＯＲ１の出力が接続されている。フォトカプラ発光部ＰＣ１ａは、定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３とトランジスタＴｒ１との間に接続されている。

補助電源回路２３は、整流ダイオードＤ８、入力コンデンサＣ８、３端子レギュレータＩＣ４、および、平滑コンデンサＣ９を備えている。４次巻線Ｎ４から供給される出力は整流ダイオードＤ８および入力コンデンサＣ８を介してＩＣからなる３端子レギュレータＩＣ４に入力され（例えば直流０Ｖ〜２４Ｖ）、そのシリーズ出力が平滑コンデンサＣ９で例えば直流５Ｖに平滑化されて安定化出力となる。すなわち、補助電源回路２３は、電源トランスＴｆ１の２次側出力とは電気的に独立に伝達される電源を用いて出力電圧電流検出回路２２の電源を生成する。当該安定化出力は電源ＶＣＣとして定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に供給される。

電源供給用スイッチ回路２４は、主電源回路２１の電圧出力と定電圧電流検出回路ＩＣ３の電圧出力との間、すなわち、主電源回路２１の電源出力端子Ｐ３につながる活性ラインと定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３との間に設けられたスイッチＳＷを備えており、これらの間の電気的な接続および遮断を行う。スイッチＳＷは、後に詳細な例を挙げて説明するように、定電圧電流検出回路ＩＣ３の出力電圧が主電源回路２１の出力電圧よりも所定値以上小さくなるとこれを自己検知してＯＮ状態となり、それ以外はＯＦＦ状態にある。
〔本実施形態のスイッチング電源装置の動作〕
上記の構成のスイッチング電源装置１の安定化電源動作について簡単に説明する。

商用交流電源（例えば１００Ｖ）が交流電源入力端子Ｐ１・Ｐ２に入力されると、電源フィルタ１１によって電源に含まれるノイズが除去されて全波整流回路１２に入力される。全波整流回路１２の整流出力はＰＦＣ１３によって昇圧および平滑化され、スイッチング回路１４のスイッチング素子Ｑ２によってスイッチングされる。スイッチング素子Ｑ２のＯＮ時に１次巻線Ｎ１に蓄積された磁気エネルギーは、スイッチング素子Ｑ２のＯＦＦ時に２次巻線Ｎ２に伝達される。主電源回路２１は２次巻線Ｎ２の出力を整流および平滑化して電源出力端子Ｐ３・Ｐ４から出力する。

電源出力端子Ｐ３・Ｐ４における出力電圧は分圧抵抗Ｒ６・Ｒ７によって分圧される。コンパレータＣＭＰ１は当該分圧を基準電圧源Ｅｖｒ１の基準電圧と比較し、分圧が基準電圧よりも大きければＨｉｇｈを出力し、分圧が基準電圧よりも小さければＬｏｗを出力する。また、電源出力端子Ｐ３・Ｐ４における出力電流は、電流検出抵抗Ｒ５によって電圧降下に変換される。コンパレータＣＭＰ２は、ＧＮＤ電位を、α＝（基準電圧源Ｅｖｒ２の基準電圧）−（電圧降下）と比較し、αがＧＮＤ電位よりも低ければ、従って電圧降下が基準電圧源Ｅｖｒ２の基準電圧よりも大きければＨｉｇｈを出力し、αがＧＮＤ電位よりも高ければ、従って電圧降下が基準電圧源Ｅｖｒ２の基準電圧よりも小さければＬｏｗを出力する。ＯＲ回路ＯＲ１は、コンパレータＣＭＰ１・ＣＭＰ２の少なくともいずれか一方がＨｉｇｈを出力すればＨｉｇｈを出力し、コンパレータＣＭＰ１・ＣＭＰ２の両者がＬｏｗを出力すればＬｏｗを出力する。トランジスタＴｒ１は、ＯＲ回路ＯＲ１の出力がＨｉｇｈであれば高コンダクタンスのＯＮ状態となり、ＯＲ回路ＯＲ１の出力がＬｏｗであれば低コンダクタンスのＯＮ状態となる。フォトカプラ発光部ＰＣ１ａは、トランジスタＴｒ１が高コンダクタンスのＯＮ状態となれば電流が増加して高出力の発光状態となり、トランジスタＴｒ１が低コンダクタンスのＯＮ状態となれば低出力の発光状態となる。また、このときの定電圧電流検出回路ＩＣ３およびフォトカプラ発光部ＰＣ１ａの電源ＶＣＣは補助電源回路２３から供給される。

フォトカプラ発光部ＰＣ１ａが高出力の発光状態であれば、スイッチング回路１４のフォトカプラ受光部ＰＣ１ｂは受光により高コンダクタンス状態となるので、このコンダクタンスを基にＰＷＭ制御回路ＩＣ２がスイッチング素子Ｑ２のＯＮ／ＯＦＦ制御端子（ここではゲート）にデューティ比を減少させたパルス、すなわちパルス幅を減少させたパルスを供給する。フォトカプラ発光部ＰＣ１ａが低出力の発光状態であれば、フォトカプラ受光部ＰＣ１ｂの低コンダクタンス状態となるので、このコンダクタンスを基にＰＷＭ制御回路ＩＣ２がスイッチング素子Ｑ２のＯＮ／ＯＦＦ制御端子にデューティ比を増加させたパルス、すなわちパルス幅を増加させたパルスを供給する。

こうして、電源出力端子Ｐ３・Ｐ４における出力電圧および出力電流は、基準電圧源Ｅｖｒ１・Ｅｖｒ２の基準電圧に従って安定化される。この通常の安定化動作が行われている間は、電源供給用スイッチ回路２４のスイッチＳＷはＯＦＦ状態にある。

上述の構成では、出力電圧および出力電流の両方を一定に制御するので、スイッチング電源装置１を、従来のスイッチング電源装置１０１と同様、図１４（ｂ）に示すように出力電圧−出力電流特性の電流が一定となる垂下領域で動作させることとなる。

一方、図１２に示すように、時刻ｔ１においてスイッチング電源装置１の図示しない電源スイッチをＯＦＦ状態にする、瞬時電圧低下が発生するなどしてスイッチング電源装置１の動作電源が遮断されると、従来のスイッチング電源装置１について説明したのと同様に、主電源回路２１の出力電圧すなわち電源出力端子Ｐ３から出力される出力電圧Ｖ（Ｐ３）（ここでは３３Ｖ）は、平滑コンデンサＣ７が大容量であるが故に主電源回路２１の出力容量が大きいことから、しばらく保持される。しかし、補助電源回路２３から定電圧電流検出回路ＩＣ３およびフォトカプラ発光部ＰＣ１ａに供給される電源ＶＣＣは、出力電圧Ｖ（Ｐ３）よりも早く減衰し始める。

しかし、電源ＶＣＣの大きさが出力電圧Ｖ（Ｐ３）の大きさに対して所定値以上小さくなると、図１の電源供給用スイッチ回路２４のスイッチＳＷがこのことを検知してＯＦＦ状態からＯＮ状態になる。これにより、主電源回路２１の電圧出力から定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３へ向って電流が流れて電力が供給され、電源ＶＣＣの減衰が止まる。このとき、スイッチＳＷの電圧降下が電源ＶＣＣが動作保証範囲内となるような値に留まれば、基準電圧源Ｅｖｒ１の基準電圧Ｖ−および基準電圧源Ｅｖｒ２の基準電圧はバンドギャップリファレンス電圧を利用した一定値に保たれる。従って、図１２に示すように時刻ｔ２でスイッチング電源装置１の動作電源を再投入した場合に、コンパレータＣＭＰ１への抵抗Ｒ６・Ｒ７の分圧入力である電圧Ｖ＋が基準電圧Ｖ−以下となるため、時刻ｔ２からスイッチング電源装置１の安定化電源動作が再起動される。

なお、以上の例では、コンパレータＣＭＰ１・ＣＭＰ２が用いる基準電圧源Ｅｖｒ１・Ｅｖｒ２の各基準電圧は、定電圧電流検出回路ＩＣ３内でバンドギャップ電圧を利用して生成されるものであるため、電源ＶＣＣがある程度変動しても動作保証電圧の範囲内であれば基準電圧は変動しない。しかし、本実施例ではこれに限らず、基準電圧が電源ＶＣＣから抵抗分割などにより生成されてもよい。この場合には、電源ＶＣＣの変動が直接基準電圧の変動につながるため、スイッチング電源装置１の動作電源遮断後の各電圧波形は図１３のようになる。

図１３において、時刻ｔ１でスイッチング電源装置１の動作電源が遮断され、出力電圧Ｖ（Ｐ３）よりも早く、電源ＶＣＣおよびコンパレータＣＭＰ１への基準電圧Ｖ−が減衰する。この状態で時刻ｔ２においてスイッチング電源装置１の動作電源を再投入すると、時刻ｔ３から減衰が開始される出力電圧Ｖ（Ｐ３）に合わせてコンパレータＣＭＰ１への抵抗Ｒ６・Ｒ７の分圧入力である電圧Ｖ＋も減衰を開始する。これにより、電圧Ｖ＋が基準電圧Ｖ−に一致する時刻ｔ４’において出力電圧電流検出回路２２が正常に動作可能となり、本来の出力電圧Ｖ（Ｐ３）が再起動される。しかし、電源供給用スイッチ回路２４によって主電源回路２１から電源ＶＣＣに電源が供給されているため電源ＶＣＣが例えば３Ｖという従来よりも高めの電圧に保持されて基準電圧Ｖ−の減衰が小さく抑えられており、動作電源を再投入した時刻ｔ２から再起動する時刻ｔ４’までの遅延時間Ｔｄは従来に比べて非常に短い。

このように、スイッチング電源装置１によれば、スイッチング電源装置１の動作電源が遮断されて、補助電源回路２３から出力電圧電流検出回路２２に供給される電源ＶＣＣが主電源回路２１の出力電圧Ｖ（Ｐ３）よりも早く減衰しても、電源供給用スイッチ回路２４によって主電源回路２１の電圧出力から出力電圧電流検出回路２２の電源入力＋Ｂ３へ電力が供給されるため、出力電圧電流検出回路２２へ供給される電源の減衰が抑制される。このときスイッチＳＷに適度な電圧降下を発生させれば、主電源回路２１の電圧出力と出力電圧電流検出回路２２の電源入力＋Ｂ３との間に所望の電位差を設定することも可能である。これにより、出力電圧電流検出回路２２は即時にあるいは極めて短時間後に正常動作が可能になるため、スイッチング回路１４へのフィードバックがすぐに適切に行われるようになってスイッチング電源装置１の安定化電源動作が再起動される。

以上により、電源トランスの１次側入力をスイッチングすることにより得た電源トランスの２次側出力を安定化出力するスイッチング電源装置であって、スイッチング電源装置の動作電源を遮断した直後に当該動作電源を再投入しても、出力電圧の再起動までに大きな遅延時間が発生しないスイッチング電源装置を実現することができる。
〔電源供給用スイッチ回路の実施例〕
次に、上記電源供給用スイッチ回路２４の具体的構成例について、実施例を挙げて説明する。なお、以下の説明では、スイッチング電源装置１の出力となる主電源回路２１の「電圧出力」は活性ラインへつながる出力を指す。また、スイッチング電源装置１として正電源を想定し、主電源回路２１と補助電源回路２３との出力電圧極性はともに正であるものとする。

図２に、図１において電源供給用スイッチ回路２４の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図２の電源供給用スイッチ回路２４は、図１の電源供給用スイッチ回路２４のスイッチＳＷを定電圧ダイオードであるツェナーダイオード（第１のツェナーダイオード）ＺＤ１とした構成である。ツェナーダイオードＺＤ１のカソードは主電源回路２１の電圧出力に接続されており、ツェナーダイオードＺＤ１のアノードは定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３および補助電源回路２３の電圧出力に接続されている。

ここで定電圧を示すツェナーダイオードＺＤ１の降伏電圧（ツェナー電圧）を例えば３０Ｖに設定すれば、図１２において減衰した電源ＶＣＣはＶ（Ｐ３）−３０Ｖ＝３３Ｖ−３０Ｖ＝３Ｖに留まる。この３Ｖという値はこの場合に電源ＶＣＣの動作保証範囲内の電圧である。

スイッチング電源装置１の動作電源が遮断されると、電源ＶＣＣが５Ｖから３Ｖに低下した時点でツェナーダイオードＺＤ１に逆方向電流が流れ、主電源回路２１の電圧出力から定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３および補助電源回路２３の電圧出力に向けて電力が供給される。電源ＶＣＣはスイッチング電源装置１の動作電源が再投入されるまで３Ｖを保持する。

図３に、図１において電源供給用スイッチ回路２４の別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図３の電源供給用スイッチ回路２４は、図２の電源供給用スイッチ回路２４に、さらにダイオードＤ９を追加した構成である。ダイオードＤ９のカソードはツェナーダイオードＺＤ１のアノードおよび定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されており、ダイオードＤ９のアノードは補助電源回路２３の電圧出力に接続されている。

ダイオードＤ９が上記のように主電源回路２１の電圧出力から補助電源回路２３の電圧出力に向けて逆方向に接続されていることにより、電源トランスＴｆ１の２次側出力に大きなノイズが発生した場合に、補助電源回路２３をノイズによる破壊から保護することができる。この保護回路は、雷サージ試験対策や静電破壊試験対策としても有効である。

図４に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図４の電源供給用スイッチ回路２４は、スイッチＳＷをトランジスタ（第１のトランジスタ）Ｑ３で構成し、スイッチＳＷの制御回路として、抵抗（第１の抵抗）Ｒ８、抵抗（第２の抵抗）Ｒ９、ツェナーダイオード（第２のツェナーダイオード）ＺＤ２、および、トランジスタ（第２のトランジスタ）Ｑ４を備えた構成である。

トランジスタＱ３はＮＰＮ型のトランジスタであり、コレクタが主電源回路２１の電圧出力に、エミッタが定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３および補助電源回路２３の電圧出力に、それぞれ接続されている。抵抗Ｒ８の一端は主電源回路２１の電圧出力に接続されており、他端はトランジスタＱ３のベースに接続されている。

トランジスタＱ４はＮＰＮ型のトランジスタであり、コレクタがトランジスタＱ３のベースに、エミッタが主電源回路２１の電圧出力に対する基準電位出力であるＧＮＤラインに、それぞれ接続されている。また、カソードがトランジスタＱ４のコレクタに接続されるとともにアノードがトランジスタＱ４のエミッタに接続されるように、ツェナーダイオードＺＤ２が接続されている。抵抗Ｒ９の一端はトランジスタＱ４のベースに接続されており、他端は補助電源回路２３の電圧出力に接続されている。

スイッチング電源装置１の通常動作時には、電源ＶＣＣが例えば標準の５Ｖにあるため、トランジスタＱ４は抵抗Ｒ９を介したバイアスが十分高いことからＯＮ状態にある。従って、抵抗Ｒ８における電圧降下は大きく、トランジスタＱ３は抵抗Ｒ８を介したバイアスが十分低いことからＯＦＦ状態にある。このときトランジスタＱ４のコレクタ・エミッタ間電圧は小さいためツェナーダイオードＺＤ２はＯＦＦ状態にある。

スイッチング電源装置１の動作電源が遮断されて電源ＶＣＣが低下すると、トランジスタＱ４は抵抗Ｒ９を介したバイアスが低くなることからＯＦＦ状態になる。すると抵抗Ｒ８を介してツェナーダイオードＺＤ２に逆方向電流が流れ、ツェナーダイオードＺＤ２の降伏電圧がトランジスタＱ３を十分にバイアスするので、トランジスタＱ３がＯＮ状態になる。これにより、電源ＶＣＣを、主電源回路２１の出力電圧からトランジスタＱ３のコレクタ・エミッタ間電圧だけ低下した電圧に保持することができる。このとき、ツェナーダイオードＺＤ２の降伏電圧を５．７Ｖに設定すれば、電源ＶＣＣは５．７Ｖ−（トランジスタＱ３のベース・エミッタ間電圧）＝５．７Ｖ−０．７Ｖ＝５Ｖの標準値に保持することが可能である。

図５に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図５のスイッチング電源装置１は、図４のスイッチング電源装置１において電源供給用スイッチ回路２４にダイオードＤ９を追加し、平滑コンデンサ（コンデンサ）Ｃ９を、一端が定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されるとともに他端が主電源回路２１の電圧出力に対する基準電位出力であるＧＮＤラインに接続されるように移動させた構成である。

ダイオードＤ９のカソードは定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されているとともにアノードは補助電源回路２３の電圧出力を平滑化する前の出力に接続されている。従って、一端がトランジスタＱ４のベースに接続された抵抗Ｒ９の他端も、補助電源回路２３の電圧出力を平滑化する前の出力に接続されている。

ダイオードＤ９が上記のように主電源回路２１の電圧出力から補助電源回路２３の電圧出力を平滑化する前の出力に向けて逆方向に接続されていることにより、電源トランスＴｆ１の２次側出力に大きなノイズが発生した場合に、補助電源回路２３をノイズによる破壊から保護することができる。この保護回路は、雷サージ試験対策や静電破壊試験対策としても有効である。

また、平滑コンデンサＣ９によって、ダイオードＤ９経由の供給電源とトランジスタＱ３経由の供給電源との両方を平滑化することができる。

図６に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図６のスイッチング電源装置１は、図４のスイッチング電源装置１において電源供給用スイッチ回路２４にツェナーダイオード（第３のツェナーダイオード）ＺＤ３を追加した構成である。

ツェナーダイオードＺＤ３のアノードは、一端がトランジスタＱ４のベースに接続された抵抗Ｒ９の他端に接続されている。ツェナーダイオードＺＤ３のカソードは補助電源回路２３の電圧出力に接続されている。

ツェナーダイオードＺＤ３が抵抗Ｒ９に直列に接続されているため、ツェナーダイオードＺＤ３の降伏電圧を例えば４．３Ｖとすると、スイッチング電源装置１の通常動作時にはトランジスタＱ４がＯＮ状態になるほぼ５Ｖ−４．３Ｖ＝０．７Ｖのバイアス電圧がトランジスタＱ４のベース・エミッタ間に与えられる。一方、スイッチング電源装置１の動作電源遮断後には、電源ＶＣＣが標準値の５Ｖよりも低下すると、トランジスタＱ４がＯＮ状態となってツェナーダイオードＺＤ３に逆方向電流が流れ得るだけの電圧が、ツェナーダイオードＺＤ３に印加されないため、確実にトランジスタＱ３をＯＮ状態として主電源回路２１の電圧出力から定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に電力を供給することができる。

図７に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図７のスイッチング電源装置１は、図６のスイッチング電源装置１において電源供給用スイッチ回路２４にダイオードＤ９を追加し、平滑コンデンサ（コンデンサ）Ｃ９を、一端が定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されるとともに他端が主電源回路２１の電圧出力に対する基準電位出力であるＧＮＤラインに接続されるように移動させた構成である。

ダイオードＤ９のカソードは定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されているとともにアノードは補助電源回路２３の電圧出力を平滑化する前の出力に接続されている。従って、ツェナーダイオードＺＤ３のカソードも、補助電源回路２３の電圧出力を平滑化する前の出力に接続されている。

図８に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図８のスイッチング電源装置１は、図４のスイッチング電源装置１において電源供給用スイッチ回路２４のツェナーダイオードＺＤ２を抵抗（第３の抵抗）Ｒ１０に置き替えた構成である。

抵抗Ｒ１０の一端はトランジスタＱ４のコレクタに接続されており、他端はトランジスタＱ４のエミッタに接続されている。

この構成によれば、スイッチング電源装置１の動作電源遮断後に電源ＶＣＣが低下したときに、トランジスタＱ３をＯＮ状態とするバイアス電圧を抵抗Ｒ８と抵抗Ｒ１０とによる分圧によって印加することができ、コストダウンが図れる。

図９に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図９のスイッチング電源装置１は、図８のスイッチング電源装置１において電源供給用スイッチ回路２４にダイオードＤ９を追加し、平滑コンデンサ（コンデンサ）Ｃ９を、一端が定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されるとともに他端が主電源回路２１の電圧出力に対する基準電位出力であるＧＮＤラインに接続されるように移動させた構成である。

図１０に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図１０のスイッチング電源装置１は、図８のスイッチング電源装置１において電源供給用スイッチ回路２４にツェナーダイオード（第３のツェナーダイオード）ＺＤ３を追加した構成である。

図１１に、図１において電源供給用スイッチ回路２４のさらに別の具体的構成例を挙げたスイッチング電源装置１の構成を示す。

図１１のスイッチング電源装置１は、図１０のスイッチング電源装置１において電源供給用スイッチ回路２４にダイオードＤ９を追加し、平滑コンデンサ（コンデンサ）Ｃ９を、一端が定電圧電流検出回路ＩＣ３の電源入力＋Ｂ３に接続されるとともに他端が主電源回路２１の電圧出力に対する基準電位出力であるＧＮＤラインに接続されるように移動させた構成である。

以上、電源供給用スイッチ回路２４の各実施例について説明した。

なお、出力検出回路として上記例では出力電圧以外の例えば出力電流といった他の量をも検出する回路を挙げたが、出力電圧のみを検出する回路でもよい。

本発明は上記の実施形態に限定されるものではなく、上記実施形態を技術常識に基づいて適宜変更したものやそれらを組み合わせて得られるものも本発明の実施形態に含まれる。

本発明は、電源装置を搭載した電気・電子機器一般に好適に使用することができる。

１スイッチング電源装置
１４スイッチング回路
２１主電源回路（第１の電源回路）
２２出力電圧電流検出回路（出力検出回路）
２３補助電源回路（第２の電源回路）
２４電源供給用スイッチ回路（スイッチ手段）
Ｑ２スイッチング素子
Ｔｆ１電源トランス
Ｎ４４次巻線（補助巻線）
ＺＤ１ツェナーダイオード（第１のツェナーダイオード）
Ｄ９ダイオード
Ｑ３トランジスタ（第１のトランジスタ）
Ｑ４トランジスタ（第２のトランジスタ）
Ｒ８抵抗（第１の抵抗）
Ｒ９抵抗（第２の抵抗）
ＺＤ２ツェナーダイオード（第２のツェナーダイオード）
Ｃ９平滑コンデンサ（コンデンサ）
ＺＤ３ツェナーダイオード（第３のツェナーダイオード）
Ｒ１０抵抗（第３の抵抗）

Claims

スイッチング素子と電源トランスとを備え、上記電源トランスの１次側入力を上記スイッチング素子によってスイッチングすることにより得た上記電源トランスの２次側出力を安定化出力するスイッチング電源装置であって、
上記スイッチング素子を含み上記スイッチング素子のＯＮ期間のデューティ比を制御するスイッチング回路と、
上記電源トランスの上記２次側出力を整流および平滑化する第１の電源回路と、
上記第１の電源回路の少なくとも出力電圧を検出して、上記スイッチング回路の上記デューティ比の制御にフィードバックする出力検出回路と、
上記電源トランスの上記１次側入力から補助巻線を介して上記２次側出力とは電気的に独立に伝達される電源を用いて上記出力検出回路の電源を生成する第２の電源回路と、
上記第２の電源回路の出力電圧が上記第１の電源回路の出力電圧よりも所定値以上小さくなるとＯＮ状態になって上記第１の電源回路の電圧出力と上記出力検出回路の電源入力との間を電気的に接続するスイッチが設けられたスイッチ手段を備えていることを特徴とするスイッチング電源装置。
上記スイッチは、カソードが上記第１の電源回路の電圧出力に接続されているとともにアノードが上記出力検出回路の電源入力に接続された第１のツェナーダイオードであることを特徴とする請求項１に記載のスイッチング電源装置。
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力に接続されたダイオードを備えていることを特徴とする請求項１または２に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力に接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力に接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第２のツェナーダイオードと、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２のツェナーダイオードのカソードは上記第２のトランジスタのコレクタに接続されているとともに、上記第２のツェナーダイオードのアノードは上記第２のトランジスタのエミッタに接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
上記スイッチとしてのＮＰＮ型の第１のトランジスタと、第１の抵抗と、第２の抵抗と、第３の抵抗と、第３のツェナーダイオードと、ＮＰＮ型の第２のトランジスタとを備えており、
上記第１のトランジスタのコレクタは上記第１の電源回路の電圧出力に接続されているとともに、上記第１のトランジスタのエミッタは上記出力検出回路の電源入力に接続されており、
上記第１の抵抗の一端は上記第１の電源回路の電圧出力に接続されているとともに、上記第１の抵抗の他端は上記第１のトランジスタのベースに接続されており、
上記第２のトランジスタのコレクタは上記第１のトランジスタのベースに接続されているとともに、上記第２のトランジスタのエミッタは上記第１の電源回路の電圧出力に対する基準電位出力に接続されており、
上記第２の抵抗の一端は上記第２のトランジスタのベースに接続されているとともに、上記第２の抵抗の他端は上記第３のツェナーダイオードのアノードに接続されており、
上記第３のツェナーダイオードのカソードは上記第２の電源回路の電圧出力を平滑化する前の出力に接続されており、
上記第３の抵抗の一端は上記第２のトランジスタのコレクタに接続されているとともに、上記第３の抵抗の他端は上記第２のトランジスタのエミッタに接続されており、
カソードが上記出力検出回路の電源入力に接続されているとともにアノードが上記第２の電源回路の電圧出力を平滑化する前の出力に接続されたダイオードと、
一端が上記出力検出回路の電源入力に接続されているとともに他端が上記第１の電源回路の電圧出力に対する基準電位出力に接続されたコンデンサとを備えていることを特徴とする請求項１に記載のスイッチング電源装置。