JP2012060061A - 半導体発光装置の製造方法及び半導体発光装置 - Google Patents

Abstract

【課題】半導体成長膜と支持体との間に高い絶縁性及び熱伝導性を有する絶縁膜を形成することによって半導体発光装置の耐電圧性及び放熱性の向上を図ることができる半導体発光装置の製造方法及びこれによって製造される半導体発光装置を提供すること。
【解決手段】成長用基板上に半導体成長膜を形成する工程と、半導体成長膜上に金属膜を形成する工程と、金属膜上に少なくとも互いに隣接する第１絶縁層及び第２絶縁層を有する多層絶縁膜を形成する工程と、多層絶縁膜上に支持体を形成する工程と、を有し、第１絶縁層及び第２絶縁層のそれぞれに内在するピンホールは、第１絶縁層と第２絶縁層との界面において不連続であること。
【選択図】図１

Description

本発明は、半導体発光装置の製造方法及びこれによって製造される半導体発光装置に関し、特に、成長用基板上に結晶成長した半導体成長膜を支持基板によって支持した後に成長用基板を除去する半導体発光装置の製造方法、及びこれにより製造される半導体発光装置に関する。

発光ダイオード（ＬＥＤ：Light Emitting Diode）等の半導体発光素子は、液晶ディスプレイのバックライトを代表とする表示機器光源に従来から用いられていた。近年においては、半導体発光素子は一般照明及び車両用灯具等の照明機器分野にも用いられるようになった。

しかしながら、照明機器は表示機器よりも高い発光出力が必要になるため、照明機器においては表示機器における駆動電流の約５０倍の駆動電流が必要になる場合がある。例えば、携帯電話用液晶ディスプレイのバックライトの光源として半導体発光素子を用いる場合には、約２０ミリアンペア（ｍＡ）の駆動電流を半導体発光素子に流していたが、照明機器の光源として半導体素子を用いる場合には、約１アンペア（Ａ）の駆動電流を半導体発光素子に流す必要がある。このような駆動電流の増加にともない半導体発光素子の発熱量も増加するため、半導体発光素子から生じた熱を速やかに放熱する要求が高まっている。かかる放熱対策としては、例えば、成長用基板よりも熱伝導性の高い支持基板によって成長用基板上に結晶成長した半導体成長膜を支持し、その後に熱伝導性の低い成長用基板を除去する方法がある。例えば、特許文献１においては、成長用基板であるサファイ基板上に結晶成長した半導体成長膜を、サファイア基板よりも熱導電性が高い熱導電性絶縁基板によって支持する方法が開示されている。

また、高い発光出力を得るために、複数の半導体発光素子を同一の成長用基板上に形成（すなわち、アレイ化）し、かかる複数の半導体発光素子を直列に接続して複数の半導体発光素子からなる半導体発光装置を形成する方法が知られている。例えば、特許文献２には、サファイア基板上に形成された複数の半導体発光素子を直列に接続することよって半導体発光装置を形成することが開示されている。

特表２００８−５４５２６７号公報 特表２００８−５０５４７８号公報

成長用基板よりも高い熱伝導性を有し、安価且つ生産性に優れた支持基板としては、Ｓｉ、Ｇｅ、ＧａＡｓ若しくはＧａＰからなる半導体基板、又はＦｅ、Ｆｅの合金、Ｃｕ、Ｃｕ合金、Ａｌ若しくはＡｌ合金からなる導電性基板がある。これらの半導体基板又は導電性基板を用いて複数の発光素子を支持し、当該複数の発光素子を直列に接続するためには、半導体基板又は導電性基板と半導体成長膜との間に絶縁膜を設ける必要がある。このような電気的に絶縁性を有する材料は熱伝導性が低いため、絶縁膜の膜厚をできる限り薄くする必要がある。

しかしながら、絶縁膜中にはピンホールと呼ばれるミクロサイズの貫通孔が複数存在しているため、支持基板上に接合用の金属膜又は半導体成長膜上に電極用の金属膜を形成する場合には、支持基板上の金属膜の金属原子又は半導体成長膜上の金属膜の金属原子が絶縁膜中を移動・拡散（マイグレーション）し、電気的な短絡経路（ショートパス）を形成してしまい、絶縁膜の耐電圧性及び信頼性を低下させる。すなわち、絶縁膜を薄くすると電気的な絶縁耐性が劣り、電流リークによる発光出力の低下及び非発光素子の発生といった問題が生じる。

絶縁膜の厚膜化を施したとしても絶縁膜中のピンホールを完全に排除することができず、絶縁膜の絶縁性は経時的に低下する。また、絶縁膜を厚膜化すると絶縁膜の熱抵抗が高くなるため、半導体発光装置の熱伝導性を向上することができない。

本発明は、上述した点に鑑みてなされたものであり、その目的は、半導体成長膜と支持体との間に高い絶縁性及び熱伝導性を有する絶縁膜を形成することによって半導体発光装置の耐電圧性及び放熱性の向上を図ることができる半導体発光装置の製造方法及びこれによって製造される半導体発光装置を提供することである。

上述した課題を解決するために、本発明の半導体発光装置の製造方法は、成長用基板上に半導体成長膜を形成する工程と、前記半導体成長膜上に金属膜を形成する工程と、前記金属膜上に少なくとも互いに隣接する第１絶縁層及び第２絶縁層を有する多層絶縁膜を形成する工程と、前記多層絶縁膜上に支持体を形成する工程と、を有し、前記第１絶縁層及び前記第２絶縁層のそれぞれに内在するピンホールは、前記第１絶縁層と前記第２絶縁層との界面において不連続であることを特徴とする。

また、上述した課題を解決するために、本発明の半導体発光装置の製造方法は、成長用基板上に半導体成長膜を形成する工程と、前記半導体成長膜上に金属膜を形成する工程と、同一の絶縁材料をスパッタ法によって前記金属膜上に積層して第１絶縁層及び第２絶縁層からなる絶縁膜を形成する工程と、前記絶縁膜上に支持体を形成する工程と、を有し、前記絶縁膜を形成する工程においては、前記第１絶縁層の形成時における基板温度と前記第２絶縁層の形成時における基板温度との温度差が５０℃以上であることを特徴とする。

また、上述した課題を解決するために、本発明の半導体発光装置は、支持体上に形成され、少なくとも互いに隣接する第１絶縁層及び第２絶縁層を有する多層絶縁膜と、前記多層絶縁膜上に形成された金属膜と、前記金属膜上に形成された半導体成長膜と、を有し、前記第１絶縁層及び前記第２絶縁層のそれぞれに内在するピンホールは、前記第１絶縁層と前記第２絶縁層との界面において不連続であることを特徴とする。

本発明の半導体発光装置の製造方法においては、多層構造を有するとともに、互いに隣接する第１絶縁層及び第２絶縁層のそれぞれに内在するピンホールを不連続にする界面を有する絶縁膜を半導体成長膜と支持体との間に形成する。これによって、絶縁膜の絶縁性が向上するため、絶縁膜を薄膜化して高い熱伝導性を得ることができる。更には、半導体発光装置の耐電圧性及び放熱性の向上を図ることができる。

本発明の実施例１に係る半導体発光装置の製造方法における各製造工程を示す断面図である。 成長用基板上に結晶成長した半導体成長膜を示す断面図である。 本発明の実施例に係る半導体発光装置の製造方法における各製造工程を示す断面図である。 （ａ）は本発明の実施例１に係る半導体発光装置の平面図であり、（ｂ）は図４（ａ）の一点鎖線４ｂ−４ｂにおける断面図である。 本発明の実施例１に係る半導体発光素子を構成する半導体成長膜の構造を示す断面図である。 本発明の実施例１に係る半導体発光素子を構成する絶縁膜の内部構造を説明するための模式的な拡大断面図である。 本発明の実施例１に係る半導体発光装置の絶縁破壊耐圧と比較例１〜３に係る半導体発光装置の絶縁破壊耐圧を示したグラフである。 絶縁膜形成時の基板温度と静電耐圧と関係を示すグラフである。 本発明の実施例２に係る半導体発光素子を構成する絶縁膜の内部構造を説明するための模式的な拡大断面図である。

以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。

先ず、図１乃至図３を参照しつつ、実施例１に係る半導体発光装置の製造方法について詳細に説明する。図１及び図３は、実施例１に係る半導体発光装置の製造方法における各製造工程を示す断面図である。また、図２は、成長用基板上に結晶成長した半導体成長膜を示す断面図である。

［成長用基板準備工程］
実施例１においては、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によりAl_xIn_yGa_zN（0≦x≦１、0≦y≦１、0≦z≦１、x+y+z=１）からなる半導体成長膜を形成する基板（成長用基板）としてＣ面サファイア基板１１（以下、単にサファイア基板１１と称する）を準備する（図１（ａ））。なお、成長用基板としては、Ｃ面サファイア基板に限らず、Ｒ面サファイア基板、ＧａＮ基板、ＭｇＡｌ_２Ｏ_４又はＳｉＣ等の基板を用いることもできる。

［半導体成長膜形成工程］
次に、サファイア基板１１を水素雰囲気中で摂氏１０００度（１０００℃）、１０分間加熱してサーマルクリーニングを行う。次に、ＭＯＣＶＤ法により、サファイア基板１１上に低温バッファ層１２、下地ＧａＮ層１３、ｎ−ＧａＮ層１４、活性層１５、ｐ−ＡｌＧａＮクラッド層１６、ｐ−ＧａＮ層１７からなる半導体成長膜２０を形成する（図１（ｂ）、図２）。ここで、半導体成長膜２０を構成する各半導体層は、ＭＯＣＶＤ法によりウルツ鉱型結晶構造のＣ軸方向に沿って、サファイア基板１１上に順次積層される。

より具体的には、先ず、基板温度（成長温度）を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）及びＮＨ_３（流量3.3LM）を約３分間供給してＧａＮからなる低温バッファ層１２をサファイア基板１１上に形成する。その後、基板温度を１０００℃まで昇温し、約３０秒間保持することによって低温バッファ層１２を結晶化させる。続いて、基板温度を１０００℃に保持したままＴＭＧ（流量45μmol/min）及びＮＨ_３（流量4.4LM）を約２０分間供給し、１μｍの層厚を有する下地ＧａＮ層１３を形成する。

次に、基板温度が１０００℃の状態にてＴＭＧ（流量45μmol/min）、ＮＨ_３（流量4.4LM）及びドーパントガスとしてＳｉＨ_４（流量2.7×10^-9μmol/min）を約１２０分間供給し、７μｍの層厚を有するｎ−ＧａＮ層１４を形成する。

次に、ｎ−ＧａＮ層１４上に活性層１５を形成する。実施例１では、活性層１５としてInGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを１周期として５周期の成長を行う。具体的には、基板温度を７００℃とし、ＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ_３（流量4.4LM）を約３３秒間供給し、２．２ｎｍの層厚を有するＩｎＧａＮ井戸層を形成する。続いて、ＴＭＧ（流量3.6μmol/min）、ＮＨ_３（流量4.4LM）を約３２０秒間供給し、１５ｎｍの層厚を有するＧａＮ障壁層を形成する。かかる成長を５周期分繰り返すことにより活性層１５が形成される。

次に、基板温度を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ_３（流量4.4LM）及びドーパントとしてＣｐ_２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10^-7μmol/min）を約５分間供給し、約４０ｎｍの層厚を有するｐ−ＡｌＧａＮクラッド層１６を形成する。続いて、基板温度を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ_３（流量4.4LM）及びドーパントとしてＣｐ_２Ｍｇ（流量2.9×10^-7μmol/min）を約７分間供給し、約１５０ｎｍの層厚を有するｐ−ＧａＮ層１７を形成する。サファイア基板１１上には、これらの各半導体層によって構成される半導体成長膜２０が形成される（図２）。

［ｐ側電極形成工程］
次に、半導体成長膜２０上にｐ側電極２１を形成する（図１（ｃ））。より具体的には、電子ビーム蒸着法によって半導体成長膜２０のｐ−ＧａＮ層１７の表面を覆うようにＰｔ（１ｎｍ）、Ａｇ（１５０ｎｍ）及びＴｉ（１００ｎｍ）を順次積層してＰｔ／Ａｇ／Ｔｉから構成されるｐ側電極２１を形成する。なお、上述した各金属層の層厚は一例に過ぎず、適宜変更することができる。例えば、Ｔｉの層厚は０．１〜１００ｎｍの範囲内で変更できる。また、ｐ側電極２１は、Ｐｔに代えてＩＴＯを用いてもよい。

ｐ側電極２１は、上述した金属の積層構造によって半導体成長膜２０との優れた密着性及びオーミック性を備える。更に、ｐ側電極２１は、活性層１５から放出される光を効率よく反射する。

［多層絶縁膜形成工程］
次に、ｐ側電極２１上に２層構造を有する絶縁膜（多層絶縁膜）２２を形成する（図１（ｄ））。具体的には、先ず、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第１絶縁層２２ａをスパッタ法によって形成する。スパッタの条件としては、基板温度が約５０℃（加熱を施さない温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。次に、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第２絶縁層２２ｂをスパッタ法によって形成する。スパッタの条件としては、基板温度が約３００℃（加熱を施した温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。すなわち、第１絶縁層２２ａの形成工程と第２絶縁層２２ｂの形成工程の差異は、基板温度（すなわち、成膜温度）のみであり、その他条件は同一である。

本工程において低温（基板温度５０℃）状態において第１絶縁層２２ａを形成し、その後に高温（基板温度３００℃）状態において第２絶縁層２２ｂを形成している。ｐ側電極２１にＡｇ層が含まれている場合には、高温工程（基板温度３００℃のスパッタ）において、Ａｇの凝集が生じやすいが、低温（基板温度５０℃のスパッタ）で形成した第１絶縁層２２ａが存在することにより、当該Ａｇの凝集を防止することができる。

なお、第１絶縁層２２ａ及び第２絶縁層２２ｂの層厚は、５０ｎｍ〜６００ｎｍの範囲内であってもよい。また、第２絶縁層２２ｂの基板温度は、１５０℃〜３００℃の範囲内であってもよい。

なお、ｐ側電極２１を構成するＴｉを第１絶縁層２２ａの形成前にスパッタ法を用いて形成してもよい。

［支持体形成工程］
次に、上記工程を経て得られたウエハと、準備した支持基板２４とを接合部２３を介して貼り合わせる（図１（ｅ））。具体的な工程としては、絶縁膜２２上にＴｉ、Ｐｔ、Ａｕ及びＡｕＳｎを順次積層し、Ｔｉ／Ｐｔ／Ａｕ／ＡｕＳｎによって構成される接合部２３を形成する。その後、Ｓｉからなる支持基板２４と接合部２３とを対向した状態で密着させる。その後、密着した接合部２３及び支持基板２４を窒素雰囲気下で熱圧着し、支持基板２４を接合部２３へ共晶接合させる。熱圧着の条件は、圧力が約３００Ｎ／ｃｍ^２、温度が約２８０℃、圧着時間が約１０分間である。かかる工程を経ることによって、接合部２３及び支持基板２４からなる支持体２５の形成が完了する。なお、熱圧着条件は一例に過ぎず、例えば、圧力を約３００〜５００Ｎ／ｃｍ^２の範囲内、温度を約２８０℃〜３７０℃の範囲内において適宜変更してもよい。

なお、支持基板２４はＳｉからなる半導体基板に限られず、Ｇｅ、ＧａＡｓ若しくはＧａＰ等からなる半導体基板、又はＦｅ、Ｆｅの合金、Ｃｕ、Ｃｕ合金、Ａｌ若しくはＡｌ合金等からなる導電性基板であってもよい。Ｆｅ、Ｆｅの合金、Ｃｕ、Ｃｕ合金、Ａｌ又はＡｌ合金からなる支持基板をメッキによって形成する場合には、以下のような工程を経て支持体２５を形成する。先ず、絶縁膜２２上にＴｉ及びＡｕを順次積層し、Ｔｉ／Ａｕによって構成される接合部２３を形成する。その後、接合部２３が形成された状態のウエハをメッキ浴内に浸し、電界メッキ法を用いて例えばＣｕを接合部２３上に積層する。これによってＣｕからなる支持基板２４が形成され、更には接合部２３及び支持基板２４からなる支持体２５が形成される。
［成長用基板除去工程］
次に、レーザリフトオフ（ＬＬＯ：Laser Lift Off）法により、サファイア基板１１を半導体成長膜２０から剥離する（図３（ａ））。より具体的には、サファイア基板１１の裏面（半導体成長膜２０が形成されていない面）側からエキシマレーザ光を照射する。エキシマレーザ光の波長は約２６６ｎｍである。また、エキシマレーザ光の光源として、ＫｒＦエキシマレーザ光源を用いた。

エキシマレーザ光はサファイアに対しては透過性を有する一方、半導体成長膜２０を構成するＧａＮに吸収されるという特性を有する。従って、実施例１においては、サファイア基板１１との界面付近で、低温バッファ層１２及び下地ＧａＮ層１３の一部が金属Ｇａ及びＮ_２ガスに分解される。これにより、レーザ光照射部分においては、半導体成長膜２０からサファイア基板１１が剥離される。

なお、実施例１においては、レーザ光源としてＫｒＦエキシマレーザを用いたが、波長１９３ｎｍのＡｒＦエキシマレーザ、又は波長２６６ｎｍのＮｄ：ＹＡＧレーザを用いてもよい。また、当該ＧａＮの分解によって露出する半導体成長膜２０のｎ−ＧａＮ層１４の表面は、Ｃ−面（Ｎ面）になる。

また、実施例１においては、ＬＬＯ法を用いてサファイア基板１１を剥離したが、研削・研磨又は反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によってサファアイ基板１１を除去してもよい。更に、特定の溶液に溶解する材料からなる成長用基板を使用する場合には、当該特定の溶液を用いて成長用基板を除去してもよい。

［素子分割工程］
次に、半導体成長膜２０及びｐ側電極２１に、個々の半導体発光素子を区画するための素子分割溝３０を形成する（図３（ｂ））。

具体的には、先ず、半導体成長膜２０の表面上にレジストを塗布する。続いて、フォトリソグラフィによって当該レジストを格子状にパターニングする。更に、上述したレジストが形成された状態のウエハを反応性イオンエッチング装置に投入し、パターニングされたレジストをマスクとし、Ｃｌ_２プラズマによるドライエッチングを半導体成長膜２０に施す。これにより、半導体成長膜２０には、ｐ側電極２１に達する格子状の素子分割溝３０ａが形成される。素子分割溝３０ａにより、半導体成長膜２０は例えば一辺が約１ｍｍの素子部（素子領域）に分割され、複数の素子部３１が形成される。

ここで、素子分割溝３０ａの開口幅は、半導体成長膜２０のｎ−ＧａＮ層１４（ＬＬＯにより露出した面）からｐ側電極２１に向かうにつれて、徐々に小さくなっている。すなわち、素子部３１の断面形状は台形状になり、その側部はｎ−ＧａＮ層１４からｐ−ＧａＮ層１７に向かうにつれて、徐々に広がるように傾斜している。すなわち、素子分離溝３０ａが形成されることより、素子部３１の側面はｐ側電極２１に対してテーパ状の傾斜面になる。

次に、半導体成長膜２０及び露出したｐ側電極２１上にレジストを塗布する。続いて、フォトリソグラフィによって当該レジストを格子状にパターニングする。更に、上述したレジストが形成された状態のウエハを反応性イオンエッチング装置に投入し、パターニングされたレジストをマスクとし、塩酸、硝酸、又は酢酸とリン酸と硝酸との混合液を用いたウエットエッチングをｐ側電極２１に施す。これにより、ｐ側電極２１には、第１絶縁層２０ａに達する格子状の素子分割溝３０ｂが形成される。素子分割溝３０ｂにより、素子部３１のそれぞれに対して独立したｐ側電極２１が形成される。素子分割溝３０ａ及び素子分割溝３０ｂが形成されることにより、半導体成長膜２０及びｐ側電極２１を貫通して第１絶縁層２０ａに達する素子分割溝３０の形成が完了する。

なお、実施例１においてはドライエッチングによって素子分割溝３０ａを形成したが、上述した方法に限定されない。例えば、ＫＯＨ又はＮａＯＨ等のアルカリ溶液を用いたウエットエッチング、更には当該ウエットエッチングと上述したドライエッチングを組み合わせた方法により、素子分割溝３０ａを形成してもよい。また、実施例１においてはウエットエッチングによって素子分割溝３０ｂを形成したがドライエッチング、更にはドライエッチングと上述したウエットエッチングを組み合わせた方法により、素子分割溝３０ｂを形成してもよい。

［保護膜形成工程］
次に、素子分割溝３０ｂによって露出したｐ側電極２１の側面の一部、素子部３１の側面（側部における傾斜面）、素子部３１のｎ−ＧａＮ層１４（ＬＬＯにより露出した面）の一部を覆う保護膜３２を形成する（図３（ｃ））。

具体的には、先ず、露出した第１絶縁層２０ａ、ｐ側電極２１及び素子部３１を覆うようにレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。続いて、スパッタリング、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法、又は蒸着法等の公知の成膜技術を用いてＳｉＯ_２を成膜する。例えば、ＳｉＯ_２の膜厚は約３５０ｎｍである。更に、パターニングしたレジスト及び不要なＳｉＯ_２を除去することにより、保護膜３２が完成する。ここで、保護膜３２は、素子分割溝３０ｂによって露出したｐ側電極２１の側面の一部、素子部３１の側面、及び素子部３１のｎ−ＧａＮ層１４（ＬＬＯにより露出した面）の一部を覆うように形成される。すなわち、ｐ側電極２１の一部及び、ｎ−ＧａＮ層１４の表面の一部には保護膜３２を形成しない。これは、後述するｎ側電極によって素子部３１のｎ−ＧａＮ層１４と隣接する他の素子部３１のｐ側電極２１とを電気的に接続させるためである。

なお、上述した保護膜形成方法においてはリフトオフ法が用いられたが、先にＳｉＯ_２を成膜し、成膜したＳｉＯ_２を所望の形状となるようにエッチングを施してもよい。

［ｎ側電極形成工程］
次に、ｎ側電極３３を形成し、素子部３１のｎ−ＧａＮ層１４と隣接する他の素子部３１のｐ側電極２１とを電気的に接続する（図３（ｄ））。

より具体的には、先ず、露出した第１絶縁層２０ａ、ｐ側電極２１及び素子部３１を覆うようにレジストを塗布し、その後にフォトリソグラフィによって当該レジストをパターニングする。ここでは、素子部３１のｎ−ＧａＮ層１４の表面から保護層３２の表面上を経由し、隣接する他の素子部３１のｐ側電極３１の露出した側面に達するようなｎ側電極３３が形成されるように、レジストのパターニングが施される。パターニングされたレジストの開口部分に電子ビーム蒸着法により、Ｔｉ、Ａｌ、Ｔｉ、Ａｕを順次堆積する。その後、当該レジストを除去し、Ｔｉ／Ａｌ／Ｔｉ／Ａｕから構成されるｎ側電極３３を形成する。ｎ側電極３３の形成が完了すると、絶縁膜２２を介して支持体２５によって支持された複数の半導体発光素子４０が形成される。

本工程においては、４つの素子部３１をｎ側電極３３によって直列接続し、４つの半導体発光素子４０からなる半導体発光装置５０を形成する。このため、半導体発光装置５０のｐ側の外部接続端子５０ａに対応するｐ側電極２１には、隣接する半導体発光素子４０を構成するｎ側電極３３が接続されない。更に、半導体発光装置５０のｎ側の外部接続端子５０ｂに対応するｎ側電極３３は、ｎ−ＧａＮ層１４上のみに形成される。

［個片化工程］
次に、絶縁膜２２にＹＡＧレーザを照射することによって支持体２５及び絶縁膜２２を切断し、上記工程を経たウエハを４つの半導体発光素子４０から構成される半導体発光装置５０ごとに個片化（チップ化）する。個片化の方法はＹＡＧレーザの照射に限られず、ダイシング又はポイントスクライブ／ブレイキングを用いることができる。

以上の各工程を経て実施例１に係る半導体発光装置５０が完成する。

次に、図４乃至図６を参照しつつ、上述した実施例１の製造方法によって製造される半導体発光装置の構造を説明する。図４（ａ）は実施例１に係る半導体発光装置の平面図であり、図４（ｂ）は図４（ａ）の線４ｂ−４ｂ（一点鎖線で示す）における断面図である。図５は、実施例１に係る半導体発光素子の半導体成長膜の構造を示す断面図である。図６は、実施例１に係る半導体発光素子の絶縁膜の内部構造を説明するための模式的な拡大断面図である。

図４（ａ）、（ｂ）に示されているように、半導体発光装置５０は、絶縁膜２２、支持体２５、及び４つの半導体発光素子４０−１、４０−２、４０−３、４０−４（以下において、いずれかの半導体発光素子を特定しない場合には、単に半導体発光素子４０と称する）から構成されている。また、半導体発光素子４０は、ｐ側電極２１、素子部３１、保護膜３２及びｎ側電極３３から構成されている。図５に示されているように、素子部３１は、ｎ側電極３３からｐ側電極２１に向かって、ｎ−ＧａＮ層１４、活性層１５、ｐ−ＡｌＧａＮクラッド層１６、及びｐ−ＧａＮ層１７が順次積層された積層構造を有している。

支持体２５は、接合部２３及び支持基板２４から構成されている。支持基板２４は、Ｓｉからなる半導体基板である。支持基板２４の平面形状は長方形であり、ｘ軸方向（半導体発光装置５０の長辺方向）の寸法が約４ミリメートル（ｍｍ）、ｙ軸方向（半導体発光装置５０の短辺方向）の寸法が約１ｍｍである。なお、支持基板２４はＳｉからなる半導体基板に限られず、Ｇｅ、ＧａＡｓ若しくはＧａＰ等からなる半導体基板、又はＦｅ、Ｆｅの合金、Ｃｕ、Ｃｕ合金、Ａｌ若しくはＡｌ合金等からなる導電性基板であってもよい。接合部２３は支持基板２４の表面を覆うように形成さている。また、接合部２３は、Ｔｉ／Ｐｔ／Ａｕ／Ｓｎから構成されている。接合部２３が支持基板２４と絶縁膜２２とを密着することにより、半導体発光素子４０のそれぞれが支持基板２４によって共通に支持される。

半導体発光素子４０は図４（ａ）内の一方向（ｘ軸方向）に並置され、隣接する半導体発光素子４０は互いに電気的に接続されている。具体的には、半導体発光素子４０を構成するｎ側電極３３が隣接する他の半導体発光素子４０のｐ側電極２１まで伸長し、隣接する半導体発光素子４０が互いに接続されている。より具体的には、半導体発光素子４０−１のｎ側電極３３と半導体発光素子４０−２のｐ側電極２１とが接続され、半導体発光素子４０−２のｎ側電極３３と半導体発光素子４０−３のｐ側電極２１とが接続され、半導体発光素子４０−３のｎ側電極３３と半導体発光素子４０−４のｐ側電極２１とが接続されている。また、半導体発光素子４０−１のｐ側電極２１及び半導体発光素子４０−４のｎ側電極３３は、外部接続端子として機能する。半導体発光素子４０の平面形状は正方形であり、ｘ軸方向の寸法が約１ｍｍ、ｙ軸方向の寸法が約１ｍｍである。

図４（ｂ）に示されているように、素子部３１の断面形状は台形であり、素子部３１の側部はｐ側電極２１から素子部３１の表面上に形成されたｎ側電極３３に向かって（すなわち、＋ｚ方向）当該側部が徐々に狭くなる傾斜面を有している。素子部３１の側部がかかる傾斜面を有しているため、当該傾斜面上に保護膜３２を容易に形成することができる。

ｐ側電極２１は、ｐ−ＧａＮ層１７の表面（すなわち、ｐ側の表面）上に形成されている。また、ｎ側電極３３は、ｎ−ＧａＮ層１４の表面（すなわち、ｎ側の表面）上、及び保護膜３２上に形成されている。より具体的には、ｎ側電極３３は、ｎ−ＧａＮ層１４と隣接する他の半導体発光素子４０のｐ側電極２１とを電気的に接続するように、保護膜２１及びｎ−ＧａＮ層１４の表面の一部を覆うように形成されている。ｐ側電極２１はＰｔ、Ａｇ及びＴｉが順次積層された構造（Ｐｔ／Ａｇ／Ｔｉからなる構造）を有し、ｎ側電極３３はＴｉ、Ａｌ、Ｔｉ及びＡｕが順次積層された構造（Ｔｉ／Ａｌ／Ｔｉ／Ａｕからなる構造）を有している。なお、ｐ側電極２１は、Ｐｔの代わりにＩＴＯを用いてもよい。

保護膜３２は、ＳｉＯ_２からなる酸化膜である。保護膜３２は、素子部３１の側面を覆うように形成されている。また、保護膜３２は、ｎ−ＧａＮ層１４の表面上の一部にも形成されている。更に、保護膜３２は、隣接する半導体発光素子４０のｐ側電極２１同士が接続されてないように、ｐ側電極２１の側面の一部を覆っている。

絶縁膜２２は、約１５０ｎｍの層厚を有する第１絶縁層２２ａ、及び約１５０ｎｍの層厚を有する第２絶縁層２２ｂから構成されている。第１絶縁層２２ａ及び第２絶縁層２２ｂはＳｉＯ_２から構成されている。絶縁膜２２は、導電材料からなる接合部２３を介して４つの半導体発光素子４０のそれぞれが電気的に接続されることを防止している。

また、図６に示されているように、第１絶縁層２２ａ及び第２絶縁層２２ｂの内部には、各絶縁層を貫通するピンホール６１、及び各絶縁層を貫通しない（すなわち、絶縁層内の途中から発生する）ピンホール６２のそれぞれが、複数存在している。ピンホール６１、６２はミクロサイズの寸法を有している。第１絶縁層２２ａにおけるピンホール密度は、第２絶縁層２２ｂにおけるピンホール密度よりも大きい。

このようにピンホール密度に差異が生じる理由を以下に説明する。先ず、ピンホール６１、６２の発生状況は、絶縁膜の残留応力によって影響を受ける。ここで、残留応力とは、高い基板温度（約２５℃よりも高い基板温度）で成膜された絶縁膜が成膜時よりも低い温度に曝さることにより、絶縁膜が収縮する方向に働く応力をいう。従って、第１絶縁層２２ａと第２絶縁層２２ｂとの間に残留応力差が生じていない場合には、第１絶縁層２２ａのピンホール６１に継続して第２絶縁層２２ｂのピンホール６１が形成されるため、第１絶縁層２２ａのピンホール６１と第２絶縁層２２ｂのピンホール６１とがつながり、絶縁膜２２を貫通するピンホールが発生してしまう。

しかしながら、実施例１においては、第１絶縁層２２ａの形成時の基板温度が５０℃であることに対し、第２絶縁層２２ｂの形成時の基板温度が３００℃であることから、第１絶縁層２２ａ内部における残留応力が第２絶縁層２２ｂ内部における残留応力よりも小さくなる。このように各絶縁層内部における残留応力に差が生じると、第１絶縁層２２ａ内部に存在したピンホール６１、６２に影響されることがなく、第２絶縁層２２ｂ内部にピンホール６１、６２が生じる。このため、第１絶縁層２２ａと第２絶縁層２２ｂとの界面６０によって、第１絶縁層２２ａに存在するピンホール６１と第２絶縁層２２ｂに存在するピンホール６１とが不連続になっている。すなわち、界面６０によって絶縁膜２２を貫通するピンホールは存在しない。このように絶縁膜２２を貫通するピンホールがなくなると、絶縁膜２２を挟むように設けられたｐ側電極２１及び接合部２３を構成する金属原子のマイグレーションを抑制し、絶縁膜２２内における短絡経路（ショートパス）の発生を防ぐことができ、絶縁膜２２の耐電圧性及び信頼性を向上することができる。

なお、上述した実施例１においては、半導体発光素子４０を一列に配置していたが、絶縁膜２２上に２行×２列のマトリックス状に配置してもよい。また、上述した実施例１においては、４つの半導体発光素子４０を直列に接続することによって半導体発光装置５０を形成していたが、１つの半導体発光素子４０から半導体発光装置５０が形成されてもよい。更に、上述した実施例１においては、成長用基板であるサファイア基板１１を除去したが、成長用基板にＧａＮ基板を用い、成長用基板であるＧａＮ基板を除去せずに半導体発光装置を形成してもよい。

なお、上述した実施例１においては、絶縁層２２は２層構造を有していたが、３層以上の積層構造を有してもよい。かかる場合においても、各絶縁層を形成する際の基板温度を変更することが望ましい。また、上述した実施例１においては、第１絶縁層２２ａの形成時の基板温度と、第２絶縁層２２ｂの形成時の基板温度との温度差は約２５０℃であったが、これに限定されず、当該温度差は５０℃以上あればよい。

なお、上述した実施例１においては、スパッタ法を用いて絶縁膜２２を形成していたが、熱ＣＶＤ法、プラズマＣＶＤ法、電子ビーム蒸着法、又はＳＯＧ（Spin On Glass）塗布法によって絶縁膜２２を形成してもよい。かかる他の成膜方法を用いる場合においても、第１絶縁層２２ａの形成時の基板温度と第２絶縁層２２ｂの形成時の基板温度には５０℃以上の差を設けることが望ましい。また、述した実施例１においては、絶縁膜２２はＳｉＯ_２から構成されていたが、ＳｉＮ、Ａｌ_２Ｏ_３、又はＡｌＮから構成されてもよい。

次に、図７を参照しつつ、実施例１の製造方法よって製造された半導体発光装置５０の絶縁破壊耐圧と、実施例１とは異なる製造方法によって製造された半導体発光装置（比較例１、比較例２、比較例３）の絶縁破壊耐圧とを比較する。比較例１〜３の製造条件は以下の通りである。なお、実施例１と比較例１〜３との製造条件の差異は絶縁膜形成工程のみであるため、絶縁膜形成工程のみを説明する。

［比較例１の絶縁膜形成工程］
ｐ側電極の形成後に、ＳｉＯ_２からなり且つ約３００ｎｍの層厚を有する絶縁膜をスパッタ法によって形成する。スパッタの条件としては、基板温度が約５０℃（加熱を施さない温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。すなわち、比較例１の絶縁膜は単層構造を有し、成膜時の基板温度は実施例１の第１絶縁層２２ａの形成時と同様に約５０℃である。

［比較例２の絶縁膜形成工程］
ｐ側電極の形成後に、ＳｉＯ_２からなり且つ約３００ｎｍの層厚を有する絶縁膜をスパッタ法によって形成する。スパッタの条件としては、基板温度が約３００℃（加熱を施した温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。すなわち、比較例２の絶縁膜は単層構造を有し、成膜時の基板温度は実施例１の第２絶縁層２２ｂの形成時と同様に約３００℃である。

［比較例３の絶縁膜形成工程］
ｐ側電極の形成後に、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第１絶縁層をスパッタ法によって形成する。スパッタの条件としては、基板温度が約５０℃（加熱を施さない温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。続いて、第１絶縁層が形成されたウエハを成膜装置の外部に一度取り出し、取り出し当該ウエハを成膜装置の内部に再度投入する。次に、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第２絶縁層をスパッタ法によって形成する。スパッタの条件としては、基板温度が約５０℃（加熱を施さない温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。すなわち、比較例３の絶縁膜は実施例１の絶縁膜２２と同様に２層構造を有している。また、第１及び第２絶縁層を形成する際の基板温度に差を設けることなく、第１及び第２絶縁層を形成する際の基板温度は実施例１の第１絶縁層２２ａの形成時と同様に約５０℃である。

なお、実施例１及び比較例１〜３に係る半導体発光装置（以下、サンプルとも称する）の絶縁破壊評価においては、各サンプルの面積（すなわち、絶縁膜の面積）を３種類（Ｓ＝０．３ｍｍ^２、１．０ｍｍ^２、４．０ｍｍ^２）に分け、実施例１、比較例１、比較例２、比較例３ごとに３種類のサンプルを評価した。

図７は、実施例１に係る半導体発光装置５０の絶縁破壊耐圧と比較例１〜３に係る半導体発光装置の絶縁破壊耐圧を示したグラフである。図７に示されているように、実施例１に係るサンプルは、比較例１〜３に係るサンプルと比較して、絶縁破壊電圧が高くなり、耐電圧性が向上していることが判った。より具体的には、実施例１に係るサンプルは、比較例１〜３の面積が大きいサンプル（Ｓ＝１．０ｍｍ^２、４．０ｍｍ^２）と比較して、約十倍から数十倍の大きな耐電圧性を有していることが判った。

また、実施例１に係るサンプルにおいて、面積が最も大きいサンプル（Ｓ＝４．０ｍｍ^２）の絶縁破壊電圧は、他のサンプルの絶縁破壊電圧よりも若干低下していた。これは、サンプルの面積の増加に伴って絶縁膜２２内に含まれるピンホール６１の数が増加するためと考えられる。しかしながら、面積が最も大きいサンプル（Ｓ＝４．０ｍｍ^２）においても、実施例１に係る他のサンプルと比較すると若干低下しているが、比較例１〜３のサンプルと比較して極めて高い絶縁破壊電圧が得られた。

更に、１ＭＶ／ｃｍ^２程度以下の絶縁破壊電圧が得られたサンプルにおいては、ピンホールが絶縁膜を貫通していると推定される。比較例１〜３の面積が最も小さいサンプル（Ｓ＝０．３ｍｍ^２）においては、他のサンプルと比較して、若干の耐電圧性の向上が図られていた。これは、絶縁膜内において当該絶縁膜を貫通するピンホールの存在確率が低くなるためと考えられえる。

以上のように、実施例１に係るサンプルにおいては、サンプル面積に関係なく極めて高い絶縁破壊電圧が得られた。実施例１に係るサンプルと比較例１〜３に係るサンプルとを比較すると、特に、サンプル面積が大きい場合（Ｓ＝４．０ｍｍ^２）に、実施例１のサンプルの耐電圧性が向上していることが判った。

次に、表１に、５０ｎｍ、１００ｎｍ、５００ｎｍ、１０００ｎｍ、２０００ｎｍ、又は５０００ｎｍの膜厚を有する絶縁膜２２から構成される６種類の半導体発光装置５０において、絶縁膜２２の熱抵抗と、２０Ｗの電力を供給した場合の素子部３１のＰＮジャンクションにおける温度上昇と、を示す。

表１に示されているように、絶縁膜２２の膜厚が厚くなるほど、絶縁膜２２の熱抵抗及び素子部３１のＰＮジャンクションの温度上昇が大きくなる。絶縁膜２２の膜厚が５００ｎｍ以下の場合には温度上昇が１．８℃以下となり、絶縁膜２２の膜厚が５００ｎｍ以下の場合の温度上昇は絶縁膜２２の膜厚が１０００ｎｍの場合の温度上昇の約半分以下になる。

図７に示されているように、実施例１の絶縁膜形成工程を経て形成された絶縁膜２２を有する半導体発光装置５０において優れた耐電圧性が得られ、比較例１〜３のような従来の絶縁膜形成工程を経て形成された絶縁膜を有する半導体発光装置においては優れた耐電圧性が得られなかった。図７及び表１の結果を考慮すると、比較例１〜３に係る半導体発光装置においては、耐電圧性を向上させるために絶縁膜の膜厚を厚く（例えば、１０００ｎｍ以上）する必要があるが、絶縁膜の膜厚を厚くすると熱抵抗が高くなり、半導体発光装置の放熱性が低下する。一方、実施例１に係る半導体発光装置５０においては、優れた耐電圧性を得るとともに絶縁膜２２を薄膜化（例えば、５００ｎｍ以下）することができ、これによって絶縁膜２２の熱抵抗が低くなり、半導体発光装置５０の放熱性が向上する。すなわち、耐電圧性と放熱性とがトレードオフの関係にあるために従来の製造方法では両特性を向上することができなかったが、実施例１に係る製造方法は耐電圧性及び放熱性の特性を共に向上することができる。

次に、表２及び図８を参照しつつ、絶縁膜形成時の基板温度によって半導体発光装置の静電耐圧が異なることを説明する。表２は、スパッタ法により絶縁膜を形成する場合において、基板温度と静電耐圧との関係を評価した結果である。具体的な評価方法としては、１回のスパッタ（基板温度５０℃）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＡ）、スパッタ（基板温度５０℃、膜厚２００ｎｍ）を３回繰り返す（第１スパッタ〜第３スパッタを行う）ことによって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＢ）、スパッタ（基板温度３００℃、膜厚３００ｎｍ）を２回繰り返すこと（第１スパッタ、第２スパッタを行う）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＣ）、第１スパッタ（基板温度５０℃、膜厚３００ｎｍ）、第２スパッタ（基板温度１００℃、膜厚３００ｎｍ）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＤ）、第１スパッタ（基板温度５０℃、膜厚３００ｎｍ）、第２スパッタ（基板温度１５０℃、膜厚３００ｎｍ）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＥ）、第１スパッタ（基板温度２００℃、膜厚３００ｎｍ）、第２スパッタ（基板温度３００℃、膜厚３００ｎｍ）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＦ）、第１スパッタ（基板温度５０℃、膜厚３００ｎｍ）、第２スパッタ（基板温度２００℃、膜厚３００ｎｍ）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＧ）、第１スパッタ（基板温度５０℃、膜厚３００ｎｍ）、第２スパッタ（基板温度３００℃、膜厚３００ｎｍ）によって形成された絶縁膜（膜厚：６００ｎｍ）を有する半導体発光装置（サンプルＨ）の静電耐圧を測定した。なお、サンプルＢについては、各スパッタ後にウエハをスパッタ装置外部に搬送している（すなわち、２回の大気放出が施されている）。また、上述した以外の製造条件については、上述した実施例１に係る製造条件と同一である。

図８（ａ）はサンプルＡ、Ｃをプロットしたグラフであり、横軸が基板温度（℃）であり、縦軸が静電耐圧（Ｖ）である。図８（ｂ）はサンプルＡ、Ｂをプロットしたグラフであり、横軸が大気放出回数であり、縦軸が静電耐圧（Ｖ）である。図８（ｃ）はサンプルＤ、Ｅ、Ｇ、Ｈをプロットしたグラフであり、横軸が成膜時の基板温度差（℃）であり、縦軸が静電耐圧（Ｖ）である。図８（ｄ）はサンプルＥ、Ｆをプロットしたグラフであり、横軸が第１スパッタ時の基板温度（℃）であり、縦軸が静電耐圧（Ｖ）である。

先ず、表２に示されているように、第１スパッタ時の基板温度と第２スパッタ時の基板温度との温度差（すなわち、絶縁膜形成時の成膜温度差）が５０℃以上になると、半導体発光装置の静電耐圧が極めて顕著に上昇することが判った。これは、第１スパッタ時に形成される第１絶縁層内のピンホールと、第２スパッタ時に形成される第２絶縁層内のピンホールとが、第１絶縁層と第２絶縁層との界面によって不連続になっているためと考えられる。

図８（ａ）に示されているように、成膜時の基板温度を２５０℃高くすると、基板温度が低い場合と比較して、約２倍の静電耐圧が得られた。すなわち、静電耐圧は成膜時の基板温度に依存し、成膜時の基板温度が高くなると優れた静電耐圧性を得ることができることが判った。これは、成膜時の基板温度を高温にすることにより、絶縁膜中のピンホール密度が低下するためと考えられる。しかしながら、サンプルＣのように成膜時の基板温度を高温にしても、絶縁膜形成時の成膜温度差を５０℃以上にしたサンプルＤ〜Ｈが有する極めて高い静電耐圧を得ることはできない。

図８（ｂ）に示されているように、第１スパッタと第２スパッタとの間、及び第２スパッタと第３スパッタと間にウエハを大気放出した場合には、大気放出しない場合と比較して、約２倍の静電耐圧が得られた。これは、ウエハの大気放出により、第２スパッタによって形成された第２絶縁層内のピンホールが第１スパッタによって形成された第１絶縁層内のピンホールに影響を受ける確率が低下し、大気放出前に形成された第１絶縁層内のピンホールと大気放出後に形成された第２絶縁層内のピンホールとが不連続になる確率が上昇するからである。なお、第２スパッタによって形成される第２絶縁層内のピンホールと、第３スパッタによって形成される第３絶縁層内のピンホールとの関係も、第１絶縁層内のピンホールと第２絶縁層内のピンホールとの関係と同様である。

図８（ｃ）に示されているように、第１スパッタ時の基板温度と第２スパッタ時の基板温度と温度差の増加に伴い、半導体発光装置の静電耐圧が上昇することが判った。これは、成膜時の基板温度差を大きくすることにより、第１スパッタによって形成される第１絶縁層内におけるピンホール分布と、第２スパッタによって形成される第２絶縁層内におけるピンホール分布の差異が大きくなり、第１絶縁層内におけるピンホールが第２絶縁層内へ継続して形成される確率が低下するためと考えられる。

図８（ｄ）に示されているように、絶縁膜形成時の成膜温度差が同一の場合においても、スパッタ時の基板温度を上げることにより、スパッタ時の基板温度が低い場合と比較して、約１．４倍の静電耐圧が得られた。これは、成膜時の基板温度を高温にすることにより、絶縁膜中のピンホール密度が低下するためと考えられる。

以上のように実施例１の半導体発光装置の製造方法においては、多層構造を有するとともに、互いに隣接する第１絶縁層２２ａ及び第２絶縁層２２ｂのそれぞれに内在するピンホール６１、６２を不連続にする界面６０を有する絶縁膜２２を半導体成長膜２０と支持体２５との間に形成する。これによって、絶縁膜２２の絶縁性が向上するため、絶縁膜を薄膜化して高い熱伝導性を得ることができる。更には、半導体発光装置５０の耐電圧性及び放熱性の向上を図ることができる。

また、実施例１の半導体発光装置の製造方法においては、絶縁膜２２を同一の材料を用い且つ同一の成膜法によって形成するため、半導体発光装置５０のコスト削減及び成膜工程の簡素化も図ることができる。

実施例１においては、第１絶縁層２２ａの形成時の基板温度が第２絶縁層２２ｂの形成時の基板温度よりも低く設定したが、基板温度が高い状態で第１絶縁層を形成し、その後に基板温度が低い状態で第２絶縁層を形成してもよい。以下に、かかる成膜工程を有する半導体発光装置の製造方法及び当該製造方法によって形成される絶縁膜について、図９を参照しつつ説明する。図９は、実施例２に係る半導体発光素子を構成する絶縁膜の内部構造を説明するための模式的な拡大断面図である。なお、実施例１と実施例２との製造工程の差異は、ｐ側電極形成工程、及び絶縁膜形成工程のみであるため、ｐ側電極形成工程、及び絶縁膜形成工程のみを説明する。

［ｐ側電極形成工程］
半導体成長膜２０上にｐ側電極７０形成する。より具体的には、電子ビーム蒸着法によって半導体成長膜２０のｐ−ＧａＮ層１７の表面を覆うようにＰｔ（１ｎｍ）、Ａｇ合金（１５０ｎｍ）及びＴｉ（１００ｎｍ）を順次積層してＰｔ／Ａｇ合金／Ｔｉから構成されるｐ側電極７０を形成する。なお、上述した各金属層の層厚は一例に過ぎず、適宜変更することができる。例えば、Ｔｉの層厚は０．１〜１００ｎｍの範囲内で変更できる。また、ｐ側電極７０は、Ｐｔに代えてＩＴＯを用いてもよい。ｐ側電極７０は、上述した金属の積層構造によって半導体成長膜２０との優れた密着性及びオーミック性を備える。更に、ｐ側電極７０は、活性層１５から放出される光を効率よく反射する。

［絶縁膜形成工程］
次に、ｐ側電極７０上に２層構造を有する絶縁膜８０を形成する。具体的には、先ず、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第１絶縁層８０ａをスパッタ法によって形成する。スパッタの条件としては、基板温度が約３００℃（加熱を施した温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。次に、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第２絶縁層８０ｂをスパッタ法によって形成する。スパッタの条件としては、基板温度が約５０℃（加熱を施さない温度）、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。すなわち、第１絶縁層８０ａの形成工程と第２絶縁層８０ｂの形成工程の差異は、基板温度（すなわち、成膜温度）のみであり、その他条件は同一である。

なお、第１絶縁層８０ａ及び第２絶縁層８０ｂの層厚は、５０ｎｍ〜６００ｎｍの範囲内であってもよい。また、第１絶縁層８０ａの基板温度は、１５０℃〜３００℃の範囲内であってもよい。更に、ｐ側電極７０を構成するＴｉを第１絶縁層８０ａの形成前にスパッタ法を用いて形成してもよい。

第１絶縁層８０ａ及び第２絶縁層８０ｂの内部には、各絶縁層を貫通するピンホール９１、及び各絶縁層を貫通しない（すなわち、絶縁層内の途中から発生する）ピンホール９２のそれぞれが、複数存在している。ピンホール９１、９２はミクロサイズの寸法を有している。第２絶縁層８０ｂ内部に存在するピンホール９１、９２の数量は、第１絶縁層８０ａ内部に存在するピンホール９１、９２の数量よりも多い。すなわち、第２絶縁層８０ｂにおけるピンホール密度は、第１絶縁層８０ａにおけるピンホール密度よりも大きい。このようにピンホール密度に差異が生じる理由は、第２絶縁層８０ｂの形成時の基板温度が５０℃であることに対し、第１絶縁層８０ａの形成時の基板温度が３００℃であることから、第２絶縁層８０ｂ内部における残留応力が第１絶縁層８０ａ内部における残留応力よりも小さくなるからである。このように各絶縁層内部における残留応力に差が生じると、第１絶縁層８０ａ内部に存在したピンホール９１、９２に影響されることがなく、第２絶縁層８０ｂ内部にピンホール９１、９２が生じる。このため、第１絶縁層８０ａと第２絶縁層８０ｂとの界面９０は、第１絶縁層８０ａに存在するピンホール９１と第２絶縁層８０ｂに存在するピンホール９１とを不連続にしている。すなわち、界面９０によって絶縁膜８０を貫通するピンホールは存在しない。

このように絶縁膜８０を貫通するピンホールがなくなると、絶縁膜８０を挟むように設けられたｐ側電極７０及び接合部２３を構成する金属原子のマイグレーションを抑制し、絶縁膜８０内における短絡経路（ショートパス）の発生を防ぐことができ、絶縁膜８０の耐電圧性及び信頼性を向上することができる。

更に、実施例２においては、高温状態においても特性劣化の少ないＡｇ合金をｐ側電極７０に用いたために、高温（基板温度３００℃）状態において第１絶縁層８０ａを形成することができる。これにより、マイグレーションの原因となりやすいＡｇ合金を含んだｐ側電極７０上に、ピンホール密度の低い絶縁層を形成することができ、実施例１よりもマイクレーションの抑制を図ることができる。

実施例１において、第１絶縁層２２ａ及び第２絶縁層２２ｂはスパッタ法によって形成され、第１絶縁層２２ａ及び第２絶縁層２２ｂを構成する材料はＳｉＯ_２であったが（すなわち、同一成膜法且つ同一材料による成膜）、これに限定されることはなく、以下のような異種成膜法且つ異種材料による成膜によって絶縁膜２２を形成してもよい。なお、実施例１と比較した場合の製造条件の差異は絶縁膜形成工程のみであるため、絶縁膜形成工程のみを説明する。

半導体成長膜２０上に２層構造を有する絶縁膜２２を形成する。具体的には、先ず、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第１絶縁層２２ａをスパッタ法によって形成する。スパッタの条件としては、基板温度が約３００℃、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。次に、ＳｉＮからなり且つ約１５０ｎｍの層厚を有する第２絶縁層２２ｂをプラズマＣＶＤ法によって形成する。プラズマＣＶＤの条件としては、基板温度が約３００℃、高周波電力（Rf Power）が２００Ｗ、総圧力（Total Pressure）が約６７Ｐａ（５００ミリトール（ｍＴｏｒｒ））、雰囲気ガス分圧がＳｉＮ_４：Ｎ_２＝２０（％）：８０（％）である。すなわち、実施例３においては、第１絶縁層２２ａの形成工程と第２絶縁層２２ｂの形成工程の差異は、成膜時の基板温度ではなく、成膜方法及び成膜材料である。

なお、第１絶縁層２２ａ及び第２絶縁層２２ｂの層厚は、５０ｎｍ〜６００ｎｍの範囲内であってもよい。また、上述した実施例３においては、スパッタ法及びプラズマＣＶＤ法を用いて絶縁膜２２を形成したが、例えば、熱ＣＶＤ及びスパッタ法の組合せ、又はスパッタ法及び電子ビーム蒸着法の組合せを用いてもよい。特に、ｐ側電極２１がＩＴＯ及びＡｇを含む場合には、熱ＣＶＤ及びスパッタ法の組合せが有効である。更に、上述した実施例３においては、絶縁膜２２はＳｉＯ_２及びＳｉＮから構成されていたが、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、又はＡｌＮを適宜組み合わせることができる。

実施例３の半導体発光装置の製造方法においても、多層構造を有するとともに、互いに隣接する第１絶縁層２２ａ及び第２絶縁層２２ｂのそれぞれに内在するピンホール６１、６２を不連続にする界面６０を有する絶縁膜２２を半導体成長膜２０と支持体２５との間に形成することができる。従って、実施例３の半導体発光装置の製造方法においても、絶縁膜２２の絶縁性が向上するため、絶縁膜を薄膜化して高い熱伝導性を得ることができる。更には、半導体発光装置５０の耐電圧性及び放熱性の向上を図ることができる。

実施例１においては、第１絶縁層２２ａ及び第２絶縁層２２ｂはスパッタ法によって形成され、第１絶縁層２２ａ及び第２絶縁層２２ｂを構成する材料はＳｉＯ_２であったが（すなわち、同一成膜法且つ同一材料による成膜）、これに限定されることはなく、以下のような異種成膜法且つ同一材料による成膜によって絶縁膜２２を形成してもよい。なお、実施例１と比較した場合の製造条件の差異は絶縁膜形成工程のみであるため、絶縁膜形成工程のみを説明する。

半導体成長膜２０上に２層構造を有する絶縁膜２２を形成する。具体的には、先ず、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第１絶縁層２２ａをスパッタ法によって形成する。スパッタの条件としては、基板温度が約３００℃、高周波電力（Rf Power）が５００Ｗ、総圧力（Total Pressure）が０．０７〜０．１パスカル（Ｐａ）、雰囲気ガス分圧がＡｒ：Ｏ_２＝９５（％）：５（％）である。次に、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第２絶縁層２２ｂをプラズマＣＶＤ法によって形成する。プラズマＣＶＤの条件としては、基板温度が約３００℃、高周波電力（Rf Power）が２００Ｗ、総圧力（Total Pressure）が約２０Ｐａ（１５０ｍＴｏｒｒ）、ＳｉＮ_４：Ｎ_２＝２０（％）：８０（％）からなる混合ガスの流量が２０ｓｃｃｍ、Ｎ_２Ｏガスの流量が３０ｓｃｃｍである。すなわち、実施例４においては、第１絶縁層２２ａの形成工程と第２絶縁層２２ｂの形成工程の差異は、成膜時の基板温度ではなく、成膜方法である。

なお、第１絶縁層２２ａ及び第２絶縁層２２ｂの層厚は、５０ｎｍ〜６００ｎｍの範囲内であってもよい。また、上述した実施例４においては、スパッタ法及びプラズマＣＶＤ法を用いて絶縁膜２２を形成したが、例えば、熱ＣＶＤ及びスパッタ法の組合せ、又はスパッタ法及び電子ビーム蒸着法の組合せを用いてもよい。特に、ｐ側電極２１がＩＴＯ及びＡｇを含む場合には、熱ＣＶＤ及びスパッタ法の組合せが有効である。更に、上述した実施例４においては、絶縁膜２２はＳｉＯ_２から構成されていたが、ＳｉＮ、Ａｌ_２Ｏ_３、又はＡｌＮを用いてもよい。

実施例４の半導体発光装置の製造方法においても、多層構造を有するとともに、互いに隣接する第１絶縁層２２ａ及び第２絶縁層２２ｂのそれぞれに内在するピンホール６１、６２を不連続にする界面６０を有する絶縁膜２２を半導体成長膜２０と支持体２５との間に形成することができる。従って、実施例４の半導体発光装置の製造方法においても、絶縁膜２２の絶縁性が向上するため、絶縁膜を薄膜化して高い熱伝導性を得ることができる。更には、半導体発光装置５０の耐電圧性及び放熱性の向上を図ることができる。

実施例１においては、第１絶縁層２２ａ及び第２絶縁層２２ｂはスパッタ法によって形成され、第１絶縁層２２ａ及び第２絶縁層２２ｂを構成する材料はＳｉＯ_２であったが（すなわち、同一成膜法且つ同一材料による成膜）、これに限定されることはなく、以下のような同一成膜法且つ異種材料による成膜によって絶縁膜２２を形成してもよい。なお、実施例１と比較した場合の製造条件の差異は絶縁膜形成工程のみであるため、絶縁膜形成工程のみを説明する。

半導体成長膜２０上に２層構造を有する絶縁膜２２を形成する。具体的には、先ず、ＳｉＯ_２からなり且つ約１５０ｎｍの層厚を有する第１絶縁層２２ａをプラズマＣＶＤ法によって形成する。プラズマＣＶＤの条件としては、基板温度が約３００℃、高周波電力（Rf Power）が２００Ｗ、総圧力（Total Pressure）が約２０Ｐａ（１５０ｍＴｏｒｒ）、ＳｉＮ_４：Ｎ_２＝２０（％）：８０（％）からなる混合ガスの流量が２０ｓｃｃｍ、Ｎ_２Ｏガスの流量が３０ｓｃｃｍである。次に、ＳｉＮからなり且つ約１５０ｎｍの層厚を有する第２絶縁層２２ｂをプラズマＣＶＤ法によって形成する。プラズマＣＶＤの条件としては、基板温度が約３００℃、高周波電力（Rf Power）が２００Ｗ、総圧力（Total Pressure）が約６７Ｐａ（５００ｍＴｏｒｒ）、雰囲気ガス分圧がＳｉＮ_４：Ｎ_２＝２０（％）：８０（％）である。すなわち、実施例５においては、第１絶縁層２２ａの形成工程と第２絶縁層２２ｂの形成工程の差異は、成膜時の基板温度ではなく、成膜材料である。

なお、第１絶縁層２２ａ及び第２絶縁層２２ｂの層厚は、５０ｎｍ〜６００ｎｍの範囲内であってもよい。また、上述した実施例５においては、プラズマＣＶＤ法を用いて絶縁膜２２を形成したが、例えば、スパッタ法を用いてもよい。更に、上述した実施例５においては、絶縁膜２２はＳｉＯ_２及びＳｉＮから構成されていたが、ＳｉＯ_２、ＳｉＮ、Ａｌ_２Ｏ_３、又はＡｌＮを適宜組み合わせることができる。

実施例５の半導体発光装置の製造方法においても、多層構造を有するとともに、互いに隣接する第１絶縁層２２ａ及び第２絶縁層２２ｂのそれぞれに内在するピンホール６１、６２を不連続にする界面６０を有する絶縁膜２２を半導体成長膜２０と支持体２５との間に形成することができる。従って、実施例５の半導体発光装置の製造方法においても、絶縁膜２２の絶縁性が向上するため、絶縁膜を薄膜化して高い熱伝導性を得ることができる。更には、半導体発光装置５０の耐電圧性及び放熱性の向上を図ることができる。

１１ Ｃ面サファイア基板（成長用基板）
２０ 半導体成長膜
２１ ｐ側電極
２２ 絶縁膜（多層絶縁膜）
２２ａ 第１絶縁層
２２ｂ 第２絶縁層
２３ 接合部
２４ 支持基板
２５ 支持体
３１ 素子部
３２ 保護膜
３３ ｎ側電極
４０ 半導体発光素子
５０ 半導体発光装置

Claims (10)

1. 成長用基板上に半導体成長膜を形成する工程と、
   前記半導体成長膜上に金属膜を形成する工程と、
   前記金属膜上に少なくとも互いに隣接する第１絶縁層及び第２絶縁層を有する多層絶縁膜を形成する工程と、
   前記多層絶縁膜上に支持体を形成する工程と、を有し、
   前記第１絶縁層及び前記第２絶縁層のそれぞれに内在するピンホールは、前記第１絶縁層と前記第２絶縁層との界面において不連続であることを特徴とする半導体発光装置の製造方法。
2. 前記多層絶縁膜を形成する工程において、前記第１絶縁層のピンホール密度よりも前記第２絶縁層のピンホール密度を小さくすることを特徴とする請求項１に記載の製造方法。
3. 前記多層絶縁膜を形成する工程において、前記第１絶縁層の形成時における基板温度と前記第２絶縁層の形成時における基板温度との温度差を５０℃以上とし、同一の絶縁材料を同一の成膜法によって堆積して前記第１絶縁層及び第２絶縁層を形成することを特徴とする請求項２に記載の製造方法。
4. 前記多層絶縁膜を形成する工程において、互いに異なる絶縁材料を互いに異なる成膜法によって堆積して前記第１絶縁層及び第２絶縁層をそれぞれ形成することを特徴とする請求項１又は請求項２に記載の製造方法。
5. 前記多層絶縁膜を形成する工程において、同一の絶縁材料を互いに異なる成膜法によって堆積して前記第１絶縁層及び第２絶縁層をそれぞれ形成することを特徴とする請求項１又は請求項２に記載の製造方法。
6. 前記多層絶縁膜を形成する工程において、互いに異なる絶縁材料を同一の成膜法によって堆積して前記第１絶縁層及び第２絶縁層をそれぞれ形成することを特徴とする請求項１又は請求項２に記載の製造方法。
7. 成長用基板上に半導体成長膜を形成する工程と、
   前記半導体成長膜上に金属膜を形成する工程と、
   同一の絶縁材料をスパッタ法によって前記金属膜上に積層して第１絶縁層及び第２絶縁層からなる多層絶縁膜を形成する工程と、
   前記多層絶縁膜上に支持体を形成する工程と、を有し、
   前記多層絶縁膜を形成する工程においては、前記第１絶縁層の形成時における基板温度と前記第２絶縁層の形成時における基板温度との温度差が５０℃以上であることを特徴とする半導体発光装置の製造方法。
8. 前記多層絶縁膜を形成する工程においては、第１絶縁層の形成時における基板温度が前記第２絶縁層の形成時における基板温度よりも高いこと特徴とする請求項７に記載の製造方法。
9. 支持体上に形成され、少なくとも互いに隣接する第１絶縁層及び第２絶縁層を有する多層絶縁膜と、
   前記多層絶縁膜上に形成された金属膜と、
   前記金属膜上に形成された半導体成長膜と、を有し、
   前記第１絶縁層及び前記第２絶縁層のそれぞれに内在するピンホールは、前記第１絶縁層と前記第２絶縁層との界面において不連続であることを特徴とする半導体発光装置。
10. 前記第１絶縁層のピンホール密度は前記第２絶縁層のピンホール密度よりも小さいことを特徴とする請求項９に記載の半導体発光装置。

Images