JP2011222599A - Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device - Google Patents
Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device Download PDFInfo
- Publication number
- JP2011222599A JP2011222599A JP2010087275A JP2010087275A JP2011222599A JP 2011222599 A JP2011222599 A JP 2011222599A JP 2010087275 A JP2010087275 A JP 2010087275A JP 2010087275 A JP2010087275 A JP 2010087275A JP 2011222599 A JP2011222599 A JP 2011222599A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium oxide
- type
- semiconductor light
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/07554—
-
- H10W72/547—
-
- H10W90/756—
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置に関し、特に、酸化チタン系導電膜層を備え、低い電圧で駆動することができるとともに、優れた光取り出し効率が得られる半導体発光素子に関する。 The present invention relates to a semiconductor light-emitting device, a method for manufacturing a semiconductor light-emitting device, a lamp, an electronic device, and a mechanical device, and in particular, includes a titanium oxide-based conductive film layer and can be driven at a low voltage and has excellent light extraction efficiency. The present invention relates to a semiconductor light emitting device that can be obtained.
近年、短波長光半導体発光素子用の半導体材料としてGaN系化合物半導体が注目を集めている。GaN系化合物半導体を用いた半導体発光素子として、サファイア単結晶基板上に、GaN系化合物半導体からなるn型半導体層と発光層とp型半導体層とがこの順で積層され、p型半導体層上に正極が形成され、n型半導体層上に負極が形成されたものがある。 In recent years, GaN-based compound semiconductors have attracted attention as semiconductor materials for short wavelength optical semiconductor light emitting devices. As a semiconductor light-emitting device using a GaN-based compound semiconductor, an n-type semiconductor layer, a light-emitting layer, and a p-type semiconductor layer made of a GaN-based compound semiconductor are stacked in this order on a sapphire single crystal substrate. In which the positive electrode is formed and the negative electrode is formed on the n-type semiconductor layer.
一般に、半導体発光素子の出力を示す指標としては、外部量子効率が用いられている。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものである。
光取り出し効率を向上させる方法としては、n型半導体層と発光層とp型半導体層とを構成するGaN系化合物半導体層と電極との界面など、半導体発光素子を構成する屈折率の異なる材料同士の界面において発生する光の反射損失を低減させる方法が挙げられる。
In general, external quantum efficiency is used as an index indicating the output of a semiconductor light emitting device. The external quantum efficiency is a product of the internal quantum efficiency and the light extraction efficiency.
As a method for improving the light extraction efficiency, materials having different refractive indexes constituting a semiconductor light emitting element such as an interface between a GaN-based compound semiconductor layer and an electrode constituting an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer may be used. There is a method of reducing the reflection loss of light generated at the interface.
光の反射損失を低減させて光取り出し効率を向上させる方法としては、光取り出し面側に微細な凹凸加工を施す方法が挙げられる。例えば、特許文献1には、サファイア基板C面(0001)のオフ基板の上に半導体発光素子となるGaN系化合物半導体層が成長され、GaN系化合物半導体層の最上層の表面が非鏡面とされている窒化ガリウム系化合物半導体発光素子が開示されている。GaN系化合物半導体層の光取り出し面側に微細な凹凸加工を施して非鏡面とすることにより、屈折率の異なる材料同士の界面で発生する光の反射損失を低減できる。
As a method for reducing the reflection loss of light and improving the light extraction efficiency, there is a method in which fine unevenness processing is performed on the light extraction surface side. For example, in
しかし、特許文献1に記載の技術では、GaN系化合物半導体層に微細な凹凸加工を施しているので、GaN系化合物半導体にダメージが残り、半導体発光素子の出力を決定する内部量子効率が低下してしまうため、十分な半導体発光素子の出力が得られなかった。
However, in the technique described in
また、光取り出し効率を向上させる他の方法として、光取り出し面に形成される電極や保護膜による光の吸収を低減させる方法が挙げられる。光取り出し面に形成される電極や保護膜による光の吸収を低減させる方法としては、GaN系化合物半導体発光素子のp型半導体上に透明電極を設ける方法が挙げられる。
p型半導体上に設けられる透明電極としては、ITO等の透光性導電膜が挙げられる。しかし、ITOの屈折率1.9は、GaN系化合物半導体の屈折率2.6に比べて小さく、ITOとGaN系化合物半導体との屈折率の差が大きいので、ITOとGaN系化合物半導体との間で全反射が生じてしまい、充分に光を取り出すことができなかった。
Another method for improving the light extraction efficiency is a method for reducing light absorption by an electrode or a protective film formed on the light extraction surface. Examples of a method for reducing light absorption by the electrode formed on the light extraction surface and the protective film include a method of providing a transparent electrode on the p-type semiconductor of the GaN-based compound semiconductor light emitting device.
Examples of the transparent electrode provided on the p-type semiconductor include a light-transmitting conductive film such as ITO. However, the refractive index 1.9 of ITO is smaller than the refractive index 2.6 of GaN compound semiconductor, and the difference in refractive index between ITO and GaN compound semiconductor is large. Total reflection occurred between them, and the light could not be extracted sufficiently.
この問題を解決する技術として、ITOに代えて酸化チタン系導電膜からなる透明電極をp型半導体層上に設ける技術が提案されている。酸化チタンの屈折率は、波長450nmの光に対して2.6であり、GaN系化合物半導体の屈折率とほぼ同じ値である。なお、酸化チタンは絶縁体であるが、酸化チタンにNbなどを添加することにより、導電体化できることが明らかとなっている(非特許文献1参照)。 As a technique for solving this problem, a technique has been proposed in which a transparent electrode made of a titanium oxide-based conductive film is provided on the p-type semiconductor layer instead of ITO. The refractive index of titanium oxide is 2.6 with respect to light having a wavelength of 450 nm, which is almost the same value as the refractive index of a GaN-based compound semiconductor. Titanium oxide is an insulator, but it has been clarified that it can be made into a conductor by adding Nb or the like to titanium oxide (see Non-Patent Document 1).
また、特許文献2には、n型半導体層、発光層、p型半導体層、酸化チタン系導電膜層がこの順で積層された発光素子であって、酸化チタン系導電膜層が、光取り出し層としてなる第1層と、当該第1層の前記p型半導体層側に配され、電流拡散層としてなる第2層とを有してなる発光素子が開示されている。
また、特許文献3には、n型半導体層、発光層、p型半導体層、酸化チタン系導電膜層がこの順で積層された半導体発光素子であって、酸化チタン系導電膜層の少なくとも一部に凹凸面が形成されてなる半導体発光素子が開示されている。
Patent Document 2 discloses a light-emitting element in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a titanium oxide-based conductive film layer are stacked in this order. There is disclosed a light emitting device having a first layer as a layer and a second layer as a current diffusion layer disposed on the p-type semiconductor layer side of the first layer.
Patent Document 3 discloses a semiconductor light-emitting element in which an n-type semiconductor layer, a light-emitting layer, a p-type semiconductor layer, and a titanium oxide-based conductive layer are stacked in this order, and at least one of the titanium oxide-based conductive layers. A semiconductor light-emitting device having a concavo-convex surface formed on the part is disclosed.
しかしながら、特許文献2および特許文献3に記載の技術では、酸化チタン系導電膜層の抵抗率が高いため、そのシート抵抗が大きくなってしまう。その結果、電流を拡散させることができず、半導体発光素子の駆動電圧を十分に低減させることができないことが課題となっていた。酸化チタン系導電膜層のシート抵抗を低くする方法としては、酸化チタン系導電膜層の厚みを厚くする方法が考えられる。しかし、酸化チタン系導電膜層の厚みを厚くすると、透過率が低下して、光取り出し効率が低下してしまうという不都合があった。 However, in the techniques described in Patent Document 2 and Patent Document 3, since the resistivity of the titanium oxide conductive film layer is high, the sheet resistance is increased. As a result, current cannot be diffused, and the drive voltage of the semiconductor light emitting element cannot be sufficiently reduced. As a method of reducing the sheet resistance of the titanium oxide-based conductive film layer, a method of increasing the thickness of the titanium oxide-based conductive film layer can be considered. However, when the thickness of the titanium oxide-based conductive film layer is increased, there is a disadvantage in that the transmittance decreases and the light extraction efficiency decreases.
本発明は、上記課題に鑑みてなされたものであり、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子、これを備えたランプ、電子機器及び機械装置を提供することを目的とする。
また、本発明は、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子の製造方法を提供することを目的とする。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor light-emitting element that can be driven at a low voltage and has an excellent light extraction efficiency, a lamp, an electronic device, and a mechanical device including the semiconductor light-emitting element. To do.
It is another object of the present invention to provide a method for manufacturing a semiconductor light emitting device that can be driven at a low voltage and has excellent light extraction efficiency.
本発明者は、上記課題を解決するために、酸化チタン系導電膜層の結晶構造に着目して、鋭意検討を重ねた。その結果、本発明者は、酸化チタン系導電膜層の結晶構造が、アナターゼ型のみからなるものである場合、十分な透過率が得られるように厚みを薄くしても、良好な導電性が得られる抵抗率の低い酸化チタン系導電膜層になるこという知見を得た。
また、本発明者は、さらに鋭意検討を重ね、Zr元素が存在する酸化物層(以下、酸化ジルコニウム層ともいう。)を下地層として、酸化ジルコニウム層上に酸化チタン系膜を形成することにより、結晶構造がアナターゼ型とアモルファス型からなる酸化チタン系膜を形成でき、得られた酸化チタン系膜をアニールすることにより、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層を形成できるという知見を得た。
すなわち、本発明者は、Zr元素が存在する酸化物層を下地層とすることで、その上に形成される酸化チタン系膜の結晶構造がアナターゼ型となりやすく、たとえアモルファス型の酸化チタン系膜が存在していたとしても、さらにアニール処理することでアナターゼ型に転移することができるという知見を得た。
In order to solve the above-mentioned problems, the present inventor has intensively studied paying attention to the crystal structure of the titanium oxide-based conductive film layer. As a result, when the crystal structure of the titanium oxide-based conductive film layer is composed only of anatase type, the present inventor has good conductivity even if the thickness is reduced so that sufficient transmittance can be obtained. The knowledge that it becomes the titanium oxide type electrically conductive film layer with a low resistivity obtained was acquired.
In addition, the present inventor conducted further earnest studies and formed a titanium oxide-based film on the zirconium oxide layer using an oxide layer (hereinafter also referred to as a zirconium oxide layer) in which a Zr element is present as a base layer. , A titanium oxide film having a crystal structure of anatase type and amorphous type can be formed, and a titanium oxide film having a crystal structure of only anatase type can be formed by annealing the obtained titanium oxide film. Obtained knowledge.
That is, the present inventor uses the oxide layer in which the Zr element is present as the base layer, so that the crystal structure of the titanium oxide film formed on the oxide layer is likely to be anatase type. The present inventors have obtained the knowledge that even if there is, it can be transferred to the anatase type by further annealing treatment.
そして、本発明者は、上記知見に基づいてさらに検討を重ね、p型半導体層上に、電極層の抵抗率や光取り出し効率に支障を来たすことのない十分に薄い酸化ジルコニウム層を形成し、酸化ジルコニウム層上に結晶構造がアナターゼ型を含む酸化チタン系導電膜層を形成することで、p型半導体層上に抵抗率が低くて光取り出し効率に優れた電極層を形成することができ、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子を実現できることを見出し、本発明を完成した。即ち、本発明は以下に関する。 And this inventor repeated examination further based on the above-mentioned knowledge, and forms a sufficiently thin zirconium oxide layer on the p-type semiconductor layer that does not hinder the resistivity and light extraction efficiency of the electrode layer, By forming a titanium oxide-based conductive film layer containing anatase type crystal structure on the zirconium oxide layer, an electrode layer with low resistivity and excellent light extraction efficiency can be formed on the p-type semiconductor layer, The present invention has been completed by finding that a semiconductor light emitting device that can be driven at a low voltage and has an excellent light extraction efficiency can be realized. That is, the present invention relates to the following.
(1) 基板の一面に、n型半導体層と、発光層と、p型半導体層と、アナターゼ型結晶を含む酸化チタン系導電膜層とがこの順で積層されてなり、前記p型半導体層と前記酸化チタン系導電膜層との間に、5mg/cm3〜5g/cm3の濃度範囲のZr元素を含む酸化物層が存在していることを特徴とする半導体発光素子。 (1) An n-type semiconductor layer, a light emitting layer, a p-type semiconductor layer, and a titanium oxide-based conductive film layer containing an anatase crystal are laminated in this order on one surface of the substrate, and the p-type semiconductor layer the semiconductor light emitting element, wherein said between the titanium oxide based conductive film layer, the oxide layer containing Zr element in a concentration range of 5mg / cm 3 ~5g / cm 3 is present with.
(2) 前記Zr元素を含む酸化物層の厚さが、5nm以下であることを特徴とする前項1に記載の半導体発光素子。
(3)前記酸化チタン系導電膜層が、Ta、Nb、V、Mo、W、Sbの群から選択される少なくとも1種類以上の元素を含むものであることを特徴とする前項1または前項2に記載の半導体発光素子。
(2) The semiconductor light-emitting element according to
(3) The
(4) 前記酸化チタン系導電膜層が、Ti(1―X)NbxO2(ただし、X=0.03〜0.09)からなるものであることを特徴とする前項1または前項2に記載の半導体発光素子。
(5) 前記n型半導体層と、前記発光層と、前記p型半導体層とが、GaN系化合物半導体からなることを特徴とする前項1〜前項4のいずれかに記載の半導体発光素子。
(6) 前記酸化チタン系導電膜層上に、Nb2O5、Ta2O5、TiO2、ZrO2のいずれかを含む保護膜が設けられていることを特徴とする前項1〜前項5のいずれかに記載の半導体発光素子。
(7) 前記保護膜の表面の少なくとも一部に凹凸が形成されていることを特徴とする前項6に記載の半導体発光素子。
(4) The titanium oxide-based conductive film layer is made of Ti (1-X) Nb x O 2 (where X = 0.03 to 0.09), or 1 or 2 above The semiconductor light-emitting device described in 1.
(5) The semiconductor light-emitting element according to any one of the preceding
(6) A protective film containing any of Nb 2 O 5 , Ta 2 O 5 , TiO 2 , and ZrO 2 is provided on the titanium oxide-based conductive film layer. The semiconductor light-emitting device according to any one of the above.
(7) The semiconductor light-emitting element according to item 6 above, wherein unevenness is formed on at least a part of the surface of the protective film.
(8) 基板の一面にn型半導体層と、発光層と、p型半導体層とをこの順で積層した後、前記p型半導体層上にスパッタ法により、Zr元素が5mg/cm3〜5g/cm3の範囲の濃度で存在する条件でZr元素を含む酸化物層を形成する工程と、前記Zr元素を含む酸化物層上にスパッタ法により、酸化チタン系膜を形成する工程と、前記酸化チタン系膜を300〜500℃の範囲でアニール処理することにより、酸化チタン系導電膜層を形成する工程とを備えることを特徴とする半導体発光素子の製造方法。
(9) 前記酸化チタン系膜を形成する工程において、結晶構造がアナターゼ型とアモルファス型からなる前記酸化チタン系膜を形成し、次いで、前記酸化チタン系膜をアニール処理することにより、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層を形成することを特徴とする前項8に記載の半導体発光素子の製造方法
(8) After laminating an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer in this order on one surface of the substrate, a Zr element of 5 mg / cm 3 to 5 g is formed on the p-type semiconductor layer by sputtering. A step of forming an oxide layer containing a Zr element under conditions existing at a concentration in the range of / cm 3 , a step of forming a titanium oxide-based film by sputtering on the oxide layer containing the Zr element, And a step of forming a titanium oxide-based conductive film layer by annealing the titanium oxide-based film in a range of 300 to 500 ° C.
(9) In the step of forming the titanium oxide-based film, the titanium oxide-based film having a crystal structure of anatase type and amorphous type is formed, and then the titanium oxide-based film is annealed, whereby the crystal structure is 9. The method for producing a semiconductor light-emitting element according to 8 above, wherein a titanium oxide-based conductive film layer made only of anatase type is formed.
(10) (1)〜(7)のいずれかに記載の半導体発光素子を備えたことを特徴とするランプ。
(11) (10)に記載のランプが組み込まれていることを特徴とする電子機器。
(12) (11)に記載の電子機器が組み込まれていることを特徴とする機械装置。
(10) A lamp comprising the semiconductor light emitting device according to any one of (1) to (7).
(11) An electronic device in which the lamp according to (10) is incorporated.
(12) A mechanical apparatus in which the electronic device according to (11) is incorporated.
本発明の半導体発光素子は、p型半導体層と、結晶構造がアナターゼ型からなる酸化チタン系導電膜層との間に、5mg/cm3〜5g/cm3の濃度範囲のZr元素を含む酸化物層が存在しているものであるので、低い電圧で駆動でき、優れた光取り出し効率を有する。
より詳細には、本発明の半導体発光素子は、5mg/cm3〜5g/cm3の濃度範囲のZr元素を含む酸化物層が存在しているにもかかわらず、その酸化物層の厚さが5nm以下であるので、酸化チタン系導電膜層を備える電極層の抵抗率や光取り出し効率に支障を来たすことがなく、しかも結晶構造がアナターゼ型を含む酸化チタン系導電膜層によって十分な導電性が得られる。その結果、本発明の半導体発光素子は、低い電圧で駆動でき、優れた光取り出し効率を有するものとなる。
The semiconductor light-emitting device of the present invention, oxide containing a p-type semiconductor layer, between the crystal structure consisting of anatase titanium oxide based conductive film layer, the Zr element in a concentration range of 5mg / cm 3 ~5g / cm 3 Since the physical layer is present, it can be driven at a low voltage and has excellent light extraction efficiency.
More specifically, the semiconductor light-emitting device of the present invention has a thickness of an oxide layer containing a Zr element containing a Zr element in a concentration range of 5 mg / cm 3 to 5 g / cm 3. Is 5 nm or less, it does not hinder the resistivity and light extraction efficiency of the electrode layer including the titanium oxide-based conductive film layer, and sufficient conductivity is achieved by the titanium oxide-based conductive film layer whose crystal structure includes anatase type. Sex is obtained. As a result, the semiconductor light emitting device of the present invention can be driven at a low voltage and has excellent light extraction efficiency.
また、本発明の半導体発光素子の製造方法は、基板の一面にn型半導体層と、発光層と、p型半導体層とをこの順で積層した後、前記p型半導体層上にスパッタ法により、Zr元素が5mg/cm3〜5g/cm3の濃度範囲で存在する条件でZr元素を含む酸化物層(酸化ジルコニウム層)を形成する工程と、前記酸化ジルコニウム層上にスパッタ法により、酸化チタン系膜を形成する工程と、前記酸化チタン系膜を300〜500℃の範囲でアニール処理することにより、酸化チタン系導電膜層を形成する工程とを備える方法であるので、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子が得られる。 In the method for manufacturing a semiconductor light emitting device of the present invention, an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are stacked in this order on one surface of a substrate, and then sputtered on the p-type semiconductor layer. A step of forming an oxide layer (zirconium oxide layer) containing Zr element under the condition that the Zr element is present in a concentration range of 5 mg / cm 3 to 5 g / cm 3 , and oxidation by sputtering on the zirconium oxide layer. Since it is a method comprising a step of forming a titanium-based film and a step of forming a titanium oxide-based conductive film layer by annealing the titanium oxide-based film in the range of 300 to 500 ° C., driving at a low voltage And a semiconductor light emitting device having excellent light extraction efficiency can be obtained.
また、本発明の半導体発光素子の製造方法では、酸化ジルコニウム層上にスパッタ法により、酸化チタン系膜を形成する工程において、結晶構造がアナターゼ型とアモルファス型からなる酸化チタン系膜が得られた場合であっても、前記酸化チタン系膜をアニール処理することにより、結晶構造がアナターゼ型のみの構造からなる酸化チタン系導電膜層が得られる。その結果、抵抗率の低い酸化チタン系導電膜層が得られる。
言い換えれば、p型半導体層上に形成される酸化ジルコニウム層に、Zr元素が5mg/cm3〜5g/cm3の範囲の濃度で存在している場合、アニール処理することにより酸化ジルコニウム層上の酸化チタン系膜の結晶構造をアナターゼ型とすることができ、抵抗率の低い酸化チタン系導電膜層が得られる。
In the method for manufacturing a semiconductor light emitting device of the present invention, a titanium oxide film having a crystal structure of anatase type and amorphous type was obtained in the step of forming the titanium oxide film on the zirconium oxide layer by sputtering. Even if it is a case, the titanium oxide type electrically conductive film layer which a crystal structure has only a structure of an anatase type is obtained by annealing the said titanium oxide type film. As a result, a titanium oxide-based conductive film layer having a low resistivity can be obtained.
In other words, when the Zr element is present in the zirconium oxide layer formed on the p-type semiconductor layer at a concentration in the range of 5 mg / cm 3 to 5 g / cm 3 , annealing is performed on the zirconium oxide layer. The crystal structure of the titanium oxide-based film can be made anatase, and a titanium oxide-based conductive film layer having a low resistivity can be obtained.
また、本発明の半導体発光素子の製造方法において形成される酸化ジルコニウム層は、p型半導体層と酸化チタン系膜との間に配置されるものであり、Zr元素が5mg/cm3〜5g/cm3の範囲で含まれるものである。酸化ジルコニウム層に含まれるZr元素が5mg/cm3未満であると、酸化チタン系導電膜層を形成する際の下地層として、十分に機能しない虞が生じる。酸化ジルコニウム層に含まれるZr元素の含有量が上記範囲内であると、アニール処理後に、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層が得られる。 Moreover, the zirconium oxide layer formed in the manufacturing method of the semiconductor light-emitting device of this invention is arrange | positioned between a p-type semiconductor layer and a titanium oxide type film | membrane, Zr element is 5 mg / cm < 3 > -5g / It is included in the range of cm 3 . If the Zr element contained in the zirconium oxide layer is less than 5 mg / cm 3, it may not function sufficiently as an underlayer for forming the titanium oxide-based conductive film layer. When the content of the Zr element contained in the zirconium oxide layer is within the above range, a titanium oxide-based conductive film having a crystal structure consisting only of anatase type is obtained after the annealing treatment.
このことにより、本発明の半導体発光素子の製造方法によれば、p型半導体層上に、電極層の抵抗率や光取り出し効率に支障を来たすことのない酸化ジルコニウム層と、抵抗率の低い酸化チタン系導電膜層とを備える電極層を有する半導体発光素子が得られる。すなわち、本発明の半導体発光素子の製造方法によれば、抵抗率が低くて光取り出し効率に優れた電極層が形成され、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子が得られる。 Thus, according to the method for manufacturing a semiconductor light emitting device of the present invention, a zirconium oxide layer that does not hinder the resistivity and light extraction efficiency of the electrode layer on the p-type semiconductor layer, and the low resistivity oxidation. A semiconductor light emitting device having an electrode layer including a titanium-based conductive film layer is obtained. That is, according to the method for manufacturing a semiconductor light emitting device of the present invention, an electrode layer having a low resistivity and excellent light extraction efficiency is formed, and a semiconductor light emitting device that can be driven at a low voltage and has excellent light extraction efficiency is obtained. It is done.
また、本発明の半導体発光素子の製造方法では、スパッタ法により酸化ジルコニウム層および酸化チタン系膜を形成するので、酸化ジルコニウム層と酸化チタン系膜とを異なる方法で形成する場合と比較して、効率よく製造できる。 Further, in the method for manufacturing a semiconductor light emitting device of the present invention, since the zirconium oxide layer and the titanium oxide film are formed by sputtering, compared with the case where the zirconium oxide layer and the titanium oxide film are formed by different methods, Can be manufactured efficiently.
また、本発明のランプ、電子機器、機械装置は、本発明の半導体発光素子を備えたものであるので、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子を備える優れたものとなる。 Further, since the lamp, the electronic device, and the mechanical device of the present invention include the semiconductor light emitting element of the present invention, the lamp, the electronic device, and the mechanical apparatus can be driven at a low voltage and have an excellent semiconductor light emitting element having excellent light extraction efficiency. Become.
以下、図面を参照して本発明を詳細に説明する。なお、以下の説明で用いる図面は、本発明を説明するために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
「半導体発光素子」
図1は、本発明の半導体発光素子の一例を示した平面図であり、図2は、図1に示す半導体発光素子のA−A’線における断面図である。図1および図2に示す半導体発光素子1は、略矩形状の基板11の一面11a(図2においては上面)に、n型半導体層12と、発光層13と、p型半導体層14と、電極層19とがこの順で積層されたものである。
Hereinafter, the present invention will be described in detail with reference to the drawings. Note that the drawings used in the following description may show the characteristic portions for explaining the present invention in an enlarged manner, and the dimensional ratios of the respective constituent elements are not always the same as the actual ones.
"Semiconductor light emitting device"
1 is a plan view showing an example of the semiconductor light emitting device of the present invention, and FIG. 2 is a cross-sectional view taken along the line AA ′ of the semiconductor light emitting device shown in FIG. A semiconductor
図1および図2に示す半導体発光素子1において、電極層19は、酸化ジルコニウム層39と、酸化ジルコニウム層39上に形成された酸化チタン系導電膜層15とから形成されている。
また、図1および図2に示す半導体発光素子1は、フェイスアップ型の半導体発光素子1である。半導体発光素子1の電極層19上には、円形状の正極17が形成されている。また、半導体発光素子1では、発光層13、p型半導体層14およびn型半導体層12の一部が切り欠けられてn型半導体層12の一部が露出されており、n型半導体層12の露出面12a上に円形状の負極18が形成されている。
In the semiconductor
Further, the semiconductor
また、図1および図2に示すように、正極17の側面17b及び上面周辺部17aと、酸化チタン系導電膜15の側面15bおよび一面15aと、酸化ジルコニウム層39の側面39bと、発光層13およびp型半導体層14の側面と、n型半導体層12の側面の一部と、n型半導体層12の露出面12aと、負極18の側面及び上面周辺部とを連続して覆うように、保護膜16が形成されている。
なお、保護膜16は、半導体発光素子1の劣化を抑制するために設けられていることが好ましいが、保護膜16は設けられていなくてもよい。
As shown in FIGS. 1 and 2, the
The
<基板>
基板11としては、サファイア単結晶(Al2O3;A面、C面、M面、R面)、スピネル単結晶(MgAl2O4)、ZnO単結晶、LiAlO2単結晶、LiGaO2単結晶、MgO単結晶等の酸化物単結晶、Si単結晶、SiC単結晶、GaAs単結晶、AlN単結晶、GaN単結晶及びZrB2等のホウ化物単結晶等の周知の基板材料を何ら制限なく用いることができる。これらの基板材料の中でも、特に、基板11としてサファイア単結晶及びSiC単結晶を用いることが好ましい。なお、基板の面方位は特に限定されない。また、ジャスト基板でも良いし、オフ角を付与した基板であっても良い。
<Board>
As the
<窒化物系化合物半導体>
図2に示すように、基板11上には、n型半導体層12、発光層13及びp型半導体層14が積層されている。
n型半導体層12、発光層13、p型半導体層14は、GaN系化合物半導体からなるものであることが好ましい。GaN系化合物半導体の屈折率は2.6である。GaN系化合物半導体としては、例えば、一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされるものを用いることができる。
<Nitride compound semiconductor>
As shown in FIG. 2, an n-
The n-
GaN系化合物半導体は、Al、GaおよびIn以外に他のIII族元素を含有していてもよい。 The GaN-based compound semiconductor may contain other group III elements in addition to Al, Ga, and In.
<n型半導体層>
n型半導体層12は、下地層と、n型コンタクト層と、n型クラッド層とから構成されていることが好ましい。n型コンタクト層は、下地層および/またはn型クラッド層を兼ねてもよい。
下地層は、AlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。下地層の膜厚は0.1μm以上であることが好ましく、0.5μm以上であることがより好ましく、1μm以上であることが最も好ましい。下地層の膜厚を1μm以上とすることにより、結晶性の良好なAlXGa1―XN層が得られやすくなる。
<N-type semiconductor layer>
The n-
Underlayer, Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, and more preferably 0 ≦ x ≦ 0.1) preferably being composed. The film thickness of the underlayer is preferably 0.1 μm or more, more preferably 0.5 μm or more, and most preferably 1 μm or more. By setting the thickness of the underlayer to 1 μm or more, an Al X Ga 1-X N layer having good crystallinity can be easily obtained.
下地層は、アンドープ(<1×1017/cm3)であることが好ましい。下地層がアンドープである場合、良好な結晶性を維持できる。また、下地層にn型不純物をドープする場合、1×1017〜1×1019/cm3の範囲内であることが好ましい。下地層にドープされるn型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等を挙げることができ、Si及びGeが好ましい。 The underlayer is preferably undoped (<1 × 10 17 / cm 3 ). When the underlayer is undoped, good crystallinity can be maintained. In addition, when the n-type impurity is doped in the base layer, it is preferably in the range of 1 × 10 17 to 1 × 10 19 / cm 3 . Although it does not specifically limit as an n-type impurity doped by a base layer, For example, Si, Ge, Sn, etc. can be mentioned, Si and Ge are preferable.
n型コンタクト層は、下地層と同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)からなるものであることが好ましい。n型コンタクト層は、n型不純物がドープされたものであることが好ましい。n型コンタクト層のn型不純物の濃度は1×1017〜1×1019/cm3であることが好ましく、1×1018〜1×1019/cm3であることがより好ましい。n型コンタクト層のn型不純物の濃度が1×1017〜1×1019/cm3である場合、負極と良好なオーミック接触を維持できるとともに、クラックの発生を抑制でき、良好な結晶性を維持できる。n型コンタクト層のn型不純物としては、特に限定されないが、例えば、Si、Ge及びSn等を挙げることができ、Si及びGeが好ましい。 The n-type contact layer is composed of an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1), similarly to the base layer. It is preferable that The n-type contact layer is preferably doped with n-type impurities. The concentration of the n-type impurity in the n-type contact layer is preferably 1 × 10 17 to 1 × 10 19 / cm 3 , and more preferably 1 × 10 18 to 1 × 10 19 / cm 3 . When the concentration of the n-type impurity in the n-type contact layer is 1 × 10 17 to 1 × 10 19 / cm 3, it is possible to maintain good ohmic contact with the negative electrode, suppress the generation of cracks, and provide good crystallinity. Can be maintained. Although it does not specifically limit as an n-type impurity of an n-type contact layer, For example, Si, Ge, Sn, etc. can be mentioned, Si and Ge are preferable.
n型コンタクト層と下地層は、同一組成のGaN系化合物半導体からなるものであることが好ましい。n型コンタクト層と下地層の合計の膜厚は1〜20μmであることが好ましく、2〜15μmであることがより好ましく、3〜12μmであることがさらに好ましい。n型コンタクト層と下地層との合計の膜厚が1〜20μmである場合、GaN系化合物半導体の結晶性をより良好に維持できる。 The n-type contact layer and the underlayer are preferably made of a GaN compound semiconductor having the same composition. The total film thickness of the n-type contact layer and the underlayer is preferably 1 to 20 μm, more preferably 2 to 15 μm, and further preferably 3 to 12 μm. When the total film thickness of the n-type contact layer and the underlayer is 1 to 20 μm, the crystallinity of the GaN-based compound semiconductor can be maintained better.
n型コンタクト層と発光層13との間には、n型クラッド層を設けることが好ましい。n型クラッド層が設けられている場合、n型コンタクト層の最表面に生じた、平坦性の悪化した箇所を埋めることができる。n型クラッド層は、AlGaN、GaN、GaInN等によって形成できる。なお、明細書中、各元素の組成比を省略してAlGaN、GaN、GaInNに記述することがある。n型クラッド層は、これらの組成から選択される2つ以上の組成を複数回積層した超格子構造であってもよい。また、n型クラッド層のバンドギャップは、発光層13のバンドギャップよりも大きいものとされている。
An n-type cladding layer is preferably provided between the n-type contact layer and the
n型クラッド層の膜厚は、特に限定されないが、0.005〜0.5μmであることが好ましく、0.005〜0.1μmであることがより好ましい。n型クラッド層のn型ドープ濃度は1×1017〜1×1020/cm3であることが好ましく、1×1018〜1×1019/cm3であることがより好ましい。n型クラッド層のn型ドープ濃度が1×1017〜1×1020/cm3である場合、良好な結晶性を維持できるとともに、半導体発光素子1の動作電圧を低減できる。
The film thickness of the n-type cladding layer is not particularly limited, but is preferably 0.005 to 0.5 μm, and more preferably 0.005 to 0.1 μm. The n-type cladding layer has an n-type doping concentration of preferably 1 × 10 17 to 1 × 10 20 / cm 3 , and more preferably 1 × 10 18 to 1 × 10 19 / cm 3 . When the n-type doping concentration of the n-type cladding layer is 1 × 10 17 to 1 × 10 20 / cm 3 , good crystallinity can be maintained and the operating voltage of the semiconductor
<発光層>
発光層13に用いられるGaN系化合物半導体としては、Ga1−sInsN(0<s<0.4)が挙げられる。
<Light emitting layer>
Examples of the GaN-based compound semiconductor used for the
発光層13は、単一量子井戸(SQW)構造であってもよいし、多重量子井戸(MQW)構造であってもよい。多重量子井戸(MQW)構造としては、例えば、Ga1−sInsNからなる井戸層(以下、GaInN井戸層)と、この井戸層よりバンドギャップエネルギーの大きいAlcGa1−cN(0≦c<0.3)からなる障壁層(以下、AlcGa1−cN障壁層)とを互い違いになるように複数積層してなるものが挙げられる。多重量子井戸(MQW)構造を構成する井戸層および/または障壁層には、それぞれ不純物をドープしてもよい。具体的には、多重量子井戸(MQW)構造を構成する障壁層として、SiドープGaN障壁層を用いてもよい。
The
<p型半導体層>
p型半導体層14は、pクラッド層とpコンタクト層とからなるものであることが好ましいが、pコンタクト層がpクラッド層を兼ねるものであってもよい。
pクラッド層は、発光層13のバンドギャップエネルギーより大きくなる組成であり、発光層13へキャリアを閉じ込められるものであればよく、特に限定されない。例えば、pクラッド層として、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)からなるものが挙げられる。pクラッド層の膜厚は、特に限定されないが、1〜400nmであることが好ましく、5〜100nmであることがより好ましい。pクラッド層のp型ドープ濃度は1×1018〜1×1021/cm3であることが好ましく、1×1019〜1×1020/cm3であることがより好ましい。pクラッド層のp型ドープ濃度を1×1018〜1×1021/cm3とすることにより、結晶性を低下させることなく良好なp型結晶が得られる。
<P-type semiconductor layer>
The p-
The p-cladding layer has a composition larger than the band gap energy of the light-emitting
pコンタクト層としては、AleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含むGaN系化合物半導体を用いることが好ましい。AleGa1−eNにおけるAl組成を0≦e<0.5とすることにより、良好な結晶性を維持できるとともに、pオーミック電極と良好にオーミック接触させることができる。また、pコンタクト層のp型ドーパントの濃度は1×1018〜1×1021/cm3であることが好ましく、5×1019〜5×1020/cm3であることがより好ましい。pコンタクト層のp型ドーパントの濃度を1×1018〜1×1021/cm3とすることで、良好なオーミック接触を維持できるとともに、クラックの発生の防止でき、良好な結晶性を維持できる。pコンタクト層のp型ドーパント(p型不純物)としては、特に限定されないが、例えば、Mgが挙げられる。pコンタクト層の膜厚は、特に限定されないが、0.01〜0.5μmであることが好ましく、0.05〜0.2μmであることがより好ましい。pコンタクト層の膜厚を0.01〜0.5μmとすることにより、発光出力を向上させることができる。 As the p contact layer, a GaN-based compound semiconductor containing Al e Ga 1-e N (0 ≦ e <0.5, preferably 0 ≦ e ≦ 0.2, more preferably 0 ≦ e ≦ 0.1) is used. It is preferable to use it. By making the Al composition in Al e Ga 1-e N 0 ≦ e <0.5, it is possible to maintain good crystallinity and to make good ohmic contact with the p ohmic electrode. It is preferable that the concentration of the p-type dopant of the p-contact layer is 1 × 10 18 ~1 × 10 21 / cm 3, more preferably 5 × 10 19 ~5 × 10 20 / cm 3. By setting the concentration of the p-type dopant in the p-contact layer to 1 × 10 18 to 1 × 10 21 / cm 3 , it is possible to maintain good ohmic contact, prevent occurrence of cracks, and maintain good crystallinity. . Although it does not specifically limit as a p-type dopant (p-type impurity) of a p contact layer, For example, Mg is mentioned. The thickness of the p-contact layer is not particularly limited, but is preferably 0.01 to 0.5 μm, and more preferably 0.05 to 0.2 μm. The light emission output can be improved by setting the thickness of the p contact layer to 0.01 to 0.5 μm.
<電極層>
電極層19は、図1および図2に示すように、p型半導体層14上の広い範囲に電流を拡散させるために、p型半導体層14上のほぼ全面を覆うように形成することが好ましいが、隙間を開けて格子状や樹形状に形成してもよい。電極層19は、酸化ジルコニウム層39と、酸化チタン系導電膜層15とから形成されている。
なお、本実施形態においては、酸化ジルコニウム層39を有するものを例に挙げて説明したが、p型半導体層14と酸化チタン系導電膜層15との間に、5mg/cm3〜5g/cm3の濃度範囲のZr元素を含む酸化物層が存在していればよく、酸化ジルコニウム層39として化学量論的に存在していなくてもよい。具体的には、例えば、酸化ジルコニウム層39を構成する酸化ジルコニウムが、酸化ジルコニウム層39を形成した後の製造工程において酸化チタン系導電膜層15やp型半導体層14に拡散することにより、酸化ジルコニウム層39として化学量論的に存在していない場合などでも、p型半導体層14と酸化チタン系導電膜層15との間に、5mg/cm3〜5g/cm3の濃度範囲のZr元素を含む酸化物層が存在していればよい。
<Electrode layer>
As shown in FIGS. 1 and 2, the
In the present embodiment, the example having the
酸化ジルコニウム層39が化学量論組成の酸化ジルコニウム結晶からなる場合には、その比重(6.5g/cm3)から、5g/cm3の密度となる。従って、Zr元素が5g/cm3の濃度の酸化物で存在する場合には、化学量論組成の酸化ジルコニウム結晶が構成されているとみなすことができる。
When the
このように、酸化ジルコニウム層39は、p型半導体層14と酸化チタン系導電膜層15との間に存在しているものであり、Zr元素が5mg/cm3〜5g/cm3の範囲で含まれるものである。酸化ジルコニウム層39に含まれるZr元素が5mg/cm3未満であると、半導体発光素子の製造工程において酸化チタン系導電膜層15を形成する際の下地層として十分に機能しない虞が生じる。すなわち、酸化ジルコニウム層39に含まれるZr元素の含有量が少ないと、アニール処理後に、酸化チタン系導電膜層15の結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層15が得られなくなる。また、酸化ジルコニウム層39に含まれるZr元素の含有量が5g/cm3を超えると、p型半導体層14と酸化チタン系導電膜層15との間の導電性が不十分となり、半導体発光素子1の駆動電圧Vfを十分に低くすることができなくなる。したがって、酸化ジルコニウム層39に含まれるZr元素は、50mg/cm3〜5g/cm3の範囲とされ、0.5g/cm3〜4g/cm3の範囲であることが好ましい。
Thus, the
酸化ジルコニウム層39の膜厚は、5nm以下とすることが好ましい。酸化ジルコニウム層39の膜厚が5nm以下である場合、Zr元素が、p型半導体層14と酸化チタン系導電膜層15との間に、膜厚5nm以下の領域で介在していることになる。酸化ジルコニウム層39の膜厚が5nm以下である場合、p型半導体層14と酸化チタン系導電膜層15との間の導電性が良好なものとなり、半導体発光素子1の駆動電圧Vfを低減できる。また、酸化ジルコニウム層39の膜厚は0.3nm以上であることが好ましい。酸化ジルコニウム層39の膜厚が0.3nm未満であると、酸化ジルコニウム層39の厚みが薄すぎて、酸化ジルコニウム層39による酸化チタン系導電膜層15を形成する際の下地層としての機能が十分に得られなくなり、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層15が得られにくくなる。
The thickness of the
<酸化チタン系導電膜層>
酸化チタン系導電膜15は、酸化ジルコニウム層39上に形成されたものであり、電流を拡散させる透明電極として機能するものである。酸化チタン系導電膜15の結晶構造はアナターゼ型のみからなる。本実施形態においては、酸化チタン系導電膜層15の結晶構造がアナターゼ型のみからなるものであるので、良好な導電性を有するものである。したがって、酸化チタン系導電膜層15は、十分に高い透過率が得られるように厚みを薄くしても、シート抵抗の低いものとなる。
<Titanium oxide conductive film layer>
The titanium oxide based
また、酸化チタン系導電膜層15は、水や有機物を分解する光触媒作用を有している。本実施形態の酸化チタン系導電膜層15は、結晶構造がアナターゼ型のみからなるものであるので、結晶構造にルチル型やブルッカイト型(斜方晶)が含まれている場合と比較して、光触媒作用(光触媒反応性)の強いものとなる。
本実施形態の半導体発光素子1は、光触媒作用の強い酸化チタン系導電膜層15を備えるものであるので、光触媒反応抑制手段を備えずに、半導体発光素子1を有機物である封止樹脂によって封止してランプを形成した場合、封止樹脂が酸化チタン系導電膜層15の光触媒作用により分解されて、半導体発光素子1に悪影響を及ぼすおそれがある。
The titanium oxide-based
Since the semiconductor
このため、本実施形態の半導体発光素子1は、酸化チタン系導電膜15の光触媒反応性を抑制する光触媒反応抑制手段を備えるものであることが好ましい。光触媒反応抑制手段は、酸化チタン系導電膜15の光触媒反応性を抑制できるものであれば如何なるものであってもよく、特に限定されないが、光触媒反応抑制手段として、例えば、光触媒反応性を抑制する元素を含む酸化チタン系導電膜15を設ける、および/または保護膜16として光触媒反応防止層として機能するものを設けることが好ましい。
酸化チタン系導電膜15に含有される光触媒反応性を抑制する元素としては、鉄、アルミニウム、マグネシウム、ジルコニウムなどが挙げられる。酸化チタン系導電膜15に含有される光触媒反応性を抑制する元素の含有量は、特に限定されるものではなく、酸化チタン系導電膜15の導電性と透過性とが十分に得られる範囲とされる。
For this reason, it is preferable that the semiconductor
Examples of elements that suppress the photocatalytic reactivity contained in the titanium oxide-based
酸化チタン系導電膜層15は、Ta、Nb、V、Mo、W、Sbから選択される少なくとも1種類の元素を含むものであることが好ましい。また、酸化チタン系導電膜層15は、Ti1−xAxO2(A=Ta、Nb、V、Mo、W、Sb、X=1〜20at%、好ましくはX=2〜10at%)からなるものであることがより好ましい。上記Ti1−xAxO2におけるXが1at%未満であると、元素Aを添加することによる導電性を向上させる効果が十分に得られない場合がある。また、Ti1−xAxO2におけるXが20at%を超えると、300〜550nmの波長における透過率が低下して、半導体発光素子1の出力が不十分となる場合がある。
なお、Ti1−xAxO2(A=Ta、Nb、V、Mo、W、Sb、X=1〜20at%)の屈折率は、2.2〜2.8の範囲であり、好ましくは2.6である。
The titanium oxide based
The refractive index of Ti 1-x A x O 2 (A = Ta, Nb, V, Mo, W, Sb, X = 1 to 20 at%) is in the range of 2.2 to 2.8, preferably Is 2.6.
また、Ti1−xAxO2(A=Ta、Nb、V、Mo、W、Sb、X=1〜20at%、好ましくはX=2〜10at%)からなる酸化チタン系導電膜層15は、酸素欠損状態のものであることが好ましい。Ti1−xAxO2(A=Ta、Nb、V、Mo、W、Sb、X=1〜20at%、好ましくはX=2〜10at%)からなる膜の導電性は、酸素組成によって変化するものであり、酸素欠損状態にすることで導電性を向上させることができる。
Further, the titanium oxide
また、酸化チタン系導電膜層15は、Ti1−xAxO2(A=Nb、X=3〜9at%)からなるものであることがより好ましい。このような酸化チタン系導電膜層15とした場合、300〜550nmの範囲の波長において優れた透過率を有し、なおかつ良好な導電性を有するものとなる。
The titanium oxide-based
酸化チタン系導電膜層15の膜厚は、35nm〜2000nmであることが好ましく、50nm〜1000nmであることがより好ましく、100nm〜500nmであることが最も好ましい。酸化チタン系導電膜層15の膜厚が35nm未満である場合、電流拡散効率が不十分となり、十分な導電性が得られない場合がある。酸化チタン系導電膜層15の膜厚が2000nmを超える場合には、透過率が低下して光取り出し効率が低下し、半導体発光素子1の出力が不十分となる場合がある。酸化チタン系導電膜層15の膜厚が35〜2000nmの範囲である場合、良好な導電性が得られるため駆動電圧が低く、しかも、光取り出し効率に優れた半導体発光素子1となる。
The film thickness of the titanium oxide based
<正極>
正極17は、酸化チタン系導電膜層15の一面15aに形成されている。正極17は、ボンディングパッドとして使用される。正極17としては、Au、Al、NiおよびCu等の周知の材料を用いた各種構造を何ら制限無く用いることができる。正極17の厚さは100nm〜10μmであることが好ましく、300nm〜3μmであることがより好ましい。正極17の厚さを300nm以上とすることにより、ボンディングパッドとしてのボンダビリティーを向上させることができる。また、正極17の厚さを3μm以下にすることで、製造コストを低減できる。
<Positive electrode>
The
<負極>
負極18は、n型半導体層12の露出面12a上に形成されることにより、n型半導体層12に接している。負極18は、ボンディングパッドとして使用される。負極18としては、周知の各種組成および構造を何ら制限無く用いることができる。
<Negative electrode>
The
<保護膜>
保護膜16は、半導体発光素子1内部への水分等の浸入を防止して、半導体発光素子1の劣化を抑制するものである。また、保護膜16は、保護膜16と酸化ジルコニウム層39との界面への水分等の浸入を防止することにより、酸化チタン系導電膜層15の光触媒作用を防止する光触媒反応抑制手段としての機能を有している。
<Protective film>
The
保護膜16としては、絶縁性を有する絶縁性透明膜が用いられる。また、保護膜16に用いられる絶縁性透明膜は、酸化チタン系導電膜層15(屈折率2.2〜2.8の範囲であり、好ましくは2.6)の屈折率と屈折率の差の小さい材料であることが好ましい。具体的には、保護膜16は、Nb2O5(屈折率2.3)、Ta2O5(屈折率2.2)、TiO2(屈折率2.6)、ZrO2(屈折率2.1)のいずれかを含む材料からなるものであることが好ましい。Nb2O5、Ta2O5、TiO2、ZrO2は、酸化チタン系導電膜層15と屈折率の差の小さい材料であるので、優れた光取り出し効率が得られる。
As the
また、保護膜16は、表面の少なくとも一部に、凹凸が形成されているものであることが好ましい。このような保護膜16とすることで、半導体発光素子1の光取り出し効率をより一層向上できる。
保護膜16に形成される凹凸の形状は、特に限定されるものではないが、例えば、保護膜16の表面の一部または全部に、所定のピッチおよび所定の深さ(または高さ)で設けられたライン状または点状の凹部(または凸部)からなるパターンとすることができる。
Moreover, it is preferable that the
The shape of the unevenness formed on the
保護膜16の膜厚は、特に限定されるものではないが、例えば、保護膜16が平坦な表面を有する均一な膜厚のものである場合、10nm〜10μmの範囲であることが好ましい。保護膜16が平坦な表面を有する均一な膜厚のものである場合、膜厚が上記範囲未満であると、水分などの浸入を十分に防ぐことができず、保護膜16を設けることによる効果が十分に得られない場合がある。また、保護膜16が平坦な表面を有する均一な膜厚のものである場合、膜厚が上記範囲を超えると、生産性に支障を来たす場合がある。
Although the film thickness of the
また、保護膜16が、表面の少なくとも一部に凹凸が形成されているものである場合、最も薄い部分の膜厚は、10nm〜100nmの範囲であることが好ましく、最も厚い部分の膜厚は、100nm〜1000nmの範囲であることが好ましい。保護膜16が、表面の少なくとも一部に凹凸が形成されているものである場合に、膜厚が上記範囲内であると、膜厚の最も薄いところでもGaN系化合物半導体や電極層を外部環境から保護する効果が十分に得られ、しかも、膜厚の薄いところと厚いところとの膜厚差による凹凸のアスペクト比を高くでき、優れた光取り出し効率が得られる。
Further, when the
「半導体発光素子の製造方法」
次に、本発明の半導体発光素子の製造方法として、図1および図2に示す半導体発光素子1の製造方法を例に挙げて説明する。
図3〜図7は、図1および図2に示す半導体発光素子の製造方法の一例を説明するための製造工程図である。図1および図2に示す半導体発光素子1を製造するには、まず、基板11の一面11aにGaN系化合物半導体を形成して、図3に示すように、基板11の一面11a上にn型半導体層12と発光層13とp型半導体層14とをこの順で積層する。
"Manufacturing method of semiconductor light emitting device"
Next, as a method for manufacturing the semiconductor light emitting device of the present invention, the method for manufacturing the semiconductor
3 to 7 are manufacturing process diagrams for explaining an example of a method for manufacturing the semiconductor light emitting device shown in FIGS. In order to manufacture the semiconductor
n型半導体層12と発光層13とp型半導体層14とを構成するGaN系化合物半導体の形成方法は、特に限定されず、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)などの方法を適用できる。GaN系化合物半導体の形成方法としては、膜厚制御性、量産性の観点からMOCVD法を用いることが好ましい。
The method for forming the GaN-based compound semiconductor that constitutes the n-
GaN系化合物半導体の形成方法としてMOCVD法を用いる場合、キャリアガスとして水素(H2)または窒素(N2)などを用いることができ、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などを用いることができる。 When MOCVD is used as a method for forming a GaN-based compound semiconductor, hydrogen (H 2 ), nitrogen (N 2 ), or the like can be used as a carrier gas, and trimethylgallium (TMG) or triethyl as a Ga source that is a group III material. Gallium (TEG), trimethylaluminum (TMA) or triethylaluminum (TEA) as an Al source, trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ) as an N source as a group V source, hydrazine (N 2 H 4 ) or the like can be used.
また、MOCVD法を用いる場合、n型ドーパントとしてSi原料であるモノシラン(SiH4)またはジシラン(Si2H6)や、Ge原料であるゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)等の有機ゲルマニウム化合物などを用いることができる。
また、MOCVD法を用いる場合、p型ドーパントとしてMg原料であるビスシクロペンタジエニルマグネシウム(Cp2Mg)やビスエチルシクロペンタジエニルマグネシウム(EtCp2Mg)などを用いることができる。
Further, when the MOCVD method is used, monosilane (SiH 4 ) or disilane (Si 2 H 6 ), which is a Si raw material, germanium gas (GeH 4 ), which is a Ge raw material, or tetramethyl germanium ((CH 3). ) 4 Ge) and organic germanium compounds such as tetraethyl germanium ((C 2 H 5 ) 4 Ge) can be used.
When MOCVD is used, biscyclopentadienyl magnesium (Cp 2 Mg), bisethylcyclopentadienyl magnesium (EtCp 2 Mg), etc., which are Mg raw materials, can be used as the p-type dopant.
また、GaN系化合物半導体の形成方法としてMBE法を用いる場合、n型ドーパントとして元素状のゲルマニウムを用いることができる。 When MBE is used as a method for forming a GaN-based compound semiconductor, elemental germanium can be used as an n-type dopant.
ここで、MOCVD法を用いてGaN系化合物半導体を成長させて、n型半導体層12と発光層13とp型半導体層14とを形成する場合について、詳細に説明する。
まず、図3に示すように、基板11の一面11aに、バッファ層31と下地層32とn型コンタクト層33とn型クラッド層34とをこの順に積層して、n型半導体層12を形成する。
Here, the case where the n-
First, as shown in FIG. 3, the
MOCVD法を用いてn型半導体層12を形成する場合、成長炉内の圧力を15〜40kPaの範囲とすることが好ましい。
また、下地層32を成長させる際の成長温度は、800〜1200℃とすることが好ましく、1000〜1200℃とすることがより好ましい。MOCVD法を用いて上記温度範囲内で下地層32を成長させることにより、結晶性の良い下地層32が得られる。
また、n型コンタクト層33の成長温度は、下地層32の成長温度と同様に、800〜1200℃とすることが好ましく、1000〜1200℃とすることがより好ましい。
When forming the n-
Further, the growth temperature when the
The growth temperature of the n-
次に、図3に示すように、n型半導体層12上に、AlGaN障壁層とGaInN井戸層とを複数回積層し、最後にAlGaN障壁層を積層して多重量子井戸構造からなる発光層13を形成する。
AlGaN障壁層の成長温度は、700℃以上とすることが好ましく、800〜1100℃とすることがより好ましい。AlGaN障壁層の成長温度を800〜1100℃とすることにより、結晶性の良好なAlGaN障壁層が得られる。
また、GaInN井戸層の成長温度は、600〜900℃とすることが好ましく、700〜900℃とすることがより好ましい。GaInN井戸層の成長温度を600〜900℃とすることにより、結晶性の良好なGaInN井戸層が得られる。
なお、AlGaN障壁層とGaInN井戸層とからなるMQW構造の発光層13の結晶性を良好にするためには、AlGaN障壁層の形成時の成長温度と、GaInN井戸層の形成時の成長温度とを変えることが好ましい。
Next, as shown in FIG. 3, an AlGaN barrier layer and a GaInN well layer are stacked a plurality of times on the n-
The growth temperature of the AlGaN barrier layer is preferably 700 ° C. or higher, and more preferably 800 to 1100 ° C. By setting the growth temperature of the AlGaN barrier layer to 800 to 1100 ° C., an AlGaN barrier layer with good crystallinity can be obtained.
The growth temperature of the GaInN well layer is preferably 600 to 900 ° C, more preferably 700 to 900 ° C. By setting the growth temperature of the GaInN well layer to 600 to 900 ° C., a GaInN well layer with good crystallinity can be obtained.
In order to improve the crystallinity of the
次に、図3に示すように、発光層13上に、p型クラッド層37と、p型コンタクト層38とを積層してp型半導体層14を形成する。これにより、基板11上に、n型半導体層12と発光層13とp型半導体層14とが形成されてなる半導体発光素子が得られる。
Next, as shown in FIG. 3, a p-
次に、p型半導体層14上にスパッタ法により、酸化ジルコニウム層39を形成する。本実施形態においては、酸化ジルコニウム層39をスパッタ法により形成しているので、成膜速度および成膜時間を調節する方法などにより、Zr元素が5mg/cm3〜5g/cm3の範囲で含まれる緻密で膜厚5nm以下の厚みの薄い酸化ジルコニウム層39が容易に得られる。
酸化ジルコニウム層39を形成するためのターゲットとしては、ZrO2が好ましく用いられる。また、スパッタ法としては、ターゲット側に印加するパワー値(電力)500WでアルゴンガスによるRF(高周波)スパッタを行うことが好ましい。これにより、図4に示すように、酸化ジルコニウム層39までの各層の形成された半導体発光素子が得られる。
Next, a
As a target for forming the
次に、酸化ジルコニウム層39上に、酸化チタン系導電膜層15を形成する。このことにより、図5に示すように、酸化ジルコニウム層39と酸化チタン系導電膜層15とを有する電極層19の形成された半導体発光素子が得られる。
酸化チタン系導電膜層15を形成するには、まず、酸化ジルコニウム層39上にスパッタ法により、酸化チタン系膜を形成する。
Next, the titanium oxide
In order to form the titanium oxide-based
スパッタ法を用いて酸化チタン系膜を形成する方法としては、例えば、ドーパント元素を含有する酸化チタン系材料からなるターゲットを用い、スパッタリング雰囲気を、少なくとも0.1〜10体積%の酸素を含有し、残部が不活性ガスからなる雰囲気とし、0.01〜2nm/秒の成膜速度でスパッタリング成膜する方法を用いることが好ましい。 As a method of forming a titanium oxide-based film using a sputtering method, for example, a target made of a titanium oxide-based material containing a dopant element is used, and the sputtering atmosphere contains at least 0.1 to 10% by volume of oxygen. Further, it is preferable to use a method of forming a sputtering film at a film formation rate of 0.01 to 2 nm / second with the balance being an atmosphere made of an inert gas.
ターゲットに含有されるドーパント元素としては、Ta、Nb、V、Mo、W、Sbが挙げられる。ターゲットに含有されるドーパント元素は、20質量%以下の割合であることがより好ましく、15質量%以下の割合であることが最も好ましい。 また、ターゲットに含有されるドーパント元素は、導電性を向上させる効果が十分に得られるように、少なくとも1質量%以上の割合で含有されていることが好ましい。 Examples of the dopant element contained in the target include Ta, Nb, V, Mo, W, and Sb. As for the dopant element contained in a target, it is more preferable that it is a ratio of 20 mass% or less, and it is most preferable that it is a ratio of 15 mass% or less. Moreover, it is preferable that the dopant element contained in the target is contained at a ratio of at least 1% by mass or more so that the effect of improving the conductivity can be sufficiently obtained.
スパッタリング雰囲気は、少なくとも0.1〜10体積%の酸素を含有し、残部が不活性ガスからなる雰囲気とされることが好ましい。スパッタリング雰囲気中に含まれる酸素濃度は、0.3〜5体積%の範囲とすることがより好ましく、0.3〜1.6体積%の範囲とすることが最も好ましい。スパッタリング雰囲気中に含まれる酸素濃度が0.1〜10体積%の範囲である場合、アモルファスの酸化チタン系膜が成膜され、この膜をアニールすることでアナターゼ型の酸化チタン系導電膜が得られる。一方、スパッタリング雰囲気中に含まれる酸素濃度が0.1体積%未満では、ルチル型の酸化チタンが成膜されてしまい、高導電性が得られない。また、スパッタリング雰囲気中に含まれる酸素濃度が10体積%以上では、ドーパンドが酸化されすぎてしまい、キャリア濃度の急激な低下が生じる虞がある。 The sputtering atmosphere preferably contains at least 0.1 to 10% by volume of oxygen with the balance being an inert gas. The oxygen concentration contained in the sputtering atmosphere is more preferably in the range of 0.3 to 5% by volume, and most preferably in the range of 0.3 to 1.6% by volume. When the oxygen concentration contained in the sputtering atmosphere is in the range of 0.1 to 10% by volume, an amorphous titanium oxide film is formed, and an anatase-type titanium oxide conductive film is obtained by annealing this film. It is done. On the other hand, if the oxygen concentration contained in the sputtering atmosphere is less than 0.1% by volume, a rutile type titanium oxide film is formed, and high conductivity cannot be obtained. In addition, when the oxygen concentration contained in the sputtering atmosphere is 10% by volume or more, the dopant is excessively oxidized, which may cause a sharp decrease in the carrier concentration.
また、スパッタリング法によって成膜する際の成膜速度は、0.01〜2nm/秒の範囲であることが好ましい。酸化チタン系膜の成膜速度を、上記範囲のような高速に規定した場合、成膜時に膜中に取り込まれる酸素(O2)の量が低減される。その結果、成膜後の酸化チタン系膜をアニール処理することにより、抵抗率の低い酸化チタン系導電膜層15が得られる。
また、酸化チタン系膜の成膜速度は0.05〜1nm/秒の範囲とすることがより好ましく、0.07〜0.7nm/秒の範囲とすることが最も好ましい。
Moreover, it is preferable that the film-forming speed | rate at the time of forming into a film by sputtering method is the range of 0.01-2 nm / sec. When the deposition rate of the titanium oxide film is defined as high as in the above range, the amount of oxygen (O 2 ) taken into the film during deposition is reduced. As a result, the titanium oxide-based
The deposition rate of the titanium oxide film is more preferably in the range of 0.05 to 1 nm / second, and most preferably in the range of 0.07 to 0.7 nm / second.
また、スパッタ法を用いて酸化チタン系膜を形成する際に、ターゲット側に印加するパワー値(電力)は、特に限定されないが、例えば、1000W以上とすることが好ましい。このような高圧のパワーをターゲットに印加することにより、成膜速度が速められ、成膜時に、膜中に取り込まれる酸素の量を低減することができる。その結果、成膜後の酸化チタン系膜をアニール処理することにより、より抵抗率の低い酸化チタン系導電膜層15が得られる。
また、スパッタ法を用いて酸化チタン系膜を形成する際に、基板11側に印加されるバイアス値については、特に限定はされないが、例えば、0〜100Wの範囲とすることが、抵抗率が低い良好な酸化チタン系導電膜層15を得るために好ましい。
Further, when the titanium oxide film is formed by the sputtering method, the power value (power) applied to the target side is not particularly limited, but is preferably set to 1000 W or more, for example. By applying such high voltage power to the target, the film formation rate can be increased, and the amount of oxygen taken into the film during film formation can be reduced. As a result, the titanium oxide-based
In addition, when the titanium oxide film is formed using the sputtering method, the bias value applied to the
また、スパッタ法を用いて酸化チタン系膜を形成する方法として、単体金属や合金金属からなるターゲットを用い、酸素ガスを導入して、反応性スパッタリング成膜を行う方法を用いてもよい。例えば、TiとTaを別々のターゲットで放電させ、プラズマ中でTiとTaとを酸素ガスと反応させてTi1−xTaxO2からなる酸化チタン系膜を作製できる。
なお、スパッタ法を用いて酸化チタン系膜を形成する場合、酸化チタン系膜の密着性や緻密さを向上させるために、基板11を加熱したり、基板11にバイアス電圧を与えたりしてもよい。
Further, as a method of forming a titanium oxide film using a sputtering method, a method of performing reactive sputtering film formation using a target made of a single metal or an alloy metal and introducing oxygen gas may be used. For example, Ti and Ta can be discharged with separate targets, and Ti and Ta can be reacted with oxygen gas in plasma to produce a titanium oxide-based film made of Ti 1-x Ta x O 2 .
When a titanium oxide film is formed by sputtering, the
次いで、酸化チタン系膜をアニール処理する。酸化チタン系膜をアニール処理することにより、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層15が形成される。酸化チタン系膜のアニール処理は、300〜500℃の温度で行われ、330〜450℃の温度で行うことが好ましい。アニール処理温度が300℃未満であると、酸化チタン系膜に含まれるアモルファス型の結晶構造の全てをアナターゼ型にすることができず、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層15が得られない場合がある。また、アニール処理温度が500℃を超えると、結晶構造がアナターゼ型からルチル型へ変移してしまう。
Next, the titanium oxide film is annealed. By annealing the titanium oxide-based film, the titanium oxide-based
なお、酸化チタン系膜のアニール処理は、酸化チタン系膜を形成した後のどの段階で行っても良く、特に限定されない。具体的には例えば、酸化チタン系膜のアニール処理は、酸化チタン系膜を形成した後すぐに行っても良いし、後述するn型半導体層12の一部を露出させる工程の前や後に行っても良い。
The annealing treatment of the titanium oxide film may be performed at any stage after the titanium oxide film is formed, and is not particularly limited. Specifically, for example, the titanium oxide film may be annealed immediately after the titanium oxide film is formed, or before or after the step of exposing a part of the n-
次に、負極18を形成するための領域として、n型半導体層12の一部であるn型コンタクト層33を、以下に示す方法により露出させる。
まず、酸化チタン系導電膜層15上の全面に、レジストを一様に塗布し、公知のリソグラフィー技術を用いて、負極18を形成する領域のレジストを除去し、ウエットエッチング等の公知の方法で酸化チタン系導電膜層15及びZr元素を含む酸化物層39をエッチングする。
Next, as a region for forming the
First, a resist is uniformly applied on the entire surface of the titanium oxide-based
次に、エッチングガスとしてCl2を用いる反応性イオンエッチングにより、p型半導体層14と発光層13とn型半導体層12とをエッチングし、n型コンタクト層33を露出させる。その後、上記エッチングマスクを公知な方法で除去する。これにより、図6に示すように、n型半導体層12の一部が露出されてなる露出面12aを露出させる。
Next, the p-
次に、図7に示すように、酸化チタン系導電膜層15の一面15aに正極17を形成し、n型半導体層12の露出面12aに負極18を形成する。
正極17および負極18は、酸化チタン系導電膜層15の一面15a及びn型半導体層12の露出面12aに、例えば、リフトオフなどの周知の手順及び周知の積層方法を用いて、Alからなる第1の層、Tiからなる第2の層、Auからなる第3の層を順に積層し、3層構造の正極17及び負極18を形成する方法などにより得られる。
Next, as shown in FIG. 7, the
The
次に、保護膜16を形成する。保護膜16は、公知のフォトリソグラフィー技術及びリフトオフ技術を用いて、正極17及び負極18の中心部を除く領域に、スパッタ法やCVD法などの緻密な膜ができる成膜方法を用いて形成することが好ましい。特に、保護膜16の形成方法として、緻密な膜の得られるCVD法を用いることが好ましい。
なお、保護膜16として、表面の少なくとも一部に凹凸が形成されているものを形成する場合、例えば、スパッタ法やCVD法などを用いて保護膜16となる膜を形成し、その上に所定の形状を有するレジストパターンを形成してドライエッチングする方法などにより、形成できる。
Next, the
In addition, when forming what has unevenness | corrugation in at least one part of the surface as the
その後、保護膜16の形成された基板を分割(チップ化)することにより、図1および図2に示す半導体発光素子1が得られる。
Thereafter, the substrate on which the
本実施形態の半導体発光素子1は、電極層19として、p型半導体層14上に形成され、Zr元素が5mg/cm3〜5g/cm3の範囲で含まれる酸化ジルコニウム層39と、酸化ジルコニウム層39上に形成され、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層15とを備えるものが設けられているので、電極層19の抵抗率や光取り出し効率に支障を来たすことのない十分に薄い酸化ジルコニウム層39と、厚みを薄くしても十分な電流拡散性能が得られる抵抗率の低い酸化チタン系導電膜層15とを備え、シート抵抗が低くて光取り出し効率に優れた電極層19を有するものとなる。したがって、本実施形態の半導体発光素子1は、低い電圧で駆動でき、優れた光取り出し効率を有するものとなる。
The semiconductor
また、本実施形態において、半導体発光素子1を構成する酸化ジルコニウム層39の膜厚が5nm以下である場合、p型半導体層14と酸化チタン系導電膜層15との間の導電性が良好なものとなり、半導体発光素子1の駆動電圧Vfを低減できる。
また、本実施形態において、酸化チタン系導電膜層15が、Ta、Nb、V、Mo、W、Sbから選択される少なくとも1種類の元素を含むものである場合、酸化チタン系導電膜層15がより一層導電性に優れたものとなるので、より一層低い電圧で駆動できるものとなる。
In this embodiment, when the film thickness of the
In the present embodiment, when the titanium oxide-based
また、本実施形態において、半導体発光素子1を構成するn型半導体層12と発光層13とp型半導体層14とが、GaN系化合物半導体からなるものである場合、380〜480nmの波長範囲において、電流の光変換効率を高く得ることができる。
In the present embodiment, when the n-
また、本実施形態において、酸化チタン系導電膜層15上に、Nb2O5、Ta2O5、TiO2、ZrO2のいずれかを含む保護膜16が設けられている場合、酸化チタン系導電膜層15上に、酸化チタン系導電膜層16と屈折率の差の小さい保護層16が設けられたものとなるため、半導体発光素子1の劣化を抑制できるとともに、より一層光取り出し効率を向上できる。
また、本実施形態において、保護膜16として、表面の少なくとも一部に凹凸が形成されているものが設けられている場合、屈折率差により光の全反射が生じるような入射角の光に対しても透過率が上がるので、より一層光取り出し効率を向上できる。
In the present embodiment, when the
Further, in this embodiment, when the
また、本実施形態の半導体発光素子1の製造方法は、基板11の一面11aにn型半導体層12と発光層13とp型半導体層14とをこの順で積層した後、p型半導体層14上にスパッタ法により、膜厚5nm以下となる条件で酸化ジルコニウム層39を形成する工程と、酸化ジルコニウム層39上にスパッタ法により、酸化チタン系膜を形成する工程と、酸化チタン系膜をアニール処理することにより、酸化チタン系導電膜層15を形成し、酸化ジルコニウム層39と酸化チタン系導電膜層15とを有する電極層19を形成する工程とを備える方法であるので、酸化ジルコニウム層39として十分に薄いものが得られ、酸化チタン系膜として結晶構造がアナターゼ型とアモルファス型からなるものが得られ、酸化チタン系導電膜層15として結晶構造がアナターゼ型のみからなる抵抗率の低いものが得られる。
Further, in the method for manufacturing the semiconductor
したがって、本実施形態の半導体発光素子1の製造方法によれば、電極層19の抵抗率や光取り出し効率に支障を来たすことのない酸化ジルコニウム層39と、厚みを薄くしても十分な導電性の得られる抵抗率の低い酸化チタン系導電膜層15とを備えるシート抵抗が低くて光取り出し効率に優れた電極層19が形成され、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子1が得られる。
また、本実施形態の半導体発光素子1の製造方法では、スパッタ法により酸化ジルコニウム層39および酸化チタン系膜15を形成するので、酸化ジルコニウム層39と酸化チタン系膜15とを異なる方法で形成する場合と比較して、効率よく製造できる。
Therefore, according to the method for manufacturing the semiconductor
Further, in the method for manufacturing the semiconductor
「ランプ」
次に、本発明のランプとして、図1および図2に示す半導体発光素子1を備えたランプを例に挙げて説明する。
図8は、本発明のランプの一例を示した断面模式図である。図8に示すランプ5(LEDランプ)においては、図1および図2に示す半導体発光素子1がフレーム51、52にワイヤー53、54により接合され、透明な樹脂からなるモールド55で砲弾型に封止されている。
"lamp"
Next, as a lamp of the present invention, a lamp provided with the semiconductor
FIG. 8 is a schematic cross-sectional view showing an example of the lamp of the present invention. In the lamp 5 (LED lamp) shown in FIG. 8, the semiconductor
本実施形態のランプ5は、図1および図2に示す半導体発光素子1を用いて、従来公知の方法により製造でき、例えば、以下に示す方法などにより製造できる。まず、半導体発光素子1を、2本のフレーム51、52の内の一方(図8ではフレーム51)に樹脂等を用いて接着し、半導体発光素子1の正極17及び負極18を、金等の材質からなるワイヤー53、54でそれぞれフレーム51、52に接合することにより、半導体発光素子1を実装する。その後、半導体発光素子1の周辺を、モールド55で封止することにより、ランプ5とする方法などにより得られる。
The lamp 5 of the present embodiment can be manufactured by a conventionally known method using the semiconductor
なお、本発明のランプは、図8に示すランプ5に限定されるものではない。例えば、本発明のランプは、半導体発光素子1の発光色と蛍光体の発光色とが混色されることにより、白色光を出射するランプとされていてもよい。このようなランプにおいては、蛍光体の発光色が得られるように、モールド55として蛍光体の分散されているものを用いたり、ランプに蛍光体を有するカバーを設けたりすることが好ましい。
また、本発明のランプは、一般用途の砲弾型であってもよいし、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等であってもよい。
The lamp of the present invention is not limited to the lamp 5 shown in FIG. For example, the lamp of the present invention may be a lamp that emits white light by mixing the light emission color of the semiconductor
The lamp of the present invention may be a bullet type for general use, a side view type for portable backlight use, a top view type used for a display, or the like.
本実施形態のランプ5は、図1および図2に示す半導体発光素子1を備えたものであるので、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子を備える優れたものとなる。
Since the lamp 5 of the present embodiment includes the semiconductor
また、本実施形態のランプ5を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子1を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、低い電圧で駆動できる半導体発光素子1を具備した優れた製品を提供することができ、好ましい。
In addition, electronic devices such as a backlight, a mobile phone, a display, various panels, a computer, a game machine, and a lighting incorporating the lamp 5 of this embodiment, and a mechanical device such as an automobile incorporating such an electronic device are low. The semiconductor
「実施例」
以下に、本発明の半導体発光素子の製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
(実施例1)
以下に示す方法により、図1に示す半導体発光素子1を製造した。
実施例1の半導体発光素子1では、サファイアからなる基板11上に、n型半導体層12として、AlNからなるバッファ層31、厚さ4μmのアンドープGaNからなる下地層32、厚さ2μmのSiドープn型GaNからなるnコンタクト層33、厚さ50nmのSiドープn型Ga0.97In0.03Nからなるnクラッド層34を形成した。
"Example"
Hereinafter, the method for producing a semiconductor light emitting device of the present invention will be described in more detail with reference to Examples, but the present invention is not limited to these Examples.
Example 1
The semiconductor
In the semiconductor
次いで、n型半導体層12上に、厚さ5nmのSiドープGaN障壁層および厚さ3.5nmのGa0.85In0.15N井戸層を交互に5回ずつ積層し、最後に障壁層を設けた多重量子井戸構造の発光層13を形成した。
その後、発光層13上に、厚さ20nmのMgドープ単層Al0.07Ga0.93Nからなるpクラッド層37と、厚さ150nmのMgドープp型GaNからなるpコンタクト層38とを順に積層し、p型半導体層14を形成した。
Next, a 5 nm thick Si-doped GaN barrier layer and a 3.5 nm thick Ga 0.85 In 0.15 N well layer are alternately stacked five times on the n-
Thereafter, a p-
続いて、p型半導体層14上にZrO2ターゲットを用いてスパッタ法により、Zr元素濃度が4g/cm3となる条件でZr元素を含む酸化物層(酸化ジルコニウム層)39を形成した。このとき、ターゲット側に印加するパワー値(電力)は、500WでアルゴンガスによるRF(高周波)スパッタを行なった。Zr元素を含む酸化物層の膜厚は、5nmであった。
Subsequently, an oxide layer (zirconium oxide layer) 39 containing a Zr element was formed on the p-
次に、この酸化ジルコニウム層39上に、スパッタ法により、Nb元素を5.6質量%含有する酸化チタン系材料(Ti0.95Nb0.05O2)からなるターゲットを用い、1体積%の酸素を含有する不活性ガス雰囲気下で成膜し、酸化チタン系膜を形成した。スパッタ法により成膜した酸化チタン系膜の結晶構造は、アナターゼ型とアモルファス型であった。
Next, a 1% by volume target is formed on the
次に、この酸化チタン系膜を有する化合物半導体基板を370℃でアニール処理することにより、酸化チタン系導電膜層15を得た。ここで得られた酸化チタン系導電膜層15の結晶構造は、アナターゼ型のみであった。
Next, the compound semiconductor substrate having this titanium oxide-based film was annealed at 370 ° C. to obtain a titanium oxide-based
次に、負極18を形成するために酸化チタン系導電膜層15上の全面に、レジストを一様に塗布し、負極18を形成する領域に公知なエッチング技術やリソグラフィー技術を用いて、Cl2による反応性イオンエッチングにより、酸化チタン系導電膜層15と酸化ジルコニウム層39とp型半導体層14と発光層13とn型半導体層12とをエッチングし、n型コンタクト層33の一部を露出させた。
Next, in order to form the
次に、公知のリソグラフィー技術を用いて、酸化チタン系導電膜層15の一面15aに正極17を形成し、n型半導体層12の露出面12aに負極18を形成した。このとき正極17および負極18は、酸化チタン系導電膜層15の一面15a及びn型半導体層12の露出面12aに、Alからなる第1の層、Tiからなる第2の層、Auからなる第3の層をこの順で積層してなる3層構造の積層膜からなる正極17及び負極18を形成した。
Next, a
次に正極17及び負極18の中心部を除く領域に、スパッタ法によりTa2O5からなる保護膜16を600nm形成し、次いでマスクプロセス及びドライエッチング法により、直径2μm、ピッチ幅2μm、高さ500nmの円柱状の凸部を有する、膜厚100nmの保護膜16を形成した。なお、保護膜16を構成する円柱状の複数の凸部は、少なくとも3つの凸部中点が正三角形を形成するように配置させた。
Next, a
このようにして製造した半導体発光素子を備えた基板ウエーハの基板裏面を、一般的な方法にて研磨し、所定サイズのチップ状に分割して、図1および図2に示す半導体発光素子1を製造した。
The substrate back surface of the substrate wafer provided with the semiconductor light emitting device thus manufactured is polished by a general method and divided into chips of a predetermined size to obtain the semiconductor
(実施例2)
Zr元素を含む酸化物層の膜厚を2nmにし、この酸化物層に含まれるZr元素の濃度を0.5g/cm3にしたこと以外は、実施例1と同様にして実施例2の半導体発光素子1を製造した。
(実施例3)
Zr元素を含む酸化物層のZr元素の濃度を5g/cm3にしたこと以外は、実施例1と同様にして実施例3の半導体発光素子1を製造した。
(Example 2)
The semiconductor of Example 2 is the same as Example 1 except that the thickness of the oxide layer containing Zr element is 2 nm and the concentration of Zr element contained in this oxide layer is 0.5 g / cm 3. The
(Example 3)
A semiconductor
(実施例4)
実施例1に記載のアニール処理温度を450℃にし、保護膜16をNb2O5にしたこと以外は、実施例1と同様にして実施例4の半導体発光素子1を製造した。
(実施例5)
実施例4に記載の保護膜16をTiO2にしたこと以外は、実施例4と同様にして実施例5の半導体発光素子1を製造した。
(実施例6)
Zr元素を含む酸化物層の膜厚を10nmにし、この酸化物層に含まれるZr元素の濃度を5g/cm3にしたこと以外は、実施例1と同様にして実施例6の半導体発光素子1を製造した。
Example 4
The semiconductor
(Example 5)
The
(Example 6)
The semiconductor light-emitting element of Example 6 is the same as Example 1 except that the thickness of the oxide layer containing Zr element is 10 nm and the concentration of Zr element contained in this oxide layer is 5 g /
(比較例1)
Zr元素を含む酸化物層のZr元素の濃度を0g/cm3にした(Zr元素を含む酸化物層を形成しない)こと以外は、実施例1と同様にして比較例1の半導体発光素子1を製造した。
(比較例2)
実施例1に記載のアニール処理温度を600℃にしたこと以外は、実施例1と同様にして比較例2の半導体発光素子1を製造した。
(Comparative Example 1)
The semiconductor light-emitting
(Comparative Example 2)
A semiconductor
このようにして製造した実施例1〜実施例6、比較例1および比較例2の半導体発光素子1の「Zr元素を含む酸化物層のZr元素濃度」「Zr元素を含む酸化物層の膜厚」「酸化チタン(TiO2)系膜の結晶構造」「アニール処理温度」「酸化チタン(TiO2)系導電膜層の結晶構造」「酸化チタン(TiO2)系導電膜層の材料および屈折率」「保護膜の材料および屈折率」「保護膜に凹凸の有り・なし」を表1にまとめて示す。
“Zr element concentration of oxide layer containing Zr element” “film of oxide layer containing Zr element” of semiconductor
なお、Zr元素を含む酸化物層のZr元素濃度、酸化チタン系膜および酸化チタン系導電膜層の結晶構造、酸化チタン系導電膜層および保護膜の屈折率は、以下に示す方法により測定した。 The Zr element concentration of the oxide layer containing the Zr element, the crystal structure of the titanium oxide-based film and the titanium oxide-based conductive film layer, and the refractive index of the titanium oxide-based conductive film layer and the protective film were measured by the following methods. .
(Zr元素を含む酸化物層のZr元素濃度)
二次イオン質量分析計(SIMS)を用いて、p型半導体層と酸化チタン系導電膜層との間のZr、Ga、Tiの濃度を測定し、Zr元素を含む酸化物層中の平均のZr元素濃度(g/cm3)を算出した。
(Zr element concentration of oxide layer containing Zr element)
Using a secondary ion mass spectrometer (SIMS), the concentration of Zr, Ga, Ti between the p-type semiconductor layer and the titanium oxide conductive film layer is measured, and the average of the oxide layer containing the Zr element is measured. The Zr element concentration (g / cm 3 ) was calculated.
(酸化チタン系膜および酸化チタン系導電膜層の結晶構造)
酸化チタン系膜および酸化チタン系導電膜層の結晶構造は、X線回折(XRD)法を用いて測定した。GaNエピタキシャルウェーハ上にアナターゼ及びアモルファス状態のTiO2膜(標準として厚さ250nm)を形成し、300℃〜700℃の温度範囲でアニール処理した後、X線回折(XRD)法を用いて結晶構造を決定した。
(Crystal structure of titanium oxide film and titanium oxide film)
The crystal structures of the titanium oxide film and the titanium oxide conductive film layer were measured using an X-ray diffraction (XRD) method. Anatase and amorphous TiO 2 film (thickness: 250 nm as a standard) is formed on a GaN epitaxial wafer, annealed in the temperature range of 300 ° C. to 700 ° C., and then crystal structure using X-ray diffraction (XRD) method It was determined.
(酸化チタン系導電膜層および保護膜の屈折率)
プリズムカップリング法又はバルク法の常法に従って波長450nmで測定した。
(Refractive index of titanium oxide conductive film layer and protective film)
The measurement was performed at a wavelength of 450 nm according to a prism coupling method or a bulk method.
また、実施例1〜実施例6、比較例1および比較例2の半導体発光素子1にプローブ針による通電を行い、電流印加値20mAにおける順方向電圧(駆動電圧:V)を測定した。また、一般的な積分球を用いて実施例1〜実施例6、比較例1および比較例2の半導体発光素子1の発光出力(Po)を測定した。その結果を表1に示す。
Further, the semiconductor
表1に示すように、実施例1〜実施例6では、比較例1および比較例2と比較して、駆動電圧が低く、発光出力が高くなっている。
また、実施例1は、アニール処理温度を600℃にしたことのみ異なる比較例2と比較して、駆動電圧が低く、発光出力が高くなっている。これは、アニール処理温度が異なることにより、酸化チタン系導電膜層の結晶構造が、実施例1ではアナターゼのみとなっているが、比較例1ではルチルのみとなっていることによるものと推定できる。
As shown in Table 1, in Examples 1 to 6, the driving voltage is lower and the light emission output is higher than in Comparative Example 1 and Comparative Example 2.
Further, in Example 1, the driving voltage is low and the light emission output is high compared to Comparative Example 2 which is different only in that the annealing temperature is set to 600 ° C. It can be presumed that this is because the crystal structure of the titanium oxide-based conductive film layer is only anatase in Example 1 but only rutile in Comparative Example 1 because the annealing temperature is different. .
本発明は、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子、半導体発光素子の製造方法、ランプ、電子機器及び機械装置に関するものであり、低い電圧で駆動でき、優れた光取り出し効率を有する半導体発光素子を、製造・利用する産業において利用可能性がある。 The present invention relates to a semiconductor light-emitting device that can be driven at a low voltage and has an excellent light extraction efficiency, a method for manufacturing the semiconductor light-emitting device, a lamp, an electronic device, and a mechanical device. There is a possibility that the semiconductor light-emitting device having efficiency will be used in industries that manufacture and use it.
1…半導体発光素子、5…ランプ、11…基板、11a…一面、12…n型半導体層、13…発光層、14…p型半導体層、15…酸化チタン系導電膜層、15b…側面、16…保護膜、17…正極、17a…上面周辺部、17b…側面、18…負極、19…電極層、31…バッファ層、32…下地層、33…n型コンタクト層、34…n型クラッド層、37…p型クラッド層、38…p型コンタクト層、39…酸化ジルコニウム層、51、52…フレーム、53、54…ワイヤー、55…モールド。
DESCRIPTION OF
Claims (12)
前記p型半導体層と前記酸化チタン系導電膜層との間に、5mg/cm3〜5g/cm3の濃度範囲のZr元素を含む酸化物層が存在していることを特徴とする半導体発光素子。 On one surface of the substrate, an n-type semiconductor layer, a light emitting layer, a p-type semiconductor layer, and a titanium oxide-based conductive film layer containing anatase-type crystals are laminated in this order,
Between the p-type semiconductor layer and the titanium oxide-based conductive layer, a semiconductor light-emitting, characterized in that the oxide layer containing Zr element in a concentration range of 5mg / cm 3 ~5g / cm 3 is present element.
前記Zr元素を含む酸化物層上にスパッタ法により、酸化チタン系膜を形成する工程と、
前記酸化チタン系膜を300〜500℃の範囲でアニール処理することにより、酸化チタン系導電膜層を形成する工程とを備えることを特徴とする半導体発光素子の製造方法。 After laminating an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer in this order on one surface of the substrate, the Zr element is deposited on the p-type semiconductor layer by a sputtering method in an amount of 5 mg / cm 3 to 5 g / cm 3. Forming an oxide layer containing a Zr element under conditions existing at a concentration in the range of
Forming a titanium oxide film on the oxide layer containing the Zr element by sputtering;
And a step of forming a titanium oxide-based conductive film layer by annealing the titanium oxide-based film in a range of 300 to 500 ° C.
次いで、前記酸化チタン系膜をアニール処理することにより、結晶構造がアナターゼ型のみからなる酸化チタン系導電膜層を形成することを特徴とする請求項8に記載の半導体発光素子の製造方法。 In the step of forming the titanium oxide-based film, the titanium oxide-based film having a crystal structure of anatase type and amorphous type is formed,
9. The method of manufacturing a semiconductor light-emitting element according to claim 8, wherein the titanium oxide-based film is annealed to form a titanium oxide-based conductive film layer having a crystal structure composed only of anatase type.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010087275A JP2011222599A (en) | 2010-04-05 | 2010-04-05 | Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010087275A JP2011222599A (en) | 2010-04-05 | 2010-04-05 | Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011222599A true JP2011222599A (en) | 2011-11-04 |
Family
ID=45039228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010087275A Pending JP2011222599A (en) | 2010-04-05 | 2010-04-05 | Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011222599A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015090975A (en) * | 2013-11-04 | 2015-05-11 | 隆達電子股▲ふん▼有限公司 | Light emitting diode structure |
| JP2020029527A (en) * | 2018-08-24 | 2020-02-27 | チタン工業株式会社 | Powder for charge adjustment and method for producing the same |
-
2010
- 2010-04-05 JP JP2010087275A patent/JP2011222599A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015090975A (en) * | 2013-11-04 | 2015-05-11 | 隆達電子股▲ふん▼有限公司 | Light emitting diode structure |
| JP2020029527A (en) * | 2018-08-24 | 2020-02-27 | チタン工業株式会社 | Powder for charge adjustment and method for producing the same |
| JP7132033B2 (en) | 2018-08-24 | 2022-09-06 | チタン工業株式会社 | Charge adjustment powder and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI423475B (en) | Light emitting device, manufacturing method thereof, lamp, electronic device and mechanical device | |
| KR101060830B1 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device and lamp using same | |
| JP5232972B2 (en) | Semiconductor light emitting device and method for manufacturing semiconductor light emitting device | |
| TWI359509B (en) | Semiconductor light emitting element, process for | |
| US20090008672A1 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
| WO2007125860A1 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting element, gallium nitride compound semiconductor light emitting element and lamp | |
| WO2008072681A1 (en) | Compound semiconductor light emitting element and method for producing the compound semiconductor light emitting element | |
| WO2007069774A1 (en) | Gallium nitride compound semiconductor light-emitting device | |
| JP2007220972A (en) | Semiconductor light emitting device, method for manufacturing the same, and lamp | |
| WO2007108531A1 (en) | Method for manufacturing gallium nitride compound semiconductor light-emitting device, gallium nitride compound semiconductor light-emitting device and lamp using same | |
| WO2011162332A1 (en) | Method for manufacturing semiconductor light emitting element, semiconductor light emitting element, electronic device, and machine device | |
| US7982232B2 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
| JP4959203B2 (en) | LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, AND LAMP | |
| JP2012084667A (en) | Compound semiconductor light-emitting element, method of manufacturing the same, lamp, electronic device, and mechanical apparatus | |
| US8124992B2 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
| TW201114065A (en) | Group III nitride semiconductor light emitting element, production method thereof, and lamp | |
| JP5652358B2 (en) | Semiconductor light emitting device, lamp, and method for manufacturing semiconductor light emitting device | |
| JP2011159801A (en) | Semiconductor light-emitting element, method of manufacturing the same, and lamp | |
| JP2011222599A (en) | Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device | |
| JP2007073789A (en) | Electrodes for semiconductor light emitting device | |
| JP2011082248A (en) | Semiconductor light emitting element and method of manufacturing the same, and lamp | |
| JP2007220973A (en) | Semiconductor light emitting device, method for manufacturing the same, and lamp | |
| JP4252622B1 (en) | Manufacturing method of semiconductor light emitting device | |
| JP2009253056A (en) | Group iii nitride semiconductor light-emitting device and lamp |