JP2011159801A - Semiconductor light-emitting element, method of manufacturing the same, and lamp - Google Patents
Semiconductor light-emitting element, method of manufacturing the same, and lamp Download PDFInfo
- Publication number
- JP2011159801A JP2011159801A JP2010020243A JP2010020243A JP2011159801A JP 2011159801 A JP2011159801 A JP 2011159801A JP 2010020243 A JP2010020243 A JP 2010020243A JP 2010020243 A JP2010020243 A JP 2010020243A JP 2011159801 A JP2011159801 A JP 2011159801A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- transparent electrode
- protective layer
- electrode layer
- titanium oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/07554—
-
- H10W72/547—
-
- H10W72/5522—
-
- H10W72/884—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】透明電極層と保護層との間の屈折率を抑制するとともに、保護層の屈折率を適正に制御し、光取り出し効率に優れ、高い発光出力が得られる半導体発光素子及びその製造方法、並びにランプを提供する。
【解決手段】基板10上に順次積層され、n型半導体層4、発光層5及びp型半導体層6からなる積層半導体層20と、この積層半導体層20に備えられるp型半導体層6の上に形成された透明電極層7と、この透明電極層7上に積層された保護層11とを具備してなり、保護層11は、酸化シリコン(SiO2)及び酸化チタン(TiO2)からなるとともに、膜厚方向で透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層7側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を有する。
【選択図】図1A semiconductor light-emitting element that suppresses the refractive index between a transparent electrode layer and a protective layer, appropriately controls the refractive index of the protective layer, has excellent light extraction efficiency, and provides a high light emission output, and a method for manufacturing the same As well as a lamp.
SOLUTION: A laminated semiconductor layer 20 that is sequentially laminated on a substrate 10 and includes an n-type semiconductor layer 4, a light emitting layer 5, and a p-type semiconductor layer 6, and a p-type semiconductor layer 6 provided in the laminated semiconductor layer 20 is provided. And a protective layer 11 laminated on the transparent electrode layer 7, and the protective layer 11 is made of silicon oxide (SiO 2 ) and titanium oxide (TiO 2 ). At the same time, the composition ratio of silicon oxide and titanium oxide changes in the film thickness direction from the transparent electrode layer 7 side to the surface 11a side, so that the refractive index gradually decreases from the transparent electrode layer 7 side to the surface 11a side. The refractive index gradient is as follows.
[Selection] Figure 1
Description
本発明は、発光ダイオード(LED)構造を有する半導体発光素子及びその製造方法、並びにランプに関する。 The present invention relates to a semiconductor light emitting device having a light emitting diode (LED) structure, a method for manufacturing the same, and a lamp.
近年、短波長の光を発する発光素子用の半導体材料として、III族窒化物半導体が注目を集めている。III族窒化物半導体は、一般式AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で表され、サファイア単結晶をはじめ、種々の酸化物やIII−V族化合物からなる基板の上に、有機金属化学気相法(MOCVD法)や分子線エピタキシー法(MBE法)等によって形成される。 In recent years, group III nitride semiconductors have attracted attention as semiconductor materials for light-emitting elements that emit light of short wavelengths. Group III nitride semiconductors are represented by the general formula Al x Ga y In z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1), and include various sapphire single crystals. It is formed on a substrate made of the above oxide or III-V group compound by a metal organic chemical vapor deposition method (MOCVD method), a molecular beam epitaxy method (MBE method) or the like.
上記材料が用いられた一般的な半導体発光素子では、サファイア単結晶等からなる基板の上に、III族窒化物半導体からなるn型半導体層、発光層及びp型半導体層がこの順で積層される。ここで、サファイア単結晶からなる基板は絶縁体であるので、その素子構造は、一般的に、p型半導体層上に形成される正極(p型電極)と、p型半導体層、発光層及びn型半導体層の一部が除去され、このn型半導体層の一部が露出した領域上に形成される負極(n型電極)とが同一面上に存在する構造となる。 In a general semiconductor light emitting device using the above materials, an n-type semiconductor layer made of a group III nitride semiconductor, a light emitting layer, and a p-type semiconductor layer are laminated in this order on a substrate made of a sapphire single crystal or the like. The Here, since the substrate made of sapphire single crystal is an insulator, its element structure generally includes a positive electrode (p-type electrode) formed on a p-type semiconductor layer, a p-type semiconductor layer, a light emitting layer, and A part of the n-type semiconductor layer is removed, and a negative electrode (n-type electrode) formed on a region where the part of the n-type semiconductor layer is exposed is present on the same plane.
このような発光素子の出力の指標として、外部量子効率が用いられる。この外部量子効率が高ければ、出力の高い発光素子と言うことができる。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものとして表される。また、内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。一方、光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。従って、外部量子効率を向上させるには、発光層における発光効率の他、光取り出し効率を改善する必要がある。 External quantum efficiency is used as an index of the output of such a light emitting element. If the external quantum efficiency is high, it can be said that the light-emitting element has a high output. The external quantum efficiency is expressed as a product of the internal quantum efficiency and the light extraction efficiency. The internal quantum efficiency is a rate at which the energy of current injected into the device is converted into light in the light emitting layer. On the other hand, the light extraction efficiency is a ratio of light that can be extracted outside the light emitting element in the light generated in the light emitting layer. Therefore, in order to improve the external quantum efficiency, it is necessary to improve the light extraction efficiency in addition to the light emission efficiency in the light emitting layer.
光取り出し効率を改善するためには、主として2つの方法がある。一つは、光取り出し面に形成される電極等による光の吸収を低減させる方法である。もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。 There are mainly two methods for improving the light extraction efficiency. One is a method of reducing light absorption by an electrode or the like formed on the light extraction surface. The other is a method of reducing the confinement of light inside the light emitting element caused by the difference in refractive index between the light emitting element and its external medium.
ここで、上述のような組成を有する半導体素子は、横方向への電流拡散が小さいため、電極直下の半導体にのみ電流が注入されるという特性があることから、発光層で発光した光が電極に遮られて外部に取り出され難くなるという問題がある。そこで、このような半導体発光素子においては、通常、p型半導体層上に透明電極層が設けられ、この透明電極層によって正極側(p型電極側)に印加された電流をp型半導体層全体に広く拡散させるとともに、この透明電極層を通して光が取り出される(例えば、特許文献1、2等を参照)。
Here, the semiconductor element having the above composition has a characteristic that current is injected only into the semiconductor directly under the electrode because the current diffusion in the lateral direction is small, so that the light emitted from the light emitting layer is the electrode. There is a problem that it is difficult to be taken out by being blocked. Therefore, in such a semiconductor light emitting device, a transparent electrode layer is usually provided on the p-type semiconductor layer, and the current applied to the positive electrode side (p-type electrode side) by this transparent electrode layer is used for the entire p-type semiconductor layer. And light is extracted through the transparent electrode layer (see, for example,
また、上記構成の半導体発光素子においては、電極形成や素子分割(チップ化)等の工程における外部負荷から素子構造を保護するため、透明電極層上に、さらに、酸化シリコン(SiO2)等からなる保護層を設けることが提案されている。しかしながら、上述のような保護層を設けた場合、上述したような透明電極層と保護層との間の屈折率の違いにより、透明電極層を透過した光が保護層で反射され、発光素子内部に光が閉じ込められてしまう。このため、保護層を設けない場合に比べて光取り出し効率が著しく低下するという問題が生じる。 Further, in the semiconductor light emitting device having the above-described configuration, in order to protect the device structure from an external load in the process of electrode formation, device division (chip formation), and the like, further on the transparent electrode layer, from silicon oxide (SiO 2 ) or the like. It has been proposed to provide a protective layer. However, when the protective layer as described above is provided, the light transmitted through the transparent electrode layer is reflected by the protective layer due to the difference in refractive index between the transparent electrode layer and the protective layer as described above, and the inside of the light emitting element The light will be trapped. For this reason, the problem that light extraction efficiency falls remarkably compared with the case where a protective layer is not provided arises.
ここで、例えば、透明電極層と保護層を屈折率の近い材料で構成することにより、これらの界面における光の反射を防止することも考えられる。しかしながら、この場合には、透明電極層と保護層との界面における光の反射は抑制できるものの、保護層とパッケージに用いる封止樹脂との界面で反射が生じてしまい、光が閉じ込められるという問題があった。 Here, for example, it may be possible to prevent reflection of light at these interfaces by configuring the transparent electrode layer and the protective layer with materials having a close refractive index. However, in this case, although reflection of light at the interface between the transparent electrode layer and the protective layer can be suppressed, reflection occurs at the interface between the protective layer and the sealing resin used for the package, and light is confined. was there.
上述のような、各々の膜の間の屈折率の違いによって光が閉じ込められる問題を解決するため、素子表面に形成されるフィルムに凹凸を形成することで、膜厚方向で屈折率変化を持たせる技術が提案されている(例えば、特許文献3を参照)。特許文献3によれば、上記構成により、フィルムを透過する光の取り出し効率が高められるとされている。しかしながら、特許文献3では、フィルム表面に形成された凹凸で機械的に屈折率を変化させる構成であるため、精密な加工が困難であり、膜厚方向において適正に屈折率を制御することが難しいという問題がある。 In order to solve the problem of light confinement due to the difference in refractive index between the respective films as described above, the refractive index changes in the film thickness direction by forming irregularities on the film formed on the element surface. The technique to make is proposed (for example, refer patent document 3). According to Patent Document 3, it is said that the above-described configuration increases the extraction efficiency of light transmitted through the film. However, in patent document 3, since it is the structure which changes a refractive index mechanically with the unevenness | corrugation formed in the film surface, precise processing is difficult and it is difficult to control a refractive index appropriately in a film thickness direction. There is a problem.
また、半導体層から出射される光が素子上方に向けて取り出される構成の半導体発光素子において、内部から光を取り出す窓層を、屈折率の異なる酸化物を重層することで構成し、窓層の屈折率が素子上方に向けて漸次小さくなるように構成することが提案されている(例えば、特許文献4.5を参照)。しかしながら、特許文献4、5に記載の構成では、窓層と保護層との屈折率差を十分には小さくできず、光取り出し効率を顕著に高めることは困難であった。
Further, in a semiconductor light emitting device configured to extract light emitted from the semiconductor layer upward, the window layer for extracting light from the inside is configured by stacking oxides having different refractive indexes, It has been proposed that the refractive index be configured to gradually decrease toward the top of the element (see, for example, Patent Document 4.5). However, in the configurations described in
また、半導体発光素子の光取り出し効率を向上させるため、保護層として、透明電極層の表面にフッ化マグネシウム(MgF2)等を蒸着させることで、所謂ARコート膜を形成することも考えられる。保護層をARコート膜で構成した場合には、膜の表面で反射する光と、膜を透過して奥で反射する光とを干渉させることで、膜内での反射が減少して光の減衰が少なくなり、光の閉じ込めを防止することが可能となる。しかしながら、ARコート膜は角度依存性が大きいため、保護層をARコート膜から構成した場合には、膜の真正面からしか光を取り出すことができないという大きな問題があった。 In order to improve the light extraction efficiency of the semiconductor light emitting device, it is also conceivable to form a so-called AR coat film by depositing magnesium fluoride (MgF 2 ) or the like on the surface of the transparent electrode layer as a protective layer. When the protective layer is composed of an AR coating film, the light reflected on the surface of the film interferes with the light transmitted through the film and reflected at the back, thereby reducing reflection in the film and reducing the light. Attenuation is reduced and light confinement can be prevented. However, since the AR coating film has a large angle dependency, when the protective layer is composed of the AR coating film, there is a serious problem that light can be extracted only from the front of the film.
本発明は上記課題に鑑みてなされたものであり、透明電極層と保護層との間の屈折率の差を小さくするとともに、保護層の屈折率を適正に制御し、光取り出し効率に優れ、高い発光出力が得られる半導体発光素子及びその製造方法を提供することを目的とする。
また、本発明は、上記半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
The present invention has been made in view of the above problems, and while reducing the difference in refractive index between the transparent electrode layer and the protective layer, appropriately controlling the refractive index of the protective layer, excellent in light extraction efficiency, It is an object of the present invention to provide a semiconductor light emitting device capable of obtaining a high light output and a method for manufacturing the same.
Another object of the present invention is to provide a lamp that uses the semiconductor light emitting element and has excellent light emission characteristics.
本発明者は、上記問題を解決するために鋭意検討したところ、透明電極層上に形成される保護層を、酸化シリコン(SiO2)及び酸化チタン(TiO2)から構成するとともに、膜厚方向で透明電極層側から表面側に向かうに従って酸化シリコンと酸化チタンとの組成比(又は組成割合とも言う)を変化させることで、屈折率を適正に制御できることを知見した。そして、このような構成で、保護層の膜厚方向で屈折率勾配を設けることにより、透明電極層と保護層との間の屈折率の差を低減して界面における光の反射を抑制するとともに、保護層の膜厚方向における屈折率勾配を適正に制御し、保護層の膜内における光の減衰を抑制することで光取り出し効率が顕著に向上することを見出し、本発明を完成した。
即ち、本発明は以下に関する。
The present inventor has intensively studied to solve the above problem, and as a result, the protective layer formed on the transparent electrode layer is composed of silicon oxide (SiO 2 ) and titanium oxide (TiO 2 ), and in the film thickness direction. Thus, it was found that the refractive index can be appropriately controlled by changing the composition ratio (or composition ratio) of silicon oxide and titanium oxide from the transparent electrode layer side to the surface side. With such a configuration, by providing a refractive index gradient in the film thickness direction of the protective layer, the refractive index difference between the transparent electrode layer and the protective layer is reduced, and reflection of light at the interface is suppressed. The present inventors have found that the light extraction efficiency is remarkably improved by appropriately controlling the refractive index gradient in the film thickness direction of the protective layer and suppressing the attenuation of light in the film of the protective layer.
That is, the present invention relates to the following.
[1] 基板上に順次積層され、n型半導体層、発光層及びp型半導体層からなる積層半導体層と、前記積層半導体層に備えられる前記p型半導体層の上に形成された透明電極層と、前記透明電極層上に積層された保護層と、を具備してなり、前記保護層は、酸化シリコン(SiO2)及び酸化チタン(TiO2)からなるとともに、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比が変化することにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を有することを特徴とする半導体発光素子。
[2] 前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンの組成比が増加することを特徴とする上記[1]に記載の半導体発光素子。
[3] 前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比が段階的に変化する積層膜からなることを特徴とする上記[1]又は[2]に記載の半導体発光素子。
[4] 前記保護層は、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比が連続的に変化する単層膜からなることを特徴とする上記[1]又は[2]に記載の半導体発光素子。
[5] 前記保護層は、前記透明電極層側における前記酸化チタンの組成比が30〜100モル%の範囲であり、表面側における前記酸化シリコンの組成比が70〜100モル%の範囲であることを特徴とする上記[1]〜[4]の何れか1項に記載の半導体発光素子。
[6] 前記保護層は、前記透明電極層側における屈折率が1.9〜2.5の範囲であり、表面側における屈折率が1.4〜1.6の範囲であることを特徴とする上記[1]〜[5]の何れか1項に記載の半導体発光素子。
[7] 前記透明電極層が、酸化インジウム亜鉛(IZO:Indium Zinc Oxide)、酸化インジウム錫(ITO:Indium Tin Oxide)、又は酸化チタン(TiO2)系材料の何れかからなることを特徴とする上記[1]〜[6]の何れか1項に記載の半導体発光素子。
[1] A laminated semiconductor layer that is sequentially laminated on a substrate and includes an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer, and a transparent electrode layer formed on the p-type semiconductor layer provided in the laminated semiconductor layer And a protective layer laminated on the transparent electrode layer. The protective layer is made of silicon oxide (SiO 2 ) and titanium oxide (TiO 2 ), and the transparent electrode in the film thickness direction. The composition ratio of the silicon oxide and the titanium oxide changes from the layer side to the surface side, so that the refractive index gradient gradually decreases from the transparent electrode layer side to the surface side. A semiconductor light emitting device.
[2] The semiconductor light-emitting element according to the above [1], wherein the protective layer has a composition ratio of the silicon oxide that increases in the film thickness direction from the transparent electrode layer side toward the surface side.
[3] The protective layer is a laminated film in which the composition ratio of the silicon oxide and the titanium oxide changes stepwise as it goes from the transparent electrode layer side to the surface side in the film thickness direction. The semiconductor light emitting device according to the above [1] or [2].
[4] The protective layer is formed of a single layer film in which the composition ratio of the silicon oxide and the titanium oxide continuously changes from the transparent electrode layer side to the surface side in the film thickness direction. The semiconductor light emitting device according to the above [1] or [2].
[5] In the protective layer, the composition ratio of the titanium oxide on the transparent electrode layer side is in the range of 30 to 100 mol%, and the composition ratio of the silicon oxide on the surface side is in the range of 70 to 100 mol%. The semiconductor light-emitting device according to any one of [1] to [4] above, wherein
[6] The protective layer has a refractive index in the range of 1.9 to 2.5 on the transparent electrode layer side and a refractive index in the range of 1.4 to 1.6 on the surface side. The semiconductor light emitting device according to any one of [1] to [5] above.
[7] The transparent electrode layer is made of any of indium zinc oxide (IZO), indium tin oxide (ITO), or titanium oxide (TiO 2 ) -based material. The semiconductor light emitting device according to any one of [1] to [6] above.
[8] 基板上に、n型半導体層、発光層及びp型半導体層を順次積層して積層半導体層を形成する半導体層形成工程と、前記積層半導体層に備えられる前記p型半導体層の上に透明電極層を形成する透明電極形成工程と、前記透明電極層上に保護層を積層する保護層形成工程を具備してなり、前記保護層形成工程は、酸化シリコン(SiO2)からなるターゲット及び酸化チタン(TiO2)からなるターゲットを使用したスパッタ法を用いるとともに、前記ターゲットの各々に印加するパワーを制御することで、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比を変化させることにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら前記保護層を形成することを特徴とする半導体発光素子の製造方法。
[9] 前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンの組成比を増加させながら形成することを特徴とする上記[8]に記載の半導体発光素子の製造方法。
[10] 前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比を段階的に変化させることにより、各々組成比の異なる膜が積層された積層膜として形成することを特徴とする上記[8]又は[9]に記載の半導体発光素子の製造方法。
[11] 前記保護層形成工程は、前記保護層を、膜厚方向で前記透明電極層側から表面側に向かうに従って、前記酸化シリコンと前記酸化チタンとの組成比を連続的に変化させながら、単層膜として形成することを特徴とする上記[8]又は[9]に記載の半導体発光素子の製造方法。
[12] 前記保護層形成工程は、前記酸化シリコンからなるターゲット及び酸化チタンからなるターゲットの各々に印加するパワーを、0〜500Wの範囲でそれぞれ変化させながら、前記保護層を形成することを特徴とする上記[8]〜[11]の何れか1項に記載の半導体発光素子の製造方法。
[8] A semiconductor layer forming step of sequentially stacking an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate to form a stacked semiconductor layer, and an upper surface of the p-type semiconductor layer provided in the stacked semiconductor layer A transparent electrode forming step of forming a transparent electrode layer, and a protective layer forming step of laminating a protective layer on the transparent electrode layer, the protective layer forming step comprising a target made of silicon oxide (SiO 2 ) And using a sputtering method using a target made of titanium oxide (TiO 2 ), and controlling the power applied to each of the targets, the oxidation proceeds in the film thickness direction from the transparent electrode layer side to the surface side. By changing the composition ratio between silicon and the titanium oxide, the refractive index gradient gradually decreases from the transparent electrode layer side to the surface side while providing the refractive index gradient. Method for manufacturing a semiconductor light emitting device and forming a Mamoruso.
[9] In the protective layer forming step, the protective layer is formed while increasing the composition ratio of the silicon oxide in the film thickness direction from the transparent electrode layer side toward the surface side. [8] A method for producing a semiconductor light-emitting device according to [8].
[10] In the protective layer forming step, the protective layer is formed by changing the composition ratio of the silicon oxide and the titanium oxide stepwise in the film thickness direction from the transparent electrode layer side to the surface side. The method for manufacturing a semiconductor light-emitting element according to the above [8] or [9], wherein the films are formed as a laminated film in which films having different composition ratios are laminated.
[11] In the protective layer forming step, the composition ratio of the silicon oxide and the titanium oxide is continuously changed as the protective layer is moved from the transparent electrode layer side to the surface side in the film thickness direction. It forms as a single layer film, The manufacturing method of the semiconductor light-emitting device as described in said [8] or [9] characterized by the above-mentioned.
[12] The protective layer forming step forms the protective layer while changing power applied to each of the target made of silicon oxide and the target made of titanium oxide in a range of 0 to 500 W. The method for producing a semiconductor light-emitting device according to any one of [8] to [11] above.
[13] 前記透明電極層形成工程は、前記透明電極層を酸化インジウム亜鉛(IZO:Indium Zinc Oxide)材料、酸化インジウム錫(ITO:Indium Tin Oxide)材料、又は酸化チタン(TiO2)系材料の何れかから形成することを特徴とする上記[8]〜[12]の何れか1項に記載の半導体発光素子の製造方法。
[14] 前記透明電極層形成工程は、Nb、Ta、Mo、W、Te、Sb、Fe、Ru、Ge、Sn、Bi、Al、Hf、Si、Zr、Co、Cr、Ni、V、Mn、Re、Ce、Y、P及びBからなる群より選ばれる、少なくとも1種のドーパント元素を30質量%以下の割合で含有する酸化チタン系材料からなるターゲットを用い、少なくとも0.1〜10体積%の酸素を含有し、残部が不活性ガスからなる雰囲気中で、0.01〜0.2nm/秒の成膜速度でスパッタ成膜した後、250℃以上の温度でアニールすることを特徴とする上記[8]〜[12]の何れか1項に記載の半導体発光素子の製造方法。
[13] In the transparent electrode layer forming step, the transparent electrode layer is made of an indium zinc oxide (IZO) material, an indium tin oxide (ITO) material, or a titanium oxide (TiO 2 ) -based material. The method for manufacturing a semiconductor light-emitting element according to any one of the above [8] to [12], wherein the semiconductor light-emitting element is formed from any one of the above.
[14] The transparent electrode layer forming step includes Nb, Ta, Mo, W, Te, Sb, Fe, Ru, Ge, Sn, Bi, Al, Hf, Si, Zr, Co, Cr, Ni, V, and Mn. , Re, Ce, Y, P and B selected from the group consisting of a titanium oxide-based material containing at least one dopant element in a proportion of 30% by mass or less, and at least 0.1 to 10 volumes Characterized by annealing at a temperature of 250 ° C. or higher after sputtering film formation at a film formation rate of 0.01 to 0.2 nm / second in an atmosphere containing oxygen and a balance of an inert gas. The method for producing a semiconductor light-emitting element according to any one of [8] to [12] above.
[15] 上記[8]〜[14]の何れか1項に記載の製造方法によって得られる半導体発光素子。
[16] 上記[1]〜[7]、又は[15]の何れか1項に記載の半導体発光素子が用いられてなることを特徴とするランプ。
[15] A semiconductor light-emitting device obtained by the manufacturing method according to any one of [8] to [14].
[16] A lamp comprising the semiconductor light-emitting device according to any one of [1] to [7] or [15].
本発明の半導体発光素子によれば、透明電極層上に積層された保護層が酸化シリコン(SiO2)及び酸化チタン(TiO2)からなるとともに、膜厚方向で透明電極層側から表面側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を有する構成なので、透明電極層と保護層との間の屈折率の差及び保護層と封止樹脂との間の屈折率の差を低減して界面における光の反射が抑制される。これにより、光取り出し効率が顕著に向上し、高い発光出力が得られる半導体発光素子を提供することが可能となる。 According to the semiconductor light emitting device of the present invention, the protective layer laminated on the transparent electrode layer is made of silicon oxide (SiO 2 ) and titanium oxide (TiO 2 ), and from the transparent electrode layer side to the surface side in the film thickness direction. As the composition ratio of silicon oxide and titanium oxide changes as it goes, it has a refractive index gradient that gradually decreases from the transparent electrode layer side to the surface side, so that there is a gap between the transparent electrode layer and the protective layer. The refractive index difference between the protective layer and the sealing resin is reduced, and the reflection of light at the interface is suppressed. As a result, it is possible to provide a semiconductor light emitting device that can significantly improve the light extraction efficiency and obtain a high light emission output.
また、本発明の半導体発光素子の製造方法によれば、透明電極層上に保護層を積層する保護層形成工程が、酸化シリコンからなるターゲット及び酸化チタンからなるターゲットを使用したスパッタ法を用いるとともに、ターゲットの各々に印加するパワーを制御することで、膜厚方向で透明電極層側から表面側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層を形成する方法なので、透明電極層と保護層との間の屈折率の差及び保護層と封止樹脂との間の屈折率の差を低減できる。これにより、透明電極層と保護層との界面及び保護層と封止樹脂との界面における光の反射を抑制できるので、光取り出し効率に優れ、高い発光効率を有する半導体発光素子を製造することが可能となる。 According to the method for manufacturing a semiconductor light emitting device of the present invention, the protective layer forming step of laminating the protective layer on the transparent electrode layer uses a sputtering method using a target made of silicon oxide and a target made of titanium oxide. By controlling the power applied to each of the targets, by changing the composition ratio of silicon oxide and titanium oxide in the film thickness direction from the transparent electrode layer side to the surface side, the surface side from the transparent electrode layer side The refractive index gradient gradually decreases toward the surface, so that the protective layer is formed, so that the refractive index difference between the transparent electrode layer and the protective layer and the refractive index between the protective layer and the sealing resin Can be reduced. Thereby, since reflection of light at the interface between the transparent electrode layer and the protective layer and the interface between the protective layer and the sealing resin can be suppressed, it is possible to manufacture a semiconductor light emitting device having excellent light extraction efficiency and high light emission efficiency. It becomes possible.
さらに、本発明に係るランプは、本発明の半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。 Furthermore, since the lamp according to the present invention uses the semiconductor light emitting device of the present invention, the lamp has excellent light emission characteristics.
以下、本発明に係る半導体発光素子(以下、発光素子と略称することがある)及びその製造方法、並びにランプの一実施形態について、図1〜図5を適宜参照しながら説明する。なお、以下の説明において参照する図面は、半導体発光素子及びその製造方法、並びにランプを説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。 Hereinafter, a semiconductor light emitting device (hereinafter sometimes abbreviated as a light emitting device) according to the present invention, a manufacturing method thereof, and an embodiment of a lamp will be described with reference to FIGS. The drawings referred to in the following description are drawings for explaining a semiconductor light emitting device, a method for manufacturing the same, and a lamp. The size, thickness, dimensions, etc. of the respective parts shown in the drawings are the dimensions of the actual semiconductor light emitting device, etc. The relationship is different.
[半導体発光素子(発光素子)]
本発明に係る半導体発光素子1は、図1(a)、(b)及び図2に示す一例のように、基板10上に順次積層され、n型半導体層4、発光層5及びp型半導体層6からなる積層半導体層20と、積層半導体層20に備えられるp型半導体層6の上に形成された透明電極層7と、この透明電極層7上に積層された保護膜11とを具備してなり、この保護層11は、酸化シリコン(SiO2)及び酸化チタン(TiO2)からなるとともに、膜厚t方向で透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層7側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を有する構成とされている(図4のグラフも参照)。また、図示例の発光素子1は、透明電極層7の表面が保護層11から露出した位置に正極8が設けられるとともに、保護層11、透明電極層7及び積層半導体層20の少なくとも一部が露出された、n型半導体層4上の露出領域に負極9が形成されている。また、発光素子1は、基板10上にバッファ層2及び下地層3が積層され、その上に積層半導体層20が設けられた素子構造とされている。
以下、発光素子1の積層構造について詳しく説明する。
[Semiconductor Light Emitting Element (Light Emitting Element)]
A semiconductor
Hereinafter, the laminated structure of the
『基板』
基板10としては、III族窒化物半導体結晶が表面にエピタキシャル成長できる材料であれば、その材料やサイズ等は特に限定されない。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等、従来公知の材料を採用することができる。また、これらの材料の中でも、サファイア、SiC等の六方晶構造を有する材料を基板10に用いることが、結晶性の良好なIII族窒化物半導体を積層できる点で好ましい。
"substrate"
The
『バッファ層』
バッファ層2は、基板10とIII族窒化物半導体からなる層との間の格子定数の違いを整合する中間層として設けられ、例えば、単結晶のAlGaNやAlN等のIII族窒化物からなる。このようなバッファ層2を備えることにより、その上に成膜されるIII族窒化物半導体は、良好な配向性及び結晶性を持つ結晶膜となる。また、本発明においては、バッファ層2を省略した構成とすることも可能である。
なお、本明細書中では、AlGaN、GaInNにおける各元素の組成比を省略した形で記述する場合がある。
"Buffer layer"
The buffer layer 2 is provided as an intermediate layer that matches the difference in lattice constant between the
In this specification, the composition ratio of each element in AlGaN and GaInN may be described in a omitted form.
『下地層及び積層半導体層』
バッファ層2上に設けられる下地層3と、n型半導体層4、発光層5及びp型半導体層6からなる積層半導体層20の各層は、III族窒化物系半導体からなる。本発明においては、例えば、一般式AlXGaYInZN1−AMA(0≦X≦1、0≦Y≦1、0≦Z≦1で且つ、X+Y+Z=1。記号Mは窒素(N)とは別の第V族元素を表し、0≦A<1である。)で表わされる窒化ガリウム系化合物半導体を、何ら制限なく用いることができる。
"Underlayer and laminated semiconductor layer"
Each layer of the underlayer 3 provided on the buffer layer 2 and the laminated semiconductor layer 20 including the n-
「下地層」
下地層3は、積層半導体層20をなすn型半導体層4を形成するための下地となる層として設けられる。このような下地層3としては、例えば、Gaを含むIII族窒化物化合物、即ちGaN系化合物半導体が用いられ、特に、単結晶のAlGaN又はGaNを好適に用いることができる。
"Underlayer"
The underlayer 3 is provided as a layer that serves as a base for forming the n-
「積層半導体層」
(n型半導体層)
n型半導体層4は、詳細な図示を省略するが、n型コンタクト層及びn型クラッド層が順次積層されてなる。
"Laminated semiconductor layer"
(N-type semiconductor layer)
Although the detailed illustration is omitted, the n-
n型コンタクト層としては、例えば、下地層3と同様にAlXGa1―XN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)を用いることができ、また、Si、Ge又はSn等のn型不純物がドープされていることが好ましい。また、n型コンタクト層の膜厚は0.5〜5μmの範囲であることが好ましく、1〜3μmの範囲であることがより好ましい。n型コンタクト層の膜厚が上記範囲だと、半導体としての結晶性が良好に維持される。 The n-type contact layer is, for example, an Al X Ga 1-X N layer (0 ≦ x ≦ 1, preferably 0 ≦ x ≦ 0.5, more preferably 0 ≦ x ≦ 0.1, as with the base layer 3. In addition, it is preferable that an n-type impurity such as Si, Ge, or Sn is doped. The thickness of the n-type contact layer is preferably in the range of 0.5 to 5 μm, and more preferably in the range of 1 to 3 μm. When the film thickness of the n-type contact layer is within the above range, the crystallinity as a semiconductor is maintained well.
n型クラッド層は、後述の発光層5へのキャリアの注入とキャリアの閉じ込めを行なう層であり、AlGaN、GaN、GaInN等の材料から形成することが可能である。また、n型クラッド層は、これらの構造のヘテロ接合や複数回積層した超格子構造とすることもできる。また、n型クラッド層の膜厚は、特に限定されないが、好ましくは0.005〜0.5μmの範囲であり、より好ましくは0.005〜0.1μmである。また、n型クラッド層のn型ドープ濃度は、1.5×1017〜1.5×1020/cm3の範囲が好ましく、より好ましくは1.5×1018〜1.5×1019/cm3である。n型クラッド層のドープ濃度がこの範囲だと、良好な結晶性の維持及び素子の動作電圧低減等の点から好ましい。 The n-type cladding layer is a layer for injecting carriers into the light emitting layer 5 described later and confining the carriers, and can be formed of a material such as AlGaN, GaN, GaInN or the like. In addition, the n-type cladding layer can have a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked. The thickness of the n-type cladding layer is not particularly limited, but is preferably in the range of 0.005 to 0.5 μm, more preferably 0.005 to 0.1 μm. Further, the n-type doping concentration of the n-type cladding layer is preferably in the range of 1.5 × 10 17 to 1.5 × 10 20 / cm 3 , more preferably 1.5 × 10 18 to 1.5 × 10 19. / Cm 3 . When the doping concentration of the n-type cladding layer is within this range, it is preferable from the viewpoint of maintaining good crystallinity and reducing the operating voltage of the device.
(発光層)
発光層5は、n型半導体層4上に積層されるとともにp型半導体層6がその上に積層される活性層であり、詳細な図示を省略するが、例えば、障壁層と井戸層とが交互に積層され、n型半導体層4側及びp型半導体層6側に障壁層が配される順で積層された構成とすることができる。
井戸層には、青色発光を呈する構成とする場合には、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ga1−sInsN(0<s<0.4)等の窒化ガリウムインジウムを用いることができる。
また、障壁層としては、例えば、井戸層よりもバンドギャップエネルギーが大きいAlcGa1−cN(0≦c<0.3)等の窒化ガリウム系化合物半導体を、好適に用いることができる。
(Light emitting layer)
The light emitting layer 5 is an active layer that is stacked on the n-
The well layer is in the case of the structure exhibited blue light emission, indium as the gallium nitride-based compound semiconductor containing, for example, Ga 1-s In s N (0 <s <0.4) GaN such as indium Can be used.
As the barrier layer, for example, a gallium nitride compound semiconductor such as Al c Ga 1-c N (0 ≦ c <0.3) having a larger band gap energy than the well layer can be preferably used.
なお、井戸層及び障壁層には、不純物をドープしても良いし、又は、ドープしなくても良い。また、井戸層5bの膜厚としては、量子効果の得られる程度の膜厚、例えば1〜10nmとすることができ、より好ましくは2〜6nmとすると発光出力の点で好ましい。 The well layer and the barrier layer may be doped with impurities, or may not be doped. Further, the film thickness of the well layer 5b can be set to a film thickness at which a quantum effect can be obtained, for example, 1 to 10 nm, and more preferably 2 to 6 nm in terms of light emission output.
(p型半導体層)
p型半導体層6は、発光層5上に形成され、詳細な図示を省略するが、通常、p型クラッド層及びp型コンタクト層が順次積層された構成とされる。
(P-type semiconductor layer)
Although the p-
p型クラッド層は、発光層5へのキャリアの閉じ込めとキャリアの注入を行なう層である。p型クラッド層としては、発光層5のバンドギャップエネルギーより大きくなる組成で、発光層5へのキャリアの閉じ込めができる材料を用いることが好ましく、例えば、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)なる組成のものが好ましい。 The p-type cladding layer is a layer for confining carriers in the light emitting layer 5 and injecting carriers. As the p-type cladding layer, it is preferable to use a material having a composition larger than the band gap energy of the light emitting layer 5 and capable of confining carriers in the light emitting layer 5, for example, Al d Ga 1-d N (0 <d ≦ 0.4, preferably 0.1 ≦ d ≦ 0.3).
p型クラッド層の膜厚は、特に限定されないが、好ましくは1〜400nmの範囲であり、より好ましくは5〜100nmである。また、p型クラッド層のp型ドープ濃度は、1×1018〜1×1021/cm3の範囲が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型の半導体結晶が得られる。 The film thickness of the p-type cladding layer is not particularly limited, but is preferably in the range of 1 to 400 nm, more preferably 5 to 100 nm. The p-type doping concentration of the p-type cladding layer is preferably in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , more preferably 1 × 10 19 to 1 × 10 20 / cm 3 . When the p-type dope concentration is in the above range, a good p-type semiconductor crystal can be obtained without reducing the crystallinity.
なお、p型クラッド層は、複数回積層した超格子構造としてもよい。p型クラッド層を超格子構造を含む層構成とすることで、発光出力が格段に向上し、電気特性に優れた発光素子1とすることが可能となる。
Note that the p-type cladding layer may have a superlattice structure in which a plurality of layers are stacked. When the p-type cladding layer has a layer structure including a superlattice structure, the light emission output is remarkably improved and the
p型コンタクト層は、p型電極(透明電極層7、正極8)を設けるための層であり、AleGa1−eN(0≦e≦0.4)なる組成とすることができる。p型コンタクト層の組成が上記範囲であると、良好な結晶性の維持及び透明電極層7との良好なオーミック接触の点から好ましい。
The p-type contact layer is a layer for providing a p-type electrode (
p型コンタクト層の膜厚は、特に限定されないが、10〜500nmの範囲が好ましく、より好ましくは5〜200nmである。p型コンタクト層の膜厚がこの範囲であると、発光出力の点で好ましい。また、p型コンタクト層は、p型不純物(ドーパント)を1×1018〜1×1021/cm3の範囲の濃度、好ましくは5×1019〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。また、p型コンタクト層にドープするp型不純物としては、特に限定されないが、例えば、Mg等が好適である。 Although the film thickness of a p-type contact layer is not specifically limited, The range of 10-500 nm is preferable, More preferably, it is 5-200 nm. When the thickness of the p-type contact layer is within this range, it is preferable in terms of light emission output. The p-type contact layer contains a p-type impurity (dopant) at a concentration in the range of 1 × 10 18 to 1 × 10 21 / cm 3 , preferably 5 × 10 19 to 5 × 10 20 / cm 3. It is preferable in terms of maintaining good ohmic contact, preventing the occurrence of cracks, and maintaining good crystallinity. Further, the p-type impurity doped in the p-type contact layer is not particularly limited, but for example, Mg or the like is suitable.
『透明電極層』
透明電極層7は、p型半導体層6をなす図示略のp型コンタクト層上に形成され、導電性を備えた酸化膜等からなる透光性の電極であり、この技術分野で通常用いられる透光性材料を何ら制限無く用いることができる。このような材料としては、例えば、酸化インジウム錫(ITO:Indium Tin Oxide;In2O3−SnO2)、酸化インジウム亜鉛(IZO:Indium Zinc Oxide;In2O3−ZnO)、酸化インジウムガリウム(IGO:Indium Gallium Oxide;In2O3−Ga2O3)、酸化インジウムセリウム(ICO:Indium Cerium Oxide;In2O3−Ce2O3)、酸化アルミニウム亜鉛(AZO:Aluminum Zinc Oxide;ZnO−Al2O3)、酸化ゲルマニウム亜鉛(GZO:Germanium Zinc Oxide;ZnO−Ga2O3)、及び、任意の不純物元素がドープされた導電性の酸化チタン(TiO2)系材料等を挙げることができ、また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
"Transparent electrode layer"
The
また、本発明においては、後述の製造方法において説明するように、透明電極層7を、スパッタ法を用いて酸化チタン(TiO2)系材料から形成するに際して、Nb、Ta、Mo、W、Te、Sb、Fe、Ru、Ge、Sn、Bi、Al、Hf、Si、Zr、Co、Cr、Ni、V、Mn、Re、Ce、Y、P及びBからなる群より選ばれる、少なくとも1種のドーパント元素を30質量%以下の割合で含有した酸化チタン系材料からなるターゲットを用い、スパッタ雰囲気を、少なくとも0.1〜10体積%の酸素を含有し、残部が不活性ガスからなる雰囲気とし、0.01〜0.2nm/秒の成膜速度でスパッタ成膜した後、250℃以上の温度でアニールすることがより好ましい。このような方法によって得られる透明電極層7は、従来の酸化チタン系の透明電極層に比べてシート抵抗が顕著に低減され、導電性及び透明性に優れた膜となるので、半導体層全体に広く電流を拡散させることができる。これにより、光取り出し効率により優れる発光素子1を構成することが可能となる。
In the present invention, as will be described later in the manufacturing method, when the
また、上記方法により、透明電極層7を酸化チタン系材料から構成した場合には、詳細を後述するように、保護層11の透明電極層7側、即ち裏面11bにおける組成比を酸化チタンが多くなる組成とすることで、透明電極層7と保護層11との間の屈折率の差をほぼ無くすことができる。従って、透明電極層7と保護層11との界面における光の反射がさらに抑制され、光取り出し効率をより向上させることが可能となる。
Further, when the
『保護層』
本発明の発光素子1は、透明電極層7上に、電極形成や素子分割(チップ化)等の工程における外部負荷から素子構造を保護するための保護層11が設けられている。保護層11は、上述したように、酸化シリコン及び酸化チタンからなるとともに、膜厚t方向で透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層7側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を有している。
"Protective layer"
The
従来の発光素子においては、p型半導体層上に設けられ、IZOやITO等からなる透明電極層と、その上に設けられ、酸化チタンや酸化シリコン等の材料からなる保護層との屈折率が大きく異なる構成とされていた。このため、屈折率の違いにより、透明電極層を透過した光が保護層で反射され、発光素子内部に光が閉じ込められ、光取り出し効率が著しく低下するという問題があった。 In a conventional light emitting device, the refractive index of a transparent electrode layer made of IZO, ITO or the like provided on a p-type semiconductor layer and a protective layer made of a material such as titanium oxide or silicon oxide is provided on the transparent electrode layer. The configuration was very different. For this reason, due to the difference in refractive index, there is a problem that light transmitted through the transparent electrode layer is reflected by the protective layer, the light is confined inside the light emitting element, and the light extraction efficiency is significantly reduced.
本発明の発光素子1に備えられる保護層11は、膜厚t方向で表面11a側に向かうに従って屈折率が小さくなる構成とされているため、透明電極層7と保護層11との界面および保護層11と封止樹脂との界面において光が反射するのが抑制される。これにより、光取り出し効率を向上させ、発光素子1の発光効率を顕著に高めることが可能となる。
Since the
本発明においては、上述したように、透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることで、保護層11の膜厚t方向における屈折率勾配を制御している。この場合、保護層11の膜厚t方向で、透明電極層7側から表面11a側に向かうに従い、酸化シリコンの組成比が増加するように構成することで、保護層11の表面11a側に向かうに従って屈折率が漸次小さくなる屈折率勾配を設けることが可能となる。
In the present invention, as described above, the refractive index gradient in the film thickness t direction of the
図4のグラフに示すように、保護層11において酸化チタンの組成比が100モル%である場合には、その屈折率が2.5となる一方、酸化シリコンの組成比が100モル%である場合には、その屈折率が1.4となる。ここで、透明電極層7の材料として一般に用いられるIZOの屈折率は2.1であり、ITOの屈折率は2.0程度である。このため、保護層11の膜厚t方向において、透明電極層7側を酸化チタンが多い組成比とし、表面11a側を酸化シリコンが多い組成比とすることで、保護層11の透明電極層7側(図2中の符号11bを参照)の屈折率と、透明電極層7の屈折率との差がほぼ無くなる。例えば、IZOに対しては酸化チタンの組成比を63モル%、ITOに対しては酸化チタンの組成比を60モル%、酸化スズ(屈折率:1.9)に対しては酸化チタンの組成比を55モル%とすることで屈折率の差をほぼなくすことができる。これにより、透明電極層7と保護層11との界面において、透明電極層7を透過した光が反射して素子内部に閉じ込められるのを抑制し、光取り出し効率が低下するのを防止することが可能となる。また、透明電極層7を酸化チタン系材料から構成し、保護層11の透明電極層7側、即ち裏面11b側における酸化チタンの組成比を100モル%とした場合には、透明電極層7と保護層11との界面における屈折率の差を完全に無くすことができる。さらにこの場合、透明電極層7と積層半導体層(GaNの屈折率:2.7)との界面における屈折率の差を小さくすることができるので、光取出し効率がさらに向上する。
As shown in the graph of FIG. 4, when the composition ratio of titanium oxide in the
図2に示す例のように、保護層11は、膜厚t方向で透明電極層7側から表面11a側に向かうに従って、酸化シリコンと酸化チタンとの組成比が段階的に変化する積層膜からなる構成とすることができる。図示例においては、保護膜11Aから保護膜11Pまでの、15層の保護膜が積層されてなる保護層11とされている。
As in the example shown in FIG. 2, the
保護層11は、透明電極層7側(図2中の裏面11bを参照)における酸化チタンの組成比(モル%)が30〜100モル%の範囲であることが好ましく、55〜100モル%の範囲であることがより好ましい。また、表面11a側における酸化シリコンの組成比が70〜100モル%の範囲であることが好ましい。保護層11の表面11a及び裏面11bにおける組成比を上記範囲とすることにより、透明電極層7と保護層11との屈折率の差を小さくするか、あるいは、屈折率の差をほぼ無くすことができる。
The
また、保護層11は、透明電極層7側における屈折率が1.9〜2.5の範囲であり、表面11a側における屈折率が1.4〜1.6の範囲であることがより好ましい。保護層11の表面11a及び裏面11bにおける屈折率を上記範囲とすることにより、上述したように、透明電極層7と保護層11との屈折率の差を小さくすることができる。また、保護層11の裏面11b側における屈折率は、透明電極層7をIZOから構成した場合には、このIZOと同じ2.1程度であることが好ましく、透明電極層7を酸化チタン系材料から構成した場合には、酸化チタンと同じ2.5程度とすることが、界面における反射を防止できる点からより好ましい。
Further, the
また、保護層11を上述したような積層膜から構成した場合には、下記表1に示すように、保護膜11Aから保護膜15Pまでの各膜における酸化シリコンと酸化チタンとの組成比を適性化することにより、膜厚t方向における屈折率勾配を適正に制御することができる。例えば、下記表1において、透明電極層7側の保護膜11Aにおいては、酸化チタンの組成比を63モル%として屈折率を2.1とし、IZOからなる透明電極層7の屈折率との差を無くしている。一方、保護層11の表面11a側である保護膜11Pにおいては、酸化シリコンの組成比を100モル%として屈折率を1.4とし、さらに、その間の保護膜11B〜11Nにおいては、酸化シリコンと酸化チタンの組成比を徐々に変化させている。これにより、保護層11は、膜厚t方向において、表面11aに向かうに従って屈折率が小さくなる膜となる。
When the
本発明においては、上述したような適正に制御された屈折率勾配を有し、膜内において光の干渉による減衰が生じるのが抑制された保護層11を備えることで、光取り出し効率に優れた発光素子1を実現することが可能となる。
In the present invention, the light extraction efficiency is excellent by providing the
また、保護層11は、図2に示す例のような積層膜の他、詳細な図示を省略するが、膜厚t方向で透明電極層7側から表面11a側に向かうに従って、酸化シリコンと酸化チタンとの組成比が連続的に変化する単層膜とすることができる。このような構成とした場合には、保護層11の膜内における屈折率の変化が滑らかになるので、膜内における光の反射が抑制され、光取り出し効率がさらに向上する。
In addition to the laminated film as shown in the example shown in FIG. 2, the
さらに、保護層11は、透明電極層7側(図2中の裏面11bを参照)における酸化ニオブの組成比が40〜100モル%の範囲であり、表面11a側における酸化シリコンの組成割合が60〜100モル%の範囲であることがより好ましい。
また、保護層11は、透明電極層7側(図2中の裏面11bを参照)における酸化タンタルの組成比が40〜100モル%の範囲であり、表面11a側における酸化シリコンの組成比が60〜100モル%の範囲であることがより好ましい。
また、保護層11は、透明電極層7側(図2中の裏面11bを参照)における酸化ジルコニウムの組成比が45〜100モル%の範囲であり、表面11a側における酸化シリコンの組成比が50〜100モル%の範囲であることがより好ましい。
Further, in the
Further, the
Further, in the
『正極及び負極』
(正極)
正極8は、上述の透明電極層7上に形成されるp型電極であり、図1(a)、(b)に示すように、p型半導体層6と接する透明電極層7上の一部において保護層11が除去された領域に、回路基板やリードフレーム等との電気接続のために設けられる。
正極8としては、Au、Al、Ni及びCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
"Positive electrode and negative electrode"
(Positive electrode)
The
As the
(負極)
負極9は、n型半導体層4をなす図示略のn型コンタクト層に接するように形成されるn型電極である。負極9を設ける際は、保護層11、透明電極層7、p型半導体層6、発光層5及びn型半導体層4の一部を除去して図示略のn型コンタクト層の露出領域を形成し、この上に負極9を形成する。
負極9としては、上述の正極8と同様、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
(Negative electrode)
The
As the
以上説明したような本発明に係る半導体発光素子1によれば、透明電極層7上に積層された保護層11が、少なくとも酸化シリコン及び酸化チタンからなるとともに、膜厚t方向で透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比が変化することにより、透明電極層7側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を有する構成なので、透明電極層7と保護層11との間の屈折率の差および保護層11と封止樹脂との間の屈折率の差を低減して界面における光の反射が抑制される。これにより、光取り出し効率が顕著に向上し、高い発光出力が得られる半導体発光素子1を提供することが可能となる。
According to the semiconductor
[半導体発光素子の製造方法]
本発明の半導体発光素子の製造方法は、上述した、図1(a)、(b)及び図2に示すような発光素子1を製造する方法であり、基板10上に、n型半導体層4、発光層5及びp型半導体層6を順次積層して積層半導体層20を形成する半導体層形成工程と、積層半導体層20に備えられるp型半導体層6の上に透明電極層7を形成する透明電極形成工程と、透明電極層7上に保護層11を積層する保護層形成工程を具備してなり、この保護層形成工程は、酸化シリコン(SiO2)からなるターゲット47A及び酸化チタン(TiO2)からなるターゲット47Bを使用したスパッタ法を用いるとともに(図3に示すスパッタ装置40を参照)、ターゲット47A、47Bの各々に印加するパワーを制御することで、膜厚t方向で透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、透明電極層7側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層11を形成する工程である。
また、本実施形態では、上記各工程に加え、さらに、バッファ層、下地層、電極(正極及び負極)を形成する工程が設けられた方法を例に説明する。
[Method for Manufacturing Semiconductor Light-Emitting Element]
The method for producing a semiconductor light emitting device of the present invention is a method for producing the
In the present embodiment, a method in which a step of forming a buffer layer, a base layer, and electrodes (a positive electrode and a negative electrode) is provided in addition to the above steps will be described as an example.
『バッファ層の形成』
図1(a)、(b)に示すような発光素子1を製造する工程においては、まず、基板10の表面に各種前処理を施した後、基板10を、例えば、図3に例示するようなスパッタ装置40のチャンバ41内に導入し、スパッタ法によって単結晶のAlNからなるバッファ層2を成膜する。この際の、基板10の表面の前処理方法としては、例えば、従来公知のRCA洗浄方法等の湿式処理や、プラズマ中に基板10の表面を曝す方法等を用いることができる。また、バッファ層2を基板10上に成膜する方法としては、スパッタ法の他、例えば、MOCVD法、パルスレーザーデポジション(PLD)法、パルス電子線堆積(PED)法等、従来公知の方法を適宜選択して用いることができる。
"Formation of buffer layer"
In the process of manufacturing the
『下地層の形成』
『半導体層形成工程』
次に、基板10上にバッファ層2が形成されたウェーハを、図示略のMOCVD装置内に導入し、バッファ層2上に下地層3を形成する(下地層の形成)。
そして、半導体層形成工程において、下地層3上に、n型半導体層4、発光層5及びp型半導体層6の各層を順次積層することにより、図1(a)、(b)に示すような積層半導体層20を形成する。
"Formation of underlayer"
"Semiconductor layer formation process"
Next, the wafer having the buffer layer 2 formed on the
Then, in the semiconductor layer forming step, the n-
MOCVD法によって窒化ガリウム系化合物半導体を形成する場合、キャリアガスとして水素(H2)又は窒素(N2)、III族原料であるGa源としてトリメチルガリウム(TMG)またはトリエチルガリウム(TEG)、Al源としてトリメチルアルミニウム(TMA)またはトリエチルアルミニウム(TEA)、In源としてトリメチルインジウム(TMI)またはトリエチルインジウム(TEI)、V族原料であるN源としてアンモニア(NH3)、ヒドラジン(N2H4)などが用いられる。また、ドーパントとしては、n型にはSi原料としてモノシラン(SiH4)またはジシラン(Si2H6)を、Ge原料としてゲルマンガス(GeH4)や、テトラメチルゲルマニウム((CH3)4Ge)やテトラエチルゲルマニウム((C2H5)4Ge)等の有機ゲルマニウム化合物を利用できる。 When a gallium nitride compound semiconductor is formed by MOCVD, hydrogen (H 2 ) or nitrogen (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source as a group III source, an Al source As trimethylaluminum (TMA) or triethylaluminum (TEA), trimethylindium (TMI) or triethylindium (TEI) as an In source, ammonia (NH 3 ) as an N source as a group V source, hydrazine (N 2 H 4 ), etc. Is used. In addition, as a dopant, for n-type, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germanium gas (GeH 4 ) or tetramethyl germanium ((CH 3 ) 4 Ge) is used as a Ge raw material. And organic germanium compounds such as tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
具体的には、まず、MOCVD装置の内部に供給する原料ガス及び有機金属原料を選択、調整することにより、下地層3上に、単結晶のAlXGa1―XN(0≦x≦1)からなるn型コンタクト層及びn型クラッド層を順次積層する。この際、上述したようなn型不純物(ドーパント)をMOCVD装置内に供給することにより、n型コンタクト層及びn型クラッド層にn型不純物をドープすることで、n型半導体層4を形成する。
Specifically, first, by selecting and adjusting a source gas and an organic metal source to be supplied to the inside of the MOCVD apparatus, a single crystal Al X Ga 1 -X N (0 ≦ x ≦ 1) is formed on the underlayer 3. The n-type contact layer and the n-type clad layer are sequentially laminated. At this time, the n-
次いで、n型半導体層4上に、障壁層及び井戸層を交互に積層することによって発光層5を形成する。このような発光層5を形成する場合には、例えば、SiドープのGaNからなる6層の障壁層と、ノンドープのIn0.2Ga0.8Nからなる5層の井戸層とを交互に積層して形成する方法とすることができる。
Next, the light emitting layer 5 is formed on the n-
次いで、発光層5上、つまり、発光層5の最上層となる障壁層上に、p型クラッド層及びp型コンタクト層からなるp型半導体層6を形成する。p型半導体層6を形成する際は、例えば、Al0.1Ga0.9Nからなるp型クラッド層を発光層5(最上層の障壁層)上に形成し、その上に、Al0.02Ga0.98Nからなるp型コンタクト層を形成する。また、この際、MOCVD装置2内にMg等のp型不純物を供給することにより、p型クラッド層及びp型コンタクト層にp型不純物をドープする。
Next, the p-
以上のような工程により、下地層3上に、n型半導体層4、発光層5及びp型半導体層6からなる積層半導体層20を形成する。
The laminated semiconductor layer 20 including the n-
『透明電極層形成工程』
次に、透明電極層形成工程においては、積層半導体層20を構成するp型半導体層6(p型コンタクト層)上に、透光性導電材料からなる透明電極層7を形成する。
具体的には、図1(a)、(b)に示すように、p型半導体層6を覆うように、IZOの他、ITO、IGO、ICO、AZO、GZO又は酸化チタン(TiO2)系材料等が少なくとも含まれる導電性材料を、この技術分野でよく知られた慣用の手段で成膜する。なお、この際、上記導電性材料に任意の不純物元素をドープしながら成膜を行うこともできる。また、このような透明電極層7を形成した後、さらに、合金化や透明化を目的とした熱アニールを施しても良い。
"Transparent electrode layer formation process"
Next, in the transparent electrode layer forming step, the
Specifically, as shown in FIGS. 1A and 1B, ITO, IGO, ICO, AZO, GZO, or titanium oxide (TiO 2 ) system in addition to IZO so as to cover the p-
また、本発明においては、上述したように、透明電極層7を、スパッタ法を用いて酸化チタン(TiO2)系材料から形成する際に、Nb、Ta、Mo、W、Te、Sb、Fe、Ru、Ge、Sn、Bi、Al、Hf、Si、Zr、Co、Cr、Ni、V、Mn、Re、Ce、Y、P及びBからなる群より選ばれる、少なくとも1種のドーパント元素を30質量%以下の割合で含有し、酸化チタン系材料からなるターゲットを用い、スパッタ雰囲気を、少なくとも0.1〜10体積%の酸素を含有し、残部が不活性ガスからなる雰囲気とし、0.01〜0.2nm/秒の成膜速度でスパッタ成膜した後、250℃以上の温度でアニールする方法を用いることがより好ましい。このような方法によって得られる透明電極層7は、シート抵抗が顕著に低減され、導電性及び透明性に優れた膜となるので、半導体層全体に広く電流を拡散させることができるので、光取り出し効率により優れる発光素子1を構成することが可能となる。
In the present invention, as described above, when the
また、透明電極層7を酸化チタン系材料から構成した場合には、保護層11の透明電極層7側、即ち裏面11bにおける酸化チタンの組成比を100モル%とすることで、透明電極層7と保護層11との間の屈折率の差を無くすことができる。これにより、透明電極層7と保護層11との界面における光の反射がさらに抑制され、光取り出し効率をより向上させることが可能となる。
Further, when the
『保護層形成工程』
次に、保護層形成工程においては、透明電極層7を覆うように保護層11を形成する。
具体的には、図2に示すように、透明電極層7の上に、酸化シリコン(SiO2)からなるターゲット47A及び酸化チタン(TiO2)からなるターゲット47Bを使用したスパッタ法を用い(図3に示すスパッタ装置40を参照)、ターゲット47A、47Bの各々に印加するパワーを制御して、膜厚t方向で透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、透明電極層7側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層11を形成する。
"Protective layer formation process"
Next, in the protective layer forming step, the
Specifically, as shown in FIG. 2, a sputtering method using a
「スパッタ装置」
本発明の製造方法においては、保護層11の成膜装置として、例えば、図3に示すようなスパッタ装置40を用いることができる。図3に例示するスパッタ装置40では、チャンバ41内にターゲットプレート43A、43B及びヒータ44が設けられ、このヒータ44に、保護層11を成膜するウェーハ(基板10上に透明電極層7までが形成されたウェーハ:図3中における符号Aを参照)が取り付けられる。また、ヒータ44には、マッチングボックス45を介して、基板に印加するバイアス電流が供給され、ターゲットプレート43A、43Bの各々には、マッチングボックス46を介して、ターゲット47A、43Bに印加するパワー電流が供給される。またさらに、チャンバ41内は、所定の組成のガスが充填されたスパッタ雰囲気とされている。そして、チャンバ41内でプラズマが発生することによってターゲット47Aをなす酸化シリコン材料と、ターゲット47Bをなす酸化チタン材料が叩き出され、ヒータ44に取り付けられたウェーハA上に保護層11が成膜される。
"Sputtering equipment"
In the manufacturing method of the present invention, for example, a
また、本発明の製造方法においては、保護層11をスパッタ法によって成膜する際のターゲットとして、上述したように、酸化シリコンからなるターゲット47A及び酸化チタンからなるターゲット47Bを使用する。本発明では、各々の材料からなるターゲット47A、47Bに対して印加するパワーを後述する条件で制御することにより、保護層11の組成比を変えながら成膜処理を行う。
Further, in the manufacturing method of the present invention, as described above, the
「成膜条件」
本発明の保護層形成工程においては、上述したように、透明電極層7側から表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることで、保護層11の膜厚t方向における屈折率勾配を適正に制御する。この際、保護層11の膜厚t方向で、裏面11b側から表面11a側に向かうに従い、酸化シリコンの組成比が増加するように、成膜時にターゲット47A、47Bの各々に印加するパワーを制御することで、保護層11の表面11a側に向かうに従って屈折率が漸次小さくなる屈折率勾配を設けることができる。
`` Film formation conditions ''
In the protective layer forming step of the present invention, as described above, the film thickness t direction of the
以下に、図2に示す例のような、積層膜からなる保護層11を、図3に例示するスパッタ装置40を用いて形成する場合の手順について説明する。図2に示す例の保護層11は、膜厚t方向で透明電極層7側から表面11a側に向かうに従って、酸化シリコンと酸化チタンとの組成比が段階的に変化する、保護膜11Aから保護膜11Pまでの15層の保護膜が積層されてなる。
Below, the procedure in the case of forming the
まず、基板10上に透明電極層7までが積層されたウェーハをスパッタ装置40のチャンバ41内に導入し、チャンバ41内を所定のガス組成からなるスパッタ雰囲気とする。この際のスパッタ雰囲気としては、酸素(O2)ガスを0〜20体積%の範囲で含有し、残部が不活性ガスからなる雰囲気とすることが好ましい。具体的には、スパッタ装置40のチャンバ41内に、例えば、不活性ガスとしてアルゴン(Ar)ガスを導入するとともに、チャンバ41における濃度が上記範囲となる量でO2ガスを導入する。本発明においては、スパッタ雰囲気を上記条件とすることで、保護層11の膜内における酸化シリコンと酸化チタンの組成比を適正に制御しながら、所望の屈折率勾配を設けることが可能となる。
First, a wafer in which up to the
次いで、酸化シリコンからなるターゲット47Aと、酸化チタンからなるターゲット47Bに対してパワーを印加するとともに、各々に印加するパワーを制御することで、膜厚t方向で組成比を段階的に変化させることにより、各々組成比の異なる保護膜11A〜11Pからなる積層膜として、保護層11を成膜する。
Next, power is applied to the
具体的には、上記した表1に例示する条件のように、ターゲット47A、47Bの各々に印加するパワーを0〜500Wの範囲内で変化させる制御を行なうことにより、それぞれ酸化シリコンと酸化チタンの組成比が異なる保護膜11A〜15Pを計15層積層する。この際、透明電極層7側、即ち裏面11b側の保護膜11Aにおいては、ターゲット47Bに印加するパワーを500Wにするとともに、ターゲット47Aに印加するパワーを64Wとすることにより、酸化チタンの組成比を63%として屈折率を2.1とする。あるいは、上記した表1中の参考例のように、ターゲット47Bに印加するパワーを500Wにするとともに、ターゲット47Aに印加するパワーを0Wとすることにより、酸化チタンの組成比を100モル%として屈折率を2.5とする。
これにより、透明電極層7をIZO(屈折率:2.1)や酸化チタン系材料(屈折率:約2.5)で構成した場合に、透明電極層7と保護層11との間の屈折率の差を小さくするいか、又は屈折率の差をほぼ無くすことができ、界面で光が反射して光取り出し効率が低下するのを防止することが可能となる。
Specifically, as in the conditions illustrated in Table 1 above, by controlling the power applied to each of the
Accordingly, when the
一方、保護層11の表面11a側である保護膜11Pにおいては、ターゲット47Aに印加するパワーを500Wにするとともに、ターゲット47Bに印加するパワーを0Wとすることにより、酸化シリコンの組成比を100%として屈折率を1.4とする。さらに、保護膜11Aと保護膜11Pの間の保護膜11B〜11Nにおいては、上記した表1に示すように、ターゲット47A、47Bに印加するパワーを段階的に変化させることにより、酸化シリコンと酸化チタンの組成比を段階的に変化させている。これにより、図4のグラフに示すように、保護層11は、膜厚t方向において、裏面11b側から表面11a側に向かうに従って屈折率が小さくなる屈折率勾配を有する膜となる。従って、膜の内部における反射が抑制された保護層11を形成することができ、光取り出し効率に優れた発光素子1を製造することが可能となる。
On the other hand, in the
なお、保護層11のスパッタ成膜速度は、0.1〜1nm/秒の範囲とすることが好ましい。保護層11の成膜速度を上記範囲とすることにより、膜内における酸化シリコンと酸化チタンの組成比を適正に制御しながら、所望の屈折率勾配を設けることが可能となる。保護層11の成膜速度が上記範囲よりも大きいと、組成比(屈折率勾配)の正確な制御が困難となり、また、上記範囲よりも遅い成膜速度の場合には生産性が低下する。
The sputter deposition rate of the
また、本発明においては、保護層11をスパッタ法によって成膜する際の、基板側(ウェーハA、基板10)に印加されるバイアス値については、特に限定されない。しかしながら、例えば、0〜100Wの範囲とすることが、保護層11の膜内における酸化シリコンと酸化チタンの組成比を適正に制御しながら、所望の屈折率勾配を設けることができる点から、より好ましい。
In the present invention, the bias value applied to the substrate side (wafer A, substrate 10) when the
また、本実施形態においては、保護層形成工程を、図2に示すような積層膜として保護層11を形成する方法を例に説明しているが、これには限定されない。例えば、ターゲット47A、47Bの各々に印加するパワーを連続的に変化させることにより、保護層11を、膜厚t方向で裏面11b側から表面11a側に向かうに従って、酸化シリコンと酸化チタンとの組成比を連続的に変化させながら、単層膜として形成することも可能である。このような方法で保護層11を形成した場合には、膜内における屈折率の変化が滑らかな保護層11が得られるので、光の減衰がさらに抑制され、光取り出し効率により優れた発光素子1を製造することが可能となる。
In the present embodiment, the protective layer forming step is described by taking a method of forming the
『電極の形成』
次に、保護層11の所定の位置をエッチング除去することで透明電極層7の一部を露出させ、この領域に正極(p型電極)8を形成し、さらに、積層半導体層20の所定の位置をエッチング除去することでn型半導体層4に露出領域4cを形成し、この露出領域4cに負極(n型電極)9を形成する。
“Formation of electrodes”
Next, a part of the
具体的には、図1(a)、(b)に示すように、まず、保護層11の表面にマスクパターンを形成し、ドライエッチング等の方法によって保護層11の所定の位置を除去することで、透明電極層7の正極形成領域7Aを露出させる。
次いで、透明電極層7の表面7a側から順に、例えば、Ti、Al及びAuの各材料を従来公知の方法で積層することにより、詳細な図示を省略する3層構造の正極8を形成することができる。
Specifically, as shown in FIGS. 1A and 1B, first, a mask pattern is formed on the surface of the
Next, in order from the surface 7a side of the
次に、負極9を形成する際は、まず、基板10上に形成された保護層11、透明電極層7及び積層半導体層20の一部をドライエッチング等の方法によって除去することにより、n型半導体層4に備えられる図示略のn型コンタクト層の一部を露出させる。そして、この露出領域4c上に、例えば、露出領域4cの表面側から順に、Ni、Al、Ti、及びAuの各材料を従来公知の方法で積層することにより、詳細な図示を省略する4層構造の負極9を形成することができる。
Next, when forming the
『素子の分割(チップ化)』
次に、上述のような工程によって得られたウェーハを、基板10の裏面を研削及び研磨してミラー状の面とした後、例えば、350μm角の正方形に切断することにより、チップ状の発光素子1とすることができる。
“Division of devices (chips)”
Next, the wafer obtained by the above-described steps is ground and polished on the back surface of the
以上説明したような、本発明に係る半導体発光素子1の製造方法によれば、透明電極層7上に保護層11を積層する保護層形成工程が、酸化シリコンからなるターゲット47A及び酸化チタンからなるターゲット47Bを使用したスパッタ法を用いるとともに、ターゲット47A、47Bの各々に印加するパワーを制御することで、膜厚t方向で透明電極層7側の裏面11bから表面11a側に向かうに従って酸化シリコンと酸化チタンとの組成比を変化させることにより、裏面11b側から表面11a側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら保護層11を形成する方法なので、透明電極層7と保護層11との間の屈折率の差及び保護層11と封止樹脂との間の屈折率の差を低減できる。これにより、透明電極層7と保護層11との界面及びおよび保護層11と封止樹脂との界面における光の反射を抑制できるので、光取り出し効率に優れ、高い発光効率を有する半導体発光素子1を製造することが可能となる。
According to the manufacturing method of the semiconductor
[ランプ]
本発明のランプは、本発明の半導体発光素子が用いられてなるものである。
本発明のランプとしては、例えば、本発明の半導体発光素子と蛍光体とを組み合わせてなるものを挙げることができる。半導体発光素子と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来から、半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本発明のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
[lamp]
The lamp of the present invention uses the semiconductor light emitting device of the present invention.
As a lamp | ramp of this invention, the thing formed by combining the semiconductor light-emitting device of this invention and fluorescent substance can be mentioned, for example. A lamp in which a semiconductor light emitting element and a phosphor are combined can have a configuration well known to those skilled in the art by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a semiconductor light emitting element and a phosphor has been known, and such a technique can be employed in the lamp of the present invention without any limitation. .
図5は、本発明に係る半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図5に示すランプ80は、砲弾型のものであり、図1(a)、(b)に示す発光素子1が用いられている(図2も参照)。図5に示すように、発光素子1の正極8がワイヤー83で2本のフレーム81、82の内の一方(図5ではフレーム81)に接着され、発光素子1の負極9がワイヤー84で他方のフレーム82に接合されることにより、発光素子1が実装されている。また、発光素子1の周囲は、透明な樹脂からなるモールド85で封止されている。
FIG. 5 is a schematic view schematically showing an example of a lamp configured using the semiconductor light emitting device according to the present invention. A
本発明のランプは、本発明の半導体発光素子1が用いられてなるものであるので、優れた発光特性を備えたものとなる。
なお、本発明のランプは、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
Since the lamp of the present invention is formed by using the semiconductor
Note that the lamp of the present invention can be used for any purpose such as a bullet type for general use, a side view type for portable backlight use, and a top view type used for a display.
次に、本発明の半導体発光素子及びその製造方法、並びにランプに関し、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。 Next, the semiconductor light-emitting device, the manufacturing method thereof, and the lamp of the present invention will be described in more detail with reference to examples and comparative examples, but the present invention is not limited to these examples.
[実施例1]
本実施例においては、以下に説明するような手順により、半導体発光素子のサンプルを作製した(図1(a)、(b)及び図2等を参照)
まず、サファイアからなり、(0001)C面からなる主面を有する基板10を準備した。そして、基板10の主面上に、RFスパッタ法を用いて単結晶構造を有するAlNからなる厚さ50nmのバッファ層2を形成した。この際、スパッタ装置としては、高周波式の電源を備え、ターゲット内でマグネットの位置を動かすことが可能な機構を有するものを使用した。
[Example 1]
In this example, a sample of a semiconductor light emitting device was manufactured by the procedure described below (see FIGS. 1A, 1B, 2 and the like).
First, a
次いで、バッファ層2上に、減圧MOCVD法を用いてIII族窒化物半導体からなる下地層3を形成した。この際、まず、バッファ層2が形成された基板10をスパッタ装置から取り出し、MOCVD装置の反応炉内に導入した。そして、反応炉内へのアンモニアガスの流通を続けながら、水素雰囲気中において基板10の温度を1120℃に昇温させた後、反応炉内へのトリメチルガリウム(TMG)の供給を開始し、バッファ層2上に、アンドープのGaNからなる下地層3を、膜厚が3μmとなるまでエピタキシャル成長させた。
Next, an underlayer 3 made of a group III nitride semiconductor was formed on the buffer layer 2 by using a low pressure MOCVD method. At this time, first, the
次いで、下地層3の形成に引き続き、同じMOCVD装置を用いて、GaNからなるn型コンタクト層を形成した。この際、n型コンタクト層にはSiをドープし、また、結晶成長は、Siのドーパント原料としてSiH4を流通させた以外は、下地層3と同じ条件によって行った。そして、次いで、n型コンタクト層上に、同じMOCVD装置を用いてn型クラッド層を積層することにより、n型半導体層4を形成した。
Next, following the formation of the underlayer 3, an n-type contact layer made of GaN was formed using the same MOCVD apparatus. At this time, the n-type contact layer was doped with Si, and the crystal growth was performed under the same conditions as the underlayer 3 except that SiH 4 was circulated as a Si dopant material. Then, an n-
次いで、上記手順で作製したn型半導体層4上に、同じMOCVD装置を用いて発光層5を積層した。本実施例で形成した発光層5は、GaNからなる障壁層と、Ga0.85In0.15Nからなる井戸層とから構成される多重量子井戸構造を有する。このような発光層5の形成にあたっては、n型半導体層4に備えられるn型クラッド層上に、まず、障壁層を形成し、この障壁層上に、Ga0.85In0.15Nからなる井戸層を形成した。このような積層手順を5回繰り返した後、5番目に積層した井戸層上に、6番目の障壁層を形成し、多重量子井戸構造を有する発光層5の両側に障壁層を配した構造とした。
Subsequently, the light emitting layer 5 was laminated | stacked on the n-
次いで、上記工程に引き続き、同じMOCVD装置を用いて、4層のノンドープのAl0.06Ga0.94Nと3層のMgをドープしたGaNよりなるp型クラッド層を成膜した。そして、さらにその上に、膜厚が200nmのMgドープGaNからなるp型コンタクト層を成膜し、p型半導体層6とした。
このようにして、下地層3上に、n型半導体層4、発光層5及びp型半導体層6の各層をこの順で積層し、積層半導体層20を形成した。
Subsequently, using the same MOCVD apparatus as described above, a p-type cladding layer made of GaN doped with four layers of non-doped Al 0.06 Ga 0.94 N and three layers of Mg was formed. Further, a p-type contact layer made of Mg-doped GaN having a film thickness of 200 nm was formed thereon to form a p-
In this way, the n-
次に、上記手順で得られたウェーハ(半導体積層基板)を用いて、以下に示す手順で、半導体発光素子の一種である発光ダイオード(LED)を作製した。
まず、公知のスパッタ法を用いて、p型半導体層6上にIZO材料からなる導電材料膜を積層し、220nmの膜厚を有する透明電極層7を形成した。
Next, using the wafer (semiconductor laminated substrate) obtained by the above procedure, a light emitting diode (LED), which is a kind of semiconductor light emitting device, was produced according to the following procedure.
First, a conductive material film made of an IZO material was laminated on the p-
次に、透明電極層7を覆うように保護層11を形成した。具体的には、まず、基板10上に透明電極層7までが積層されたウェーハを、スパッタ装置40(図3を参照)のチャンバ41内に導入し、チャンバ41内を、酸素(O2)ガスを10体積%の範囲で含有するArガス雰囲気とした。
次いで、酸化シリコンからなるターゲット47Aと、酸化チタンからなるターゲット47Bに対してパワーを印加するとともに、各々に印加するパワーを上記した表1に示すように制御しながら、膜厚t方向で組成比を段階的に変化させることにより、各々組成比の異なる保護膜11A〜11Pを順次積層した。
Next, the
Next, while applying power to the
次いで、公知のフォトリソグラフィー技術により、保護層11の一部を除去して透明電極層7の表面を露出させ、この位置にTi、Pt及びAuを順次積層することにより、3層構造の正極8を形成した。この際、正極8を、直径が90μmの円形状として形成した。
そして、保護層11、透明電極層7及び積層半導体層20の一部にドライエッチングを施して除去することにより、n型コンタクト層が露出した露出領域4cを設けた。そして、露出領域4cに、Ni及びAuの各層を順次積層することにより、図1(a)、(b)に示すような正極9を形成した。
Next, a part of the
Then, the exposed
次いで、各電極が形成されたウェーハの基板10の裏面側を研削及び研磨してミラー状の面とした後、このウェーハを240μm×600μm角の長方形のチップに切断してLED(発光ダイオード)のチップ(半導体発光素子1)とした。
そして、図5に示すように、上記チップを、正極8及び負極9が上側になるようにリードフレーム81上に載置し、金線でリードフレームに結線することによってランプ80を作製した。
Next, after grinding and polishing the back side of the
And as shown in FIG. 5, the said chip | tip was mounted on the
そして、上記方法で作製したランプ80のp側(正極8)及びn側(負極9)の電極間に20mAの順方向電流を流した際の発光出力Po(mW)を測定するとともに、この際の駆動電圧(Vf)を測定し、結果を下記表2に示した。
Then, while measuring the light emission output Po (mW) when a forward current of 20 mA was passed between the p-side (positive electrode 8) and n-side (negative electrode 9) electrodes of the
[実施例2]
本実施例においては、保護層形成工程において、保護層を以下に示す条件で、組成比を膜厚方向で連続的に変化させながら形成した点を除き、その他の手順については上記実施例1と同じ条件として発光素子を作製した。
[Example 2]
In this example, in the protective layer forming step, the protective layer was formed under the following conditions while the composition ratio was continuously changed in the film thickness direction, and other procedures were the same as those in Example 1 above. A light emitting element was manufactured under the same conditions.
本実施例では、酸化シリコンからなるターゲット47Aと、酸化チタンからなるターゲット47Bの各々に印加するパワーを連続的に変化させることにより、保護層11を、膜厚t方向で裏面11b側から表面11a側に向かうに従って、酸化シリコンと酸化チタンとの組成比を連続的に変化させながら、単層膜として形成した。そして、上記実施例1と同様の手順でチップ状の発光素子1とし、さらに、この発光素子1を用いて図5に示すようなランプ80を作製した。
In this example, the power applied to each of the
そして、上記実施例1と同様、作製したランプ80のp側(正極8)及びn側(負極9)の電極間に20mAの順方向電流を流した際の発光出力Po(mW)を測定するとともに、この際の駆動電圧(Vf)を測定し、結果を下記表2に示した。
Then, as in Example 1 above, the light emission output Po (mW) when a forward current of 20 mA was passed between the p-side (positive electrode 8) and n-side (negative electrode 9) electrodes of the produced
[実施例3]
本実施例においては、透明電極層形成工程において、透明電極層を、以下に示す条件で酸化チタン系材料から形成し、保護膜11Aの酸化チタンの組成比を100%とし、膜厚t方向で組成比を段階的に変化させ、保護膜11Pの酸化シリコンの組成比を100%とした保護層11を形成した点を除き、その他の手順については上記実施例1と同じ条件として発光素子を作製した。
[Example 3]
In the present embodiment, in the transparent electrode layer forming step, the transparent electrode layer is formed from a titanium oxide-based material under the following conditions, the composition ratio of titanium oxide in the
本実施例では、基板10上に積層半導体層20までを積層したウェーハをスパッタ装置のチャンバ内に導入し、p型半導体層6側がチャンバ内に露出するように、基板10側をヒータに取り付けた。そして、6質量%のNbをドーパントとして含有する酸化チタン製ターゲット(株式会社豊島製作所製)を、ターゲットプレート上に載置した。また、チャンバ内のスパッタリング雰囲気は、酸素を0.8体積%で含有するアルゴンガス雰囲気とした。また、プラズマを発生させるため、ターゲット側(ターゲットプレート側)に2000Wのパワーを印加するとともに、ウェーハ(基板10)側には0Wのバイアスを印加した。そして、予め確認した成膜速度データに基づいて各種条件を設定することにより、成膜速度を0.2nm/秒に設定し、p型半導体層6上に、膜厚が250nmとされたNbドープの酸化チタン膜を成膜した。次いで、スパッタ装置のチャンバ内を窒素雰囲気に入れ替えた後、上記手順で成膜された酸化チタン膜に、350℃の温度で120秒のアニール処理を施すことにより、p型半導体層6上に、Nbドープの酸化チタン系材料からなる透明電極層11を形成した。
そして、上記実施例1と同様の手順でチップ状の発光素子1とし、さらに、この発光素子1を用いて図5に示すようなランプ80を作製した。
In the present embodiment, a wafer in which up to the laminated semiconductor layer 20 is laminated on the
And it was set as the chip-like
そして、上記実施例1と同様、作製したランプ80のp側(正極8)及びn側(負極9)の電極間に20mAの順方向電流を流した際の発光出力Po(mW)を測定するとともに、この際の駆動電圧(Vf)を測定し、結果を下記表2に示した。
Then, as in Example 1 above, the light emission output Po (mW) when a forward current of 20 mA was passed between the p-side (positive electrode 8) and n-side (negative electrode 9) electrodes of the produced
[比較例]
比較例においては、透明電極層上の保護膜として酸化シリコンを形成し、屈折率勾配の設けられていない従来の構成とした点を除き、上記実施例1と同様の方法で半導体発光素子のチップを作製し、上記同様、このチップを用いてランプを作製した。
[Comparative example]
In the comparative example, the chip of the semiconductor light emitting device was formed in the same manner as in Example 1 except that silicon oxide was formed as a protective film on the transparent electrode layer and the conventional configuration was provided with no refractive index gradient. A lamp was manufactured using this chip as described above.
そして、上記同様、作製したランプのp側(正極)及びn側(負極)の電極間に20mAの順方向電流を流した際の発光出力Po(mW)を測定するとともに、この際の駆動電圧(Vf)を測定し、結果を下記表2に示した。 Then, similarly to the above, the light emission output Po (mW) when a forward current of 20 mA was passed between the p-side (positive electrode) and n-side (negative electrode) electrodes of the produced lamp was measured, and the driving voltage at this time (Vf) was measured and the results are shown in Table 2 below.
上記実施例及び比較例における保護層並びに透明電極層の仕様、発光出力(Po)並びに駆動電圧(Vf)の測定結果を下記表2に示す。 The specifications of the protective layer and the transparent electrode layer, the light emission output (Po), and the measurement result of the drive voltage (Vf) in the above Examples and Comparative Examples are shown in Table 2 below.
[評価結果]
表2に示すように、本発明に係る発光素子の構成を備えた実施例1〜3のサンプルは、順方向電球(I)20mAにおける発光出力(Po)が全て19mW以上となり、高い発光出力が得られた。実施例1〜3のサンプルは、上記結果により、光取り出し効率が高く、発光特性に優れていることが確認できた。
なお、保護層において、酸化シリコンと酸化チタンの組成比を膜厚方向で連続的に変化させることにより、屈折率勾配を連続的に制御して形成した実施例2においても、実施例1と同様、高い発光出力が得られることが確認できた。また、透明電極層を、スパッタ法を用いて酸化チタン系材料から形成した実施例3においては、透明電極層のシート抵抗が低減されて導電性に優れた膜となっていることから、積層半導体層全体に広く電流を拡散させることができ、さらに発光出力が向上していることが確認できた。
[Evaluation results]
As shown in Table 2, the samples of Examples 1 to 3 having the configuration of the light emitting element according to the present invention all have a light emission output (Po) in a forward light bulb (I) of 20 mA of 19 mW or more, and a high light emission output. Obtained. From the above results, it was confirmed that the samples of Examples 1 to 3 had high light extraction efficiency and excellent light emission characteristics.
Note that Example 2 formed by continuously controlling the refractive index gradient by changing the composition ratio of silicon oxide and titanium oxide continuously in the film thickness direction in the protective layer is the same as Example 1. It was confirmed that a high light emission output was obtained. In Example 3 in which the transparent electrode layer was formed from a titanium oxide-based material using a sputtering method, the sheet resistance of the transparent electrode layer was reduced and the film was excellent in conductivity. It was confirmed that the current could be diffused widely throughout the layer, and that the light emission output was further improved.
これに対して、保護層に屈折率勾配を設けていない従来の構成とされた比較例のサンプルでは、発光出力(Po)が17.5mWであり、上記実施例1〜3のサンプルに比べて低出力となっている。
比較例のサンプルは、透明電極層と保護層との間の屈折率の差が大きいため、これらの界面において光の反射が生じ、素子内部に光が閉じ込められてしまったものと考えられる。またさらに、比較例のサンプルは、保護層の膜厚方向において屈折率勾配が設けられていないことから、膜内において光の干渉が生じ、光取り出し効率が低くなっていることから、発光出力が劣っているものと考えられる。
On the other hand, in the sample of the comparative example having a conventional configuration in which the refractive index gradient is not provided in the protective layer, the light emission output (Po) is 17.5 mW, which is compared with the samples of Examples 1 to 3 above. The output is low.
In the sample of the comparative example, since the difference in refractive index between the transparent electrode layer and the protective layer is large, it is considered that light is reflected at these interfaces and the light is confined inside the device. Furthermore, since the sample of the comparative example has no refractive index gradient in the thickness direction of the protective layer, light interference occurs in the film, and the light extraction efficiency is low. It is considered inferior.
上記実施例の結果により、本発明の半導体発光素子が、透明電極層と保護層との間の屈折率の差が小さく抑制されているとともに、保護層の膜内における屈折率が適正に制御され、光取り出し効率に優れ、高い発光出力が得られることが明らかである。 According to the results of the above examples, the semiconductor light-emitting device of the present invention has the refractive index difference between the transparent electrode layer and the protective layer suppressed to be small, and the refractive index in the protective layer film is appropriately controlled. It is clear that the light extraction efficiency is excellent and a high light emission output can be obtained.
1…半導体発光素子(発光素子)、10…基板、4…n型半導体層、5…発光層、6…p型半導体層、7…透明電極層、11…保護層、11a…表面(保護層)、20…積層半導体層、40…スパッタ装置、47A…ターゲット(酸化シリコン:SiO2からなるターゲット)、47B…ターゲット(酸化チタン:TiO2からなるターゲット)、80…ランプ、t…膜厚(保護層)
DESCRIPTION OF
Claims (16)
前記積層半導体層に備えられる前記p型半導体層の上に形成された透明電極層と、
前記透明電極層上に積層された保護層と、を具備してなり、
前記保護層は、酸化シリコン(SiO2)及び酸化チタン(TiO2)からなるとともに、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比が変化することにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を有することを特徴とする半導体発光素子。 A laminated semiconductor layer sequentially laminated on the substrate, and comprising an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer;
A transparent electrode layer formed on the p-type semiconductor layer provided in the laminated semiconductor layer;
A protective layer laminated on the transparent electrode layer,
The protective layer is made of silicon oxide (SiO 2 ) and titanium oxide (TiO 2 ), and the composition ratio of the silicon oxide and the titanium oxide changes in the film thickness direction from the transparent electrode layer side to the surface side. Thus, the semiconductor light emitting device has a refractive index gradient in which the refractive index gradually decreases from the transparent electrode layer side toward the surface side.
前記積層半導体層に備えられる前記p型半導体層の上に透明電極層を形成する透明電極形成工程と、
前記透明電極層上に保護層を積層する保護層形成工程を具備してなり、
前記保護層形成工程は、酸化シリコン(SiO2)からなるターゲット及び酸化チタン(TiO2)からなるターゲットを使用したスパッタ法を用いるとともに、前記ターゲットの各々に印加するパワーを制御することで、膜厚方向で前記透明電極層側から表面側に向かうに従って前記酸化シリコンと前記酸化チタンとの組成比を変化させることにより、前記透明電極層側から表面側に向けて屈折率が漸次小さくなる屈折率勾配を設けながら前記保護層を形成することを特徴とする半導体発光素子の製造方法。 A semiconductor layer forming step of sequentially stacking an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate to form a stacked semiconductor layer;
A transparent electrode forming step of forming a transparent electrode layer on the p-type semiconductor layer provided in the laminated semiconductor layer;
Comprising a protective layer forming step of laminating a protective layer on the transparent electrode layer;
The protective layer forming step uses a sputtering method using a target made of silicon oxide (SiO 2 ) and a target made of titanium oxide (TiO 2 ), and controls the power applied to each of the targets, The refractive index gradually decreases from the transparent electrode layer side to the surface side by changing the composition ratio of the silicon oxide and the titanium oxide as it goes from the transparent electrode layer side to the surface side in the thickness direction. A method for manufacturing a semiconductor light emitting device, comprising forming the protective layer while providing a gradient.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010020243A JP2011159801A (en) | 2010-02-01 | 2010-02-01 | Semiconductor light-emitting element, method of manufacturing the same, and lamp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010020243A JP2011159801A (en) | 2010-02-01 | 2010-02-01 | Semiconductor light-emitting element, method of manufacturing the same, and lamp |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011159801A true JP2011159801A (en) | 2011-08-18 |
Family
ID=44591499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010020243A Pending JP2011159801A (en) | 2010-02-01 | 2010-02-01 | Semiconductor light-emitting element, method of manufacturing the same, and lamp |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011159801A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255003B1 (en) | 2011-11-02 | 2013-04-19 | 주식회사 퀀텀디바이스 | Light emitting device and manufacturing method thereof |
| WO2015161961A1 (en) * | 2014-04-24 | 2015-10-29 | Osram Opto Semiconductors Gmbh | Light emitting semiconductor component |
| CN107527976A (en) * | 2016-06-21 | 2017-12-29 | 三星电子株式会社 | Semiconductor light-emitting apparatus and its manufacture method |
| JPWO2017051872A1 (en) * | 2015-09-25 | 2018-07-12 | 積水化学工業株式会社 | Method for manufacturing connection structure, conductive particles, conductive film, and connection structure |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222375A (en) * | 1990-01-26 | 1991-10-01 | Sharp Corp | light emitting diode array |
| JP2005297241A (en) * | 2004-04-07 | 2005-10-27 | Ricoh Opt Ind Co Ltd | Light irradiation optical device functioning as light emitting source and its manufacturing method |
| JP2007220970A (en) * | 2006-02-17 | 2007-08-30 | Showa Denko Kk | LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, AND LAMP |
| JP2008084824A (en) * | 2006-03-20 | 2008-04-10 | Kanagawa Acad Of Sci & Technol | Manufacturing method of conductor |
| JP2008227502A (en) * | 2007-03-13 | 2008-09-25 | Cree Inc | Graded dielectric layer |
| WO2009072365A1 (en) * | 2007-12-07 | 2009-06-11 | Idemitsu Kosan Co., Ltd. | Amorphous transparent conductive film for gallium nitride compound semiconductor light-emitting device |
-
2010
- 2010-02-01 JP JP2010020243A patent/JP2011159801A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222375A (en) * | 1990-01-26 | 1991-10-01 | Sharp Corp | light emitting diode array |
| JP2005297241A (en) * | 2004-04-07 | 2005-10-27 | Ricoh Opt Ind Co Ltd | Light irradiation optical device functioning as light emitting source and its manufacturing method |
| JP2007220970A (en) * | 2006-02-17 | 2007-08-30 | Showa Denko Kk | LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, AND LAMP |
| JP2008084824A (en) * | 2006-03-20 | 2008-04-10 | Kanagawa Acad Of Sci & Technol | Manufacturing method of conductor |
| JP2008227502A (en) * | 2007-03-13 | 2008-09-25 | Cree Inc | Graded dielectric layer |
| WO2009072365A1 (en) * | 2007-12-07 | 2009-06-11 | Idemitsu Kosan Co., Ltd. | Amorphous transparent conductive film for gallium nitride compound semiconductor light-emitting device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101255003B1 (en) | 2011-11-02 | 2013-04-19 | 주식회사 퀀텀디바이스 | Light emitting device and manufacturing method thereof |
| WO2013066087A1 (en) * | 2011-11-02 | 2013-05-10 | 주식회사 퀀텀디바이스 | Light-emitting device and method for manufacturing same |
| WO2015161961A1 (en) * | 2014-04-24 | 2015-10-29 | Osram Opto Semiconductors Gmbh | Light emitting semiconductor component |
| JPWO2017051872A1 (en) * | 2015-09-25 | 2018-07-12 | 積水化学工業株式会社 | Method for manufacturing connection structure, conductive particles, conductive film, and connection structure |
| CN107527976A (en) * | 2016-06-21 | 2017-12-29 | 三星电子株式会社 | Semiconductor light-emitting apparatus and its manufacture method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101427390B (en) | Manufacturing method of gallium nitride-based compound semiconductor light-emitting element, gallium nitride-based compound semiconductor light-emitting element, and lamp | |
| US8502254B2 (en) | Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp | |
| CN102484177B (en) | Manufacturing method of semiconductor light-emitting element, lamp, electronic device, and mechanical device | |
| US20120097922A1 (en) | Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus | |
| JP2005277374A (en) | Group III nitride compound semiconductor light emitting device and method of manufacturing the same | |
| WO2011108484A1 (en) | Method for manufacturing semiconductor light emitting element, semiconductor light emitting element, lamp, electronic device and mechanical apparatus | |
| JP5648510B2 (en) | Group III nitride semiconductor light emitting device manufacturing method | |
| WO2011162332A1 (en) | Method for manufacturing semiconductor light emitting element, semiconductor light emitting element, electronic device, and machine device | |
| US7982232B2 (en) | Semiconductor light-emitting device, manufacturing method thereof, and lamp | |
| JP2011086613A (en) | Method of manufacturing transparent conductive film, method of manufacturing semiconductor light emitting element, semiconductor light emitting device, lamp, transparent conductive substrate, transparent conductive substrate, and electronic apparatus | |
| JP2011159801A (en) | Semiconductor light-emitting element, method of manufacturing the same, and lamp | |
| JP2012084667A (en) | Compound semiconductor light-emitting element, method of manufacturing the same, lamp, electronic device, and mechanical apparatus | |
| WO2010100900A1 (en) | Group iii nitride semiconductor light-emitting element and method for manufacturing the same, and lamp | |
| US8124992B2 (en) | Light-emitting device, manufacturing method thereof, and lamp | |
| JP2011082248A (en) | Semiconductor light emitting element and method of manufacturing the same, and lamp | |
| JP5246079B2 (en) | Manufacturing method of semiconductor device | |
| JP5246081B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP5429196B2 (en) | Template substrate for semiconductor light emitting device, semiconductor light emitting device and method for manufacturing the same, lamp, electronic device, and mechanical device | |
| JP2009155672A (en) | Group III nitride semiconductor manufacturing method, group III nitride semiconductor light emitting device manufacturing method, group III nitride semiconductor manufacturing apparatus, group III nitride semiconductor and group III nitride semiconductor light emitting device, and lamp | |
| JP5636693B2 (en) | Manufacturing method of semiconductor device | |
| JP2012028495A (en) | Semiconductor light-emitting element manufacturing method and semiconductor light-emitting element, lamp, electronic equipment and machinery | |
| JP5648446B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP2011222599A (en) | Semiconductor light-emitting element, manufacturing method of semiconductor light-emitting element, lamp, electronic equipment and mechanical device | |
| JP5353827B2 (en) | Semiconductor light emitting device manufacturing method, semiconductor light emitting device, lamp, electronic device, and mechanical device | |
| JP5304605B2 (en) | Semiconductor light emitting device manufacturing method, lamp, electronic device, and mechanical device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121019 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |