JP2011249674A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法 Download PDFInfo
- Publication number
- JP2011249674A JP2011249674A JP2010123207A JP2010123207A JP2011249674A JP 2011249674 A JP2011249674 A JP 2011249674A JP 2010123207 A JP2010123207 A JP 2010123207A JP 2010123207 A JP2010123207 A JP 2010123207A JP 2011249674 A JP2011249674 A JP 2011249674A
- Authority
- JP
- Japan
- Prior art keywords
- film
- active layer
- layer
- channel protective
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
Landscapes
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
【解決手段】薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、ゲート電極を覆って基板上に第1の絶縁膜を形成し、第1の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第2の絶縁膜を形成して、第1の絶縁膜、酸化物半導体膜および第2の絶縁膜からなる積層体を得る工程と、積層体の第1の絶縁膜、酸化物半導体膜および第2の絶縁膜をパターニングして、それぞれゲート絶縁層、活性層およびチャネル保護層を形成する工程と、ソース電極およびドレイン電極を形成する工程とを有する。第1の絶縁膜、酸化物半導体膜および第2の絶縁膜は、大気に曝されることなく連続して形成される。
【選択図】図3
Description
また、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)等の平面薄型画像表示装置(Flat Panel Display:FPD)のスイッチング素子として、電界効果型トランジスタのうち、薄膜トランジスタ(以下、TFTともいう)が用いられている。FPDに用いられるTFTは、ガラス基板上に活性層として非晶質シリコン薄膜または多結晶シリコン薄膜が形成されている。
また、FPDについて、より一層の薄型化、軽量化、耐破損性が要求されており、ガラス基板の替わりに軽量で可撓性のある樹脂製の基板を用いることも検討されている。このため、低温での成膜が可能な非晶質酸化物半導体、例えば、In−Ga−Zn−O系のアモルファス酸化物を用いたTFTの開発が活発に行われている(例えば、特許文献1、2参照)。
また、特許文献1において、薄膜デバイスの積層構造は、ゲート金属膜と、第1絶縁体としてのゲート絶縁膜と、酸化物半導体膜と、ソース・ドレイン金属膜と、第2絶縁体としての保護絶縁膜とをこの順に成膜することにより形成されるものである。この薄膜デバイスの積層構造を形成する際、ゲート絶縁膜の成膜後に、酸化性処理と、酸化物半導体膜の成膜とを大気に曝すことなく、この順で連続して行う。
この電界効果型トランジスタは、例えば、ゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、水素原子を含むガス(ただし、水蒸気を除く)と酸素ガスとを成膜装置内に所定の分圧で導入しながら、アモルファス酸化物からなるチャネル層を形成する工程等により製造される。
また、前記ソース電極および前記ドレイン電極を形成する工程は、前記基板上に導電膜を形成し、前記導電膜上にレジストパターンを形成し、酸のエッチング液を用いて、前記チャネル保護層をエッチングストッパとして前記導電膜をエッチングする工程を備えることが好ましい。
さらにまた、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、背圧が10×10−4Pa以下で形成されることが好ましい。
また、前記第2の絶縁膜は、酸素ガスとアルゴンの混合比が0.1%以上10%未満の条件で形成されることが好ましい。
また、前記第2の絶縁膜は、Gaの酸化物膜からなり、前記チャネル保護層を形成する工程は、前記Gaの酸化物膜を形成する工程と、この前記Gaの酸化物膜上にレジスト膜を形成する工程と、前記レジスト膜において少なくとも前記チャネル領域の一部をパターン部とし、それ以外の部分を非パターン部とする工程と、アルカリ溶液を用いて前記非パターン部を除去してパターン形成する工程とを備え、前記パターン形成工程において、前記非パターン部を除去する際に前記非パターン部の下の前記Gaの酸化物膜が前記アルカリ溶液により除去されて前記チャネル保護層が形成されることが好ましい。
また、前記活性層上に前記チャネル保護層を介在させて前記ソース電極および前記ドレイン電極が形成されていることが好ましい。
また、前記活性層は、非晶質半導体を主成分とすることが好ましく、この場合、前記活性層は、In、GaおよびZnを含むアモルファス酸化物半導体で構成されることが好ましい。
図1は、本発明の第1の実施形態に係る薄膜トランジスタを示す模式的断面図である。
基板12に、ガラスを用いる場合、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。なお、基板12に、ソーダライムガラスを用いる場合には、シリカ等のバリアコートを施したものを使用することが好ましい。
また、基板12に、有機材料を用いた場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等が優れていることが好ましい。
可撓性基板を構成する有機系基板としては、例えば、飽和ポリエステル(PET)系樹脂基板、ポリエチレンナフタレート(PEN)樹脂基板、架橋フマル酸ジエステル系樹脂基板、ポリカーボネート(PC)系樹脂基板、ポリエーテルスルフォン(PES)樹脂基板、ポリスルフォン(PSF,PSU)樹脂基板、ポリアリレート(PAR)樹脂基板、環状ポリオレフィン(COP,COC)樹脂基板、セルロース系樹脂基板、ポリイミド(PI)樹脂基板、ポリアミドイミド(PAI)樹脂基板、マレイミド−オレフィン樹脂基板、ポリアミド(PA)樹脂基板、アクリル系樹脂基板、フッ素系樹脂基板、エポキシ系樹脂基板、シリコーン系樹脂フィルム基板、ポリベンズアゾール系樹脂基板、エピスルフィド化合物による基板、液晶ポリマー(LCP)基板、シアネート系樹脂基板、芳香族エーテル系樹脂基板が用いられる。
基板12にプラスチックフィルム等を用いた場合、電気絶縁性が不十分であれば、絶縁層を形成して用いられる。
透湿防止層(ガスバリア層)の材料としては、窒化珪素、酸化珪素、酸化アルミニウム等の無機物が好適に用いられる。さらには、アクリル樹脂やエポキシ樹脂等の有機膜との交互積層の構造としてもよい。透湿防止層(ガスバリア層)は、例えば、高周波スパッタ法等により形成することができる。
ゲート絶縁層16の厚さは、10nm〜10μmが好ましい。ゲート絶縁層16は、リーク電流を減らすため、電圧耐性を上げるために、ある程度膜厚を厚くする必要がある。しかしながら、ゲート絶縁層16の膜厚を厚くすると、トランジスタ10の駆動電圧の上昇を招く。このため、ゲート絶縁層16の厚さは、無機絶縁体の場合、50nm〜1000nmであることがより好ましく、高分子絶縁体の場合、0.5μm〜5μmであることがより好ましい。
なお、HfO2のような高誘電率絶縁体をゲート絶縁層16に用いた場合、膜厚を厚くしても、低電圧でのトランジスタの駆動が可能であるため、ゲート絶縁層16には、高誘電率絶縁体を用いることが特に好ましい。
ソース電極22およびドレイン電極24としては、TFT特性の信頼性という観点から、MoまたはMo合金を用いることが好ましい。なお、ソース電極22およびドレイン電極24の厚さは、例えば、10nm〜1000nmである。
なお、ソース電極22およびドレイン電極24の構成する上述の組成の導電膜の形成方法は特に限定されるものではない。上述の組成の導電膜は、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等を用いて形成される。
そして、フォトリソグラフィー法を用いてMo膜もしくはMo合金膜またはアモルファスITO膜にレジストパターンを形成し、酸のエッチング液により、Mo膜もしくはMo合金膜またはアモルファスITO膜をエッチングしてソース電極22およびドレイン電極24を形成する。
また、ソース電極22およびドレイン電極24にアモルファスITO膜を用いる場合、エッチング液として、シュウ酸が用いられる。このシュウ酸としては、例えば、関東化学社製のITO−06Nが用いられる。
なお、活性層18は、その厚さが、1nm〜100nmであることが好ましく、より好ましくは2.5nm〜50nmである。
また、活性層18を構成するIn−Ga−Zn−O系のアモルファス酸化物膜を、単にIGZO膜ともいう。
なお、図2(a)〜(c)に示す領域D1はチャネル保護層20に対応するものであり、図2(a)、(b)に示す領域D2は活性層18に対応するものであり、図2(a)〜(c)に示す領域D3はゲート絶縁層16に対応するものである。
図2(a)、(b)に示す曲線Aは、本実施形態のトランジスタ10の水素濃度プロファイルの一例を示すものであり、後述する実施例1のトランジスタの測定結果を示すものである。また、図2(c)に示す曲線Eは、本実施形態のトランジスタ10の微分値の一例を示すものであり、後述する実施例1のトランジスタの測定結果を示すものである。なお、水素濃度は、SIMS(二次イオン質量分析法)により求めることができる。
なお、図2(a)、(b)に示す曲線Bは、従来のトランジスタの水素濃度の一例を示すものであり、後述する比較例1のトランジスタの水素濃度を示すものである。従来のトランジスタにおいては、領域D1(チャネル保護層)および領域D2(活性層)内の水素濃度は、領域D1(チャネル保護層)から領域D2(活性層)に向かって減少しているものの極値がない。
なお、図2(c)の曲線Fは、従来のトランジスタの微分値の一例を示すものであり、後述する比較例1のトランジスタの微分値を示すものである。従来のトランジスタでは、例えば、図2(c)の曲線Fに示すように、界面α近傍において水素濃度プロファイルの微分値は負から正に変化するが、界面α近傍における微分値の差が8.59×1019であり、微分値の差が小さい。なお、微分値の差が1×1020以上であると、閾値のシフトが抑制される。
この酸化物半導体材料による調整手段においては、例えば、一般的にSnO2系酸化物半導体は、In2O3系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
なお、チャネル保護層20は、厚さが1nm〜100nmであることが好ましく、より好ましくは5nm〜10nmである。
本実施形態の平坦化層26は、例えば、感光性アクリル樹脂が窒素雰囲気で加熱硬化処理されて形成されたものである。この感光性アクリル樹脂は、例えば、JSR社製 PC405Gが用いられる。
まず、基板12として、例えば、無アルカリガラス板を用意する。
次に、基板12に対して、例えば、純水で15分、アセトンで15分、純水で15分の順で超音波洗浄を行なう。
次に、モリブデン膜上にレジスト膜(図示せず)を形成し、フォトリソグラフィー法を用い、所定のパターンに露光し、現像することによりレジストパターンを形成する。
次に、酸のエッチング液として、例えば、燐硝酢酸水を用いて、モリブデン膜をエッチングする。その後、レジスト膜を剥離する。これにより、図3(a)に示すように、モリブデンからなるゲート電極14が基板12の表面12aに形成される。
なお、DCスパッタは、ターゲットにInGaZnO4の組成を有する多結晶焼結体を用い、スパッタガスにArガスとO2ガスを用いて行う。この場合、例えば、Arガスの流量が97sccm、O2ガスの流量が4.2sccm、ArガスとO2ガス導入時の圧力が0.37Paである。
なお、RFスパッタは、ターゲットに酸化ガリウム(Ga2O3)を用い、スパッタガスにArガスとO2ガスを用いて行う。この場合、例えば、Arガスの流量が97sccm、O2ガスの流量が5.0sccm、ArガスとO2ガス導入時の圧力が0.4Paである。
次に、露光後のレジスト膜40の非パターン部44を、現像液に、例えば、アルカリ溶液として水酸化テトラメチルアンモニウム水溶液を用いて除去する。このアルカリ溶液としては、例えば、TMAH2.38%(商品名、多摩化学工業社製)が用いられる。
なお、レジスト膜は、IGZO膜17において活性層18のチャネル領域C(図1参照)に相当する部分にパターン部を形成することができれば、ポジ型でもネガ型でもよい。
なお、DCマグネトロンスパッタは、例えば、スパッタガスにArガスを用い、成膜圧力を0.2Paで行う。
次に、モリブデン膜21の表面21aに、レジスト膜(図示せず)を形成し、フォトリソグラフィー法により、例えば、図1に示すソース電極22およびドレイン電極24が得られるパターンに露光して現像し、レジストパターンを形成する。
そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成する。次に、例えば、温度180℃で、ポストベークを1時間行う。これにより、平坦化層26が形成される。以上のようにして、図1に示すトランジスタ10を形成することができる。
また、Ga酸化物膜(第2の絶縁膜)19は、酸素ガスとアルゴンガスの混合比が0.1%以上10%未満の条件で形成されることが好ましい。
図4は、本発明の第2の実施形態に係る薄膜トランジスタを示す模式的断面図である。
なお、本実施形態においては、図1に示す第1の実施形態のトランジスタ10と同一構成物には同一符号を付して、その詳細な説明は省略する。
さらには、本実施形態のトランジスタ10aにおいては、図2(c)に示される曲線Eのように、チャネル保護層28と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上である。しかも、活性層18内の水素濃度は1021atoms/cm3以上である。
図5(a)〜(f)は、本発明の第2の実施形態に係る薄膜トランジスタの製造方法を工程順に示す模式的断面図である。
なお、トランジスタ10aの製造方法において、図3(a)〜(g)に示す第1の実施形態のトランジスタ10の製造方法と同じ工程については、その詳細な説明は省略する。
本実施形態においては、図5(a)、(b)に示す工程は、第1の実施形態の図3(a)、(b)に示す工程と同様の製造方法であるため、その詳細な説明は省略する。このため、図5(c)の工程から説明する。
次に、露光後のレジスト膜40aの非パターン部44aを、現像液に、例えば、アルカリ溶液として水酸化テトラメチルアンモニウム水溶液を用いて除去する。このアルカリ溶液としては、例えば、TMAH2.38%(商品名、多摩化学工業社製)が用いられる。
次に、第1の実施形態と同様にして、図5(e)に示すように、チャネル保護層28を覆うようにしてゲート絶縁層16の表面16aにモリブデン膜21を形成し、その後、図5(f)に示すように、チャネル保護層28を介在させてソース電極22およびドレイン電極24を形成する。次に、第1の実施形態と同様にして、平坦化層26を形成する。以上のようにして図4に示すトランジスタ10aを形成することができる。
このため、本実施形態においても、SiO2膜15、IGZO膜17およびGa酸化物膜19を、大気開放することなく、すなわち、真空を破ることなく、その順で基板12上に連続して形成することにより、活性層18とチャネル保護層28との界面に不純物が入ることが抑制されて、活性層18における水分、酸素、不純物等の影響を抑制することができ、閾値のシフトが抑制される。これにより、良好な特性を持つトランジスタ10aを再現性よく、かつ高い歩留まりで形成することができる。このように、信頼性に優れたトランジスタ10aを得ることができる。
さらには、本実施形態においても、図2(c)に示す曲線Eと同様に、チャネル保護層28と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上、すなわち、界面近傍における微分値の極小値γ1と微分値の極大値γ2との差が1×1020以上となる。
また、本実施形態のトランジスタ10の製造方法により、水素を添加するために、特別な工程がなくとも、活性層18内の水素濃度を、1021atoms/cm3以上とすることもできる。このように、本実施形態においては、工程数を減らすことができ、工程を簡略化することができる。これにより、トランジスタ10の製造コストも低減することができ、トランジスタ10も安価にできる。
また、トランジスタ10aの製造工程においても、レジスト膜の形成、レジストパターン形成、各種膜の形成、平坦化層26の形成は、いずれも温度が200℃以下でなされる。このように、各工程が温度200℃以下でなされるため、PET、PEN等の耐熱性が低い基板12を用いることができる。これにより、可撓性を有するトランジスタを得ることができる。
図6は、本発明の第3の実施形態に係る薄膜トランジスタを示す模式的断面図である。
なお、本実施形態においては、図1に示す第1の実施形態のトランジスタ10と同一構成物には同一符号を付して、その詳細な説明は省略する。
さらには、本実施形態のトランジスタ10bにおいても、図2(c)に示される曲線Eのように、チャネル保護層20と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上である。活性層18内の水素濃度も1021atoms/cm3以上である。
図7は、本発明の第4の実施形態に係る薄膜電界効果型トランジスタを示す模式的断面図である。
なお、本実施形態においては、図6に示す第3の実施形態のトランジスタ10bと同一構成物には同一符号を付して、その詳細な説明は省略する。
さらには、本実施形態のトランジスタ10cにおいても、図2(c)に示される曲線Eのように、チャネル保護層28と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上である。活性層18内の水素濃度も1021atoms/cm3以上である。
本実施例においては、以下に示す実施例1のトランジスタおよび比較例1のトランジスタを作製し、各実施例1のトランジスタ、および比較例1のトランジスタについて経時変化を評価した。
実施例1のトランジスタは、図1に示す第1の実施形態のトランジスタ10と同じ構成であり、図3(a)〜(g)に示す上述の第1の実施形態のトランジスタ10の製造方法により製造されたものである。
比較例1のトランジスタは、図8(g)に示すトランジスタ100と同じ構成であり、図8(a)〜(g)に示す製造方法により製造されたものである。なお、図8(g)に示すトランジスタ100は、図1に示すトランジスタ10と製造方法以外は同様の構成である。
図3(a)に示すように、この基板12上にゲート電極14を以下のようにして形成した。まず、DCマグネトロンスパッタ法により、スパッタガスにArガスを用い、Arガスの流量が15sccm、Arガス導入時の圧力が0.2Paの条件で、厚さが40nmのモリブデン膜を基板12上に形成した。そして、このモリブデン膜にフォトリソグラフィー法を用いてレジストパターンを形成し、Mo用エッチャントTSL(林純薬工業(株)製)を用いて、液温が25℃の条件でモリブデン膜をエッチングしてゲート電極14を形成した。
次に、露光後のレジスト膜40の非パターン部44を、TMAH2.38%(商品名、多摩化学工業社製)を用いて除去し、その後、パターン部42も除去して図3(d)に示すチャネル保護層20を形成した。
次に、酸のエッチング液(Mo用エッチャントTSL(林純薬工業(株)製)を用いて、液温が25℃の条件で、モリブデン膜21をエッチングし、図3(g)に示すソース電極22およびドレイン電極24を形成した。
実施例1のトランジスタについて、SIMSを用いて水素濃度を測定したところ、上述の図2(a)〜(c)に示す曲線A、曲線Eの結果が得られた。
次に、IGZO膜17の表面17aにフォトリソグラフィー法を用いてレジストパターンを形成した。そして、シュウ酸水(ITO−06N(関東化学社製))を用いて、液温35℃で、IGZO膜17をエッチングし、図8(b)に示す活性層18を形成した。
次に、実施例1のトランジスタの製造方法と同様にして、図8(e)に示すモリブデン膜21を形成し、その後、図8(f)に示すソース電極22およびドレイン電極24を形成した。
次に、実施例1のトランジスタの製造方法と同様にして、図8(g)に示す平坦化層26を形成する。このようにして、比較例1のトランジスタを得た。比較例1のトランジスタについて、SIMSを用いて水素濃度を測定したところ、上述の図2(a)〜(c)に示す曲線B、曲線Fの結果が得られた。
また、下記表1に示す2週間後の閾値および1ヶ月後の閾値も、それぞれ、100mm□内の9点について、Vds(ソースドレイン間電圧)を10Vとして、Vg(ゲート電圧)を−10V〜+15Vまで掃引して求めた値の平均値である。
一方、比較例1のトランジスタは、閾値の変化が大きく、時間経過とともに閾値がマイナス側にシフトし、長期信頼性が低い。これは比較例1のトランジスタが、実施例1のトランジスタとは異なり、活性層となるIGZO膜と、チャネル保護層となるGa酸化物膜とを真空を破ることなく連続して形成していないために、活性層の表面に汚染不純物が混入したためと考えられる。
12 基板
14 ゲート電極
16 ゲート絶縁膜
18 活性層
20、28 チャネル保護膜
22 ソース電極
24 ドレイン電極
26 平坦化層
Claims (12)
- 基板上に、少なくともゲート電極、ゲート絶縁層、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護層、ソース電極、およびドレイン電極が設けられた薄膜トランジスタの製造方法であって、
前記基板上に前記ゲート電極を形成する工程と、
前記ゲート電極を覆って前記基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜上に第2の絶縁膜を形成して、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜からなる積層体を得る工程と、
前記積層体の前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜をパターニングして、それぞれ前記ゲート絶縁層、前記活性層および前記チャネル保護層を形成する工程と、
前記ソース電極および前記ドレイン電極を形成する工程とを有し、
前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、大気に曝されることなく連続して形成されることを特徴とする薄膜トランジスタの製造方法。 - 前記チャネル保護層、前記活性層および前記ゲート絶縁層を形成する工程は、前記積層体の前記第2の絶縁膜をパターニングして前記チャネル保護層を形成する工程と、前記第1の絶縁膜をパターニングして前記ゲート絶縁層を形成する工程と、前記酸化物半導体膜をパターニングして前記活性層を形成する工程とを備える請求項1に記載の薄膜トランジスタの製造方法。
- 前記ソース電極および前記ドレイン電極を形成する工程は、前記基板上に導電膜を形成し、前記導電膜上にレジストパターンを形成し、酸のエッチング液を用いて、前記チャネル保護層をエッチングストッパとして前記導電膜をエッチングする工程を備える請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、スパッタ法により形成される請求項1〜3のいずれか1項に記載の薄膜トランジスタの製造方法。
- 前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、背圧が10×10−4Pa以下で形成される請求項4に記載の薄膜トランジスタの製造方法。
- 前記第2の絶縁膜は、酸素ガスとアルゴンの混合比が0.1%以上10%未満の条件で形成される請求項4または5に記載の薄膜トランジスタの製造方法。
- 前記第2の絶縁膜は、Gaの酸化物膜からなり、
前記チャネル保護層を形成する工程は、前記Gaの酸化物膜を形成する工程と、この前記Gaの酸化物膜上にレジスト膜を形成する工程と、前記レジスト膜において少なくとも前記チャネル領域の一部をパターン部とし、それ以外の部分を非パターン部とする工程と、アルカリ溶液を用いて前記非パターン部を除去してパターン形成する工程とを備え、
前記パターン形成工程において、前記非パターン部を除去する際に前記非パターン部の下の前記Gaの酸化物膜が前記アルカリ溶液により除去されて前記チャネル保護層が形成される請求項2〜6のいずれか1項に記載の薄膜トランジスタの製造方法。 - 基板上に、少なくともゲート電極、ゲート絶縁層、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護層、ソース電極、およびドレイン電極が設けられた薄膜トランジスタであって、
前記活性層上に前記チャネル保護層が形成されており、
前記チャネル保護層および前記活性層内の水素濃度は、前記チャネル保護層から前記活性層に向かって減少しており、前記チャネル保護層と前記活性層との前記界面近傍の水素濃度プロファイルは、極小値および極大値を有し、
前記チャネル保護層と前記活性層との界面近傍において前記水素濃度プロファイルの微分値は負から正に変化するとともに、前記界面近傍における前記微分値の差は1×1020以上であることを特徴とする薄膜トランジスタ。 - 前記活性層内の前記水素濃度は、1021atoms/cm3以上である請求項8に記載の薄膜トランジスタ。
- 前記活性層上に前記チャネル保護層を介在させて前記ソース電極および前記ドレイン電極が形成されている請求項8または9に記載の薄膜トランジスタ。
- 前記活性層は、非晶質半導体を主成分とする請求項8〜10のいずれか1項に記載の薄膜トランジスタ。
- 前記活性層は、In、GaおよびZnを含むアモルファス酸化物半導体で構成される請求項11に記載の薄膜トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010123207A JP2011249674A (ja) | 2010-05-28 | 2010-05-28 | 薄膜トランジスタおよびその製造方法 |
| KR1020110049988A KR101792258B1 (ko) | 2010-05-28 | 2011-05-26 | 박막 트랜지스터 및 그 제조 방법 |
| TW100118451A TWI517409B (zh) | 2010-05-28 | 2011-05-26 | 薄膜電晶體及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010123207A JP2011249674A (ja) | 2010-05-28 | 2010-05-28 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011249674A true JP2011249674A (ja) | 2011-12-08 |
Family
ID=45414534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010123207A Abandoned JP2011249674A (ja) | 2010-05-28 | 2010-05-28 | 薄膜トランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2011249674A (ja) |
| KR (1) | KR101792258B1 (ja) |
| TW (1) | TWI517409B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149965A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014154672A (ja) * | 2013-02-07 | 2014-08-25 | Toppan Printing Co Ltd | 薄膜トランジスタとその製造方法及び画像表示装置 |
| JP2014175464A (ja) * | 2013-03-08 | 2014-09-22 | Fujifilm Corp | 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置 |
| JP2014175463A (ja) * | 2013-03-08 | 2014-09-22 | Fujifilm Corp | 薄膜トランジスタを備えた半導体装置の製造方法 |
| JP2016082198A (ja) * | 2014-10-22 | 2016-05-16 | 日本放送協会 | 薄膜トランジスタおよびその製造方法 |
| US9437745B2 (en) | 2012-01-26 | 2016-09-06 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JP2017152656A (ja) * | 2016-02-26 | 2017-08-31 | Tianma Japan株式会社 | イメージセンサおよびその製造方法 |
| WO2017150115A1 (ja) * | 2016-02-29 | 2017-09-08 | 住友金属鉱山株式会社 | 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ |
| JP2018050029A (ja) * | 2016-09-14 | 2018-03-29 | Tianma Japan株式会社 | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
| JP2018050030A (ja) * | 2016-09-14 | 2018-03-29 | Tianma Japan株式会社 | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102071768B1 (ko) * | 2016-05-09 | 2020-01-31 | 한양대학교 산학협력단 | 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터 |
| KR102308097B1 (ko) | 2017-04-24 | 2021-10-05 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| KR102217043B1 (ko) | 2018-10-30 | 2021-02-18 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141119A (ja) * | 2006-12-05 | 2008-06-19 | Canon Inc | 酸化物半導体を用いた表示装置及びその製造方法 |
| WO2010024279A1 (ja) * | 2008-08-29 | 2010-03-04 | 株式会社アルバック | 電界効果型トランジスタの製造方法及び製造装置 |
| JP2010056546A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010067648A (ja) * | 2008-09-08 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタ及びその製造方法 |
| JP2010080936A (ja) * | 2008-08-28 | 2010-04-08 | Canon Inc | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ |
| JP2010118407A (ja) * | 2008-11-11 | 2010-05-27 | Idemitsu Kosan Co Ltd | エッチング耐性を有する薄膜トランジスタ、及びその製造方法 |
-
2010
- 2010-05-28 JP JP2010123207A patent/JP2011249674A/ja not_active Abandoned
-
2011
- 2011-05-26 TW TW100118451A patent/TWI517409B/zh active
- 2011-05-26 KR KR1020110049988A patent/KR101792258B1/ko active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008141119A (ja) * | 2006-12-05 | 2008-06-19 | Canon Inc | 酸化物半導体を用いた表示装置及びその製造方法 |
| JP2010056546A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2010080936A (ja) * | 2008-08-28 | 2010-04-08 | Canon Inc | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ |
| WO2010024279A1 (ja) * | 2008-08-29 | 2010-03-04 | 株式会社アルバック | 電界効果型トランジスタの製造方法及び製造装置 |
| JP2010067648A (ja) * | 2008-09-08 | 2010-03-25 | Fujifilm Corp | 薄膜電界効果型トランジスタ及びその製造方法 |
| JP2010118407A (ja) * | 2008-11-11 | 2010-05-27 | Idemitsu Kosan Co Ltd | エッチング耐性を有する薄膜トランジスタ、及びその製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9559213B2 (en) | 2011-12-23 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2013149965A (ja) * | 2011-12-23 | 2013-08-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9831352B2 (en) | 2012-01-26 | 2017-11-28 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| US9577113B2 (en) | 2012-01-26 | 2017-02-21 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| US9437745B2 (en) | 2012-01-26 | 2016-09-06 | Sharp Kabushiki Kaisha | Semiconductor device and method for manufacturing same |
| JP2014154672A (ja) * | 2013-02-07 | 2014-08-25 | Toppan Printing Co Ltd | 薄膜トランジスタとその製造方法及び画像表示装置 |
| JP2014175463A (ja) * | 2013-03-08 | 2014-09-22 | Fujifilm Corp | 薄膜トランジスタを備えた半導体装置の製造方法 |
| JP2014175464A (ja) * | 2013-03-08 | 2014-09-22 | Fujifilm Corp | 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置 |
| JP2016082198A (ja) * | 2014-10-22 | 2016-05-16 | 日本放送協会 | 薄膜トランジスタおよびその製造方法 |
| JP2017152656A (ja) * | 2016-02-26 | 2017-08-31 | Tianma Japan株式会社 | イメージセンサおよびその製造方法 |
| WO2017150115A1 (ja) * | 2016-02-29 | 2017-09-08 | 住友金属鉱山株式会社 | 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ |
| JP2018050029A (ja) * | 2016-09-14 | 2018-03-29 | Tianma Japan株式会社 | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
| JP2018050030A (ja) * | 2016-09-14 | 2018-03-29 | Tianma Japan株式会社 | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
| JP7030285B2 (ja) | 2016-09-14 | 2022-03-07 | 天馬微電子有限公司 | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
| JP7055285B2 (ja) | 2016-09-14 | 2022-04-18 | 天馬微電子有限公司 | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101792258B1 (ko) | 2017-11-20 |
| KR20110131120A (ko) | 2011-12-06 |
| TW201218384A (en) | 2012-05-01 |
| TWI517409B (zh) | 2016-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011249674A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US8513661B2 (en) | Thin film transistor having specified transmittance to light | |
| JP4982620B1 (ja) | 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ | |
| JP5496745B2 (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
| JP5345349B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5322530B2 (ja) | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ | |
| JP5258475B2 (ja) | 薄膜電界効果型トランジスタ | |
| JP5371467B2 (ja) | 電界効果型トランジスタ及び電界効果型トランジスタの製造方法 | |
| JP5431859B2 (ja) | 発光装置 | |
| JP5339792B2 (ja) | 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置 | |
| JP5647860B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR101132989B1 (ko) | 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법 | |
| JP2010186861A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP5274165B2 (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP5523896B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5523897B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP5844030B2 (ja) | 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法 | |
| JP5548500B2 (ja) | 薄膜電界効果型トランジスタの製造方法 | |
| JP6209918B2 (ja) | 薄膜トランジスタ、及び薄膜トランジスタの製造方法 | |
| JP2010045159A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| JP2010073880A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 | |
| WO2025084065A1 (ja) | 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット | |
| JP2010045243A (ja) | 薄膜電界効果型トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20141205 |