[go: up one dir, main page]

JP2011249674A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2011249674A
JP2011249674A JP2010123207A JP2010123207A JP2011249674A JP 2011249674 A JP2011249674 A JP 2011249674A JP 2010123207 A JP2010123207 A JP 2010123207A JP 2010123207 A JP2010123207 A JP 2010123207A JP 2011249674 A JP2011249674 A JP 2011249674A
Authority
JP
Japan
Prior art keywords
film
active layer
layer
channel protective
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010123207A
Other languages
English (en)
Inventor
Naoki Koito
直希 小糸
Yoshihiro Aburaya
吉宏 油屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010123207A priority Critical patent/JP2011249674A/ja
Priority to KR1020110049988A priority patent/KR101792258B1/ko
Priority to TW100118451A priority patent/TWI517409B/zh
Publication of JP2011249674A publication Critical patent/JP2011249674A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】信頼性および再現性が優れるとともに、歩留まりが高く生産性が優れた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、ゲート電極を覆って基板上に第1の絶縁膜を形成し、第1の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第2の絶縁膜を形成して、第1の絶縁膜、酸化物半導体膜および第2の絶縁膜からなる積層体を得る工程と、積層体の第1の絶縁膜、酸化物半導体膜および第2の絶縁膜をパターニングして、それぞれゲート絶縁層、活性層およびチャネル保護層を形成する工程と、ソース電極およびドレイン電極を形成する工程とを有する。第1の絶縁膜、酸化物半導体膜および第2の絶縁膜は、大気に曝されることなく連続して形成される。
【選択図】図3

Description

本発明は、薄膜トランジスタおよびその製造方法に関し、特に、信頼性および再現性が優れるとともに、歩留まりが高く生産性が優れた薄膜トランジスタおよびその製造方法に関する。
現在、薄膜トランジスタ、特に、電界効果型トランジスタは、半導体メモリ集積回路、高周波信号増幅素子等として広く用いられている。
また、液晶表示装置(LCD)、エレクトロルミネッセンス表示装置(EL)、フィールドエミッションディスプレイ(FED)等の平面薄型画像表示装置(Flat Panel Display:FPD)のスイッチング素子として、電界効果型トランジスタのうち、薄膜トランジスタ(以下、TFTともいう)が用いられている。FPDに用いられるTFTは、ガラス基板上に活性層として非晶質シリコン薄膜または多結晶シリコン薄膜が形成されている。
上述の非晶質シリコン薄膜または多結晶シリコン薄膜を活性層に用いるTFTは、比較的高温の熱工程を要する。このため、ガラス基板は用いることができるものの、耐熱性が低い樹脂製の基板を用いることは困難である。
また、FPDについて、より一層の薄型化、軽量化、耐破損性が要求されており、ガラス基板の替わりに軽量で可撓性のある樹脂製の基板を用いることも検討されている。このため、低温での成膜が可能な非晶質酸化物半導体、例えば、In−Ga−Zn−O系のアモルファス酸化物を用いたTFTの開発が活発に行われている(例えば、特許文献1、2参照)。
特許文献1には、第1絶縁体と、少なくともZn、Ga、Inのうちの何れか一元素を含む非晶質酸化物である酸化物半導体膜と、第2絶縁体とをこの順に有する積層構造を備え、酸化物半導体膜により活性層が構成された薄膜デバイスが開示されている。この特許文献1において、酸化物半導体膜は、第1絶縁体との界面に位置する部分である第1界面層と、第2絶縁体との界面に位置する部分である第2界面層とのうちの少なくとも何れか一方の酸素空孔密度が酸化物半導体膜において第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さい。また、特許文献1には、第1界面層及び第2界面層の酸素空孔密度がバルク層の酸素空孔密度よりも小さいことが開示されている。
さらに、特許文献1においては、第1絶縁体上に酸化物半導体膜を形成する工程と酸化物半導体膜上に第2絶縁体を形成する工程とを行うことにより、第1絶縁体、酸化物半導体膜及び第2絶縁体を含む積層構造を備え、酸化物半導体膜により活性層が構成された薄膜デバイスを製造する方法が開示されている。この特許文献1において、第1絶縁体、第2絶縁体及び酸化物半導体膜の成膜工程とは別に、酸化性処理を行うことにより、酸化物半導体膜において、前記第1絶縁体との界面に位置する部分である第1界面層と、第2絶縁体との界面に位置する部分である第2界面層とのうちの少なくとも何れか一方の酸素空孔密度を、酸化物半導体膜において第1及び第2界面層以外の部分であるバルク層の酸素空孔密度よりも小さくしている。
また、特許文献1において、薄膜デバイスの積層構造は、ゲート金属膜と、第1絶縁体としてのゲート絶縁膜と、酸化物半導体膜と、ソース・ドレイン金属膜と、第2絶縁体としての保護絶縁膜とをこの順に成膜することにより形成されるものである。この薄膜デバイスの積層構造を形成する際、ゲート絶縁膜の成膜後に、酸化性処理と、酸化物半導体膜の成膜とを大気に曝すことなく、この順で連続して行う。
特許文献2には、In又はZnを含むアモルファス酸化物膜のチャネル層を有する電界効果型トランジスタにおいて、アモルファス酸化物膜が1016/cm以上1020/cm以下の水素原子又は重水素原子を含有する電界効果型トランジスタが開示されている。
この電界効果型トランジスタは、例えば、ゲート電極を形成する工程と、ゲート絶縁層を形成する工程と、ソース電極及びドレイン電極を形成する工程と、水素原子を含むガス(ただし、水蒸気を除く)と酸素ガスとを成膜装置内に所定の分圧で導入しながら、アモルファス酸化物からなるチャネル層を形成する工程等により製造される。
特開2008−42088号公報 特開2007−103918号公報
APPLIED PHYSICS LETTERS 90, 192101 2007 APPLIED PHYSICS LETTERS 92, 072104 2008
特許文献1においては、活性層を構成する酸化物半導体膜の成膜後、大気開放した後に、所望の形状にパターニングする。この場合、活性層のバックチャネルは大気に曝されたり、パターニングの際にエッチング液等に曝される。このため、バックチャネルは、水分の吸着、酸素吸着、または汚染不純物元素の混入の虞があるという問題がある。このように、バックチャネル表面に酸素、水分等が吸着した場合、トランジスタ特性が変化することが知られている(非特許文献1、2参照)。このことから、特許文献1には、信頼性および再現性が劣るという問題点がある。
また、特許文献2は、1016/cm以上1020/cm以下の水素原子又は重水素原子のアモルファス酸化物膜を有し、これにより、ヒステリシスを低減している。しかしながら、特許文献2においては、アモルファス酸化物膜(チャネル層)に水素を添加するために、水素原子を含むガス(ただし、水蒸気を除く)と酸素ガスとを成膜装置内に所定の分圧で導入する必要があり工程が煩雑になるとともに、工程数が増加するという問題点がある。
本発明の目的は、前記従来技術に基づく問題点を解消し、信頼性および再現性が優れるとともに、歩留まりが高く生産性が優れた薄膜トランジスタおよびその製造方法を提供することにある。
上記目的を達成するために、本発明の第1の態様は、基板上に、少なくともゲート電極、ゲート絶縁層、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護層、ソース電極、およびドレイン電極が設けられた薄膜トランジスタの製造方法であって、前記基板上に前記ゲート電極を形成する工程と、前記ゲート電極を覆って前記基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜上に第2の絶縁膜を形成して、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜からなる積層体を得る工程と、前記積層体の前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜をパターニングして、それぞれ前記ゲート絶縁層、前記活性層および前記チャネル保護層を形成する工程と、前記ソース電極および前記ドレイン電極を形成する工程とを有し、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、大気に曝されることなく連続して形成されることを特徴とする薄膜トランジスタの製造方法を提供するものである。
本発明においては、前記チャネル保護層、前記活性層および前記ゲート絶縁層を形成する工程は、前記積層体の前記第2の絶縁膜をパターニングして前記チャネル保護層を形成する工程と、前記第1の絶縁膜をパターニングして前記ゲート絶縁層を形成する工程と、前記酸化物半導体膜をパターニングして前記活性層を形成する工程とを備えることが好ましい。
また、前記ソース電極および前記ドレイン電極を形成する工程は、前記基板上に導電膜を形成し、前記導電膜上にレジストパターンを形成し、酸のエッチング液を用いて、前記チャネル保護層をエッチングストッパとして前記導電膜をエッチングする工程を備えることが好ましい。
さらに、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、スパッタ法により形成されることが好ましい。
さらにまた、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、背圧が10×10−4Pa以下で形成されることが好ましい。
また、前記第2の絶縁膜は、酸素ガスとアルゴンの混合比が0.1%以上10%未満の条件で形成されることが好ましい。
また、前記第2の絶縁膜は、Gaの酸化物膜からなり、前記チャネル保護層を形成する工程は、前記Gaの酸化物膜を形成する工程と、この前記Gaの酸化物膜上にレジスト膜を形成する工程と、前記レジスト膜において少なくとも前記チャネル領域の一部をパターン部とし、それ以外の部分を非パターン部とする工程と、アルカリ溶液を用いて前記非パターン部を除去してパターン形成する工程とを備え、前記パターン形成工程において、前記非パターン部を除去する際に前記非パターン部の下の前記Gaの酸化物膜が前記アルカリ溶液により除去されて前記チャネル保護層が形成されることが好ましい。
本発明の第2の態様は、基板上に、少なくともゲート電極、ゲート絶縁層、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護層、ソース電極、およびドレイン電極が設けられた薄膜トランジスタであって、前記活性層上に前記チャネル保護層が形成されており、前記チャネル保護層および前記活性層内の水素濃度は、前記チャネル保護層から前記活性層に向かって減少しており、前記チャネル保護層と前記活性層との前記界面近傍の水素濃度プロファイルは、極小値および極大値を有し、前記チャネル保護層と前記活性層との界面近傍において前記水素濃度プロファイルの微分値は負から正に変化するとともに、前記界面近傍における前記微分値の差は1×1020以上であることを特徴とする薄膜トランジスタを提供するものである。
この場合、前記活性層内の前記水素濃度は、1021atoms/cm以上であることが好ましい。
また、前記活性層上に前記チャネル保護層を介在させて前記ソース電極および前記ドレイン電極が形成されていることが好ましい。
また、前記活性層は、非晶質半導体を主成分とすることが好ましく、この場合、前記活性層は、In、GaおよびZnを含むアモルファス酸化物半導体で構成されることが好ましい。
本発明の薄膜トランジスタの製造方法によれば、ゲート絶縁層となる第1の絶縁膜、活性層となる酸化物半導体膜およびチャネル保護層となる第2の絶縁膜を、大気に曝すことなく連続して形成することにより、活性層とチャネル保護層との界面に不純物が入ることが抑制されて、活性層における水分、酸素、不純物等の影響を抑制することができ、閾値のシフトが抑制される。これにより、良好な特性を持つ薄膜トランジスタを再現性よく、かつ高い歩留まりで製造することができる。
本発明の薄膜トランジスタによれば、チャネル保護層および活性層内の水素濃度がチャネル保護層から活性層に向かって減少しており、チャネル保護層と活性層との界面近傍の水素濃度プロファイルが極小値および極大値を有し、チャネル保護層と活性層との界面近傍において水素濃度プロファイルの微分値が負から正に変化するとともに、界面近傍における微分値の差が1×1020以上とすることにより、良好なTFT特性を示し、長期信頼性を高くすることができる。
本発明の第1の実施形態に係る薄膜トランジスタを示す模式的断面図である。 (a)は、縦軸に水素濃度をとり、横軸に深さをとって、ゲート絶縁層、活性層およびチャネル保護層における水素濃度の分布を示すグラフであり、(b)は、図2(a)の要部を拡大して示すグラフであり、(c)は、図2(b)に示す曲線の微分値を示すグラフである。 (a)〜(g)は、本発明の第1の実施形態に係る薄膜トランジスタの製造方法を工程順に示す模式的断面図である。 本発明の第2の実施形態に係る薄膜トランジスタを示す模式的断面図である。 (a)〜(f)は、本発明の第2の実施形態に係る薄膜トランジスタの製造方法を工程順に示す模式的断面図である。 本発明の第3の実施形態に係る薄膜トランジスタを示す模式的断面図である。 本発明の第4の実施形態に係る薄膜トランジスタを示す模式的断面図である。 (a)〜(g)は、比較例1の薄膜トランジスタの製造方法を工程順に示す模式的断面図である。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の薄膜トランジスタおよびその製造方法を詳細に説明する。
図1は、本発明の第1の実施形態に係る薄膜トランジスタを示す模式的断面図である。
図1に示す薄膜トランジスタ(以下、単に、トランジスタという)10は、電界効果型トランジスタの一種であり、基板12と、ゲート電極14と、ゲート絶縁層16と、チャネル層として機能する活性層18と、チャネル保護層20と、ソース電極22と、ドレイン電極24と、平坦化層26とを有するものである。このトランジスタ10は、ゲート電極14に電圧を印加して、活性層18のチャネル領域Cに流れる電流を制御し、ソース電極22とドレイン電極24間の電流をスイッチングする機能を有するアクティブ素子である。図1に示すトランジスタ10は、一般的にボトムゲートトップコンタクト構造と呼ばれるものである。
トランジスタ10においては、基板12の表面12aにゲート電極14が形成されており、このゲート電極14を覆うようにして基板12の表面12aにゲート絶縁層16が形成されている。このゲート絶縁層16の表面16aに活性層18が形成されている。この活性層18の表面18aに、活性層18のチャネル領域Cを覆うチャネル保護層20が設けられている。活性層18の表面18aにチャネル保護層20を介在させてソース電極22およびドレイン電極24が形成されている。
活性層18の表面18aおよびチャネル保護層20の表面20aの一部を覆うようにしてゲート絶縁膜16の表面16aにソース電極22が形成されている。また、このソース電極22と対をなすドレイン電極24が、活性層18の表面18aおよびチャネル保護層20の表面20aの一部を覆うようにしてゲート絶縁膜16の表面16aに、ソース電極22と対向して形成されている。すなわち、ソース電極22およびドレイン電極24は、チャネル保護層20の表面20aの上方をあけて、活性層18の表面18aおよびチャネル保護層20の表面20aの一部を覆うようにして形成されている。ソース電極22、チャネル保護層20およびドレイン電極24を覆うようにして平坦化層26が形成されている。
トランジスタ10において、基板12は、特に限定されるものではない。基板12には、例えば、ガラスおよびYSZ(ジルコニア安定化イットリウム)等の無機材料を用いることができる。また、基板12には、ポリエチレンテレフタレート(PET)、ポリブチレンテレフタレート(PBT)、ポリエチレンナフタレート(PEN)等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルフォン(PES)、ポリアリレート、アリルジグリコールカーボネート、ポリイミド(PI)、ポリシクロオレフィン、ノルボルネン樹脂、ポリ(クロロトリフルオロエチレン)等の合成樹脂等、液晶ポリマ(LCP)の有機材料も用いることができる。
基板12に、ガラスを用いる場合、ガラスからの溶出イオンを少なくするため、無アルカリガラスを用いることが好ましい。なお、基板12に、ソーダライムガラスを用いる場合には、シリカ等のバリアコートを施したものを使用することが好ましい。
また、基板12に、有機材料を用いた場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等が優れていることが好ましい。
基板12には、可撓性基板を用いることもできる。この可撓性基板は、厚さを50μm〜500μmとすることが好ましい。これは、可撓性基板の厚さが50μm未満では、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚さが500μmを超えると、基板自体の可撓性が乏しくなり、基板自体を自由に曲げることが困難になるためである。
ここで、本発明において、可撓性基板とは、以下に示す材料および構成の有機系基板および金属系基板のことである。
可撓性基板を構成する有機系基板としては、例えば、飽和ポリエステル(PET)系樹脂基板、ポリエチレンナフタレート(PEN)樹脂基板、架橋フマル酸ジエステル系樹脂基板、ポリカーボネート(PC)系樹脂基板、ポリエーテルスルフォン(PES)樹脂基板、ポリスルフォン(PSF,PSU)樹脂基板、ポリアリレート(PAR)樹脂基板、環状ポリオレフィン(COP,COC)樹脂基板、セルロース系樹脂基板、ポリイミド(PI)樹脂基板、ポリアミドイミド(PAI)樹脂基板、マレイミド−オレフィン樹脂基板、ポリアミド(PA)樹脂基板、アクリル系樹脂基板、フッ素系樹脂基板、エポキシ系樹脂基板、シリコーン系樹脂フィルム基板、ポリベンズアゾール系樹脂基板、エピスルフィド化合物による基板、液晶ポリマー(LCP)基板、シアネート系樹脂基板、芳香族エーテル系樹脂基板が用いられる。
さらに、有機系基板には、以下に示す複合材料のプラスチック基板も含まれる。この複合材料のプラスチック基板としては、例えば、酸化ケイ素粒子との複合材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合材料、金属系・無機系のナノファイバーとマイクロファイバーとの複合材料、カーボン繊維、カーボンナノチューブとの複合材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合材料、粘土鉱物または雲母派生結晶構造を有する粒子との複合材料、薄いガラスと上記有機系基板として挙げられた上述の樹脂基板を構成する有機材料との間に少なくとも1回の接合界面を有する複合材料が用いられる。
また、可撓性基板を構成する金属系基板としては、例えば、ステンレス基板、または異種金属を積層することで、熱膨張を抑える工夫を施してある金属多層基板が用いられる。さらには、金属系基板として、アルミニウム基板または表面に酸化処理、例えば、陽極酸化処理を施すことで表面の絶縁性を向上してある酸化被膜付きのアルミニウム基板が用いられる。
基板12にプラスチックフィルム等を用いた場合、電気絶縁性が不十分であれば、絶縁層を形成して用いられる。
基板12に、可撓性基板を用いる場合には、更に必要に応じて、ハードコート層、アンダーコート層等を設けてもよい。また、水蒸気および酸素の透過を防止するためにその表面または裏面に透湿防止層(ガスバリア層)を設けることができる。
透湿防止層(ガスバリア層)の材料としては、窒化珪素、酸化珪素、酸化アルミニウム等の無機物が好適に用いられる。さらには、アクリル樹脂やエポキシ樹脂等の有機膜との交互積層の構造としてもよい。透湿防止層(ガスバリア層)は、例えば、高周波スパッタ法等により形成することができる。
ゲート電極14は、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属もしくはそれらの合金、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)等の金属酸化物導電物質、ポリアニリン、ポリチオフェン、ポリピロ−ル等の有機導電性化合物、またはこれらの混合物を用いて形成される。ゲート電極14としては、TFT特性の信頼性という観点から、Mo、Mo合金またはCrを用いることが好ましい。このゲート電極14の厚さは、例えば、10nm〜1000nmである。ゲート電極14の厚さは、より好ましくは、20nm〜500nmであり、さらに好ましくは40nm〜100nmである。
ゲート電極14の形成方法は、特に限定されるものではない。ゲート電極14は、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等を用いて形成される。これらの中から、ゲート電極14を構成する材料との適性を考慮して適宜形成方法が選択される。例えば、MoまたはMo合金を用いてゲート電極14を形成する場合、DCスパッタ法が用いられる。また、ゲート電極14に、有機導電性化合物を用いる場合、湿式製膜法が利用される。
ゲート絶縁層16にはSiO、SiNx、SiON、Al、YsO、Ta、もしくはHfO等の絶縁体、またはそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁層16に用いることができる。
ゲート絶縁層16の厚さは、10nm〜10μmが好ましい。ゲート絶縁層16は、リーク電流を減らすため、電圧耐性を上げるために、ある程度膜厚を厚くする必要がある。しかしながら、ゲート絶縁層16の膜厚を厚くすると、トランジスタ10の駆動電圧の上昇を招く。このため、ゲート絶縁層16の厚さは、無機絶縁体の場合、50nm〜1000nmであることがより好ましく、高分子絶縁体の場合、0.5μm〜5μmであることがより好ましい。
なお、HfOのような高誘電率絶縁体をゲート絶縁層16に用いた場合、膜厚を厚くしても、低電圧でのトランジスタの駆動が可能であるため、ゲート絶縁層16には、高誘電率絶縁体を用いることが特に好ましい。
ソース電極22およびドレイン電極24は、例えば、Al、Mo、Cr、Ta、Ti、Au、またはAg等の金属もしくはこれらの合金、Al−Nd、APC等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)等の金属酸化物導電物質を用いて形成される。なお、ITOについては、アモルファスITOでも、結晶化ITOでもよい。
ソース電極22およびドレイン電極24としては、TFT特性の信頼性という観点から、MoまたはMo合金を用いることが好ましい。なお、ソース電極22およびドレイン電極24の厚さは、例えば、10nm〜1000nmである。
ソース電極22およびドレイン電極24は、上述の組成の導電膜を形成し、フォトリソグラフィー法を用いて、この膜にレジストパターンを形成し、この導電膜を、酸のエッチング液を用いて、エッチングすることにより形成される。
なお、ソース電極22およびドレイン電極24の構成する上述の組成の導電膜の形成方法は特に限定されるものではない。上述の組成の導電膜は、例えば、印刷方式、コ−ティング方式等の湿式方式、真空蒸着法、スパッタ法、イオンプレ−ティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等を用いて形成される。
例えば、ソース電極22およびドレイン電極24を、MoもしくはMo合金、アモルファスITOで形成する場合、例えば、Mo膜もしくはMo合金膜またはアモルファスITO膜が形成される。
そして、フォトリソグラフィー法を用いてMo膜もしくはMo合金膜またはアモルファスITO膜にレジストパターンを形成し、酸のエッチング液により、Mo膜もしくはMo合金膜またはアモルファスITO膜をエッチングしてソース電極22およびドレイン電極24を形成する。
ソース電極22およびドレイン電極24にMo膜またはMo合金膜を用いる場合、エッチング液として、燐硝酢酸水と呼ばれる燐酸、硝酸および酢酸の混合水溶液が用いられる。燐硝酢酸水は、PAN液(PAN:Phosphoric−Acetic−Nitric−acid)として一般に知られており、目的用途に応じた様々な配合組成のものがあり、燐硝酢酸水の各成分の比率は任意である。なお、燐硝酢酸水として、例えば、関東化学社製の混酸Alエッチング液、林純薬工業社製のMo用エッチャントTSLが用いられる。
また、ソース電極22およびドレイン電極24にアモルファスITO膜を用いる場合、エッチング液として、シュウ酸が用いられる。このシュウ酸としては、例えば、関東化学社製のITO−06Nが用いられる。
活性層18は、チャネル層として機能するものであり、酸化物半導体膜により構成される。活性層18を構成する酸化物半導体膜としては、例えば、In、ZnO、SnO、CdO,Indium−Zinc−Oxide(IZO)、Indium−Tin−Oxide(ITO)、Gallium−Zinc−Oxide(GZO)、Indium−Gallium−Oxide(IGO)、Indium−Gallium−Zinc−Oxide(IGZO)が用いられる。
活性層18は、非晶質半導体を主成分とすることが好ましい。さらに、活性層18においては、酸化物半導体のうち、耐熱性が低いプラスチックフィルムに形成することができるアモルファス酸化物半導体により構成されることが好ましい。このように、低温で作製可能な良好なアモルファス酸化物半導体としては、少なくともInおよびZnを含むアモルファス酸化物半導体である。このような活性層18に用いられるアモルファス酸化物半導体としては、In−Ga−Zn−Oを含み構成され、結晶状態における組成がInGaO(ZnO)(mは6未満の自然数)で表されるアモルファス酸化物半導体が好ましく、特に、InGaZnOで表されるアモルファス酸化物半導体がより好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧より制御が可能である。
なお、活性層18は、その厚さが、1nm〜100nmであることが好ましく、より好ましくは2.5nm〜50nmである。
また、活性層18を構成するIn−Ga−Zn−O系のアモルファス酸化物膜を、単にIGZO膜ともいう。
ここで、図2(a)は、縦軸に水素濃度をとり、横軸に深さをとって、ゲート絶縁層、活性層およびチャネル保護層における水素濃度の分布を示すグラフであり、(b)は、図2(a)の要部を拡大して示すグラフであり、(c)は、図2(a)に示す曲線の微分値を示すグラフである。図2(a)〜(c)の横軸の深さは、チャネル保護層20の表面をゼロとしたものである。
なお、図2(a)〜(c)に示す領域Dはチャネル保護層20に対応するものであり、図2(a)、(b)に示す領域Dは活性層18に対応するものであり、図2(a)〜(c)に示す領域Dはゲート絶縁層16に対応するものである。
図2(a)、(b)に示す曲線Aは、本実施形態のトランジスタ10の水素濃度プロファイルの一例を示すものであり、後述する実施例1のトランジスタの測定結果を示すものである。また、図2(c)に示す曲線Eは、本実施形態のトランジスタ10の微分値の一例を示すものであり、後述する実施例1のトランジスタの測定結果を示すものである。なお、水素濃度は、SIMS(二次イオン質量分析法)により求めることができる。
本実施形態のトランジスタ10においては、図2(a)、(b)に示す曲線Aに示すように、チャネル保護層20(領域D)および活性層18(領域D)内の水素濃度は、チャネル保護層20から活性層18に向かって減少している。図2(b)に示す曲線Aのように、チャネル保護層20と活性層18との界面α近傍、すなわち、活性層18の表面18aの近傍の水素濃度プロファイルは、極小値βおよび極大値βを有する。
なお、図2(a)、(b)に示す曲線Bは、従来のトランジスタの水素濃度の一例を示すものであり、後述する比較例1のトランジスタの水素濃度を示すものである。従来のトランジスタにおいては、領域D(チャネル保護層)および領域D(活性層)内の水素濃度は、領域D(チャネル保護層)から領域D(活性層)に向かって減少しているものの極値がない。
また、本実施形態のトランジスタ10においては、図2(c)の曲線Eに示すように、チャネル保護層20と活性層18との界面α近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面α近傍における微分値の差が1×1020以上である。すなわち、図2(c)の曲線Eにおいて界面α近傍における微分値の極小値γと微分値の極大値γとの差が1×1020以上である。例えば、図2(c)の曲線Eでは、界面α近傍における微分値の差が2.85×1020である。
なお、図2(c)の曲線Fは、従来のトランジスタの微分値の一例を示すものであり、後述する比較例1のトランジスタの微分値を示すものである。従来のトランジスタでは、例えば、図2(c)の曲線Fに示すように、界面α近傍において水素濃度プロファイルの微分値は負から正に変化するが、界面α近傍における微分値の差が8.59×1019であり、微分値の差が小さい。なお、微分値の差が1×1020以上であると、閾値のシフトが抑制される。
本実施形態のトランジスタ10においては、図2(a)、(b)の領域Dで示されるように活性層18内の水素濃度は1021atoms/cm以上である。この活性層18内の水素濃度は、後に詳述する製造方法により1021atoms/cm以上とすることができる。
ここで、活性層18を構成するアモルファス酸化物のキャリア濃度は、種々の手段により所望の数値に調整することができる。このアモルファス酸化物のキャリア濃度は、特に限定されないが、好ましくは1×1015/cm以上の高い領域である。より好ましくは、1×1015/cm〜1×1021/cmである。
アモルファス酸化物のキャリア濃度は、以下に詳述する酸素欠陥による調整手段、組成比による調整手段、不純物による調整手段および酸化物半導体材料による調整手段の各種の調整手段により調整することができる。なお、アモルファス酸化物のキャリア濃度の調整については、各種の調整手段を単独に用いてもよいし、各種の調整手段を適宜組み合わせてもよい。
まず、酸素欠陥による調整手段においては、酸化物半導体に酸素欠陥ができると、活性層のキャリア濃度が増加し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体のキャリア濃度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に100℃以上の熱処理、酸素プラズマ処理、UVオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体のキャリア濃度の制御ができる。
また、組成比による調整手段においては、酸化物半導体の金属組成比を変えることにより、キャリア濃度が変化することが知られている。例えば、InGaZnMgにおいて、Mgの比率が増えていくと、キャリア濃度が小さくなる。また、(In(ZnO)の酸化物系において、Zn/In比が10%以上では、Zn比率が増加するにつれ、キャリア濃度が小さくなる。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。
また、不純物による調整手段においては、酸化物半導体に、Li,Na,Mn,Ni,Pd,Cu,Cd,C,N,又はP等の元素を不純物として添加することによりキャリア濃度を減少させることが可能である。不純物を添加する方法としては、酸化物半導体と不純物元素とを共スパッタにより行う、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により行う等がある。
上述のキャリア濃度の調整手段は、同一酸化物半導体系でのキャリア濃度の調整方法である。しかしながら、酸化物半導体材料を変えることにより、キャリア濃度を変えることができる。
この酸化物半導体材料による調整手段においては、例えば、一般的にSnO系酸化物半導体は、In系酸化物半導体に比べてキャリア濃度が小さいことが知られている。このように酸化物半導体材料を変えることにより、キャリア濃度の調整が可能である。
アモルファス酸化物により構成される活性層18は、例えば、酸化物半導体の多結晶焼結体をターゲットとして用いた気相成膜法で形成することができる。気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法(PLD法)が、活性層18の形成に適しており、さらに、量産性の観点からスパッタ法が好ましい。活性層18は、真空度および酸素流量が制御されて、例えば、RFマグネトロンスパッタ法により形成することができる。なお、酸素流量が多いほど、活性層18の電気伝導度を小さくすることができる。
チャネル保護層20は、活性層18、特に、チャネル領域Cが、ソース電極22およびドレイン電極24の形成時にエッチングされないように保護するエッチングストッパとして機能するものである。このチャネル保護層20は、少なくとも活性層18のチャネル領域Cを覆うように設けられている。また、チャネル保護層20は、Gaの酸化物により構成されている。このGaの酸化物は、例えば、Gaである。
なお、チャネル保護層20は、厚さが1nm〜100nmであることが好ましく、より好ましくは5nm〜10nmである。
平坦化層26は、チャネル保護層20、ソース電極22およびドレイン電極24を大気による劣化を保護する目的、トランジスタ上に作製される電子デバイスと絶縁する目的のために形成されるものである。
本実施形態の平坦化層26は、例えば、感光性アクリル樹脂が窒素雰囲気で加熱硬化処理されて形成されたものである。この感光性アクリル樹脂は、例えば、JSR社製 PC405Gが用いられる。
平坦化層26は、上述の感光性アクリル樹脂以外に、例えば、MgO、SiO、SiO、Al、GeO、NiO、CaO、BaO、Fe、Y、またはTiO等の金属酸化物、SiNx、SiNxOy等の金属窒化物、MgF、LiF、AlF、またはCaF等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも1種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率1%以上の吸水性物質、吸水率0.1%以下の防湿性物質等を用いることもできる。
平坦化層26の形成方法は、特に限定されるものではない。平坦化層26は、例えば、真空蒸着法、スパッタ法、反応性スパッタ法、MBE(分子線エピタキシ)法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法(高周波励起イオンプレーティング法)、プラズマCVD法、レーザーCVD法、熱CVD法、ガスソースCVD法、コーティング法、印刷法、または転写法を適用できる。
本実施形態のトランジスタ10においては、図2(c)の曲線Eに示すように、チャネル保護層20と活性層18との界面α近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面α近傍における微分値の差が1×1020以上とすることにより、閾値がマイナスにシフトすることもなく、良好なTFT特性を示し、トランジスタ10の長期信頼性を高くすることができる。
次に、本実施形態のトランジスタ10の製造方法について図3(a)〜(g)に基づいて説明する。
まず、基板12として、例えば、無アルカリガラス板を用意する。
次に、基板12に対して、例えば、純水で15分、アセトンで15分、純水で15分の順で超音波洗浄を行なう。
次に、基板12の表面12aに、例えば、厚さが40nmのモリブデン膜(図示せず)を、DCマグネトロンスパッタ法を用いて成膜する。なお、DCマグネトロンスパッタは、例えば、スパッタガスにArガスを用い、Arガス導入時の圧力が0.2Paの条件で行う。
次に、モリブデン膜上にレジスト膜(図示せず)を形成し、フォトリソグラフィー法を用い、所定のパターンに露光し、現像することによりレジストパターンを形成する。
次に、酸のエッチング液として、例えば、燐硝酢酸水を用いて、モリブデン膜をエッチングする。その後、レジスト膜を剥離する。これにより、図3(a)に示すように、モリブデンからなるゲート電極14が基板12の表面12aに形成される。
次に、図3(b)に示すように、ゲート電極14を覆うようにして、基板12の表面12aの全面に、ゲート絶縁層16となるSiO膜(第1の絶縁膜)15を、例えば、200nmの厚さに、RFスパッタ法を用いて形成する。なお、RFスパッタは、例えば、ターゲットにSiOを用い、スパッタガスにArガスとOガスを用いて行う。この場合、例えば、Arガスの流量が40sccm、Oガスの流量が4.5sccm、ArガスとOガス導入時の圧力が0.16Paである。
次に、大気開放することなく、すなわち、真空を破ることなく、SiO膜15の表面15aに、活性層18となるIGZO膜(酸化物半導体膜)17を、例えば、50nmの厚さに、DCスパッタ法により成膜する。このIGZO膜17の組成は、例えば、InGaZnOである。
なお、DCスパッタは、ターゲットにInGaZnOの組成を有する多結晶焼結体を用い、スパッタガスにArガスとOガスを用いて行う。この場合、例えば、Arガスの流量が97sccm、Oガスの流量が4.2sccm、ArガスとOガス導入時の圧力が0.37Paである。
次に、大気開放することなく、すなわち、真空を破ることなく、IGZO膜17の表面17aに、チャネル保護層20となるGa酸化物膜(第2の絶縁膜)19を、例えば、40nmの厚さに、RFスパッタ法により成膜する。
なお、RFスパッタは、ターゲットに酸化ガリウム(Ga)を用い、スパッタガスにArガスとOガスを用いて行う。この場合、例えば、Arガスの流量が97sccm、Oガスの流量が5.0sccm、ArガスとOガス導入時の圧力が0.4Paである。
このように、SiO膜15、IGZO膜17およびGa酸化物膜19を、大気開放することなく、すなわち、真空を破ることなく、その順で基板12上に連続して形成し、図3(b)に示すように、SiO膜15、IGZO膜17およびGa酸化物膜19からなる積層体23を得る。
次に、図3(c)に示すように、Ga酸化物膜19の表面19aに、例えば、レジスト膜40を形成する。そして、フォトリソグラフィー法を用いて、レジスト膜40においてIGZO膜17のチャネル領域C(図1参照)の少なくとも一部を覆う部分がパターン部42となり、それ以外の部分が非パターン部44となるようにレジスト膜40を露光して、パターン部42および非パターン部44を形成する。
次に、露光後のレジスト膜40の非パターン部44を、現像液に、例えば、アルカリ溶液として水酸化テトラメチルアンモニウム水溶液を用いて除去する。このアルカリ溶液としては、例えば、TMAH2.38%(商品名、多摩化学工業社製)が用いられる。
本実施形態においては、非パターン部44を除去する際、Ga酸化物膜19はアルカリ溶液に可溶であるため、このGa酸化物膜19において、パターン部42をマスクとして、非パターン部の下のGa酸化物膜19が、非パターン部44とともにアルカリ溶液により除去される。これにより、パターン部42と、このパターン部42の下にあるGa酸化物膜19が残る。その後、パターン部42を剥離する。これにより、図3(d)に示すようにチャネル保護層20が形成される。このように、レジスト膜40のパターン部42を形成するための現像工程と、Ga酸化物膜19のエッチング工程とが同じ工程で同時になされる。
なお、レジスト膜は、IGZO膜17において活性層18のチャネル領域C(図1参照)に相当する部分にパターン部を形成することができれば、ポジ型でもネガ型でもよい。
次に、IGZO膜17の表面17aにレジスト膜(図示せず)を形成し、フォトリソグラフィー法を用いて、レジストパターンを形成する。そして、例えば、シュウ酸水を用いて、IGZO膜17をエッチングする。その後、レジスト膜を剥離する。これにより、図3(e)に示すように活性層18が形成される。
次に、チャネル保護層20および活性層18を覆うようにしてSiO膜15の表面15aにレジスト膜(図示せず)を形成し、フォトリソグラフィー法を用いて、レジストパターンを形成する。そして、例えば、バッファードフッ酸を用いて、SiO膜15をエッチングし、ゲート電極取り出し用コンタクトホールを形成する。その後、レジスト膜を剥離する。このようにして、SiO膜15にコンタクトホールを形成し、図3(e)に示すゲート絶縁膜16が形成される。
次に、図3(f)に示すように、チャネル保護層20を覆うようにして活性層18の表面18aおよびゲート絶縁層16の表面16aに、導電膜として、例えば、モリブデン膜21をDCマグネトロンスパッタ法を用いて100nmの厚さに形成する。
なお、DCマグネトロンスパッタは、例えば、スパッタガスにArガスを用い、成膜圧力を0.2Paで行う。
次に、モリブデン膜21の表面21aに、レジスト膜(図示せず)を形成し、フォトリソグラフィー法により、例えば、図1に示すソース電極22およびドレイン電極24が得られるパターンに露光して現像し、レジストパターンを形成する。
次に、酸のエッチング液に、例えば、燐硝酢酸水を用いて、レジストパターンをマスクとして、モリブデン膜21をエッチングする。このとき、Ga酸化物で形成されるチャネル保護層20は、燐硝酢酸水に極めて溶けにくいため、燐硝酢酸水に対してエッチングストッパとして機能し、活性層20においてチャネル領域Cに相当する部分のエッチングが防止される。なお、ゲート絶縁層16もSiO膜で形成されているため、エッチングされない。これにより、図3(g)に示すように、活性層18の表面18aに、チャネル保護層20を挟んでソース電極22およびドレイン電極24が形成される。
次に、チャネル保護層20、ソース電極22およびドレイン電極24を覆うように、例えば、感光性アクリル樹脂として、JSR社製PC−405Gを、1.5μmの厚さにスピンコータを用いて塗布し、その後、プリベークを行う。
そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成する。次に、例えば、温度180℃で、ポストベークを1時間行う。これにより、平坦化層26が形成される。以上のようにして、図1に示すトランジスタ10を形成することができる。
上述のように、従来では、活性層を構成する酸化物半導体膜の成膜後、大気開放した後に、所望の形状にパターニングする。この場合、活性層は大気に曝されたり、パターニングの際にエッチング液等に曝される。しかしながら、本実施形態においては、SiO膜15、IGZO膜17およびGa酸化物膜19を、大気開放することなく、すなわち、真空を破ることなく、その順で基板12上に連続して形成することにより、活性層18をチャネル保護層20との界面を大気に曝すことなく製造することができる。このため、活性層18とチャネル保護層20との界面に水分、酸素、不純物等が入ることが抑制されて、活性層18における水分、酸素、不純物等の影響を抑制することができ、閾値のシフトが抑制される。これにより、良好な特性を持つトランジスタ10を再現性よく、かつ高い歩留まりで形成することができる。このように、信頼性に優れたトランジスタ10を得ることができる。
また、本実施形態のトランジスタ10の製造方法により、図2(a)、(b)に示す曲線Aのように、チャネル保護層20(領域D)および活性層18(領域D)内の水素濃度が、チャネル保護層20から活性層18に向かって減少するともとに、チャネル保護層20と活性層18との界面α近傍、すなわち、活性層18の表面18aの近傍の水素濃度プロファイルは、極小値βおよび極大値βを有する水素濃度プロファイルを得ることができる。
さらには、本実施形態のトランジスタ10の製造方法により、図2(c)の曲線Eに示すように、チャネル保護層20と活性層18との界面α近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面α近傍における微分値の差が1×1020以上、すなわち、図2(c)の曲線Eにおいて界面α近傍における微分値の極小値γと微分値の極大値γとの差が1×1020以上となる。
なお、本実施形態のトランジスタ10の製造方法により、水素を添加するために、特別な工程がなくとも、活性層18内の水素濃度を、1021atoms/cm以上とすることもできる。このように、本実施形態においては、工程数を減らすことができ、工程を簡略化することができる。これにより、トランジスタ10の製造コストも低減することができ、トランジスタ10も安価にできる。
また、本実施形態のトランジスタ10の製造方法においては、チャネル保護層20をGa酸化物とすることにより、レジスト膜の非パターン部を除去する際に、アルカリ溶液の現像液を用いることにより、チャネル保護層20以外のGa酸化物膜19を除去することができる。このため、Ga酸化物膜19を除去する工程が不要となる。これにより、更に工程数を減らし、工程を更に簡略化することができ、製造コストも更に低減できる。しかも、チャネル保護膜としてSIN膜、SiO膜を用いウェットエッチングを試みた場合、フッ酸を用いる必要があるが、本実施形態では、フッ酸を用いる必要がないため、チャネル保護層20をより安全に形成することができる。
また、本実施形態のトランジスタ10の製造方法においては、SiO膜(第1の絶縁膜)15、IGZO膜(酸化物半導体膜)17およびGa酸化物膜(第2の絶縁膜)19は、成膜時の背圧が10×10−4Pa以下であると、成膜時の水分の量が少なくなり、活性層への影響を抑制できる。このため、成膜時の背圧は10×10−4Pa以下であることが好ましい。
また、Ga酸化物膜(第2の絶縁膜)19は、酸素ガスとアルゴンガスの混合比が0.1%以上10%未満の条件で形成されることが好ましい。
本実施形態のトランジスタ10の製造工程においては、レジスト膜の形成、レジストパターン形成、各種膜の形成、平坦化層26の形成は、いずれも温度が200℃以下でなされる。このように、各工程が200℃以下の温度でなされるため、基板12に、耐熱性が低い、例えば、PET、PEN、PI、LCP、PES等を用いることができる。これらのPET、PEN、PI、LCP、PESは可撓性を有するものであるため、可撓性を有するトランジスタを得ることができる。
次に、本発明の第2の実施形態について説明する。
図4は、本発明の第2の実施形態に係る薄膜トランジスタを示す模式的断面図である。
なお、本実施形態においては、図1に示す第1の実施形態のトランジスタ10と同一構成物には同一符号を付して、その詳細な説明は省略する。
図4に示すトランジスタ10aは、図1に示すトランジスタ10に比して、チャネル保護層28が活性層18と同一形状である点、およびチャネル領域Cが広い点が異なり、それ以外の構成は図1に示すトランジスタ10と同様の構成である。図4に示すトランジスタ10aは、チャネル保護層28の表面28aの一部を覆うようにしてゲート絶縁膜16の表面16aにソース電極22が形成されている。なお、チャネル保護層28は、形状が異なる以外、第1の実施形態のチャネル保護層20と同じであるため、その詳細な説明は省略する。
本実施形態のトランジスタ10aにおいても、第1の実施形態と同様に、図2(a)、(b)に示す曲線Aのように、チャネル保護層28(領域Dに相当)および活性層18(領域D)内の水素濃度が、チャネル保護層28から活性層18に向かって減少するともとに、チャネル保護層28と活性層18との界面α近傍、すなわち、活性層18の表面18aの近傍の水素濃度プロファイルは、極小値βおよび極大値βを有する。
さらには、本実施形態のトランジスタ10aにおいては、図2(c)に示される曲線Eのように、チャネル保護層28と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上である。しかも、活性層18内の水素濃度は1021atoms/cm以上である。
なお、本実施形態のトランジスタ10aにおいても、チャネル保護層28の形状が異なるだけであるため、第1の実施形態のトランジスタ10と同様の効果を得ることができる。このため、本実施形態のトランジスタ10bにおいても、閾値がマイナスにシフトすることもなく、良好なTFT特性を示し、長期信頼性が高いものとなる。
次に、本実施形態のトランジスタ10aの製造方法について説明する。
図5(a)〜(f)は、本発明の第2の実施形態に係る薄膜トランジスタの製造方法を工程順に示す模式的断面図である。
なお、トランジスタ10aの製造方法において、図3(a)〜(g)に示す第1の実施形態のトランジスタ10の製造方法と同じ工程については、その詳細な説明は省略する。
本実施形態のトランジスタ10aの製造方法は、チャネル保護層28の形成工程が、第1の実施形態のトランジスタ10の製造方法と異なる以外、第1の実施形態のトランジスタ10の製造方法と基本的に同様の製造方法である。
本実施形態においては、図5(a)、(b)に示す工程は、第1の実施形態の図3(a)、(b)に示す工程と同様の製造方法であるため、その詳細な説明は省略する。このため、図5(c)の工程から説明する。
図5(c)に示すように、Ga酸化物膜19の表面19aに、例えば、レジスト膜40aを形成する。そして、フォトリソグラフィー法を用いて、IGZO膜17において活性層18と略同じ大きさにチャネル保護層20が形成されるように、活性層18に整合する部分がパターン部42aとなり、それ以外の部分が非パターン部44aとなるようにレジスト膜40aを露光して、パターン部42aおよび非パターン部44aを形成する。
次に、露光後のレジスト膜40aの非パターン部44aを、現像液に、例えば、アルカリ溶液として水酸化テトラメチルアンモニウム水溶液を用いて除去する。このアルカリ溶液としては、例えば、TMAH2.38%(商品名、多摩化学工業社製)が用いられる。
本実施形態においても、非パターン部44aを除去する際、Ga酸化物膜19はアルカリ溶液に可溶であるため、このGa酸化物膜19において、パターン部42aをマスクとして、非パターン部44aの下のGa酸化物膜19が、非パターン部44aとともにアルカリ溶液により除去される。これにより、パターン部42aと、このパターン部42aの下にあるGa酸化物膜19が残る。なお、レジスト膜は、第1の実施形態と同様に、ポジ型でもネガ型でもよい。
次に、パターン部42aを剥離することなく、例えば、シュウ酸水を用いて、IGZO膜17をエッチングする。その後、レジスト膜40aを剥離する。これにより、図5(d)に示す活性層18を形成する。次に、第1の実施形態と同様にして、SiO膜15にコンタクトホールを形成し、図5(d)に示すゲート絶縁膜16が形成される。
次に、第1の実施形態と同様にして、図5(e)に示すように、チャネル保護層28を覆うようにしてゲート絶縁層16の表面16aにモリブデン膜21を形成し、その後、図5(f)に示すように、チャネル保護層28を介在させてソース電極22およびドレイン電極24を形成する。次に、第1の実施形態と同様にして、平坦化層26を形成する。以上のようにして図4に示すトランジスタ10aを形成することができる。
本実施形態のトランジスタ10aの製造方法においては、第1の実施形態のトランジスタ10の製造方法に比して、チャネル保護層28の大きさを変えて形成する点および活性層形成時のレジストパターン形成を省略した点が異なるだけであるため、第1の実施形態のトランジスタ10の製造方法と同様の効果を得ることができる。
このため、本実施形態においても、SiO膜15、IGZO膜17およびGa酸化物膜19を、大気開放することなく、すなわち、真空を破ることなく、その順で基板12上に連続して形成することにより、活性層18とチャネル保護層28との界面に不純物が入ることが抑制されて、活性層18における水分、酸素、不純物等の影響を抑制することができ、閾値のシフトが抑制される。これにより、良好な特性を持つトランジスタ10aを再現性よく、かつ高い歩留まりで形成することができる。このように、信頼性に優れたトランジスタ10aを得ることができる。
また、本実施形態においても、チャネル保護層28および活性層18内の水素濃度が、チャネル保護層28から活性層18に向かって減少するともとに、チャネル保護層28と活性層18との界面近傍、すなわち、活性層18の表面18aの近傍の水素濃度プロファイルは、図2(b)に示す曲線Aと同様に、極小値βおよび極大値βを有する水素濃度プロファイルを得ることができる。
さらには、本実施形態においても、図2(c)に示す曲線Eと同様に、チャネル保護層28と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上、すなわち、界面近傍における微分値の極小値γと微分値の極大値γとの差が1×1020以上となる。
また、本実施形態のトランジスタ10の製造方法により、水素を添加するために、特別な工程がなくとも、活性層18内の水素濃度を、1021atoms/cm以上とすることもできる。このように、本実施形態においては、工程数を減らすことができ、工程を簡略化することができる。これにより、トランジスタ10の製造コストも低減することができ、トランジスタ10も安価にできる。
さらには、本実施形態のトランジスタ10aにおいては、チャネル保護層28を活性層18と同一形状とすることにより、同じマスクで形成されたレジストパターンを用いて、チャネル保護層28と活性層18とを形成することができる。これにより、レジストパターンを形成するに必要なマスクの数を減らすことができ、コストを低減することができるとともに、製造工程を簡略化することができる。これにより、生産効率も向上させることができる。
なお、本実施形態も、第1の実施形態と同様に、チャネル保護層28となるGa酸化物膜19以外のものを除去することができる。このため、更に工程数を減らし、工程を更に簡略化することができ、製造コストも更に低減できる。しかも、本実施形態においても、第1の実施形態と同様に、チャネル保護膜としてSIN膜、SiO膜を用いウェットエッチングを試みた場合、フッ酸を用いる必要があるが、本実施形態でも、フッ酸を用いる必要がないため、チャネル保護層28をより安全に形成することができる。
また、トランジスタ10aの製造工程においても、レジスト膜の形成、レジストパターン形成、各種膜の形成、平坦化層26の形成は、いずれも温度が200℃以下でなされる。このように、各工程が温度200℃以下でなされるため、PET、PEN等の耐熱性が低い基板12を用いることができる。これにより、可撓性を有するトランジスタを得ることができる。
次に、本発明の第3の実施形態について説明する。
図6は、本発明の第3の実施形態に係る薄膜トランジスタを示す模式的断面図である。
なお、本実施形態においては、図1に示す第1の実施形態のトランジスタ10と同一構成物には同一符号を付して、その詳細な説明は省略する。
図6に示すトランジスタ10bは、一般的に、トップゲートトップコンタクト構造と呼ばれるものである。このトランジスタ10bは、図1に示すトランジスタ10に比して、ゲート電極14の配置位置とチャネル保護層20および活性層18ならびにソース電極22およびドレイン電極24の配置位置とが上下で逆になっている点が異なり、それ以外の構成は図1に示すトランジスタ10と同様の構成である。
図6に示すトランジスタ10bは、基板12の表面12aに活性層18が形成されている。この活性層18の表面18aにチャネル保護層20が形成されている。活性層18の表面18aおよびチャネル保護層20の表面20aの一部を覆うようにして基板12の表面12aにソース電極22が形成されている。また、このソース電極22と対をなすドレイン電極24が、活性層18の表面18aおよびチャネル保護層20の表面20aの一部を覆うようにして基板12の表面12aに、ソース電極22と対向して形成されている。チャネル保護層20および活性層18ならびにソース電極22およびドレイン電極24を覆うようにして絶縁膜30が基板12上に形成されている。この絶縁膜30の表面30aにゲート電極14が形成されている。このゲート電極14を覆うようにして、絶縁膜30の表面30aに平坦化層26が形成されている。
なお、絶縁膜30は、チャネル保護層20および活性層18ならびにソース電極22およびドレイン電極24とゲート電極14とを絶縁するためのものである。絶縁膜30は、図1に示すトランジスタ10のゲート絶縁層16と同様の構成であるため、その詳細な説明は省略する。
このトランジスタ10bにおいても、第1の実施形態と同様に、図2(a)、(b)に示す曲線Aのようにチャネル保護層20(領域Dに相当)および活性層18(領域D)内の水素濃度が、チャネル保護層20から活性層18に向かって減少するともとに、チャネル保護層20と活性層18との界面近傍、すなわち、活性層18の表面18aの近傍の水素濃度プロファイルは、極小値βおよび極大値βを有する。
さらには、本実施形態のトランジスタ10bにおいても、図2(c)に示される曲線Eのように、チャネル保護層20と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上である。活性層18内の水素濃度も1021atoms/cm以上である。
本実施形態のトランジスタ10bにおいても、活性層18とチャネル保護層20の構成、水素濃度および界面近傍における微分値の差が第1の実施形態のトランジスタ10と同様であるため、第1の実施形態のトランジスタ10と同様の効果を得ることができる。このため、本実施形態のトランジスタ10bにおいても、閾値がマイナスにシフトすることもなく、良好なTFT特性を示し、長期信頼性が高いものとなる。
次に、第4の実施形態について説明する。
図7は、本発明の第4の実施形態に係る薄膜電界効果型トランジスタを示す模式的断面図である。
なお、本実施形態においては、図6に示す第3の実施形態のトランジスタ10bと同一構成物には同一符号を付して、その詳細な説明は省略する。
図7に示すトランジスタ10cは、図6に示すトランジスタ10bに比して、チャネル保護層28が、活性層18と同一形状である点が異なり、それ以外の構成は図6に示すトランジスタ10bと同様の構成であるため、その詳細な説明は省略する。なお、チャネル保護層28は、形状が異なる以外、第3の実施形態のチャネル保護層20と同じである。
本実施形態のトランジスタ10cにおいては、第3の実施形態とチャネル保護層28の大きさが異なるだけである。このため、本実施形態のトランジスタ10cにおいても、第3の実施形態と同じく第1の実施形態と同様に、図2(a)、(b)に示す曲線Aのように、チャネル保護層28(領域Dに相当)および活性層18(領域D)内の水素濃度が、チャネル保護層28から活性層18に向かって減少するともとに、チャネル保護層28と活性層18との界面近傍、すなわち、活性層18の表面18aの近傍の水素濃度プロファイルは、極小値βおよび極大値βを有する。
さらには、本実施形態のトランジスタ10cにおいても、図2(c)に示される曲線Eのように、チャネル保護層28と活性層18との界面近傍において、水素濃度プロファイルの微分値は負から正に変化するとともに、界面近傍における微分値の差が1×1020以上である。活性層18内の水素濃度も1021atoms/cm以上である。
本実施形態のトランジスタ10cにおいては、第3の実施形態とチャネル保護層28の大きさが異なるだけであるため、第1の実施形態のトランジスタ10と同様の効果を得ることができる。このため、本実施形態のトランジスタ10cにおいても、閾値がマイナスにシフトすることもなく、良好なTFT特性を示し、長期信頼性が高いものとなる。
なお、上述のいずれの実施形態のトランジスタ10、10a〜10cは、液晶、EL素子を用いた画像表示装置、特にFPDのスイッチング素子、駆動素子として用いることができる。さらに、本実施形態のトランジスタ10を用いた画像表示装置は、携帯電話ディスプレイ、パーソナルデジタルアシスタント(PDA)、コンピュータディスプレイ、自動車の情報ディスプレイ、TV用モニター、または一般照明を含む幅広い分野に応用可能である。さらには、上述のいずれの実施形態のトランジスタ10、10a〜10cの基板を、プラスチックフィルム等の可撓性基板とし、ICカードまたはIDタグなどに応用することもできる。
本発明は、基本的に以上のようなものである。以上、本発明の薄膜トランジスタおよびその製造方法について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において種々の改良または変更をしてもよいのはもちろんである。
以下、本発明の薄膜トランジスタの実施例について、具体的に説明する。
本実施例においては、以下に示す実施例1のトランジスタおよび比較例1のトランジスタを作製し、各実施例1のトランジスタ、および比較例1のトランジスタについて経時変化を評価した。
実施例1のトランジスタは、図1に示す第1の実施形態のトランジスタ10と同じ構成であり、図3(a)〜(g)に示す上述の第1の実施形態のトランジスタ10の製造方法により製造されたものである。
比較例1のトランジスタは、図8(g)に示すトランジスタ100と同じ構成であり、図8(a)〜(g)に示す製造方法により製造されたものである。なお、図8(g)に示すトランジスタ100は、図1に示すトランジスタ10と製造方法以外は同様の構成である。
実施例1のトランジスタにおいては、基板12に無アルカリガラス板を用いた。
図3(a)に示すように、この基板12上にゲート電極14を以下のようにして形成した。まず、DCマグネトロンスパッタ法により、スパッタガスにArガスを用い、Arガスの流量が15sccm、Arガス導入時の圧力が0.2Paの条件で、厚さが40nmのモリブデン膜を基板12上に形成した。そして、このモリブデン膜にフォトリソグラフィー法を用いてレジストパターンを形成し、Mo用エッチャントTSL(林純薬工業(株)製)を用いて、液温が25℃の条件でモリブデン膜をエッチングしてゲート電極14を形成した。
次に、図3(b)に示すゲート絶縁層16となるSiO膜15を、ゲート電極14を覆うようにして基板12の表面12aの全面に、200nmの厚さに、RFスパッタ法を用いて形成した。なお、RFスパッタは、ターゲットにSiOを用い、Arガスの流量を40sccmとし、Oガスの流量を4.5sccmとし、ArガスとOガス導入時の圧力を0.16Paとして行った。
次に、図3(b)に示す活性層18となるIGZO膜17を、大気開放することなく、SiO膜15の表面15aに、50nmの厚さに、DCスパッタ法により形成した。なお、DCスパッタは、ターゲットにInGaZnOの組成を有する多結晶焼結体を用い、Arガスの流量を97sccmとし、Oガスの流量を4.2sccmとし、ArガスとOガス導入時の圧力を0.37Paとして行った。
次に、図3(b)に示すチャネル保護層20となるGa酸化物膜19を、大気開放することなく、IGZO膜17の表面17aに、40nmの厚さに、RFスパッタ法により成膜する。なお、RFスパッタは、ターゲットに酸化ガリウム(Ga)を用い、Arガスの流量を97sccmとし、Oガスの流量を5.0sccmとし、ArガスとOガス導入時の圧力を0.4Paとして行った。このようにして、大気に曝すことなく、図3(b)に示す積層体23を形成する。
次に、図3(c)に示すように、Ga酸化物膜19の表面19aにレジスト膜40を形成した。そして、フォトリソグラフィー法を用いて、上述のパターン部42および非パターン部44が形成されるように露光した。
次に、露光後のレジスト膜40の非パターン部44を、TMAH2.38%(商品名、多摩化学工業社製)を用いて除去し、その後、パターン部42も除去して図3(d)に示すチャネル保護層20を形成した。
次に、IGZO膜17の表面17aにフォトリソグラフィー法を用いてレジストパターンを形成した。そして、シュウ酸水(ITO−06N(関東化学社製))を用いて、液温35℃で、IGZO膜17をエッチングし、図3(e)に示す活性層18を形成した。
次に、チャネル保護層20および活性層18を覆うようにしてSiO膜15の表面15aにレジスト膜(図示せず)を形成し、フォトリソグラフィー法を用いてレジストパターンを形成した。そして、バッファードフッ酸を水で希釈したHF濃度が6質量%のものを用いて、液温25℃で、SiO膜15をエッチングし、ゲート電極取り出し用コンタクトホールを形成した。このようして、図3(e)に示すゲート絶縁膜16を形成した。
次に、チャネル保護層20を覆うようにして活性層18の表面18aおよびゲート絶縁層16の表面16aに、図3(f)に示すモリブデン膜21を、DCマグネトロンスパッタ法を用いて100nmの厚さに形成した。なお、DCマグネトロンスパッタは、スパッタガスにArガスを用い、Arガスの流量を15sccmとし、Arガス導入時の圧力を0.2Paとして行った。
次に、モリブデン膜21の表面21aにフォトリソグラフィー法を用いてレジストパターンを形成した。
次に、酸のエッチング液(Mo用エッチャントTSL(林純薬工業(株)製)を用いて、液温が25℃の条件で、モリブデン膜21をエッチングし、図3(g)に示すソース電極22およびドレイン電極24を形成した。
次に、チャネル保護層20、ソース電極22およびドレイン電極24を覆うように、JSR社製PC−405Gを、1.5μmの厚さにスピンコータを用いて塗布し、プリベークをした。そして、フォトリソグラフィー法を用いて、アクリル樹脂膜をパターン形成した。次に、温度180℃で、ポストベークを1時間行って平坦化層26を形成した(図1参照)。以上のようにして、実施例1のトランジスタを形成した。
実施例1のトランジスタについて、SIMSを用いて水素濃度を測定したところ、上述の図2(a)〜(c)に示す曲線A、曲線Eの結果が得られた。
比較例1のトランジスタの製造方法は、上述の実施例1のトランジスタの製造方法に比して、図8(a)に示すゲート電極14を形成し、ゲート絶縁層16となるSiO膜15を形成し、その後、活性層18となるIGZO膜17を大気に曝すことなく連続して形成するまでの工程は、実施例1のトランジスタの製造方法と同様であるため、その詳細な説明は省略する。
比較例1のトランジスタの製造方法においては、次に、IGZO膜17の表面17aにフォトリソグラフィー法を用いてレジストパターンを形成した。そして、バッファードフッ酸を水で希釈したHF濃度が6質量%のものを用いて、液温25℃で、SiO膜15をエッチングし、図8(b)に示すゲート絶縁膜16を形成した。
次に、IGZO膜17の表面17aにフォトリソグラフィー法を用いてレジストパターンを形成した。そして、シュウ酸水(ITO−06N(関東化学社製))を用いて、液温35℃で、IGZO膜17をエッチングし、図8(b)に示す活性層18を形成した。
次に、図8(c)に示すように、活性層18を覆うようにゲート絶縁膜16の表面16aに、チャネル保護層20となるGa酸化物膜19を、40nmの厚さに、RFスパッタ法により形成した。このRFスパッタは、ターゲットに酸化ガリウム(Ga)を用い、Arガスの流量を97sccmとし、Oガスの流量を5.0sccmとし、ArガスとOガス導入時の圧力を0.4Paとして行った。
次に、実施例1のトランジスタの製造方法と同様の方法を用いて、Ga酸化物膜19を加工し、図8(d)に示す活性層20を形成した。
次に、実施例1のトランジスタの製造方法と同様にして、図8(e)に示すモリブデン膜21を形成し、その後、図8(f)に示すソース電極22およびドレイン電極24を形成した。
次に、実施例1のトランジスタの製造方法と同様にして、図8(g)に示す平坦化層26を形成する。このようにして、比較例1のトランジスタを得た。比較例1のトランジスタについて、SIMSを用いて水素濃度を測定したところ、上述の図2(a)〜(c)に示す曲線B、曲線Fの結果が得られた。
実施例1のトランジスタおよび比較例1のトランジスタについて、初期の閾値(初期Vth)を測定した。その後、実施例1のトランジスタおよび比較例1のトランジスタをそれぞれデシケータ(23℃、相対湿度60%)内に保管し、2週間後の閾値および1ヶ月後の閾値を、それぞれ測定した。上述の各閾値の測定結果を下記表1に示す。
なお、下記表1に示す初期の閾値(初期Vth)は、100mm□内の9点について、Vds(ソースドレイン間電圧)を10Vとして、Vg(ゲート電圧)を−10V〜+15Vまで掃引して求めた値の平均値である。
また、下記表1に示す2週間後の閾値および1ヶ月後の閾値も、それぞれ、100mm□内の9点について、Vds(ソースドレイン間電圧)を10Vとして、Vg(ゲート電圧)を−10V〜+15Vまで掃引して求めた値の平均値である。
Figure 2011249674
上記表1に示すように、実施例1のトランジスタは、1カ月経過後の閾値の変化が小さく長期信頼性が高い。
一方、比較例1のトランジスタは、閾値の変化が大きく、時間経過とともに閾値がマイナス側にシフトし、長期信頼性が低い。これは比較例1のトランジスタが、実施例1のトランジスタとは異なり、活性層となるIGZO膜と、チャネル保護層となるGa酸化物膜とを真空を破ることなく連続して形成していないために、活性層の表面に汚染不純物が混入したためと考えられる。
10 薄膜トランジスタ(トランジスタ)
12 基板
14 ゲート電極
16 ゲート絶縁膜
18 活性層
20、28 チャネル保護膜
22 ソース電極
24 ドレイン電極
26 平坦化層

Claims (12)

  1. 基板上に、少なくともゲート電極、ゲート絶縁層、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護層、ソース電極、およびドレイン電極が設けられた薄膜トランジスタの製造方法であって、
    前記基板上に前記ゲート電極を形成する工程と、
    前記ゲート電極を覆って前記基板上に第1の絶縁膜を形成し、前記第1の絶縁膜上に酸化物半導体膜を形成し、前記酸化物半導体膜上に第2の絶縁膜を形成して、前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜からなる積層体を得る工程と、
    前記積層体の前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜をパターニングして、それぞれ前記ゲート絶縁層、前記活性層および前記チャネル保護層を形成する工程と、
    前記ソース電極および前記ドレイン電極を形成する工程とを有し、
    前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、大気に曝されることなく連続して形成されることを特徴とする薄膜トランジスタの製造方法。
  2. 前記チャネル保護層、前記活性層および前記ゲート絶縁層を形成する工程は、前記積層体の前記第2の絶縁膜をパターニングして前記チャネル保護層を形成する工程と、前記第1の絶縁膜をパターニングして前記ゲート絶縁層を形成する工程と、前記酸化物半導体膜をパターニングして前記活性層を形成する工程とを備える請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記ソース電極および前記ドレイン電極を形成する工程は、前記基板上に導電膜を形成し、前記導電膜上にレジストパターンを形成し、酸のエッチング液を用いて、前記チャネル保護層をエッチングストッパとして前記導電膜をエッチングする工程を備える請求項1または2に記載の薄膜トランジスタの製造方法。
  4. 前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、スパッタ法により形成される請求項1〜3のいずれか1項に記載の薄膜トランジスタの製造方法。
  5. 前記第1の絶縁膜、前記酸化物半導体膜および前記第2の絶縁膜は、背圧が10×10−4Pa以下で形成される請求項4に記載の薄膜トランジスタの製造方法。
  6. 前記第2の絶縁膜は、酸素ガスとアルゴンの混合比が0.1%以上10%未満の条件で形成される請求項4または5に記載の薄膜トランジスタの製造方法。
  7. 前記第2の絶縁膜は、Gaの酸化物膜からなり、
    前記チャネル保護層を形成する工程は、前記Gaの酸化物膜を形成する工程と、この前記Gaの酸化物膜上にレジスト膜を形成する工程と、前記レジスト膜において少なくとも前記チャネル領域の一部をパターン部とし、それ以外の部分を非パターン部とする工程と、アルカリ溶液を用いて前記非パターン部を除去してパターン形成する工程とを備え、
    前記パターン形成工程において、前記非パターン部を除去する際に前記非パターン部の下の前記Gaの酸化物膜が前記アルカリ溶液により除去されて前記チャネル保護層が形成される請求項2〜6のいずれか1項に記載の薄膜トランジスタの製造方法。
  8. 基板上に、少なくともゲート電極、ゲート絶縁層、チャネル層として機能する活性層、前記活性層のチャネル領域を覆うチャネル保護層、ソース電極、およびドレイン電極が設けられた薄膜トランジスタであって、
    前記活性層上に前記チャネル保護層が形成されており、
    前記チャネル保護層および前記活性層内の水素濃度は、前記チャネル保護層から前記活性層に向かって減少しており、前記チャネル保護層と前記活性層との前記界面近傍の水素濃度プロファイルは、極小値および極大値を有し、
    前記チャネル保護層と前記活性層との界面近傍において前記水素濃度プロファイルの微分値は負から正に変化するとともに、前記界面近傍における前記微分値の差は1×1020以上であることを特徴とする薄膜トランジスタ。
  9. 前記活性層内の前記水素濃度は、1021atoms/cm以上である請求項8に記載の薄膜トランジスタ。
  10. 前記活性層上に前記チャネル保護層を介在させて前記ソース電極および前記ドレイン電極が形成されている請求項8または9に記載の薄膜トランジスタ。
  11. 前記活性層は、非晶質半導体を主成分とする請求項8〜10のいずれか1項に記載の薄膜トランジスタ。
  12. 前記活性層は、In、GaおよびZnを含むアモルファス酸化物半導体で構成される請求項11に記載の薄膜トランジスタ。
JP2010123207A 2010-05-28 2010-05-28 薄膜トランジスタおよびその製造方法 Abandoned JP2011249674A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010123207A JP2011249674A (ja) 2010-05-28 2010-05-28 薄膜トランジスタおよびその製造方法
KR1020110049988A KR101792258B1 (ko) 2010-05-28 2011-05-26 박막 트랜지스터 및 그 제조 방법
TW100118451A TWI517409B (zh) 2010-05-28 2011-05-26 薄膜電晶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010123207A JP2011249674A (ja) 2010-05-28 2010-05-28 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2011249674A true JP2011249674A (ja) 2011-12-08

Family

ID=45414534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010123207A Abandoned JP2011249674A (ja) 2010-05-28 2010-05-28 薄膜トランジスタおよびその製造方法

Country Status (3)

Country Link
JP (1) JP2011249674A (ja)
KR (1) KR101792258B1 (ja)
TW (1) TWI517409B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149965A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014154672A (ja) * 2013-02-07 2014-08-25 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法及び画像表示装置
JP2014175464A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置
JP2014175463A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 薄膜トランジスタを備えた半導体装置の製造方法
JP2016082198A (ja) * 2014-10-22 2016-05-16 日本放送協会 薄膜トランジスタおよびその製造方法
US9437745B2 (en) 2012-01-26 2016-09-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2017152656A (ja) * 2016-02-26 2017-08-31 Tianma Japan株式会社 イメージセンサおよびその製造方法
WO2017150115A1 (ja) * 2016-02-29 2017-09-08 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP2018050029A (ja) * 2016-09-14 2018-03-29 Tianma Japan株式会社 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP2018050030A (ja) * 2016-09-14 2018-03-29 Tianma Japan株式会社 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071768B1 (ko) * 2016-05-09 2020-01-31 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR102308097B1 (ko) 2017-04-24 2021-10-05 주성엔지니어링(주) 박막 트랜지스터 및 그 제조 방법
KR102217043B1 (ko) 2018-10-30 2021-02-18 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010067648A (ja) * 2008-09-08 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
JP2010056546A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010080936A (ja) * 2008-08-28 2010-04-08 Canon Inc アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010067648A (ja) * 2008-09-08 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
JP2010118407A (ja) * 2008-11-11 2010-05-27 Idemitsu Kosan Co Ltd エッチング耐性を有する薄膜トランジスタ、及びその製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559213B2 (en) 2011-12-23 2017-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013149965A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置
US9831352B2 (en) 2012-01-26 2017-11-28 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9577113B2 (en) 2012-01-26 2017-02-21 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9437745B2 (en) 2012-01-26 2016-09-06 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2014154672A (ja) * 2013-02-07 2014-08-25 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法及び画像表示装置
JP2014175463A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 薄膜トランジスタを備えた半導体装置の製造方法
JP2014175464A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置
JP2016082198A (ja) * 2014-10-22 2016-05-16 日本放送協会 薄膜トランジスタおよびその製造方法
JP2017152656A (ja) * 2016-02-26 2017-08-31 Tianma Japan株式会社 イメージセンサおよびその製造方法
WO2017150115A1 (ja) * 2016-02-29 2017-09-08 住友金属鉱山株式会社 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP2018050029A (ja) * 2016-09-14 2018-03-29 Tianma Japan株式会社 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP2018050030A (ja) * 2016-09-14 2018-03-29 Tianma Japan株式会社 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7030285B2 (ja) 2016-09-14 2022-03-07 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7055285B2 (ja) 2016-09-14 2022-04-18 天馬微電子有限公司 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法

Also Published As

Publication number Publication date
KR101792258B1 (ko) 2017-11-20
KR20110131120A (ko) 2011-12-06
TW201218384A (en) 2012-05-01
TWI517409B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
JP2011249674A (ja) 薄膜トランジスタおよびその製造方法
US8513661B2 (en) Thin film transistor having specified transmittance to light
JP4982620B1 (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びx線センサ
JP5496745B2 (ja) 薄膜電界効果型トランジスタおよびその製造方法
JP5345349B2 (ja) 薄膜電界効果型トランジスタ
JP5322530B2 (ja) 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
JP5258475B2 (ja) 薄膜電界効果型トランジスタ
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5431859B2 (ja) 発光装置
JP5339792B2 (ja) 薄膜電界効果型トランジスタ、その製造方法、およびそれを用いた表示装置
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
JP2010186861A (ja) 薄膜トランジスタ及びその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
JP5523896B2 (ja) 薄膜トランジスタおよびその製造方法
JP5523897B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP5844030B2 (ja) 電界効果型トランジスタの製造方法、表示装置の製造方法、x線撮像装置の製造方法及び光センサの製造方法
JP5548500B2 (ja) 薄膜電界効果型トランジスタの製造方法
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP2010045159A (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2010073880A (ja) 薄膜電界効果型トランジスタ及びその製造方法
WO2025084065A1 (ja) 酸化物半導体薄膜、薄膜トランジスタおよびスパッタリングターゲット
JP2010045243A (ja) 薄膜電界効果型トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20141205