JP2011118018A - 表示装置、画素駆動方法 - Google Patents

Abstract

【課題】フレームレート高速化やパネル大型化によるオペレーション時間の減少に対して、ユニフォミティ劣化を防ぐ。
【解決手段】信号線電圧が３値（移動度補正用電圧、閾値補正基準電圧、映像信号電圧）とされる表示装置の画素回路において、１発光サイクルにおける複数の閾値補正動作のうちの初回の閾値補正動作の期間を拡張する。即ち、信号線が閾値補正基準電圧となる期間だけでなく、移動度補正用電圧となる期間も初回の閾値補正動作期間（Ｌ２）とする。これにより周波数の高速化並びにパネル大型化などによるオペレーション時間の縮小があっても、１回目の閾値補正を十分に行うことが出来るようにし、閾値補正動作の破綻を防ぐ。
【選択図】図７

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その画素駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。

特開２００７−１３３２８２号公報 特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報

例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。

ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
ここで本発明では有機ＥＬ素子を用いた表示装置として、更なる高精細化、高周波数化のために適した画素回路動作、さらにはパネル大型化にも対応できる画素回路動作を実現することを目的とする。

本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイを有する。また上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナとを備える。そして各画素回路の１発光サイクルにおける非発光期間において、複数回の閾値補正動作のうちの２回目以降の閾値補正動作は、上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われ、初回の閾値補正動作は、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われる。
また上記信号セレクタは、上記映像信号電圧を映像信号の階調値に応じた電圧値として発生させると共に、上記移動度補正用電圧も階調表現を行う電圧値として発生させる。そして上記発光素子では、上記映像信号電圧と上記移動度補正用電圧の両方で決定される階調の発光が行われるようにする。

また上記信号セレクタは、上記各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を、この順序で供給し、上記初回の閾値補正動作は、上記走査パルスによって、上記信号線が上記移動度補正用電圧とされる期間と上記閾値補正基準電圧とされる期間で連続して上記サンプリングトランジスタが導通されることで行われる。
或いは上記初回の閾値補正動作では、上記信号線が上記移動度補正用電圧から上記閾値補正基準電圧に移行する際の所定期間、上記走査パルスによって上記サンプリングトランジスタが非導通とされ、閾値補正動作が休止される。

本発明の画素駆動方法は、各画素回路の１発光サイクルにおける非発光期間において、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて初回の閾値補正動作を実行させ、上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて２回目以降の閾値補正動作を実行させ、上記初回及び２回目以降の閾値補正動作の後、上記信号線が上記移動度補正用電圧とされているとき、及び上記映像信号電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させ、上記発光素子を発光させる。

このような本発明では、信号線電圧が３値（移動度補正用電圧、閾値補正基準電圧、映像信号電圧）とされる表示装置の画素回路において、１発光サイクルにおける複数の閾値補正動作のうちの初回の閾値補正動作について、その期間を拡張する。即ち、信号線が閾値補正基準電圧となる期間だけでなく、移動度補正用電圧となる期間も初回の閾値補正動作期間とする。これにより１回目の閾値補正を十分に行うことが出来る。つまり周波数の高速化並びにパネル大型化などによるオペレーション時間の縮小による閾値補正動作の破綻を防ぐ事が可能となる。

本発明によれば、１回目の閾値補正動作を信号線が閾値補正基準電圧及び移動度補正用電圧となる期間において行う。これにより初回の閾値補正動作期間を、より長時間確保できる。従って、フレームレート高速化やパネル大型化による１発光サイクル期間の縮小に伴うオペレーション時間の減少によっても、十分な閾値補正動作を行うことができ、輝度ムラ等のユニフォミティ劣化を防ぎ、高品質な表示を実現できる。
また、初回の閾値補正動作では、信号線が上記移動度補正用電圧から上記閾値補正基準電圧に移行する際の所定期間、閾値補正動作が休止されることで、信号線電圧のパルストランジェントの影響による閾値補正動作の不具合を発生させないようにできる。これにより大型パネルの場合でも、パネル面内で均一に閾値補正をかけることが出来、ユニフォミティの良好なパネルが得られる。

本発明の実施の形態の表示装置の構成の説明図である。 実施の形態の画素回路の回路図である。 本発明に至る過程で考慮された画素回路動作の説明図である。 実施の形態の２ステップ駆動による階調表現の説明図である。 フレーム周波数とオペレーション時間の説明図である。 閾値補正動作が破錠する場合の説明図である。 第１の実施の形態としての画素回路動作の説明図である。 パルストランジェントの影響の説明図である。 第２の実施の形態としての画素回路動作の説明図である。

以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作］
［３．第１の実施の形態の画素回路動作］
［４．第２の実施の形態の画素回路動作］

［１．表示装置及び画素回路の構成］

図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。

各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。

また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・、電源制御線ＤＳＬ１，ＤＳＬ２・・・が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。

書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。

電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１，ＤＳＬ２・・・に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・）は駆動電圧Ｖｃｃ、初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。

水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本例の場合、水平セレクタ１１は、各信号線に対し、信号線電圧として、１水平期間内に、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２を供給する。
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。

図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。

この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）とで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。

保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソースに接続され、他方の端子が同じく駆動トランジスタＴｄのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。

サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。

有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖ２が印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖ２が保持容量Ｃｓに書き込まれる。

駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖ２を書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発色の階調を得る。

駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）²・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。

このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖ２が保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。

但し本例では、水平セレクタ１１は信号線電圧として、各信号線に対し、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２を供給する。後述するが、各画素回路１０では、移動度補正用電圧Ｖ１を用いていわゆる２ステップ駆動による階調表現を実現している。

［２．本発明に至る過程で考慮された画素回路動作］

ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、図２の画素回路に対して、２ステップ駆動として多階調表現を実現する画素回路動作である。また、各画素の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖ２）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。

図３に画素回路１０の１サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、水平セレクタ１１が３値駆動として信号線ＤＴＬに与える信号線電圧を示している。信号線電圧は、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２のパルス電圧とされる。水平セレクタ１１は１水平期間（１Ｈ）において、移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２の順で、各電圧を信号線ＤＴＬに与える。
なお、閾値補正基準電圧Ｖｏｆｓは固定電圧値である。映像信号電圧Ｖ２は、表示すべき映像信号としての階調値に応じた電圧値とされる。移動度補正用電圧Ｖ１は、多階調表現のために映像信号電圧Ｖ２に応じて決められる電圧値とされる。

また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベル（ＷＳ＿Ｈ）とされることで導通され、走査パルスＷＳがＬレベル（ＷＳ＿Ｌ）とされることで非導通となる。
また図３には、Ｔｄゲート、Ｔｄソースとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。

１フレーム期間に行われる１サイクルの画素回路動作としては、期間Ｌ１〜Ｌ９として示す動作が行われる。即ち閾値補正準備期間Ｌ１、閾値補正期間Ｌ２、閾値補正休止期間Ｌ３、閾値補正期間Ｌ４、期間Ｌ５、Ｖ１書込期間Ｌ６、期間Ｌ７、Ｖ２書込期間Ｌ８、発光期間Ｌ９である。期間Ｌ１〜Ｌ８までは、有機ＥＬ素子１が発光していない非発光期間である。
なおこの例では、閾値補正は、閾値補正期間Ｌ２、Ｌ４の２回に分割して行われるようにしているが、閾値補正は３回以上に分割されて行われる場合もある。
また期間Ｌ０は前フレームの発光期間としている。

この図３の画素回路動作について説明する。
期間Ｌ０としての前フレームの発光期間が終了すると、今回のフレームの１サイクルの発光動作が開始される。
まず、閾値補正準備期間Ｌ１が開始される時点として、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、電源パルスＤＳ＝初期電位Ｖｉｎｉとされ、また走査パルスＷＳがＨレベルとなってサンプリングトランジスタＴｓがオンとされる。

電源パルスＤＳ＝初期電位Ｖｉｎｉとされて駆動電圧Ｖｃｃの供給が止められることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下するとともに、有機ＥＬ素子１は消光され、非発光期間となる。
この場合、ソース電位＝Ｖｉｎｉとなり、またサンプリングトランジスタＴｓを介して信号線電圧が駆動トランジスタＴｄのゲートに与えられるため、ゲート電位＝Ｖｏｆｓとなる。
ここで初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されている。Ｖｔｈは駆動トランジスタＴｄの閾値電圧である。
即ち閾値補正準備の動作として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。

続いて期間Ｌ２として１回目の閾値補正が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、同時にドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
すると、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
これは電源パルスＤＳを駆動電圧Ｖｃｃとすることで、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れるためである。有機ＥＬ素子１のアノード電位Ｖｅｌが、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためアノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。

この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。

このため、信号線電圧＝映像信号電圧Ｖ２となる前に、期間Ｌ３として閾値補正を休止させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。

次に期間Ｌ４として、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（有機ＥＬ素子１のアノード電位Ｖｅｌ）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
その後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作を完了する。

その後、期間Ｌ５を経て、信号線電圧が移動度補正用電圧Ｖ１となっている期間Ｌ６に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、Ｖ１書込が行われる。即ち駆動トランジスタＴｄのゲートに移動度補正用電圧Ｖ１が入力される。なお、移動度補正用電圧Ｖ１は、前述の通り映像信号Ｖ２によって任意に決まる値である。

駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１の電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。

さらに期間Ｌ７を経た後、期間Ｌ８でＶ２書込が行われる。即ち、信号線電圧が映像信号電圧Ｖ２となっているときに、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、駆動トランジスタＴｄのゲートに映像信号電圧Ｖ２を書き込む。
これにより駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖ２の電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。つまりこのときも移動度補正が行われる。
これによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。

このようにＶ１書込、Ｖ２書込、及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、期間Ｌ９としてブートストラップ、発光状態へと移行する。

この図３のような画素駆動では、閾値補正、移動度補正を行うことでユニフォミティを改善すると共に、信号線電圧を３値有し、そのうちの２値を使った２ステップ駆動によって、より多段階の階調表現を行うことである。

２ステップ駆動について説明する。
図４にガンマカーブのイメージを示す。横軸に信号線ＤＴＬに与える信号値、縦軸に有機ＥＬ素子１に流れる電流Ｉ（発光輝度Ｌ）を示している。
例えば水平セレクタ１１に８ｂｉｔ出力のデータドライバを用いた場合、表現される映像階調も当然ながら８ｂｉｔである。
図４（ａ）のＶｓｉｇＸ、Ｖｓｉｇ（Ｘ＋１）、Ｖｓｉｇ（Ｘ＋２）は、例えば映像信号電圧Ｖ２として表現できる８ビット精度の階調による信号値であるとする。当然、有機ＥＬ素子１の発光輝度として表現される階調は、これらＶｓｉｇＸ、Ｖｓｉｇ（Ｘ＋１）、Ｖｓｉｇ（Ｘ＋２）で与えられる階調精度となる。
ここで、２ステップ信号書き込み駆動によって、映像信号電圧Ｖ２の１階調あたり、任意のＶ１電圧を例えば４階調振ることで８ｂｉｔ＋２ｂｉｔ＝１０ｂｉｔの映像表現が可能になる。即ち８ｂｉｔ出力のデータドライバを用いたままでも、例えば図４（ｂ）のような、より多段階の階調表現が可能となる。

具体的には移動度補正用電圧Ｖ１を、４階調可変とし、映像信号電圧Ｖ２に応じた移動度補正用電圧Ｖ１を出力するようにする。
移動度補正用電圧Ｖ１が画素回路１０に書き込まれた期間Ｌ６では、上記のように移動度補正がかかってソース電位が上昇する。このソース電位変動は、移動度補正用電圧Ｖ１に与えた階調に応じたものとなり、結果的に映像信号電圧Ｖ２書込後に有機ＥＬ素子１に流す電流量を変化させることになる。これによって、映像信号電圧Ｖ２のみでは表現できない階調の発光駆動を実現できる。

このように図３に示した画素回路動作によればユニフォミティの改善とともに、水平セレクタ１１のデータドライバの能力を超えた階調表現が可能となる。
ところで、近年、フラットパネルディスプレイ市場において動画視認性向上の為にフレームレートの高速化が一般的になりつつあるが、有機ＥＬディスプレイにおいても例外ではない。
ここで、ハイフレームレート化を進めていくと、図３に示した画素回路動作では、以下に述べる問題が生ずることがある。

図５（ａ）（ｂ）に、フレームレートが６０Ｈｚの場合と、倍速の１２０Ｈｚの場合の駆動タイミングを示す。ここでは図３で示した電源パルスＤＳ、信号線電圧、走査パルスＷＳについて、それぞれ示している。
図中に示す期間Ｌ２，Ｌ４は、図３に対応しており、即ち期間Ｌ２は初回の閾値補正期間、期間Ｌ４は２回目の閾値補正期間である。

１フレームの長さは、１２０Ｈｚの場合は、当然６０Ｈｚの場合の半分の時間となり、１水平期間（１Ｈ）も同様に半分となる。
即ち１フレームの長さは、６０Ｈｚでは１６．７ｍｓで、１２０Ｈｚでは８．４ｍｓとなる。また１水平期間の長さは６０Ｈｚでは１４．８μｓで、１２０Ｈｚでは７．７μｓとなる。
上述した駆動方式では、信号線電圧は１Ｈ内に移動度補正用電圧Ｖ１、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖ２として遷移するが、フレームレートが高くなると各々の電圧が信号線に与えられる時間も同様に短くなる。

ここで閾値補正に関して考えると、閾値補正基準電圧Ｖｏｆｓの時間が短くなることは、閾値補正時間（期間Ｌ２，Ｌ４）も短くなることを意味する。
そして特に複数回で分割して行う閾値補正のうち、１回目の補正時間が短すぎると、補正駆動が不十分となり、閾値補正が破綻してしまうことがある。

図６に、１回目の閾値補正期間Ｌ２が短く、閾値補正動作が破綻する場合のタイミングを示す。
期間Ｌ２が短くなると、１回目の閾値補正動作が、不十分なまま、すなわちソース電位が適度にあがる前に終了する。この場合、ゲート・ソース間電圧Ｖｇｓが、閾値電圧Ｖｔｈよりもかなり大きいまま、補正休止期間Ｌ３に入る。
補正休止期間Ｌ３ではり、ゲート・ソース間電圧Ｖｇｓはブートストラップ動作に入るが、ここでゲート・ソース間電圧Ｖｇｓが大きいほどブートストラップ量が大きくソース電位の上昇が大きい。
このブートストラップ時に、ソース電位がＶｏｆｓ−Ｖｔｈを超えてしまった場合を図６に示している（破線で囲った部分）。
こうなると２回目以降の閾値補正時のゲート・ソース間電圧ＶｇｓがＶｇｓ＜Ｖｔｈとなってしまい、駆動トランジスタＴｄがカットオフしてしまって閾値補正がかからなくなってしまう。つまり、閾値電圧補正動作が破綻してしまい、画素ごとの閾値電圧Ｖｔｈばらつきが反映され、パネルのユニフォミティは改善されない。

［３．第１の実施の形態の画素回路動作］

上記のように、図３の画素駆動動作のままでは、ハイフレームレート化の場合に閾値補正動作が破錠することがある。そこで本実施の形態では、以下説明するようにハイフレームレート化を行う場合でも、適切な閾値補正動作が行われるようにする。

図７に第１の実施の形態の画素回路動作としてのタイミングチャートを示している。
図７では、図３と同様に電源パルスＤＳ、信号線電圧、走査パルスＷＳ、駆動トランジスタＴｄのゲート電位、ソース電位を示している。また期間Ｌ０〜Ｌ９を同様に付している。
即ち１フレーム期間に行われる１サイクルの画素回路動作としては、期間Ｌ１〜Ｌ９として示す動作が行われる。閾値補正準備期間Ｌ１、閾値補正期間Ｌ２、閾値補正休止期間Ｌ３、閾値補正期間Ｌ４、期間Ｌ５、Ｖ１書込期間Ｌ６、期間Ｌ７、Ｖ２書込期間Ｌ８、発光期間Ｌ９である。期間Ｌ１〜Ｌ８までは、有機ＥＬ素子１が発光していない非発光期間である。
この例でも、閾値補正は、閾値補正期間Ｌ２、Ｌ４の２回に分割して行われるようにしているが、閾値補正は３回以上に分割されて行われる場合もある。
また期間Ｌ０は前フレームの発光期間としている。

この図７の画素回路動作で、図３と異なるのは、期間Ｌ２としての１回目の閾値補正動作である。
上述した図３の場合、１回目の閾値補正動作を、信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときのみ行っていたが、図７の場合、１回目の閾値補正のみ、信号線電圧が移動度補正用電圧Ｖ１及び閾値補正基準電圧Ｖｏｆｓの期間に行うようにする。
即ち図７の１回目の閾値補正期間Ｌ２は、その期間長が期間Ｌ１側に拡大されるものである。

図７の画素回路動作を説明する。
期間Ｌ０としての前フレームの発光期間が終了すると、今回のフレームの１サイクルの発光動作が開始される。
まず、閾値補正準備期間Ｌ１が開始される時点として、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、電源パルスＤＳ＝初期電位Ｖｉｎｉとされ、また走査パルスＷＳがＨレベルとなってサンプリングトランジスタＴｓがオンとされる。
電源パルスＤＳ＝初期電位Ｖｉｎｉとされて駆動電圧Ｖｃｃの供給が止められることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下するとともに、有機ＥＬ素子１は消光され、非発光期間となる。
この場合、ソース電位＝Ｖｉｎｉとなり、またサンプリングトランジスタＴｓを介して信号線電圧が駆動トランジスタＴｄのゲートに与えられるため、ゲート電位＝Ｖｏｆｓとなる。ここで初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されており、閾値補正準備の動作として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。

続いて期間Ｌ２として１回目の閾値補正が行われる。
ライトスキャナ１３は１回目の閾値補正のため、信号線電圧＝移動度補正用電圧Ｖ１のときに走査パルスＷＳをＨレベルとしてサンプリングトランジスタＴｓをオンとする。またドライブスキャナ１２は、同じタイミングで、電源パルスＤＳ＝駆動電圧Ｖｃｃとする。
図のように、信号線電圧＝移動度補正用電圧Ｖ１のときにサンプリングトランジスタＴｓが導通されることで、駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１に上昇する。
また電源パルスＤＳを駆動電圧Ｖｃｃとすることで、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れる。そして有機ＥＬ素子１のアノード電位Ｖｅｌが、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。
このため駆動トランジスタＴｄのソース電位は、時間と共に上昇してゆく。

ここで、走査パルスＷＳのＨレベルは、信号線電圧が閾値補正基準電圧Ｖｏｆｓに遷移しても、そのまま維持される。つまりサンプリングトランジスタＴｓはオンのままであるため、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなることで、駆動トランジスタＴｄのゲート電位は閾値補正基準電圧Ｖｏｆｓに低下する。一方、ソース電位は引き続き上昇する。
このように１回目の閾値補正は、信号線電圧が移動度補正用電圧Ｖ１及び閾値補正基準電圧Ｖｏｆｓとなる期間にまたがって行われることになる（期間Ｌ２）。

その後、信号線電圧＝映像信号電圧Ｖ２となる前に、走査パルスＷＳがＬレベルとされ、閾値補正休止期間Ｌ３に入る。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
そして２回目の閾値補正は、図３の場合と同様に、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっている期間（期間Ｌ４）に行われる。
期間Ｌ４〜Ｌ９については図３と同様であるため重複説明を避ける。

このように図７の画素駆動動作では、分割閾値補正としての複数回の閾値補正動作において、１回目の閾値補正動作のみは、信号線電圧が閾値補正基準電圧Ｖｏｆｓの期間だけでなく、その直前の移動度補正用電圧Ｖ１のときにまで拡張して行われるようにしている。
この動作による効果は次のとおりである。

まず、１回目の閾値補正期間Ｌ２を、図３の閾値補正期間Ｌ２に比べて長くできる。これは、ハイフレームレート化を行った場合でも、初回の閾値補正として十分な閾値補正時間を確保できることを意味する。
すると、１回目の閾値補正動作でのソース電位の上昇時間を長くとれ、ゲート・ソース間電圧Ｖｇｓ≒Ｖｔｈとできる。
このことで、図６で説明した現象が回避できる。図６の場合は、１回目の閾値補正期間Ｌ２が短すぎて、ゲート・ソース間電圧Ｖｇｓがかなり大きいまま閾値補正休止期間Ｌ３に入ることで、駆動トランジスタＴｄを流れる電流量が多くなる。このため閾値補正休止期間Ｌ３でのブートストラップ量が大きくソース電位の上昇が大きくなりすぎて、ソース電位がＶｏｆｓ−Ｖｔｈを超えてしまう。
ところが図７の場合、１回目の閾値補正動作でゲート・ソース間電圧Ｖｇｓ≒Ｖｔｈとできるため、駆動トランジスタＴｄを流れる電流量を抑え、直後の閾値補正休止期間Ｌ３でのブートストラップ量を抑えることができる。
このため閾値補正休止期間Ｌ３においてソース電位が上がりすぎてＶｏｆｓ−Ｖｔｈを超えてしまうことが防止される。

また、図７の動作の場合、期間Ｌ２として１回目の閾値補正動作を開始したときに、駆動トランジスタＴｄのゲート電位は、一旦移動度補正用電圧Ｖ１に上昇することになる。
このためゲート・ソース間電圧は、一旦広げられることになる。これは、閾値補正動作期間Ｌ２の最初に、ソース電位上昇を加速させる作用を為すことになる。従って、この点でも効率的にソース電位を上昇させることができるという利点を有する。
そして、その後ゲート電位は閾値補正基準電圧Ｖｏｆｓに戻されるため、１回目の閾値補正動作は通常どおり問題なく終了できる。

なお、期間Ｌ４等の２回目以降の閾値補正については、１回目の閾値補正動作によってＶｇｓ≒Ｖｔｈとなっている為、仮に信号線電圧＝移動度補正用電圧Ｖ１で閾値補正動作を行うとすると、ソース電位Ｖｓ＝Ｖ１−Ｖｔｈ＞Ｖｏｆｓ−Ｖｔｈとなることがある。つまり閾値補正動作が破綻してしまう恐れがある。よって２回目以降は、図３の動作例と同様に信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間にのみ、閾値補正動作を行うことが適切である。

以上のように第１の実施の形態の画素回路動作によれば、より多階調表現を実現する２ステップ駆動としての信号書込を行う場合等、信号線電圧が３値パルスとされる場合において１回目の閾値補正動作の時間を十分に確保できる。
このため駆動周波数の高速化並びにパネル大型化などによるオペレーション時間の縮小による閾値補正動作の破綻を防ぐ事が可能となり、ハイフレームレート化やパネル大型化を行う場合でも画面のユニフォミティを向上できる。

［４．第２の実施の形態の画素回路動作］

続いて第２の実施の形態の画素回路動作を説明する。
この第２の実施の形態は、上記第１の実施の形態の動作によっても、さらなるパネル大型化等で生ずることがある問題を回避できるものである。

図８で第１の実施の形態で生ずる可能性のある問題を説明する。
図８（ａ）は、水平セレクタ１１から遠い画素、例えば信号線ＤＴＬの距離が長くなる行の画素の動作状態を示している。一方、図８（ｂ）は水平セレクタ１１に近い画素の動作状態を示している。例えば画素アレイ２０の上部に水平セレクタ１１が配置される場合、図８（ａ）は画素アレイ２０内で最も下の行の画素、図８（ｂ）は最も上の行の画素と考えればよい。

まず図８（ｂ）を参照する。
ここでは、特に上述した図７の期間Ｌ２，Ｌ３，Ｌ４のあたりを拡大して示している。
上述した図７の動作として、１回目の閾値補正期間Ｌ２では、信号線電圧が移動度補正用電圧Ｖ１及び閾値補正基準電圧Ｖｏｆｓの期間に継続して行われる。
そして図示のように１回目の閾値補正期間Ｌ２の終了時点では、ゲート・ソース間電圧Ｖｇｓ＞Ｖｔｈであり、続く閾値補正休止期間Ｌ３の後、期間Ｌ４に２回目の閾値補正が行われる。これは、図７で説明した動作どおりである。

しかし水平セレクタ１１から遠い画素では、信号線電圧のパルストランジェントが閾値補正動作に影響を与える程、大きくなる場合がある。
即ちパネルサイズが大きくなり、信号線ＤＴＬの距離が長くなると、水平セレクタ１１から遠い画素ほど、信号線ＤＴＬの負荷により、１水平期間に３値のパルスとされる信号線電圧が図８（ａ）のようになまることが想定される。

ここで図８（ａ）の１回目の閾値補正期間Ｌ２を考える。
信号線電圧＝移動度補正用電圧Ｖ１のときに走査パルスＷＳがＨレベルとなり、駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１となる。この閾値補正動作の開始によりソース電位は上昇していく。
その後、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとなっても、閾値補正動作は継続されるが、信号線ＤＴＬの負荷により、信号線電圧が移動度補正用電圧Ｖ１から閾値補正基準電圧Ｖｏｆｓに遷移するまで時間がより長くかかる。つま図中Ｘ部分として示すように、り駆動トランジスタＴｄのゲート電位が閾値補正基準電圧Ｖｏｆｓに移行するまでの時間が、図８（ｂ）の場合より長くなる。
すると、図８（ａ）の画素では、図８（ｂ）の画素より、この電圧移行期間においてゲート・ソース間電圧Ｖｇｓが大きい時間が長くなり、ソース電圧の上昇が大きくなる。例えば図８（ａ）の実線で示すようになる。なお破線は図８（ｂ）と同様のソース上昇の場合としている。
実線のようにソース電位が上昇すると、１回目の閾値補正動作において、ソース電位が、Ｖｏｆｓ−Ｖｔｈ電位を超えてしまう。
すると２回目以降の閾値補正時のゲート・ソース間電圧ＶｇｓがＶｇｓ＜Ｖｔｈとなってしまい、駆動トランジスタＴｄがカットオフしてしまって閾値補正がかからなくなる。つまり、閾値電圧補正動作が破綻する。

このように、信号線電圧パルスのパルストランジェントの違いにより、水平セレクタ１１から近い画素では閾値補正がしっかりかかるのに対して、遠い画素では閾値補正動作が破綻してしまい、パネル面内で均一なユニフォミティが得られないという結果になってしまう可能性がある。
なお、このような問題はパネルサイズが大きくなることによって発生する可能性があるものである。
上述した第１の実施の形態の動作は、或る程度のパネルサイズまでの表示装置では非常に有効であり、実際の製品に十分採用できるものである。
しかしパネルサイズの大型化によって、信号線電圧のパルストランジェントの差が閾値補正動作に影響を及ぼすほど拡大した場合には、第１の実施の形態の動作では、ユニフォミティの点で不都合が生じるということである。

そこでパネルサイズのさらなる大型化によって上記問題が生ずる場合に好適な画素駆動動作例を第２の実施の形態として図９で説明する。
図９（ａ）（ｂ）では、図８（ａ）（ｂ）と同様に水平セレクタ１１から遠い画素と近い画素での動作状態を示している。

１発光サイクルの基本的な動作は上記図７と同様であるが、この第２の実施の形態では、１回目の閾値補正動作（期間Ｌ２）における動作が、図７と異なる。
図９では、期間Ｌ２を期間Ｌ２１，Ｌ２２，Ｌ２３の３つに分けて示しているが、図７では、期間Ｌ２の間、連続して走査パルスＷＳがＨレベルであったところ、図９では、期間Ｌ２２で一旦走査パルスＷＳをＬレベルに落とすようにしている。
即ち１回目の閾値補正動作（期間Ｌ２）を、期間Ｌ２１とＬ２３の２回に分けて実行し、期間Ｌ２２では休止する。
走査パルスＷＳでみれば、１回目の閾値補正期間Ｌ２において、中間にスリットとなるＬレベル区間を挿入する形となる。

まず、期間Ｌ２１は、信号線電圧＝移動度補正用電圧Ｖ１とされている期間である。
また、期間Ｌ２３は、信号線電圧＝閾値補正基準電圧Ｖｏｆｓとされている期間である。
そして、休止期間Ｌ２２は、信号線電圧が移動度補正用電圧Ｖ１から閾値補正基準電圧Ｖｏｆｓに遷移する期間である。
１回目の閾値補正動作は次のようになる。
期間Ｌ２１として、駆動トランジスタＴｄのゲート電位は移動度補正用電圧Ｖ１となる。またソース電位は上昇していく。ここまでは図７と同様である。
次に、信号線電圧が移動度補正用電圧Ｖ１から閾値補正基準電圧Ｖｏｆｓに遷移する期間で、期間Ｌ２２として閾値補正動作が休止される。この間、サンプリングトランジスタＴｓはオフであり、駆動トランジスタＴｄのゲート電位とソース電位はブートストラップする。
最後に、信号線電圧が閾値補正基準電圧Ｖｏｆｓに遷移した後の期間Ｌ２３で、後半の閾値補正動作を行う。
その後、閾値補正休止期間Ｌ３を介して、２回目の閾値補正期間Ｌ４が行われる。以降は図７と同様である。

結局、この動作は、全ての画素において、パルストランジェント期間で１回目の閾値補正動作の途中で休止する。つまりパルストランジェントが大きい画素でも、パルスが急峻となる画素でも、信号線電圧の移行期間に閾値補正動作を休止することで、パルストランジェントの差が各画素の閾値補正動作に与える影響の差を解消するものである。
この結果、全ての行の画素で、信号線電圧のパルストランジェントに影響が排除された閾値補正動作を行うことができ、均一に閾値補正を実現できる。
なお、全ての画素が同等の動作となることから、１回目の閾値補正動作としてソース電位が適度に上昇するための期間Ｌ２１，Ｌ２３の期間長の設定も容易である。

以上のように第２の実施の形態の動作によれば、１回目の閾値補正動作では、信号線電圧が移動度補正用電圧Ｖ２から閾値補正基準電圧Ｖｏｆｓに移行する際の所定期間、走査パルスＷＳがオフとされ閾値補正動作が休止される。これによって、パネル面内で均一に閾値補正動作をかけることが出来、ユニフォミティの良好なパネルが得られることになる。

以上、実施の形態について説明してきたが、本発明は実施の形態で説明したものに限定されず、要旨の範囲内で各種の変形例が考えられる。例えば画素駆動動作としては、分割閾値補正を３回以上行う例なども考えられる。

１ 有機ＥＬ素子、１０ 画素回路、１１ 水平セレクタ、１２ ドライブスキャナ、１３ ライトスキャナ、２０ 画素アレイ部、Ｃｓ 保持容量、Ｔｓ サンプリングトランジスタ、Ｔｄ 駆動トランジスタ

Claims (5)

1. 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
   上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を供給する信号セレクタと、
   上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
   上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
   を備え、
   各画素回路の１発光サイクルにおける非発光期間において、
   複数回の閾値補正動作のうちの２回目以降の閾値補正動作は、上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われ、
   初回の閾値補正動作は、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われる表示装置。
2. 上記信号セレクタは、上記映像信号電圧を映像信号の階調値に応じた電圧値として発生させると共に、上記移動度補正用電圧も階調表現を行う電圧値として発生させ、
   各画素回路の１発光サイクルにおける非発光期間においては、上記複数回の閾値補正動作の後、上記信号線が上記移動度補正用電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されて、該移動度補正用電圧が駆動トランジスタのゲートに入力され、さらに上記信号線が上記映像信号電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されて、該映像信号電圧が駆動トランジスタのゲートに入力されることで、上記発光素子では、上記映像信号電圧と上記移動度補正用電圧の両方で決定される階調の発光が行われる請求項１に記載の表示装置。
3. 上記信号セレクタは、上記各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を、この順序で供給し、
   上記初回の閾値補正動作は、上記走査パルスによって、上記信号線が上記移動度補正用電圧とされる期間と上記閾値補正基準電圧とされる期間で連続して上記サンプリングトランジスタが導通されることで行われる請求項１に記載の表示装置。
4. 上記信号セレクタは、上記各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を、この順序で供給し、
   上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタが導通されることで行われる上記初回の閾値補正動作では、上記信号線が上記移動度補正用電圧から上記閾値補正基準電圧に移行する際の所定期間、上記走査パルスによって上記サンプリングトランジスタが非導通とされ、閾値補正動作が休止される請求項１に記載の表示装置。
5. 発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
   上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、１水平期間内に、移動度補正用電圧、閾値補正基準電圧、映像信号電圧を供給する信号セレクタと、
   上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
   上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
   を備えた表示装置の画素駆動方法として、
   各画素回路の１発光サイクルにおける非発光期間において、上記信号線が上記移動度補正用電圧及び上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて初回の閾値補正動作を実行させ、
   上記信号線が上記閾値補正基準電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させて２回目以降の閾値補正動作を実行させ、
   上記初回及び２回目以降の閾値補正動作の後、上記信号線が上記移動度補正用電圧とされているとき、及び上記映像信号電圧とされているときに上記走査パルスによって上記サンプリングトランジスタを導通させ、上記発光素子を発光させる画素駆動方法。

Images