JP2011118086A

JP2011118086A - 表示装置、表示駆動方法

Info

Publication number: JP2011118086A
Application number: JP2009274233A
Authority: JP
Inventors: Tadashi Toyomura; 直史豊村; Katsuhide Uchino; 勝秀内野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2011-06-16

Abstract

【課題】ユニット単位の閾値補正により閾値補正時間を確保しつつユニット内でのシェーディングを防止し、ユニフォミティを向上させる。
【解決手段】複数の水平ラインを１ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにする。ユニット内の各画素回路では、前段ユニットの発光開始時に共通電極ライン（カソードライン）を介して生ずるユニット内の各画素回路の駆動トランジスタのゲート及びソースの電位変動が生ずるが、これがユニット内の各ラインの画素回路の発光輝度の差として表れないように各画素回路の駆動トランジスタのゲート・ソース間電圧を調整する。
【選択図】図１０

Description

本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。

特開２００７−１３３２８２号公報特開２００３−２５５８５６号公報特開２００３−２７１０９５号公報

例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。

ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機ＥＬ素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。

本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成り、さらに、上記発光素子の一端が共通電極ラインとされている画素アレイを有する。また、上記画素アレイの各画素回路について複数水平ラインを１つのユニットとしたときに、１ユニットの水平ライン数に対応する複数水平期間に、上記画素アレイ上で列状に配設される各信号線に上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路の１発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させるように上記サンプリングトランジスタを制御する上記走査パルスを出力する書込スキャナとを備える。そして、前段ユニットの発光開始時に上記共通電極ラインを介して生ずるユニット内の各画素回路の駆動トランジスタのゲート及びソースの電位変動が、ユニット内の各ラインの画素回路の発光輝度の差として表れないように各画素回路の駆動トランジスタのゲート・ソース間電圧を調整するゲート・ソース間電圧調整動作が行われる。
ここで、上記ゲート・ソース間電圧調整動作は、上記信号セレクタが、上記複数水平期間において、上記各信号線に、上記信号線電圧として、閾値補正基準電圧、調整用電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、上記書込スキャナが、ユニット内の各画素回路に対して、映像信号電圧を入力させる前の閾値補正動作の際に、上記調整用電圧を各駆動トランジスタのゲートに入力させるように上記走査パルスを出力することで実行される。上記調整用電圧は上記閾値補正基準電圧より高い電圧である。
または上記ゲート・ソース間電圧調整動作は、上記書込スキャナが、ユニット内の各画素回路に対して、閾値補正動作の終了後、当該閾値補正動作を終了したときの上記複数水平期間の次以降の複数水平期間において、ユニット内の各画素回路毎に順次、映像信号電圧を入力させる上記走査パルスを出力することで実行される。
また上記ゲート・ソース間電圧調整動作は、上記書込スキャナが、ユニット内の各画素回路に対して、上記駆動トランジスタのソースの電位変動が変動前の状態に戻った後において、閾値補正動作を実行させるように上記走査パルスを出力することで実行される。
また上記書込スキャナは、各画素回路において１発光サイクルの期間内に複数回の閾値補正動作が行われるように上記走査パルスを出力する。

本発明の表示駆動方法は、上記信号セレクタが、上記画素アレイの各画素回路について複数水平ラインを１つのユニットとしたときに、１ユニットの水平ライン数に対応する複数水平期間に、上記画素アレイ上で列状に配設される各信号線に上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、上記書込スキャナが、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路の１発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させるように上記サンプリングトランジスタを制御する上記走査パルスを出力し、さらに、前段ユニットの発光開始時に上記共通電極ラインを介して生ずるユニット内の各画素回路の駆動トランジスタのゲート及びソースの電位変動が、ユニット内の各ラインの画素回路の発光輝度の差として表れないように各画素回路の駆動トランジスタのゲート・ソース間電圧を調整するゲート・ソース間電圧調整動作が行われる。

このような本発明では、まず複数の水平ラインを１ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにするＳＴＣ（Simultaneous Threshold Cancel）駆動方式を採る。例えば３水平ラインを１ユニットとすれば、３ラインの各画素が同時に閾値補正動作を行う。このＳＴＣ駆動によって、ハイフレームレート化を行う場合でも閾値補正動作期間を長くとれる。
この場合、閾値補正動作時に駆動トランジスタのゲートを閾値補正基準電圧とするために、信号セレクタは信号線に閾値補正基準電圧を供給する。また、ユニット内の各画素回路（駆動トランジスタ）に対して順次、映像信号電圧を与えるために、信号セレクタは信号線に順次、各画素回路に対する映像信号電圧を供給する。例えば１ユニットを３ラインとする場合、３水平期間において、閾値補正基準電圧と、ユニット内の第１ライン目の画素回路に対する映像信号電圧と、第２ライン目の画素回路に対する映像信号電圧と、第３ライン目の画素回路に対する映像信号電圧を供給する。
ここで、画素アレイでは、発光素子の一端が共通電極ライン（カソード電極ライン）とされている。すると、各ユニットでは、前段ユニット（即ち直前に発光が行われるユニット）の発光開始時に共通電極ラインを介して、ユニット内の各画素回路の駆動トランジスタのゲート及びソースの電位変動が生じる。即ち前段ユニットの発光時の電位変動によって共通電極ラインの電位が揺れ、これが次のユニット内の電位に影響を与える。この電位変動の影響の度合いはユニット内のライン毎に異なる。このためユニット内の各ラインの画素回路において、ゲート・ソース間電圧の変動差が生ずる。これが表示の際にユニット内のシェーディングを起こす。そこで本発明では、この電位変動に対して、各駆動トランジスタのゲート・ソース間電圧調整動作が行われるようにし、カソード電極ラインを介して生ずる電位変動の影響を排除する。

本発明によれば、ＳＴＣ駆動において、ユニット内の各ラインの各画素回路で、前段ユニットの発光開始時に駆動トランジスタのゲート及びソースの電位変動が生じる場合に、その電位変動の影響を解消するゲート・ソース間電圧調整動作が行われるようにしている。これによって、ユニット内の各ライン毎に、発光輝度のばらつきを回避でき、同一ユニット内のシェーディングを防ぐ事ができる。即ちハイフレームレート化に好適なＳＴＣ駆動を採用し、その上でユニフォミティ（均一性）の良好な表示装置が実現できる。

本発明の実施の形態の表示装置の構成の説明図である。実施の形態の画素回路の回路図である。分割閾値補正を行う場合の画素回路動作の説明図である。ＳＴＣ駆動を行う場合の画素回路動作の説明図である。ＳＴＣ駆動による閾値補正期間の説明図である。カソード電極ラインを介したカップリングの説明図である。ＳＴＣ駆動におけるカップリングによるゲート・ソース間電圧変動の説明図である。ＳＴＣ駆動時のシェーディングの説明図である。第１の実施の形態のＳＴＣ駆動の説明図である。第１の実施の形態におけるシェーディング防止の説明図である。第２の実施の形態のＳＴＣ駆動の説明図である。第２の実施の形態におけるシェーディング防止の説明図である。第３の実施の形態のＳＴＣ駆動の説明図である。第３の実施の形態におけるシェーディング防止の説明図である。

以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
［３．本発明に至る過程で考慮された画素回路動作：ＳＴＣ駆動］
［４．第１の実施の形態の画素回路動作］
［５．第２の実施の形態の画素回路動作］
［６．第３の実施の形態の画素回路動作］

［１．表示装置及び画素回路の構成］

図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。

各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。

また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。

書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。

電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃ、初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。

水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。
後述する第１の実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖｓｉｇ、調整用電圧Ｖ１を供給する。また第２，第３の実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖｓｉｇを供給する。

ところで各実施の形態では、詳しくは後述するＳＴＣ駆動方式で画素を発光駆動する。例えば３水平ラインを１ユニットとする。
図示のように、ｍ行の水平ラインでは、３ライン単位でのユニットＵ１〜Ｕ（ｚ）としての各ユニット毎に発光のための動作が行われる。同一ユニット内の画素回路は、閾値補正動作が同時に行われる。
後述するが、第１の実施の形態の場合、水平セレクタ１１は、各信号線に対し、信号線電圧として、３水平期間内に、閾値補正基準電圧Ｖｏｆｓ、調整用電圧Ｖ１、ユニット内の第１ラインについての映像信号電圧Ｖｓｉｇ、第２ラインについての映像信号電圧Ｖｓｉｇ、第３ラインについての映像信号電圧Ｖｓｉｇを供給することになる。
また第２，第３の実施の形態の場合、水平セレクタ１１は、各信号線に対し３水平期間内に、閾値補正基準電圧Ｖｏｆｓ、ユニット内の第１ラインについての映像信号電圧Ｖｓｉｇ、第２ラインについての映像信号電圧Ｖｓｉｇ、第３ラインについての映像信号電圧Ｖｓｉｇを供給する。

なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。

図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。

この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）とで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。

保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソースに接続され、他方の端子が同じく駆動トランジスタＴｄのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは、カソード電位Ｖｃａｔが与えられているカソード電極ラインＣＰＬに接続されている。

サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。

有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。

駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。

駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）²・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。

このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。

［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］

ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。

なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。

図３に画素回路１０の１サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、閾値補正基準電圧Ｖｏｆｓ及び映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３では、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、ゲート電圧Ｖｇ、ソース電圧Ｖｓとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。

図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
まず、時点ｔｓで電源パルスＤＳ＝初期電位Ｖｉｎｉとされ、また走査パルスＷＳがＨレベルとなってサンプリングトランジスタＴｓがオンとされる。

電源パルスＤＳ＝初期電位Ｖｉｎｉとされて駆動電圧Ｖｃｃの供給が止められることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下するとともに、有機ＥＬ素子１は消光され、非発光期間となる。
この場合、ソース電位＝Ｖｉｎｉとなり、またサンプリングトランジスタＴｓを介して信号線電圧が駆動トランジスタＴｄのゲートに与えられる。このとき信号線電圧＝閾値補正基準電圧Ｖｏｆｓであるため、ゲート電位＝Ｖｏｆｓとなる。
ここで初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されている。Ｖｔｈは駆動トランジスタＴｄの閾値電圧である。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。

続いて期間ＬＴ１として１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、同時にドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
すると、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
これは電源パルスＤＳを駆動電圧Ｖｃｃとすることで、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れるためである。有機ＥＬ素子１のアノード電位Ｖｅｌが、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためアノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。

この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。

このため、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ２として閾値補正を休止させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。

次に期間ＬＴ３として、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに期間ＬＴ４で閾値補正動作を休止する。２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ５で３回目の閾値補正を行い、さらに期間ＬＴ６の休止を経て、期間ＬＴ７で４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（有機ＥＬ素子１のアノード電位Ｖｅｌ）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図３の場合では、４回目の閾値補正の期間ＬＴ７の後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。

なお、ここでは４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。

その後、期間ＬＴ８を経て、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ９に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。

駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。

このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。

このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。

また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高周波数化の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。

［３．本発明に至る過程で考慮された画素回路動作：ＳＴＣ駆動］

しかしながら、更なる高フレームレート化を進めると、閾値補正動作期間を確保するために、より多数回の分割閾値補正が必要になる。
ここで、より適切に閾値補正時間を確保できるようにする駆動方式として、ＳＴＣ駆動方式が開発された。

ＳＴＣ駆動方式の動作について説明する。
この場合、図１で述べたように、例えば３水平ラインを１ユニットとし、ユニット単位で閾値補正動作を含んだ発光駆動を行うものである。

図４にはＳＴＣ駆動方式の場合の信号線電圧、走査パルスＷＳ、電源パルスＤＳを示している。
この図４では、ユニットＵ１に関して、図１の第１ライン目の画素に対応する走査パルスＷＳ１，電源パルスＤＳ１と、第２ライン目の画素に対応する走査パルスＷＳ２，電源パルスＤＳ２と、第３ライン目の画素に対応する走査パルスＷＳ３，電源パルスＤＳ３を示している。
またユニットＵ２に関して、図１では省略した第４ライン目の画素に対応する走査パルスＷＳ４，電源パルスＤＳ４と、第５ライン目の画素に対応する走査パルスＷＳ５，電源パルスＤＳ５と、第６ライン目の画素に対応する走査パルスＷＳ６，電源パルスＤＳ６を示している。

水平セレクタ１１が信号線ＤＴＬに与える信号線電圧としては、３水平期間（３Ｈ）に、閾値補正基準電圧Ｖｏｆｓと３つの映像信号電圧Ｖｓｉｇ＃ｘ，Ｖｓｉｇ＃ｙ、Ｖｓｉｇ＃ｚとしてのパルス電圧となる。
３Ｈの期間は、３水平ラインを１ユニットとすることに対応した期間である。
例えば、１つの信号線ＤＴＬにより、ユニットＵ１（第１ライン〜第３ライン）の各画素回路１０に与える映像信号電圧Ｖｓｉｇを、Ｖｓｉｇ＃１、Ｖｓｉｇ＃２、Ｖｓｉｇ＃３として示している。またユニットＵ２（第４ライン〜第６ライン）の各画素回路１０に与える映像信号電圧Ｖｓｉｇを、Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６として示している。
なお、ここでは画面上が全て同一輝度で発光されるように映像信号電圧Ｖｓｉｇを与える場合を想定し、Ｖｓｉｇ＃１＝Ｖｓｉｇ＃２＝Ｖｓｉｇ＃３＝Ｖｓｉｇ＃４＝Ｖｓｉｇ＃５＝Ｖｓｉｇ＃６・・・Ｖｓｉｇ＃ｘ＝Ｖｓｉｇ＃ｙ＝Ｖｓｉｇ＃ｚとしている。もちろん、通常の映像表示の際は、各映像信号電圧Ｖｓｉｇは、対応する画素回路１０に発光させる輝度に応じた電圧値となる。
水平セレクタ１１は、或る３Ｈの期間（ユニットＵ１の映像信号電圧Ｖｓｉｇを出力する期間）には、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖｓｉｇ＃１、Ｖｓｉｇ＃２、Ｖｓｉｇ＃３を信号線ＤＴＬに与えることになる。
また次の３Ｈの期間は、ユニットＵ２の映像信号電圧Ｖｓｉｇを出力する期間として、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６を信号線ＤＴＬに与える。

このＳＴＣ駆動方式の場合、ライトスキャナ１３は、１つのユニット内の各画素回路に対して、各画素回路の１発光サイクルの期間内に同時に閾値補正動作が行われるように走査パルスＷＳを出力する。即ち閾値補正基準電圧Ｖｏｆｓを各画素回路に同時に入力させるように走査パルスＷＳを出力する。
各ラインの画素回路１０に対しての走査パルスＷＳ及び電源パルスＤＳによる駆動は次のようになる。

第１ラインの画素回路１０については、時点ｔ０で電源パルスＤＳ１が初期電位Ｖｉｎｉとされ、前フレームの発光が終了し、今回のフレームの１サイクルの発光動作が開始される。
また、第２ラインの画素回路１０については、時点ｔ１で電源パルスＤＳ２が初期電位Ｖｉｎｉとされ、前フレームの発光が終了し、今回のフレームの１サイクルの発光動作が開始される。
また、第３ラインの画素回路１０については、時点ｔ２で電源パルスＤＳ３が初期電位Ｖｉｎｉとされ、前フレームの発光が終了し、今回のフレームの１サイクルの発光動作が開始される。
なお、ユニットＵ１の各画素の発光終了タイミングが時点ｔ０，ｔ１，ｔ２と異なっているのは、後述する時点ｔ１６，ｔ１８，ｔ２０としての発光開始タイミングがずれているためである。即ち、視認される輝度差が生じないように、各ラインの画素回路１０の発光期間長を同じとするためである。

時点ｔ０，ｔ１，ｔ２でユニットＵ１の各画素が非発光となったら、まず時点ｔ４〜ｔ５で同時に閾値補正準備を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされる。
これによって第１ライン〜第３ラインの各画素回路１０の駆動トランジスタのゲート電圧Ｖｇは閾値補正基準電圧Ｖｏｆｓとされる。またソース電位＝Ｖｉｎｉである。
初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されていることから、閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。

次に、時点ｔ１１〜ｔ１２として、第１ライン〜第３ラインの各画素回路１０で同時に１回目の閾値補正を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされ、また電源パルスＤＳ１、ＤＳ２、ＤＳ３が同時に駆動電圧Ｖｃｃとされる。
これによって第１ライン〜第３ラインの各画素回路１０では、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに近づいていく。

１回目の閾値補正動作は、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＬレベルとされて終了し、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間は閾値補正が休止される。
そして次に、時点ｔ１３〜ｔ１４として、第１ライン〜第３ラインの各画素回路１０で同時に２回目の閾値補正を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされて、２回目の閾値補正動作が行われる。
この例では閾値補正動作が２回に分けて行われるようにしているが、２回目の閾値補正動作によって、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなり、閾値補正動作が完了する。

続いて映像信号電圧Ｖｓｉｇの書込が順次行われる。
まず、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃１が与えられている時点ｔ１５〜ｔ１６で、第１ラインの画素回路１０に書込が行われる。つまり時点ｔ１５〜ｔ１６で走査パルスＷＳ１がＨレベルとされる。
これによって第１ラインの各画素回路１０では、駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇ＃１が書き込まれるとともに、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇し、移動度補正が行われる。
このように映像信号電圧Ｖｓｉｇ＃１の書込及び移動度補正が行われ、ゲート・ソース間電圧Ｖｇｓが確定され、時点ｔ１６以降、発光状態へと移行する。

また、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃２が与えられている時点ｔ１７〜ｔ１８で、走査パルスＷＳ２がＨレベルとされ、第２ラインの画素回路１０に書込が行われる。つまり第２ラインの各画素回路１０では、駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇ＃２が書き込まれるとともに、移動度補正が行われる。そして時点ｔ１８以降、発光状態へと移行する。
さらに、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃３が与えられている時点ｔ１９〜ｔ２０で、走査パルスＷＳ３がＨレベルとされ、第３ラインの画素回路１０に書込が行われる。第３ラインの各画素回路１０では、駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇ＃３が書き込まれるとともに、移動度補正が行われ、そして時点ｔ２０以降、発光状態へと移行する。

ユニットＵ１の各画素回路の１サイクルの発光動作は以上のようになる。
ユニットＵ２においては、第４ライン〜第６ラインの各画素回路１０について、ユニットＵ１とは３Ｈ期間ずれた状態で、同様の動作が行われる。
即ち時点ｔ６，ｔ７，ｔ８で、それぞれ電源パルスＤＳ４，ＤＳ５，ＤＳ６が初期電位Ｖｉｎｉとされ、第４ライン〜第６ラインの各画素回路１０の前フレームの発光が順次終了され、今回のフレームの１サイクルの発光動作が開始される。
時点ｔ９〜ｔ１０で、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、第４ライン〜第６ラインの各画素回路１０において同時に閾値補正準備が行われる。これによって第４ライン〜第６ラインの各画素回路１０の駆動トランジスタのゲート電圧Ｖｇは閾値補正基準電圧Ｖｏｆｓとされる。またソース電位＝Ｖｉｎｉである。つまり各駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられる。

次に、時点ｔ１３〜ｔ１４で、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、また電源パルスＤＳ４、ＤＳ５、ＤＳ６が同時に駆動電圧Ｖｃｃとされる。これにより第４ライン〜第６ラインの各画素回路１０で同時に１回目の閾値補正が行われる。
さらに補正休止期間後、時点ｔ２１〜ｔ２２に、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、第４ライン〜第６ラインの各画素回路１０で同時に２回目の閾値補正が行われる。

そして映像信号電圧Ｖｓｉｇ＃４，Ｖｓｉｇ＃５，Ｖｓｉｇ＃６の書込が順次行われる。
まず、信号線電圧＝映像信号電圧Ｖｓｉｇ＃４となっている時点ｔ２３〜ｔ２４で、走査パルスＷＳ４がＨレベルとされ、第４ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃４の書込及び移動度補正が行われる。そして時点ｔ２４以降、発光状態へと移行する。
また信号線電圧＝映像信号電圧Ｖｓｉｇ＃５となっている時点ｔ２５〜ｔ２６で、走査パルスＷＳ５がＨレベルとされ、第５ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃５の書込及び移動度補正が行われる。そして時点ｔ２６以降、発光状態へと移行する。
また信号線電圧＝映像信号電圧Ｖｓｉｇ＃６となっている時点ｔ２７〜ｔ２８で、走査パルスＷＳ６がＨレベルとされ、第６ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃６の書込及び移動度補正が行われる。そして時点ｔ２８以降、発光状態へと移行する。

ＳＴＣ駆動方式では、このようにユニット単位で閾値補正動作等がまとめて行われる。
３ラインまとめて閾値補正オペレーションを行うということは、信号線電圧が閾値補正基準電圧Ｖｏｆｓ／映像信号電圧Ｖｓｉｇとなる１オペレーションに３Ｈ分使用できるということになる。すなわち、閾値補正動作のための時間を、長く取れることとなり、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法である。
図５（ａ）（ｂ）に、通常の分割閾値補正（図３の例）の場合と、ＳＴＣ駆動の場合での閾値補正時間を示す。
図５（ａ）のように図３のような分割閾値補正を行う場合、１回の閾値補正動作は、１Ｈ期間内において信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている期間内に制限される。これに対し、上記のＳＴＣ駆動の場合、図５（ｂ）のように、３Ｈ期間単位でのオペレーションであることで、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている期間を長くとることができ、１回の閾値補正動作の期間をより長くできるものとなる。

詳しく述べる。閾値補正時間、映像信号書込時間以外に必要となる時間は、信号線電圧パルスの遷移時間（ｘτｓｉｇ）、及び走査パルスＷＳの遷移時間（ｙτｗｓ）である。図５（ａ）の通常オペレーションの場合、それらのトータルは、２（ｘτｓｉｇ＋ｙτｗｓ）である。３ライン分だと、６（ｘτｓｉｇ＋ｙτｗｓ）となる。
一方、３ラインでのＳＴＣ駆動方式の場合、図５（ｂ）のように、遷移時間のトータルは、４（ｘτｓｉｇ＋ｙτｗｓ）となる。すなわち２（ｘτｓｉｇ＋ｙτｗｓ）分だけ、閾値補正の時間マージンを増やすことができる。
以上より、ＸラインのＳＴＣ駆動方式とした場合、通常の駆動に比べて時間マージンは、（Ｘ−１）（ｘτｓｉｇ＋ｙτｗｓ）だけ増加することとなる。
このためＳＴＣ駆動は、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法といえる。

このようにＳＴＣ駆動方式では、閾値補正動作期間を長くとれることで、ハイフレームレート化、大型パネル化を考える場合に有利となる。
しかし、ＳＴＣ駆動の場合、次に述べる問題が懸念される。

或るユニットＵ（ｎ）に対して、前段のユニットＵ（ｎ−１）の映像信号電圧の書込から発光動作が与える影響に着目する。
例えばユニットＵ２に注目したときに、前段のユニットＵ１の発光動作によって及ぼされる影響である。

まず、画素アレイ２０では、各画素回路１０に対して、図６のようにカソード電極ラインＣＰＬが共通に配されている。カソード電極ラインＣＰＬは、パネル面内の画素中に網羅されており、或るユニットの発光動作に起因するカソード電圧の揺れ（電位変動）は当然下段ユニットにも影響を及ぼす。
例えば或るラインの画素回路１０で映像信号電圧Ｖｓｉｇの書込が行われ、発光動作が開始されるとき、その画素回路の駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じてソース電圧Ｖｓが上昇しブートストラップ動作を行う。例えば図６のノードＮ１が上昇する。すると、容量Ｃｏｌｅｄを介してカソード電極（ノードＮ２）の電位が上昇し、当然、共通である下段ラインのカソード電極（ノードＮ３）の電位も上昇する。すると、下段の画素回路１０において容量Ｃｏｌｅｄを介してソース電圧Ｖｓ（ノードＮ４）が上昇する。

このようなカソード電極電位の揺れによる影響を図７で、ユニットＵ１とユニットＵ２の関係において説明する。
図７では、上記図４の時点ｔ１３〜ｔ２８の期間を拡大し、走査パルスＷＳ１〜ＷＳ６と、ユニットＵ２となる第４ライン〜第６ラインの画素回路１０における駆動トランジスタＴｄのゲート電圧、ソース電圧を示している。
Ｖｇ４，Ｖｓ４は第４ラインの画素回路１０の駆動トランジスタＴｄのゲート電圧、ソース電圧である。
Ｖｇ５，Ｖｓ５は第５ラインの画素回路１０の駆動トランジスタＴｄのゲート電圧、ソース電圧である。
Ｖｇ６，Ｖｓ６は第６ラインの画素回路１０の駆動トランジスタＴｄのゲート電圧、ソース電圧である。
各ラインの画素回路１０の駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓ４，Ｖｇｓ５，Ｖｇｓ６として示す。

図示のように、ユニットＵ２の第４ライン〜第６ラインの各画素回路１０のゲート・ソース間電圧Ｖｇｓに着目すると、前段ユニットＵ１（第１〜第３ライン）が発光動作に入るたびに、ソースノードにカップリングが入り、電位が揺れる。
即ちユニットＵ１の第１ライン）が発光動作に入る時点ｔ１６で、第４ライン〜第６ラインのソース電圧Ｖｓ４，Ｖｓ５，Ｖｓ６が上昇する。これに伴って保持容量Ｃｓを介してゲート電圧Ｖｇ４，Ｖｇ５，Ｖｇ６も上昇する。
時点ｔ１６からのカソード電極ラインＣＰＬの電位の上昇は時間と共に、本来のカソード電位Ｖｃａｔに向かって戻っていくが、その後、第２ライン、第３ラインが発光動作に入る時点ｔ１８，ｔ２０でも、同様に電位上昇が起こる。

電位の揺れはユニットＵ１に近いほど大きい。距離が離れるほど減衰する為である。従って第４ラインの画素回路１０において最も電位変動が大きく、第５、第６ラインの画素回路１０では距離に応じて第４ラインより小さくなる。
このため、ユニットＵ２において時点ｔ２１〜ｔ２２で実行される最終閾値補正の直前のソース電位は第４ラインが最も高くなる。
そして最終の閾値補正動作に入る時点ｔ２１では、ソース電圧Ｖｓの変動によって上昇していたゲート電圧Ｖｇは閾値補正基準電圧Ｖｏｆｓに戻る。しかしこの時点ｔ２１でのゲート電圧Ｖｇの変動に対し、ソース電圧Ｖｓの変動は微小であるので、結果、ゲート・ソース間電圧Ｖｇｓは、最終閾値補正動作前後で小さくなる。
つまり、最終閾値補正時には、Ｖｇｓ＜Ｖｔｈとなる為、実質、閾値補正動作はかからなくなってしまう。
そして、閾値補正動作後（時点ｔ２２以降）の第４から第６ラインのゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ４＜Ｖｇｓ５＜Ｖｇｓ６となる。

その後、時点ｔ２３〜ｔ２４、時点ｔ２５〜ｔ２６、時点ｔ２７〜ｔ２８で、第４から第６ラインのそれぞれの画素回路１０に映像信号電圧Ｖｓｉｇ書込が行われる。
ユニット内で同一の映像信号電圧（Ｖｓｉｇ＃４＝Ｖｓｉｇ＃５＝Ｖｓｉｇ＃６）を書き込むとすると、上記のＶｇｓ４＜Ｖｇｓ５＜Ｖｇｓ６の関係が保たれたまま発光状態に遷移する。
すると、第６ラインほどゲート・ソース間電圧が大きく、発光輝度が高くなる。
すなわち図８のように、同一ユニット内で、下側のラインほど明るくなるシェーディングが発生し、パネル内でラスター表示をする場合、ユニット間に輝度差が発生し、スジ状に視認されてしまう。これによって画面のユニフォミティが悪化する。

［４．第１の実施の形態の画素回路動作］

本実施の形態の画素回路動作は、ＳＴＣ駆動を採用しつつ、上記のようなユニフォミティ劣化を防止するものである。
図９，図１０で第１の実施の形態の画素回路動作を説明する。なお、図９は、上記図４と同様の形式で信号線電圧、及びユニットＵ１，Ｕ２についての各走査パルスＷＳ（ＷＳ１〜ＷＳ６）、電源パルスＤＳ（ＤＳ１〜ＤＳ６）を示している。

この第１の実施の形態の場合、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧としては、３水平期間（３Ｈ）に、閾値補正基準電圧Ｖｏｆｓと、調整用電圧Ｖ１と、３つの映像信号電圧Ｖｓｉｇ＃ｘ，Ｖｓｉｇ＃ｙ、Ｖｓｉｇ＃ｚとしてのパルス電圧となる。つまり図４のＳＴＣ駆動の場合に比べて、水平セレクタ１１は、信号線電圧として、閾値補正基準電圧Ｖｏｆｓの次に調整用電圧Ｖ１を与えることが異なる。調整用電圧Ｖ１＞閾値補正基準電圧Ｖｏｆｓとされる。

各ラインの画素回路１０に対しての走査パルスＷＳ及び電源パルスＤＳによる駆動は次のようになる。
第１ライン〜第３ラインの各画素回路１０については、それぞれ時点ｔ０、ｔ１，ｔ２で電源パルスＤＳ１、ＤＳ２，ＤＳ３が初期電位Ｖｉｎｉとされ、前フレームの発光が終了することは図４と同様である。

時点ｔ０，ｔ１，ｔ２でユニットＵ１の各画素が非発光となったら、まず時点ｔ４〜ｔ５’で同時に閾値補正準備を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされる。
これによって第１ライン〜第３ラインの各画素回路１０の駆動トランジスタのゲート電圧Ｖｇは閾値補正基準電圧Ｖｏｆｓとされ、またソース電位＝Ｖｉｎｉとされて、駆動トランジスタＴｄのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられる。
なお、信号線電圧が調整用電圧Ｖ１となる前の時点ｔ５’で走査パルスＷＳ１、ＷＳ２、ＷＳ３はＬレベルとされる。

次に、時点ｔ１１〜ｔ１２’として、第１ライン〜第３ラインの各画素回路１０で同時に１回目の閾値補正を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされ、また電源パルスＤＳ１、ＤＳ２、ＤＳ３が同時に駆動電圧Ｖｃｃとされる。
これによって第１ライン〜第３ラインの各画素回路１０では、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに近づいていく。

１回目の閾値補正動作は、信号線電圧が調整用電圧Ｖ１になる前の時点ｔ１２’に走査パルスＷＳ１、ＷＳ２、ＷＳ３がＬレベルとされて終了し、信号線電圧が調整用電圧Ｖ１及び映像信号電圧Ｖｓｉｇとなっている期間は閾値補正が休止される。
そして次に、時点ｔ１３〜ｔ１４として、第１ライン〜第３ラインの各画素回路１０で同時に２回目の閾値補正を行う。この例では、２回目の閾値補正が、分割補正における最後の閾値補正動作となる。
この最後の閾値補正動作は、信号線電圧が閾値補正基準電圧Ｖｏｆｓから調整用電圧Ｖ１に至る期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされて実行される。なお、図１０でユニットＵ１に着目して述べるが、この場合、信号線電圧が調整用電圧Ｖ１となった時点でもサンプリングトランジスタＴｓがオンとされていることで、各画素回路１０の駆動トランジスタＴｄのゲート電圧Ｖｇは、調整用電圧Ｖ１とされることになる。

その後、映像信号電圧Ｖｓｉｇの書込が順次行われる。
まず、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃１が与えられている時点ｔ１５〜ｔ１６で、走査パルスＷＳ１がＨレベルとされ、第１ラインの画素回路１０についての映像信号電圧Ｖｓｉｇ＃１の書込、及び移動度補正が行われる。そして時点ｔ１６以降、発光状態へと移行する。
また、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃２が与えられている時点ｔ１７〜ｔ１８で、走査パルスＷＳ２がＨレベルとされ、第２ラインの画素回路１０についての映像信号電圧Ｖｓｉｇ＃２の書込、及び移動度補正が行われる。そして時点ｔ１８以降、発光状態へと移行する。
さらに、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃３が与えられている時点ｔ１９〜ｔ２０で、走査パルスＷＳ３がＨレベルとされ、第３ラインの画素回路１０についての映像信号電圧Ｖｓｉｇ＃３の書込、及び移動度補正が行われる。そして時点ｔ２０以降、発光状態へと移行する。

ユニットＵ２においては、第４ライン〜第６ラインの各画素回路１０について、ユニットＵ１とは３Ｈ期間ずれた状態で、同様の動作が行われる。
即ち時点ｔ６，ｔ７，ｔ８で、それぞれ電源パルスＤＳ４，ＤＳ５，ＤＳ６が初期電位Ｖｉｎｉとされ、第４ライン〜第６ラインの各画素回路１０の前フレームの発光が順次終了され、今回のフレームの１サイクルの発光動作が開始される。
時点ｔ９〜ｔ１０’で、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、第４ライン〜第６ラインの各画素回路１０において同時に閾値補正準備が行われる。
次に、時点ｔ１３〜ｔ１４’で、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、また電源パルスＤＳ４、ＤＳ５、ＤＳ６が同時に駆動電圧Ｖｃｃとされる。これにより第４ライン〜第６ラインの各画素回路１０で同時に１回目の閾値補正が行われる。

さらに補正休止期間後、時点ｔ２１〜ｔ２２に、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、第４ライン〜第６ラインの各画素回路１０で同時に２回目の（最後の）閾値補正が行われる。この場合、信号線電圧が調整用電圧Ｖ１となった時点でも、走査パルスＷＳ４、ＷＳ５、ＷＳ６はＨレベルが保たれる。これによって各画素回路１０の駆動トランジスタＴｄのゲート電圧Ｖｇは調整用電圧Ｖ１とされる。
その後、時点ｔ２３〜ｔ２４、時点ｔ２５〜ｔ２６、時点ｔ２７〜ｔ２８で、第４ライン〜第６ラインの各画素回路１０に対して順次、映像信号電圧Ｖｓｉｇ＃４，Ｖｓｉｇ＃５，Ｖｓｉｇ＃６の書込が行われ、それぞれ発光状態へと移行する。

この図９のＳＴＣ駆動方式では、分割補正における最終閾値補正に至る前の閾値補正（図９の例では１回目の閾値補正）では、信号線電圧＝Ｖｏｆｓで走査パルスＷＳによりサンプリングトランジスタＴｓをオンして閾値補正を行う。
最終閾値補正（図９の例では２回目の閾値補正）に関しては、信号線電圧＝Ｖｏｆｓ〜Ｖ１まで、走査パルスＷＳによりサンプリングトランジスタＴｓをオンするタイミングとする。

図１０には、図９の時点ｔ１３〜ｔ２８の期間を拡大し、信号線電圧と、図７と同様の形式で、ユニットＵ１、Ｕ２への走査パルスＷＳ１〜ＷＳ６、及びユニットＵ２の駆動トランジスタＴｄのゲート電圧Ｖｇ（Ｖｇ４〜Ｖｇ６）、ソース電圧Ｖｓ（Ｖｓ４〜Ｖｓ６）を示している。
図７で述べた場合と同様、時点ｔ１６，ｔ１８，ｔ２０でユニットＵ１の各ラインが発光動作に入るたびに、カソード電極ラインＣＰＬの電位の揺れによって、ユニットＵ２の各ラインの駆動トランジスタＴｄのソース電圧Ｖｓ、及びゲート電圧Ｖｇは変動する。

時点ｔ２１〜ｔ２２の、ユニットＵ２の最終閾値補正の期間に注目する。上述のように、最終閾値補正では、信号線電圧が閾値補正基準電圧Ｖｏｆｓのときだけでなく調整用電圧Ｖ１に至っても、走査パルスＷＳ４〜ＷＳ６をＨレベルとし、サンプリングトランジスタＴｓをオンしているようにする。
すなわち、閾値補正の最後に、駆動トランジスタＴｄのゲートに調整用電圧Ｖ１を書き込むこととなる。
ここで、図４のＳＴＣ駆動の場合の最終閾値補正後のゲート・ソース間電圧をＸ（Ｖ）＝Ｖｏｆｓ−Ｖｔｈとした場合、本実施の形態のゲート・ソース電圧Ｘ’（Ｖ）は、書き込みゲイン（ゲートノード変化に対するソースノード変化割合）をＧｉｎ（％）とすると、
Ｘ’＝Ｘ＋（Ｖ１−Ｖｏｆｓ）×Ｇｉｎ＞Ｘ
となる。

すなわち、前ユニット発光起因のカソード電極の揺れによって縮められたゲート・ソース間電圧Ｖｇｓを、再び閾値電圧Ｖｔｈ以上とすることができる。従って閾値補正動作を機能させることができる。
またＶｇｓ＞Ｖｔｈの状態で、下ラインほどＶ１書込みからＶ２書込みまでの時間が長い為、調整用電圧Ｖ１を書き込むことによって、下ラインほど暗となるオペレーションを行うことが出来る。

同一ユニット内において閾値補正終了後から映像信号書込みまでの待ち時間ＷＴ（ｗａｉｔｉｎｇｔｅｒｍ）は、ラインごとに異なる。
すなわちユニットＵ２内の第４，第５，第６ラインの待ち時間をそれぞれＷＴ４，ＷＴ５，ＷＴ６とすると、図１０に示すように、ＷＴ４＜ＷＴ５＜ＷＴ６という関係となる。
Ｖｇｓ＞Ｖｔｈの状態であることで、駆動トランジスタＴｄのソース電位はＶｇｓ＝Ｖｔｈに至るように上昇する。またＶｇｓ＝Ｖｔｈとなった後も、微小なリーク電流は存在する。
このことから、待ち時間が長いほど、リーク電流によりソース電圧Ｖｓの上昇が大きくなる。つまり、待ち時間ＷＴが長い下段のラインほど、ゲート・ソース間電圧Ｖｇｓを小さくできる。これを、上記の下ラインほど暗となるオペレーションに利用するものである。

つまり本実施の形態では、次の考え方を採る。
前段ユニットの発光時のカソード電極の揺れによって、前段ユニットに近いユニット内の上側ラインほどソース電位上昇が大きい。このため最終閾値補正においてゲート電位が閾値補正基準電圧Ｖｏｆｓとされたときに、上側ラインほどゲート・ソース間電圧Ｖｇｓが小さくなる。これが下ライン側ほど明るくなるユニット内シェーディングの原因となる。
ここで、最終閾値補正の最後にゲート電圧を調整用電圧Ｖ１に押し上げ、各駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓを広げる。
このとき、ユニット内の下ラインほど、ゲート・ソース間電圧Ｖｇｓは大きく、かつ待ち時間が長いため、リーク電流によるソース電圧Ｖｓの上昇が大きい。これは、下ライン側ほど発光輝度が暗くなる動作となる。つまり、カソード電極電位の揺れによる発光輝度のライン毎のばらつきを相殺する動作となる。

このような駆動トランジスタＴｄのゲート・ソース間電圧調整動作を実現するために水平セレクタ１１，ライトスキャナ１３が図９，図１０で示される動作を行う。
即ち水平セレクタ１１が、３Ｈ期間において、閾値補正基準電圧Ｖｏｆｓ、調整用電圧Ｖ１、ユニット内の各ラインの画素回路１０に対する映像信号電圧Ｖｓｉｇ（例えばＶｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６）を供給する。そしてライトスキャナ１３が、ユニット内の各画素回路１０に対して、各映像信号電圧Ｖｓｉｇを入力させる前の閾値補正動作の際に、最適な調整用電圧Ｖ１を各駆動トランジスタＴｄのゲートに入力させるように走査パルスＷＳ（例えばＷＳ４，ＷＳ５，ＷＳ６）を出力する。

このようにしてゲート・ソース間電圧調整動作が行われることで、図４のような通常のＳＴＣ駆動方式の場合に、カソード揺れにより下段ほど明となっていたシェーディング（ユニット内の輝度差）をキャンセルすることができる。
従って、ＳＴＣ駆動方式において、閾値補正期間の確保の点での有利性を得つつ、ユニフォミティを改善でき、これによって、ハイフレームレート化、大パネル化に対して適切に対応できる表示駆動方式とすることができる。
この動作を適切に実現するには、調整用電圧Ｖ１が適切に設定されればよい。即ち、カソード電極電位の揺れによるライン毎のソース電圧変動の差や、待ち時間ＷＴの差、駆動トランジスタＴｄのトランジスタサイズなどに応じて、適切な調整用電圧Ｖ１の値が設定されればよい。実際上は、画面を視認しながら調整用電圧Ｖ１を可変していき、シェーディングが解消されるＶ１値を探すという手法でも実現できる。

［５．第２の実施の形態の画素回路動作］

続いて図１１，図１２で第２の実施の形態の画素回路動作を説明する。
図１１は、上記図４と同様の形式で信号線電圧、及びユニットＵ１，Ｕ２についての各走査パルスＷＳ（ＷＳ１〜ＷＳ６）、電源パルスＤＳ（ＤＳ１〜ＤＳ６）を示している。

なお、この第２の実施の形態の場合、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧としては、３水平期間（３Ｈ）に、閾値補正基準電圧Ｖｏｆｓと、３つの映像信号電圧Ｖｓｉｇ＃ｘ，Ｖｓｉｇ＃ｙ、Ｖｓｉｇ＃ｚとしてのパルス電圧となる。つまり図４で述べたＳＴＣ駆動と同様であり、上記第１の実施の形態のように調整用電圧Ｖ１を用いるものではない。

この第２の実施の形態も、第１の実施の形態と同様、前段ユニットの発光時におけるカソード電極電位の揺れに起因するユニット内シェーディングを解消するものであり、このために駆動トランジスタＴｄのゲート・ソース間電圧調整動作が行われる。
この場合のゲート・ソース間電圧調整動作は、ライトスキャナ１３の走査パルスＷＳの出力方式で実現される。即ちユニット内の各画素回路に対して、閾値補正動作の終了後、その閾値補正動作を終了したときの３Ｈ期間の次以降の３Ｈ期間において、ユニット内の各画素回路１０毎に順次、映像信号電圧Ｖｓｉｇを入力させるように走査パルスＷＳを出力することで実行される。

図１１の画素回路動作として、上記図４と異なる点を述べていく。
ユニットＵ２に注目して述べる。上記図４の場合、最後の閾値補正動作が時点ｔ２１〜ｔ２２で行われる。そしてその直後、時点ｔ２３〜ｔ２４、時点ｔ２５〜ｔ２６、時点ｔ２７〜ｔ２８で、それぞれ第４、第５、第６ラインの画素回路１０に映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６の書込が行われる。
即ち閾値補正動作を終了したときの３Ｈ期間内で、各画素回路１０毎に順次、映像信号電圧Ｖｓｉｇの書込が行われている。

これに対して図１１の動作は次のようになる。
ユニットＵ２については、図１１に示すように、最後の閾値補正動作が時点ｔ２１〜ｔ２２で行われる。これは図４と同様である。
ところが、その直後、即ち最後の閾値補正動作を行った３Ｈ期間内では、第４、第５、第６ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６の書込は行わないようにしている。
そして、時点ｔ３７〜ｔ３８、時点ｔ３９〜ｔ４０、時点ｔ４１〜ｔ４２で、それぞれ第４、第５、第６ラインの画素回路１０に映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６の書込が行われる。つまり最後の閾値補正動作を行った３Ｈ期間の次の３Ｈ期間である。
換言すれば、映像信号電圧Ｖｓｉｇの書込と同じ３Ｈ期間では閾値補正動作を行わないようにするものである。

なおユニットＵ１についても同様で、映像信号電圧Ｖｓｉｇの書込は、図４の時点ｔ１５〜ｔ１６、時点ｔ１７〜ｔ１８、時点ｔ１９〜ｔ２０ではなく、図１１の時点ｔ３１〜ｔ３２、時点ｔ３３〜ｔ３４、時点ｔ３５〜ｔ３６となる。つまり最後の閾値補正動作を行う３Ｈ期間の次の３Ｈ期間に映像信号電圧Ｖｓｉｇの書込を行う。図示しないユニットＵ３以降も同様である。

この第２の実施の形態のゲート・ソース間電圧調整動作は、ユニット内の各画素回路１０の閾値補正動作の終了後、駆動トランジスタＴｄのゲート及びソースの電位変動が変動前の状態に戻った後において、順次、映像信号電圧を入力させる動作となる。
これはライトスキャナ１３が、最後の閾値補正動作のために走査パルスＷＳをＨレベルとした後、次以降の３Ｈ期間で、映像信号電圧Ｖｓｉｇの書込のために走査パルスＷＳをＨレベルとすることで実現される。

図１２で図１１の時点ｔ２１〜ｔ４２の期間を拡大し、ユニットＵ１、Ｕ２への走査パルスＷＳ１〜ＷＳ６、及びユニットＵ２の駆動トランジスタＴｄのゲート電圧Ｖｇ（Ｖｇ４〜Ｖｇ６）、ソース電圧Ｖｓ（Ｖｓ４〜Ｖｓ６）を示している。
図示するように時点ｔ３２，ｔ３４，ｔ３６でユニットＵ１の各ラインが発光動作に入るたびに、カソード電極ラインＣＰＬの電位の揺れによって、ユニットＵ２の各ラインの駆動トランジスタＴｄのソース電圧Ｖｓ、及びゲート電圧Ｖｇは変動する。

ユニットＵ２では、時点ｔ２１〜ｔ２２で最後の閾値補正が行われるが、上述のようにその直後（同じ３Ｈ期間）は映像信号書込及び発光動作に入らない。
この場合、各画素回路１０の駆動トランジスタＴｄは、カソード揺れによるカップリングの影響を受けても、映像信号書込みまでの間ゲート電圧Ｖｇは、フローティング状態を保つことができる為、カップリングの入る前の状態に戻すことができる。
即ち図示のように、第４ラインの画素回路１０では時点ｔ３７に至る前に、ゲート電圧Ｖｇ４、ソース電圧Ｖｓ４は、カップリングが入る前の電位に戻る。第５ライン、第６ラインの各画素回路１０も、それぞれ映像信号電圧Ｖｓｉｇの書込を開始する時点ｔ３９，ｔ４１に至る前に、ゲート電圧Ｖｇ５、Ｖｇ６、ソース電圧Ｖｓ５、Ｖｓ６は、カップリングが入る前の電位に戻る。
このため、ユニットＵ２のそれぞれの画素回路１０において、映像信号電圧Ｖｓｉｇの書込の際のゲート・ソース間電圧Ｖｇｓ４、Ｖｇｓ５、Ｖｇｓ６に、カソード揺れによるカップリングの影響は出ない。
従って図４の場合に発生していシェーディングを抑制し均一なユニフォミティを実現できる。
なお、上記例では最後の閾値補正の３Ｈ期間の次の３Ｈ期間に映像信号書込みを行うものとしたが、最後の閾値補正の３Ｈ期間の次のさらに次の３Ｈ期間に映像信号書込みを行う例なども考えられる。

［６．第３の実施の形態の画素回路動作］

第３の実施の形態の画素回路動作を図１３，図１４で説明する。
図１３、図１４は、上記図１１、図１２と同様の形式で各波形を示している。
また、この第３の実施の形態の場合も、第２の実施の形態と同様、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧としては、３水平期間（３Ｈ）に、閾値補正基準電圧Ｖｏｆｓと、３つの映像信号電圧Ｖｓｉｇ＃ｘ，Ｖｓｉｇ＃ｙ、Ｖｓｉｇ＃ｚとしてのパルス電圧となる。

この第３の実施の形態も、第１、第２の実施の形態と同様、前段ユニットの発光時におけるカソード電極電位の揺れに起因するユニット内シェーディングを解消するものであり、このために駆動トランジスタＴｄのゲート・ソース間電圧調整動作が行われる。
この場合のゲート・ソース間電圧調整動作は、ライトスキャナ１３の走査パルスＷＳの出力方式で実現される。特には最後の閾値補正動作の開始タイミングを遅らせて閾値補正動作期間を短くするようにしている。

図１３の画素回路動作として、上記図４と異なる点を述べていく。
ユニットＵ２に注目して述べる。上記図４の場合、最後の閾値補正動作が時点ｔ２１〜ｔ２２で行われる。そしてその直後、時点ｔ２３〜ｔ２４、時点ｔ２５〜ｔ２６、時点ｔ２７〜ｔ２８で、それぞれ第４、第５、第６ラインの画素回路１０に映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６の書込が行われる。

これに対して図１３の動作は次のようになる。
ユニットＵ２については、図１３に示すように、最後の閾値補正動作が時点ｔ２１’〜ｔ２２で行われる。
つまり、最後の閾値補正動作の開始タイミングを時点ｔ２１からｔ２１’に遅らせるものとなる。その後、時点ｔ２３〜ｔ２４、時点ｔ２５〜ｔ２６、時点ｔ２７〜ｔ２８で、それぞれ第４、第５、第６ラインの画素回路１０に映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６の書込が行われることは同様である。
なおユニットＵ１についても同様で、図４の場合に時点ｔ１３〜ｔ１４で実行していた最後の閾値補正動作を、図１３のように時点ｔ１３’〜ｔ１４の期間とするものである。

この第３の実施の形態のゲート・ソース間電圧調整動作は、駆動トランジスタＴｄのソースの電位変動が変動前の状態に戻ってから最後の閾値補正動作を行うというものである。
図１４に時点ｔ１３〜ｔ２８を拡大して示すが、ユニットＵ２についてみれば、まず１回目の閾値補正動作が、時点ｔ１３〜ｔ１４において行われる。つまり時点ｔ１３〜ｔ１４で走査パルスＷＳ４，ＷＳ５，ＷＳ６がＨレベルとされる。
その１回目の閾値補正動作の後、時点ｔ１６，ｔ１８，ｔ２０でユニットＵ１の各ラインが発光動作に入るたびに、カソード電極ラインＣＰＬの電位の揺れによって、ユニットＵ２の各ラインの駆動トランジスタＴｄのソース電圧Ｖｓ、ゲート電圧Ｖｇは変動する。

ユニットＵ２では、時点ｔ２１’〜ｔ２２で最後の閾値補正が行われる。この場合、時点ｔ２０の電位変動から時点ｔ２１’の閾値補正動作の開始タイミングまでの期間が、図４の場合のより長くとられていることになる。
このため図示のように、最後の閾値補正動作を開始する時点では、カソード揺れによるカップリングの影響によるソース電圧Ｖｓの上昇が、カップリングの入る前の状態に戻っている。換言すれば、ソース電圧Ｖｓがカップリング前の電位に戻るまで、閾値補正動作を開始しないようにしていることになる。
そしてソース電圧Ｖｓが戻った状態で最後の閾値補正動作が行われるため、最後の閾値補正動作の際にゲート電圧Ｖｇが閾値補正基準電圧Ｖｏｆｓとされたときにも、ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるような事態は生じない。従って適正に最後の閾値補正動作が実行される。

このように最後の閾値補正動作が、カソード電極電位の揺れによる電位変動の影響を受けずに行われることで、閾値補正が適正に完了した状態で映像信号電圧Ｖｓｉｇの書込を行うことができる。
従って図４の場合に発生していシェーディングを抑制し均一なユニフォミティを実現できる。

なお、本実施の形態では、カソード電極電位の揺れの影響によるソース電圧の上昇が元に戻るまでの時間を稼ぐという意味で、最後の閾値補正動作の開始タイミングを遅らせるものである。このため、時点ｔ２１’〜ｔ２２等の閾値補正動作期間の設定は、カソード電極電位の回復までの時間と、最後の閾値補正動作期間として必要な期間長を勘案して決定されればよい。

以上、各種の実施の形態について説明したが、本発明は上記各例に限定されるものではない。例えばＳＴＣ駆動において分割閾値補正を何回行うかは、実際のフレームレート、パネルサイズ等に即して決定されるものである。例えば３回以上に分割して閾値補正を行う場合もある。
また、１回の閾値補正動作によって閾値補正が完了できるのであれば、必ずしも分割閾値補正としなくてもよい。例えば第１，第２の実施の形態の考え方は、閾値補正動作を１回行う場合でも適用は容易である。

またＳＴＣ駆動として３ラインを１ユニットとするのは一例であり、４ライン以上を１ユニットとしてＳＴＣ駆動を行う場合もあり得る。
例えば4ラインを１ユニットとする場合、ＳＴＣ駆動のための動作は４水平期間を単位として行われることは言うまでもない。即ち水平セレクタ１１は、４Ｈ期間に閾値補正基準電圧Ｖｏｆｓと、各ラインへの映像信号電圧Ｖｓｉｇの出力（第１の実施の形態の場合は、加えて調整用電圧Ｖ１）を各信号線ＤＴＬに対して行う。

１有機ＥＬ素子、１０画素回路、１１水平セレクタ、１２ドライブスキャナ、１３ライトスキャナ、２０画素アレイ部、Ｃｓ保持容量、Ｔｓサンプリングトランジスタ、Ｔｄ駆動トランジスタ、ＣＰＬカソード電極ライン

Claims

発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成り、さらに、上記発光素子の一端が共通電極ラインとされている画素アレイと、
上記画素アレイの各画素回路について複数水平ラインを１つのユニットとしたときに、１ユニットの水平ライン数に対応する複数水平期間に、上記画素アレイ上で列状に配設される各信号線に上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路の１発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させるように上記サンプリングトランジスタを制御する上記走査パルスを出力する書込スキャナと、
を備えるとともに、
前段ユニットの発光開始時に上記共通電極ラインを介して生ずるユニット内の各画素回路の駆動トランジスタのゲート及びソースの電位変動が、ユニット内の各ラインの画素回路の発光輝度の差として表れないように各画素回路の駆動トランジスタのゲート・ソース間電圧を調整するゲート・ソース間電圧調整動作が行われる表示装置。
上記ゲート・ソース間電圧調整動作は、
上記信号セレクタが、上記複数水平期間において、上記各信号線に、上記信号線電圧として、閾値補正基準電圧、調整用電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、
上記書込スキャナが、ユニット内の各画素回路に対して、映像信号電圧を入力させる前の閾値補正動作の際に、上記調整用電圧を各駆動トランジスタのゲートに入力させるように上記走査パルスを出力することで実行される請求項１に記載の表示装置。
上記調整用電圧は上記閾値補正基準電圧より高い電圧である請求項２に記載の表示装置。
上記信号セレクタは、上記複数水平期間において、閾値補正基準電圧、調整用電圧、及びユニット内の各画素回路のそれぞれに対する映像信号電圧の順に、上記各信号線に供給する請求項２に記載の表示装置。
上記ゲート・ソース間電圧調整動作は、
上記書込スキャナが、ユニット内の各画素回路に対して、閾値補正動作の終了後、当該閾値補正動作を終了したときの上記複数水平期間の次以降の複数水平期間において、ユニット内の各画素回路毎に順次、映像信号電圧を入力させる上記走査パルスを出力することで実行される請求項１に記載の表示装置。
上記ゲート・ソース間電圧調整動作は、
上記書込スキャナが、ユニット内の各画素回路に対して、上記駆動トランジスタのソースの電位変動が変動前の状態に戻った後において、閾値補正動作を実行させるように上記走査パルスを出力することで実行される請求項１に記載の表示装置。
上記書込スキャナは、各画素回路において１発光サイクルの期間内に複数回の閾値補正動作が行われるように上記走査パルスを出力する請求項１に記載の表示装置。
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成り、さらに、上記発光素子の一端が共通電極ラインとされている画素アレイと、
上記画素アレイ上で列状に配設される各信号線に上記信号線電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記信号セレクタが、上記画素アレイの各画素回路について複数水平ラインを１つのユニットとしたときに、１ユニットの水平ライン数に対応する複数水平期間に、上記画素アレイ上で列状に配設される各信号線に上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、
上記書込スキャナが、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路の１発光サイクルの期間内に同時に閾値補正動作が行われるように上記閾値補正基準電圧を各画素回路に入力させ、その後、ユニット内の各画素回路毎に順次、映像信号電圧を入力させるように上記サンプリングトランジスタを制御する上記走査パルスを出力し、
さらに、前段ユニットの発光開始時に上記共通電極ラインを介して生ずるユニット内の各画素回路の駆動トランジスタのゲート及びソースの電位変動が、ユニット内の各ラインの画素回路の発光輝度の差として表れないように各画素回路の駆動トランジスタのゲート・ソース間電圧を調整するゲート・ソース間電圧調整動作が行われる表示駆動方法。