JP2011109064A - 多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法 - Google Patents

Abstract

【課題】多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法を提供する。
【解決手段】本発明は、基板１００を提供する工程と、上記基板１００上にバッファ層１１０を形成する工程と、上記バッファ層１１０上に金属触媒層１１５を形成する工程と、上記金属触媒層１１５の金属触媒をバッファ層１１０に拡散する工程と、上記金属触媒層１１５を除去する工程と、上記バッファ層１１０上に非晶質シリコン層１２０Ａを形成する工程と、上記基板１００を熱処理して上記非晶質シリコン層１２０Ａを多結晶シリコン層に結晶化する工程とを含むことを特徴とする多結晶シリコン層の製造方法に関する。
【選択図】図１Ｂ

Description

本発明は、多結晶シリコン層の製造方法、それを用いた薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関する。特に、バッファ層内に金属触媒を拡散した後にバッファ層内の金属触媒を用いて非晶質シリコン層を多結晶シリコン層に結晶化する製造方法を提供し、その後に、半導体層として用いる場合に残留金属触媒が減少されて、特性が向上する薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関するものである。

一般に、多結晶シリコン層は、高い電界効果移動度とともに高速動作回路に適用でき、また、ＣＭＯＳ回路の構成が可能であるという長所から薄膜トランジスタ用の半導体層の用途として多く用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主にアクティブマトリクス液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子とに用いられる。

上記非晶質シリコンを多結晶シリコンに結晶化する方法としては、固相結晶化法（ＳＰＣ：Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（ＭＩＣ：Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導側面結晶化法（ＭＩＬＣ：Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがある。

金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化よりも低い温度で、短時間に結晶化することができる長所を有するため、近年盛んに研究されている。金属を用いた結晶化方法には、金属誘導結晶化法と金属誘導側面結晶化法、ＳＧＳ結晶化（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法などがある。しかし、金属触媒を用いる上記方法の場合、金属触媒による汚染で薄膜トランジスタの素子特性が低下するという問題点があった。

そこで、本発明は、上記問題に鑑みてなされたものであって、金属触媒を用いて結晶化された半導体層において、半導体層に残留する金属触媒量を減少することができる多結晶シリコン層の製造方法と、電気的特性が向上した薄膜トランジスタ及びその製造方法と、有機電界発光表示装置及びその製造方法と、を提供することにその目的がある。

本発明は、多結晶シリコン層の製造方法、薄膜トランジスタ、それを含む有機電界発光表示装置及びその製造方法に関し、より詳しくは、基板を提供する工程と、上記基板上にバッファ層を形成する工程と、上記バッファ層上に金属触媒層を形成する工程と、上記金属触媒層の金属触媒をバッファ層に拡散する工程と、上記金属触媒層を除去する工程と、上記バッファ層上に非晶質シリコン層を形成する工程と、上記基板を熱処理して上記非晶質シリコン層を多結晶シリコン層に結晶化する工程とを含むことを特徴とする多結晶シリコン層の製造方法を提供する。

そして、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記半導体層を含む基板上に位置するゲート絶縁膜と、上記ゲート絶縁膜上に位置するゲート電極と、上記半導体層に電気的に接続するソース／ドレイン電極とを含み、上記バッファ層と上記半導体層とが接触する界面に金属シリサイドを含むことを特徴とする薄膜トランジスタ及びその製造方法に関し、上記薄膜トランジスタを含む有機電界発光表示装置及びその製造方法を提供する。

本発明によれば、バッファ層内に金属触媒を拡散させた後、バッファ層内の金属触媒により非晶質シリコン層の界面に金属シリサイドを形成して結晶化を行うことによって、非晶質シリコン層内の金属触媒及び金属シリサイドの量を最小化することで、半導体層の特性を向上させ、特性が向上した薄膜トランジスタ及びそれを含む有機電界発光表示装置を製造することができる。

本発明に係る多結晶シリコン層の製造方法に関する図である。 図１Ａに後続する図である。 図１Ｂに後続する図である。 図１Ｃに後続する図である。 従来の金属触媒による多結晶シリコン層のシード群領域の写真である。 本発明に係る多結晶シリコン層のシード群領域の写真である。 本発明に係る多結晶シリコン層のセコエッチング写真である。 従来の金属触媒による多結晶シリコン層のセコエッチング写真である。 本発明に係る多結晶シリコン層とシードの位置を示すＥＤＳ分析結果のグラフである。 従来の金属触媒による多結晶シリコン層とシードの位置を示すＥＤＳ分析結果のグラフである。 本発明の第２実施形態による薄膜トランジスタを示す図である。 図２Ａに後続する図である。 図２Ｂに後続する図である。 図２Ｃに後続する図である。 図２Ｄに後続する図である。 本発明の第３実施形態による薄膜トランジスタを示す図である。 図３Ａに後続する図である。 本発明の第４実施形態による薄膜トランジスタを示す図である。 図４Ａに後続する図である。 図４Ｂに後続する図である。 本発明の第５実施形態による有機電界発光表示装置を示す図である。 図５Ａに後続する図である。

以下、本発明をより詳しく説明するために本発明の好適な実施形態を添付した図面を参照して詳細に説明する。しかしながら、本発明はここで説明される実施形態に限定されず、他の形態によって具体化されることができる。

＜第１の実施形態＞
図１Ａないし図１Ｄは、本発明の一実施形態による結晶化工程の断面図である。

まず、図１Ａに示すように、ガラスまたはプラスチックのような基板１００上にバッファ層１１０を形成する。上記バッファ層１１０は、化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはそれらの複数層に形成される。好ましくは、シリコン窒化膜とシリコン酸化膜との複数層構造にバッファ層を形成し、基板から発生する不純物の拡散を防止するために、下層はシリコン窒化膜で形成し、上層は金属触媒を拡散させるバッファ層として、その後蒸着される非晶質シリコンとの接着特性を考慮してシリコン酸化膜で形成する。

このとき、上記バッファ層１１０は、上記基板１００から発生する水分または不純物の拡散を防止するか、その後熱処理でバッファ層内に拡散された金属触媒をシリコン層の結晶化の際に供給することで、金属シリサイドを形成してシリコン層の結晶化が行われるように機能する。

このようなバッファ層１１０は１０〜５０００Åで形成されるが、５０００Å以上の場合は、結晶化熱処理時に基板の曲げ及び収縮等が生じ、１０Å未満の場合には上記バッファ層内に存在する金属触媒量が少なくなるので、その後に形成される非晶質シリコン層に拡散される量も少なくなって多結晶シリコン層を結晶化することが困難である。

そして、図１Ｂに示すように、上記バッファ層１１０上部に金属触媒を蒸着して金属触媒層１１５を形成する。このとき、上記金属触媒は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つを用いることができるが、好ましくはニッケルＮｉを用いる。このとき、上記金属触媒層１１５は、上記バッファ層１１０上に１０^１１〜１０^１５ａｔｏｍｓ／ｃｍ^２の面密度に形成されるが、上記金属触媒が１０^１１ａｔｏｍｓ／ｃｍ^２の面密度よりも少なく形成された場合には、結晶化の核であるシード量が少なくなるので、上記非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化することが困難であり、上記金属触媒が１０^１５ａｔｏｍｓ／ｃｍ^２の面密度よりも多く形成された場合には、非晶質シリコン層に拡散する金属触媒量が多くなるので、残留金属触媒量が多くなって上記多結晶シリコン層をパターニングして形成される半導体層の特性が低下することになる。

その後、上記基板１００を熱処理１０して上記金属触媒層１１５の金属触媒を上記バッファ層１１０に拡散させた後、上記金属触媒層１１５を除去する。

このとき、上記熱処理１０工程は、２００〜９００℃の温度範囲で数秒ないし数時間行って上記金属触媒Ａを拡散させることになるが、上記温度と時間で行った場合に、過多な熱処理工程による基板の変形などを防止することができ、製造コスト及び収率の面からも好ましい。上記熱処理１５０工程は、炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちのいずれか１つの工程を用いることができる。

続いて、図１Ｃに示すように、金属触媒Ａ’を含む上記バッファ層１１０上に非晶質シリコン層１２０Ａを形成する。その後、上記基板１００を熱処理すると上記バッファ層１１０内に残留する金属触媒１１５ａによって上記非晶質シリコン層１２０Ａが多結晶シリコン層１２０に結晶化される。すなわち、上記バッファ層内部に拡散した金属触媒１１５ａが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、上記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成することで、上記シードから結晶が成長して非晶質シリコン層が多結晶シリコン層に結晶化することになる。

このとき、上記非晶質シリコン層１２０Ａを形成する前に、上記バッファ層１１０上に、シリコン窒化膜、シリコン酸化膜、またはこれらの二重層の絶縁膜を形成することができる。このように上記絶縁膜を形成すると、非晶質シリコン層１２０Ａに拡散する金属触媒の量を調節することができるので、結晶の大きさをさらに大きくでき、半導体層内の金属触媒量も少なくすることができる。

そして、上記では、非晶質シリコン層の熱処理前に金属触媒層を除去し、その後結晶化を行っているが、金属触媒層を除去せず結晶化を行うこともできる。

図１Ｄに示すように、上記方法で形成されたシードＡは多結晶シリコン層１２０Ｂとバッファ層１１０との界面に位置され、シードはバッファ層の上部界面からバッファ層下部に１０ｎｍになる地点までに位置することになる。また、上記シードＡから結晶が成長して上記非晶質シリコン層１２０Ａを多結晶シリコン層１２０Ｂに結晶化させて、本発明の一実施形態による多結晶シリコン層が製造される。

図１Ｅは上記方法であるバッファ層内の金属触媒によって結晶化された多結晶シリコン層のシード群領域の断面ＴＥＭ写真であり、図１Ｆは一般のＳＧＳ法で非晶質シリコン層上部に拡散された金属触媒によって結晶化された多結晶シリコン層のシード群領域の断面ＴＥＭ写真である。

図１Ｅ及び図１Ｆに見られるように、本発明に係る多結晶シリコン層はバッファ層と多結晶シリコン層とが接する界面にシードが集まって形成された面状形態のシード群領域を含み、一般の非晶質シリコン層上部に拡散された金属触媒による結晶化法、例えば、ＳＧＳ法で形成された多結晶シリコン層とバッファ層とが接する界面には三角錐状のシード群領域を含むことが観察されている。その理由として本願発明の場合は、金属触媒がバッファ層に蒸着された後に拡散するように熱処理したことで、広がった形態のシード群領域を有することになったためであって、一般的なＳＧＳ法の場合は金属触媒が上部表面から直接拡散し、下降してシリコン層とバッファ層との界面に集まるために、本願発明の結晶化法とは異なった形態のシード群領域を形成することになる。

図１Ｇは本発明に係る多結晶シリコン層をセコエッチング（ｓｅｃｃｏ−ｅｔｃｈ）した際の写真であり、図１Ｈは非晶質シリコン層の上部に金属触媒が拡散して結晶化された多結晶シリコン層をセコエッチングした際の写真である。上記図１Ｇと図１Ｈを対比すると、本発明による図１Ｇの場合はグレーンバウンダリ（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）内にシードが観察されず、一般的なＳＧＳ法による図１Ｈはグレーンバウンダリ内にシードが位置していることが明確に観察される。その理由として本発明による結晶化法はシードがバッファ層と非晶質シリコン層との界面に含まれていてバッファ層に広く形成されるからである。

図１Ｉは本発明による多結晶シリコン層のシード群領域におけるＥＤＳ分析結果を示すグラフであり、図１Ｊは一般的な金属触媒による多結晶シリコン層のシード群領域におけるＥＤＳ分析結果に関するグラフである。上記のように、図１Ｉの多結晶シリコン層Ｘ、金属シリサイドＺ、バッファ層Ｙの位置をよく調べてみると、本願発明の金属シリサイドＺはバッファ層Ｙ内の約１０ｎｍ位置まで存在するのに対して、図１Ｊでは金属シリサイドＺが多結晶シリコン層Ｘ及び界面だけに多量存在していて、バッファ層内には存在しないことがわかる。

よって、本願発明のように、バッファ層内に拡散された金属触媒によって結晶化された多結晶シリコン層は、既存の方法に比べて、多結晶シリコン層およびシードの形態と、シリコン層の内部及びバッファ層に存在するシード群領域の形態とが異なっているため、半導体素子として形成した場合、より優れる素子を形成することができる。

＜第２の実施形態＞
図２Ａないし図２Ｅは本発明に係る薄膜トランジスタを示す図であり、上記第１実施形態に記載した多結晶シリコン層の製造方法を用いて薄膜トランジスタを形成する。

図２Ａに示すように、上記基板１００を準備し、上記基板１００上にバッファ層１１０を形成する。

そして、図２Ｂに示すように、上記バッファ層１１０上に金属触媒層１１５を形成した後、基板を熱処理して上記金属触媒層１１５の金属触媒をバッファ層に拡散させる。

その後、図２Ｃに示すように、上記金属触媒層１１５を除去した後、上記バッファ層１１０上に非晶質シリコン層１２０Ａを形成した後熱処理し、上記バッファ層１１０内に存在する金属触媒による上記非晶質シリコン層１２０Ａを結晶化して多結晶シリコン層に形成する。

上記の第１実施形態のように、非晶質シリコン層１２０Ａの形成前にシリコン酸化膜、シリコン窒化膜またはこれらの二重層を形成した後に非晶質シリコン層１２０Ａを形成して熱処理し結晶化することができる。

そして、上述では非晶質シリコン層を熱処理前に金属触媒層を除去して結晶化を行っていたが、金属触媒層を除去せず結晶化を行うこともできる。

そして、図２Ｄに示すように、上記結晶化した多結晶シリコン層をパターニングして半導体層１２０を形成する。その後、上記基板１００全面にわたってゲート絶縁膜１３０を形成し、上記半導体層１２０に対応するゲート電極１４０を形成する。ここで、上記ゲート絶縁膜１３０は、シリコン酸化膜、シリコン窒化膜またはこれらの二重層とすることができる。そして、ゲート電極１４０は、ゲート絶縁膜１３０上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層をゲート電極用金属層（図示せず）として形成し、写真エッチング工程により上記ゲート電極用金属層をエッチングして形成する。

その後、図２Ｅに示すように、上記基板１００全面にわたって層間絶縁膜１５０を形成し、上記半導体層１２０に電気的に接続するソース／ドレイン電極１６０ａ，１６０ｂを形成して本発明の第２実施形態による薄膜トランジスタを完成する。

＜第３の実施形態＞
第３実施形態は、第１実施形態における多結晶シリコン層の製造方法を利用して形成した薄膜トランジスタに関するものであり、図３Ａ及び図３Ｂは上記薄膜トランジスタを示す図である。

まず、図３Ａに示すように、基板２００を準備し、上記基板２００上にバッファ層２１０を形成する。そして、第１実施形態に記載した方法で結晶化された多結晶シリコン層からなる半導体層２２０を形成する。第１実施形態と同じ方法で形成された多結晶シリコン層をパターニングして上記半導体層２２０を用いるので、上記半導体層２２０と上記バッファ層２１０との間にはシードＡが存在することになる。

その後、上記半導体層２２０の一部領域を開口させ、上記半導体層に接続するソース／ドレイン電極２３０ａ，２３０ｂを形成する。

そして、図３Ｂに示すように、上記基板２００全面にわたってゲート絶縁膜２４０を形成する。その後、上記半導体層２２０に対応するゲート電極２５０を形成し、上記基板全面にわたって層間絶縁膜２６０を形成して本発明の第３実施形態による薄膜トランジスタを完成させる。

＜第４の実施形態＞
図４Ａないし図４Ｃは、本発明の第１実施形態による多結晶シリコン層の方法を利用して形成した薄膜トランジスタに関するものである。

まず、図４Ａに示すように、基板３００上に図１の実施形態で示された方法と同じ方法で、金属触媒が拡散したバッファ層３１０を形成する。そして、上記バッファ層３１０表面をオゾン（Ｏ_３）で洗浄する。

そして、図４Ｂに示すように、上記バッファ層３１０上に第１実施形態で示す方法で形成した多結晶シリコン層になる半導体層３２０を形成する。

このとき、上記オゾン（Ｏ_３）洗浄処理により上記バッファ層３１０表面には酸化膜が形成されるため、結晶化して半導体層３２０を形成する非晶質シリコン層と上記バッファ層３１０との間において拡散層の役割を果たし、これが非晶質シリコン層に拡散される金属触媒を調節し、グレーンサイズ（粒子径）のさらに大きい多結晶シリコン層を形成することができる。

その後、上記のように、基板３００上に、ゲート絶縁膜３３０、ゲート電極３４０、層間絶縁膜３５０及びソース／ドレイン電極３６０ａ，３６０ｂを形成し、本発明の第４実施形態による薄膜トランジスタが完成する。

第４実施形態では、上記第２実施形態に、バッファ層のオゾン（Ｏ_３）の洗浄処理だけを追加しており、その他の工程は第２実施形態と同様である。

＜第５の実施形態＞
図５Ａ及び図５Ｂは、第５実施形態に係る有機電界発光表示装置に関するものであって、第５実施形態は第２実施形態で形成された薄膜トランジスタを含む有機電界発光表示装置であるため、同一内容は省略するものとする。

図５Ａに示すように、第１実施形態で形成された薄膜トランジスタを備える基板１００上に、基板全面にわたって保護膜１７０を形成し、上記保護膜１７０上に平坦化膜１７５を形成する。このとき、上記保護膜１７０は省略することもできる。

そして、上記薄膜トランジスタのソース／ドレイン電極１６０ａ，１６０ｂに電気的に接続する第１電極１８０を形成する。

その後、図５Ｂに示すように、上記第１電極１８０上に一部を開口し、画素を定義する画素定義膜１８５を形成する。そして、上記第１電極１８０上部に有機発光層を含む有機膜層１９０を形成する。上記有機膜層１９０は正孔注入層、正孔輸送層及び電子輸送層などをさらに含むことができる。

その後、上記基板全面にわたって第２電極１９５を形成して第５実施形態による有機電界発光表示装置を完成する。

上述では、本発明の好ましい実施形態を参照して説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲で、本発明を多様に修正及び変更させることができる。

１０ 熱処理、
１００ 基板、
１１０ バッファ層、
１１５ 金属触媒層、
１１５ａ 金属触媒、
１２０Ａ 非晶質シリコン層、
１２０Ｂ 多結晶シリコン層、
Ａ シード。

Claims (50)

1. 基板を提供する工程と、
   前記基板上にバッファ層を形成する工程と、
   前記バッファ層上に金属触媒層を形成する工程と、
   前記金属触媒層の金属触媒をバッファ層に拡散する工程と、
   前記金属触媒層を除去する工程と、
   前記バッファ層上に非晶質シリコン層を形成する工程と、
   前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
   を含むことを特徴とする多結晶シリコン層の製造方法。
2. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つであることを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
3. 前記バッファ層の厚さは、１０〜５０００Åに形成することを特徴とする請求項１または２に記載の多結晶シリコン層の製造方法。
4. 前記バッファ層は、シリコン酸化膜、シリコン窒化膜及びこれらの二重層のうちのいずれか１つで形成することを特徴とする請求項１〜３のいずれか１項に記載の多結晶シリコン層の製造方法。
5. 熱処理で前記金属触媒を前記バッファ層に拡散させることを特徴とする請求項１〜４のいずれか１項に記載の多結晶シリコン層の製造方法。
6. 前記熱処理は、前記バッファ層と前記非晶質シリコン層とを直接接触させた後に行うことを特徴とする請求項１〜５のいずれか１項に記載の多結晶シリコン層の製造方法。
7. 前記非晶質シリコン層を結晶化することは、前記バッファ層と前記非晶質シリコン層との界面に形成される金属シリサイドから結晶を成長させて形成することを特徴とする請求項１〜６のいずれか１項に記載の多結晶シリコン層の製造方法。
8. 前記金属触媒層を除去した後、前記バッファ層上にシリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つを形成することをさらに含むことを特徴とする請求項１〜７のいずれか１項に記載の多結晶シリコン層の製造方法。
9. 基板と、
   前記基板上に位置するバッファ層と、
   前記バッファ層上に位置する半導体層と、
   前記半導体層を含む基板上に位置するゲート絶縁膜と、
   前記ゲート絶縁膜上に位置するゲート電極と、
   前記半導体層に電気的に接続するソース／ドレイン電極と、を含み、前記バッファ層と前記半導体層とが接触する界面に金属シリサイドを含むことを特徴とする薄膜トランジスタ。
10. 前記バッファ層内部には、金属触媒が含まれていることを特徴とする請求項９に記載の薄膜トランジスタ。
11. 前記金属触媒は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つであることを特徴とする請求項１０に記載の薄膜トランジスタ。
12. 前記バッファ層の厚さは、１０〜５０００Åであることを特徴とする請求項９〜１１のいずれか１項に記載の薄膜トランジスタ。
13. 前記バッファ層は、シリコン酸化膜、シリコン窒化膜及びこれらの二重層のうちのいずれか１つで形成することを特徴とする請求項９〜１２のいずれか１項に記載の薄膜トランジスタ。
14. 前記金属シリサイドが集まったシード群領域は、面状であることを特徴とする請求項９〜１３のいずれか１項に記載の薄膜トランジスタ。
15. 前記金属シリサイドは、前記バッファ層上部界面からバッファ層内の下部に１０ｎｍまで位置することを特徴とする請求項１４に記載の薄膜トランジスタ。
16. 前記バッファ層と前記半導体層との間にシリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つをさらに含むことを特徴とする請求項９〜１５のいずれか１項に記載の薄膜トランジスタ。
17. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に金属触媒層を形成する工程と、
    前記金属触媒層の金属触媒をバッファ層に拡散する工程と、
    前記金属触媒層を除去する工程と、
    前記バッファ層上に非晶質シリコン層を形成する工程と、
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
    前記多結晶シリコン層をパターニングして半導体層を形成する工程と、
    前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極と絶縁され、前記半導体層と接続するソース／ドレイン電極を形成する工程とを含み、前記熱処理は前記バッファ層と前記非晶質シリコン層とが直接接触するように形成した後に行われることを特徴とする薄膜トランジスタの製造方法。
18. 前記金属触媒層は、金属触媒を１０^１１〜１０^１５ａｔｏｍｓ／ｃｍ^２に形成することを特徴とする請求項１７に記載の薄膜トランジスタの製造方法。
19. 前記バッファ層の厚さは、１０〜５０００Åになるように形成することを特徴とする請求項１７または１８に記載の薄膜トランジスタの製造方法。
20. 熱処理で前記金属触媒をバッファ層に拡散させることを特徴とする請求項１７〜１９のいずれか１項に記載の薄膜トランジスタの製造方法。
21. 前記熱処理は、２００〜９００℃で行うことを特徴とする請求項１７〜２０のいずれか１項に記載の薄膜トランジスタの製造方法。
22. 前記金属触媒層を除去した後、前記バッファ層上にシリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つを形成する工程をさらに含むことを特徴とする請求項２１に記載の薄膜トランジスタの製造方法。
23. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する半導体層と、
    前記半導体層の一部を開口させて前記半導体層上に位置するソース／ドレイン電極と、
    前記ソース／ドレイン電極を含む基板全面に位置するゲート絶縁膜と、
    前記半導体層に対応して前記ゲート絶縁膜上に位置するゲート電極と、を含み、前記バッファ層と前記半導体層とが接触する界面に金属シリサイドを含むことを特徴とする薄膜トランジスタ。
24. 前記バッファ層内部には、金属触媒が含まれていることを特徴とする請求項２３に記載の薄膜トランジスタ。
25. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つであることを特徴とする請求項２３または２４に記載の薄膜トランジスタ。
26. 前記バッファ層の厚さは、１０〜５０００Åであることを特徴とする請求項２３〜２５のいずれか１項に記載の薄膜トランジスタ。
27. 前記バッファ層は、シリコン酸化膜、シリコン窒化膜及びこれらの二重層のうちのいずれか１つであることを特徴とする請求項２３〜２６のいずれか１項に記載の薄膜トランジスタ。
28. 前記金属シリサイドが集まったシード群領域は、面状であることを特徴とする請求項２３〜２７のいずれか１項に記載の薄膜トランジスタ。
29. 前記金属シリサイドは、前記バッファ層の上部界面からバッファ層内の下部に１０ｎｍまで位置することを特徴とする請求項２８に記載の薄膜トランジスタ。
30. 前記バッファ層と前記半導体層との間にシリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つをさらに含むことを特徴とする請求項２３〜２９のいずれか１項に記載の薄膜トランジスタ。
31. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に金属触媒層を形成する工程と、
    前記基板をオゾン洗浄処理する工程と、
    前記金属触媒層を除去する工程と、
    前記バッファ層上に非晶質シリコン層を形成する工程と、
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
    前記多結晶シリコン層をパターニングして半導体層を形成する工程と、
    前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極と絶縁され、前記半導体層と接続するソース／ドレイン電極を形成する工程とを含み、前記熱処理は前記バッファ層と前記非晶質シリコン層とが直接接触するように形成した後に行われることを特徴とする薄膜トランジスタの製造方法。
32. 前記金属触媒層は、金属触媒を１０^１１〜１０^１５ａｔｏｍｓ／ｃｍ^２に形成することを特徴とする請求項３１に記載の薄膜トランジスタの製造方法。
33. 前記バッファ層の厚さは、１０〜５０００Åになるように形成することを特徴とする請求項３１または３２に記載の薄膜トランジスタの製造方法。
34. 熱処理で前記金属触媒をバッファ層に拡散させることを特徴とする請求項３１〜３３のいずれか１項に記載の薄膜トランジスタの製造方法。
35. 前記熱処理は、２００〜９００℃で行うことを特徴とする請求項３１〜３４のいずれか１項に記載の薄膜トランジスタの製造方法。
36. 前記金属触媒層を除去した後、前記バッファ層上にシリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つを形成することをさらに含むことを特徴とする請求項３１〜３５のいずれか１項に記載の薄膜トランジスタの製造方法。
37. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する半導体層と、
    前記半導体層を含む基板上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置するゲート電極と、
    前記半導体層に電気的に接続するソース／ドレイン電極と、を含み、前記バッファ層と前記半導体層とが接触する界面に金属シリサイドを含むことを特徴とする有機電界発光表示装置。
38. 前記バッファ層内部には、金属触媒が含まれていることを特徴とする請求項３７に記載の有機電界発光表示装置。
39. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群より選択されるいずれか１つであることを特徴とする請求項３７または３８に記載の有機電界発光表示装置。
40. 前記バッファ層の厚さは、１０〜５０００Åであることを特徴とする請求項３７〜３９のいずれか１項に記載の有機電界発光表示装置。
41. 前記バッファ層は、シリコン酸化膜、シリコン窒化膜及びこれらの二重層のうちのいずれか１つであることを特徴とする請求項３７〜４０のいずれか１項に記載の有機電界発光表示装置。
42. 前記金属シリサイドが集まったシード群領域は、面状であることを特徴とする請求項３７〜４１のいずれか１項に記載の有機電界発光表示装置。
43. 前記金属シリサイドは、前記バッファ層上部の界面からバッファ層内の下部に１０ｎｍまで位置することを特徴とする請求項３７〜４２のいずれか１項に記載の有機電界発光表示装置。
44. 前記バッファ層と前記半導体層との間に、シリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つをさらに含むことを特徴とする請求項３７〜４３のいずれか１項に記載の有機電界発光表示装置。
45. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に金属触媒層を形成する工程と、
    前記金属触媒層を除去する工程と、
    前記バッファ層上に非晶質シリコン層を形成する工程と、
    前記基板を熱処理して前記非晶質シリコン層を多結晶シリコン層に結晶化する工程と、
    前記多結晶シリコン層をパターニングして半導体層を形成する工程と、
    前記基板上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極と絶縁され、前記半導体層と接続するソース／ドレイン電極を形成する工程と、
    前記ソース／ドレイン電極に電気的に接続する第１電極、有機膜層、及び第２電極を形成する工程と、を含み、前記熱処理は前記バッファ層と前記非晶質シリコン層とが直接接触するように形成した後に行われることを特徴とする有機電界発光表示装置の製造方法。
46. 前記金属触媒層は、金属触媒を１０^１１〜１０^１５ａｔｏｍｓ／ｃｍ^２に形成することを特徴とする請求項４５に記載の有機電界発光表示装置の製造方法。
47. 前記バッファ層の厚さは、１０〜５０００Åになるように形成することを特徴とする請求項４５または４６に記載の有機電界発光表示装置の製造方法。
48. 熱処理で前記金属触媒をバッファ層に拡散させることを特徴とする請求項４５〜４７のいずれか１項に記載の有機電界発光表示装置の製造方法。
49. 前記熱処理は、２００〜９００℃で行うことを特徴とする請求項４５〜４８のいずれか１項に記載の有機電界発光表示装置の製造方法。
50. 前記金属触媒層を除去した後、前記バッファ層上に、シリコン酸化膜、シリコン窒化膜またはこれらの二重層のうちのいずれか１つを形成することをさらに含むことを特徴とする請求項４５〜４９のいずれか１項に記載の有機電界発光表示装置の製造方法。