[go: up one dir, main page]

JP2000208771A - 半導体装置、液晶表示装置およびこれらの製造方法 - Google Patents

半導体装置、液晶表示装置およびこれらの製造方法

Info

Publication number
JP2000208771A
JP2000208771A JP11003812A JP381299A JP2000208771A JP 2000208771 A JP2000208771 A JP 2000208771A JP 11003812 A JP11003812 A JP 11003812A JP 381299 A JP381299 A JP 381299A JP 2000208771 A JP2000208771 A JP 2000208771A
Authority
JP
Japan
Prior art keywords
film
forming
amorphous semiconductor
metal
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11003812A
Other languages
English (en)
Inventor
Kenkichi Suzuki
堅吉 鈴木
Tetsuya Nagata
徹也 永田
Toshio Ogino
利男 荻野
雅和 ▲斉▼藤
Masakazu Saito
Michiko Takahashi
道子 高橋
Masanobu Miyao
正信 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11003812A priority Critical patent/JP2000208771A/ja
Priority to TW088123141A priority patent/TW434692B/zh
Priority to KR10-2000-0000832A priority patent/KR100376018B1/ko
Priority to US09/479,919 priority patent/US6274888B1/en
Priority to EP00100159A priority patent/EP1020899A3/en
Publication of JP2000208771A publication Critical patent/JP2000208771A/ja
Priority to US09/919,847 priority patent/US6512247B1/en
Priority to KR10-2001-0085730A priority patent/KR100386181B1/ko
Priority to US10/339,435 priority patent/US6965122B2/en
Priority to US11/203,970 priority patent/US7297982B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0251—Manufacture or treatment of multiple TFTs characterised by increasing the uniformity of device parameters
    • H10P14/2922—
    • H10P14/3238—
    • H10P14/3411—
    • H10P14/3806—
    • H10P14/3808—
    • H10P14/3816—
    • H10P14/382—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】結晶粒の方位がそろい、粒界の不純物の少ない
多結晶膜からなり、多結晶膜の粒径がトランジスタのチ
ャネル長よりも大きく、チャネル部では単結晶である高
性能ＴＦＴを実現する。 【解決手段】基板３上に第１のａ−Ｓｉ膜１１を形成
し、次にその上に下地膜として金属膜１４を成膜し、形
成するＴＦＴ領域に対応する開口１５を金属膜１４に形
成し、次にＭＩＣおよびＭＩＬＣを利用し、６００℃以
下の温度で熱アニールを行い、金属膜１４下のａ−Ｓｉ
膜１１をｐ−Ｓｉ膜１６に変化させるとともに、金属膜
１４をｐ−Ｓｉ膜１６に吸収させ、金属薄膜１４と接し
ない部分において結晶粒を横方向に成長させて大粒径の
結晶粒１７を形成し、次にその上に第２のａ−Ｓｉ膜１
８を形成し、該ａ−Ｓｉ膜１８にエキシマレーザを照射
し、多結晶化する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、液晶
表示装置およびこれらの製造方法に係り、特に、絶縁基
板上に多結晶半導体からなる薄膜トランジスタ（以下、
ＴＦＴと記す）を設ける技術に関する。
【０００２】
【従来の技術】例えば液晶表示パネル（すなわち、液晶
表示素子、ＬＣＤ）の画素が形成された絶縁基板上の周
辺に駆動回路やコントロール回路等の周辺回路を形成す
る技術がある。
【０００３】この周辺回路を構成する多結晶シリコン薄
膜トランジスタ（以下、ｐ−ＳｉＴＦＴと記す）の製造
プロセスは、本来高温のプロセスであるが、以下の工程
により低温プロセスを実現している。
【０００４】すなわち、アモルファスシリコン（以下、
ａ−Ｓｉと記す）膜の形成、エキシマレーザによるａ−
Ｓｉ膜の多結晶化、プラズマＣＶＤ法等によるゲート酸
化膜の形成、スパッタ法等による金属または金属シリサ
イドからなるゲート電極の形成、イオンドープまたはイ
オン打込みによるソース、ドレイン領域の形成、その後
のレーザアニールによるイオン活性化等の工程である。
【０００５】
【発明が解決しようとする課題】前記エキシマレーザに
よるａ−Ｓｉ膜の多結晶化は、２０ｎｓ程度のパルス幅
の紫外光を照射するとａ−Ｓｉが融解し、その冷却過程
において多結晶化が起こる現象を利用している。
【０００６】しかし、従来の方法では、多結晶化が高速
の上、非平衡過程のため、多結晶膜の結晶粒径、方位、
位置等を制御することが非常に困難である。
【０００７】なお、ｐ−ＳｉＴＦＴのトランジスタ特性
上、多結晶膜の粒径は大きいほど良いが、それだけ粒径
分布にばらつきが生じるため、特性もばらつきが出てく
る。
【０００８】一方、粒径がＴＦＴのチャネル長より十分
に小さい場合は、特性のばらつきは小さくなるが、特性
は悪くなる。
【０００９】また、液晶表示パネルでは、周辺回路を構
成するｐ−ＳｉＴＦＴは、ガラス等の絶縁基板上に形成
される、いわゆるＳＯＩ（セミコンダクタ オン インシ
ュレイタ）構造であるため、基板電位が取れず、特に、
高性能の周辺回路を形成する場合、電流−電圧特性にキ
ンク（kink）と称される跳ね上がり等の好ましくない現
象が生じる。
【００１０】本発明の目的は、結晶粒の方位がそろい、
粒界の不純物の少ない多結晶膜からなり、多結晶膜の粒
径がトランジスタのチャネル長よりも大きく、チャネル
部では単結晶であるＴＦＴを有する半導体装置および液
晶表示装置を提供することにある。
【００１１】本発明の他の目的は、液晶表示パネルの構
成基板上に周辺回路を有する液晶表示装置において、少
なくとも周辺回路を構成するＴＦＴが、結晶粒の方位が
そろい、粒界の不純物の少ない多結晶膜からなり、多結
晶膜の粒径がトランジスタのチャネル長よりも大きく、
チャネル部では単結晶である液晶表示装置を提供するこ
とにある。
【００１２】本発明の他の目的は、トランジスタを形成
する多結晶半導体層に接する結晶方位がそろった導電層
を有し、該導電層により基板電位の確定が可能なＴＦＴ
を有する半導体装置および液晶表示装置を提供すること
にある。
【００１３】
【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体装置は、絶縁基板上に設けた多結晶
半導体層と、該多結晶半導体層に接して上記絶縁基板上
に設けられ、結晶方位がそろった導電層と、上記多結晶
半導体層上に設けたゲート電極と、上記多結晶半導体層
と上記ゲート電極との間に設けたゲート絶縁膜と、上記
ゲート電極の両側の上記多結晶半導体層中に設けたソー
ス、ドレイン領域とを含んでなる薄膜トランジスタを有
することを特徴とする。
【００１４】また、本発明の液晶表示装置は、液晶表示
パネルを構成する絶縁基板上に画素と、該基板上の周辺
に周辺回路とを有する液晶表示装置において、上記絶縁
基板上に設けた多結晶半導体層と、該多結晶半導体層に
接して上記絶縁基板上に設けられ、結晶方位がそろった
導電層と、上記多結晶半導体層上に設けたゲート電極
と、上記多結晶半導体層と上記ゲート電極との間に設け
たゲート絶縁膜と、上記ゲート電極の両側の上記多結晶
半導体層中に設けたソース、ドレイン領域とを含んでな
る薄膜トランジスタを有することを特徴とする。
【００１５】また、上記周辺回路を構成する薄膜トラン
ジスタのチャネル領域の結晶粒径が３μｍ以上であり、
該トランジスタのゲート電極両端から０．５μｍ外側ま
で同一粒内にあり、上記画素を構成する薄膜トランジス
タの形成領域の結晶粒径が０．０５μｍ以上０．３μｍ
以下であることを特徴とする。
【００１６】また、本発明の半導体装置の製造方法は、
絶縁基板上に第１の非晶質半導体膜を形成する工程と、
該非晶質半導体膜上に金属膜または金属シリサイド膜を
少なくとも１層形成する工程と、該金属膜または金属シ
リサイド膜の所定領域に開口を形成する工程と、熱アニ
ールを行い、上記非晶質半導体膜を結晶化するととも
に、上記金属膜または金属シリサイド膜を上記非晶質半
導体膜に吸収させる工程と、該形成された導電膜の上に
第２の非晶質半導体膜を形成する工程と、上記第２の非
晶質半導体膜にレーザを照射して結晶化する工程とを有
することを特徴とする。
【００１７】また、本発明の半導体装置の製造方法は、
絶縁基板上に金属膜または金属シリサイド膜を少なくと
も１層形成する工程と、該金属膜または金属シリサイド
膜の所定領域に開口を形成する工程と、該開口を有する
該金属膜または金属シリサイド膜上に第１の非晶質半導
体膜を形成する工程と、熱アニールを行い、上記非晶質
半導体膜を結晶化するとともに、上記金属膜または金属
シリサイド膜を上記非晶質半導体膜に吸収させる工程
と、該形成された導電膜の上に第２の非晶質半導体膜を
形成する工程と、上記第２の非晶質半導体膜にレーザを
照射して結晶化する工程とを有することを特徴とする。
【００１８】また、本発明の液晶表示装置の製造方法
は、液晶表示パネル形成用絶縁基板上に画素と、該基板
上の周辺に周辺回路とを設ける液晶表示装置の製造方法
において、上記周辺回路部、画素部の少なくとも周辺回
路部に第１の非晶質半導体膜を形成する工程と、上記周
辺回路部、画素部の少なくとも周辺回路部に金属膜また
は金属シリサイド膜を少なくとも１層形成する工程と、
該金属膜または金属シリサイド膜の薄膜トランジスタ形
成領域に開口を形成する工程と、熱アニールを行い、上
記非晶質半導体膜を結晶化するとともに、上記金属膜ま
たは金属シリサイド膜を上記非晶質半導体膜に吸収させ
る工程と、上記周辺回路部、画素部の少なくとも周辺回
路部に第２の非晶質半導体膜を形成する工程と、上記第
２の非晶質半導体膜にレーザを照射して結晶化する工程
とを有することを特徴とする。
【００１９】また、本発明の液晶表示装置の製造方法
は、液晶表示パネル形成用絶縁基板上に画素と、該基板
上の周辺に周辺回路とを設ける液晶表示装置の製造方法
において、上記周辺回路部、画素部の少なくとも周辺回
路部に金属膜または金属シリサイド膜を少なくとも１層
形成する工程と、該金属膜または金属シリサイド膜の薄
膜トランジスタ形成領域に開口を形成する工程と、該周
辺回路部、画素部の少なくとも周辺回路部に第１の非晶
質半導体膜を形成する工程と、熱アニールを行い、上記
非晶質半導体膜を結晶化するとともに、上記金属膜また
は金属シリサイド膜を上記非晶質半導体膜に吸収させる
工程と、上記周辺回路部、画素部の少なくとも周辺回路
部に第２の非晶質半導体膜を形成する工程と、上記第２
の非晶質半導体膜にレーザを照射して結晶化する工程と
を有することを特徴とする。
【００２０】また、本発明の液晶表示装置の製造方法
は、液晶表示パネル形成用絶縁基板上に画素と、該基板
上の周辺に周辺回路とを設ける液晶表示装置の製造方法
において、上記周辺回路部、画素部の少なくとも周辺回
路部に金属膜または金属シリサイド膜を少なくとも１層
形成する工程と、該金属膜または金属シリサイド膜の薄
膜トランジスタ形成領域に開口を形成する工程と、上記
周辺回路部、画素部の少なくとも周辺回路部に第１の非
晶質半導体膜を形成する工程と、上記周辺回路部、画素
部の少なくとも周辺回路部に第２の金属膜または金属シ
リサイド膜を少なくとも１層形成する工程と、該金属膜
または金属シリサイド膜の上記薄膜トランジスタ形成領
域に開口を形成する工程と、熱アニールを行い、上記非
晶質半導体膜を結晶化するとともに、上記金属膜または
金属シリサイド膜を上記非晶質半導体膜に吸収させる工
程と、上記周辺回路部、画素部の少なくとも周辺回路部
に第２の非晶質半導体膜を形成する工程と、上記第２の
非晶質半導体膜にレーザを照射して結晶化する工程とを
有することを特徴とする。
【００２１】さらに、上記第２の非晶質半導体膜にレー
ザを照射して結晶化する工程において、ソースまたはド
レイン領域からゲートに向けて、もしくはソースまたは
ドレイン領域からゲートを通りドレインまたはソース領
域に向けて、レーザを照射することを特徴とする。
【００２２】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。また、以下の実施の形態で
は、液晶表示パネルの構成基板上に形成した周辺回路の
ｐ−ＳｉＴＦＴに適用した例を示すが、本発明はこれに
限定されないことは勿論である。
【００２３】図１は本発明の一実施の形態であるソー
ス、ドレイン電極取出し用のコンタクトホールまで形成
したｐ−ＳｉＴＦＴの基本構成を示す概略断面図であ
る。
【００２４】図１において、３は透明なガラスからなる
絶縁基板、８は基板３上に設けた酸化シリコン（ＳｉＯ
2）からなるバッファ層、１は多結晶シリコン膜（以
下、ｐ−Ｓｉ膜と記す）からなる島（以下、ｐ−Ｓｉア
イランドと記す）、２はｐ−Ｓｉ膜１に接する結晶方位
がそろった導電膜、５はＳｉＯ2膜からなるゲート絶縁
膜、４は金属または金属シリサイドからなるゲート電
極、６、７はソース、ドレイン領域、９、１０はソー
ス、ドレイン電極取出し用のコンタクトホールである。
【００２５】図２は図１のｐ−ＳｉＴＦＴの配置を示す
概略平面図である。
【００２６】図２において、１はｐ−Ｓｉアイランド、
２はｐ−Ｓｉ膜１に接する結晶方位がそろった導電膜、
４はゲート電極である。
【００２７】図１に示すように、本実施の形態のｐ−Ｓ
ｉＴＦＴは、絶縁基板３上にバッファ層８を介して設け
たｐ−Ｓｉアイランド１、該ｐ−Ｓｉアイランド１に接
して設けられ、結晶方位がそろった導電層２と、ｐ−Ｓ
ｉアイランド１上に設けたゲート絶縁膜５と、ｐ−Ｓｉ
アイランド１上にゲート絶縁膜５を介して設けたゲート
絶縁膜４と、該ゲート電極４の両側のｐ−Ｓｉアイラン
ド１中に設けたソース、ドレイン領域６、７を有する。
図２に示すように、導電層２は、ｐ−ＳｉＴＦＴの形成
領域であるｐ−Ｓｉアイランド１を除く格子状になって
いる。
【００２８】なお、周辺回路を構成するＴＦＴのチャネ
ル領域の結晶粒径が３μｍ以上であり、ゲート電極４の
両端から０．５μｍ外側まで同一粒内にあり、画素を構
成するＴＦＴの形成領域の結晶粒径が０．０５μｍ以上
０．３μｍ以下となっている。
【００２９】ソース、ドレイン領域６、７は、ｐ−Ｓｉ
アイランド１中に、バッファ膜８と接触しない深さでイ
オンドープまたはイオン打込みにより形成され、その後
レーザアニールによりイオン活性化された１対のｎ導電
型またはｐ導電型の導電性不純物導入領域である。ソー
ス、ドレイン領域６、７は、図示は省略するが、低濃度
領域と、高濃度領域からなる公知のＬＤＤ構造や、ゲー
ト電極端部から離れて形成されたオフセット構造等が適
宜適用可能である。
【００３０】図３はａ−Ｓｉ膜のｐ−Ｓｉ結晶化過程の
原理を示す図で、（１）は融解、冷却における結晶核の
発生過程を示す概略断面図、（２）は結晶核からの成長
過程を示す概略断面図、（３）は最終の粒径分布を示す
概略平面図であり、それぞれそれぞれ（ａ）はエネルギ
ー密度が小さい場合、（ｂ）はエネルギー密度が大きい
場合を示す。
【００３１】図３において、６は絶縁基板、１１は絶縁
基板３上に形成したａ−Ｓｉ膜、１３はエキシマレーザ
光、１２ａ、１２ｂは結晶成長の核、１ａ、１ｂはｐ−
Ｓｉ膜である。
【００３２】低温プロセスでｐ−Ｓｉ膜を形成する方法
として、ａ−Ｓｉ膜にエキシマレーザ光を照射して融解
し、その後、液相で冷却する過程で結晶化する方法が一
般的である。この過程のモデルとして、図３（１）に示
すように、エキシマレーザ光１３の照射によって、ａ−
Ｓｉ膜１１の表面層から融解が始まり、基板３の表面に
接する部分まで融ける。
【００３３】これに続く冷却過程において、図３（２）
に示すように、主として、基板３との界面のａ−Ｓｉ膜
１１に核１２ａ、１２ｂが生じ、これが成長してｐ−Ｓ
ｉ膜１ａ、１ｂが形成される。入射エネルギー密度が小
さい場合は、図３（２）（ａ）に示すように、多くの核
１２ａが発生し、これらが主として膜厚方向、すなわち
縦方向に成長し、最終的に図３（３）（ａ）に示すよう
に、粒径の小さなｐ−Ｓｉ膜１ａが形成される。
【００３４】一方、入射エネルギー密度が大きい場合
は、図３（２）（ｂ）に示すように、核１２ｂの発生は
わずかで、縦方向の成長と同時に、横方向の成長も起こ
り、図３（３）（ｂ）に示すように、粒径の大きなｐ−
Ｓｉ膜１ｂが形成される。
【００３５】前述のように、ｐ−Ｓｉ膜の粒径が大きい
程、ＴＦＴの特性は良いので、特に液晶表示パネルの周
辺回路部は究極的には単結晶になることが望ましい。こ
の場合、レーザ照射条件を単純に調整して結晶化を行っ
ても大粒径化には限度があり、結晶粒の形成位置も制御
することはできない。結晶粒の位置を制御し、粒径を大
きくするには、あらかじめ決められた位置に核を形成し
ておき、これを横方向に結晶成長させなければならな
い。
【００３６】このような考えで従来から種々の方法が提
案されてきたが、これらのうち、ＩｍらによるＳＬＳ
と、松村らによる位相マスクを介する照射法が、現状で
は比較的大きな粒径を実現している。
【００３７】両方法は、前記の核形成、横方向成長をそ
れぞれの方式で実行しているが、核形成についてはまっ
たく制御されていない。また、横方向成長についても、
両方法とも、照射光分布に制限があり、成長速度が遅
く、結晶化面積が小さいという問題がある。
【００３８】本実施の形態では、ＭＩＣ（メタル イン
デュースト クリスタリゼイション(Metal Induced Crys
tallization)）、およびＭＩＬＣ（メタル インデュー
ストラテラル クリスタリゼイション(Metal Induced La
teral Crystallization)）として知られる結晶成長の方
法を利用し、各形成を制御良く行い、横方向成長は、エ
キシマレーザを用い、前記の問題点を解決する。
【００３９】ＭＩＣにおいては、Ａｕ、Ａｌ、Ｓｂ、Ｉ
ｎ、Ｐｄ、Ｔｉ、Ｎｉ等の金属薄膜を下地膜としてａ−
Ｓｉ膜の上または下に成膜し、熱アニールを行うと、金
属薄膜等の存在により、ａ−Ｓｉからｃ−Ｓｉ（結晶Ｓ
ｉ）への通常の転移温度である６００℃が下がり、６０
０℃より低い温度で結晶化が進む。
【００４０】この機構はまだ明確に解明されていない
が、前記Ａｕ、Ａｌ、Ｓｂ、Ｉｎの４種の金属材料につ
いては、Ｓｉを含んだ金属融液のａ−Ｓｉとｃ−Ｓｉと
の溶解性の差から、ａ−Ｓｉ相からｃ−Ｓｉ相へのＳｉ
原子の移動が、このＳｉを含んだ金属融液を介して起こ
ると考えられている（E. Nygren, et. al., J. Appl. P
hys. Lett. 52(6) pp.439-441(1988)）。
【００４１】一方、前記Ｐｄ、Ｔｉ、Ｎｉ等の金属の場
合は、シリサイドの形成を介してａ−Ｓｉ相からｃ−Ｓ
ｉ相への成長が起こると考えられている（C. Hayzelden
andJ. L. Batstone, J. Appl. Phys. Lett. 73(12) p
p.8279-8289(1993)）。
【００４２】ＭＩＣは金属に助けられた結晶核発生の過
程で、金属薄膜に接した部分で起こる。なお、該部分と
隣接する金属薄膜のない部分に、横方向に成長が起こる
現象が観察されており、これをＭＩＬＣと称している。
【００４３】なお、本方法におけるｐ−Ｓｉ膜の成長速
度は、条件、材料によって異なるが、１時間にμｍオー
ダーと、通常の固相成長と比較して非常に高速で大きな
粒径が得られ、かつ、結晶粒間の方位も良くそろってい
るのが特徴である（Seok-Woon Lee, et. al., J. Appl.
Phys. Lett. 66(13) pp.1671-1673(1995)）。
【００４４】図４（ａ）〜（ｄ）はＭＩＣおよびＭＩＬ
Ｃを用いて核形成を行い、大粒径のｐ−Ｓｉ膜を形成す
る原理を示す工程断面図である。
【００４５】まず、（ａ）に示すように、基板３上に薄
い第１のａ−Ｓｉ膜１１を成膜し、その上に、下地膜と
して金属膜１４を成膜し、フォトリソグラフィー技術を
用いて、形成すべきｐ−Ｓｉアイランドに対応した開口
１５を金属膜１４に形成する。
【００４６】次に、前記原理を利用してａ−Ｓｉからｐ
−Ｓｉへの変化の起きない低温（＜６００℃）で熱アニ
ールを行う。図中の破線は、後で形成されるｐ−Ｓｉア
イランド１（図１参照）の端部を示す。金属膜１４の下
のａ−Ｓｉ膜１１がｐ−Ｓｉ膜１６に変化（この過程で
金属膜１４はｐ−Ｓｉ膜１６に吸収される）した後、金
属薄膜１４と接しない部分における結晶粒の横方向の成
長、すなわち、前記ＭＩＬＣが起こる。１７は該ＭＩＬ
Ｃにより形成された大粒径の結晶粒（単結晶領域）であ
る。
【００４７】なお、金属膜１４の厚さは、この横方向成
長の長さが０．５μｍ以上となる時間の熱アニールによ
ってａ−Ｓｉ膜中に金属膜２′が完全に吸収される厚さ
とするのが望ましいが、必ずしも完全に吸収されなくて
もよい。金属膜１４が完全に吸収された状況では、開口
１５の中心部はａ−Ｓｉ膜の状態であり、該ａ−Ｓｉ膜
に接して単結晶あるいは方位のそろった粒径の大きな
（０．５μｍ）結晶の核１７が形成されている（図４
（ｂ））。
【００４８】次に、（ｃ）に示すように、その上に第２
のａ−Ｓｉ膜１８を形成し、該ａ−Ｓｉ膜１８にエキシ
マレーザを照射する（図示省略）と、（ｄ）に示すよう
に、下地膜であるｐ−Ｓｉ膜１６の結晶化の状態に対応
して、上部のａ−Ｓｉ膜１８の結晶化の状態が制御され
る。特に、大粒径の結晶粒（１７等）に近接するａ−Ｓ
ｉ部分は、該粒にならって大粒径の結晶粒が形成され
る。１は大粒径の結晶粒からなるｐ−Ｓｉ膜である。
【００４９】本実施の形態では、チャネル部は単結晶化
するのが望ましいが、たとえチャネル部が粒界で分割さ
れるとしても、粒の数が少数で、かつ、粒界の方向が電
流の流れる方向に平行であれば、単結晶とほぼ等しい特
性が期待できる。このため、結晶成長の方向を、後で形
成するドレインまたはソース領域から、ゲートに向け
て、もしくは後で形成するドレインまたはソース領域か
ら、ゲートを通り越してソースまたはドレイン領域に向
けて結晶化が進行するように、レーザーを照射する。
【００５０】この後、ｐ−Ｓｉ膜２１の不要な部分をフ
ォトリソグラフィー技術を用いて削除し、図４（ａ）、
（ｂ）に示すようなｐ−Ｓｉアイランドを形成する（図
１参照）。金属が吸収されたＳｉ膜からなる結晶方位が
そろった導電層は、基板電位を確定する層として残す。
【００５１】なお、トランジスタの実用長さである１０
μｍ以上の粒径の粒を実際に得るには、熱勾配による物
質の拡散が必要である。レーザ照射によってこれを行う
には、いくつかの方法がある。その一例を、図５を用い
て説明する。
【００５２】図５は形成すべきＴＦＴにおけるレーザ光
強度分布を示す図である。（ａ）は理想的な照射光分
布、（ｂ）は誘電体多層膜からなるマスクの透過光分布
を示す。
【００５３】すなわち、図５（ａ）に示すように、結晶
成長方向において、トランジスタとなる部分の幅（図の
アイランド１の左右方向）よりも広く、かつ、隣接する
トランジスタにかからない幅で、光強度分布を持たせ
る。
【００５４】しかし、実際には、（ａ）に示すような線
形のレーザ光強度分布を各トランジスタに対応させて作
るのは難しく、実用上は、誘電体多層膜をステップ状に
加工したマスクを使用するとよい。（ｂ）にその一例を
示す。
【００５５】図６は液晶表示パネルの周辺回路部の照射
用マスクの基本構成を示す図で、（ａ）はレーザ光を透
過させる誘電体多層膜部を有するマスクを示す概略平面
図、（ｂ）は誘電体多層膜からなる透過率変更部との透
過率の差を示す図である。
【００５６】図６（ａ）において、２０はマスク、１９
はレーザ光を透過させる誘電体マスクの多層膜部であ
る。
【００５７】また、レーザ光強度分布を持たせる他の方
法として、アイランド１の幅程度のスリット状の照射プ
ロファイルを用いるか、均一照明を用い、照射エネルギ
ー密度や照射数（パルス数）を制御することによって、
横方向の結晶成長を実現することができる。
【００５８】液晶表示パネルに形成するｐ−ＳｉＴＦＴ
は、ガラス等の絶縁基板上に形成された、いわゆるＳＯ
Ｉ構造である。基板が絶縁体であるため、前述のよう
に、Ｓｉ−ＬＳＩにおけるような基板電位を確定できな
い。この結果生じる最大の問題は、ソース−ドレイン間
の耐圧低下である。これはドレイン近傍での高電界によ
り発生した正孔がチャネル下部に蓄積され、寄生バイポ
ーラトランジスタがオンされた状態を発生させるためで
ある。これに対応するには、基板上に導電膜を設けて基
板電位を確定すればよいが、こうすると寄生容量が大幅
に増大して、期待する素子の特性が得られない。特に、
ＳＯＩ構造は、寄生容量が少なく、基板の導電がないの
で、高速、低消費電力、高耐圧等の優れた特性を有す
る。逆にこの特性を出す構造が、前記のソース−ドレイ
ン間耐圧低下の問題をもたらしているのである。前記の
基板上に導電膜を設ける対策は、基板界面に蓄積された
電荷を、前記電極構造、すなわち、ｐ−Ｓｉアイランド
１に接して設けられ、結晶方位がそろった導電層２によ
り、この電荷を引き抜き、変動要因を除くのである。こ
の構造は、従来のＳＯＩ構造において、フィールドシー
ルドとして周知であるが、本実施の形態における構成で
は、ＭＩＣおよびＭＩＬＣ用の下地膜がレーザー結晶化
の過程においてもチャネル部に残存している。この部分
での金属の含有量は少ないため、非常に高抵抗である
が、従来の構造に比べてソース、ドレインの端部のみな
らず、チャネル中央部の蓄積電荷を効率良く引き抜くこ
とができる。
【００５９】なお、前記金属膜（図４の１４）をａ−Ｓ
ｉ膜（１１）の上に形成する代わりに、ａ−Ｓｉ膜の下
に形成してもよい。後の工程は、ａ−Ｓｉ膜（１１）の
上に設ける場合と同様で、該金属膜の所定領域に開口を
設けることは言うまでもない。また、前記金属膜の代わ
りに、チタンシリサイド、タングステンシリサイド、モ
リブデンシリサイド等の金属シリサイド膜を使用しても
よい。
【００６０】以下、本発明の一実施の形態の製造工程に
ついて説明する。
【００６１】まず、ガラスからなる絶縁基板上にＳｉＯ
2膜からなるバッファ層を形成し、その上に膜厚２０ｎ
ｍ以下のａ−Ｓｉ膜をプラズマＣＶＤ法により成膜し、
４５０℃の温度で３０分以上加熱して該ａ−Ｓｉ膜の水
素含有量を１ａｔｍ％以下にする。
【００６２】次に、Ｗ、Ａｕ、Ａｌ、Ｓｂ、Ｉｎ、Ｐ
ｄ、Ｔｉ、Ｎｉ等の金属薄膜あるいは金属シリサイド薄
膜を少なくとも１層スパッタ法により成膜し、フォトリ
ソグラフィー技術を用いて、該金属膜に形成すべきＴＦ
Ｔ領域を抜いた格子状（スリット状）にパターン形成
し、第１の下地膜を形成する。
【００６３】次に、６００℃以下の温度で熱アニールを
行い、ｐ−Ｓｉ膜を固相成長させ（ａ−Ｓｉ膜をｐ−Ｓ
ｉ膜に変化させ）、第２の下地膜を形成する。
【００６４】次に、その上に膜厚２０ｎｍ以下のａ−Ｓ
ｉ膜をプラズマＣＶＤ法により成膜し、４５０℃の温度
で３０分以上加熱して該ａ−Ｓｉ膜の水素含有量を１ａ
ｔｍ％以下にする。
【００６５】最後に、波長３０８ｎｍのＸｅＣｌまたは
２４８ｎｍのＫｒＦのエキシマレーザを該ａ−Ｓｉ膜上
に照射し、多結晶化する。
【００６６】なお、上記方法では、基板上に形成したａ
−Ｓｉ膜上に、開口を有する金属膜を形成したが、基板
上に開口を有する金属膜を形成した後、ａ−Ｓｉ膜を形
成してもよい。以下、この方法について記載する。
【００６７】まず、ガラスからなる絶縁基板上にＳｉＯ
2膜からなるバッファ層を形成し、その上にＷ、Ａｕ、
Ａｌ、Ｓｂ、Ｉｎ、Ｐｄ、Ｔｉ、Ｎｉ等の金属薄膜ある
いは金属シリサイド薄膜を少なくとも１層スパッタ法に
より成膜し、該金属膜に形成すべきＴＦＴ領域を抜いた
格子状（スリット状）にパターン形成し、第１の下地膜
を形成する。
【００６８】次に、開口を有する金属膜を設けた基板上
に、膜厚２０ｎｍ以下のａ−Ｓｉ膜をプラズマＣＶＤ法
により成膜し、４５０℃の温度で３０分以上加熱して該
ａ−Ｓｉ膜の水素含有量を１ａｔｍ％以下にする。
【００６９】次に、６００℃以下の温度で熱アニールを
行い、ａ−Ｓｉ膜をｐ−Ｓｉ膜に結晶化させ、第２の下
地膜を形成する。
【００７０】次に、その上に膜厚２０ｎｍ以下のａ−Ｓ
ｉ膜をプラズマＣＶＤ法により成膜し、４５０℃の温度
で３０分以上加熱して該ａ−Ｓｉ膜の水素含有量を１ａ
ｔｍ％以下にする。
【００７１】最後に、波長３０８ｎｍのＸｅＣｌまたは
２４８ｎｍのＫｒＦのエキシマレーザを該ａ−Ｓｉ膜上
に照射し、多結晶化する。
【００７２】なお、開口を有する金属膜または金属シリ
サイド膜を形成する工程を、間にａ−Ｓｉ膜を介して２
回形成してもよい。すなわち、金属膜または金属シリサ
イド膜でａ−Ｓｉ膜をはさむように形成する。
【００７３】例えば、周辺回路部の絶縁基板上にＷまた
はＷシリサイド膜およびＡｕ、Ａｌ、Ｓｂ、Ｐｄ、Ｎｉ
等の金属膜を成膜し、ＴＦＴ領域に対応する部分を除去
した開口パターンを形成し、この上に画素部も含めてプ
ラズマＣＶＤ法により膜厚２０ｎｍ以下のａ−Ｓｉ膜を
成膜し、４５０℃の温度で３０分以上加熱して該ａ−Ｓ
ｉ膜の水素含有量を１ａｔｍ％以下にし、その上に周辺
回路部にＡｕ、Ａｌ、Ｓｂ、Ｐｄ、Ｎｉ等の金属膜を成
膜し、上記開口パターンと一致する開口パターンを形成
し、６００℃以下の温度で固相成長させたものを下地膜
として用いる。後の工程は上記と同様である。
【００７４】
【実施例】対角１３インチのＳＸＧＡ液晶表示パネル
（１０２４×１２８０）における画素領域の外側に幅５
ｍｍの周辺回路領域を取る。まず、ガラスからなる絶縁
基板全面に膜厚５０ｎｍのタングステン（Ｗ）膜を成膜
し、その上に膜厚１０ÅのＰｄ膜を成膜し、各トランジ
スタのｐ−Ｓｉアイランドのレイアウトに従って、各ト
ランジスタが収まる開口パターンをこれらの２層構造金
属膜に形成する。
【００７５】その上に、ＬＰ（低圧）ＣＶＤ法により、
膜厚２０ｎｍの第１のａ−Ｓｉ膜を成膜し、５５０℃の
温度で３時間熱アニールを行い、第１のａ−Ｓｉ膜の多
結晶化を行う。
【００７６】その上に、プラズマＣＶＤ法により、第２
のａ−Ｓｉ膜を膜厚５０ｎｍ成膜し、窒素中、４５０℃
で１時間加熱して、脱水素処理を行う。
【００７７】次に、エキシマレーザーを用いて第２のａ
−Ｓｉ膜の多結晶化を行う。エキシマレーザーは波長３
０８ｎｍのＸｅＣｌを用いる。なお、レーザ結晶化は、
画素部分と周辺回路部とに分けて行った。
【００７８】画素部分では、幅１００μｍ、長さ２５０
ｍｍのスリット状に照射する照明系を用いて照射する。
このとき、スリット光の配置は、１００μｍ幅の中心が
画素トランジスタの中心に一致するようにし、長さ方向
は、ゲート線と平行にする。この照射は、基板を載置し
たステージを止めて、フルエンス３００ｍＪ／ｃｍ2、
１箇所１０ショットでドレイン方向の画素ピッチでステ
ージを動かし基板を送る。
【００７９】周辺回路部では、結像光学系を用いて照射
を行う。基板面での照射面積は５ｍｍ×１８ｍｍ、フル
エンスは３００ｍＪ／ｃｍ2、１箇所５ショットで、周
辺部の縁に沿って基板を１８ｍｍピッチで送って行く。
この場合、ドレインドライバの２５６出力を１つの単位
とし、これを構成する各トランジスタのｐ−Ｓｉアイラ
ンドに対応して、図６に示した波長３０８ｎｍの透過率
を持つ誘電体多層膜を有するマスクを用いて波長３０８
ｎｍのエキシマレーザ光を照射し、レーザアニール結晶
化の方向性を決める。
【００８０】このように形成したｐ−Ｓｉ膜の上へのプ
ラズマＣＶＤによるゲート酸化膜の形成、ゲート電極の
形成、ｐ−Ｓｉ膜中へのイオン打込みによるソース、ド
レイン領域の形成、層間絶縁膜、コンタクトホール、配
線の形成等の各工程を経て、ＴＦＴ液晶表示パネル基板
を完成させる。
【００８１】図７は液晶表示パネルの周辺回路を構成す
る駆動回路のブロック図である。
【００８２】７１はタイミング制御回路、７２は階調ソ
ース電圧回路、７３はコモン電圧回路、７４は電源回
路、７５はソースドライバ、７６はゲート電源回路、７
７はゲートドライバである。
【００８３】図８は図７に示したソースドライバの１ビ
ット分の回路ブロック図で、（ａ）はディジタルドライ
バ、（ｂ）はアナログドライバを示す。
【００８４】図９は本発明が適用可能なアクティブ・マ
トリクス縦電界方式カラー液晶表示パネルの一画素とそ
の周辺を示す平面図、図１０は図９の１０−１０切断線
における断面図である。
【００８５】図９に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。
【００８６】図１０に示すように、液晶層ＬＣを基準に
して下部透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部
透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、
遮光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。
【００８７】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。
【００８８】図１１は本発明が適用可能なアクティブマ
トリクス・フリップチップ方式カラー液晶表示モジュー
ル（液晶表示装置）ＭＤＬの分解斜視図である。
【００８９】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１、２は折り曲げられた多
層フレキシブル回路基板（ＦＰＣ１はゲート側回路基
板、ＦＰＣ２はドレイン側回路基板）、ＰＣＢはインタ
ーフェイス回路基板、ＡＳＢはアセンブルされた駆動回
路基板付き液晶表示素子、ＰＮＬは重ね合せた２枚の透
明絶縁基板の一方の基板上に駆動用ＩＣを搭載した液晶
表示素子（液晶表示パネルとも称す）、ＧＣ１およびＧ
Ｃ２はゴムクッション、ＰＲＳはプリズムシート（２
枚）、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは
反射シート、ＭＣＡは一体成型により形成された下側ケ
ース（モールドケース）、ＬＰは蛍光管、ＬＰＣはラン
プケーブル、ＬＣＴはインバータ用の接続コネクタ、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールＭＤＬが組み立てられる。
【００９０】図１２は図１１の液晶表示モジュールを実
装したノートブック型のパソコン、あるいはワープロの
斜視図である。
【００９１】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば前記実施の形態
では、シリコンを例として説明したが、ゲルマニウム、
シリコンゲルマニウム等他の半導体の場合にも適用可能
である。また、本発明は、液晶表示装置に限定されず、
ＳＯＩ構造のＴＦＴを有する半導体装置に適用可能であ
る。さらに、本発明を液晶表示装置に適用する場合、単
純マトリクス方式の液晶表示装置にも、縦電界方式や横
電界方式のアクティブマトリクス方式の液晶表示装置に
も、あるいはＣＯＧ（チップオンガラス）方式の液晶表
示装置にも適用可能なことは言うまでもない。
【００９２】
【発明の効果】以上説明したように、本発明によれば、
結晶粒の方位がそろい、粒界の不純物が少ない多結晶膜
からなり、多結晶膜の粒径がトランジスタのチャネル長
よりも大きく、チャネル部では単結晶である高性能の多
結晶ＴＦＴを実現することができる。また、ＳＯＩ構造
において基板電位の確定が可能で、ソース、ドレイン端
部やチャネル中央部の蓄積電荷を効率良く引き抜ける高
性能のトランジスタを実現することができる。さらに、
駆動回路やコントロール回路を同一基板上に形成した高
精細液晶表示パネルを実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のｐ−ＳｉＴＦＴの基本
構成を示す概略断面図である。
【図２】図１のｐ−ＳｉＴＦＴの配置を示す概略平面図
である。
【図３】ａ−Ｓｉ膜のｐ−Ｓｉ結晶化過程の原理を示す
図である。
【図４】（ａ）〜（ｄ）はＭＩＣおよびＭＩＬＣを用い
て核形成を行い、大粒径のｐ−Ｓｉ膜を形成する原理を
示す工程断面図である。
【図５】形成するＴＦＴにおけるレーザ光強度分布を示
す図である。
【図６】液晶表示パネルの周辺回路部の照射用マスクの
基本構成を示す図で、（ａ）はマスクの概略平面図、
（ｂ）はマスクの透過率を示す図である。
【図７】液晶表示パネルの周辺回路を構成する駆動回路
のブロック図である。
【図８】図７に示したソースドライバの１ビット分の回
路ブロック図である。
【図９】本発明が適用可能なアクティブ・マトリックス
縦電界方式カラー液晶表示パネルの一画素とその周辺を
示す要部平面図である。
【図１０】図９の１０−１０切断線における１画素とそ
の周辺を示す断面図である。
【図１１】本発明が適用可能な液晶表示モジュールの分
解斜視図である。
【図１２】図１１の液晶表示モジュールを実装したノー
トブック型のパソコンあるいはワープロの斜視図であ
る。
【符号の説明】
１…ｐ−Ｓｉアイランド、２…導電膜、３…絶縁基板、
４…ゲート電極、５…ゲート絶縁膜、６、７…ソース、
８…バッファ層、ドレイン領域、９、１０…コンタクト
ホール、１ａ、１ｂ…ｐ−Ｓｉ膜、１１…ａ−Ｓｉ膜、
１２ａ、１２ｂ…結晶成長核、１３…エキシマレーザ
光、１４…金属膜、１５…金属膜の開口、１６…ｐ−Ｓ
ｉ膜、１７…大粒径結晶粒、１８…第２のａ−Ｓｉ膜、
２１…ｐ−Ｓｉ膜、１９…多層膜部、２０…マスク。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荻野 利男 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 ▲斉▼藤 雅和 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 高橋 道子 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 宮尾 正信 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 2H092 JA41 KA02 KA04 KB25 MA13 MA29 MA30 NA25 5F052 AA02 BA07 DA02 DA03 DA10 DB02 DB03 GB05 JA01 JA10 5F110 AA02 AA09 BB02 CC02 CC07 DD02 DD13 EE05 FF02 GG01 GG02 GG03 GG12 GG13 GG16 GG25 GG45 GG47 HK07 HM15 NN02 NN12 NN72 PP03 PP04 PP05 PP23 PP24 PP34 PP35

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板上に設けた多結晶半導体層と、該
    多結晶半導体層に接して上記絶縁基板上に設けられ、結
    晶方位がそろった導電層と、上記多結晶半導体層上に設
    けたゲート電極と、上記多結晶半導体層と上記ゲート電
    極との間に設けたゲート絶縁膜と、上記ゲート電極の両
    側の上記多結晶半導体層中に設けたソース、ドレイン領
    域とを含んでなる薄膜トランジスタを有することを特徴
    とする半導体装置。
  2. 【請求項２】液晶表示パネルを構成する絶縁基板上に画
    素と、該基板上の周辺に周辺回路とを有する液晶表示装
    置において、上記絶縁基板上に設けた多結晶半導体層
    と、該多結晶半導体層に接して上記絶縁基板上に設けら
    れ、結晶方位がそろった導電層と、上記多結晶半導体層
    上に設けたゲート電極と、上記多結晶半導体層と上記ゲ
    ート電極との間に設けたゲート絶縁膜と、上記ゲート電
    極の両側の上記多結晶半導体層中に設けたソース、ドレ
    イン領域とを含んでなる薄膜トランジスタを有すること
    を特徴とする液晶表示装置。
  3. 【請求項３】上記周辺回路を構成する薄膜トランジスタ
    のチャネル領域の結晶粒径が３μｍ以上であり、該トラ
    ンジスタのゲート電極両端から０．５μｍ外側まで同一
    粒内にあり、上記画素を構成する薄膜トランジスタの形
    成領域の結晶粒径が０．０５μｍ以上０．３μｍ以下で
    あることを特徴とする請求項２記載の液晶表示装置。
  4. 【請求項４】絶縁基板上に第１の非晶質半導体膜を形成
    する工程と、該非晶質半導体膜上に金属膜または金属シ
    リサイド膜を少なくとも１層形成する工程と、該金属膜
    または金属シリサイド膜の所定領域に開口を形成する工
    程と、熱アニールを行い、上記非晶質半導体膜を結晶化
    するとともに、上記金属膜または金属シリサイド膜を上
    記非晶質半導体膜に吸収させる工程と、該形成された導
    電膜の上に第２の非晶質半導体膜を形成する工程と、上
    記第２の非晶質半導体膜にレーザを照射して結晶化する
    工程とを有することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】絶縁基板上に金属膜または金属シリサイド
    膜を少なくとも１層形成する工程と、該金属膜または金
    属シリサイド膜の所定領域に開口を形成する工程と、該
    開口を有する該金属膜または金属シリサイド膜上に第１
    の非晶質半導体膜を形成する工程と、熱アニールを行
    い、上記非晶質半導体膜を結晶化するとともに、上記金
    属膜または金属シリサイド膜を上記非晶質半導体膜に吸
    収させる工程と、該形成された導電膜の上に第２の非晶
    質半導体膜を形成する工程と、上記第２の非晶質半導体
    膜にレーザを照射して結晶化する工程とを有することを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】上記第２の非晶質半導体膜にレーザを照射
    して結晶化する工程において、ソースまたはドレイン領
    域からゲートに向けて、もしくはソースまたはドレイン
    領域からゲートを通りドレインまたはソース領域に向け
    て、レーザを照射することを特徴とする請求項４または
    ５記載の半導体装置の製造方法。
  7. 【請求項７】液晶表示パネル形成用絶縁基板上に画素
    と、該基板上の周辺に周辺回路とを設ける液晶表示装置
    の製造方法において、上記周辺回路部、画素部の少なく
    とも周辺回路部に第１の非晶質半導体膜を形成する工程
    と、上記周辺回路部、画素部の少なくとも周辺回路部に
    金属膜または金属シリサイド膜を少なくとも１層形成す
    る工程と、該金属膜または金属シリサイド膜の薄膜トラ
    ンジスタ形成領域に開口を形成する工程と、熱アニール
    を行い、上記非晶質半導体膜を結晶化するとともに、上
    記金属膜または金属シリサイド膜を上記非晶質半導体膜
    に吸収させる工程と、上記周辺回路部、画素部の少なく
    とも周辺回路部に第２の非晶質半導体膜を形成する工程
    と、上記第２の非晶質半導体膜にレーザを照射して結晶
    化する工程とを有することを特徴とする液晶表示装置の
    製造方法。
  8. 【請求項８】液晶表示パネル形成用絶縁基板上に画素
    と、該基板上の周辺に周辺回路とを設ける液晶表示装置
    の製造方法において、上記周辺回路部、画素部の少なく
    とも周辺回路部に金属膜または金属シリサイド膜を少な
    くとも１層形成する工程と、該金属膜または金属シリサ
    イド膜の薄膜トランジスタ形成領域に開口を形成する工
    程と、該周辺回路部、画素部の少なくとも周辺回路部に
    第１の非晶質半導体膜を形成する工程と、熱アニールを
    行い、上記非晶質半導体膜を結晶化するとともに、上記
    金属膜または金属シリサイド膜を上記非晶質半導体膜に
    吸収させる工程と、上記周辺回路部、画素部の少なくと
    も周辺回路部に第２の非晶質半導体膜を形成する工程
    と、上記第２の非晶質半導体膜にレーザを照射して結晶
    化する工程とを有することを特徴とする液晶表示装置の
    製造方法。
  9. 【請求項９】液晶表示パネル形成用絶縁基板上に画素
    と、該基板上の周辺に周辺回路とを設ける液晶表示装置
    の製造方法において、上記周辺回路部、画素部の少なく
    とも周辺回路部に金属膜または金属シリサイド膜を少な
    くとも１層形成する工程と、該金属膜または金属シリサ
    イド膜の薄膜トランジスタ形成領域に開口を形成する工
    程と、上記周辺回路部、画素部の少なくとも周辺回路部
    に第１の非晶質半導体膜を形成する工程と、上記周辺回
    路部、画素部の少なくとも周辺回路部に第２の金属膜ま
    たは金属シリサイド膜を少なくとも１層形成する工程
    と、該金属膜または金属シリサイド膜の上記薄膜トラン
    ジスタ形成領域に開口を形成する工程と、熱アニールを
    行い、上記非晶質半導体膜を結晶化するとともに、上記
    金属膜または金属シリサイド膜を上記非晶質半導体膜に
    吸収させる工程と、上記周辺回路部、画素部の少なくと
    も周辺回路部に第２の非晶質半導体膜を形成する工程
    と、上記第２の非晶質半導体膜にレーザを照射して結晶
    化する工程とを有することを特徴とする液晶表示装置の
    製造方法。
  10. 【請求項１０】上記第２の非晶質半導体膜にレーザを照
    射して結晶化する工程において、ソースまたはドレイン
    領域からゲートに向けて、もしくはソースまたはドレイ
    ン領域からゲートを通りドレインまたはソース領域に向
    けて、レーザを照射することを特徴とする請求項７、８
    または９記載の液晶表示装置の製造方法。
JP11003812A 1999-01-11 1999-01-11 半導体装置、液晶表示装置およびこれらの製造方法 Pending JP2000208771A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP11003812A JP2000208771A (ja) 1999-01-11 1999-01-11 半導体装置、液晶表示装置およびこれらの製造方法
TW088123141A TW434692B (en) 1999-01-11 1999-12-28 Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employinhe same and method of fabricating them
KR10-2000-0000832A KR100376018B1 (ko) 1999-01-11 2000-01-10 표시장치 및 그 제조방법
US09/479,919 US6274888B1 (en) 1999-01-11 2000-01-10 Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
EP00100159A EP1020899A3 (en) 1999-01-11 2000-01-11 TFT with large-grain polycrystalline active layer
US09/919,847 US6512247B1 (en) 1999-01-11 2001-08-02 Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
KR10-2001-0085730A KR100386181B1 (ko) 1999-01-11 2001-12-27 표시장치
US10/339,435 US6965122B2 (en) 1999-01-11 2003-01-10 Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them
US11/203,970 US7297982B2 (en) 1999-01-11 2005-08-16 Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11003812A JP2000208771A (ja) 1999-01-11 1999-01-11 半導体装置、液晶表示装置およびこれらの製造方法

Publications (1)

Publication Number Publication Date
JP2000208771A true JP2000208771A (ja) 2000-07-28

Family

ID=11567615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11003812A Pending JP2000208771A (ja) 1999-01-11 1999-01-11 半導体装置、液晶表示装置およびこれらの製造方法

Country Status (5)

Country Link
US (4) US6274888B1 (ja)
EP (1) EP1020899A3 (ja)
JP (1) JP2000208771A (ja)
KR (2) KR100376018B1 (ja)
TW (1) TW434692B (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030038835A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
KR20030038837A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
WO2003043093A1 (en) * 2001-11-14 2003-05-22 Samsung Electronics Co., Ltd. A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
JP2003282441A (ja) * 2002-03-11 2003-10-03 Sharp Corp 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
JP2005010606A (ja) * 2003-06-20 2005-01-13 Hitachi Ltd 画像表示装置
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
KR100611225B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100731752B1 (ko) 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
KR100740124B1 (ko) * 2006-10-13 2007-07-16 삼성에스디아이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR100770270B1 (ko) 2006-06-28 2007-10-25 삼성에스디아이 주식회사 유기전계발광소자 및 그 제조방법
KR100796755B1 (ko) * 2001-09-25 2008-01-22 삼성전자주식회사 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR100848104B1 (ko) * 2002-06-03 2008-07-24 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
US7691545B2 (en) 2003-11-19 2010-04-06 Samsung Electronics Co., Ltd. Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JP2000200072A (ja) * 1998-11-04 2000-07-18 Matsushita Electric Ind Co Ltd 動作回路及びその動作回路を用いた液晶表示パネルの内蔵駆動回路
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
KR100333275B1 (ko) * 1999-05-20 2002-04-24 구본준, 론 위라하디락사 액정표시장치의 ｔｆｔ 및 그 제조방법
JP2001053020A (ja) * 1999-08-06 2001-02-23 Sony Corp 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
MXPA02005590A (es) 2000-10-10 2002-09-30 Univ Columbia Metodo y aparato para procesar capas de metal delgadas.
KR100672628B1 (ko) * 2000-12-29 2007-01-23 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기 전계발광 디스플레이 장치
US6664147B2 (en) 2001-02-28 2003-12-16 Sharp Laboratories Of America, Inc. Method of forming thin film transistors on predominantly <100> polycrystalline silicon films
US6686978B2 (en) * 2001-02-28 2004-02-03 Sharp Laboratories Of America, Inc. Method of forming an LCD with predominantly <100> polycrystalline silicon regions
US6635555B2 (en) 2001-02-28 2003-10-21 Sharp Laboratories Of America, Inc. Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
US20020117718A1 (en) 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
JP4443063B2 (ja) * 2001-02-28 2010-03-31 株式会社日立製作所 電界効果トランジスタ及びそれを使用した画像表示装置
EP1296361A1 (en) * 2001-09-13 2003-03-26 STMicroelectronics S.r.l. A process of forming an interface free layer of silicon on a substrate of monocrystalline silicon
US6767804B2 (en) 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
DE10158873A1 (de) * 2001-11-30 2003-06-12 Daimler Chrysler Ag Hydraulische Auslassventilbetätigung
KR100462862B1 (ko) 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
JP2004063478A (ja) * 2002-04-11 2004-02-26 Fumimasa Yo 薄膜トランジスタ及びその製造方法
JP4631437B2 (ja) * 2002-06-07 2011-02-16 ソニー株式会社 表示装置及びその製造方法、並びに投射型表示装置
KR100477106B1 (ko) * 2002-06-21 2005-03-17 삼성에스디아이 주식회사 엠아이씨/엠아이엘씨를 이용한 평판표시장치의 제조방법
KR100496287B1 (ko) * 2002-08-03 2005-06-20 삼성에스디아이 주식회사 실리콘 박막의 결정화 방법, 이를 이용한 박막 트랜지스터및 상기 박막 트랜지스터를 구비한 평판 디스플레이 소자
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
KR101131040B1 (ko) 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
US6812504B2 (en) * 2003-02-10 2004-11-02 Micron Technology, Inc. TFT-based random access memory cells comprising thyristors
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
US8441049B2 (en) 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
US6939754B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Isotropic polycrystalline silicon and method for producing same
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
KR100531416B1 (ko) * 2003-09-17 2005-11-29 엘지.필립스 엘시디 주식회사 Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP2005123571A (ja) * 2003-09-22 2005-05-12 Sanyo Electric Co Ltd トランジスタ基板、表示装置及びそれらの製造方法
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
TWI240950B (en) 2004-03-26 2005-10-01 Chi Mei Optoelectronics Corp Thin film transistor, thin film transistor substrate, and methods for manufacturing the same
KR101016510B1 (ko) 2004-06-30 2011-02-24 엘지디스플레이 주식회사 레이저 결정화방법 및 결정화 장치
KR100623691B1 (ko) * 2004-06-30 2006-09-19 삼성에스디아이 주식회사 표시장치의 제조방법
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7433009B2 (en) * 2006-07-20 2008-10-07 Wintek Corporation Array substrate of thin film transistor liquid crystal display and method for fabricating the same
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
US7790534B2 (en) * 2007-06-15 2010-09-07 Sandisk 3D Llc Method to form low-defect polycrystalline semiconductor material for use in a transistor
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
US8415670B2 (en) 2007-09-25 2013-04-09 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009068756A1 (fr) * 2007-11-28 2009-06-04 Commissariat A L'energie Atomique Procede de cristallisation
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
WO2011061978A1 (ja) * 2009-11-19 2011-05-26 シャープ株式会社 半導体装置の製造方法、半導体装置、及び表示装置
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
WO2011078005A1 (ja) * 2009-12-21 2011-06-30 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
KR20110114089A (ko) * 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
CN102956710A (zh) * 2011-08-23 2013-03-06 广东中显科技有限公司 掩膜金属诱导晶化的多晶硅薄膜晶体管
CN103606535B (zh) * 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN105140130B (zh) * 2015-09-29 2018-01-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
WO2019135731A1 (en) * 2018-01-02 2019-07-11 Intel Corporation Thin-film transistor with source/drain structure to reduce parasitic capacitance
US10505444B1 (en) 2018-10-04 2019-12-10 Xilinx, Inc. Voltage divider and method of implementing a voltage divider

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139728A (ja) 1990-10-01 1992-05-13 Canon Inc 多結晶電界効果トランジスタの製造方法
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3120879B2 (ja) 1991-11-08 2000-12-25 キヤノン株式会社 アクティブマトリクス型液晶表示素子の駆動用半導体装置の製造方法
JP2935446B2 (ja) * 1992-02-28 1999-08-16 カシオ計算機株式会社 半導体装置
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JPH0799321A (ja) 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
EP0665430B1 (en) 1994-01-28 1998-04-15 Hewlett-Packard GmbH Capillary made of plastics material for use in capillary electrophoresis and process for its production
JP3192546B2 (ja) 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3630917B2 (ja) 1994-06-22 2005-03-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW403993B (en) * 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3238581B2 (ja) 1994-08-31 2001-12-17 株式会社半導体エネルギー研究所 半導体回路
JP3326020B2 (ja) 1994-08-29 2002-09-17 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2859136B2 (ja) 1994-08-31 1999-02-17 日本電気株式会社 リードフレーム
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
JPH0878889A (ja) 1994-09-01 1996-03-22 Toshiba Corp 装着ヘッド及び部品装着装置
JP3221251B2 (ja) 1994-09-09 2001-10-22 ソニー株式会社 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法
JP3298835B2 (ja) 1994-10-30 2002-07-08 セイレイ工業株式会社 自走球葱収穫機
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP3472401B2 (ja) * 1996-01-17 2003-12-02 三菱電機株式会社 半導体装置の製造方法
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JPH09289165A (ja) 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP3240258B2 (ja) 1996-03-21 2001-12-17 シャープ株式会社 半導体装置、薄膜トランジスタ及びその製造方法、ならびに液晶表示装置及びその製造方法
JP3204986B2 (ja) * 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10125927A (ja) 1996-10-15 1998-05-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3662371B2 (ja) 1996-10-15 2005-06-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法及び薄膜トランジスタ
JP3377160B2 (ja) 1996-12-13 2003-02-17 シャープ株式会社 半導体装置およびその製造方法
JPH10200114A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 薄膜回路
TW386238B (en) * 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US5834071A (en) 1997-02-11 1998-11-10 Industrial Technology Research Institute Method for forming a thin film transistor
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390622B2 (ja) 1997-02-26 2003-03-24 シャープ株式会社 半導体装置
JP3431801B2 (ja) 1997-04-26 2003-07-28 株式会社半導体エネルギー研究所 半導体装置作製方法
US6452211B1 (en) * 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JPH118196A (ja) 1997-06-13 1999-01-12 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3433342B2 (ja) 1997-06-23 2003-08-04 松下電器産業株式会社 コーン型スピーカ
JP4601731B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
JP3980178B2 (ja) * 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH1187733A (ja) 1997-09-11 1999-03-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH11121753A (ja) 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP4115589B2 (ja) 1997-10-17 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4068219B2 (ja) 1997-10-21 2008-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11187243A (ja) 1997-12-18 1999-07-09 Murata Mach Ltd 画像処理装置、画像処理方法及び画像処理プログラムを記録した記録媒体
JP3582766B2 (ja) 1997-12-19 2004-10-27 シャープ株式会社 半導体装置の製造方法
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6322325B1 (en) * 1999-01-15 2001-11-27 Metropolitan Industries, Inc. Processor based pump control systems
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796755B1 (ko) * 2001-09-25 2008-01-22 삼성전자주식회사 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR20030038837A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
KR20030038835A (ko) * 2001-11-06 2003-05-17 피티플러스(주) Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법
WO2003043093A1 (en) * 2001-11-14 2003-05-22 Samsung Electronics Co., Ltd. A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
US7781765B2 (en) 2001-11-14 2010-08-24 Samsung Electronics Co., Ltd. Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
JP2003282441A (ja) * 2002-03-11 2003-10-03 Sharp Corp 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル
KR100848104B1 (ko) * 2002-06-03 2008-07-24 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP2004054168A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
JP2005010606A (ja) * 2003-06-20 2005-01-13 Hitachi Ltd 画像表示装置
US7691545B2 (en) 2003-11-19 2010-04-06 Samsung Electronics Co., Ltd. Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor
KR100611225B1 (ko) 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
KR100731752B1 (ko) 2005-09-07 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터
US7863621B2 (en) 2005-09-07 2011-01-04 Samsung Mobile Display Co., Ltd. Thin film transistor
KR100770270B1 (ko) 2006-06-28 2007-10-25 삼성에스디아이 주식회사 유기전계발광소자 및 그 제조방법
KR100740124B1 (ko) * 2006-10-13 2007-07-16 삼성에스디아이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US6965122B2 (en) 2005-11-15
US7297982B2 (en) 2007-11-20
US20060110869A1 (en) 2006-05-25
EP1020899A2 (en) 2000-07-19
EP1020899A3 (en) 2001-02-21
TW434692B (en) 2001-05-16
US6274888B1 (en) 2001-08-14
US6512247B1 (en) 2003-01-28
US20030164501A1 (en) 2003-09-04
KR100376018B1 (ko) 2003-03-15
KR100386181B1 (ko) 2003-06-02
KR20000057731A (ko) 2000-09-25
KR20020018640A (ko) 2002-03-08

Similar Documents

Publication Publication Date Title
JP2000208771A (ja) 半導体装置、液晶表示装置およびこれらの製造方法
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
JP3067949B2 (ja) 電子装置および液晶表示装置
US7351617B2 (en) Semiconductor device and a method of manufacturing the same
US6337235B1 (en) Semiconductor device and manufacturing method thereof
US7790341B2 (en) Laser mask and method of crystallization using the same
KR100577795B1 (ko) 다결정 실리콘막 형성방법
TW200425221A (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
JP2000306834A (ja) レーザ照射方法およびレーザ照射装置および半導体装置
JP4059095B2 (ja) 相補型薄膜トランジスタ回路、電気光学装置、電子機器
US6566179B2 (en) Method of manufacturing a transistor
JP2000275668A (ja) レーザアニーリング装置、液晶表示装置及びその製造方法
JP4024341B2 (ja) 半導体装置の作製方法
CN100547733C (zh) 用于显示影像的系统及低温多晶硅的激光退火方法
JP2006332314A (ja) 半導体装置、電気光学装置、電子デバイス、及び半導体装置の製造方法
US9406807B2 (en) Crystallization method of thin film transistor, thin film transistor array panel and manufacturing method for thin film transistor array panel
JP4281834B2 (ja) 相補型薄膜トランジスタ回路
JPH0730115A (ja) 薄膜トランジスタ及びその製造方法
JP2007149803A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置及び電子機器
JPH0864836A (ja) 薄膜半導体装置の製造方法
JP2008066577A (ja) 半導体装置用基板の製造方法
JP2007227836A (ja) 半導体装置の製造方法及び半導体装置、電気光学装置、並びに電子機器
JPH07335889A (ja) 薄膜基板とその製造方法および薄膜基板上に形成された薄膜トランジスタとその製造方法及び液晶表示装置