JP2011160369A - 電子回路、電子機器、デジタル信号処理方法 - Google Patents

Abstract

【課題】多相クロックを使用してデジタル信号処理を行なう場合に、クロック信号の各位相関係を正しく保ったまま高速動作が要求される各デジタル信号処理部まで多相クロックを分配できるようにする。
【解決手段】基準タイミング生成部１１０は、高速信号処理部１４０全体のトグル頻度よりもトグル頻度の低い基準タイミング信号Ｊ０を生成して局所タイミング再生部１２０に供給する。局所タイミング再生部１２０は、高速信号処理部１４０全体のトグル頻度よりもトグル頻度の低いクロック信号であって、高速信号処理部１４０におけるデジタル信号処理の基準となる複数のクロック信号でなる多相タイミング信号Ｊ２を生成して高速信号処理部１４０に供給する。高速信号処理部１４０と局所タイミング再生部１２０を１対１で設け、１つの局所タイミング再生部１２０から複数の高速信号処理部１４０へ多相タイミング信号Ｊ２を分配しないようにする。
【選択図】図１

Description

本発明は、電子回路、電子機器、デジタル信号処理方法に関する。より詳細には、位相がそれぞれ異なる複数のクロック信号でなる多相クロックを使用してデジタル信号処理を行なう仕組みに関する。

位相がそれぞれ異なる複数のクロック信号でなるトグル頻度の低い多相クロックをデジタル信号処理部に供給することで、消費電力を抑えつつ高速な処理を実現する仕組みが、たとえば特許文献１に提案されている。

特開２００７−２１５２１３号公報

特許文献１の仕組みは、局所的に多相クロックを生成する技術によって多相クロックの効果を得ようというものである。

しかしながら、特許文献１の仕組みは、デジタル信号処理部での動作の基準となるクロック信号として複数本のクロック信号を多相クロック生成部で生成し、それを各デジタル信号処理部に分配する必要がある。

クロック信号の各位相関係を正しく保ったまま高速動作が要求される各デジタル信号処理部まで多相クロックを分配するには、回路設計やレイアウトなどの実装が複雑になり調整作業に時間が掛る。結果的に、各クロック信号の位相バラツキやジッタなどの特性劣化を引き起こし、クロック分配のためのレイアウト面積増大などが起き、惹いては、回路の高速化や低消費電力化の効果を得ることが難しい。

本発明は、上記事情に鑑みてなされたものであり、クロック信号の各位相関係を正しく保ったまま高速動作が要求される各デジタル信号処理部まで多相クロックを分配することのできる仕組みを提供することを目的とする。

本発明に係る電子回路、電子機器、デジタル信号処理方法の一態様は、基準タイミング信号を多相クロック生成部に供給する基準タイミング供給部と、基準タイミング供給部から供給された基準タイミング信号に基づいて、位相がそれぞれ異なる複数のクロック信号でなる多相クロックを生成する多相クロック生成部と、多相クロック生成部で生成された多相クロックの各クロック信号を使用してデジタル信号処理を行なう信号処理部とを備えるものとする。

基準タイミング供給部を設けて、多相クロック生成部へは基準タイミング供給部から基準タイミング信号を供給する。基準タイミング供給部からの基準タイミング信号に基づいて多相タイミング信号をクロック生成部で再生して信号処理部に伝送する。信号処理部と多相クロック生成部は対応して設けられるし、信号処理部を複数設ける場合も、複数の信号処理部のそれぞれについて多相クロック生成部を対応して設ける。

基準タイミング生成部は、信号処理部全体のトグル頻度よりもトグル頻度の低い基準タイミング信号を生成して多相クロック生成部に供給する。多相クロック生成部は、信号処理部全体のトグル頻度よりもトグル頻度の低いクロック信号であって、信号処理部におけるデジタル信号処理の基準となる複数のクロック信号でなる多相クロックを生成して信号処理部に供給する。

このような構成によれば、信号処理部と多相クロック生成部を近傍に配置できるようになるから、多相クロックを遠距離に配置された信号処理部に伝達する必要がなくなる。

本発明の一態様によれば、クロック信号の各位相関係を正しく保ったまま高速動作が要求される信号処理部まで多相クロックを伝達できる。トグル頻度の低い多相クロックを信号処理部に供給することで、全体の消費電力を抑えつつ各信号処理部では高速な処理を実現できる。

タイミング生成回路の基本構成を説明する図である。 タイミング生成回路の第１実施形態を説明する図である。 第１実施形態の高速信号処理部の構成例を説明する図である。 第１実施形態のタイミング生成回路の動作を説明するタイミングチャートである。 タイミング生成回路の第２実施形態を説明する図である。 タイミング生成回路の第３実施形態を説明する図である。 タイミング生成回路の第４実施形態（第１例）を説明する図である。 タイミング生成回路の第４実施形態（第２例）を説明する図である。 タイミング生成回路の第４実施形態（第３例）を説明する図である。 タイミング生成回路の第４実施形態（第４例）を説明する図である。 タイミング生成回路の第５実施形態を説明する図である。 第５実施形態のタイミング生成回路の動作を説明するタイミングチャートである。 第６実施形態の高速信号処理部の構成例を説明する図である。 第６実施形態のタイミング生成回路の動作を説明するタイミングチャートである。 第１〜第６実施形態で説明したタイミング生成回路が適用される電子機器の一例である固体撮像装置を説明する図である。

以下、図面を参照して本発明の実施形態について詳細に説明する。

説明は以下の順序で行なう。
１．基本構成（第１例〜第５例）
２．第１実施形態（ＰＬＬによる基準タイミング生成、リングバッファによる多相タイミング信号の再生、ＰＬＬ出力での位相合せ、高速処理はパラシリ変換）
３．第２実施形態（ＰＬＬによる基準タイミング生成、リングバッファによる多相タイミング信号の再生、外部基準クロックでの位相合せ、高速処理はパラシリ変換）
４．第３実施形態（ＰＬＬによる基準タイミング生成、ディレイラインによる多相タイミング信号の再生、ＰＬＬ出力での位相合せ、高速処理はパラシリ変換）
５．第４実施形態（ＤＬＬによる基準タイミング生成、リングバッファによる多相タイミング信号の再生、ＤＬＬ出力での位相合せ、高速処理はパラシリ変換）
６．第５実施形態（ＰＬＬによる基準タイミング生成、リングバッファによる多相タイミング信号の再生、ＰＬＬ出力での位相合せ、高速処理はカウンタ）
７．第６実施形態（第１〜第４実施形態に対してデータ保持タイミング用のクロック配線を１本に変更）
８．各実施形態の作用効果の纏め
９．電子機器への適用例（固体撮像装置への適用）

＜基本構成＞
図１は、本発明の一実施形態を適用した電子回路の一例であるタイミング生成回路の基本構成を説明する図である。タイミング生成回路１００の各基本構成は何れも、基準タイミング生成部１１０と、局所タイミング再生部１２０と、高速信号処理部１４０とを備えている。基準タイミング生成部１１０は、基準タイミング信号Ｊ０を局所タイミング再生部１２０に供給する基準タイミング信号供給部として機能する。

図１（１）に示す第１基本構成例のタイミング生成回路１００_1は、単一の高速信号処理部１４０を備える。

図１（２）に示す第２基本構成例のタイミング生成回路１００_2は、複数の高速信号処理部１４０を備え、複数の高速信号処理部１４０のそれぞれについて局所タイミング再生部１２０が１対１で設けられており、複数の局所タイミング再生部１２０に対して１つの基準タイミング生成部１１０が共通に設けられている。以下では「１：１配置の構成」とも称する。

基準タイミング生成部１１０を複数（この例では全ての）の局所タイミング再生部１２０で共用することで全体構成をコンパクトにしている。基準タイミング生成部１１０を複数の局所タイミング再生部１２０で共用する構成であればよく、局所タイミング再生部１２０の全てについて基準タイミング生成部１１０を共用することは必須でなく、基準タイミング生成部１１０を複数備える構成にしてもよいが、その場合、その分だけ回路規模が大きくなる。

図１（３）に示す第３基本構成例のタイミング生成回路１００_3は、複数（Ｍ個）の高速信号処理部１４０を備える点は第２基本構成例と同じであるが、１つの局所タイミング再生部１２０に対して複数（ｍ個：Ｍ＞ｍ：図ではｍ＝２）の高速信号処理部１４０が設けられる点が第２基本構成例と異なる。Ｍ＞ｍを満たすことは、高速信号処理部１４０の総数Ｍよりも少ないｍ個の局所タイミング再生部１２０を使用することを意味する。このような構成を、以下では「１：ｍ配置の構成」とも称する。

たとえば、各局所タイミング再生部１２０は、その近場にあるｍ個の高速信号処理部１４０に多相タイミング信号Ｊ２を分配するようにする。遠くの高速信号処理部１４０は、その高速信号処理部１４０の近場に設けた局所タイミング再生部１２０から多相タイミング信号Ｊ２の分配を受けるようにする。

「１：１配置の構成」の第１基本構成例では、局所タイミング再生部１２０が複数の高速信号処理部１４０に多相タイミング信号Ｊ２を分配するということはないが、局所タイミング再生部１２０を高速信号処理部１４０ごとに設けるためのスペースが問題となる。このような場合、第３基本構成例を適用すれば、Ｍ＞ｍを満たすことで、１箇所からＭ個の全ての高速信号処理部１４０に多相タイミング信号Ｊ２を分配する場合（「１：Ｍ配置の構成」とも称する）の問題を解消しつつ、局所タイミング再生部１２０を設けるためのスペースの問題も解消できる。

図１（４）に示す第４基本構成例のタイミング生成回路１００_4は、「１：１配置の構成」の第２基本構成例の考え方と「１：ｍ配置の構成」の第３基本構成例の考え方の双方を組み合わせたものである。局所タイミング再生部１２０と高速信号処理部１４０との距離に応じて、第２基本構成例と第３基本構成例とを使い分けることで、多相タイミング信号Ｊ２を遠くへ分配することの問題を避けつつ、局所タイミング再生部１２０を設けるためのスペースの問題を解消する場合に好適な事例である。

たとえば、局所タイミング再生部１２０と高速信号処理部１４０とが相対的に離れている箇所では「１：１配置構成」の第２基本構成例を適用することで、遠距離の複数箇所の高速信号処理部１４０に多相タイミング信号Ｊ２を分配することの問題を避ける。一方、局所タイミング再生部１２０と高速信号処理部１４０とが相対的に近い箇所では「１：ｍ配置構成」の第３基本構成例を適用することで、局所タイミング再生部１２０の設置数を少なくできる。

図１（５）に示す第５基本構成例のタイミング生成回路１００_5は、第１基本構成例のタイミング生成回路１００_1をベースに、標準信号処理部１５０をさらに備える。図示しないが、第２〜第４基本構成例のタイミング生成回路１００_2，１００_3，１００_4をベースに、標準信号処理部１５０をさらに備える構成とすることもできる。高速処理が求められない信号処理についてまで局所タイミング再生部１２０と高速信号処理部１４０を対応付けて（好ましくは１：１で）設けて対処するのは無駄（過剰な対処）であるので、その場合は、基準タイミング信号Ｊ０そのものものに基づいて標準信号処理部１５０が信号処理を行なうようにする。

基準タイミング生成部１１０は、システム全体の基準となるタイミング信号であって、たとえば局所タイミング再生部１２０や標準信号処理部１５０へ供給される基準タイミング信号Ｊ０を生成するものである。この基準タイミング生成部１１０は、高速信号処理部１４０から離れた所に配置される。基準タイミング生成部１１０は基準タイミング信号Ｊ０を生成できるものであればよく、種々の回路構成を採り得るが、たとえば、ＰＬＬ（Phase-Locked Loop ：位相同期ループ）やＤＬＬ（Delay-Locked Loop ：遅延同期ループ）などで構成するのが好適である。

基準タイミング生成部１１０から各局所タイミング再生部１２０へ供給される基準タイミング信号Ｊ０は、高速信号処理部１４０全体のトグル頻度（周波数）よりもトグル頻度の低い信号が使用される。

高速信号処理部１４０全体のトグル頻度とは、たとえば、高速信号処理部１４０が周波数の高い信号を出力する場合はその出力信号の周波数が該当する。また、高速信号処理部１４０が信号を出力するか否かに関わらず（出力する信号の周波数が低い場合もある）、高速信号処理部１４０内部の動作周波数が高い場合は、内部の動作周波数が該当する。

基準タイミング信号Ｊ０としては、電圧制御発振器（ＶＣＯ：Voltage Controlled oscillator ）の制御電圧や電流制御発振器（ＣＣＯ：Current Controlled Oscillator ）の制御電流が利用できる。また、ＰＬＬやＤＬＬやその他の発振回路から出力される比較的低速な出力クロック、ＰＬＬやＤＬＬやその他の発振回路に外部から入力される基準クロックなどを利用することができる。

外部から入力される基準クロックのみを基準タイミング信号Ｊ０として使用することも考えられる。この場合、実態的には、基準タイミング生成部１１０が不要であり、各箇所の局所タイミング再生部１２０に基準タイミング信号Ｊ０を供給するための配線が基準タイミング信号供給部として機能する。

局所タイミング再生部１２０側から見た場合、基準タイミング信号Ｊ０は、局所タイミング再生部１２０が多相タイミング信号Ｊ２を生成するに当たって必要とされる発振制御情報や遅延量制御情報や多相タイミング信号Ｊ２の位相合せを行なうためのタイミング情報（同期をとるためのパルス：同期パルス）などが該当する。発振制御情報や遅延量制御情報としては電圧や電流の信号が使用され、同期パルスとしては高速信号処理部１４０で使用される信号のトグル頻度よりもトグル頻度の低いパルス信号が使用される。

本実施形態では、基準タイミング信号Ｊ０として、これらの内の何れか１つあるいは全部を用いることができるなど、各種の基準タイミング信号Ｊ０を任意に組み合わせて使用することができる。この場合、少なくとも、基準タイミング生成部１１０の発振回路と、局所タイミング再生部１２０の回路では、制御電圧や制御電流を共用するようにする。両者の回路で使用されるデバイス特性にバラツキがなければ、その２つの回路から出力されるパルス信号の周波数は、制御電圧や制御電流を共用することで同一にできる。

ただし、デバイス特性にバラツキがあると、制御電圧や制御電流を共用しても、その２つの回路から出力されるパルス信号の周波数を同一にできない虞れがある。その対策としては、制御電圧や制御電流に加えて、位相合せ用のタイミング信号（同期パルス）も局所タイミング再生部１２０に供給するのがよい。

局所タイミング再生部１２０は、高速信号処理部１４０の近傍に配置され、基準タイミング生成部１１０からの基準タイミング信号Ｊ０に基づいて高速信号処理部１４０が必要とする多相タイミング信号Ｊ２を再生（生成）する。局所タイミング再生部１２０は、位相がそれぞれ異なる複数のクロック信号でなる多相タイミング信号Ｊ２（多相クロック）を生成する多相クロック生成部の一例である。

局所タイミング再生部１２０は多相タイミング信号Ｊ２を生成できるものであればよく、種々の回路構成を採り得るが、たとえば、リングバッファによる発振回路、遅延制御されたバッファチェーンによるディレイラインなどで構成するのが好適である。リングバッファやディレイラインなどの何れの場合でも好ましくは、基準タイミング生成部１１０の発振部２１０と局所タイミング再生部１２０の各デバイス特性にバラツキがあっても、制御電圧や制御電流を共用することで各回路から出力されるパルス信号の周波数を同一にできるように、位相合せ用のタイミング信号（同期パルス）の供給を受けられるようにするのがよい。

局所タイミング再生部１２０から高速信号処理部１４０へ供給される多相タイミング信号Ｊ２は、高速信号処理部１４０における高速な処理を行なうための基準となるタイミング情報である。ただし、多相タイミング信号Ｊ２を構成する各タイミング信号は、高速信号処理部１４０で使用される信号のトグル頻度よりもトグル頻度の低い信号である。より具体的には、多相タイミング信号Ｊ２は、複数のクロック信号の組合せにより複数のクロック位相を持つものである、換言すると、各々のクロック信号の周波数は低速であるが、各クロック信号の位相を組み合わせることで、全体としては高速なタイミング情報を高速信号処理部１４０へ供給できるようになっている信号である。この多相タイミング信号Ｊ２は高速信号処理部１４０側が必要とする位相関係を持つ複数本のクロック信号で構成されるが、典型的には、等間隔に位相の異なる複数本のクロック信号で構成される。

局所タイミング再生部１２０が多相タイミング信号Ｊ２を基準タイミング信号Ｊ０に基づいて生成することにより、正確で高速なタイミング情報を生成しつつ、高速信号処理部１４０で使用される信号のトグル頻度よりも各タイミング信号のトグル頻度を下げることができ、消費電力を低減するとともに最大動作周波数を上げることができる。

高速信号処理部１４０は、高速な処理が求められる機能を実現する機能ブロックや回路部である。高速信号処理部１４０はたとえば、高速パラレル・シリアル変換回路、高速シリアル・パラレル変換回路、カウンタ回路、ＣＰＵ（Central Processing Unit ：中央演算処理装置）などで使われる演算回路などが該当する。

標準信号処理部１５０は、基準タイミング生成部１１０からの基準タイミング信号Ｊ０に基づいて動作する回路部であり、高速信号処理部１４０よりも低速のデジタル信号処理を行なう低速信号処理部の一例である。換言すると、標準信号処理部１５０は、高速でない標準的な速度の処理が求められる機能を実現する機能ブロックや回路部である。

このような構成のタイミング生成回路１００は、高速信号処理部１４０から離れた位置に基準タイミング生成部１１０を配置する一方で、高速信号処理部１４０の近傍に局所タイミング再生部１２０を配置するようにしている。そして先ず、基準タイミング生成部１１０から局所タイミング再生部１２０に向けて、高速信号処理部１４０で使用される信号のトグル頻度（周波数）よりもトグル頻度の低い基準タイミング信号Ｊ０を送り、この基準タイミング信号Ｊ０に基づいて高速信号処理部１４０における高速な処理の基準となる多相タイミング信号Ｊ２を局所タイミング再生部１２０で生成する。

このトグル頻度の低い多相タイミング信号Ｊ２を高速信号処理部１４０に供給することで、高速信号処理部１４０で使用される信号のトグル頻度と同じトグル頻度の基準タイミング信号を基準タイミング生成部１１０から高速信号処理部１４０に供給する場合に比べて、消費電力を抑えつつ高速な処理を実現できるようになる。

たとえば、回路動作を高速化したい場合や消費電力を低減化したい場合、高速動作の基準となるクロック信号として等間隔に位相の異なる多相タイミング信号Ｊ２を基準タイミング生成部１１０で生成して、比較的離れた位置に配置された高速信号処理部１４０が使用することが考えられる。こうすることで、回路のトグル頻度を下げて低消費電力化するとともに、多相クロック信号の各エッジを組み合わせて高速なタイミング基準を得ることができる。

しかしながら、この場合、基準タイミング生成部１１０で多相クロック信号を生成し、各位相関係を正しく保ったまま高速動作が要求される高速信号処理部１４０まで分配するには、回路設計や回路配置（レイアウト）などの実装が複雑になる。そのため、調整作業に時間が掛り、結果的に多相クロック信号の特性劣化（位相バラツキ、ジッタなど）やそのクロック分配のためのレイアウト面積増大などの不利益を引き起こしてしまうため、回路の高速化や低消費電力化の効果を得ることが難しくなる。

特に、高速信号処理部１４０を複数設ける場合には、基準タイミング生成部１１０と全ての高速信号処理部１４０とを近距離に配置することは一般的に困難になるから、このことの問題がより顕在化してくる。

また、高速信号処理部１４０が１つの場合でも、レイアウトの制限から、必ずしも、高速信号処理部１４０の近傍に基準タイミング生成部１１０を配置できるとは限らない。さらに、基準タイミング生成部１１０は、高速信号処理部１４０用の多相タイミング信号Ｊ２を生成するだけでなく、他の機能ブロックや回路部（たとえば標準信号処理部１５０など）が使用する基準タイミング信号を生成することもある。このような場合は、多相クロック信号の特性劣化やそのクロック分配のためのレイアウト面積増大などの不利益のため回路の高速化や低消費電力化の効果を得ることが難しくなる。

一方、本実施形態の仕組みでは、多相タイミング信号Ｊ２を各高速信号処理部１４０に分配することなしに、その代わりとして、基準タイミング生成部１１０では基準となる周波数や位相情報を各高速信号処理部１４０の近傍に配置された局所タイミング再生部１２０に分配して、高速な機能処理を低消費電力で実現したい各高速信号処理部１４０の近傍にて局所的に多相タイミング信号Ｊ２を高精度に再生して供給する。このことにより、多相クロック信号の特性劣化やそのクロック分配のためのレイアウト面積増大などの不利益が解消され、回路の高速化や低消費電力化の効果を得ることができるようになる。

以下、具体的な仕組みについて説明する。各機能要素について形態別に区別する際には大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。

＜第１実施形態＞
［全体構成］
図２は、タイミング生成回路１００の第１実施形態を説明する図である。第１実施形態のタイミング生成回路１００Ｄは先ず、基準タイミング生成部１１０Ｄとして、ＰＬＬを利用した構成のものを利用している。

第１実施形態の基準タイミング生成部１１０Ｄは、発振部２１０（ＯＳＣ）と、分周部２２０と、位相周波数比較部２３０（ＰＦＤ）と、チャージポンプ部２４０（ＣＰ）と、ループフィルタ部２５０と、バッファ部２６０を備えている。

発振部２１０は、電圧制御発振回路（ＶＣＯ）と電流制御発振回路（ＣＣＯ；Current Control Oscillator）の何れを採用してもよい。以下では、特段の断りのない限り、電流制御発振回路を採用するものとして説明する。

電流制御発振回路で構成された発振部２１０は、複数の発振器構成要素の段が、環状構造に縦続接続されたリングバッファによる発振回路を用いており、具体的には、発振器構成要素として単位遅延素子２１２（ディレイセルやディレイステージとも称される）が使用され、それらが縦続接続されている。ここでは、一例として、５つの単位遅延素子２１２を使用し、その単位遅延素子２１２としてバッファ回路を使用する例で示す。α段目の単位遅延素子２１２を区別する場合には参照子αを付して記載する。後述の他の単位遅延素子においても同様である。

発振部２１０は、全体として差動リング発振器を構成するように、たとえば接続としては負帰還となり、動作時は内部のＲＣ成分（抵抗成分および容量成分）による位相ずれで正帰還となる。たとえば、各単位遅延素子２１２は縦続配置され、さらに最終段の単位遅延素子２１２の出力信号を、１段目の単位遅延素子２１２の入力に戻す。基準タイミング生成部１１０Ｄの発振部２１０の各単位遅延素子２１２からは差動のクロック信号（５００Ｍｈｚ）が出力され、それらが後段の単位遅延素子２１２に供給される。「接続としては負帰還となる」ことを明示するため、何れかの段（一例として、１段目）の単位遅延素子２１２の入力に「反転入力」の記号を付して示す。

各単位遅延素子２１２（バッファ回路）は遅延制御が可能な構成のものであればよく、たとえば、２つのトランジスタ（たとえば電界効果トランジスタ）を使用した差動回路で構成すればよい。図示しないがたとえば、一方のトランジスタのゲートＧを非反転入力（Ｖin＋）とし、そのドレインＤを抵抗素子を介して電源Ｖddに接続し、そのドレインＤを反転出力（Ｖout− ）とする。また、他方のトランジスタのゲートＧを反転入力（Ｖin−）とし、そのドレインＤを抵抗素子を介して電源Ｖddに接続し、そのドレインＤを非反転出力（Ｖout＋ ）とする。また、各トランジスタのソースＳを共通にして、電流値可変型の電流源を介して基準電位（たとえば接地電位GND ）に接続する。

電流値可変型の電流源は、制御入力端子２１２inに供給される発振制御信号CN_1（＝ループフィルタ出力電流Ｉlp）をカレントミラー形式（カレントミラー比は１：１でよい）で受けてトランジスタにバイアス電流を供給するようにする。電流値可変型の電流源により差動回路のバイアス電流を制御することで、各単位遅延素子２１２による遅延量が制御され、また、全体としての発振周波数が制御される。

各単位遅延素子２１２の各制御入力端子２１２inは、共通に周波数制御入力端子２１０inに接続される。周波数制御入力端子２１０inを介して各制御入力端子２１２inに供給されるループフィルタ出力電流Ｉlpが発振制御信号CN_1として使用される。発振制御信号CN_1は、電流制御発振回路のときは発振制御電流Ｉcnt であり、電圧制御発振回路のときには発振制御電圧Ｖcnt である。

分周部２２０は、必要に応じて（局所タイミング再生部１２０Ｄとの間で逓倍機能を実現する場合に）備えればよく、発振部２１０の出力端子から出力された出力発振信号Ｖout の発振周波数ｆcco を１／αに分周して分周発振信号Ｖout1を取得する。αは、ＰＬＬ逓倍数（分周比とも称する）であって、１以上の正の整数で、かつ、ＰＬＬ出力クロックCK_PLLの周波数を変更できるように可変にするのがよい。

後述する第４実施形態との対比では、基準タイミング生成部１１０ＤをＰＬＬ構成とするので、逓倍機能は簡易な構成の分周部２２０を備えることで実現でき、回路規模がより小さくて済む利点がある。

位相周波数比較部２３０は、外部から供給される基準クロックと発振部２１０からの出力発振信号Ｖout もしくは分周部２２０からの分周発振信号Ｖout1（以下、断りのない限り分周発振信号Ｖout1で説明する）の位相および周波数を比較し、比較結果である位相差および周波数差を示す誤差信号を比較結果信号Ｖcompとして出力する。位相周波数比較部２３０の一方の入力端に外部から供給される基準クロックを外部基準クロックCLK0と称し、位相周波数比較部２３０の他方の入力端に供給される他方の信号は、断りのない限り分周発振信号Ｖout1であるとする。

チャージポンプ部２４０は、位相周波数比較部２３０から出力された比較結果信号Ｖcompに応じた駆動電流（チャージポンプ電流Ｉcpと称する）を入出力する。チャージポンプ部２４０は、たとえば、位相周波数比較部２３０から出力されたチャージポンプ電流Ｉcpを入出力するチャージポンプと、チャージポンプにバイアス電流Ｉcpbiasを供給する電流値可変型の電流源とを備えて構成される。

ループフィルタ部２５０は、チャージポンプ部２４０を介して位相周波数比較部２３０から出力された比較信号を平滑化する平滑化部の一例である。ループフィルタ部２５０は、たとえばローパスフィルタであって、チャージポンプ部２４０により生成されたチャージポンプ電流Ｉcpを積分し、発振部２１０の発振周波数ｆcco を制御するためのループフィルタ出力電流Ｉlpを生成する。ループフィルタ出力電流Ｉlpは、発振部２１０の発振制御信号CN_1として使用されるとともに、局所タイミング再生部１２０の発振制御信号CN_2としても使用される。

ループフィルタ部２５０は、電流制御発振回路で構成された発振部２１０に適合するように電流出力に対応した構成とする。図示しないが具体的には、ループフィルタ部２５０は、ループフィルタ容量Ｃｐのコンデンサ（容量素子）と、電圧電流変換ゲインＧｍの電圧電流変換部（トランスコンダクタンス）とを有するものとする。

チャージポンプの出力は、コンデンサの一方の端子と電圧電流変換部の入力とに共通に接続される。コンデンサの他方の端子は基準電位である接地（GND ）に接続される。なお、ＰＬＬ構成の基準タイミング生成部１１０ＤをＩＣ（半導体集積回路）で構成する場合、コンデンサは、そのＩＣの外部で接続することもあるし、ＭＯＳトランジスタＴＲのゲート容量をコンデンサとして用いることもある。

ループフィルタ部２５０では、チャージポンプから出力されたチャージポンプ電流Ｉcpに基づいてコンデンサの一方の端子（つまり電圧電流変換部の入力）に電圧信号（チャージポンプ電圧Ｖcpと称する）が生成される。

コンデンサへの充放電動作となるので、ループフィルタ部２５０は、位相周波数比較部２３０からの比較結果信号Ｖcomp中の所定のカットオフ周波数（ロールオフ周波数やポールともいう）以上の周波数成分を減衰させて、発振部２１０に供給される発振制御電流Ｉcnt を平滑化するように、少なくとも１つのカットオフ周波数を呈する低域通過フィルタとして機能する。

なお、コンデンサだけでなくループフィルタ抵抗Ｒｐの抵抗素子を直列に接続することで、低域通過フィルタとしての機能を高めるようにしてもよい。１つのチャージポンプを備える構成を採る場合、通常は、この抵抗素子を備えた構成を採用する。

電圧電流変換部は、チャージポンプから出力されたチャージポンプ電流Ｉcpに基づいてコンデンサの一方の端子（つまり電圧電流変換部の入力）に生成されるチャージポンプ電圧Ｖcpを電圧電流変換ゲインＧｍに従って電流信号（ループフィルタ出力電流Ｉlp）に変換する。

バッファ部２６０は、ループフィルタ部２５０と局所タイミング再生部１２０Ｄとの間のインタフェースをなすもので、必要に応じて備えればよく、たとえば電流バッファとして機能する電流電流変換回路で構成される。電流電流変換回路は、ループフィルタ部２５０からのループフィルタ出力電流ＩlpをＫ倍（Ｋはカレントミラー比であり、１を含む任意の値でよく、１よりも大きくてもよいし小さくてもよい）に変換する機能を持つ。

このような構成の基準タイミング生成部１１０Ｄは、位相誤差情報である位相周波数比較部２３０の出力電圧Ｖcompが、チャージポンプ部２４０およびループフィルタ部２５０を通じて発振制御電流Ｉcnt に変換され発振部２１０に供給される。そして、発振部２１０から出力される出力発振信号Ｖout の発振周波数（＝発振周波数ｆcco ）が制御されるとともに、出力発振信号Ｖout であるＰＬＬ出力クロックCK_PLLのデジタルデータ列に位相がロックされる。ここでは、外部基準クロックCLK0と同期した５００Ｍｈｚのパルス信号（ＰＬＬ出力クロックCK_PLL）を出力するものとする。このＰＬＬ出力クロックCK_PLLは、局所タイミング再生部１２０Ｄへの位相同期パルスＪ０_2として使用されるとともに、高速信号処理部１４０へのシステムクロックCK_sysとしても使用される。

第１実施形態の局所タイミング再生部１２０Ｄは、基準タイミング生成部１１０Ｄが備える発振部２１０と同様に、単位遅延素子２７２を使用したリングバッファによる発振回路で構成されており、位相同期パルスＪ０_2のエッジを入力できる回路になっている。つまり、局所タイミング再生部１２０Ｄは、ループ構成であり、基準位相エッジを入力できる回路を含んだリングバッファによる発振回路（局所発振部と称する）を用いている。

因みに、基準タイミング生成部１１０Ｄの単位遅延素子２１２と局所タイミング再生部１２０Ｄの単位遅延素子２７２は全く同じ物を用いることが好ましく、両者の間には回路の変形がないのがよい。よって、本実施形態では、基準タイミング生成部１１０Ｄの単位遅延素子２１２もエッジ入力できる回路にするが、そのエッジ入力を使わないようにするのがよい。

単位遅延素子２７２は、単位遅延素子２１２と同様に、遅延制御が可能な構成のものであればよく、ここでは、５つの単位遅延素子２７２を使用し、その単位遅延素子２７２としては、詳細説明を割愛するが、一例として、バッファ回路を使用する例で示す。局所タイミング再生部１２０Ｄの各単位遅延素子２７２からは差動の多相タイミング信号Ｊ２（５００Ｍｈｚのクロック信号Ｐ０〜Ｐ９）が出力され、それらが後段の単位遅延素子２７２に供給されるとともに、後述のように高速信号処理部１４０Ｄにも供給される。

ＰＬＬ構成の基準タイミング生成部１１０Ｄから局所タイミング再生部１２０Ｄに供給される基準タイミング信号Ｊ０としては、発振周波数を決める発振制御電流Ｊ０_1と位相同期パルスＪ０_2の役割を持つ５００ＭｈｚのＰＬＬ出力クロックCK_PLLを用いる。

局所タイミング再生部１２０Ｄは、発振制御電流Ｊ０_1によって発振周波数が「外部基準クロックCLK0の周波数×ＰＬＬ逓倍数（α）」の周波数、すなわちＰＬＬ出力クロックCK_PLLの周波数である５００Ｍｈｚに合うよう制御され、かつＰＬＬ出力クロックCK_PLLを局所タイミング再生部１２０Ｄに位相同期パルスＪ０_2としてエッジ入力することで、その位相がＰＬＬ出力クロックCK_PLLの位相に合うよう制御される。

基準タイミング生成部１１０Ｄの発振部２１０と局所タイミング再生部１２０Ｄを、実質的に共通の発振制御信号で制御しているし、また、ＰＬＬ出力クロックCK_PLLを位相同期パルスＪ０_2として局所タイミング再生部１２０に供給して位相合せを行なっているので、デバイス特性にバラツキがあっても、補正回路などなしで、両者の周波数を一致させることができる。

局所タイミング再生部１２０Ｄは、ループ構成になっているので、各単位遅延素子２７２で発生するランダムノイズが蓄積して比較的大きな位相ノイズとして現れる。しかしながら、本実施形態では、位相同期パルスＪ０_2を局所タイミング再生部１２０に供給することで、ループ構成の局所タイミング再生部１２０であっても、そのループによる位相雑音の蓄積を低減でき、正確な多相タイミング信号Ｊ２を再生することができる。

ここで、局所タイミング再生部１２０Ｄに位相同期パルスＪ０_2のエッジを入力する回路素子としては、ＮＡＮＤ回路やセレクタ回路のように論理的にエッジを切り替える回路や、アンプ回路で構成された加算回路やミキサ回路のようにアナログ的にエッジを加算して中間のエッジを作り出すような回路などを用いる。

局所タイミング再生部１２０Ｄの近傍に配置された高速な処理が求められる高速信号処理部１４０Ｄとしては、簡単な組合せロジック回路が考えられ、たとえばパラレルのビットデータを１ビットのシリアルデータに変換するパラシリ変換回路が適用される。

たとえば、高速信号処理部１４０Ｄは、システムロジック部３１０と、パラシリ変換部３２０と、出力バッファ３３０を備える。

システムロジック部３１０はたとえば、基準タイミング生成部１１０からのシステムクロックCK_sysに基づいて８ビットのパラレルデータを１０ビットのパラレルデータに変換するエンコーダ回路（８Ｂ１０Ｂエンコーダ）などを有する。

パラシリ変換部３２０は、たとえば５Ｇｂｐｓの高速なデータ送信回路に応用されるもので、１０ビットのパラレルデータを１ビットのシリアルデータに変換する機能を持つ。

出力バッファ３３０は、パラシリ変換部３２０によりパラシリ変換されたシリアルデータを、後段の回路へ、差動信号で供給する。たとえば、ビット数に対応した数のバッファ素子を有し、バッファ素子を多相クロックによるセレクト信号で切り替える構成にすることが考えられる。具体的には、バッファ素子がスイッチ部４２０の前段、フリップフロップ部４１０の後段に（この場合１０個）配置されている構成になる。

局所タイミング再生部１２０Ｄ（の各単位遅延素子２７２）からは多相タイミング信号Ｊ２として５対（１０本）の差動の多相のクロック信号（Ｐ０〜Ｐ９の１０相の５００Ｍｈｚのクロック信号）がパラシリ変換回路である高速信号処理部１４０Ｄに供給される。たとえば、１段目の単位遅延素子２７２_1からはＰ０相とＰ５相のクロック信号が出力され、２段目の単位遅延素子２７２_2からはＰ１相とＰ６相のクロック信号が出力され、３段目の単位遅延素子２７２_3からはＰ２相とＰ７相のクロック信号が出力され、４段目の単位遅延素子２７２_4からはＰ３相とＰ８相のクロック信号が出力され、５段目の単位遅延素子２７２_5からはＰ４相とＰ９相のクロック信号が出力される。

［高速信号処理部の詳細構成］
図３は、第１実施形態の高速信号処理部１４０Ｄの構成例を説明する図である。ここでは前述のように、高速かつ低消費電力な動作が求められるパラシリ変換部３２０を備える構成例で説明する。

高速信号処理部１４０Ｄのパラシリ変換部３２０は、データを保持する複数のＤ型のフリップフロップ４１２を具備するデータ保持部４１０と、各フリップフロップ４１２と対応して設けられフリップフロップ４１２の出力を択一的に順次選択するスイッチ素子４２２を具備するスイッチ部４２０と、各スイッチ素子４２２のオンオフ動作を制御するデコード部４３０を備える。フリップフロップ４１２およびスイッチ素子４２２は、１０ビットのパラレルデータのそれぞれについて設けられる。αビット目のフリップフロップ４１２やスイッチ素子４２２を区別する場合には参照子αを付して記載する。後述の他のフリップフロップやスイッチ素子などにおいても同様である。

各フリップフロップ４１２は、クロック入力端に供給されるクロック信号の立上りエッジに同期して入力データを取り込み保持する。この際、フリップフロップ４１２に入力されるデータを保持するタイミング（データ保持タイミング）を決めるタイミング信号の配線を全てのフリップフロップ４１２で共通に使用することでタイミング信号の配線の引回し数を少なくすることが考えられるが、タイミングエラーの問題が懸念される（詳しくは後述する）。

そこで、第１実施形態では、最初に選択されるビット分のフリップフロップ４１２にはデータ保持タイミングを規定するパルスとして、最後に選択されるスイッチ素子４２２のオンタイミングを制御する選択信号Ｓを規定するクロック信号を供給し、残りのビット分のフリップフロップ４１２にはデータ保持タイミングを規定するパルスとして、最初に選択されるスイッチ素子４２２のオンタイミングを制御する選択信号を規定するクロック信号を共通に供給する。

図示の例では、１０ビットの内の０ビット目を最初に選択し９ビット目を最後に選択するように構成しており、１０ビットデータの内のDATA0 が入力される０ビット目のフリップフロップ４１２_0のクロック入力端にはＰ９相のクロック信号が供給され、DATA1 〜DATA9 が入力される残りの１ビット目〜９ビット目のフリップフロップ４１２_1〜４１２_9のクロック入力端にはＰ０相のクロック信号が共通に供給されるようにしている。

デコード部４３０は、局所タイミング再生部１２０Ｈから供給される多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）に基づいて各スイッチ素子４２２のオンタイミングを制御する並列回路選択信号Ｊ３（選択信号Ｓ０〜Ｓ９）を生成する選択信号生成部の一例である。デコード部４３０は、多相タイミング信号Ｊ２の相数（ここでは１０個）のゲート回路４３２（ここではＡＮＤゲートとインバータが組み合わされた複合ゲート）を有する。ＡＮＤゲートの他方の入力端に供給されるＰ＠相のクロック信号を論理反転するインバータを図ではＡＮＤゲートの他方の入力端に○印を付けて示す。

デコード部４３０は、局所タイミング再生部１２０Ｄからの多相タイミング信号Ｊ２（１０相の５００Ｍｈｚのクロック信号）を受けて、各ゲート回路４３２により並列回路選択信号Ｊ３（Ｓ０〜Ｓ９の１０相の選択信号）を生成し、対応するスイッチ素子４２２の制御入力端に供給する。

具体的には、０ビット目のゲート回路４３２_0は、一方の入力端にＰ０相のクロック信号が供給され、他方の入力端にＰ１相のクロック信号をインバータで論理反転したクロック信号が供給され、選択信号Ｓ０を生成する。１ビット目のゲート回路４３２_1は、一方の入力端にＰ１相のクロック信号が供給され、他方の入力端にＰ２相のクロック信号をインバータで論理反転したクロック信号が供給され、選択信号Ｓ１を生成する。

以下同様に、ｎビット目のゲート回路４３２_nは、一方の入力端にＰｎ相のクロック信号が供給され、他方の入力端にＰｎ＋１相のクロック信号をインバータで論理反転したクロック信号が供給され、選択信号Ｓｎを生成する。９ビット目のゲート回路４３２_9は、一方の入力端にＰ９相のクロック信号が供給され、他方の入力端にＰ０相のクロック信号をインバータで論理反転したクロック信号が供給され、選択信号Ｓ９を生成する。

スイッチ素子４２２_nは、対応するゲート回路４３２_nからの選択信号がＨレベルのときにオンすることで、対応するフリップフロップ４１２_nの非反転出力端子Ｑから出力されたデータを選択して出力バッファ３４０に供給する。

このような構成の高速信号処理部１４０Ｄのパラシリ変換部３２０は、局所タイミング再生部１２０Ｄからの多相タイミング信号Ｊ２を受けて、デコード部４３０により並列回路選択信号Ｓ０〜Ｓ９を生成することで、１０ビットのパラレルデータを保持したフリップフロップ４１２_1〜４１２_9から１ビット分のデータを順次選択することで、高速なパラシリ変換機能を実現するようになっている。パラシリ変換されたシリアルデータは出力バッファ３４０を介して差動信号で出力される。

［動作］
図４は、第１実施形態のタイミング生成回路１００Ｄの動作を説明するタイミングチャートである。

図中の最下段には、局所タイミング再生部１２０Ｄに供給される５００Ｍｈｚの位相同期パルスＪ０_2（＝ＰＬＬ出力クロックCK_PLL）の状態が示されている。その次の段には、局所タイミング再生部１２０Ｄから出力される多相タイミング信号Ｊ２としての各クロック信号Ｐ０〜Ｐ９の状態が示されている。定期的に位相同期パルスＪ０_2のエッジを局所タイミング再生部１２０Ｄ（の１段目の単位遅延素子２７２）に入力することで、各クロック信号Ｐ０〜Ｐ９間の位相は発振制御電流Ｊ０_1および位相同期パルスＪ０_2によって精密に等間隔に制御され、局所タイミング再生部１２０Ｄのループ内に蓄積される位相雑音が低減できている。

因みに、後述の第２実施形態との対比では、外部基準クロックCLK0と同期して基準タイミング生成部１１０Ｄより出力されるＰＬＬ出力クロックCK_PLLを位相同期パルスＪ０_2として使用しているので、外部基準クロックCLK0の位相雑音（位相ノイズ）の影響がＰＬＬ動作によって緩和される構成になるので第２実施形態よりも外部基準クロックCLK0に由来する位相雑音の低減効果が高い。ただし、ＰＬＬ全体としてのループによる位相ジッタの影響が位相同期パルスＪ０_2に影響を与える。

図中の中段には、多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）を用いて高速信号処理部１４０Ｄのデコード部４３０で生成される並列回路選択信号Ｊ３としての各選択信号Ｓ０〜Ｓ９の状態が示されている。多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）と同様に、各選択信号Ｓ０〜Ｓ９間の位相も位相雑音が低減できている。

図中の上段には、システムロジック部３１０からパラシリ変換部３２０へ供給される１０ビットのパラレルデータDATA0 〜DATA9 とパラシリ変換部３２０から出力バッファ３３０を介して出力されるシリアルデータの状態が示されている。

図３に示したように、１０ビットのパラレルデータDATA0 〜DATA9 は、一旦、ビット対応するフリップフロップ４１２_0〜４１２_9により保持される。ここで、一例としては、クロック信号Ｐ０〜Ｐ９の内の１つ（クロック信号Ｐ０）の立上りエッジを用いて全てのフリップフロップ４１２_0〜４１２_9でビットデータを保持することが考えられる。基本的には、保持された１０ビットデータをデコード部４３０で生成した並列回路選択信号Ｊ３（選択信号Ｓ０〜Ｓ９）によって順次選択して出力すれば１０ビットから１ビットのパラシリ変換動作が実現できる。

しかしながら、データ保持タイミングを決めるタイミング信号としてクロック信号Ｐ０を全てのフリップフロップ４１２で共通に用いた場合、各スイッチ素子４２２に入力されるパラレルデータの遷移タイミングは、タイミング信号Ｐ０の立上りエッジとほぼ同じになる。このため、クロック信号Ｐ０の立上りエッジから作られる選択信号Ｓ０によって保持データDATA0 を選択して出力すると、保持データDATA0 が十分に確定する前に選択されるようなタイミングエラーが発生し、正確にシリアルデータを出力できない虞れがある。

そこで第１実施形態では、０ビット目のビットデータDATA0 をフリップフロップ４１２_0で保持するクロックとしては、クロック信号Ｐ０ではなく、その１つ前の位相のクロック信号Ｐ９を用いるようにする。こうすることで、確実に選択信号Ｓ０によって０ビット目のビットデータDATA0 を選択できるタイミング設計になる。１ビット目〜９ビット目についても、同様の関係を保って順次、フリップフロップ４１２_@で保持するクロックとしてクロック信号Ｐ@-1 を用いるようにすることも考えられる。しかしながらそれではタイミング信号の配線の引回し数が多くなってしまうので、１ビット目〜９ビット目についてはクロック信号Ｐ０を共通に使用することでタイミング信号の配線数を２つにしている。

クロック信号Ｐ０とクロック信号Ｐ９の間の位相関係は、発振制御電流Ｊ０_1や位相同期パルスＪ０_2によって制御されているので、デバイスのバラツキや温度・電圧条件の変化に対しても保証できるため、フリップフロップ４１２の最大遅延時間を確認するだけで確実なタイミング設計ができる。

第１実施形態では、多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）を用いることで、パラシリ変換部３２０全体の動作周波数（トグル頻度、この例ではシリアルデータの周波数）に対して、パラシリ変換部３２０の各構成要素（データ保持部４１０、スイッチ部４２０、デコード部４３０の各要素）の動作周波数を半分以下にできる。パラシリ変換部３２０の各構成要素（フリップフロップ４１２、スイッチ素子４２２）は、パラシリ変換部３２０がシリアルデータを出力する動作周波数の半分以下（この例では１０分の１）で動作できるため、パラシリ変換回路としての最大動作周波数を上げられる、換言すると、トグル頻度を半分以下にできるので低消費電力で動作させることができる。

第１実施形態では、基準タイミング生成部１１０Ｄの発振部２１０や局所タイミング再生部１２０Ｄを電流制御発振器で構成し、局所タイミング再生部１２０Ｄにおいて、タイミング情報としての周波数を再生するためにループフィルタ出力電流Ｉlpと対応する発振制御電流Ｊ０_1を用い、位相を再生するために基準タイミング生成部１１０Ｄ内の発振部２１０から出力される比較的低速なＰＬＬ出力クロックCK_PLLを用いる。発振部２１０の単位遅延素子２１２を制御するループフィルタ出力電流Ｉlpと発振制御電流Ｊ０_1が実質的に同一のものであり、基準タイミング生成部１１０Ｄは、自身の発振部２１０の各単位遅延素子２１２を制御する発振制御信号を、局所タイミング再生部１２０Ｄの各単位遅延素子２７２のそれぞれの遅延量を制御するための発振制御電流Ｊ０_1として供給する。

図２では示していないが、基準タイミング生成部１１０Ｄの発振部２１０や局所タイミング再生部１２０Ｄを電圧制御発振器にすることもでき、この場合は、局所タイミング再生部１２０Ｄにおいて、タイミング情報としての周波数を再生するため発振制御電流Ｊ０_1に代えて発振制御電圧を用い、位相を再生するために基準タイミング生成部１１０Ｄ内の発振部２１０から出力される比較的低速なＰＬＬ出力クロックCK_PLLを用いる。

何れの場合も、多相タイミング信号Ｊ２の周波数を再生するために発振制御電流Ｊ０_1や発振制御電圧を用いることで、局所タイミング再生部１２０Ｄ内の発振回路と基準タイミング生成部１１０Ｄ内の発振部２１０の僅かな周波数偏差を修正できる。また、多相タイミング信号Ｊ２の位相を再生するために基準タイミング生成部１１０Ｄ内の発振部２１０で生成される比較的低速なＰＬＬ出力クロックCK_PLLを用いることで、局所タイミング再生部１２０Ｄ内の発振回路ループに位相雑音のようなノイズが蓄積してしまうことを低減できる。

加えて、第１実施形態では、局所タイミング再生部１２０Ｄの構成要素である発振回路の構成要素（単位遅延素子２７２）と同じものを、基準タイミング生成部１１０Ｄの発振部２１０の構成要素（単位遅延素子２１２）として用いている。このため、ループフィルタ出力電流Ｉlpに対応する（実質的に同一の）発振制御電流Ｊ０_1を使用しても、単位遅延素子２７２と単位遅延素子２１２を異なる回路構成要素にする場合に比べて、各クロック信号Ｐ０〜Ｐ９間の位相関係が適切な多相タイミング信号Ｊ２を再生させることができるし、基準タイミング生成部１１０Ｄの消費電力低減や最大動作周波数を向上させることもできる。

＜第２実施形態＞
［全体構成］
図５は、タイミング生成回路１００の第２実施形態を説明する図である。第２実施形態のタイミング生成回路１００Ｅは、基準タイミング生成部１１０Ｅとして、第１実施形態と同様にＰＬＬを利用した構成のものを利用している。そして、第１実施形態の構成をベースに先ず、ＰＬＬ構成の基準タイミング生成部１１０Ｅから局所タイミング再生部１２０Ｅに供給される位相同期パルスＪ０_2を、ＰＬＬ出力クロックCK_PLLに代えて、基準タイミング生成部１１０Ｅ（の位相周波数比較部２３０）に供給される外部基準クロックCLK0を用いるように変形している。

タイミング生成回路１００Ｅはさらに、システムロジック部３１０に供給されるシステムクロックCK_sysを、ＰＬＬ出力クロックCK_PLLに代えて、局所タイミング再生部１２０Ｅから出力される多相タイミング信号Ｊ２の１つ（ここではクロック信号Ｐ９）を用いるように変形している。

［動作］
位相同期パルスＪ０_2が定期的に局所タイミング再生部１２０Ｅに供給されればよく、位相同期パルスＪ０_2として使用される外部基準クロックCLK0の周波数は、必ずしも、多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）と同じにする必要はない。

ここで、第２実施形態でも、基準タイミング生成部１１０Ｅの発振部２１０から出力されるＰＬＬ出力クロックCK_PLLの周波数に対して位相同期パルスＪ０_2の周波数は１／αとなる。ＰＬＬ出力クロックCK_PLLの周波数を多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）と同じにする場合、ＰＬＬ逓倍数αが１でないときには、局所タイミング再生部１２０Ｅへの同期サイクルが、第１実施形態よりも少なくなる、つまり、多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）よりも低下する。

しかしながら、この場合でも、定期的に位相同期パルスＪ０_2のエッジを局所タイミング再生部１２０Ｅ（の１段目の単位遅延素子２１２）に入力していることには変わりがなく、各クロック信号Ｐ０〜Ｐ９間の位相は、発振制御電流Ｊ０_1および位相同期パルスＪ０_2によって等間隔に制御され、局所タイミング再生部１２０Ｅのループ内に蓄積される位相雑音を低減できる。

ただし、同期サイクルが第１実施形態よりも少なくなるので、第１実施形態よりも位相雑音の低減効果が低くなる可能性がある。この点を踏まえると、必須ではないが、位相同期パルスＪ０_2の周波数を多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）と同じにするべく、外部基準クロックCLK0の周波数も多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）と同じにする方がよい。

また、第２実施形態では、ＰＬＬ全体としてのループによる位相ジッタは位相同期パルスＪ０_2に影響を与えないが、外部基準クロックCLK0の位相雑音の影響が直接に位相同期パルスＪ０_2の位相雑音として反映される。したがって、第２実施形態では、第１実施形態よりも比較的ノイズの少ない外部基準クロックCLK0を用いて位相合わせを行なうようにするのがよい。こうすることで、第２実施形態でも、局所タイミング再生部１２０Ｅのループ内で発生する位相雑音などを低減することができる構成となる。

つまり、第２実施形態では、ＰＬＬ構成の基準タイミング生成部１１０Ｄに外部から入力される外部基準クロックCLK0を位相同期パルスＪ０_2として用いて局所タイミング再生部１２０Ｄにおける位相の再生を行なうようにする。こうすることで、局所タイミング再生部１２０Ｄ内の発振回路で発生する位相雑音のようなランダムなタイミングエラーを低減することができる。

因みに、後述の第３実施形態との対比では、局所タイミング再生部１２０Ｅとしては基準位相エッジを入力できる回路を含んだリングバッファによる発振回路を使用しているので、位相同期パルスＪ０_2の周波数を下げることができる。

＜第３実施形態＞
［全体構成］
図６は、タイミング生成回路１００の第３実施形態を説明する図である。第３実施形態のタイミング生成回路１００Ｆは、基準タイミング生成部１１０Ｆとして、第１実施形態と同様にＰＬＬを利用した構成のものを利用している。そして、第１実施形態の構成をベースに先ず、局所タイミング再生部１２０Ｆを、基準位相エッジを入力できる回路を含んだリングバッファによる発振回路に代えて、遅延制御されたディレイラインを用いた回路を用いるように変形している。

第３実施形態の局所タイミング再生部１２０Ｆはたとえば、複数の単位遅延素子２７４（ディレイセルやディレイステージとも称される）が縦続接続された遅延回路で構成されている。ここでは、一例として、５つの単位遅延素子２７４を使用し、その単位遅延素子２７４として単位遅延素子２７２と同様のバッファ回路を使用する例で示す。

局所タイミング再生部１２０Ｆは、各単位遅延素子２７４から差動のクロック信号（５００Ｍｈｚ）が出力され、それらが後段の単位遅延素子２７４に供給される。構成としては、第１実施形態の発振部２１０や局所タイミング再生部１２０Ｄと似通っているが、最終段の単位遅延素子２７４_5の出力信号は、１段目の単位遅延素子２７４_1の入力に戻していない点が異なる。

局所タイミング再生部１２０Ｆのディレイライン（各単位遅延素子２７４から出力される５００Ｍｈｚのクロック信号Ｐ０〜Ｐ９）の遅延量を制御する信号として、ＰＬＬ構成の基準タイミング生成部１１０Ｆから出力される遅延量制御電流または遅延量制御電圧（纏めて遅延量制御電流／電圧Ｊ０_3と記す）を用いる。遅延量制御電流／電圧Ｊ０_3は、遅延量制御電流を用いる場合は第１実施形態と同様でよいが、遅延量制御電圧を用いる場合は、バッファ部２６０は、電流バッファとして機能する電流電流変換回路に代えて、電圧バッファとして機能する電流電圧変換回路を用いる、または電流電流変換回路の後段に電流電圧変換回路を備える構成にする。

また、局所タイミング再生部１２０Ｆのディレイライン（各単位遅延素子２７４から出力される５００Ｍｈｚのクロック信号Ｐ０〜Ｐ９）の位相を制御する信号として、ＰＬＬ構成の基準タイミング生成部１１０Ｆから局所タイミング再生部１２０Ｆに供給される位相同期パルスＪ０_2として、第１実施形態と同様に、ＰＬＬ出力クロックCK_PLLを使用する。この場合は、外部基準クロックCLK0の位相雑音の影響が直接に位相同期パルスＪ０_2の位相雑音として反映されるようなことはない。

図示しないが、位相同期パルスＪ０_2として、第２実施形態と同様に、外部基準クロックCLK0を使用してもよい。ただし、第２実施形態と同様に、外部基準クロックCLK0の位相雑音の影響が直接に位相同期パルスＪ０_2の位相雑音として反映されるので、比較的ノイズの少ない外部基準クロックCLK0を用いて位相合わせを行なうようにするのがよい。

各単位遅延素子２７４（バッファ回路）はたとえば、第１実施形態の単位遅延素子２１２と同様に、２つのトランジスタ（たとえば電界効果トランジスタ）を使用した差動回路と電流値可変型の電流源を備えた構成にすればよい。

電流値可変型の電流源に対する制御を電流モードで行なう場合は、遅延量制御電流／電圧Ｊ０_3として遅延量制御電流を用いる。電流値可変型の電流源に対する制御を電圧モードで行なう場合は、遅延量制御電流／電圧Ｊ０_3として遅延量制御電圧を用いる。何れの場合も、電流値可変型の電流源により差動回路のバイアス電流を制御することで各単位遅延素子２７４による遅延量が制御される。

［動作］
第３実施形態では、局所タイミング再生部１２０Ｆの１段目の単位遅延素子２７４に供給される位相同期パルスＪ０_2が各単位遅延素子２７４で順次遅延されて多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）として出力されるだけであるので、位相同期パルスＪ０_2の周波数は、多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）と正確に同じにする必要がある。

したがって、原理的には、第２実施形態と同様に、外部基準クロックCLK0を位相同期パルスＪ０_2として使用し、その外部基準クロックCLK0の周波数を多相タイミング信号Ｊ２の周波数（ここでは５００Ｍｈｚ）と同じにすることも考えられる。ただしこの場合、外部基準クロックCLK0の位相雑音の影響が直接に位相同期パルスＪ０_2の位相雑音として反映され（第２実施形態と同様）、それがさらに多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）の位相雑音として反映される。

第３実施形態は、局所タイミング再生部１２０Ｆが単位遅延素子２７４を縦続接続したディレイライン構成であるので、そこで発生する位相雑音はそもそも無視できるレベルと言える。単位遅延素子２７４自体が発生するランダムノイズが位相ノイズに変換される量は非常に小さいため、第３実施形態のような単に単位遅延素子２７４が連なっただけの構成であれば無視できる位相雑音となる。これに対して、他の実施形態のようにループ構成（リング構成）の場合は、前記の小さな位相雑音がグルグル回って大きな雑音となり、比較的長い周期で見ると大きな位相のズレ（ノイズ）となって現れる。

また、第３実施形態では、局所タイミング再生部１２０Ｆの構成要素である遅延回路の構成要素（単位遅延素子２７４）と同じものを、基準タイミング生成部１１０Ｆの発振部２１０の構成要素（単位遅延素子２１２）として用いている。発振部２１０の単位遅延素子２１２を制御するループフィルタ出力電流Ｉlpと遅延量制御電流／電圧Ｊ０_3が実質的に同一のものであり、基準タイミング生成部１１０Ｆは、自身の発振部２１０の各単位遅延素子２１２を制御する発振制御信号を、局所タイミング再生部１２０Ｆの各単位遅延素子２７４のそれぞれの遅延量を制御するための遅延量制御電流／電圧Ｊ０_3として供給する。このため、ループフィルタ出力電流Ｉlpに対応する（実質的に同一の）遅延量制御電流／電圧Ｊ０_3を使用しても、単位遅延素子２７４と単位遅延素子２１２を異なる回路構成要素にする場合に比べて、各クロック信号Ｐ０〜Ｐ９間の位相関係が適切な多相タイミング信号Ｊ２を再生させることができる。

＜第４実施形態＞
［全体構成］
図７〜図７Ｃは、タイミング生成回路１００の第４実施形態を説明する図である。第４実施形態のタイミング生成回路１００Ｇ（１００Ｇａ，１００Ｇｂ，１００Ｇｃ）は、基準タイミング生成部１１０Ｇとして、発振部２１０を具備しＰＬＬを利用した第１実施形態とは異なり、遅延部２８０を具備しＤＬＬを利用するように変形している。

図７に示す第４実施形態（第１例）のタイミング生成回路１００Ｇａおよび図７Ａに示す第４実施形態（第２例）のタイミング生成回路１００Ｇｂは、局所タイミング再生部１２０Ｇａ，１２０Ｇｂとして、第１実施形態と同様に、基準位相エッジを入力できる回路を含んだリングバッファによる発振回路（局所発振部）を用いている。図７Ｂに示す第４実施形態（第３例）のタイミング生成回路１００Ｇｃおよび図７Ｃに示す第４実施形態（第４例）のタイミング生成回路１００Ｇｄは、局所タイミング再生部１２０Ｇｃ，１２０Ｇｄとして、第３実施形態と同様に、遅延制御されたディレイラインを用いた回路を用いている。

第４実施形態の遅延部２８０はたとえば、第３実施形態の局所タイミング再生部１２０Ｆと同様に、複数の単位遅延素子２８２（ディレイセルやディレイステージとも称される）が縦続接続されている。ここでは、一例として、５つの単位遅延素子２８２を使用し、その単位遅延素子２８２としてバッファ回路を使用する例で示す。単位遅延素子２８２は、第３実施形態の単位遅延素子２７４と同様の構成のものでよい。

１段目の単位遅延素子２８２_1には、位相周波数比較部２３０の一方の入力端に外部から供給される外部基準クロックCLK0が共通に供給される。最終段の単位遅延素子２８２_endの出力信号が、外部基準クロックCLK0と同期したパルス信号（ＤＬＬ出力クロックCK_DLL）として、位相周波数比較部２３０の他方の入力端に供給されるとともに、局所タイミング再生部１２０Ｄへの位相同期パルスＪ０_2としても使用される。

第４実施形態（第１例）のタイミング生成回路１００Ｇａと第４実施形態（第３例）のタイミング生成回路１００Ｇｃは、第１実施形態と同様に、位相同期パルスＪ０_2としてＤＬＬ出力クロックCK_DLLを用いて局所タイミング再生部１２０Ｇにおける位相の再生を行なうようにする。この場合は、外部基準クロックCLK0の位相雑音の影響が直接に位相同期パルスＪ０_2の位相雑音として反映されるようなことはない。

一方、第４実施形態（第２例）のタイミング生成回路１００Ｇｂと第４実施形態（第４例）のタイミング生成回路１００Ｇｄは、第２実施形態と同様に、外部基準クロックCLK0を位相同期パルスＪ０_2として用いて局所タイミング再生部１２０Ｇにおける位相の再生を行なうようにする。ただし、第２例や第４例の場合は、第２実施形態と同様に、外部基準クロックCLK0の位相雑音の影響が直接に位相同期パルスＪ０_2の位相雑音として反映されるので、第１例や第３例よりも比較的ノイズの少ない外部基準クロックCLK0を用いて位相合わせを行なうようにするのがよい。こうすることで、第２例や第４例でも、局所タイミング再生部１２０Ｇｂ，１２０Ｇｄは、単位遅延素子２８２でループを持たないため、そこでの位相雑音は無視できる。

タイミング生成回路１００Ｇはさらに、システムロジック部３１０に供給されるシステムクロックCK_sysを、第２実施形態と同様に、局所タイミング再生部１２０Ｇから出力される多相タイミング信号Ｊ２の１つ（ここではクロック信号Ｐ９）を用いるように変形している。

第４実施形態の場合、ＤＬＬ構成の基準タイミング生成部１１０Ｇの遅延部２８０が有するディレイライン（単位遅延素子２８２）の段数（β１とする）と、局所タイミング再生部１２０Ｇが有する単位遅延素子２７２の段数（β２とする）を異ならせることで、外部から入力される外部基準クロックCLK0の周波数ｆ_CLK0に対して所望の逓倍数βで局所タイミング再生部１２０Ｇから出力される多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）の周波数ｆ_J2 を設定する逓倍機能を実現できる。

逓倍数β、外部基準クロックCLK0の周波数ｆ_CLK0 、局所タイミング再生部１２０Ｇから出力される多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）の周波数ｆ_J2 の間には、β＝β１／β２＝ｆ_J2 ／ｆ_CLK0 の関係がある。たとえば、外部基準クロックCLK0の周波数ｆ_CLK0 が１００Ｍｈｚであり、局所タイミング再生部１２０Ｇの単位遅延素子２７４が５段で周波数ｆ_J2が５００Ｍｈｚでの発振を必要とされる場合は、遅延部２８０のディレイライン（単位遅延素子２８２）は２５段で構成することになる。

［動作］
第４実施形態では、外部基準クロックCLK0を単位遅延素子２８２で遅延させた（同期した）基準タイミング生成部１１０Ｇより出力されるＤＬＬ出力クロックCK_DLLを位相同期パルスＪ０_2として使用しているので、第１実施形態のようにＰＬＬ全体としてのループによる位相ジッタが位相同期パルスＪ０_2に影響を与えるようなことはない。

しかしながら、第４実施形態の基準タイミング生成部１１０Ｇは、局所タイミング再生部１２０Ｇとの間で逓倍機能を実現するには、遅延部２８０の単位遅延素子２８２の段数β１が、「逓倍数β×単位遅延素子２７２の段数β」となり、ＰＬＬ構成で分周部２２０により逓倍機能を実現する場合よりも大きくなる。

＜第５実施形態＞
［全体構成］
図８は、タイミング生成回路１００の第５実施形態を説明する図である。第５実施形態のタイミング生成回路１００Ｈは、局所タイミング再生部１２０Ｈの近傍に配置された高速な処理が求められる高速信号処理部１４０Ｈとして、高速かつ低消費電力な動作が求められるカウンタ処理を適用した回路（カウンタ回路）を適用するものである。

以下では、第１実施形態のタイミング生成回路１００Ｄをベースに適用する例で説明する。図示しないが、高速信号処理部１４０は、第２〜第４実施形態にも同様に適用することができる。

基準タイミング生成部１１０Ｈおよび局所タイミング再生部１２０Ｈの基本的な考え方は、第１実施形態に準じて、基準タイミング生成部１１０ＨとしてはＰＬＬ構成を利用し、局所タイミング再生部１２０Ｈとしては基準位相エッジを入力できる回路を含んだリングバッファによる発振回路（局所発振部）を用いている。ただし、それらの詳細構成は、高速信号処理部１４０Ｈに合わせて変更を加えている。

たとえば、第５実施形態の基準タイミング生成部１１０Ｈは、発振部２１０に代えて発振部２９０を備える。発振部２９０は、リングバッファによる発振回路を用いる点では第１実施形態と同様であるが、そこで使用される複数の単位遅延素子２９２としては、バッファ回路に代えて、ゲート回路（ここではＡＮＤゲート）を使用する例で示す。

発振部２９０は、全体として差動リング発振器を構成するように、たとえば接続としては負帰還となり、動作時は内部のＲＣ成分（抵抗成分および容量成分）による位相ずれで正帰還となる。たとえば、各単位遅延素子２９２（ＡＮＤゲート）は縦続配置され、ＡＮＤゲートの一方の入力端はプルアップされている。さらに最終段の単位遅延素子２９２の出力信号を、１段目の単位遅延素子２９２の入力に戻す。基準タイミング生成部１１０Ｈの発振部２９０の各単位遅延素子２９２からはシングルエンドのクロック信号（５００Ｍｈｚ）が出力され、それらが後段の単位遅延素子２９２に供給される。「接続としては負帰還となる」ことを明示するため、一例として、１段目の単位遅延素子２９２の入力に「反転入力」の記号を付して示す。

分周部２２０、位相周波数比較部２３０、チャージポンプ部２４０、ループフィルタ部２５０は、第１実施形態と同様である。

局所タイミング再生部１２０Ｈの発振周波数を制御する信号として、ＰＬＬ構成の基準タイミング生成部１１０Ｈから出力される発振制御電流または発振制御電圧（纏めて発振制御電流／電圧Ｊ０_4と記す）を用いる。発振制御電流／電圧Ｊ０_4は、発振制御電流を用いる場合は第１実施形態と同様でよいが、発振制御電圧を用いる場合は、バッファ部２６０は、電流バッファとして機能する電流電流変換回路に代えて、電圧バッファとして機能する電流電圧変換回路を用いる、または電流電流変換回路の後段に電流電圧変換回路を備える構成にする。

このような構成の基準タイミング生成部１１０Ｈは、位相誤差情報である位相周波数比較部２３０の出力電圧Ｖcompが、チャージポンプ部２４０およびループフィルタ部２５０を通じて発振制御電流Ｉcnt に変換され発振部２９０に供給される。そして、発振部２９０から出力される出力発振信号Ｖout の発振周波数（＝発振周波数ｆcco ）が制御されるとともに、出力発振信号Ｖout であるＰＬＬ出力クロックCK_PLLのデジタルデータ列に位相がロックされる。ＰＬＬ出力クロックCK_PLLは、局所タイミング再生部１２０Ｈへの位相同期パルスＪ０_2として使用される。

第５実施形態の局所タイミング再生部１２０Ｈは、ゲート回路２７６と局所発振部２７８を備える。

ゲート回路２７６は、カウント開始信号Ｊ４と位相同期パルスＪ０_2の論理演算をして、その論理出力を局所発振部２７８に供給する。ここでは、ゲート回路２７６としてＡＮＤゲートを用いる例で示す。この場合、カウント開始信号Ｊ４がＨレベルのときに、位相同期パルスＪ０_2の立上りエッジが局所発振部２７８に供給される。

局所発振部２７８は、基準タイミング生成部１１０Ｈが備える発振部２９０と同様に、リングバッファによる発振回路を用い、さらに、位相同期パルスＪ０_2のエッジをゲート回路２７６を介して入力できる回路に変形している。つまり、局所タイミング再生部１２０Ｈは、基準位相エッジを入力できる回路を含んだリングバッファによる局所発振部２７８を用いている。

局所発振部２７８は、その詳細説明を割愛するが、一例として、そこで使用される複数の単位遅延素子２７９としては、発振部２９０と同様にゲート回路（ここではＡＮＤゲート）を使用する例で示す。局所発振部２７８の各単位遅延素子２７９からはシングルエンドの多相タイミング信号Ｊ２（５００Ｍｈｚのクロック信号Ｐ０〜Ｐ３）が出力され、それらが後段の単位遅延素子２７９に供給されるとともに、後述のように高速信号処理部１４０Ｈにも供給される。

ループ構成の基準タイミング生成部１１０Ｈから局所タイミング再生部１２０Ｈに供給される基準タイミング信号Ｊ０としては、局所発振部２７８の発振周波数を決める発振制御電流／電圧Ｊ０_4と位相同期パルスＪ０_2の役割を持つゲート回路２７６への５００ＭｈｚのＰＬＬ出力クロックCK_PLLを用いる。

ここで、局所タイミング再生部１２０Ｈに位相同期パルスＪ０_2のエッジを入力する回路素子としては、第５実施形態では、カウント開始信号Ｊ４との論理演算をも行うようにＡＮＤゲートで構成されたゲート回路２７６を用いている。

局所タイミング再生部１２０Ｈの局所発振部２７８（の各単位遅延素子２７９）からは多相タイミング信号Ｊ２として４本のシングルエンドの多相のクロック信号（Ｐ０〜Ｐ３の４相の５００Ｍｈｚのクロック信号）がカウンタ回路である高速信号処理部１４０Ｈに供給される。たとえば、１段目の単位遅延素子２７９_1からはＰ０相のクロック信号が出力され、２段目の単位遅延素子２７９_2からはＰ１相のクロック信号が出力され、３段目の単位遅延素子２７９_3からはＰ２相のクロック信号が出力され、４段目の単位遅延素子２７９_4からはＰ３相のクロック信号が出力される。

［高速信号処理部の詳細構成］
局所タイミング再生部１２０Ｈの近傍に配置された高速な処理が求められる高速信号処理部１４０Ｈは、デコード部５３０とデータ保持部５４０を有するクレイコードカウンタ５２０と図示を割愛した出力バッファを備える。

デコード部５３０は、局所タイミング再生部１２０Ｈから供給される多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ３）に基づいてカウント出力のビットデータを生成するビットデータ生成部の一例である。この例では、高速信号処理部１４０Ｈがグレイコードカウンタとして機能するように、局所タイミング再生部１２０Ｈから出力される多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ３）を使って論理処理を行なうことで、グレイコードの各ビットデータを生成する。

たとえば、デコード部５３０は、ＥＸ−ＯＲゲート５３２（排他的論理和ゲート）と、Ｄ型のフリップフロップ５３４およびＤ型のフリップフロップ５３６と、インバータ５３８を有する。インバータ５３８は、フリップフロップ５３６のクロック入力端に設けられる。フリップフロップ５３６のクロック入力端への信号を論理反転するインバータ５３８を図ではクロック入力端に○印を付けて示す。

データ保持部５４０は、デコード部５３０から出力されるグレイコードデータを保持するＤ型のフリップフロップ５４２をビット数分（ここでは４つ）備える。各フリップフロップ５４２のクロック入力端にはカウント停止信号Ｊ５が共通に供給される。

デコード部５３０は、局所タイミング再生部１２０Ｈからの多相タイミング信号Ｊ２（４相の５００Ｍｈｚのクロック信号Ｐ０〜Ｐ３）を受けて、各論理素子（ＥＸ−ＯＲゲート５３２、フリップフロップ５３４、フリップフロップ５３６、インバータ５３８）によりグレイコードデータを生成し、データ保持部５４０の対応するフリップフロップ５４２に供給する。因みに、クロック信号Ｐ１については、デコード部５３０は、特段の論理処理をすることなく、そのままスルーさせて１ビット目のカウントデータＤ１としてデータ保持部５４０の１ビット目のフリップフロップ５４２_1に渡す。

具体的には、ＥＸ−ＯＲゲート５３２は、一方の入力端にクロック信号Ｐ０が供給され、他方の入力端にクロック信号Ｐ２が供給され、双方の論理値が異なるときに出力をＨレベルにする。ＥＸ−ＯＲゲート５３２の出力が、０ビット目のカウントデータＤ０として、０ビット目のフリップフロップ５４２_0に供給される。

フリップフロップ５３４とフリップフロップ５３６はそれぞれ、自身の反転出力ＮＱが自身のＤ入力端に供給されるように接続され、１／２分周動作（トグル動作）をするように構成されている。この状態を、図では、フリップフロップ５３４やフリップフロップ５３６の非反転出力Ｑをインバータで論理反転してＤ入力端に供給されるように、そのインバータをＤ入力端に○印を付けて示す。

フリップフロップ５３４とインバータ５３８には、クロック信号Ｐ３が共通に供給される。したがって、フリップフロップ５３４はクロック信号Ｐ３の立上りエッジに同期して１／２分周動作をし、その非反転出力Ｑが、２ビット目のカウントデータＤ２として、２ビット目のフリップフロップ５４２_2に供給される。フリップフロップ５３６はクロック信号Ｐ３の立下りエッジに同期して１／２分周動作をし、その非反転出力Ｑが、３ビット目のカウントデータＤ３として、３ビット目のフリップフロップ５４２_3に供給される。

各フリップフロップ５４２は、デコード部５３０からの４ビットのカウント出力Ｄ０〜Ｄ３をカウント停止信号Ｊ５の立上りエッジで保持する。

このような構成の高速信号処理部１４０Ｈのクレイコードカウンタ３４０は、局所タイミング再生部１２０Ｈからの多相タイミング情報（４相５００Ｍｈｚのクロック信号Ｐ０〜Ｐ３）を受けて、デコード部５３０によりカウントデータＤ０〜Ｄ３を生成する。局所タイミング再生部１２０Ｈの局所発振部２７８から供給される多相クロック信号（クロック信号Ｐ０〜Ｐ３）を用いることで、高速かつ低消費電力なカウント動作を実現するようになっている。

本構成例では、クロック信号Ｐ０〜Ｐ３がデコード部５３０に入力されることによって、直接グレイコードカウント結果がデータＤ０〜Ｄ３の４ビット出力として生成される。つまり、カウント出力を生成する簡単な構成のデコード部５３０と、そのカウント出力を保持するフリップフロップ５４２によって、４ビットのグレイコードカウンタを実現している。データ保持部５４０で保持されたグレイコードのカウントデータＤ０〜Ｄ３は図示を割愛した出力バッファを介して出力される。

［動作］
図９は、第５実施形態のタイミング生成回路１００Ｈの動作を説明するタイミングチャートである。

図中の下段には、局所タイミング再生部１２０Ｈから出力される多相タイミング信号Ｊ２としてのクロック信号Ｐ０〜Ｐ３の状態が示されており、その上段には、多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ３）を論理反転した状態の反転多相タイミング信号Ｊ２Ｂ（反転クロック信号Ｐ０Ｂ〜Ｐ３Ｂ）が示されている。

定期的に位相同期パルスＪ０_2のエッジをゲート回路２７６を介して局所タイミング再生部１２０Ｈ（の１段目の単位遅延素子２７９）に入力することで、各クロック信号Ｐ０〜Ｐ３間や反転クロック信号Ｐ０Ｂ〜Ｐ３Ｂ間の位相は発振制御電流／電圧Ｊ０_4および位相同期パルスＪ０_2によって精密に等間隔に制御され、局所タイミング再生部１２０Ｈのループ内に蓄積される位相雑音が低減できている。

反転クロック信号Ｐ０Ｂ〜Ｐ３Ｂのさらに上段には、データ保持部５４０で生成されるグレイコードのカウントデータとしてのビットデータＤ０〜Ｄ３の状態が示されている。多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９、反転クロック信号Ｐ０Ｂ〜Ｐ３Ｂ）と同様に、ビットデータＤ０〜Ｄ３間の位相も位相雑音が低減できている。

図中の最上段には、データ保持部５４０から出力されるカウンタ出力値（グレイコードのカウントデータ）の状態が示されている。

カウント開始信号Ｊ４がゲート回路２７６（ＡＮＤゲート）を介して局所発振部２７８に入力されることで、多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ３）が再生され始める。

その様子が、図９の下段の多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ３）の波形に示されている。クロック信号Ｐ０〜Ｐ３がデコード部５３０に入力されることによって、直接にグレイコードカウント結果がカウントデータＤ０〜Ｄ３の４ビット出力として生成される。

４ビットのカウント出力Ｄ０〜Ｄ３をデータ保持部５４０の対応するフリップフロップ５４２に入力し、カウント停止信号Ｊ５によって保持することで、カウント出力が保持されて出力される。

第５実施形態では、多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ３）を用いることで、クレイコードカウンタ５２０全体の動作周波数（トグル頻度：この例ではカウント周波数）に対して、クレイコードカウンタ５２０の各構成要素（フリップフロップ５４２やデコード部５３０の各要素）の動作周波数を半分以下にできる。全ての信号／回路の動作周波数をカウント周波数の半分以下にできるため、カウンタ回路としての最大動作周波数を上げられる、換言すると、トグル頻度を半分以下にできるので低消費電力で動作させることができる。

前述の説明では、基準タイミング生成部１１０Ｈや局所タイミング再生部１２０Ｈとして、第１〜第４実施形態とは異なる構成のものを適用していたが、第１〜第４実施形態のものを利用し、変形を加えることで適用することも可能である。たとえば、単位遅延素子２７２や単位遅延素子２７４の前段に第５実施形態のゲート回路２７６を追加することが考えられる。こうすることで、第５実施形態の高速信号処理部１４０Ｈに第１〜第４実施形態の高速信号処理部１４０Ｄ〜１４０Ｇも適用すると、パラレルのカウント出力データをシリアルデータに変換して後段回路へ出力する構成にすることができる（後述の固体撮像装置１を参照）。

＜第６実施形態＞
［高速信号処理部の詳細構成］
図１０は、第６実施形態の高速信号処理部１４０Ｉの構成例を説明する図である。図示しないが、第６実施形態のタイミング生成回路１００Ｉの全体構成は第１実施形態と同様である。ただし、高速信号処理部１４０Ｉは、パラシリ変換部３２０に代えて、パラシリ変換部３７０を備える。パラシリ変換部３７０の前段にはシステムロジック部３１０と同様の構成のシステムロジック部３６０（図示せず）が設けられ、パラシリ変換部３７０の後段には、出力バッファ３３０と同様の構成の出力バッファ３８０が設けられる。

高速信号処理部１４０Ｉのパラシリ変換部３７０は、データを保持する複数のＤ型のフリップフロップ４６２および単位遅延素子４６４を具備するデータ保持部４６０と、各フリップフロップ４６２と対応して設けられフリップフロップ４６２の出力を択一的に順次選択するスイッチ素子４７２を具備するスイッチ部４７０と、各スイッチ素子４７２のオンオフ動作を制御するデコード部４８０を備える。フリップフロップ４６２およびおよび単位遅延素子４６４並びにスイッチ素子４７２は、１０ビットのパラレルデータのそれぞれについて設けられる。

第１実施形態との対比では、データ保持部４６０がデータ保持部４１０に対応するが単位遅延素子４６４を備える点が異なり、スイッチ部４７０はスイッチ部４２０と同様の構成であり、デコード部４８０はデコード部４３０と同様の構成である。

単位遅延素子４６４は、並列回路選択信号Ｊ３（Ｓ０〜Ｓ９の１０相の選択信号）とパラレルデータとの間のタイミングマージンを確保するために設けたものであり、好ましくは単にデータを遅延するだけでなくパラレルデータの遅延調整をする機能を持つものを使用する。遅延調整をする機能を持つ単位遅延素子４６４としては、局所タイミング再生部１２０Ｉで用いられる遅延制御された単位遅延素子２７２と同じ回路を用いるのが好ましい。この場合、各単位遅延素子には、単位遅延素子２７２と同様に、発振制御電流Ｊ０_1を供給することで、正しく制御された遅延量にてタイミング調整ができるようにする。以下では、独断の断りのない限り、単位遅延素子４６４は単位遅延素子２７２と同様のものであるとする。

データ保持部４６０がフリップフロップ４６２の後段に単位遅延素子４６４を備えることに合わせて、データ保持タイミングを決めるタイミング信号の配線を第１実施形態とは異なるようにしている。

具体的には、全てのビット分のフリップフロップ４６２にはデータ保持タイミングを規定するパルスとして、最後に選択されるスイッチ素子４７２のオンタイミングを制御する選択信号を規定するクロック信号を共通に供給する。図示の例では、１０ビットの内の０ビット目を最初に選択し９ビット目を最後に選択するように構成しており、１０ビットデータの全てのフリップフロップ４６２_0〜４６２_9のクロック入力端にはＰ９相のクロック信号が共通に供給される。

このような構成の高速信号処理部１４０Ｉのパラシリ変換部３７０は、局所タイミング再生部１２０Ｉからの多相タイミング情報（１０相５００Ｍｈｚのクロック信号）を受けて、デコード部４８０により並列回路選択信号Ｓ０〜Ｓ９を生成することで、１０ビットのパラレルデータを保持したフリップフロップ４６２_1〜４６２_9から１ビット分のデータを順次選択することで、高速なパラシリ変換機能を実現するようになっている。

［動作］
図１１は、第６実施形態のタイミング生成回路１００Ｉの動作を説明するタイミングチャートである。

図中の最下段には、局所タイミング再生部１２０Ｉに供給される５００Ｍｈｚの位相同期パルスＪ０_2（＝ＰＬＬ出力クロックCK_PLL）の状態が示されている。その次の段には、局所タイミング再生部１２０Ｉから出力される多相タイミング信号Ｊ２としての各クロック信号Ｐ０〜Ｐ９の状態が示されている。定期的に位相同期パルスＪ０_2のエッジを局所タイミング再生部１２０Ｉ（の１段目の単位遅延素子２７２）に入力することで、各クロック信号Ｐ０〜Ｐ９間の位相は発振制御電流Ｊ０_1および位相同期パルスＪ０_2によって精密に等間隔に制御され、局所タイミング再生部１２０Ｉのループ内に蓄積される位相雑音が低減できている。

図中の中段には、多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）を用いて高速信号処理部１４０Ｉのデコード部４８０で生成される並列回路選択信号Ｊ３としての各選択信号Ｓ０〜Ｓ９の状態が示されている。多相タイミング信号Ｊ２（クロック信号Ｐ０〜Ｐ９）と同様に、各選択信号Ｓ０〜Ｓ９間の位相も位相雑音が低減できている。

図中の上段には、システムロジック部３６０からパラシリ変換部３７０へ供給される１０ビットのパラレルデータDATA0 〜DATA9 とパラシリ変換部３７０から出力バッファ３８０を介して出力されるシリアルデータの状態が示されている。

図１０に示したように、１０ビットのパラレルデータDATA0 〜DATA9 は、一旦、ビット対応するフリップフロップ４６２_0〜４６２_9により保持される。

クロック信号Ｐ０〜Ｐ９の内の１つ（クロック信号Ｐ０）の立上りエッジを用いて全てのフリップフロップ４６２_0〜４６２_9でビットデータを保持することが考えられる。基本的には、保持された１０ビットデータをデコード部４８０で生成した並列回路選択信号Ｊ３（選択信号Ｓ０〜Ｓ９）によって順次選択して出力すれば１０ビットから１ビットのパラシリ変換動作が実現できる。

しかしながら、１０ビットデータ保持のクロックとしてクロック信号Ｐ０を全てのフリップフロップ４６２で共通に用いた場合、クロック信号Ｐ０の立上りエッジから作られる選択信号Ｓ０によって保持データDATA0 を選択して出力すると、保持データDATA0 が十分に確定する前に選択されるようなタイミングエラーが発生して、正確にシリアルデータを出力できない虞れがある。

その対策として、第１実施形態では、０ビット目のビットデータDATA0 をフリップフロップ４６２_0で保持するクロックとしては、クロック信号Ｐ０ではなく、その１つ前の位相のクロック信号Ｐ９を用いていた。この場合、データ保持タイミングを決めるタイミング信号の配線が２種類必要となり、タイミング信号の配線の引回しが問題となり得る。

これに対して、第６実施形態では、データ保持タイミングを決めるタイミング信号の配線を１種類で済ますことができるように、フリップフロップ４６２の後段に単位遅延素子２７２と同様の単位遅延素子４６４を設け、データ保持タイミングを決めるタイミング信号としてはＰ９相のタイミング信号を使用している。そのため、各スイッチ素子４７２に入力されるパラレルデータの遷移タイミングは、タイミング信号Ｐ９の立上りエッジよりも単位遅延素子４６４による遅延量の分だけ確実に遅れる。しかも、単位遅延素子４６４として単位遅延素子２７２と同様のものを使用し、単位遅延素子４６４も単位遅延素子２７２と同様に発振制御電流Ｊ０_1で遅延量を制御すると、正しく制御された遅延量にてタイミング調整ができる。

こうすることで、パラレルデータ保持のクロックとしてクロック信号Ｐ９を全てのフリップフロップ４６２で共通に用いて、クロック信号Ｐ９の立上りエッジから作られる選択信号Ｓ０によって保持データDATA0 を選択して出力しても、保持データDATA0 が十分に確定してから選択でき、正確にシリアルデータを出力できる。第６実施形態も、確実に選択信号Ｓ０によって０ビット目のビットデータDATA0 を選択できるタイミング設計になる。

＜各実施形態の作用効果の纏め＞
第１〜第６実施形態で説明したことから、次のようなことがいえる。
１）本実施形態では、基準タイミング生成部１１０を各高速信号処理部１４０からは離れた位置に配置してもよい。基準タイミング生成部１１０からは、各高速信号処理部１４０のそれぞれの近傍に配置された局所タイミング再生部１２０に基準タイミング信号Ｊ０を供給する。そして、局所タイミング再生部１２０において、局所的に多相タイミング信号Ｊ２を再生し高速信号処理部１４０に供給するする。こうすることで、高速な処理が求められる高速信号処理部１４０（たとえば、パラシリ変換回路やシリパラ変換回路、カウンタ回路、ＣＰＵなどで使われる演算回路など）において、クロック信号などのトグル頻度を低くでき、各回路の最大動作速度を上げることができる。

２）位相同期パルスＪ０_2として使用される基準タイミング生成部１１０への外部基準クロックCLK0や多相タイミング信号Ｊ２のトグル頻度が下がるので、基準タイミング生成部１１０や局所タイミング再生部１２０の活性化率が下がり、低消費電力な回路動作が可能になる。

３）一般に、大規模集積回路（ＬＳＩ：Large Scale Integrated Circuit）などの半導体集積回路の内部に点在する高速回路ブロックに対しては、その高速動作のために高速クロック信号を生成し、それを各回路まで分配するクロック分配回路にて消費される電力が大きくなってしまう。これに対して、本実施形態の仕組みでは、高速クロック信号を分配する必要がなくなるため、半導体集積回路全体の低消費電力化が達成できる。

４）高速クロック信号の代わりに多相クロック信号を基準タイミング生成部１１０で生成することも考えられるが、多相クロック信号を基準タイミング生成部１１０から分配する場合にも、各クロック信号間の位相を正しく保つためには、回路設計やレイアウトにおける実装や調整作業に多くの労力が必要となり、結果的に回路面積が大きくなる、消費電力が増えてしまう虞れがある。これに対して、本実施形態では、多相クロック信号としての多相タイミング信号Ｊ２を基準タイミング生成部１１０から直接に各高速信号処理部１４０に分配する必要がないため、前記のような不利益なしに、低消費電力化や小面積化を実現できる。

５）４）との関係において、基準クロックを生成する基準タイミング生成部１１０においても、各高速信号処理部１４０で求められる高速なクロックの代わりに低速なパルス信号を発生させればよいので、基準タイミング生成部１１０（ＰＬＬやＤＬＬなど）の最高動作周波数の向上や低消費電力化も達成できる。

６）基準タイミング生成用のＰＬＬやＤＬＬなどで使われる発振回路と、局所タイミング再生部１２０の回路との間のデバイス特性バラツキなどにより、その２つの回路から出力されるパルス信号の周波数は、制御電圧や制御電流を共用しても同一にできない虞れがあり、周波数補正回路などが必要になることがある。

これに対して、本実施形態では、制御電圧や制御電流に加えて低速な位相同期パルスＪ０_2も局所タイミング再生部１２０に供給して位相合せを行なうようにしており、局所タイミング再生部１２０から出力される多相タイミング信号Ｊ２の周波数と、位相同期パルスＪ０_2の周波数が同一の場合、補正回路などなしで、両者の周波数を一致させることができる。

なお、多相タイミング信号Ｊ２の周波数が５００Ｍｈｚの場合に、位相同期パルスＪ０_2の周波数として、たとえば５００Ｍｈｚよりも低いものを使うこともできるが、その場合は基準タイミング生成部１１０の発振回路の周波数と、局所タイミング再生部１２０の発振回路の周波数のズレにより、動作不良を起こすと考えられる。たとえば試作例や、一般文献の報告例では、約２％程度の発振周波数のズレが発生すると考えられる。５００Ｍｈｚ（２ｎｓ）の場合、局所タイミング再生部１２０の発振器では２．０４ｎｓになり得る、ということであり、５０サイクルすれば１周期になるので、位相同期パルスＪ０_2が１／５０以下の周波数の場合は、周波数がずれてしまう、と言える。たとえば、５Ｍｈｚの外部基準クロックを１００逓倍して５００Ｍｈｚを作る例で、５Ｍｈｚを位相同期パルスＪ０_2として用いた場合、などで起こり得る。また、１／５０以上でも低い周波数を位相同期パルスＪ０_2で使うと、位相合わせのときに大きな位相変化（ノイズ）となるので、周波数は一致できても、高速信号処理部でのタイミングエラーなどの問題が起きると考えられる。

７）位相同期パルスＪ０_2を局所タイミング再生部１２０に供給することで、さらに追加の効果として、局所タイミング再生部１２０をループ構成にした場合、そのループによる位相雑音の蓄積を低減でき、正確な多相タイミング信号Ｊ２を再生することができる。

８）本実施形態では、高速信号処理部１４０をその出力信号の周波数よりも低速の多相タイミング信号Ｊ２で高速動作させる場合に、回路動作のタイミングマージンを確保するため、その近傍に局所タイミング再生部１２０を配置している。そして、局所タイミング再生部１２０のデバイスとしては、基準タイミング生成部１１０の発振回路（発振部２１０，２８０，２９０）を制御する信号と実質的に同じ信号で遅延制御された単位遅延素子２７２などを用いてタイミング調整を行なうようにしている。このため、高速動作における少ないタイミングマージン内に抑えたタイミング設計を実現できる。

＜電子機器への適用例＞
図１２は、第１〜第６実施形態で説明したタイミング生成回路１００が適用される電子機器の一例である固体撮像装置を説明する図である。ここでは、固体撮像装置の一実施形態であるＣＭＯＳ型の固体撮像装置（ＣＭＯＳイメージセンサ）の基本構成図を示している。

また、固体撮像装置が組み込まれた撮像装置にも適用可能である。この場合、撮像装置として、固体撮像装置と同様の効果が得られる。ここで、撮像装置は、たとえば、カメラ（あるいはカメラシステム）や撮像機能を有する機器のことを示す。また「撮像」は、通常のカメラ撮影時の像の撮り込みだけではなく、広義の意味として、指紋検出なども含むものである。因みに、固体撮像装置は半導体装置の一例でもある。固体撮像装置は、たとえば携帯電話や携帯型のノートパソコンなどの携帯端末の撮像部などに利用される。

固体撮像装置１は、複数個の単位画素３が２次元マトリクス状に配列された画素アレイ部１０を有する。図１２では、簡単のため行および列の一部を省略して示しているが、現実には、各行や各列には、数十から数千の単位画素３が配置される。単位画素３からは、列ごとに垂直信号線１９を介して画素信号電圧Ｖｘが出力される。

垂直信号線１９の画素信号電圧Ｖｘは、時間系列として、基準レベルとしての画素信号の雑音を含むリセットレベルＳrst の後に信号レベルＳsig が現れるものである。信号レベルＳsig はリセットレベルＳrst に信号成分Ｖsig を加えたレベルであり、Ｓsig （＝Ｓrst ＋Ｖsig ）−Ｓrst で信号成分Ｖsig が得られる。

固体撮像装置１はさらに、ＣＤＳ（Correlated Double Sampling）処理やデジタル変換をなすＡＤ変換部７５０が列並列に設けられているカラムＡＤ変換部２６を有する。

固体撮像装置１はさらに、駆動制御部７と、単位画素３に画素信号読出用の動作電流を供給する負荷ＭＯＳを具備した読出電流源部２４と、カラムＡＤ変換部２６にＡＤ変換用の参照信号SLP_ADC を供給する参照信号生成部２７と、出力部２８を備えている。

駆動制御部７は、画素アレイ部１０の信号を順次読み出すための制御回路機能の実現のため水平走査部１２（列走査回路）、垂直走査部１４（行走査回路）、および通信・タイミング制御部２０を備えている。

水平走査部１２は、図示しないが、列アドレスや列走査を制御する水平アドレス設定部や水平駆動部などを有し、データ転送動作時に読み出すべきデータのカラム位置を指示する。垂直走査部１４は、図示しないが、行アドレスや行走査を制御する垂直アドレス設定部や垂直駆動部などを有する。水平走査部１２や垂直走査部１４は、通信・タイミング制御部２０から与えられる制御信号ＣＮ１，ＣＮ２に応答して行・列の選択動作（走査）を開始する。

通信・タイミング制御部２０は、端子５ａを介して入力されるマスタークロックMCK に同期したクロックをデバイス内の各部（走査部１２，１４やカラムＡＤ変換部２６）に供給するタイミングジェネレータ（読出アドレス制御装置の一例）の機能ブロックを備える。さらに、端子５ａを介して外部の主制御部から供給されるマスタークロックMCK を受け取り、また端子５ｂを介して外部の主制御部から供給される動作モードなどを指令するデータを受け取り、さらに固体撮像装置１の情報を含むデータを外部の主制御部に出力する通信インタフェースの機能ブロックを備える。

通信・タイミング制御部２０は、内部クロックを生成するクロック変換部の一例であるクロック変換部２０ａと通信機能や各部をタイミング制御する機能を持つシステム制御部２０ｂを有する。クロック変換部２０ａは、端子５ａから入力されるマスタークロックMCK に基づきマスタークロックMCK よりも高周波数のパルスを生成する逓倍回路を内蔵しており、ＡＤクロックＣＫcnt やＤＡＣクロックＣＫdac などの内部クロックを生成する。

出力部２８は、信号増幅部８０２（Ｓ・Ａ）と、デジタルインタフェース部８０６（ＤＩＦ）を有する。信号増幅部８０２は、データ転送用の信号線（転送配線）である水平信号線１８上の信号（デジタルデータではあるが小振幅）を検出する。デジタルインタフェース部８０６は、信号増幅部８０２と外部回路の間に介在し外部回路とのインタフェース機能をなす。デジタルインタフェース部８０６の出力は出力端５ｃに接続されており、映像データが後段回路に出力される。

出力部２８は、図中に破線で示すように、信号増幅部８０２とデジタルインタフェース部８０６との間に、各種のデジタル演算処理を行なうデジタル演算部８０４を必要に応じて設けてもよい。たとえば、デジタル演算部８０４は、Ｐ相とＤ相のデータを各別に水平転送してからＣＤＳ処理を行なう場合に使用されるし、また、水平方向の加減算処理を行なう場合にも使用される。

単位画素３は、行選択のための行制御線１５を介して垂直走査部１４と、また垂直信号線１９を介してカラムＡＤ変換部２６の垂直列ごとに設けられているＡＤ変換部７５０と、それぞれ接続される。行制御線１５は垂直走査部１４から画素に入る配線全般を示す。

ＡＤ変換部７５０におけるＡＤ変換方式としては、回路規模や処理速度（高速化）や分解能などの観点から様々な方式が考えられているが、一例として、参照信号比較型、スロープ積分型、あるいはランプ信号比較型などとも称されるＡＤ変換方式を採用する。この手法は、簡単な構成でＡＤ変換器が実現できるため、並列に設けても回路規模が大きくならないという特徴を有している。参照信号比較型のＡＤ変換に当たっては、変換開始（比較処理の開始）から変換終了（比較処理の終了）までの時間に基づいてカウント動作有効期間Ｔenを決定し（ここではその期間を示すカウントイネーブル信号ENとする）、その期間のクロック数に基づき処理対象信号をデジタルデータに変換する。

参照信号比較型ＡＤ変換方式を採用する場合に、考え方としては、参照信号生成部２７も列並列で（画素列ごとに）設けることも考えられる。たとえば、各画素列に比較器と参照信号発生器を設け、自列の比較器の比較結果を基に、逐次、参照信号の値を対応する列の参照信号発生器で変化させていく構成を採る場合である。しかしながらこれでは回路規模や消費電力が増える。そこで、本実施形態では、参照信号生成部２７を全列共通に使用する構成を採り、参照信号生成部２７から発生される参照信号SLP_ADC を各画素列のＡＤ変換部７５０が共通に使用する構成にする。

このため、参照信号生成部２７は、ＤＡ変換部７７０（ＤＡＣ；Digital Analog Converter）を有する。ＤＡ変換部７７０は、通信・タイミング制御部２０からの制御データＣＮ４で示される初期値からＤＡＣクロックＣＫdac に同期して、制御データＣＮ４で示される傾き（変化率）の参照信号SLP_ADC を生成する。その詳細構成は説明を割愛するが、たとえばカウンタ回路のカウント出力データを利用する構成にすることが考えられる。参照信号SLP_ADC は、全体的にある傾きを持って線形に変化する波形を持つものであればよく、その変化が滑らかなスロープ状を呈するものであってもよいし、階段状に順次変化するものであってもよい。

参照信号比較型のＡＤ変換を行なうため、ＡＤ変換部７５０は、比較部７５２（COMP）、カウント動作期間制御部７５３（ＥＮ生成）、カウンタ部７５４を備える。

参照信号比較型のＡＤ変換では、比較部７５２による参照信号SLP_ADC と画素信号電圧Ｖｘとの比較結果に基づきカウント動作有効期間Ｔen（その期間を示す信号はカウントイネーブル信号EN）を決定し、カウントイネーブル信号ENがアクティブな期間のＡＤクロックＣＫcnt のクロック数に基づきアナログの処理対象信号をデジタルデータに変換する。

基準レベル（リセットレベルＳrst ）の処理をプリチャージ相（Ｐ相と省略して記すこともある）の処理と称し、信号レベルＳsig の処理をデータ相（Ｄ相と省略して記すこともある）の処理と称する。Ｐ相処理後にＤ相処理を行なう場合、Ｄ相処理はリセットレベルＳrst に信号成分Ｖsig を加えた信号レベルＳsig についての処理となる。

カウント動作有効期間Ｔenをどうとるかや、ＡＤ変換部７５０内で差分処理（ＣＤＳ処理）を行なうかなど、本願出願人は、参照信号比較型のＡＤ変換方式を種々提案しており、それらも基本的にはこの固体撮像装置１で採用し得るものである。

何れの処理例でも、電圧比較器に参照信号SLP_ADC を供給し、垂直信号線１９を介して入力されたアナログの画素信号を参照信号SLP_ADC と比較する。カウント動作有効期間Ｔenに入るとクロック信号でのカウント（計数）を開始することによって、指定されているカウント動作有効期間Ｔenにおけるクロック数をカウントすることでＡＤ変換を行なう。

カウンタ部７５４は、アップカウントモードとダウンカウントモードを切替可能なもの（アップダウンカウンタ）にする。アップダウンカウンタを用いることにより、回路規模を大きくすることなく高フレームレート化を達成できる。本例ではさらに、列ごとのカウンタ部７５４の後段に水平転送用のラッチ７５７（メモリ）を内蔵したデータ記憶部７５６を備える。

比較部７５２は、参照信号生成部２７で生成される参照信号SLP_ADC と、選択行の単位画素３から垂直信号線１９（Ｈ１，Ｈ２，…，Ｈｈ）を経由し得られるアナログの画素信号電圧Ｖｘを比較する。比較部７５２は、参照信号SLP_ADC と画素信号電圧Ｖｘが一致したとき比較パルスCo（コンパレート出力）を反転する。

通信・タイミング制御部２０から各ＡＤ変換部７５０のカウンタ部７５４には、カウンタ部７５４がＰ相・Ｄ相のカウント処理をダウンカウントモードで動作するのかアップカウントモードで動作するのかや、Ｐ相のカウント処理における初期値Ｄini の設定やリセット処理など、その他の制御情報を指示する制御信号ＣＮ５が入力されている。

比較部７５２の一方の入力端子（＋）は、他の比較部７５２の入力端子（＋）と共通に、参照信号生成部２７で生成される参照信号SLP_ADC が入力され、他方の入力端子（−）には、それぞれ対応する垂直列の垂直信号線１９が接続され、画素アレイ部１０からの画素信号電圧Ｖｘが個々に入力される。

カウンタ部７５４のクロック端子ＣＫには、他のカウンタ部７５４のクロック端子ＣＫと共通に通信・タイミング制御部２０からＡＤクロックＣＫcnt が入力される。データ記憶部７５６を設けない場合、カウンタ部７５４には、水平走査部１２から制御線１２ｃを介して制御パルスが入力される。カウンタ部７５４は、カウント結果を保持するラッチ機能を有し、制御線１２ｃからの制御パルスによる指示があるまでカウンタ値を保持する。

水平走査部１２や垂直走査部１４などの駆動制御部７の各要素は、画素アレイ部１０とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成されたいわゆる１チップもの（同一の半導体基板上に設けられているもの）として、本実施形態の固体撮像装置１が構成される。

固体撮像装置１は、このように各部が半導体領域に一体的に形成された１チップとして形成された形態であってもよいし、図示を割愛するが、画素アレイ部１０、駆動制御部７、カラムＡＤ変換部２６などの各種の信号処理部の他に、撮影レンズ、光学ローパスフィルタ、あるいは赤外光カットフィルタなどの光学系をも含む状態で、これらを纏めてパッケージングされた撮像機能を有するモジュール状の形態としてもよい。

個々のＡＤ変換部７５０の出力側は、たとえば、カウンタ部７５４の出力を水平信号線１８に接続することができる。あるいは、図示のように、カウンタ部７５４の後段に、このカウンタ部７５４の保持したカウント結果を保持するラッチを具備したメモリ装置としてのデータ記憶部７５６を備える構成を採ることもできる。データ記憶部７５６は、決められたタイミングでカウンタ部７５４から出力されたカウントデータを保持・記憶する。

水平走査部１２は、カラムＡＤ変換部２６の各比較部７５２とカウンタ部７５４とが、それぞれが担当する処理を行なうのと並行して、各データ記憶部７５６が保持していたカウント値を読み出す読出走査部の機能を持つ。データ記憶部７５６の出力は、水平信号線１８に接続されている。水平信号線１８は、ＡＤ変換部７５０のビット幅分もしくはその２倍幅分（たとえば相補出力とするとき）の信号線を有し、それぞれの出力線に対応した信号増幅部８０２を有する出力部２８に接続される。カウンタ部７５４、データ記憶部７５６、および水平信号線１８はそれぞれ、Ｎビットに対応した構成を採っている。

ここで、デジタルインタフェース部８０６は、データ記憶部７５６から水平信号線１８を介して水平転送されたパラレルデータをシリアルデータに変換するべく、第１〜第４、第６実施形態のタイミング生成回路１００Ｄ〜１００Ｇ，１００Ｉが適用可能である。また、ＡＤ変換部７５０のカウンタ部７５４は、第５実施形態のタイミング生成回路１００Ｈを適用可能である。さらに、ＤＡ変換部７７０を構成するカウンタ回路についても第５実施形態のタイミング生成回路１００Ｈを適用可能である。

デジタルインタフェース部８０６およびカウンタ部７５４やＤＡ変換部７７０を構成するカウンタ回路のそれぞれに前記の実施形態を適用してもよい。この場合、基準タイミング生成部１１０や局所タイミング再生部１２０などとしては、第１〜第４・第６実施形態と第５実施形態をそれぞれに各別に適用してもよいし、第１〜第４・第６実施形態と第５実施形態の何れかを適用して共用するようにしてもよい。

ここでは、電子機器の一例として固体撮像装置１を例に説明したが、第１〜第６実施形態で説明したタイミング生成回路１００が適用される電子機器は、機器内で生成される又は外部から入力される画像や音声その他のデータを高速で処理する機能を搭載していればよく、特定の分野の機器には限定されない。たとえば、高速データリンクやＲＦトランシーバ始めとする無線装置などで多相クロックを使用する様々な用途に適用することが可能であるし、オーディオ再生装置、ゲーム機、電子ブック、電子辞書などにおいて高速のデータ転送が要求される場合に、前記実施形態で説明したパラシリ変換部３２０，３７０を適用することが考えられる。

１…固体撮像装置、１０…画素アレイ部、１００…タイミング生成回路、１１０…基準タイミング生成部、１２０…局所タイミング再生部、１４０…高速信号処理部、１５０…標準信号処理部、２１０…発振部、２１２…単位遅延素子、２２０…分周部、２３０…位相周波数比較部、２４０…チャージポンプ部、２５０…ループフィルタ部、２６０…バッファ部、２７２…単位遅延素子、２７４…単位遅延素子、２７６…ゲート回路、２７８…局所発振部、２７９…単位遅延素子、２８０…遅延部、２８２…単位遅延素子、２９０…発振部、２９２…単位遅延素子、３１０…システムロジック部、３２０…パラシリ変換部、３３０…出力バッファ、３７０…パラシリ変換部、４１０…データ保持部、４１２…フリップフロップ、４２０…スイッチ部、４２２…スイッチ素子、４３０…デコード部、４３２…ゲート回路、４６０…データ保持部、４６２…フリップフロップ、４６４…単位遅延素子、４７０…スイッチ部、４７２…スイッチ素子、４８０…デコード部、５２０…クレイコードカウンタ、５３０…デコード部、５４０…データ保持部、５４２…フリップフロップ

Claims (20)

1. 基準タイミング信号に基づいて、位相がそれぞれ異なる複数のクロック信号でなる多相クロックを生成する多相クロック生成部と、
   基準タイミング信号を多相クロック生成部に供給する基準タイミング供給部と、
   多相クロック生成部で生成された多相クロックの各クロック信号を使用してデジタル信号処理を行なう信号処理部と、
   を備え、
   基準タイミング供給部は、信号処理部全体のトグル頻度よりもトグル頻度の低い基準タイミング信号を多相クロック生成部に供給し、
   多相クロック生成部は、信号処理部全体のトグル頻度よりもトグル頻度の低いクロック信号であって、信号処理部におけるデジタル信号処理の基準となる複数のクロック信号でなる多相クロックを生成して信号処理部に供給する電子回路。
2. 複数の信号処理部のそれぞれについて１対１で多相クロック生成部が設けられている請求項１に記載の電子回路。
3. 複数の多相クロック生成部に対して１つの基準タイミング供給部が共通に設けられている請求項２に記載の電子回路。
4. 基準タイミング供給部は、
   発振部、発振部から出力された発振出力信号に対応する出力クロックの位相と外部から供給される基準クロックの位相を比較する位相比較部、位相比較部から出力された比較信号を平滑化する平滑化部を有して構成される位相同期回路を具備し、
   平滑化部で平滑化した信号に基づく発振部を制御する発振制御信号を基準タイミング信号として多相クロック生成部に供給する請求項１に記載の電子回路。
5. 基準タイミング供給部の発振部は、複数の単位遅延素子が環状構造に縦続接続されており、
   多相クロック生成部は、複数の単位遅延素子が環状構造に縦続接続された発振回路で構成されており、
   基準タイミング供給部は、自身の発振部の複数の単位遅延素子を制御する発振制御信号と対応する信号を、多相クロック生成部の複数の単位遅延素子のそれぞれの遅延量を制御するための基準タイミングとして多相クロック生成部に供給する請求項４に記載の電子回路。
6. 基準タイミング供給部の発振部の単位遅延素子と、多相クロック生成部の発振回路の単位遅延素子は同様の回路構造である請求項５に記載の電子回路。
7. 基準タイミング供給部の発振部は、複数の単位遅延素子が環状構造に縦続接続されており、
   多相クロック生成部は、複数の単位遅延素子が縦続接続され、多相クロックの位相を規定するための基準タイミング信号として入力される同期パルスを順次遅延させる遅延回路で構成されており、
   基準タイミング供給部は、自身の発振部の複数の単位遅延素子を制御する発振制御信号と対応する信号を、多相クロック生成部の複数の単位遅延素子のそれぞれの遅延量を制御するための基準タイミングとして多相クロック生成部に供給する請求項４に記載の電子回路。
8. 基準タイミング供給部は、
   複数の単位遅延素子が縦続接続され、外部から供給される基準クロックを順次遅延させる遅延部、遅延部から出力された出力クロックの位相と外部から供給される基準クロックの位相を比較する位相比較部、位相比較部から出力された比較信号を平滑化する平滑化部を有して構成される遅延同期回路を具備し、
   平滑化部で平滑化した信号に基づく遅延部を制御する遅延量制御信号と対応する信号を基準タイミング信号として多相クロック生成部に供給する請求項１に記載の電子回路。
9. 多相クロック生成部は、複数の単位遅延素子が環状構造に縦続接続された発振回路で構成されており、
   基準タイミング供給部は、自身の遅延部の複数の単位遅延素子を制御する遅延量制御信号と対応する信号を、多相クロック生成部の複数の単位遅延素子のそれぞれの遅延量を制御するための基準タイミングとして多相クロック生成部に供給する請求項８に記載の電子回路。
10. 基準タイミング供給部の遅延部の単位遅延素子と、多相クロック生成部の発振回路の単位遅延素子は同様の回路構造である請求項９に記載の電子回路。
11. 多相クロック生成部は、複数の単位遅延素子が縦続接続され、多相クロックの位相を規定するための基準タイミング信号として入力される同期パルスを順次遅延させる遅延回路で構成されており、
    基準タイミング供給部は、自身の遅延部の複数の単位遅延素子を制御する遅延量制御信号と対応する信号を、多相クロック生成部の複数の単位遅延素子のそれぞれの遅延量を制御するための基準タイミングとして多相クロック生成部に供給する請求項８に記載の電子回路。
12. 基準タイミング供給部は、自身で生成した出力クロックを、多相クロックの位相を規定するための基準タイミング信号として多相クロック生成部に供給する請求項１に記載の電子回路。
13. 多相クロック生成部には、基準タイミング供給部に供給される外部基準クロックが、多相クロックの位相を規定するための基準タイミング信号として供給される請求項１に記載の電子回路。
14. 信号処理部は、入力されたパラレルデータをシリアルデータに変換するパラシリ変換部を有し、
    パラシリ変換部は、入力されたパラレルデータを各別に保持するフリップフロップを具備するデータ保持部と、フリップフロップから出力されたデータを順次選択するスイッチ素子を具備するスイッチ部と、多相クロック生成部から供給される多相タイミング信号に基づいて各スイッチ素子のオンタイミングを制御する選択信号を生成する選択信号生成部とを有し、
    選択信号生成部で生成された選択信号を用いてパラレルデータを保持しているフリップフロップの出力をスイッチ素子で順番に選択することでシリアルデータとして出力する請求項１に記載の電子回路。
15. 最初に選択されるビット分のフリップフロップにはデータ保持タイミングを規定するパルスとして、最後に選択されるスイッチ素子のオンタイミングを制御する選択信号を規定するクロック信号が供給され、残りのビット分のフリップフロップにはデータ保持タイミングを規定するパルスとして、最初に選択されるスイッチ素子のオンタイミングを制御する選択信号を規定するクロック信号が共通に供給される請求項１４に記載の電子回路。
16. パラシリ変換部は、フリップフロップとスイッチ素子との間にデータを遅延させる単位遅延素子を具備し、
    多相クロック生成部は、基準タイミング供給部から供給される遅延量を制御するための基準タイミングで制御される複数の単位遅延素子を具備し、
    パラシリ変換部の単位遅延素子は、多相クロック生成部の単位遅延素子に供給される遅延量を制御するための基準タイミングが共通に供給され、
    全てのビット分のフリップフロップにはデータ保持タイミングを規定するパルスとして、最後に選択されるスイッチ素子のオンタイミングを制御する選択信号を規定するクロック信号が供給される請求項１４に記載の電子回路。
17. 信号処理部は、カウント処理を行なうカウンタ部を有し、
    カウンタ部は、多相クロック生成部から供給される多相タイミング信号に基づいてカウント出力のビットデータを生成するビットデータ生成部と、ビットデータ生成部で生成されたビットデータを各別に保持するフリップフロップを具備するデータ保持部とを有する請求項１に記載の電子回路。
18. 基準タイミング供給部で生成された基準タイミング信号を使用して信号処理部よりも低速のデジタル信号処理を行なう低速信号処理部を備えた請求項１に記載の電子回路。
19. 基準タイミング信号に基づいて、位相がそれぞれ異なる複数のクロック信号でなる多相クロックを生成する多相クロック生成部と、
    基準タイミング信号を多相クロック生成部に供給する基準タイミング供給部と、
    多相クロック生成部で生成された多相クロックの各クロック信号を使用してデジタル信号処理を行なう信号処理部と、
    基準クロックを基準タイミング供給部に供給して全体の動作を制御する制御部と、
    を備え、
    信号処理部と多相クロック生成部が対応して設けられ、
    基準タイミング供給部は、信号処理部全体のトグル頻度よりもトグル頻度の低い基準タイミング信号を生成して多相クロック生成部に供給し、
    多相クロック生成部は、信号処理部全体のトグル頻度よりもトグル頻度の低いクロック信号であって、信号処理部におけるデジタル信号処理の基準となる複数のクロック信号でなる多相クロックを生成して信号処理部に供給する電子機器。
20. 基準タイミング信号を多相クロック生成部に供給し、基準タイミング信号に基づいて位相がそれぞれ異なる複数のクロック信号でなる多相クロックを多相クロック生成部で生成し、多相クロックの各クロック信号を使用して信号処理部においてデジタル信号処理を行なう場合に、
    信号処理部と多相クロック生成部を対応して設け、
    信号処理部全体のトグル頻度よりもトグル頻度の低い基準タイミング信号を多相クロック生成部に供給し、
    基準タイミング信号に基づいて、信号処理部全体のトグル頻度よりもトグル頻度の低いクロック信号であって、信号処理部におけるデジタル信号処理の基準となる複数のクロック信号でなる多相クロックを多相クロック生成部で生成するデジタル信号処理方法。

Images