[go: up one dir, main page]

JP2009038468A - 電流制御回路および電流制御装置 - Google Patents

電流制御回路および電流制御装置 Download PDF

Info

Publication number
JP2009038468A
JP2009038468A JP2007199225A JP2007199225A JP2009038468A JP 2009038468 A JP2009038468 A JP 2009038468A JP 2007199225 A JP2007199225 A JP 2007199225A JP 2007199225 A JP2007199225 A JP 2007199225A JP 2009038468 A JP2009038468 A JP 2009038468A
Authority
JP
Japan
Prior art keywords
transistor
current
flow
pull
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007199225A
Other languages
English (en)
Inventor
Tetsuya Fujiwara
徹哉 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007199225A priority Critical patent/JP2009038468A/ja
Publication of JP2009038468A publication Critical patent/JP2009038468A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】簡単な回路構成で、高速動作と、出力電流のグリッチの低下を実現する。
【解決手段】電流源トランジスタ２１２は、端子２５５から引き込む電流を決定する。スイッチトランジスタ２２２は、DN信号に応じて、電流源トランジスタ２１２に電流を流す。カスコードトランジスタ２３２は、スイッチトランジスタ２２２と端子２５５との間に接続される。容量２４２は、カスコードトランジスタ２３２と、スイッチトランジスタ２２２との間に接続され、xDN信号に応じて、交流的に電荷を注入または放出する。本発明は、例えば、チャージポンプに適用することができる。
【選択図】図８

Description

本発明は、電流制御回路および電流制御装置に関し、特に、簡単な回路構成で、高速動作と、出力電流のグリッチの低下を実現することができるようにした電流制御回路および電流制御装置に関する。
図１は、チャージポンプを用いたPLL（Phase Locked Loop（位相ロックループ））回路の構成の一例を示している。
図１のPLL回路１０は、入力端子１１、PFD（Phase Frequency Detector（位相周波数検出器））１２、チャージポンプ１３、ループフィルタ１４、VCO(Voltage Controlled Oscillator)１５、出力端子１６、および分周器１７より構成される。
PFD１２は、入力端子１１から入力される、所定の周波数のクロック信号である入力参照信号Refと、分周器１７から入力される生成比較信号Vcfの位相を比較し、それらの位相の差を表す位相差情報として、UP信号またはDOWN信号（以下、DN信号という）をチャージポンプ１３に出力する。ここで、UP信号は、入力参照信号Refに対する生成比較信号Vcfの位相の遅れ分を表す信号であり、DN信号は、進み分を表す信号である。
チャージポンプ１３は、電源２１、定電流源２２および２５、並びに、スイッチ２３および２４により構成され、電源２１、定電流源２２、スイッチ２３、スイッチ２４、および定電流源２５が、順に直列に接続されて接地される。また、スイッチ２３とスイッチ２４の間には、ループフィルタ１４が接続される。
スイッチ２３は、PFD１２から入力されるUP信号に応じて、電源２１から定電流源２２を介して供給される定電流をループフィルタ１４に流し込み、これにより、ループフィルタ１４に電荷が蓄積される。スイッチ２４は、PFD１２から入力されるDN信号に応じて、ループフィルタ１４から定電流を引き込み、定電流源２５を介してアースに出力し、これにより、ループフィルタ１４に蓄積された電荷が放出される。以上のようにして、チャージポンプ１３では、PFD１２から入力されるUP信号またはDN信号が、電流に変換される。
ループフィルタ１４は、例えば抵抗３１とコンデンサ３２により構成され、抵抗３１とコンデンサ３２は直列に接続されて接地される。抵抗３１の一端は、チャージポンプ１３のスイッチ２３およびスイッチ２４、並びにVCO１５の入力端子に接続される。スイッチ２３から流し込まれる電流は、抵抗３１を介してコンデンサ３２に蓄積され、これにより、VCO１５の入力端子の電圧が上昇する。また、コンデンサ３２に蓄積された電荷は、抵抗３１を介してスイッチ２４に引き込まれ、これにより、VCO１５の入力端子の電圧が低下する。
VCO１５は、抵抗３１に接続される入力端子の電圧に応じて、出力端子から出力するクロック信号の発振周波数を変化させる。VCO１５の出力端子は、出力端子１６と分周器１７の入力端子に接続される。VCO１５の出力端子から出力されたクロック信号は、出力信号COとして、出力端子１６を介して外部に出力されるとともに、分周器１７に入力される。分周器１７は、VCO１５から入力されるクロック信号の周波数をN分周し、N分周後のクロック信号を生成比較信号Vcfとして、PFD１２にフィードバックする。以上のようにして、PLL回路１０は、出力信号COを入力参照信号Refに同期した信号にする。
次に、図２を参照して、ディスクに記録された信号を再生する再生装置のPLLクロック再生回路の構成の一例を示す。
図２のPLLクロック再生回路４０は、ループフィルタ１４、VCO１５、分周器１７、入力端子４１、ADC(Analog to Digital Converter（A/Dコンバータ)）４２、DPD（Digital Phase Detector（デジタル位相検出器））４３、およびIDAC（電流モードD/Aコンバータ）４４により構成される。なお、図１と同一のものには同一の符号を付してあり、説明は適宜省略する。
ディスクから光ピックアップ（図示せず）を用いて読み出されたアナログ信号が、読み出し信号Ainとして、イコライザ等を経て入力端子４１に入力される。入力端子４１に入力された読み出し信号AinはADC４２に供給される。ADC４２は、分周器１７から供給されるサンプリングクロック信号CKに基づいて、読み出し信号Ainに対してA/D変換を行い、その結果得られるAビットのデジタル信号をDPD４３に供給する。
DPD４３は、ADC４２から供給されるAビットのデジタル信号を用いて、ウォブル波形と、サンプリングクロック信号CKの位相の差を求める。具体的には、例えば、ウォブル波形がサイン波である場合、DPD４３は、1周期内の正の振幅を有するウォブル波形から得られるデジタル信号の積算値と、負の振幅を有するウォブル波形から得られるデジタル信号の積算値の差を位相の差として求める。従って、例えば、両方の積算値が一致する場合、即ちサンプリングクロック信号CKがウォブル波形に同期している場合、位相差はゼロとなる。DPD４３は、位相の差を表すBビットの位相差情報をIDAC４４に供給する。
IDAC４４は、図１のチャージポンプ１３と同様の機能を有している。即ち、IDAC４４は、ループフィルタ１４に電流を流し込んだり、ループフィルタ１４から電流を引き込むことにより、VCO１５の入力端子の電圧を変化させる。VCO１５から分周器１７を介して出力されるN分周後の出力信号は、サンプリングクロック信号CKとして、ADC４２に供給される。以上のようにして、PLLクロック再生回路４０は、出力信号COを読み出し信号Ainに同期した信号にする。
ところで、例えば、図１のPLL回路１０が、出力信号COの位相と周波数を変化させない、即ちロックするとき、PFD１２は、リセットパルス幅を有するUP信号とDN信号を、スイッチ２３と２４に入力する。このリセットパルス幅とは、入力参照信号Refと生成比較信号Vcfの位相差が微小である場合であっても、位相差情報を電流に正確に変換するために必要な最低限の時間幅である。即ち、実際の回路が信号に反応して動作するためには、その信号は所定の時間幅以上の時間幅を有する必要があり、リセットパルス幅は、その最低限の時間幅である。
そして、チャージポンプ１３のスイッチ２３と２４は、そのリセットパルス幅に対応する期間、ループフィルタ１４に対する電流の流し込みと引き込みを同時に行い、チャージポンプ１３から出力される出力電流の全体の電流量をゼロにすることで、ループフィルタ１４の電圧変動、即ちVCO１５の入力端子の電圧の変動を停止する。
しかしながら、リセットパルス幅に対応する期間において、実際には、電流源２２と２５でノイズが発生し、それらのノイズのミスマッチにより、VCO１５の入力端子の電圧が変動するという問題がある。このミスマッチによる電圧変動は、出力信号COのジッタの要因になるため、リセットパルス幅に対応する期間を、可能な限り短くする必要がある。また、実際には、チャージポンプ１３の電流源２２と２５のそれぞれの出力電流には、制御が困難なグリッチ、および、出力先であるループフィルタ１４とのチャージシェアによるエラー成分があり、これらのミスマッチにより、ループフィルタ１４に流し込む電流と、ループフィルタ１４に引き込む電流に誤差が発生すると、VCO１５の入力端子の電圧が変動し、出力信号COにジッタや定常的な位相誤差といった悪影響を与えるという問題がある。
なお、これらの問題は、チャージポンプ１３だけでなく、図２のIDAC４４においても同様に発生する。従って、PLL回路１０やPLLクロック再生回路４０においては、高速動作と、出力電流のグリッチの低下を実現することが望まれる。
そこで、高速で動作し、出力電流のエラー成分が小さいPLL回路が考えられている（例えば、特許文献１参照）。
図３は、特許文献１に記載されているPLL回路のチャージポンプと等価のチャージポンプの構成を示している。
図３のチャージポンプ５０は、電圧Vddを出力する電源５１乃至５３、電流源トランジスタ６１乃至６３、カスコードトランジスタ７１乃至７５、スイッチトランジスタ８１乃至８４、および端子９１乃至９９により構成される。
電源５１には、pMOSトランジスタである電流源トランジスタ６１とカスコードトランジスタ７１が直列に接続され、カスコードトランジスタ７１のドレインには出力端子９３が接続されている。また、カスコードトランジスタ７１のドレインには、nMOSトランジスタであるカスコードトランジスタ７２と７４が並列に接続されている。カスコードトランジスタ７２には、nMOSトランジスタであるスイッチトランジスタ８１と電流源トランジスタ６２が直列に接続されて接地される。カスコードトランジスタ７４には、nMOSトランジスタであるスイッチトランジスタ８３と電流源トランジスタ６３が直列に接続されて接地される。
一方、電源５２には、nMOSトランジスタであるカスコードトランジスタ７５とスイッチトランジスタ８４が直列に接続され、スイッチトランジスタ８４のソースには、電流源トランジスタ６３のドレインが接続される。また、電源５３には、nMOSトランジスタであるカスコードトランジスタ７３とスイッチトランジスタ８２が直列に接続され、スイッチトランジスタ８２のソースには、電流源トランジスタ６２のドレインが接続される。
端子９１，９２，９７，９８には、それぞれ、バイアス電圧Vbsp、Vbcasp，Vbsn，Vbcasnが入力される。電流源トランジスタ６１乃至６３は、端子９１または９７からゲートにバイアス電圧VbspまたはVbsnが入力されたとき、電流Icpを流すように動作する。また、カスコードトランジスタ７１乃至７５は、端子９２または９８からゲートにバイアス電圧VbcaspまたはVbcasnが入力されたとき動作する。
また、端子９４，９５，９６，９９には、それぞれ、xUP信号、UP信号、DN信号、xDN信号が入力される。ここで、xUP信号はUP信号の反転信号であり，xDN信号はDN信号の反転信号である。なお、以下において、特に断りがない場合、信号名の先頭に「x」が付加されている信号は、その信号名から「x」を除いた信号の反転信号である。
次に、チャージポンプ５０の動作について説明する。
まず最初に、端子９３から出力される出力電流Ioutをゼロにする（以下、この動作を電流ゼロ動作という）場合について説明する。この場合、UP信号とDN信号はL(Low)レベル信号である。即ち、スイッチトランジスタ８１と８４はオンにされ、スイッチトランジスタ８２と８３はオフにされる。従って、電源５１からの電流Icpは、図３の矢印Ａが示す経路で、即ち電流源トランジスタ６１、カスコードトランジスタ７１、カスコードトランジスタ７２、スイッチトランジスタ８１、および電流源トランジスタ６２を介して、アースに出力され、出力電流Ioutはゼロになる。即ち、端子９３に流し込まれる電流と、端子９３から引き込む電流は等しくなる。
また、このとき、電源５２から電流が、図３の矢印Ｂが示す経路で、即ちカスコードトランジスタ７５、スイッチトランジスタ８４、および電流源トランジスタ６３を介して、アースに出力されるので、電流源トランジスタ６３は、動作を維持することができる。
次に、端子９３に出力電流Ioutを流し込む場合（以下、この動作を流し込み動作という）について説明する。この場合、UP信号は、H（High）レベル信号であり、DN信号はLレベル信号である。即ち、スイッチトランジスタ８１と８３はオフにされ、スイッチトランジスタ８２と８４はオンにされる。従って、矢印Ａが示す経路は遮断され、電源５１からの電流Icpは、矢印Ｃが示す経路で、即ち電流源トランジスタ６１とカスコードトランジスタ７１を介して、端子９３に供給され、出力電流Ioutとして出力される。
また、このとき、電源５２からの電流Icpが、出力電流Ioutがゼロである場合と同様に、図３の矢印Ｂが示す経路で出力されるので、電流源トランジスタ６３は動作を維持することができる。さらに、電源５３からの電流Icpが、図３の矢印Ｄが示す経路で、即ちカスコードトランジスタ７３、スイッチトランジスタ８２、および電流源トランジスタ６２を介して、アースに出力されるので、電流源トランジスタ６２は動作を維持することができる。
最後に、端子９３から電流を引き込む（以下、この動作を引き込み動作という）場合について説明する。この場合、UP信号は、Lレベル信号であり、DN信号はHレベル信号である。即ち、スイッチトランジスタ８１と８３はオンにされ、スイッチトランジスタ８２と８４はオフにされる。従って、矢印Ａが示す経路で電源５１からの電流Icpが流されるとともに、端子９３からの電流Icpが、矢印Ｅが示す経路で、即ちカスコードトランジスタ７４、スイッチトランジスタ８３、および電流源トランジスタ６３を介して、アースに出力される。
以上のように、図３のチャージポンプ５０は、常に電流源トランジスタ６１乃至６３を介した電流の経路が設けられるカレントステアリング方式のチャージポンプであり、すべての電流源トランジスタ６１乃至６３は常に飽和領域での動作を維持しているため、チャージポンプ５０の動作速度を改善することができる。
また、電流源トランジスタ６２（６３）とカスコードトランジスタ７２（７４）の間にスイッチトランジスタ８１（８３）を配置することで、スイッチトランジスタ８１（８３）のカップリング容量を介して、UP信号、xUP信号、DN信号、およびxDN信号を入力するスイッチ制御回路（図示せず）から各状態遷移時に注入されるフィードスルー電荷によるグリッチなどの出力電流Ioutへの影響を、改善することができる。
さらに、すべての電流源トランジスタ６１乃至６３が、カスコード構成となっていることにより、電流ゼロ動作の状態から引き込み動作の状態に、または引き込み動作の状態から電流ゼロ動作の状態に遷移する際の電流源トランジスタ６１乃至６３のドレインの電圧変動を1/（gm×rds)（ここで、gmは、カスコードトランジスタ７１乃至７５のトランスコンダクタンスパラメータであり、rdsは、ドレインとソースの間の抵抗である）に抑えることができるため、図４で後述するブートストラップ方式のチャージポンプのようにオペアンプを用いずに、非常に簡単な構成かつ低消費電流で、チャージシェアによる出力電流Ioutのエラー成分を改善することができる。
図４は、ブートストラップ方式のチャージポンプの構成の一例を示している。
図４のチャージポンプ１００は、電源１０１、電流源トランジスタ１０２と１０３、スイッチトランジスタ１０４乃至１０７、オペアンプ１０８、および端子１０９乃至１１５により構成される。
電源１０１には、pMOSトランジスタである電流源トランジスタ１０２、pMOSトランジスタであるスイッチトランジスタ１０４、nMOSトランジスタであるスイッチトランジスタ１０５、およびnMOSトランジスタである電流源トランジスタ１０３が直列に接続され、接地される。また、電流源トランジスタ１０２のドレインと、スイッチトランジスタ１０５のソースの間には、直列に接続された、pMOSトランジスタであるスイッチトランジスタ１０６とnMOSトランジスタであるスイッチトランジスタ１０７が接続される。スイッチトランジスタ１０４のドレインには、オペアンプ１０８と端子１１１が接続される。
端子１０９にはバイアス電圧Vbspが入力され、端子１１３には、バイアス電圧Vbsnが入力される。電流源トランジスタ１０２は、バイアス電圧Vbspが入力されたとき動作し、電流源トランジスタ１０３は、バイアス電圧Vbsnが入力されたとき動作する。また、端子１１０，１１２，１１４，１１５には、それぞれ、xUP信号、DN信号、UP信号、xDN信号が入力される。
以上のように、チャージポンプ１００では、端子１１１と、スイッチトランジスタ１０６のドレインの間にオペアンプ１０８を配置することにより、端子１１１と、電流源トランジスタ１０２および１０３のドレインの電圧を同一にし、チャージシェアによる出力電流のエラー成分を改善することができる。
一方、図３のチャージポンプ５０は、上述した動作速度の改善、フィードスルー電荷による影響の改善、およびチャージシェアによる出力電流Ioutのエラー成分の改善というメリットとともに、デメリットを有している。このデメリットについて、図５と図６を参照して説明する。
図５と図６は、説明の便宜上、図３のチャージポンプ５０のうちの、引き込み動作を行う部分を示したものである。
なお、図５と図６では、寄生容量も示してある。即ち、カスコードトランジスタ７４のソースとスイッチトランジスタ８３のドレインを接続する端子１３１と、アースの間には寄生容量１２１があり、スイッチトランジスタ８３のドレインとゲートの間には、寄生容量１２２がある。スイッチトランジスタ８３のゲートとソースの間には、寄生容量１２３があり、スイッチトランジスタ８３のソース、スイッチトランジスタ８４のソース、および電流源トランジスタ６３のドレインを接続する端子１３２とアースの間には、寄生容量１２４がある。
また、スイッチトランジスタ８４のドレインとアースの間には寄生容量１２５が、スイッチトランジスタ８４のドレインとゲートの間には、寄生容量１２６があり、スイッチトランジスタ８４のゲートとソースの間には、寄生容量１２７がある。
まず最初に、図５を参照して、電流ゼロ動作の状態から、引き込み動作の状態に遷移する場合について説明する。この場合、DN信号がLレベル信号からHレベル信号に遷移し、xDN信号がHレベル信号からLレベル信号に遷移する。これにより、図５の矢印P1乃至S1が示すように、寄生容量１２２乃至１２７を介してAC（交流）的にフィードスルーが生じる。具体的には、矢印P1とQ1が示すように、寄生容量１２２と１２３を介して、正方向のフィードスルーが生じ、矢印R1とS1が示すように、寄生容量１２６と１２７を介して、逆方向のフィードスルーが生じる。なお、ここでは、寄生容量を介して電荷を注入することを、正方向のフィードスルーといい、寄生容量を介して電荷を放出することを、逆方向のフィードスルーという。
次に、図６を参照して、引き込み動作の状態から、電流ゼロ動作の状態に遷移する場合について説明する。この場合、DN信号がHレベル信号からLレベル信号に遷移し、xDN信号がLレベル信号からHレベル信号に遷移する。これにより、図６の矢印P2乃至S2が示すように、寄生容量１２２乃至１２７を介して、図５の場合とは逆方向のフィードスルーが生じる。
図５において、矢印Q1が示す正方向のフィードスルーにより、端子９６から寄生容量１２３を介して注入される電荷と、矢印S1が示す逆方向のフィードスルーにより、寄生容量１２７を介して端子９９に引き込まれる電荷が等しい場合、フィードスルーによる電荷は相殺される。また、図６において、矢印Q2が示す逆方向のフィードスルーにより、寄生容量１２３を介して端子９６に引き込まれる電荷と、矢印S2が示す正方向のフィードスルーにより、端子９９から寄生容量１２７を介して注入される電荷が等しい場合、フィードスルーによる電荷は相殺される。
しかしながら、矢印P1とR1、または、矢印P2とR2が示すフィードスルーによる電荷は、互いに打ち消すものがない。
次に、図７は、端子１３１の電圧Vxおよび出力電流Ioutを示している。なお、図７のＡ乃至Ｃにおいて、横軸は時刻を表している。また、図７のＡとＢにおいて縦軸は電圧を表し、図７のＣにおいて、縦軸は電流を表している。
図７のＡにおいて、実線はDN信号を表し、点線はxDN信号を表している。図７のＡに示すように、DN信号の電圧が0（DN信号がLレベル信号）であるとき、即ち、スイッチトランジスタ８３がオフにされているとき、図７のＢに示すように端子１３１の電圧Vxは、およそ、バイアス電圧Vbcasnから、カスコードトランジスタ７４および７５の閾値電圧Vthnを減算した値(Vbcasn-Vthn)となり、カスコードトランジスタ７４はカットオフしている。
この後、図７のＡに示すように、DN信号の電圧がVdd（DN信号がHレベル信号）にされると、スイッチトランジスタ８３がオンにされ、図７のＢに示すように、電圧Vxは、図５の矢印P1で示した寄生容量１２２を介する正方向のフィードスルーにより、瞬間的に、端子９６から寄生容量１２２を介して注入される電荷の電荷量Qa1を、端子１３１の寄生容量１２１の容量Cxで除算した値分増加した値(Vbcasn-Vthn＋Qa1/Cx)となる。その後、電圧Vxは、その値から徐々に、電流Icpを流すための所望の電圧Vxonとなる。
従って、スイッチトランジスタ８３がオンにされてから、電圧Vxonに到達するまでの期間τ1の間、端子９３を介して出力電流Ioutを出力する出力先との間にチャージシェアが生じる。その結果、図７のＣにおいて実線で示すように、出力電流Ioutにはエラー成分が生じ、図７のＣにおいて点線で示す理想値のように、出力電流Ioutは即座に所望の電流Icpにならない。
さらに、この後、図７のＡに示すように、DN信号の電圧が0にされると、図７のＢに示すように、電圧Vxは、即座に、電圧Vxonから、バイアス電圧Vbcasnから閾値電圧Vthnを減算した値近辺に遷移することが望ましいが、矢印P2が示した寄生容量１２２を介する逆方向のフィードスルーによる電荷と、寄生容量１２１に蓄積された電荷により、即座に遷移することができない。即ち、電圧Vxは、瞬間的に、およそ、矢印P2が示したフィードスルーにより寄生容量１２２に引き抜かれる電荷の電荷量Qa2を、寄生容量１２１の容量Cxで除算した値分減少した値(Vbcasn-Vthn-Qa2/Cx)となる。
このため、スイッチトランジスタ８３がオフにされてから、電圧Vxがバイアス電圧Vbcasnから閾値電圧Vthnを減算した値に到達するまでの期間τ2の間、出力先との間にチャージシェアが生じ、図７のＣにおいて実線で示すように、出力電流Ioutにエラー成分が生じる。
特開２００３−２１８６９４号公報
以上のように、チャージポンプ５０では、状態遷移時に、端子１３１の電圧Vxが、寄生容量１２２を介したフィードスルーにより、所望の電圧方向とは一旦逆方向に向かい、それから寄生容量１２１を充電もしくは放電することで、緩やかに所望の電圧へと変化するため，動作速度の低下、チャージシェア起因の電流のエラー成分の発生を招いている。
また、上述したように、チャージポンプ５０は、電流源トランジスタ６２（６３）とカスコードトランジスタ７２（７４）の間にスイッチトランジスタ８１（８３）を配置することにより、各状態遷移時のフィードスルーによるグリッチなどの出力への影響をカスコードトランジスタ７２（７４）で、ある程度改善することができるが、完全に改善することはできなかった。なお、これらのことは、電流の流し込み動作においても同様である。
本発明は、このような状況に鑑みてなされたものであり、簡単な回路構成で、高速動作と、出力電流のグリッチの低下を実現することができるようにするものである。
本発明の第１の側面の電流制御回路は、出力端子に流し込む電流を決定する第１の流し込み側電流源トランジスタと、第１の流し込み側電流源トランジスタと出力端子の間に接続され、第１の流し込み側制御信号に応じて、第１の流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、第１の流し込み側スイッチトランジスタと出力端子との間に接続される第１の流し込み側カスコードトランジスタと、第１の流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続され、第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の流し込み側電荷注入放出手段と、流し込み側電流源トランジスタと所定の電位の間に接続され、第１の流し込み側スイッチトランジスタが、第１の流し込み側電流源トランジスタに電流を流さない場合、第１の流し込み側電流源トランジスタに電流を供給する第１の流し込み側電流供給経路とを備え、流し込み側電流供給経路は、流し込み側制御信号の反転信号に応じて、流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタを備える。
本発明の第１の側面の電流制御回路においては、流し込み側電流供給経路は、第２の流し込み側スイッチトランジスタと所定の電位との間に接続される第２の流し込み側カスコードトランジスタと、第２の流し込み側カスコードトランジスタと、第２の流し込み側スイッチトランジスタとの間に接続され、流し込み側制御信号に応じて、交流的に電荷を注入または放出する第２の流し込み側電荷注入放出手段とをさらに設けることができる。
本発明の第２の側面の電流制御回路は、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、引き込み側電流源トランジスタと出力端子の間に接続され、引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、第１の引き込み側スイッチトランジスタと出力端子との間に接続される第１の引き込み側カスコードトランジスタと、第１の引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続され、引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の引き込み側電荷注入放出手段と、引き込み側電流源トランジスタと所定の電位の間に接続され、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路とを備え、引き込み側電流供給経路は、引き込み側制御信号の反転信号に応じて、引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタを備える。
本発明の第２の側面の電流制御回路においては、引き込み側電流供給経路は、第２の引き込み側スイッチトランジスタと所定の電位との間に接続される第２の引き込み側カスコードトランジスタと、第２の引き込み側カスコードトランジスタと、第２の引き込み側スイッチトランジスタとの間に接続され、引き込み側制御信号に応じて、交流的に電荷を注入または放出する第２の引き込み側電荷注入放出手段とをさらに備える。
本発明の第３の側面の電流制御回路は、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、流し込み側電流源トランジスタと出力端子との間に接続され、第１の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、第１の流し込み側スイッチトランジスタと出力端子との間に接続される第１の流し込み側カスコードトランジスタと、第１の流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続され、第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の流し込み側電荷注入放出手段と、流し込み側電流源トランジスタと第１の電位の間に接続され、第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路と、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、引き込み側電流源トランジスタと出力端子の間に接続され、第１の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、第１の引き込み側スイッチトランジスタと出力端子との間に接続される第１の引き込み側カスコードトランジスタと、第１の引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続され、第１の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の引き込み側電荷注入放出手段と、引き込み側電流源トランジスタと第２の電位の間に接続され、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路とを備え、流し込み側電流供給経路は、第２の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタを備え、引き込み側電流供給経路は、第２の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタを備える。
本発明の第３の側面の電流制御回路においては、流し込み側電流供給経路は、第２の流し込み側スイッチトランジスタと第１の電位との間に接続される第２の流し込み側カスコードトランジスタと、第２の流し込み側カスコードトランジスタと、第２の流し込み側スイッチトランジスタとの間に接続され、第２の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第２の流し込み側電荷注入放出手段とを設け、引き込み側電流供給経路は、第２の引き込み側スイッチトランジスタと第２の電位との間に接続される第２の引き込み側カスコードトランジスタと、第２の引き込み側カスコードトランジスタと、第２の引き込み側スイッチトランジスタとの間に接続され、第２の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第２の引き込み側電荷注入放出手段とを設けることができる。
本発明の第３の側面の電流制御回路は、第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さず、かつ、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタと引き込み側電流源トランジスタに電流を供給する共通電流供給経路をさらに設けることができる。
本発明の第３の側面の電流制御回路は、第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さず、かつ、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタと引き込み側電流源トランジスタに電流を供給する共通電流供給経路をさらに設け、共通電流供給経路は、流し込み側電流源トランジスタと引き込み側電流源トランジスタの間に接続され、共通制御信号に応じて、流し込み側電流源トランジスタに電流を流す第１の共通スイッチトランジスタと、第１の共通スイッチトランジスタと引き込み側電流源トランジスタとの間に接続される第１の共通カスコードトランジスタと、第１の共通カスコードトランジスタと、第１の共通スイッチトランジスタとの間に接続され、共通制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の共通電荷注入放出手段と、引き込み側電流源トランジスタと第１の共通カスコードトランジスタの間に接続され、共通制御信号の反転信号に応じて、引き込み側電流源トランジスタに電流を流す第２の共通スイッチトランジスタと、第２の共通スイッチトランジスタと第１の共通カスコードトランジスタの間に接続される第２の共通カスコードトランジスタと、第２の共通カスコードトランジスタと、第２の共通スイッチトランジスタとの間に接続され、共通制御信号に応じて、交流的に電荷を注入または放出する第２の共通電荷注入放出手段とを設けることができる。
本発明の第４の側面の電流制御装置は、並列に接続された複数の電流制御回路を備える電流制御装置において、各電流制御回路は、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、流し込み側電流源トランジスタと出力端子の間に接続され、流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、第１の流し込み側スイッチトランジスタと出力端子との間に接続される流し込み側カスコードトランジスタと、流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続され、流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する流し込み側電荷注入放出手段と、流し込み側電流源トランジスタと所定の電位の間に接続され、第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路とを備え、流し込み側電流供給経路は、流し込み側制御信号の反転信号に応じて、流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタを備える。
本発明の第５の側面の電流制御装置は、並列に接続された複数の電流制御回路を備える電流制御装置において、各電流制御回路は、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、引き込み側電流源トランジスタと出力端子の間に接続され、引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、第１の引き込み側スイッチトランジスタと出力端子との間に接続される引き込み側カスコードトランジスタと、引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続され、引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する引き込み側電荷注入放出手段と、引き込み側電流源トランジスタと所定の電位の間に接続され、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路とを備え、引き込み側電流供給経路は、引き込み側制御信号の反転信号に応じて、引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタを備える。
本発明の第６の側面の電流制御装置は、並列に接続された複数の電流制御回路を備える電流制御装置において、各電流制御回路は、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、流し込み側電流源トランジスタと出力端子との間に接続され、第１の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、第１の流し込み側スイッチトランジスタと出力端子との間に接続される流し込み側カスコードトランジスタと、流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続され、第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する流し込み側電荷注入放出手段と、流し込み側電流源トランジスタと第１の電位の間に接続され、第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路と、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、引き込み側電流源トランジスタと出力端子の間に接続され、第１の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、第１の引き込み側スイッチトランジスタと出力端子との間に接続される引き込み側カスコードトランジスタと、引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続され、引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する引き込み側電荷注入放出手段と、引き込み側電流源トランジスタと第２の電位の間に接続され、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路とを備え、流し込み側電流供給経路は、第２の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタを備え、引き込み側電流供給経路は、第２の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタを備える。
本発明の第１の側面においては、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと出力端子の間に接続される第１の流し込み側スイッチトランジスタにより、流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流が流され、第１の流し込み側スイッチトランジスタと出力端子との間に接続される第１の流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続される第１の流し込み側電荷注入放出手段により、流し込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタと所定の電位の間に接続される流し込み側電流供給経路の第２の流し込み側スイッチトランジスタにより、流し込み側制御信号の反転信号に応じて、流し込み側電流源トランジスタに電流が流される。
本発明の第２の側面においては、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと出力端子の間に接続される第１の引き込み側スイッチトランジスタにより、引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流が流され、第１の引き込み側スイッチトランジスタと出力端子との間に接続される第１の引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続される第１の引き込み側電荷注入放出手段により、引き込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタと所定の電位の間に接続される引き込み側電流供給経路の第２の引き込み側スイッチトランジスタにより、引き込み側制御信号の反転信号に応じて、引き込み側電流源トランジスタに電流が流される。
本発明の第３の側面においては、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと出力端子との間に接続される第１の流し込み側スイッチトランジスタにより、第１の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流が流され、第１の流し込み側スイッチトランジスタと出力端子との間に接続される第１の流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続される第１の流し込み側電荷注入放出手段により、第１の流し込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタと第１の電位の間に接続される流し込み側電流供給経路の流し込み側スイッチトランジスタにより、第２の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流が流される。
また、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと出力端子の間に接続される第１の引き込み側スイッチトランジスタにより、第１の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流が流され、第１の引き込み側スイッチトランジスタと出力端子との間に接続される第１の引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続される第１の引き込み側電荷注入放出手段により、第１の引き込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタと第２の電位の間に接続される引き込み側電流供給経路の第２の引き込み側スイッチトランジスタにより、第２の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流が流される。
本発明の第４の側面においては、複数の電流制御回路が並列に接続される。そして、各電流制御回路では、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、流し込み側電流源トランジスタと出力端子の間に接続される第１の流し込み側スイッチトランジスタにより、流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流が流され、第１の流し込み側スイッチトランジスタと出力端子との間に接続される流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続される流し込み側電荷注入放出手段により、流し込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタと所定の電位の間に接続される流し込み側電流供給経路の第２の流し込み側スイッチトランジスタにより、流し込み側制御信号の反転信号に応じて、流し込み側電流源トランジスタに電流が流される。
本発明の第５の側面においては、複数の電流制御回路が並列に接続される。そして、各電流制御回路では、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと出力端子の間に接続される第１の引き込み側スイッチトランジスタにより、引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流が流され、第１の引き込み側スイッチトランジスタと出力端子との間に接続される引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続される引き込み側電荷注入放出手段により、引き込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタと所定の電位の間に接続される引き込み側電流供給経路の第２の引き込み側スイッチトランジスタにより、引き込み側制御信号の反転信号に応じて、引き込み側電流源トランジスタに電流が流される。
本発明の第６の側面においては、複数の電流制御回路を並列に接続される。各電流制御回路では、出力端子に流し込む電流を決定する流し込み側電流源トランジスタと出力端子との間に接続される第１の流し込み側スイッチトランジスタにより、第１の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流が流され、第１の流し込み側スイッチトランジスタと出力端子との間に接続される流し込み側カスコードトランジスタと、第１の流し込み側スイッチトランジスタとの間に接続される流し込み側電荷注入放出手段により、第１の流し込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出される。第１の流し込み側スイッチトランジスタが、流し込み側電流源トランジスタに電流を流さない場合、流し込み側電流源トランジスタと第１の電位の間に接続される流し込み側電流供給経路の第２の流し込み側スイッチトランジスタにより、第２の流し込み側制御信号に応じて、流し込み側電流源トランジスタに電流が流される。
また、出力端子から引き込む電流を決定する引き込み側電流源トランジスタと出力端子の間に接続される第１の引き込み側スイッチトランジスタにより、第１の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流が流され、第１の引き込み側スイッチトランジスタと出力端子との間に接続される引き込み側カスコードトランジスタと、第１の引き込み側スイッチトランジスタとの間に接続される引き込み側電荷注入放出手段により、引き込み側制御信号の反転信号に応じて、交流的に電荷が注入または放出され、第１の引き込み側スイッチトランジスタが、引き込み側電流源トランジスタに電流を流さない場合、引き込み側電流源トランジスタと第２の電位の間に接続される引き込み側電流供給経路の第２の引き込み側スイッチトランジスタにより、第２の引き込み側制御信号に応じて、引き込み側電流源トランジスタに電流が流される。
以上のように、本発明の第１の側面乃至第３の側面によれば、簡単な回路構成で、高速動作と、出力電流のグリッチの低下を実現することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の第１の側面の電流制御回路（例えば、図８のチャージポンプ２００）は、
出力端子に流し込む電流を決定する流し込み側電流源トランジスタ（例えば、図８の電流源トランジスタ２１１）と、
前記流し込み側電流源トランジスタと前記出力端子の間に接続され、流し込み側制御信号（例えば、xUP信号）に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタ（例えば、図８のスイッチトランジスタ２２１）と、
前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される第１の流し込み側カスコードトランジスタ（例えば、図８のカスコードトランジスタ２３１）と、
前記第１の流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記流し込み側制御信号の反転信号（例えば、UP信号）に応じて、交流的に電荷を注入または放出する第１の流し込み側電荷注入放出手段（例えば、図８の容量２４１）と、
前記流し込み側電流源トランジスタと所定の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路（例えば、図８の矢印Ｂが示す経路）と
を備え、
前記流し込み側電流供給経路は、
前記流し込み側制御信号の反転信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ（例えば、図８のスイッチトランジスタ２２３）
を備える。
本発明の第１の側面の電流制御回路は、
前記流し込み側電流供給経路は、
前記第２の流し込み側スイッチトランジスタと前記所定の電位との間に接続される第２の流し込み側カスコードトランジスタ（例えば、図８のカスコードトランジスタ２３３）と、
前記第２の流し込み側カスコードトランジスタと、前記第２の流し込み側スイッチトランジスタとの間に接続され、前記流し込み側制御信号に応じて、交流的に電荷を注入または放出する第２の流し込み側電荷注入放出手段（例えば、図８の容量２４３）と
をさらに備える。
本発明の第２の側面の電流制御回路（例えば、図８のチャージポンプ２００）は、
出力端子（例えば、図８の端子２５５）から引き込む電流を決定する引き込み側電流源トランジスタ（例えば、図８の電流源トランジスタ２１２）と、
前記引き込み側電流源トランジスタと前記出力端子の間に接続され、引き込み側制御信号（例えば、DN信号）に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタ（例えば、図８のスイッチトランジスタ２２２）と、
前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される第１の引き込み側カスコードトランジスタ（例えば、図８のカスコードトランジスタ２３２）と、
前記第１の引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記引き込み側制御信号の反転信号（例えば、ｘDN信号）に応じて、交流的に電荷を注入または放出する第１の引き込み側電荷注入放出手段（例えば、図８の容量２４２）と、
前記引き込み側電流源トランジスタと所定の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路（例えば、図８の矢印Ｄが示す経路）と
を備え、
前記引き込み側電流供給経路は、
前記引き込み側制御信号の反転信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ（例えば、図８のスイッチトランジスタ２２４）
を備える。
本発明の第２の側面の電流制御回路においては、
前記引き込み側電流供給経路は、
前記第２の引き込み側スイッチトランジスタと前記所定の電位との間に接続される第２の引き込み側カスコードトランジスタ（例えば、図８のカスコードトランジスタ２３４）と、
前記第２の引き込み側カスコードトランジスタと、前記第２の引き込み側スイッチトランジスタとの間に接続され、前記引き込み側制御信号に応じて、交流的に電荷を注入または放出する第２の引き込み側電荷注入放出手段（例えば、図８の容量２４４）と
をさらに備える。
本発明の第３の側面の電流制御回路（例えば、図８のチャージポンプ２００）は、 出力端子に流し込む電流を決定する流し込み側電流源トランジスタ（例えば、図８の電流源トランジスタ２１１）と、
前記流し込み側電流源トランジスタと前記出力端子との間に接続され、第１の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタ（例えば、図８のスイッチトランジスタ２２１）と、
前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される第１の流し込み側カスコードトランジスタ（例えば、図８のカスコードトランジスタ２３１）と、
前記第１の流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の流し込み側電荷注入放出手段（例えば、図８の容量２４１）と、
前記流し込み側電流源トランジスタと第１の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路（例えば、図８の矢印Ｂが示す経路）と、
前記出力端子から引き込む電流を決定する引き込み側電流源トランジスタ(例えば、図８の電流源トランジスタ２１２)と、
前記引き込み側電流源トランジスタと前記出力端子の間に接続され、第１の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタ(例えば、図８のスイッチトランジスタ２２２)と、
前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される第１の引き込み側カスコードトランジスタ(例えば、図８のカスコードトランジスタ２３２)と、
前記第１の引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記第１の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の引き込み側電荷注入放出手段(例えば、図８の容量２４２)と、
前記引き込み側電流源トランジスタと第２の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路(例えば、図８の矢印Ｄが示す経路)と
を備え、
前記流し込み側電流供給経路は、
前記第２の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ(例えば、図８のスイッチトランジスタ２２３)
を備え、
前記引き込み側電流供給経路は、
前記第２の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ(例えば、図８のスイッチトランジスタ２２４)
を備える。
本発明の第３の側面の電流制御回路においては、
前記流し込み側電流供給経路は、
前記第２の流し込み側スイッチトランジスタと前記第１の電位との間に接続される第２の流し込み側カスコードトランジスタ(例えば、図８のカスコードトランジスタ２３３)と、
前記第２の流し込み側カスコードトランジスタと、前記第２の流し込み側スイッチトランジスタとの間に接続され、前記第２の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第２の流し込み側電荷注入放出手段(例えば、図８の容量２４３)と
を備え、
前記引き込み側電流供給経路は、
前記第２の引き込み側スイッチトランジスタと前記第２の電位との間に接続される第２の引き込み側カスコードトランジスタ(例えば、図８のカスコードトランジスタ２３４)と、
前記第２の引き込み側カスコードトランジスタと、前記第２の引き込み側スイッチトランジスタとの間に接続され、前記第２の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第２の引き込み側電荷注入放出手段(例えば、図８の容量２４４)と
を備える。
本発明の第３の側面の電流制御回路は、
前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さず、かつ、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタと前記引き込み側電流源トランジスタに電流を供給する共通電流供給経路（例えば、図１５の矢印Ｎが示す経路）
をさらに備える。
本発明の第３の側面の電流制御回路においては、
前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さず、かつ、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタと前記引き込み側電流源トランジスタに電流を供給する共通電流供給経路（例えば、図１５の矢印Ｎが示す経路）
をさらに備え、
前記共通電流供給経路は、
前記流し込み側電流源トランジスタと前記引き込み側電流源トランジスタの間に接続され、共通制御信号(例えば、xB信号)に応じて、前記流し込み側電流源トランジスタに電流を流す第１の共通スイッチトランジスタ（例えば、図１５のスイッチトランジスタ５０１）と、
前記第１の共通スイッチトランジスタと前記引き込み側電流源トランジスタとの間に接続される第１の共通カスコードトランジスタ（例えば、図１５のカスコードトランジスタ５１１）と、
前記第１の共通カスコードトランジスタと、前記第１の共通スイッチトランジスタとの間に接続され、前記共通制御信号の反転信号(例えば、B信号)に応じて、交流的に電荷を注入または放出する第１の共通電荷注入放出手段（例えば、図１５の容量接続トランジスタ５２１）と、
前記引き込み側電流源トランジスタと前記第１の共通カスコードトランジスタの間に接続され、前記共通制御信号の反転信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の共通スイッチトランジスタ（例えば、図１５のスイッチトランジスタ５０２）と、
前記第２の共通スイッチトランジスタと前記第１の共通カスコードトランジスタの間に接続される第２の共通カスコードトランジスタ（例えば、図１５のカスコードトランジスタ５１２）と、
前記第２の共通カスコードトランジスタと、前記第２の共通スイッチトランジスタとの間に接続され、前記共通制御信号に応じて、交流的に電荷を注入または放出する第２の共通電荷注入放出手段（例えば、図１５の容量接続トランジスタ５２２）と
を備える。
本発明の第４の側面の電流制御回路は、
並列に接続された複数の電流制御回路（例えば、図２０の電流源セル８１１−１乃至８１１−６、電流源セル８２１−１乃至８２１−４）を備える電流制御装置(例えば、図２０のIDAC７０３)において、
各電流制御回路は、
出力端子(例えば、図２１の端子２５５)に流し込む電流を決定する流し込み側電流源トランジスタ(例えば、図２１の電流源トランジスタ２１１)と、
前記流し込み側電流源トランジスタと前記出力端子の間に接続され、流し込み側制御信号(例えば、xUP信号)に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタ(例えば、図２１のスイッチトランジスタ２２１)と、
前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される流し込み側カスコードトランジスタ(例えば、図２１のカスコードトランジスタ２３１)と、
前記流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する流し込み側電荷注入放出手段(例えば、図２１の容量２４１)と、
前記流し込み側電流源トランジスタと所定の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路(例えば、図２１の経路Ｂが示す経路)と
を備え、
前記流し込み側電流供給経路は、
前記流し込み側制御信号の反転信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ(例えば、図２１のスイッチトランジスタ２２３)
を備える。
本発明の第５の側面の電流制御装置は、
並列に接続された複数の電流制御回路（例えば、図２２の電流源セル８５０）を備える電流制御装置(例えば、図２０のIDAC７０３)において、
各電流制御回路は、
出力端子(例えば、図２２の端子２５５)から引き込む電流を決定する引き込み側電流源トランジスタ(例えば、図２２の電流源トランジスタ２１２)と、
前記引き込み側電流源トランジスタと前記出力端子の間に接続され、引き込み側制御信号(例えば、DN信号)に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタ（例えば、図２２のスイッチトランジスタ２２２）と、
前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される引き込み側カスコードトランジスタ(例えば、図２２のカスコードトランジスタ２３２)と、
前記引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する引き込み側電荷注入放出手段(例えば、図２２の容量２４２)と、
前記引き込み側電流源トランジスタと所定の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路（例えば、図２２の矢印Ｄが示す経路）と
を備え、
前記引き込み側電流供給経路は、
前記引き込み側制御信号の反転信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ（例えば、図２２のスイッチトランジスタ２２４）
を備える。
本発明の第６の側面の電流制御装置は、
並列に接続された複数の電流制御回路（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎ）を備える電流制御装置（例えば、図１８の電流源６１５）において、
各電流制御回路は、
出力端子に流し込む電流を決定する流し込み側電流源トランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎの電流源トランジスタ２１１）と、
前記流し込み側電流源トランジスタと前記出力端子との間に接続され、第１の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２のスイッチトランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎのスイッチトランジスタ２２１）と、
前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される流し込み側カスコードトランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎのカスコードトランジスタ２３１）と、
前記流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する流し込み側電荷注入放出手段（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎの容量２４１）と、
前記流し込み側電流源トランジスタと第１の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎの矢印Ｂが示す経路）と
出力端子（例えば、図１８の端子６３５）から引き込む電流を決定する引き込み側電流源トランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎの電流源トランジスタ２１２）と、
前記引き込み側電流源トランジスタと前記出力端子の間に接続され、第１の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎのスイッチトランジスタ２２２）と、
前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される第１の引き込み側カスコードトランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎのカスコードトランジスタ２３２）と、
前記引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記第１の引き込み側制御信号の反転信号（例えば、xDN信号）に応じて、交流的に電荷を注入または放出する引き込み側電荷注入放出手段（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎの容量２４２）と、
前記引き込み側電流源トランジスタと第２の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎの矢印Ｄが示す経路）とを備え、
前記流し込み側電流供給経路は、
前記第２の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ（例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎのスイッチトランジスタ２２３）
を備え、
前記引き込み側電流供給経路は、
前記第２の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ(例えば、図１８のチャージポンプ６２０−１乃至６２０−ｎのスイッチトランジスタ２２４)
を備える。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
図８は、本発明を適用したチャージポンプの第１の実施の形態の構成例を示す図である。
図８のチャージポンプ２００は、電源２０１および２０２、電流源トランジスタ２１１および２１２、スイッチトランジスタ２２１乃至２２４、カスコードトランジスタ２３１乃至２３４、容量２４１乃至２４４、並びに端子２５１乃至２６３により構成される。
図８の電源２０１は、pMOSトランジスタである電流源トランジスタ２１１のソースに接続し、電流源トランジスタ２１１のゲートは端子２５１に接続する。電流源トランジスタ２１１のドレインは、pMOSトランジスタであるスイッチトランジスタ２２１および２２３のソースと接続し、スイッチトランジスタ２２１のゲートは端子２５２に接続する。スイッチトランジスタ２２１のドレインは、容量２４１の一端と、pMOSトランジスタであるカスコードトランジスタ２３１のソースに接続し、容量２４１の他端は端子２５３に接続する。
カスコードトランジスタ２３１のゲートは、端子２５４に接続し、ソースは、端子２５５と、nMOSトランジスタであるカスコードトランジスタ２３２のドレインに接続する。カスコードトランジスタ２３２のゲートは、端子２５６に接続し、ソースは容量２４２の一端と、nMOSトランジスタであるスイッチトランジスタ２２２のドレインに接続する。容量２４２の他端は端子２５７に接続し、スイッチトランジスタ２２２のソースは、nMOSトランジスタである電流源トランジスタ２１２とスイッチトランジスタ２２４のソースに接続する。電流源トランジスタ２１２のゲートは端子２５９に接続し、ソースは接地される。
また、スイッチトランジスタ２２３のゲートは、端子２６０に接続し、ドレインは容量２４３の一端と、pMOSトランジスタであるカスコードトランジスタ２３３のソースに接続する。容量２４３の他端は端子２６１に接続し、カスコードトランジスタ２３３のゲートは、端子２５４に接続する。カスコードトランジスタ２３３のドレインは接地される。
一方、電源２０２は、nMOSトランジスタであるカスコードトランジスタ２３４のドレインに接続し、カスコードトランジスタ２３４のゲートは端子２５６に接続する。カスコードトランジスタ２３４のソースは容量２４４の一端と、nMOSトランジスタであるスイッチトランジスタ２２４のドレインに接続し、容量２４４の他端は端子２６２と接続する。スイッチトランジスタ２２４のゲートは端子２６３に接続する。
端子２５１，２５４，２５６，２５９には、それぞれ、バイアス電圧Vbsp、Vbcasp，Vbcasn，Vbsnが入力される。電流源トランジスタ２１１と２１２は、端子２５１または２５９からゲートにバイアス電圧VbspまたはVbsnが入力されたとき、電流Icpを流すように動作する。また、カスコードトランジスタ２３１乃至２３４は、端子２５４または２５６からゲートにバイアス電圧VbcaspまたはVbcasnが入力されたとき動作する。
また、端子２５２と２６１，２５３と２６０，２５７と２６３，２５８と２６２には、それぞれ、xUP信号、UP信号、xDN信号、DN信号が入力される。
以上のように、チャージポンプ２００では、AC的に電荷の注入と放出が可能な容量２４１乃至２４４が、スイッチトランジスタ２２１乃至２２４と、カスコードトランジスタ２３１乃至２３４の間に設けられている。
次に、チャージポンプ２００の動作について説明する。
まず最初に、チャージポンプ２００が端子２５５から出力される出力電流Ioutをゼロにする電流ゼロ動作を行う場合について説明する。この場合、UP信号とDN信号の両方がHレベル信号であるか、または、両方がLレベル信号である。即ち、スイッチトランジスタ２２１と２２２がオンにされ、スイッチトランジスタ２２３と２２４がオフにされるか、または、スイッチトランジスタ２２１と２２２がオフにされ、スイッチトランジスタ２２３と２２４がオンにされる。
スイッチトランジスタ２２１と２２２がオンにされ、スイッチトランジスタ２２３と２２４がオフにされる場合、電源２０１からの電流Icpは、図８の矢印Ａが示す経路で、即ち電流源トランジスタ２１１、スイッチトランジスタ２２３、カスコードトランジスタ２３１、カスコードトランジスタ２３２、スイッチトランジスタ２２２、および電流源トランジスタ２１２を介して、アースに出力される。従って、出力電流Ioutはゼロになる。
スイッチトランジスタ２２１と２２２がオフにされ、スイッチトランジスタ２２３と２２４がオンにされる場合、電源２０１からの電流Icpは、図８の矢印Ｂが示す経路で、即ち電流源トランジスタ２１１、スイッチトランジスタ２２３、およびカスコードトランジスタ２３３を介して、アースに出力され、電源２０２からの電流Icpは、図８の矢印Ｄが示す経路で、即ちカスコードトランジスタ２３４、スイッチトランジスタ２２４、および電流源トランジスタ２１２を介して、アースに出力される。従って、出力電流Ioutはゼロになる。
次に、チャージポンプ２００が、端子２５５に出力電流Ioutを流し込む流し込み動作を行う場合について説明する。この場合、UP信号は、H（High）レベル信号であり、DN信号はLレベル信号である。即ち、スイッチトランジスタ２２１と２２４はオンにされ、スイッチトランジスタ２２２と２２３はオンにされる。従って、電源２０１からの電流Icpは、矢印Ｃが示す経路で、即ち電流源トランジスタ２１１、スイッチトランジスタ２２１、およびカスコードトランジスタ２３１を介して、端子２５５に供給され、出力電流Ioutとして出力される。
また、このとき、電源２０２からの電流Icpが、矢印Ｄが示す経路で出力されるので、電流源トランジスタ２１２は動作を維持することができる。
最後に、チャージポンプ２００が、端子２５５から電流を引き込む引き込み動作を行う場合について説明する。この場合、UP信号は、Lレベル信号であり、DN信号はHレベル信号である。即ち、スイッチトランジスタ２２１と２２４はオフにされ、スイッチトランジスタ２２２と２２３はオンにされる。従って、端子２５５からの電流Icpが、矢印Ｅが示す経路で、即ちカスコードトランジスタ２３２、スイッチトランジスタ２２２、および電流源トランジスタ２１２を介して、アースに出力される。
また、このとき、電源２０１からの電流Icpが、矢印Ａが示す経路で出力されるので、電流源トランジスタ２１１は動作を維持することができる。
以上のように、図８のチャージポンプ５０は、常に電流源トランジスタ２１１と２１２を介した電流の経路が設けられるカレントステアリング方式のチャージポンプであり、すべての電流源トランジスタ２１１と２１２は常に飽和領域での動作を維持しているため、チャージポンプ２００を高速で動作することができる。
また、電流源トランジスタ２１１（２１２）とカスコードトランジスタ２３１（２３２，２３３，２３４）の間にスイッチトランジスタ２２１（２２２，２２３，２２４）を配置することで、スイッチトランジスタ２２１（２２２，２２３，２２４）のカップリング容量を介して、UP信号、xUP信号、DN信号、およびxDN信号を入力するスイッチ制御回路（後述する図１３）から各状態遷移時に注入されるフィードスルー電荷によるグリッチなどの出力電流Ioutへの影響を抑制することができる。
さらに、すべての電流源トランジスタ２１１と２１２が、カスコード構成となっていることにより、電流ゼロ動作の状態から引き込み動作の状態に、または引き込み動作の状態から電流ゼロ動作の状態に遷移する際の電流源トランジスタ２１１と２１２のドレインの電圧変動を抑制し、図４で説明したブートストラップ方式のチャージポンプのようにオペアンプを用いずに、非常に簡単な構成かつ低消費電流でチャージシェア起因の出力電流Ioutのエラー成分を抑制することができる。
図９と図１０を用いて、電流ゼロ動作の状態と引き込み動作の状態の間の遷移時に生じるチャージシェアリングについて説明する。
図９と図１０は、説明の便宜上、図８のチャージポンプ２００のうちの、引き込み動作を行う部分を示したものである。
なお、図９と図１０では、寄生容量も示してある。即ち、カスコードトランジスタ２３２のソースと容量２４２の一端を接続する端子３１１と、アースの間には寄生容量３０１があり、スイッチトランジスタ２２２のドレインとゲートの間には寄生容量３０２がある。スイッチトランジスタ２２２のゲートとソースの間には寄生容量３０３があり、カスコードトランジスタ２３４のソースと容量２４４の一端を接続する端子３１２と、アースの間には寄生容量３０４がある。
また、スイッチトランジスタ２２４のドレインとゲートの間には寄生容量３０５があり、スイッチトランジスタ２２４のゲートとソースの間には、寄生容量３０６がある。また、スイッチトランジスタ２２２のソース、スイッチトランジスタ２２４のソース、および電流源トランジスタ２１２のドレインを接続する端子３１３と、アースの間には寄生容量３０７がある。
また、以下では、容量２４２の容量を、容量Caといい、容量２４４の容量を、容量Cdという。
まず最初に、図９を参照して、引き込み動作の状態から電流ゼロ動作に遷移する場合について説明する。この場合、DN信号がHレベル信号からLレベル信号に遷移し、xDN信号がLレベル信号からHレベル信号に遷移する。これにより、図１０の矢印P´1乃至U´1が示すように、フィードスルーが生じる。
即ち、図１０の矢印P´1が示すように、容量２４２を介して正方向のフィードスルーが生じ、矢印Q´1が示すように、寄生容量３０２を介して逆方向のフィードスルーが生じる。また、矢印R´1が示すように、寄生容量３０３を介して逆方向のフィードスルーが生じ、矢印S´1が示すように、容量２４４を介して逆方向のフィードスルーが生じる。さらに、矢印T´1が示すように、寄生容量３０５を介して正方向のフィードスルーが生じ、矢印U´1が示すように、寄生容量３０６を介して正方向のフィードスルーが生じる。
従って、端子３１１では、矢印P´1とQ´1が示すフィードスルーが、端子３１２では、矢印S´1とT´1が示すフィードスルーが、端子３１３では、矢印R´1とU´1が示すフィードスルーが、それぞれ互いに打ち消しあう方向に生じる。
次に、図１０を参照して、電流ゼロ動作の状態から引き込み動作の状態に遷移する場合について説明する。この場合、DN信号がLレベル信号からHレベル信号に遷移し、xDN信号がHレベル信号からLレベル信号に遷移する。これにより、図９の矢印P´1乃至U´1と逆方向の図１０の矢印P´2乃至U´2が示すように、フィードスルーが生じる。従って、図９の場合と同様に、端子３１１乃至３１３では、フィードスルーが互いに打ち消しあう方向に生じる。
次に、図１１は、理論的な端子３１１の電圧Vxと出力電流Ioutを示している。なお、図１１のＡ乃至Ｃにおいて、横軸は時刻を表している。また、図１１のＡとＢにおいて縦軸は電圧を表し、図１１のＣにおいて、縦軸は電流を表している。
図１１のＡにおいて、実線はDN信号を表し、点線はxDN信号を表している。図１１のＡに示すように、DN信号の電圧が0(DN信号がLレベル信号)であるとき、即ち電流ゼロ動作の状態であるとき、図１１のＢに示すように、端子３１１の電圧Vxは、およそ、バイアス電圧Vbcasnから、カスコードトランジスタ２３２および２３４の閾値電圧Vthnを減算した値(Vbcasn-Vthn)となり、カスコードトランジスタ２３２はカットオフしている。
この後、図１１のＡに示すように、DN信号の電圧が0からVdd（DN信号がHレベル信号）にされると、即ち電流ゼロ動作の状態から引き込み動作の状態に遷移されると、スイッチトランジスタ２２２がオンにされ、図１１のＢに示すように、電圧Vxは、およそ、バイアス電圧Vbcasnから、閾値電圧Vthnを減算し、さらに、矢印P´2が示す逆方向のフィードスルーにより引き抜かれる電荷量Qa2から、矢印Q´2が示す正方向のフィードスルーにより注入される電荷の電荷量Qb2を減算した過剰電荷ΔQ2（=Qa2-Qb2）を、容量Cxで除算した値を減算した値(Vbcasn-Vthn-ΔQ2/Cx)となる。従って、過剰電荷ΔQ2を調整、即ち、容量２４２を調整することにより、端子１３１の電圧Vxが、図７に示した従来の場合のように、瞬間的に、バイアス電圧Vbcasnから閾値電圧Vthnを減算した値を超えることを抑制し、電圧Vxが電圧Vxonになるまでの時間、即ち電流ゼロ動作の状態から引き込み動作の状態への遷移時間τ1を短縮させることができる。
また、電圧Vxは過剰電荷ΔQ2により変動するので、電圧Vxが、即座に、電流Icpを流すための電圧Vxonに達するように、容量２４２を調整することにより、遷移時間τ1をさらに短縮させることができる。
さらに、この後、図１１のＡに示すように、DN信号の電圧がVddから0にされる、即ち引き込み動作の状態から電流ゼロ動作の状態に遷移されると、図１１のＢに示すように、電圧Vxは、およそ、バイアス電圧Vbcasnから、閾値電圧Vthnを減算し、さらに、矢印P´1が示す正方向のフィードスルーにより注入される電荷量Qa1から、矢印Q´1が示す逆方向のフィードスルーにより引き抜かれる電荷の電荷量Qb1を減算した過剰電荷ΔQ1（=Qa1-Qb1）を、容量Cxで除算した値を加算した値(Vbcasn-Vthn+(Qa1-Qb1)/Cx)となる。従って、過剰電荷ΔQ1を調整、即ち、容量２４２を調整することにより、端子１３１の電圧Vxが、図７に示した従来の場合のように、瞬間的に、電圧Vxonを下回ることを抑制し、引き込み動作の状態から電流ゼロ動作の状態への遷移時間τ2を短縮させることができる。
また、電流ゼロ動作の状態から引き込み動作の状態への遷移の場合と同様に、電圧Vxは過剰電荷ΔQ1により変動するので、電圧Vxが、即座に、バイアス電圧Vbcasnから閾値電圧Vthnを減算した値（Vbcasn-Vthn）に達するように、容量２４２を調整することにより、遷移時間τ2をさらに短縮させることができる。
電圧Vxが、バイアス電圧Vbcasnから閾値電圧Vthnを減算した値（Vbcasn-Vthn）に達した場合、カスコードトランジスタ２３２はカットオフ状態になる。
以上のように、チャージポンプ２００では、AC的に電荷の注入と放出が可能な容量２４２（２４４）が、カスコードトランジスタ２３２（２３４）と、スイッチトランジスタ２２２（２２４）の間に設けられ、その容量２４２（２４４）には、スイッチトランジスタ２２２（２２４）に入力されるDN（xDN）信号の反転信号であるxDN（DN）信号が入力されるので、端子３１３だけでなく、端子３１１（３１２）におけるフィードスルーも相殺することができる。その結果、フィードスルーによるグリッチを完全に防止することができる。
また、過剰電荷ΔQ1またはΔQ2を利用して、電圧Vxを積極的に変動させることにより、遷移時間τ1とτ2を短縮することができる。その結果、動作速度の高速化が可能となり、端子２５５を介して出力電流Ioutを出力する出力先とのチャージシェアを低減することができるため、出力電流Ioutのエラー成分をより低減することができる。
よって、チャージポンプ２００では、オペアンプなどの複雑な回路を用いずに簡単な回路構成で、高速で電流ゼロ動作と引き込み動作を行い、グリッチが低い出力電流Ioutを端子２５５から引き込むことが可能となる。即ち、エラー成分が小さく、より理想に近い電流制御を実現することができる。
図１２は、実際の回路シミュレーションにより得られた端子３１１の電圧Vx、端子３１３の電圧Vy、および出力電流Ioutを示している。
なお、図１２では、端子２５５から引き込まれる出力電流Ioutの値を負の値とし、端子２５５に流し込まれる出力電流Ioutの値を正の値としている。また、図１２のＡ乃至Ｃにおいて、横軸は時刻を表している。さらに、図１２のＡとＢにおいて縦軸は電圧を表し、図１２のＣにおいて、縦軸は電流を表している。また、図１２において、時刻約80n秒に、チャージポンプ５０（図３）と２００（図８）の状態が、電流ゼロ動作の状態から引き込み動作の状態に遷移され、時刻約85.1n秒に、チャージポンプ５０と２００の状態が、引き込み動作の状態から電流ゼロ動作の状態に遷移される。
図１２のＡにおいて、波形３３１は、図３のチャージポンプ５０における端子１３１（図５）の電圧Vxの波形であり、波形３３２は、図８のチャージポンプ２００における端子３１１（図９）の電圧Vxの波形である。波形３３１が示すように、電流ゼロ動作の状態から引き込み動作の状態への遷移時に、端子１３１の電圧Vxは、瞬間的に上昇し、その後緩やかに下降して所望の値となるが、波形３３２が示すように、端子３１１の電圧Vxは、即座に下降して所望の値となる。
また、波形３３１が示すように、引き込み動作の状態から電流ゼロ動作の状態への遷移時に、端子１３１の電圧Vxは、瞬間的に下降し、その後緩やかに上昇して所望の値となるが、波形３３２が示すように、端子３１１の電圧Vxは、即座に上昇して所望の値となる。
図１２のＢにおいて、波形３３３は、チャージポンプ５０における端子１３２の電圧Vyの波形であり、波形３３４は、チャージポンプ２００における端子３１３の電圧Vyの波形である。波形３３３が示すように、電流ゼロ動作の状態から引き込み動作の状態への遷移時に、端子１３２の電圧Vyは、瞬間的に上昇し、その後緩やかに下降して所望の値となるが、波形３３４が示すように、端子３１３の電圧Vyは、即座に下降して所望の値となる。
また、波形３３３が示すように、引き込み動作の状態から電流ゼロ動作の状態への遷移時に、端子１３２の電圧Vyは、瞬間的に下降して上昇し、その後緩やかに下降し、所望の値となるが、波形３３４が示すように、端子３１３の電圧Vyは、即座に上昇して所望の値となる。
図１２のＣにおいて、波形３３５は、チャージポンプ５０における出力電流Ioutの波形であり、波形３３６は、チャージポンプ２００における出力電流Ioutの波形である。波形３３５が示すように、電流ゼロ動作の状態から引き込み動作の状態への遷移時に、チャージポンプ５０の出力電流Ioutは、緩やかに下降して所望の値となるが、波形３３６が示すように、チャージポンプ２００の出力電流Ioutは、即座に下降して所望の値となる。
また、波形３３５が示すように、引き込み動作の状態から電流ゼロ動作の状態への遷移時に、チャージポンプ５０の出力電流Ioutは、瞬間的に下降して、その後緩やかに上昇して所望の値となるが、波形３３６が示すように、チャージポンプ３３６の出力電流Ioutは、即座に上昇して所望の値となる。
以上のように、実際の実験においても、チャージポンプ２００では、従来のチャージポンプ５０に比べて、高速で電流ゼロ動作と引き込み動作を行い、グリッチが低い出力電流Ioutを端子２５５から引き込むことが可能となる。
図９乃至図１１では、電流ゼロ動作の状態と引き込み動作の状態の間の遷移時について説明したが、電流ゼロ動作の状態と流し込み動作の状態の間の遷移時についても同様である。即ち、図８で示したように、チャージポンプ２００では、AC的に電荷の注入と放出が可能な容量２４１（２４３）が、カスコードトランジスタ２３１（２３３）と、スイッチトランジスタ２２１（２２３）の間に設けられ、その容量２４１（２４３）には、スイッチトランジスタ２２１（２２３）に入力されるxUP（UP）信号の反転信号であるUP（xUP）信号が入力される。その結果、チャージポンプ２００では、高速で電流ゼロ動作と流し込み動作を行い、グリッチが低い出力電流Ioutを端子２５５に流し込むことが可能となる。
なお、図８のチャージポンプ２００には、引き込み動作を行う回路（電源２０２、電流源トランジスタ２１２、スイッチトランジスタ２２２および２２４、カスコードトランジスタ２３２および２３４、容量２４２および２４４、並びに端子２５５）と、流し込み動作を行う回路（電流源トランジスタ２１１、スイッチトランジスタ２２１および２２３、カスコードトランジスタ２３１および２３３、容量２４１および２４３、並びに端子２５５）の両方が設けられたが、いずれか一方だけが設けられるようにしてもよい。
また、図８のチャージポンプ２００では、矢印ＣおよびＥが示す出力電流の経路と、矢印ＢおよびＤが示す出力電流を流さない場合の電流の経路の両方に容量２４１乃至２４４が設けられたが、矢印ＣおよびＥが示す出力電流の経路の少なくとも一方に容量が設けられれば、容量が１つも設けられない場合に比べて、高速動作と出力電流のグリッチの低下を実現することができる。
次に、図１３は、DN信号とxDN信号を生成するスイッチ制御回路の構成例を示している。
図１３のスイッチ制御回路３５０は、入力端子３５１、NOTゲート３５２乃至３５９、並びに出力端子３６０および３６１により構成され、１相のInput信号からタイミングやスルーレートなどのマッチングがとれたDN信号とxDN信号を生成する。このようなスイッチ制御回路については、例えば、T. Toifl, C. Menolfi, P. Buchmann, M. Kossel, T. Morf, R. Reutemann, M. Ruegg, M. L. Schmatz, J. Weiss, “A 0.94-ps-RMS-jitter 0.016-mm/sup 2/ 2.5-GHz multiphase generator PLL with 360/spl deg/ digitally programmable phase shift for 10-Gb/s serial links,” Solid-State Circuits, IEEE Journal of Volume 40, Issue 12, Dec. 2005 pp2700 2712に記載されている。
入力端子３５１は、NOTゲート３５２の入力端子に接続し、NOTゲート３５２の出力端子は、NOTゲート３５３と３５８の入力端子に接続する。NOTゲート３５３の出力端子は、NOTゲート３５４の入力端子に接続し、NOTゲート３５４の出力端子は、NOTゲート３５５の出力端子、NOTゲート３５６の入力端子、および、NOTゲート３５７の入力端子に接続する。NOTゲート３５５の入力端子は、NOTゲート３５６の出力端子、NOTゲート３５８の出力端子、およびNOTゲート３５９の入力端子に接続する。NOTゲート３５７の出力端子は、出力端子３６０に接続し、NOTゲート３５９の出力端子は、出力端子３６１に接続する。
入力端子３５１に入力されるInput信号は、NOTゲート３５２の入力端子に入力される。NOTゲート３５２乃至３５９は、入力端子から入力される信号を反転して、出力端子から出力する。例えば、NOTゲート３５２は、入力端子３５１から入力されるInput信号を反転し、その結果得られるxInput信号を出力端子から出力する。このように、NOTゲート３５２乃至３５９が、それぞれ、入力端子から入力される信号を反転することにより、出力端子３６０からInput信号をDN信号として出力すると同時に、出力端子３６１からxInput信号をxDN信号として出力する。
出力端子３６０から出力されるDN信号は、図８の端子２５８と２６２に入力され、出力端子３６１から出力されるxDN信号は、図８の端子２５７と２６３に入力される。
以上のように、DN信号とxDN信号のタイミングやスルーレートなどのマッチングをとることにより、出力電流Ioutのグリッチを低くすることができる。
なお、説明は省略するが、UP信号とxUP信号を生成するスイッチ制御回路も、図１３のスイッチ制御回路３５０と同様に構成される。
図１４は、本発明を適用したチャージポンプの第２の実施の形態の構成例を示す図である。
図１４のチャージポンプ４００では、図８のチャージポンプ２００の容量２４１乃至２４４の代わりに、容量接続トランジスタ４１１乃至４１４が設けられている。なお、容量接続トランジスタ４１１と４１２は、pMOSトランジスタのソースとドレインを接続することにより構成され、容量接続トランジスタ４１３と４１４は、nMOSトランジスタのソースとドレインを接続することにより構成される。
容量接続トランジスタ４１１乃至４１４は、容量２４１乃至２４４と同様に、AC的に電荷の注入と放出が可能なものであり、チャージポンプ４００は、チャージポンプ２００と同様の動作を行い、同様の効果を得ることができる。
図１５は、本発明を適用したチャージポンプの第３の実施の形態の構成例を示す図である。
図１５のチャージポンプ５００は、電源２０１および２０２、電流源トランジスタ２１１および２１２、スイッチトランジスタ２２１乃至２２４、カスコードトランジスタ２３１乃至２３４、端子２５１乃至２６３、容量接続トランジスタ４１１乃至４１４、スイッチトランジスタ５０１および５０２、カスコードトランジスタ５１１および５１２、容量接続トランジスタ５２１および５２２、並びに端子５３１乃至５３５により構成される。なお、図８や図１４と同一のものには同一の符号を付してあり、説明は繰り返しになるので省略する。
図１５のチャージポンプ５００は、図１４のチャージポンプ４００に、図１５の矢印Ｎが表す電流の経路が追加されたものである。具体的には、電流源トランジスタ２１１のドレインに、新たにpMOSトランジスタであるスイッチトランジスタ５０１のソースが接続され、スイッチトランジスタ５０１のゲートには、xB信号が入力される端子５３１が接続される。スイッチトランジスタ５０１のドレインは、pMOSトランジスタにより構成される容量接続トランジスタ５２１のソースに接続し、容量接続トランジスタ５２１のゲートは、B信号が入力される端子５３２に接続する。
容量接続トランジスタ５２１のドレインは、pMOSトランジスタであるカスコードトランジスタ５１１のソースに接続し、カスコードトランジスタ５１１のゲートは、端子２５４に接続する。カスコードトランジスタ５１１のソースドレインは、端子５３３と、nMOSトランジスタであるカスコードトランジスタ５１２のドレインに接続し、カスコードトランジスタ５１２のゲートは端子２５６に接続する。カスコードトランジスタ５１２のソースは、nMOSトランジスタにより構成される容量接続トランジスタ５２２のドレインに接続し、容量接続トランジスタ５２２のゲートは、xB信号が入力される端子５３４に接続する。
容量接続トランジスタ５２２のソースは、nMOSトランジスタであるスイッチトランジスタ５０２のドレインに接続し、ゲートは、B信号が入力される端子５３５に接続する。スイッチトランジスタ５０２のソースは、電流源トランジスタ２１２のドレインに接続する。
B信号がHレベル信号である場合、電源２０１からの電流Icpは、図１５の矢印Ｎが示す経路で、即ち電流源トランジスタ２１１、スイッチトランジスタ５０１、容量接続トランジスタ５２１、カスコードトランジスタ５１１、カスコードトランジスタ５１２、容量接続トランジスタ５２２、スイッチトランジスタ５０２、および電流源トランジスタ２１２を介して、アースに流れる。
なお、図１５のチャージポンプ５００では、端子２５２にxA信号が、端子２５３にA信号が、端子２５７にxD信号が、端子２５８にD信号が、それぞれ入力される。また、端子２６０にxC信号が、端子２６１にC信号が、端子２６２にxE信号が、端子２６３にE信号が、それぞれ入力される。
次に、図１６を参照して、A信号乃至E信号と、UP信号およびDN信号の関係について説明する。
図１６の表では、上から１行目の各欄に各信号の名前が記述され、上から２行目以降の各欄に各信号のレベルが記述されている。なお、図１６では、Hレベル信号を「1」で表し、Lレベル信号を「0」で表す。
上から２行目に示すように、UP信号とDN信号がLレベル信号である場合、即ち、電流ゼロ動作を行う場合、B信号がHレベル信号となり、それ以外の信号がLレベル信号となる。従って、電源２０１からの電流Icpは、図１５の矢印Ｎが示す経路で流れる。このように、UP信号とDN信号がLレベル信号である場合、チャージポンプ５００を流れる電流は、１倍の電流Icpとなるため、チャージポンプ５００では、図３の矢印ＡとＤが示す経路で2倍の電流Icpが流れるチャージポンプ５０や図８の矢印ＢとＤが示す経路で2倍の電流Icpが流れるチャージポンプ２００に比べて、消費電流を削減することができる。
また、上から３行目に示すように、UP信号がLレベル信号であり、DN信号がHレベル信号である場合、即ち引き込み動作を行う場合、C信号とD信号がHレベル信号となり、それ以外の信号がLレベル信号となる。従って、電源２０１からの電流Icpが、図１５の矢印Ｂが表す経路で流れ、端子２５５から出力電流Ioutとして引き込まれた電流Icpが、図１５の矢印Ｅが表す経路で流れる。
さらに、上から４行目に示すように、UP信号がHレベル信号であり、DN信号がLレベル信号である場合、即ち流し込み動作を行う場合、A信号とE信号がHレベル信号となり、それ以外の信号がLレベル信号となる。従って、電源２０１からの電流Icpが、図１５の矢印Ｃが表す経路で、出力電流Ioutとして端子２５５に流し込まれ、電源２０２からの電流Icpが、図１５の矢印Ｄが表す経路で流れる。
また、上から５行目に示すように、UP信号とDN信号がHレベル信号である場合、即ち電流ゼロ動作を行う場合、A信号とD信号がHレベル信号となり、それ以外の信号がLレベル信号となる。従って、電源２０１からの電流Icpが、図１５の矢印Ｃが表す経路で、出力電流Ioutとして端子２５５に流し込まれるとともに、端子２５５から出力電流Ioutとして引き込まれる電流Icpが、図１５の矢印Ｅが表す経路で流れる。即ち、端子２５５から出力電流Ioutは流れない。
次に、図１７は、A信号乃至E信号とxA信号乃至xE信号を生成するスイッチング制御回路の構成例を示している。
図１７のスイッチング制御回路６００は、NOTゲート６０１，６０２，６０７、および６０８、NORゲート６０３，６０５、および６０９、並びにNANDゲート６０４，６０６、および６１０により構成され、入力されるUP信号およびDN信号、並びに、その反転信号である、xUP信号およびxDN信号から、図１６に示した関係のA信号乃至E信号と、その反転信号であるxA信号乃至xE信号を生成する。
NOTゲート６０１の入力端子には、xUP信号が入力され、NOTゲート６０１は、そのxUP信号を反転し、その結果得られるUP信号をA信号として、出力端子から出力する。NOTゲート６０２の入力端子には、UP信号が入力され、NOTゲート６０２は、そのUP信号を反転し、その結果得られるxUP信号をxA信号として、出力端子から出力する。従って、NOTゲート６０２の出力端子から出力されるxA信号は、NOTゲート６０１の出力端子から出力されるA信号を反転した信号となる。
NORゲート６０３の２つの入力端子には、UP信号とDN信号が入力され、NORゲート６０３は、UP信号とDN信号の論理和の反転信号をB信号として、出力端子から出力する。NANDゲート６０４の２つの入力端子には、UP信号を反転したxUP信号と、DN信号を反転したxDN信号の論理積の反転信号をxB信号として、出力端子から出力する。従って、NANDゲート６０４の出力端子から出力されるxB信号は、NORゲート６０３の出力端子から出力されるB信号を反転した信号となる。
NORゲート６０５の２つの入力端子には、UP信号とxDN信号が入力され、NORゲート６０５は、UP信号とxDN信号の論理和の反転信号をC信号として、出力端子から出力する。NANDゲート６０６の２つの入力端子には、UP信号を反転したxUP信号と、xDN信号を反転したDN信号の論理積の反転信号をxC信号として、出力端子から出力する。従って、NANDゲート６０６の出力端子から出力されるxC信号は、NORゲート６０５の出力端子から出力されるC信号を反転した信号となる。
NOTゲート６０７の入力端子には、xDN信号が入力され、NOTゲート６０７は、そのxDN信号を反転して得られるDN信号をD信号として、出力端子から出力する。NOTゲート６０８の入力端子には、DN信号が入力され、NOTゲート６０８は、そのDN信号を反転して得られるxDN信号をxD信号として、出力端子から出力する。従って、NOTゲート６０８の出力端子から出力されるxD信号は、NOTゲート６０７の出力端子から出力されるD信号を反転した信号となる。
NORゲート６０９の２つの入力端子には、xUP信号とDN信号が入力され、NORゲート６０９は、xUP信号とDN信号の論理和の反転信号をE信号として、出力端子から出力する。NANDゲート６１０の２つの入力端子には、xUP信号を反転したUP信号と、DN信号を反転したxDN信号の論理積の反転信号をxE信号として、出力端子から出力する。従って、NANDゲート６１０の出力端子から出力されるxE信号は、NORゲート６０９の出力端子から出力されるE信号を反転した信号となる。
なお、上述したチャージポンプ２００，４００，または５００は、D/Aコンバータの電流源として用いることもできる。
図１８は、複数のチャージポンプ２００を電流源として用いたD/Aコンバータの電流源の構成例を示している。
図１８の電流源６１５は、D/Aコンバータに入力されるデータのビット数であるn個のチャージポンプ２００を並列に接続することにより構成される。
具体的には、電流源６１５は、チャージポンプ６２０−１乃至６２０−ｎ、端子６２１−１乃至６２１−ｎ、端子６２２−１乃至６２２−ｎ、端子６２３−１乃至６２３−ｎ、端子６２４−１乃至６２４−ｎ、および端子６３１乃至６３５により構成される。
チャージポンプ６２０−１乃至６２０−ｎは、それぞれ、チャージポンプ２００の端子２５１乃至２６３を除いた回路により構成される。チャージポンプ６２０−１乃至６２０−ｎには、それぞれ、D/Aコンバータに入力されるデータの各ビットが割り当てられており、チャージポンプ６２０−１乃至６２０−ｎの出力電流は、それぞれ、チャージポンプ６２０−１の出力電流の1倍、2倍、4倍、・・・N（=2n-1）倍となっている。
なお、以下では、チャージポンプ６２０−１乃至６２０−ｎのそれぞれを特に区別する必要がない場合、それらをまとめてチャージポンプ６２０という。
また、端子６２１−１乃至６２１−ｎは、各チャージポンプ６２０の端子２５３および２６０を共通化したものであり、端子６２２−１乃至６２２−ｎは、各チャージポンプ６２０の端子２５２および２６１を共通化したものである。端子６２３−１乃至６２３−ｎは、各チャージポンプ６２０の端子２５８および２６２を共通化したものであり、端子６２４−１乃至６２４−ｎは、各チャージポンプ６２０の端子２５７および２６３を共通化したものである。
なお、以下では、端末６２１−１乃至６２１−ｎのそれぞれを特に区別する必要がない場合、それらをまとめて端末６２１という。また、同様に、端末６２２−１乃至６２２−ｎを端末６２２といい、端末６２３−１乃至６２３−ｎを端末６２３といい、端子６２４−１乃至６２４−ｎを端末６２４という。
電流源６１５には、D/Aコンバータの制御回路（図示せず）から、D/A変換の対象となるデータの各ビットの値に対応するUP1乃至UPn信号とDN1乃至DNn信号、それらを反転したxUP1乃至xUPn信号とxDN1乃至xDNn信号が入力される。
そして、チャージポンプ６２０の端末６２１には、UP1乃至UPn信号のうち、そのチャージポンプ６２０に割り当てられたビットに対応するものが供給され、端末６２２には、xUP1乃至xUPn信号のうち、そのチャージポンプ６２０に割り当てられたビットに対応するものが供給される。また、チャージポンプ６２０の端末６２３には、DN1乃至DNn信号のうち、そのチャージポンプ６２０に割り当てられたビットに対応するものが供給され、端末６２４には、xDN1乃至xDNn信号のうち、そのチャージポンプ６２０に割り当てられたビットに対応するものが供給される。
端子６３１乃至６３４は、各チャージポンプ６２０の端子２５１，２５４，２５６，２５９をそれぞれ共通化したものであり、端子６３１乃至６３４には、D/Aコンバータのバイアス回路（図示せず）から、バイアス電圧Vbsp，Vbcasp,Vbcasn,Vbsnがそれぞれ入力される。
端子６３５は、各チャージポンプ６２０の端子２５５を共通化したものである。従って、端子６３５の出力電流Ioutは、すべてのチャージポンプ６２０の出力電流を合わせたものとなる。ここで、上述したように、各ビットの値に対応するDN信号とUP信号により出力が制御される各チャージポンプ６２０の出力電流は、それぞれ異なっているので、その出力電流の合計である、端子６３５の出力電流Ioutは、D/A変換の対象となるデータに対応するアナログ信号となる。
なお、以上では、引き込み動作と流し込み動作の両方を行うチャージポンプ２００，４００、および５００について説明したが、チャージポンプ２００や４００のうちの引き込み動作を行う回路、または、流し込み動作を行う回路のいずれか一方の回路だけでも使用可能である。
例えば、図８に示したチャージポンプ２００の流し込み動作を行う回路だけが使用される場合について、以下に説明する。
図１９は、チャージポンプ２００の流し込み動作を行う回路が使用されたデジタルPLLの構成例を示している。なお、このデジタルPLLの構成については、例えば、Fahim, A.M.“A compact, low-power low-jitter digital PLL，”Solid-State Circuits Conference, 2003. ESSCIRC '03. Proceedings of the 29th European 16-18 Sept. 2003 Page(s):101 104に記載されている。
図１９のデジタルPLL７００は、位相比較部７０１、ループフィルタ部７０２、IDAC７０３、ICO（電流制御発振器）７０４、および分周器７０５により構成される。
位相比較部７０１は、PFD部７１１、シフト部７１２、およびロジック７１３により構成される。PFD部７１１は、1ビットのコンパレータとロジック（いずれも図示せず）で構成される。PFD部７１１は、所定の周波数のクロック信号であるFin信号と、分周器７０５から入力されるpllout信号をN分周した信号の、周波数および位相の比較を、IDAC７０３のMSB（Most Significant Bit）からLSB（Least Significant Bit）までの各ビットに対して二分探索的に繰り返し行う。例えば、IDAC７０３のビット数がnである場合、PFD部７１１は、そのビット数であるn回分、周波数および位相の比較を行う。
そして、PFD部７１１は、各ビットの位相周波数誤差の大小を表す符号であるINC信号またはDEC信号を、位相周波数誤差情報としてシフト部７１２に出力する。
具体的には、PFD部７１１は、IDAC７０３の各ビットに対応する電流源セル(後述する)を動作させたときの位相周波数変動値の1/2を閾値として、位相周波数誤差の符号を判定し、INC信号またはDEC信号を、位相周波数誤差情報としてシフト部７１２に供給する。
シフト部７１２は、ロジック７１３の制御により、PFD部７１１から供給される、IDAC７０３の各ビットに対応する位相周波数誤差情報を、MSBに対応するものからLSBに対応するものまで、二分探索的にシフトさせる。
ロジック７１３は、シフト部７１２が位相周波数誤差情報を二分探索的にシフトさせるように、シフト部７１２を制御する。
ループフィルタ部７０２は、加算器７２１、係数乗算部７２２、係数乗算部７２３、および加算部７２４から構成され、シフト部７１２から供給されるデジタル信号をフィルタ処理する。
加算器７２１は、シフト部７１２から供給されるデジタル信号と、前回出力したデジタル信号を用いて、シフト部７１２から供給されるデジタル信号を加算する。そして、加算器７２１は、加算後のデジタル信号を係数乗算部７２２に供給するとともに、入力としてフィードバックする。係数乗算部７２２は、加算器７２１から供給される加算後のデジタル信号に対して、予め記憶している所定の係数Ｋ1を乗算し、その結果得られるデジタル信号を加算部７２４に供給する。即ち、加算器７２１と係数乗算部７２２を通る経路は、一般的なループフィルタの容量に対応し、係数Ｋ1によってループ定数を調節することができる。
係数乗算部７２３は、シフト部７１２から供給されるデジタル信号に対して、予め記憶している所定の係数Ｋ2を乗算し、その結果得られるデジタル信号を加算部７２４に供給する。加算部７２４は、係数乗算部７２２および７２３から供給されるデジタル信号を加算し、その結果得られるデジタル信号をIDAC７０３に供給する。即ち、係数乗算部７２３を通る経路は、一般的なPLLのループフィルタの抵抗に対応し、係数Ｋ2によってループ定数を調節することができる。
IDAC７０３は、図８のチャージポンプ２００の流し込み動作を行う回路からなる電流源セル(後述する)により構成される。IDAC７０３は、ループフィルタ部７０２の加算部７２４から出力されるデジタル信号をアナログ電流に変換し、ICO７０４に出力する。
このように、図１９のデジタルPLL７００では、IDAC７０３が、図８のチャージポンプ２００の流し込み動作を行う回路からなる電流源セルにより構成されるので、ICO７０４に出力するアナログ電流を低グリッチにすることができる。
ところで、ICO７０４に出力されるアナログ電流がグリッチを持つということは、ICO７０４から出力されるpllout信号の周波数が瞬間的に変化することを意味し、グリッチにより、pllout信号のジッタの増加、さらにはロックが外れてしまうという問題が発生する。従って、図１９のデジタルPLL７００では、ICO７０４に出力されるアナログ電流を低グリッチにすることにより、この問題の発生を抑制することができる。
ICO７０４は、IDAC７０３から供給されるアナログ電流に応じた発振周波数のクロック信号であるpllout信号を外部に出力するとともに、分周器７０５に出力する。分周器７０５は、ICO７０４から供給されるpllout信号をN分周し、N分周後のpllout信号を位相比較部７０１のPFD部７１１にフィードバックする。以上にようにして、ループが構成され、デジタルPLL７００は、pllout信号をFin信号に同期した信号にする。
図２０は、図１９のIDAC７０３の詳細構成例を示している。
図２０のIDAC７０３は、上位ビット処理部８０１と、下位ビット処理部８０２により構成される。なお、図２０では、ループフィルタ部７０２の加算部７２４（図１９）から出力されるデジタル信号のビット数が10ビットであるものとする。
上位ビット処理部８０１には、加算部７２４から出力される10ビットのデジタル信号のうちの、上位6ビットのデジタル信号が入力される。上位ビット処理部８０１は、各ビットが割り当てられた６個の電流源セル８１１−１乃至８１１−６が並列に接続されることにより構成される。６個の電流源セル８１１−１乃至８１１−６は、それぞれ、図８のチャージポンプ２００の流し込み動作を行う回路からなり、割り当てられたビットのデジタル信号に応じて、出力電流を出力する。
下位ビット処理部８０２には、加算部７２４から出力される10ビットのデジタル信号のうちの、下位4ビットのデジタル信号が入力される。下位ビット処理部８０２は、各ビットが割り当てられた４個の電流源セル８２１−１乃至８２１−４が並列に接続されることにより構成される。４個の電流源セル８２１−１乃至８２１−４は、それぞれ、図８のチャージポンプ２００の流し込み動作を行う回路からなり、割り当てられたビットのデジタル信号に応じて、出力電流を出力する。
上位ビット処理部８０１の６個の電流源セル８１１−１乃至８１１−６のそれぞれから出力される出力電流と、下位ビット処理部８０２の４個の電流源セル８２１−１乃至８２１−４のそれぞれから出力される出力電流は合わせられ、ICO７０４（図１９）に出力される。
図２１は、図２０の電流源セル８１１−１の詳細構成例を示している。
なお、図８と同一のものには同一の符号を付してある。
図２１に示すように、電流源セル８１１−１は、図８のチャージポンプ２００のうちの、流し込み動作を行う、電源２０１、電流源トランジスタ２１１、スイッチングトランジスタ２２１および２２３、カスコードトランジスタ２３１および２３３、容量２４１および２４３、並びに、端子２５１乃至２５５、２６０、および２６１により構成される回路である。
なお、図示は省略するが、図２０の他の電流源セル８１１−２乃至８１１−６および８２１−１乃至８２１−４も、電流源セル８１１−１と同様に構成される。
また、図１９では、IDAC７０３を構成する各電流源セルが、図８のチャージポンプ２００の流し込み動作を行う回路により構成されたが、引き込み動作を行う回路により構成されるようにしてもよい。この場合、流し込み動作を行う回路を用いる場合とは、ICO７０４において発振周波数を変化させるためのアナログ電流の向きを変更させる必要がある。従って、引き込み動作を行う回路を用いる場合、例えば、ICO７０４を構成するトランジスタが、pMOSトランジスタまたはnMOSトランジスタのうちのいずれか一方から他方に変更される。
図２２は、図１９のIDAC７０３を構成する各電流源セルが図８のチャージポンプ２００の引き込み動作を行う回路により構成される場合の、１つの電流源セルの構成を示している。
図２２に示すように、電流源セル８５０は、図８のチャージポンプ２００のうちの、引き込み動作を行う、電源２０２、電流源トランジスタ２１２、スイッチングトランジスタ２２２および２２４、カスコードトランジスタ２３２および２３４、容量２４２および２４４、並びに、端子２５５乃至２５９、２６２、および２６３により構成される回路である。
なお、上述した説明では、IDAC７０３を構成する各電流源セルは、図８のチャージポンプ２００のうちの、流し込み動作を行う回路または引き込み動作を行う回路のいずれか一方により構成されたが、勿論、図１４のチャージポンプ４００のうちの、流し込み動作を行う回路または引き込み動作を行う回路のいずれか一方により構成されるようにしてもよい。
さらに、上述した説明では、チャージポンプ２００，４００、および５００のカスコードトランジスタ２３３のドレインは接地され、カスコードトランジスタ２３４のドレインは電源２０２に接続されるようにしたが、カスコードトランジスタ２３３と２３４のドレインは、端子２５５の電位と同一の電位に接続されるようにすることもできる。この場合、端子２５５と、電流源トランジスタ２１１および２１２のドレインの電位を確実に同一にすることができるので、チャージシェアによる出力電流のエラー成分を、より確実に改善することができる。
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来のチャージポンプを用いたPLL回路の構成の一例を示す図である。 従来のPLLクロック再生回路の構成の一例を示す図である。 従来のチャージポンプの構成の一例を示す図である。 従来のブートストラップ方式のチャージポンプの構成の一例を示す図である。 従来のチャージポンプのデメリットを説明する図である。 従来のチャージポンプのデメリットを説明する他の図である。 電圧Vxと出力電流Ioutを示すグラフである。 本発明を適用したチャージポンプの第１の実施の形態の構成例を示す図である。 フィードスルーについて説明する図である。 フィードスルーについて説明する他の図である。 理論的な電圧Vxと出力電流Ioutを示すグラフである。 実際の回路シミュレーションにより得られた電圧Vx、電圧Vy、および出力電流Ioutを示すグラフである。 DN信号とxDN信号を生成するスイッチ制御回路の構成例を示す図である。 本発明を適用したチャージポンプの第２の実施の形態の構成例を示す図である。 本発明を適用したチャージポンプの第３の実施の形態の構成例を示す図である。 A信号乃至E信号と、UP信号およびDN信号の関係について説明する図である。 A信号乃至E信号とxA信号乃至xE信号を生成するスイッチング制御回路の構成例を示す図である。 D/Aコンバータの電流源の構成例を示す図である。 デジタルPLLの構成例を示す図である。 図１９のIDACの詳細構成例を示す図である。 図２０の電流源セルの詳細構成例を示す図である。 引き込み動作を行う回路により構成される電流源セルの構成例を示す図である。
符号の説明
２００ チャージポンプ， ２１１，２１２ 電流源トランジスタ， ２２１，２２２ スイッチトランジスタ， ２３１，２３２ カスコードトランジスタ， ２４１，２４２ 容量， ２５５ 端子， ６１５ 電流源， ６２０−１乃至６２０−ｎ チャージポンプ， ６３５ 端子， ８１１−１乃至８１１−６，８２１−１乃至８２１−４，８５０ 電流源セル

Claims (11)

  1. 出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、
    前記流し込み側電流源トランジスタと前記出力端子の間に接続され、流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、
    前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される第１の流し込み側カスコードトランジスタと、
    前記第１の流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の流し込み側電荷注入放出手段と、
    前記流し込み側電流源トランジスタと所定の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路と
    を備え、
    前記流し込み側電流供給経路は、
    前記流し込み側制御信号の反転信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ
    を備える
    電流制御回路。
  2. 前記流し込み側電流供給経路は、
    前記第２の流し込み側スイッチトランジスタと前記所定の電位との間に接続される第２の流し込み側カスコードトランジスタと、
    前記第２の流し込み側カスコードトランジスタと、前記第２の流し込み側スイッチトランジスタとの間に接続され、前記流し込み側制御信号に応じて、交流的に電荷を注入または放出する第２の流し込み側電荷注入放出手段と
    をさらに備える
    請求項１に記載の電流制御回路。
  3. 出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、
    前記引き込み側電流源トランジスタと前記出力端子の間に接続され、引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、
    前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される第１の引き込み側カスコードトランジスタと、
    前記第１の引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の引き込み側電荷注入放出手段と、
    前記引き込み側電流源トランジスタと所定の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路と
    を備え、
    前記引き込み側電流供給経路は、
    前記引き込み側制御信号の反転信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ
    を備える
    電流制御回路。
  4. 前記引き込み側電流供給経路は、
    前記第２の引き込み側スイッチトランジスタと前記所定の電位との間に接続される第２の引き込み側カスコードトランジスタと、
    前記第２の引き込み側カスコードトランジスタと、前記第２の引き込み側スイッチトランジスタとの間に接続され、前記引き込み側制御信号に応じて、交流的に電荷を注入または放出する第２の引き込み側電荷注入放出手段と
    をさらに備える
    請求項３に記載の電流制御回路。
  5. 出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、
    前記流し込み側電流源トランジスタと前記出力端子との間に接続され、第１の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、
    前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される第１の流し込み側カスコードトランジスタと、
    前記第１の流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の流し込み側電荷注入放出手段と、
    前記流し込み側電流源トランジスタと第１の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路と、
    前記出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、
    前記引き込み側電流源トランジスタと前記出力端子の間に接続され、第１の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、
    前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される第１の引き込み側カスコードトランジスタと、
    前記第１の引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記第１の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の引き込み側電荷注入放出手段と、
    前記引き込み側電流源トランジスタと第２の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路と
    を備え、
    前記流し込み側電流供給経路は、
    前記第２の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ
    を備え、
    前記引き込み側電流供給経路は、
    前記第２の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ
    を備える
    電流制御回路。
  6. 前記流し込み側電流供給経路は、
    前記第２の流し込み側スイッチトランジスタと前記第１の電位との間に接続される第２の流し込み側カスコードトランジスタと、
    前記第２の流し込み側カスコードトランジスタと、前記第２の流し込み側スイッチトランジスタとの間に接続され、前記第２の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第２の流し込み側電荷注入放出手段と
    を備え、
    前記引き込み側電流供給経路は、
    前記第２の引き込み側スイッチトランジスタと前記第２の電位との間に接続される第２の引き込み側カスコードトランジスタと、
    前記第２の引き込み側カスコードトランジスタと、前記第２の引き込み側スイッチトランジスタとの間に接続され、前記第２の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する第２の引き込み側電荷注入放出手段と
    を備える
    請求項５に記載の電流制御回路。
  7. 前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さず、かつ、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタと前記引き込み側電流源トランジスタに電流を供給する共通電流供給経路
    をさらに備える
    請求項５に記載の電流制御回路。
  8. 前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さず、かつ、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタと前記引き込み側電流源トランジスタに電流を供給する共通電流供給経路
    をさらに備え、
    前記共通電流供給経路は、
    前記流し込み側電流源トランジスタと前記引き込み側電流源トランジスタの間に接続され、共通制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第１の共通スイッチトランジスタと、
    前記第１の共通スイッチトランジスタと前記引き込み側電流源トランジスタとの間に接続される第１の共通カスコードトランジスタと、
    前記第１の共通カスコードトランジスタと、前記第１の共通スイッチトランジスタとの間に接続され、前記共通制御信号の反転信号に応じて、交流的に電荷を注入または放出する第１の共通電荷注入放出手段と、
    前記引き込み側電流源トランジスタと前記第１の共通カスコードトランジスタの間に接続され、前記共通制御信号の反転信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の共通スイッチトランジスタと、
    前記第２の共通スイッチトランジスタと前記第１の共通カスコードトランジスタの間に接続される第２の共通カスコードトランジスタと、
    前記第２の共通カスコードトランジスタと、前記第２の共通スイッチトランジスタとの間に接続され、前記共通制御信号に応じて、交流的に電荷を注入または放出する第２の共通電荷注入放出手段と
    を備える
    請求項７に記載の電流制御回路。
  9. 並列に接続された複数の電流制御回路を備える電流制御装置において、
    各電流制御回路は、
    出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、
    前記流し込み側電流源トランジスタと前記出力端子の間に接続され、流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、
    前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される流し込み側カスコードトランジスタと、
    前記流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する流し込み側電荷注入放出手段と、
    前記流し込み側電流源トランジスタと所定の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路と
    を備え、
    前記流し込み側電流供給経路は、
    前記流し込み側制御信号の反転信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ
    を備える
    電流制御装置。
  10. 並列に接続された複数の電流制御回路を備える電流制御装置において、
    各電流制御回路は、
    出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、
    前記引き込み側電流源トランジスタと前記出力端子の間に接続され、引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、
    前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される引き込み側カスコードトランジスタと、
    前記引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する引き込み側電荷注入放出手段と、
    前記引き込み側電流源トランジスタと所定の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路と
    を備え、
    前記引き込み側電流供給経路は、
    前記引き込み側制御信号の反転信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ
    を備える
    電流制御装置。
  11. 並列に接続された複数の電流制御回路を備える電流制御装置において、
    各電流制御回路は、
    出力端子に流し込む電流を決定する流し込み側電流源トランジスタと、
    前記流し込み側電流源トランジスタと前記出力端子との間に接続され、第１の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第１の流し込み側スイッチトランジスタと、
    前記第１の流し込み側スイッチトランジスタと前記出力端子との間に接続される流し込み側カスコードトランジスタと、
    前記流し込み側カスコードトランジスタと、前記第１の流し込み側スイッチトランジスタとの間に接続され、前記第１の流し込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する流し込み側電荷注入放出手段と、
    前記流し込み側電流源トランジスタと第１の電位の間に接続され、前記第１の流し込み側スイッチトランジスタが、前記流し込み側電流源トランジスタに電流を流さない場合、前記流し込み側電流源トランジスタに電流を供給する流し込み側電流供給経路と、
    出力端子から引き込む電流を決定する引き込み側電流源トランジスタと、
    前記引き込み側電流源トランジスタと前記出力端子の間に接続され、第１の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第１の引き込み側スイッチトランジスタと、
    前記第１の引き込み側スイッチトランジスタと前記出力端子との間に接続される引き込み側カスコードトランジスタと、
    前記引き込み側カスコードトランジスタと、前記第１の引き込み側スイッチトランジスタとの間に接続され、前記第１の引き込み側制御信号の反転信号に応じて、交流的に電荷を注入または放出する引き込み側電荷注入放出手段と、
    前記引き込み側電流源トランジスタと第２の電位の間に接続され、前記第１の引き込み側スイッチトランジスタが、前記引き込み側電流源トランジスタに電流を流さない場合、前記引き込み側電流源トランジスタに電流を供給する引き込み側電流供給経路と
    を備え、
    前記流し込み側電流供給経路は、
    前記第２の流し込み側制御信号に応じて、前記流し込み側電流源トランジスタに電流を流す第２の流し込み側スイッチトランジスタ
    を備え、
    前記引き込み側電流供給経路は、
    前記第２の引き込み側制御信号に応じて、前記引き込み側電流源トランジスタに電流を流す第２の引き込み側スイッチトランジスタ
    を備える
    電流制御装置。
JP2007199225A 2007-07-31 2007-07-31 電流制御回路および電流制御装置 Withdrawn JP2009038468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007199225A JP2009038468A (ja) 2007-07-31 2007-07-31 電流制御回路および電流制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007199225A JP2009038468A (ja) 2007-07-31 2007-07-31 電流制御回路および電流制御装置

Publications (1)

Publication Number Publication Date
JP2009038468A true JP2009038468A (ja) 2009-02-19

Family

ID=40440038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199225A Withdrawn JP2009038468A (ja) 2007-07-31 2007-07-31 電流制御回路および電流制御装置

Country Status (1)

Country Link
JP (1) JP2009038468A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077966A (ja) * 2011-09-30 2013-04-25 Rohm Co Ltd Ｐｌｌ回路
JP2019068118A (ja) * 2017-09-28 2019-04-25 株式会社メガチップス 半導体集積回路及びデジタル−アナログ変換回路、並びに半導体集積回路の駆動方法
CN110611504A (zh) * 2018-06-16 2019-12-24 徐州稻源龙芯电子科技有限公司 一种改进动态匹配性能的电荷泵电路
JPWO2023233642A1 (ja) * 2022-06-03 2023-12-07

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077966A (ja) * 2011-09-30 2013-04-25 Rohm Co Ltd Ｐｌｌ回路
JP2019068118A (ja) * 2017-09-28 2019-04-25 株式会社メガチップス 半導体集積回路及びデジタル−アナログ変換回路、並びに半導体集積回路の駆動方法
CN110611504A (zh) * 2018-06-16 2019-12-24 徐州稻源龙芯电子科技有限公司 一种改进动态匹配性能的电荷泵电路
JPWO2023233642A1 (ja) * 2022-06-03 2023-12-07
WO2023233642A1 (ja) * 2022-06-03 2023-12-07 三菱電機株式会社 位相比較器及びｐｌｌ回路
JP7520271B2 (ja) 2022-06-03 2024-07-22 三菱電機株式会社 位相比較器及びｐｌｌ回路

Similar Documents

Publication Publication Date Title
US8102195B2 (en) Digital phase-locked loop circuit including a phase delay quantizer and method of use
CN110752846B (zh) 异步逐次逼近模拟-数字转换器的延迟控制电路
US10193561B2 (en) Phase locked loops
US7750701B2 (en) Phase-locked loop circuits and methods implementing multiplexer circuit for fine tuning control of digitally controlled oscillators
CN101309079B (zh) 一种用于锁相环电路(pll)的电荷泵结构
US20110199136A1 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
CN102195642A (zh) 锁相环电路及其控制方法、半导体集成电路和电子设备
US11552642B2 (en) Charge pump phase-locked loop based on unipolar thin film transistor, chip, and method
US20140286470A1 (en) Phase locked loop and clock and data recovery circuit
JP5515379B2 (ja) 位相同期回路
US8368440B2 (en) Phase-locked-loop circuit including digitally-controlled oscillator
JP2009038468A (ja) 電流制御回路および電流制御装置
CN112088491B (zh) 调制器
US8130048B2 (en) Local oscillator
JP6134711B2 (ja) 位相ロックループ
CN101237234A (zh) 用于锁相回路具有快速开关反应速度的串级耦合电荷泵
CN103887966B (zh) 电荷泵的实现电路
KR20140043386A (ko) 신호변환 회로, pll 회로, 지연조정 회로 및 위상제어 회로
CN210518272U (zh) 异步逐次逼近模拟-数字转换器的延迟控制电路
CN120263175A (zh) 用于分数-n频率合成器的电荷泵
JP7181884B2 (ja) 位相同期回路
Hsu Techniques for high-performance digital frequency synthesis and phase control.
JPH09223965A (ja) クロック発生回路
JP2000059215A (ja) 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路
US7777541B1 (en) Charge pump circuit and method for phase locked loop

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005