JP2011033678A - 発光装置、電子機器および発光装置の駆動方法 - Google Patents

Abstract

【課題】複数の階調について駆動電流の誤差を抑制する。
【解決手段】発光装置１００は、発光素子Ｅと駆動トランジスタＴDRと保持容量ＣSTとを含む画素回路ＰXと、制御回路３０とを備える。制御回路３０は、書込期間ＰWRにおいて、データ電位ＶＤをデータ線１４から駆動トランジスタＴDRのゲートへ供給する。制御回路３０は、第２補償期間ＰCb内の第１期間Ｐ1において、データ電位ＶＤに応じた電流が駆動トランジスタＴDRを流れるように制御する。制御回路３０は、第２補償期間ＰCb内の第２期間Ｐ2において、データ電位ＶＤに比例したオフセット電圧Ｖofを当該データ電位ＶＤに加えた補正電位ＶCを駆動トランジスタＴDRのゲートへ供給して保持容量ＣSTの両端間の電圧を増加させる。さらに、発光期間ＰDRにおいて、駆動トランジスタＴDRのソースの電位を発光素子Ｅが発光するように変化させる。
【選択図】図２

Description

本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を駆動する技術に関する。

発光素子に供給される駆動電流の電流量を駆動トランジスタが制御する発光装置においては、駆動トランジスタの電気的な特性の誤差（目標値からの相違や各素子間のバラツキ）が問題となる。特許文献１には、駆動トランジスタのゲート−ソース間に介在する容量の両端間の電圧を、駆動トランジスタの閾値電圧に設定してから階調に応じた電圧に変化させることで、駆動トランジスタの閾値電圧や移動度の誤差（ひいては駆動電流の電流量の誤差）を補償する技術が開示されている。

特開２００７−３１０３１１号公報

しかし、駆動トランジスタの特性に起因した駆動電流の誤差が特許文献１の技術のもとで有効に補償されるのは特定の階調が指定された場合に限定され、階調によっては駆動電流の誤差を有効に補償できない場合がある。以上の事情を考慮して、本発明は、駆動トランジスタの特性に起因した駆動電流の誤差を複数の階調について抑制することを目的とする。

以上の課題を解決するために、本発明に係る発光装置は、発光素子と、発光素子に直列に接続される駆動トランジスタと、駆動トランジスタのゲートとソースとの間に配置される保持容量と、駆動トランジスタのゲートとデータ線との間に配置される選択トランジスタと、を含む画素回路と、画素回路に対応するデータ線に接続される補正電位生成部と、
画素回路およびオフセット電圧生成部を制御する制御部と、を具備し、制御部は、第１期間（例えば図３に示す書込期間ＰWR）において、発光素子が発光すべき階調を指定する指定階調に応じたデータ電位がデータ線から駆動トランジスタのゲートへ供給されるように、選択トランジスタをオン状態に設定し、第１期間の後の第２期間（例えば図３に示す第２補償期間ＰCb内の第１期間Ｐ1）において、データ電位に応じた電流が駆動トランジスタを流れるように制御して、保持容量の両端間の電圧を、データ電位と駆動トランジスタの特性とが反映された値に設定し、第２期間の後の第３期間（例えば第２補償期間ＰCb内の第２期間Ｐ2）において、データ電位に比例したオフセット電圧を当該データ電位に加えた補正電位が補正電位生成部にて生成されるとともに、当該補正電位がデータ線から駆動トランジスタのゲートへ供給されるように制御して、保持容量の両端間の電圧を増加させ、第３期間の後の第４期間（例えば図３に示す発光期間ＰDR）において、選択トランジスタをオフ状態に設定して、駆動トランジスタのソースの電位を、発光素子が発光するように変化させる。

以上の構成においては、第２期間にて駆動トランジスタに電流を流すことで当該駆動トランジスタの特性（移動度μ）がゲート−ソース間の電圧に反映される。すなわち、駆動トランジスタの移動度に起因した駆動トランジスタの電流の誤差が補償される。しかし、第２期間の動作で電流の誤差が有効に補償されるのは特定の階調が指定された場合に限定される。そこで、第３期間では、データ電位に比例したオフセット電圧を当該データ電位に加えた補正電位を駆動トランジスタのゲートに供給することで、駆動トランジスタのゲート−ソース間の電圧を増加させる。これにより、第２期間の動作で電流の誤差が有効に補償される階調以外の階調についても、駆動トランジスタに流れる電流の誤差を有効に低減することが可能である。また、第３期間の動作で駆動トランジスタのゲート−ソース間の電圧が増加するから、第３期間の動作を実行しない構成と比較して、駆動電流の電流値（発光素子の輝度）が増加するという利点もある。さらに、本発明においては、前述の補正電位を生成する補正電位生成部はデータ線に設けられるから、画素回路内に補正電位生成部が設けられる態様に比べて、画素回路の規模が肥大化することが抑制される。これにより、高精細な発光装置が提供可能になるという利点がある。

本発明に係る発光装置の態様として、データ電位を生成するデータ線駆動回路と、データ線との間に配置されて両者の導通および非導通を切り替える第１スイッチをさらに備え、補正電位生成部は、第１電極と、給電線に接続される第２電極とを有する第１容量と、第３電極と、データ線に接続される第４電極とを有する第２容量と、第１電極と第３電極との間に配置されて両者の導通および非導通を切り替える第２スイッチと、を含み、制御部は、第１期間よりも前のデータ電位供給期間において、第１スイッチをオン状態に設定してデータ線へデータ電位を供給するとともに、データ電位が第１電極へ供給されるように制御する一方、第３電極の電位を、データ電位とは異なる基準電位に設定し、且つ、第２スイッチをオフ状態に設定し、第１期間において、第１スイッチをオフ状態に設定してデータ線を電気的にフローティング状態にし、データ線に付随する容量によって、データ線の電位をデータ電位に保持するとともに、第２スイッチをオフ状態に維持し、第２期間において、第１スイッチおよび第２スイッチをオフ状態に維持し、第３期間において、データ線の電位がデータ電位から補正電位へ変化するように、第２スイッチをオン状態に設定して第３電極の電位を変化させる一方、第１スイッチをオフ状態に維持する。

この態様によれば、データ電位供給期間にてデータ線に書き込まれたデータ電位を、容量カップリングを利用して変動させることで補正電位を生成するから、データ電位と補正電位とを時分割でデータ線へ出力する態様に比べて、駆動回路の負荷を軽減することが可能になる。また、本発明に係る発光装置の具体的な態様として、補正電位生成部は、データ線と第１電極との導通および非導通を切り替える第３スイッチと、基準電位が供給される給電線と、第３電極との導通および非導通を切り替える第４スイッチとをさらに備え、制御部は、データ電位供給期間において、第３スイッチおよび第４スイッチをオン状態に設定し、第１期間、第２期間、第３期間および第４期間において、第３スイッチおよび第４スイッチをオフ状態に設定する。

本発明に係る発光装置の態様として、第２容量は、制御部から供給される制御信号に応じて、容量値が可変に制御される。より具体的には、第２容量は、各々の容量値が異なるとともにデータ線に並列に接続される複数の単位容量と、各単位容量と第２スイッチとの間に各々が配置される複数の第５スイッチ（例えば図１４に示すスイッチSS1〜SSk）とを有し、制御部は、複数の第５スイッチの各々に対して、当該第５スイッチのオンオフを制御する制御信号（例えば図１４に示す制御信号Ｅ1〜Ｅk）を供給する。第３期間におけるデータ線の電位の変化量（オフセット電圧）は、データ電位、第１容量、第２容量およびデータ線に付随する容量に応じた値となるところ、第２容量の容量値を可変に制御することにより、オフセット電圧の値を最適値に調整できるという利点がある。

本発明に係る発光装置の態様として、画素回路は、発光素子および駆動トランジスタに直列に接続される制御トランジスタをさらに備え、制御部は、第２期間において制御トランジスタをオン状態に設定する一方、第３期間において制御トランジスタをオフ状態に設定する。第２期間にて制御トランジスタをオン状態に設定して駆動トランジスタに電流を流すことで移動度補償動作が行われる。一方、第３期間においても制御トランジスタをオン状態に設定すると、駆動トランジスタに電流が流れて第２期間と同様の動作が行われ、駆動トランジスタのゲート−ソース間の電圧は低くなる方へ作用するが、却って電流の誤差（ばらつき）が大きくなるおそれがあり、好ましくない。これに対し、第３期間において、制御トランジスタをオフ状態に設定すれば、駆動トランジスタに電流が流れないため、駆動トランジスタのゲート−ソース間の電圧を増加させることができる。したがって、第２期間の動作で電流の誤差が有効に補償される階調以外の階調についても、駆動トランジスタに流れる電流の誤差を有効に低減できるとともに、駆動電流の電流値（発光素子の輝度）を増加させることができる。

以上の発光装置は様々な電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。

本発明は、画素回路を駆動する方法としても特定される。本発明に係る駆動方法は、発光素子と、発光素子に直列に接続される駆動トランジスタと、駆動トランジスタのゲートとソースとの間に配置される保持容量とを含む画素回路の駆動方法であって、第１期間において、画素回路の発光素子が発光すべき階調を指定する指定階調に応じたデータ電位を、データ線から駆動トランジスタのゲートへ供給し、第１期間の後の第２期間において、データ電位に応じた電流が駆動トランジスタを流れるように制御して、保持容量の両端間の電圧をデータ電位と駆動トランジスタの特性とが反映された値に設定し、第２期間の後の第３期間において、データ電位に比例したオフセット電圧を当該データ電位に加えた補正電位を、データ線から駆動トランジスタのゲートへ供給して保持容量の両端間の電圧を増加させ、第３期間の後の第４期間において、選択トランジスタをオフ状態に設定して、駆動トランジスタのソースの電位を、発光素子が発光するように変化させる。以上の駆動方法によれば、本発明に係る発光装置と同様の作用および効果が実現される。

本発明の第１実施形態に係る発光装置のブロック図である。 画素回路および補正電位生成部の回路図である。 発光装置の動作のタイミングチャートである。 初期化期間の状態を示す図である。 第１補償期間の状態を示す回路図である。 データ電位供給期間の状態を示す図である。 書込期間の状態を示す図である。 第２補償期間のうちの第１期間の状態を示す図である。 第２補償期間のうちの第２期間の状態を示す図である。 発光期間の状態を示す図である。 階調電位と駆動トランジスタを流れる電流との関係を示す図である。 第１実施形態の効果を説明するためのグラフである。 第１実施形態の効果を説明するためのグラフである。 第２実施形態における画素回路の回路図である。 変形例における画素回路の回路図である。 電子機器（パーソナルコンピュータ）の斜視図である。 電子機器（携帯電話機）の斜視図である。 電子機器（携帯情報端末）の斜視図である。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００のブロック図である。発光装置１００は、画像を表示する表示体として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路ＰXが配列された素子部（表示領域）１０と、各画素回路ＰXを駆動する駆動回路２０と、制御回路３０とを具備する。駆動回路２０は、走査線駆動回路２２とデータ線駆動回路２４とを含んで構成される。なお、駆動回路２０は、複数の集積回路（チップ）で構成され得る。制御回路３０は、発光装置１００の動作を規定する信号を駆動回路２０へ出力する手段である。本実施形態において、制御回路３０は、画像信号やクロック信号などの制御信号（図示省略）を駆動回路２０へ出力する。

素子部１０には、Ｘ方向に延在するＭ組の配線群１２と、Ｘ方向に交差するＹ方向に延在するＮ本のデータ線１４とが形成される（Ｍ，Ｎは自然数）。複数の画素回路ＰXは、各配線群１２と各データ線１４との交差に対応して縦Ｍ行×横Ｎ列の行列状に配列される。図１に示すように、素子部１０とデータ線駆動回路２４との間には複数の補正電位生成部４０が設けられる。より具体的には、Ｎ個の補正電位生成部４０がＮ本のデータ線１４と１対１に対応して設けられる。各補正電位生成部４０は、対応するデータ線１４に接続される。

走査線駆動回路２２は、複数の画素回路ＰXを行単位で順次に選択するための手段である。データ線駆動回路２４は、各画素回路ＰXの発光素子が発光すべき階調（以下、「指定階調」という）に応じたデータ電位ＶＤ（ＶＤ[１]〜ＶＤ[Ｎ]）を生成して各データ線１４へ出力する。第ｍ行（ｍ＝１〜Ｍ）が選択される水平走査期間において第ｎ列目（ｎ＝１〜Ｎ）のデータ線１４に出力されるデータ電位ＶＤ[ｎ]は、第ｍ行の第ｎ列目に位置する画素回路ＰXの指定階調に対応する電位に設定される。各画素回路ＰXの指定階調は、制御回路３０から供給される画像信号で指示される。

図２は、画素回路ＰXおよび補正電位生成部４０の回路図である。図２においては、第ｍ行の第ｎ列に位置する画素回路ＰXと、第ｎ列目のデータ線１４に接続される第ｎ番目の補正電位生成部４０が代表的に図示されている。本実施形態では、Ｎ本のデータ線１４とデータ線駆動回路２４との間にはＮ個の第１スイッチＳＷ１が設けられる。図２に示すように、第ｎ列目のデータ線１４とデータ線駆動回路２４との間には第ｎ番目の第１スイッチＳＷ１が介在するという具合である。

図２に示すように、画素回路ＰXは、発光素子Ｅと駆動トランジスタＴDRと保持容量ＣSTと複数のトランジスタ（ＱEL，ＱWR，Ｒ1およびＲ2）とを含んで構成される。図１において１本の直線として図示された配線群１２は、図２に示すように、走査線１２０と複数の制御線（１３０，１３２，１３４）とを含んで構成される。

発光素子Ｅは、電位線３１と電位線３３とを結ぶ経路上に配置され、駆動電流ＩDRの電流値に応じた輝度で発光する。例えば、有機ＥＬ材料の発光層を陽極と陰極との間に介在させた有機ＥＬ素子が発光素子Ｅとして好適に採用される。電位線３１には高位側電位ＶDDが供給される。電位線３３には、高位側電位ＶDDよりも低い低位側電位ＶCTが供給される。発光素子Ｅの陰極は電位線３３に接続される。図２に示すように、発光素子Ｅには容量Ｃ0（容量値ｃp0）が付随する。

駆動トランジスタＴDRは、電位線３１と電位線３３とを結ぶ経路上で発光素子Ｅに対して直列に接続されたＮチャネル型のトランジスタである。駆動トランジスタＴDRは、自身のゲートの電位ＶGとソースの電位ＶSとの差分の電圧ＶGS（ＶGS＝ＶG−ＶS）に応じた電流値の駆動電流ＩDRを生成する。駆動トランジスタＴDRのソースは発光素子Ｅの陽極に接続される。

駆動トランジスタＴDRのゲートと第ｎ列目のデータ線１４との間には選択トランジスタＱWRが介在する。第ｍ行の各画素回路ＰXにおける選択トランジスタＱWRのゲートは第ｍ行の走査線１２０に接続される。また、駆動トランジスタＴDRのドレインと電位線３１との間には制御トランジスタＱELが介在する。制御トランジスタＱELは、発光素子Ｅに対する駆動電流ＩDRの供給の可否を決定するＰチャネル型のトランジスタである。第ｍ行の各画素回路ＰXにおける制御トランジスタＱELのゲートは第ｍ行の制御線１３４に接続される。

駆動トランジスタＴDRのゲートとソース（発光素子Ｅの陽極）との間には保持容量ＣST（容量値ｃp1）が介在する。また、駆動トランジスタＴDRのソースと給電線３７との間にはＮチャネル型のトランジスタＲ2が介在する。給電線３７には初期化電位ＶINI2が供給される。第ｍ行の各画素回路ＰXにおけるトランジスタＲ2のゲートは第ｍ行の制御線１３２に接続される。

駆動トランジスタＴDRのゲートと選択トランジスタＱWRとの間に介在するノードＮＤと、給電線３５との間にはＮチャネル型のトランジスタＲ1が介在する。給電線３５には初期化電位ＶINI1が供給される。第ｍ行の各画素回路ＰXにおけるトランジスタＲ1のゲートは第ｍ行の制御線１３０に接続される。

補正電位生成部４０は、データ電位ＶＤ[ｎ]に比例したオフセット電圧を当該データ電位ＶＤ[ｎ]に加えた補正電位を生成するための手段である。図２に示すように、補正電位生成部４０は、第１容量Ｃ1と第２容量Ｃ2と複数のスイッチ（ＳＷ２，ＳＷ３，ＳＷ４）とを含んで構成される。第１容量Ｃ1は、第１電極ｅ１と第２電極ｅ２との間に誘電体（図示省略）を介在させた容量素子（容量値Ca）である。第２電極ｅ２は給電線３９に接続される。給電線３９には基準電位ＶSSが供給される。第２容量Ｃ2は、第３電極ｅ３と第４電極ｅ４との間に誘電体（図示省略）を介在させた容量素子（容量値Cb）である。第４電極ｅ４は、第ｎ列目のデータ線１４に接続される。

第２容量Ｃ2における第３電極ｅ３と、第１容量Ｃ1における第１電極ｅ１との間には、両者の導通および非導通を切り替える第２スイッチＳＷ２が介在する。また、第１容量Ｃ1における第１電極ｅ１と第ｎ列目のデータ線１４との間には、両者の導通および非導通を切り替える第３スイッチＳＷ３が介在する。さらに、第２容量Ｃ2における第３電極ｅ３と給電線３９との間には、両者の導通および非導通を切り替える第４スイッチＳＷ４が介在する。図２に示すように、第１スイッチＳＷ１、第３スイッチＳＷ３および第４スイッチＳＷ４のゲートには、駆動回路２０からの制御信号ＧSELが共通に供給される。また、第２スイッチＳＷ２のゲートには、駆動回路２０からの制御信号ＧOFが供給される。

図１の走査線駆動回路２２は、複数の画素回路ＰXを行単位で順次に走査（選択）するための走査信号ＧWR[１]〜ＧWR[M]を生成して各走査線１２０へ出力する。図３に示すように、第ｍ行の走査線１２０に出力される走査信号ＧWR[m]は、各垂直走査期間における第ｍ番目の水平走査期間Ｈ[m]内にてアクティブレベル（ハイレベル）に設定される。また、走査線駆動回路２２は、制御信号ＧEL[1]〜ＧEL[M]と制御信号ＧINI1[1]〜ＧINI1[M]と制御信号ＧINI2[1]〜ＧINI2[M]と制御信号ＧSELと制御信号ＧOFとを生成して出力する。図２に示すように、制御信号ＧEL[m]は第ｍ行の制御線１３４に供給され、制御信号ＧINI1[m]は第ｍ行の制御線１３０に供給され、制御信号ＧINI2[m]は第ｍ行の制御線１３２に供給される。また、制御信号ＧSELは、各補正電位生成部４０における第１スイッチＳＷ１、第３スイッチＳＷ３および第４スイッチＳＷ４の各々へ共通に供給される。さらに、制御信号ＧOFは、各補正電位生成部４０における第２スイッチＳＷ２へ共通に供給される。

図３に示すように、水平走査期間Ｈ[m]の開始前には初期化期間ＰRSと第１補償期間ＰCaとが設定される。駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、初期化期間ＰRSにて所定の電圧に初期化され、初期化期間ＰRSの経過後の第１補償期間ＰCaにて駆動トランジスタＴDRの閾値電圧ＶTHに漸近する。図３に示すように、水平走査期間Ｈ[m]は、データ電位供給期間ＰSと書込期間ＰWRと第２補償期間ＰCbとを含んで構成される。データ電位供給期間ＰSにおいて、データ線１４にはデータ線駆動回路２４からデータ電位ＶＤが供給される。駆動トランジスタＴDRの電圧ＶGSは、書込期間ＰWRにてデータ電位ＶＤに応じた電圧に設定され、第２補償期間ＰCbにてデータ電位ＶＤと駆動トランジスタＴDRの特性（移動度μ）とが反映された電圧に設定される。第２補償期間ＰCbは、第１期間Ｐ1と第２期間Ｐ2とに区分される。また、水平走査期間Ｈ[m]の経過後の発光期間ＰDRでは、駆動トランジスタＴDRの電圧に応じた駆動電流ＩDRが発光素子Ｅに供給される。以下、第ｍ行の第ｎ列に位置する画素回路ＰXに着目して各期間での具体的な動作を説明する。

（１）初期化期間ＰRS（図４）
図３に示すように、初期化期間ＰRSにおいては、制御信号ＧINI1[m]と制御信号ＧINI2[m]と制御信号ＧEL[m]とがハイレベルに設定され、走査信号ＧWR[m]と制御信号ＧSELと制御信号ＧOFとがローレベルに設定される。すなわち、図４に示すように、トランジスタＲ1とトランジスタＲ2とがオン状態に制御され、選択トランジスタＱWRと制御トランジスタＱELと第１スイッチＳＷ１〜第４スイッチＳＷ４とがオフ状態に制御される。したがって、駆動トランジスタＴDRのゲートの電位ＶGはトランジスタＲ1を介して給電線３５の初期化電位ＶINI1に設定され、駆動トランジスタＴDRのソースの電位ＶSは、トランジスタＲ2を介して給電線３７の初期化電位ＶINI2に設定される。以上のように、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは、初期化電位ＶINI1と初期化電位ＶINI2との差分（ＶINI1−ＶINI2）に初期化される。

初期化電位ＶINI1および初期化電位ＶINI2は、以下の数式(1)のように両者の差分（電圧ＶGS）が駆動トランジスタＴDRの閾値電圧ＶTHを上回り、かつ、数式(2)のように発光素子Ｅの両端間の電圧（ＶINI2−ＶCT）が発光素子Ｅの閾値電圧ＶTH_Eを下回るように設定される。したがって、初期化期間ＰRSでは、駆動トランジスタＴDRがオン状態に制御されるとともに発光素子Ｅがオフ状態（非発光状態）に制御される。
ＶINI1−ＶINI2＞ＶTH ……(1)
ＶINI2−ＶCT＜ＶTH_E ……(2)
ところで、初期化期間ＰRSにおいて制御トランジスタＱELがオン状態に設定されると、電位線３１から、制御トランジスタＱEL、駆動トランジスタＴDRおよびトランジスタＲ2を介して給電線３７へ至る経路に電流が流れて電力を消費するが、本実施形態のように、初期化期間ＰRSにおいて制御トランジスタＱELをオフ状態に設定すれば消費電力を低減できるという利点がある。

（２）第１補償期間ＰCa（図５）
図３に示すように、第１補償期間ＰCaにおいては、制御信号ＧINI2[m]および制御信号ＧEL[m]がローレベルに変化する。したがって、図５に示すように、初期化期間ＰRSの状態から、トランジスタＲ2がオフ状態に遷移する（すなわち、駆動トランジスタＴDRのソースに対する初期化電位ＶINI2の供給が停止する）とともに制御トランジスタＱELがオン状態に遷移する。駆動トランジスタＴDRは初期化期間ＰRSにてオン状態に遷移しているから、第１補償期間ＰCaでは、電位線３１から制御トランジスタＱELを経由した電流ＩDSが駆動トランジスタＴDRのドレイン−ソース間に流れる。

駆動トランジスタＴDRに電流ＩDSが流れることで保持容量ＣSTおよび容量Ｃ0に電荷が充電される。したがって、図３に示すように駆動トランジスタＴDRのソースの電位ＶSは経時的に上昇する。一方、駆動トランジスタＴDRのゲートの電位ＶGは初期化期間ＰRSから引続き初期化電位ＶINI1に維持されるから、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、第１補償期間ＰCa内において徐々に低下して閾値電圧ＶTHに漸近する。第１補償期間ＰCaの時間長は、駆動トランジスタＴDRの電圧ＶGSが第１補償期間ＰCaの終点にて閾値電圧ＶTHに充分に接近する（理想的には合致する）ように設定される。したがって、駆動トランジスタＴDRは、第１補償期間ＰCaの終点で殆どオフ状態となる。

図３に示すように、制御信号ＧEL[m]がハイレベルに変化して制御トランジスタＱELがオフ状態に遷移する（電流ＩDSが遮断される）ことで第１補償期間ＰCaが終了する。また、第１補償期間ＰCaの終点において、制御信号ＧINI1[m]がローレベルに変化することでトランジスタＲ1がオフ状態に遷移する。すなわち、駆動トランジスタＴDRのゲートに対する初期化電位ＶINI1の供給が停止する。

（３）データ電位供給期間ＰS（図６）
図３に示すように、水平走査期間Ｈ[m]（データ電位供給期間ＰS、書込期間ＰWRおよび第２補償期間ＰCb）では、データ線駆動回路２４から出力されるデータ電位ＶＤ[ｎ]は、第ｍ行の第ｎ列に位置する画素回路ＰXの指定階調に応じた階調電位ＶDATAに設定される。図３および図６に示すように、データ電位供給期間ＰSでは、制御信号ＧSELがハイレベルに変化することで第１スイッチＳＷ１、第３スイッチＳＷ３および第４スイッチＳＷ４がオン状態に遷移する。したがって、第ｎ列目のデータ線１４には、第１スイッチＳＷ１を介してデータ線駆動回路２４からのデータ電位ＶＤ[ｎ]（階調電位ＶDATA）が供給される。そして、補正電位生成部４０における第１容量Ｃ1の第１電極ｅ１は第３スイッチＳＷ３を介してデータ線１４に導通するから、第１電極ｅ１の電位は階調電位ＶDATAに設定される。また、補正電位生成部４０における第２容量Ｃ2の第３電極ｅ３は第４スイッチＳＷ４を介して給電線３９に導通するから、第３電極ｅ３の電位は基準電位ＶSSに設定される。

図３に示すように、制御信号ＧSELがローレベルに変化して、第１スイッチＳＷ１、第３スイッチＳＷ３および第４スイッチＳＷ４がオフ状態に遷移することで、データ電位供給期間ＰSが終了する。第１スイッチＳＷ１がオフ状態になることで、データ線駆動回路２４からデータ線１４に対するデータ電位ＶＤ[ｎ]の供給は停止し、データ線１４は電気的にフローティング状態になる。図６に示すように、データ線１４には容量Ｃd（容量値Cdl）が付随するから、データ電位供給期間ＰSにてデータ線１４に供給された階調電位ＶDATAはデータ線１４に保持される。

（４）書込期間ＰWR（図７）
書込期間ＰWRにおいて、制御回路３０は、データ線１４に保持されたデータ電位ＶＤ[ｎ]（階調電位ＶDATA）が駆動トランジスタＴDRのゲートへ供給されるように、選択トランジスタＱWRをオン状態に設定する。より具体的には、図３に示すように、書込期間ＰWRにおいて、制御回路３０は、走査信号ＧWR[m]をハイレベルに変化させる。これにより、図７に示すように、選択トランジスタＱWRがオン状態に変化する。したがって、駆動トランジスタＴDRのゲートは、選択トランジスタＱWRを介してデータ線１４に導通するから、駆動トランジスタＴDRのゲートの電位ＶGは、初期化電位ＶINI1から階調電位ＶDATAに変化する。保持容量ＣSTを介して駆動トランジスタＴDRのゲートに結合するソースは書込期間ＰWRにて電気的なフローティング状態にあるから、図３に示すように、駆動トランジスタＴDRのソースの電位ＶSは、ゲートの電位ＶGに連動して変化（上昇）する。書込期間ＰWRにおける電位ＶSの変化量は、電位ＶGの変化量ΔＶ0（ΔＶ0＝ＶDATA−ＶINI1）を容量Ｃ0と保持容量ＣSTとの容量比に応じて分割した電圧（ΔＶ0・ｃp1／(ｃp0＋ｃp1)）に相当する。したがって、駆動トランジスタＴDRの電圧ＶGSは、書込期間ＰWRにて以下の数式(3)の電圧ＶGS0に設定される。
ＶGS0＝ＶTH＋ΔＶ0・ｃp0／(ｃp0＋ｃp1)
＝ＶTH＋ｋ・ΔＶ0 ……(3) （ｋ＝ｃp0／(ｃp0＋ｃp1)）

このときの駆動トランジスタＴDRのソースの電位ＶSの変化量はゲートの電位ＶGの変化量を下回るから、階調電位ＶDATAの供給後における駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、第１補償期間ＰCaでの設定後の電圧（閾値電圧ＶTH）を上回る。したがって、駆動トランジスタＴDRはオン状態となる。ただし、書込期間ＰWR内では制御トランジスタＱELがオフ状態を維持するから、駆動トランジスタＴDRに電流は流れない。

（５a）第２補償期間ＰCb（第１期間Ｐ1）
第２補償期間ＰCb内の第１期間Ｐ1において、制御回路３０は、データ電位ＶＤ[ｎ]に応じた電流が駆動トランジスタＴDRを流れるように制御して、保持容量ＣSTの両端間の電圧（駆動トランジスタＴDRの電圧ＶGS）を、データ電位ＶＤ[ｎ]と駆動トランジスタＴDの特性とが反映された値に設定に設定する。より具体的には、以下のとおりである。第２補償期間ＰCbの第１期間Ｐ1では、図３に示すように、制御回路３０は、書込期間ＰWRの状態から、制御信号ＧEL[m]がローレベルに変化するように制御する。これにより、図８に示すように、制御トランジスタＱELがオン状態に遷移する。駆動トランジスタＴDRのゲート−ソース間の電圧は書込期間ＰWRにて設定された電圧ＶGS0（つまりデータ電位ＶＤ[ｎ]に応じた電圧）に維持されるから、第１期間Ｐ1では、データ電位ＶＤ[ｎ]（階調電位ＶDATA）に応じた電流ＩDSが駆動トランジスタＴDRを流れる。したがって、電流ＩDSによる容量Ｃ0および保持容量ＣSTの充電とともに駆動トランジスタＴDRのソースの電位ＶS（容量Ｃ0の両端間の電圧）は徐々に上昇する。

他方、選択トランジスタＱWRは第１期間Ｐ1でもオン状態に設定されるから、駆動トランジスタＴDRのゲートの電位ＶGは、書込期間ＰWRから引続きデータ線１４の階調電位ＶDATAに維持される。したがって、駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSは、書込期間ＰWRでの設定後の電圧ＶGS0から、電流ＩDSによる電位ＶSの増加とともに低下する。

制御信号ＧEL[m]がハイレベルに変化して制御トランジスタＱELがオフ状態に遷移する（電流ＩDSが遮断される）ことで第１期間Ｐ1が終了する。第１期間Ｐ1の終点では、駆動トランジスタＴDRの電圧ＶGSは、数式(3)の電圧ＶGS0と比較して電圧ΔＶ1だけ低い数式(4)の電圧ＶGS1に設定される。電圧ΔＶ1は、第１期間Ｐ1内での電位ＶSの増加量に相当する。電圧ΔＶ1（第１期間Ｐ1における電圧ＶGSの変化量）は、駆動トランジスタＴDRの移動度μに依存し、駆動トランジスタＴDRの移動度μが大きいほど電圧ΔＶ1は増加する。以上のようにして、第１期間Ｐ1では、保持容量ＣSTの両端間の電圧（駆動トランジスタＴDRのゲート−ソース間の電圧ＶGS）は、データ電位ＶＤ[ｎ]と駆動トランジスタＴDRの特性（移動度μ）とが反映された値に設定される。
ＶGS1＝ＶGS0−ΔＶ1
＝ＶTH＋ｋ・ΔＶ0−ΔＶ1
＝ＶTH＋ＶA ……(4) （ＶA＝ｋ・ΔＶ0−ΔＶ1）

（５b）第２補償期間ＰCb（第２期間Ｐ2）
第２補償期間ＰCb内の第２期間Ｐ2において、制御回路３０は、データ電位ＶＤ[ｎ]に比例したオフセット電圧Ｖofを当該データ電位ＶＤ[ｎ]に加えた補正電位ＶCが補正電位生成部４０にて生成されるとともに、当該補正電位ＶCがデータ線１４から駆動トランジスタＴDRのゲートへ供給されるように制御して、保持容量ＣSTの両端間の電圧を増加させる。より具体的には以下のとおりである。第２補償期間ＰCbの第２期間Ｐ2では、図３に示すように、制御回路３０は、制御信号ＧOFをハイレベルに変化させる。これにより、図９に示すように、第２スイッチＳＷ２がオン状態に遷移するから、補正電位生成部４０における第１容量Ｃ1（容量値Ca）の第１電極ｅ１と、第２容量Ｃ2（容量値Cb）の第３電極ｅ３とが第２スイッチＳＷ２を介して導通する。このときの第１電極ｅ１の電位をＶa，第３電極ｅ３の電位をＶbとすると、両者は以下の数式(5)で表現される。
Ｖa＝Ｖb＝Ca×ＶDATA+｛(Cb×Cdl)/(Cb+Cdl)｝×ＶSS/｛（Ca+Cb）×Cdl/(Ca+Cb+Cdl)｝……(5)

第２期間Ｐ2において、データ線１４は電気的なフローティング状態にあるから、データ線１４に接続された第４電極ｅ４の電位（つまりデータ線１４の電位）は、第３電極ｅ３の電位に連動して変化（上昇）する。このときの第４電極の電位の変化量がオフセット電圧Ｖofに相当し、オフセット電圧Ｖofは、第３電極ｅ３の変化量（Ｖb−ＶSS）を第２容量Ｃ2（容量値Cb）とデータ線１４に付随する容量Ｃd（容量値Cdl）との容量比に応じて分割した電圧になる。オフセット電圧Ｖof（第２期間Ｐ2での容量カップリングによるデータ線１４の電位の変動量）は、以下の数式(6)で表現される。
Ｖof＝（Ｖb-ＶSS）×Cb/（Cb+Cdl）
＝Ca×Cb×(ＶDATA-ＶSS)/〔｛（Ca+Cb）×Cdl/(Ca+Cb+Cdl)｝×（Cb+Cdl）〕……(6)

数式(6)から理解されるように、オフセット電圧Ｖofは、階調電位ＶDATA（データ電位ＶＤ[ｎ]）に比例した値となる。さらに言えば、オフセット電圧Ｖofは、階調電位ＶDATA、第１容量Ｃ1の容量値Ca、第２容量Ｃ2の容量値Cbおよびデータ線１４に付随する容量Ｃdの容量値Cdlに応じた値に設定される。そして、第２期間Ｐ2において、データ線１４の電位は、上記オフセット電圧Ｖofを階調電位ＶDATAに加えた補正電位ＶCに設定される。補正電位ＶCは、以下の数式(7)で表現される。
ＶC＝ＶDATA+ Ca×Cb×(ＶDATA-ＶSS)/〔｛（Ca+Cb）×Cdl/(Ca+Cb+Cdl)｝×（Cb+Cdl）〕
……(7)

第２期間Ｐ2においては、選択トランジスタＱWRはオン状態に維持されるから、駆動トランジスタＴDRのゲートは選択トランジスタＱWRを介してデータ線１４に導通している。そして、データ線１４の電位が階調電位VDATAから補正電位ＶCへ変化することで、駆動トランジスタＴDRのゲートの電位ＶGも階調電位ＶDATAから補正電位ＶCへ変化する。このときの駆動トランジスタＴDRのゲートの電位ＶGの変化量は、オフセット電圧Ｖofに相当する。

他方、駆動トランジスタＴDRのソースは第２期間Ｐ2にて電気的なフローティング状態にあるから、駆動トランジスタＴDRのソースの電位ＶSは、図３に示すように電位ＶGに連動して変化（上昇）する。第２期間Ｐ2での電位ＶSの変化量は、ゲートの電位ＶGの変化量（オフセット電圧ＶOF）を容量Ｃ0と容量Ｃ1との容量比に応じて分割した電圧（ＶOF・ｃp1／(ｃp0＋ｃp1)）に相当する。したがって、駆動トランジスタＴDRの電圧ＶGSは、第２期間Ｐ2にて以下の数式(8)の電圧ＶGS2に設定される。
ＶGS2＝ＶTH＋ＶA＋ｋ・ＶOF
＝ＶTH＋ＶA＋ＶB ……(8) （ＶB＝ｋ・ＶOF）

数式(8)に示すように、第２期間Ｐ2での設定後の電圧ＶGS2は、第１期間Ｐ1での電圧ＶGS1を変化量ＶBだけ変化（増加）させた電圧に相当する。図３に示すように、制御信号ＧOFがローレベルに変化して第２スイッチＳＷ２がオフ状態に遷移することで、補正電位ＶCの書き込みが終了し、第２期間Ｐ2が終了する。

（６）発光期間ＰDR
発光期間ＰDRにおいては、制御回路３０は、選択トランジスタＱWRをオフ状態に設定して、駆動トランジスタＴDRのソースの電位ＶSを、発光素子Ｅが発光するように変化させる。より具体的には以下のとおりである。発光期間ＰDRでは、図３および図１０に示すように、制御回路３０は、走査信号ＧWR[m]をローレベルに変化させることで選択トランジスタＱWRをオフ状態に遷移させるとともに、制御信号ＧEL[m]をローレベルに変化させることで発光制御スイッチＱELをオン状態に遷移させる。したがって、駆動トランジスタＴDRのドレイン−ソース間には、第２期間Ｐ2にて設定された電圧ＶGS2に応じた電流ＩDSが流れて駆動トランジスタＴDRのソースの電位ＶSが経時的に上昇する。選択トランジスタＱWRがオフ状態に設定されることで駆動トランジスタＴDRのゲートは電気的なフローティング状態にあるから、図３に示すように、駆動トランジスタＴDRの電圧ＶGSが第２期間Ｐ2の終点での電圧ＶGS2に維持されたまま、容量Ｃ0の両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が経時的に増加する（ブートストラップ動作）。

そして、容量Ｃ0の両端間の電圧が発光素子Ｅの閾値電圧ＶTH_Eに到達すると、駆動トランジスタＴDRの電圧ＶGS（ＶGS2）に応じた電流値の電流ＩDSが駆動電流ＩDRとして発光素子Ｅを流れる。以上のように、駆動電流ＩDRは、階調電位ＶDATAを反映した電圧ＶGS2に応じた電流値に設定されるから、発光素子Ｅは階調電位ＶDATAに応じた輝度で発光する。発光素子Ｅの発光は、第ｍ行の次回の初期化期間ＰRSの始点にて制御信号ＧEL[m]がハイレベルに変化するまで継続する。

次に、第２補償期間ＰCb内の第２期間Ｐ2にて駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSを変化量ＶBだけ増加させる動作（数式(8)）による効果を説明する。以下では、第２期間Ｐ2を省略した構成（以下「対比例」という）を第１実施形態との対比のために例示する。対比例では、第１期間Ｐ1にて設定された電圧ＶGS1が発光期間ＰDRでも維持されて駆動電流ＩDRの電流値の設定に適用される。

図１１の部分(A)は、第１期間Ｐ1における電流ＩDS（縦軸）の経時的な変化を示すグラフである。駆動トランジスタＴDR_Aおよび駆動トランジスタＴDR_Bに流れる電流ＩDSの変化が、階調電位ＶDATAを変化させた複数の場合について図示されている（ＶDATA_1＜ＶDATA_2＜ＶDATA_3）。駆動トランジスタＴDR_Aの移動度μは駆動トランジスタＴDR_Bの移動度μよりも高い。また、図１１の部分(A)の横軸には、第１期間Ｐ1の時間が併記されている。第１期間Ｐ1では駆動トランジスタＴDRの電圧ＶGSが徐々に低下するから、図１１の部分(A)に示すようにドレイン−ソース間の電流ＩDSは経時的に減少する。

図１１の部分(A)から理解されるように、移動度μが高いほど第１期間Ｐ1内での電流ＩDSの時間的な変化率（変化の速度）は高い。また、電流ＩDSは階調電位ＶDATAに応じて設定されるから、第１期間Ｐ1内にて駆動トランジスタＴDR_Aの電流ＩDSと駆動トランジスタＴDR_Bの電流ＩDSとが合致する時点は、階調電位ＶDATAに応じて相違する。例えば、階調電位ＶDATA_1の場合には時点ｔ1（第１期間Ｐ1の終点）にて駆動トランジスタＴDR_Aの電流ＩDSと駆動トランジスタＴDR_Bの電流ＩDSとが合致するのに対し、階調電位ＶDATA_2の場合には時点ｔ1の到来前の時点ｔ2にて両者が合致し、階調電位ＶDATA_3の場合には時点ｔ2の到来前の時点ｔ3にて両者が合致する。

したがって、第２期間Ｐ2を省略した対比例１のもとでは、駆動トランジスタＴDRの移動度μに起因した電流ＩDS（駆動電流ＩDR）の誤差を有効に補償できるのが特定の階調の指定時に限定されるという問題がある。例えば、図１１の部分(A)から理解されるように、階調電位ＶDATA_1に対応する階調が指定された場合には、駆動トランジスタＴDR_Aと駆動トランジスタＴDR_Bとの移動度μの相違に起因した電流ＩDSの誤差を補償することが可能である。しかし、階調電位ＶDATA_2や階調電位ＶDATA_3に対応する階調が指定された場合には、駆動トランジスタＴDR_Aの電流ＩDSと駆動トランジスタＴDR_Bの電流ＩDSとが第１期間Ｐ1の終点にて相違する。すなわち、移動度μの相違は有効に補償されない。図１１の部分(A)に示すように、基本的には、階調電位ＶDATAが高いほど、第１期間Ｐ1の終点における電流ＩDSの電流値の相違δが大きいという傾向がある。

そこで、本実施形態では、第１期間Ｐ1の経過後の第２期間Ｐ2において駆動トランジスタＴDRの電圧ＶGSを変化量ＶBだけ増加させる（ＶGS1→ＶGS2）ことで相違δを低減する。図１１の部分(B)は、変化量ＶB（横軸）と電流ＩDS（縦軸）との関係を示すグラフである。変化量ＶBがゼロである場合の電流ＩDSが、第１期間Ｐ1の終点における各駆動トランジスタＴDR（ＴDR_A，ＴDR_B）の電流ＩDS（すなわち、対比例での駆動電流ＩDR）に相当する。第１期間Ｐ1の終点での電流ＩDSの相違δは、第２期間Ｐ2にて駆動トランジスタＴDRのゲート−ソース間の電圧ＶGSを増加させて、当該電圧ＶGSを、移動度μに起因した電流ＩDSの誤差が有効に補償される値（駆動トランジスタＴDR_Aの電流ＩDSと駆動トランジスタＴDR_Bの電流ＩDSとが合致する値）に近付けることで低減される。図１１の部分（B）からも理解されるように、第１期間Ｐ1の終点での電流ＩDSの相違δが大きいほど、当該相違δの解消に必要な変化量ＶBの値は大きくなる。

前述したように、階調電位ＶDATAが高いほど第１期間Ｐ1の終点における電流ＩDSの相違δは増加するから、階調電位ＶDATAが高いほど（すなわち、第１期間Ｐ1の終点での電流ＩDSの相違δが大きいほど）、第２期間Ｐ2内での電圧ＶGSの変化量ＶBを大きく設定すれば、複数の階調にわたって電流ＩDSの誤差を低減することが可能である。例えば、図１１の部分(B)に示すように、階調電位ＶDATA_2の場合には変化量ＶBを電圧ＶB_2に設定し、階調電位ＶDATA_3（＞ＶDATA_2）の場合には変化量ＶBを電圧ＶB_3（＞ＶB_2）に設定するといった具合である。

以上の傾向を考慮して、本実施形態では、階調電位ＶDATAに応じた（比例した）変化量ＶBだけ第２期間Ｐ2にて駆動トランジスタＴDRの電圧ＶGSを増加させる構成を採用する。すなわち、階調電位ＶDATAが高いほど第２期間Ｐ2における電圧ＶGSの変化量ＶBは高い電圧に設定される。したがって、本実施形態によれば、駆動トランジスタＴDRの移動度μに起因した駆動電流ＩDRの誤差を複数の階調にわたって有効に補償できるという利点がある。

図１２は、駆動トランジスタＴDRの移動度μの誤差が±20％である場合に、駆動電流ＩDRの目標値（横軸）と実際の駆動電流ＩDRのばらつき(誤差）とを実測した結果を対比例と第１実施形態とについて示すグラフである。縦軸のばらつき（％）は、実際の駆動電流ＩDRの電流値の最大値と最小値との相対比を示す指標値である。図１２から把握されるように、第１期間Ｐ1の経過後に電圧ＶGSが変化しない対比例では特定の階調（駆動電流ＩDR）の指定時のみに駆動電流ＩDRの誤差が低減されるのに対し、第２期間Ｐ2にて電圧ＶGSを、階調電位に応じた変化量ＶBだけ変化させる本実施形態によれば、階調の広い範囲にわたって駆動電流ＩDRの誤差が低減される。

図１３は、階調電位ＶDATA（横軸）と駆動電流ＩDR（縦軸）との関係を対比例および本実施形態について示すグラフである。第１期間Ｐ1では、直前の書込期間ＰWRにて電圧ＶGS0に設定された電圧ＶGSが電圧ＶGS1に低下する。したがって、第１期間Ｐ1で設定された電圧ＶGS1が発光期間ＰDRでも維持される対比例においては、駆動電流ＩDRの電流値（上限値）が所定の範囲に制限される（さらには発光素子Ｅの輝度が不足する）可能性がある。他方、本実施形態においては、第１期間Ｐ1の経過後に電圧ＶGSが増加する（ＶGS1→ＶGS2）から、図１３に示すように、各階調電位ＶDATAに対応した駆動電流ＩDRの電流値は対比例と比較して大きい。したがって、発光素子Ｅの輝度を充分に確保できるという利点がある。

ところで、本実施形態とは異なり、前述の補正電位ＶC（オフセット電圧Ｖof）を生成するための構成を各画素回路ＰX内に設ける態様（以下、「対比例２」という）も採用され得る。しかしながら、対比例２においては、多くの容量素子やスイッチを各画素回路ＰＸ内に追加する必要があるために画素回路ＰXの回路規模が肥大化するという問題が起こる。これに対して、本実施形態によれば、補正電位ＶCを生成する補正電位生成部４０はデータ線１４に設けられるため、対比例２に比べて画素回路ＰXの規模が肥大化することが抑制される。これにより、高精細な発光装置が提供可能になるという利点がある。

また、本実施形態とは異なり、前述の補正電位生成部４０や第１スイッチＳＷ１が設けられずに、データ線駆動回路２４が、水平走査期間Ｈ[m]内においてデータ電位ＶＤと補正電位ＶCとを時分割にデータ線１４へ出力する態様（以下、「対比例３」という）も採用され得る。ただし、対比例３においては、データ線１４の電位を階調電位ＶDATAに設定する動作と階調電位ＶDATAから補正電位ＶCへ変更する動作とを水平走査期間Ｈ[m]毎に実行する必要があるから、データ線駆動回路２４に高速な動作が要求される。したがって、データ線駆動回路２４の構成が複雑化するとともにコストが増大するという問題がある。画像の高精細化（画素回路ＰXの増加）のためには水平走査期間Ｈ[m]の時間を短縮することが必要となるから、以上の問題はさらに深刻化する。

本実施形態においては、データ電位供給期間ＰSにてデータ線１４に書き込まれた階調電位ＶDATAを、容量カップリングを利用して変動させることで補正電位ＶCを生成するから、データ線駆動回路２４は、水平走査期間Ｈ[m]内のデータ電位供給期間ＰSにて階調電位ＶDATAをデータ線１４へ出力するのみでよく、対比例３のように、水平走査期間Ｈ[m]内において階調電位ＶDATAと補正電位ＶCとを時分割にデータ線１４へ出力する必要はない。すなわち、データ線駆動回路２４の動作に要求される速度を対比例３と比較して低減することが可能である。したがって、データ線駆動回路２４の構成の簡素化やコストの低減が実現され、さらには画像の高精細化が容易であるという利点もある。

＜Ｂ：第２実施形態＞
第２期間Ｐ2における電圧ＶGSの変化量ＶBの基礎となるオフセット電圧ＶOFは、第１容量Ｃ1の容量値Ca、第２容量Ｃ2の容量値Cbおよびデータ線１４に付随する容量Ｃdの容量値Cdlに応じて設定される（数式(6)参照）。本実施形態では、第２容量Ｃ2は、制御回路３０から供給される制御信号に応じて容量値が可変に制御される点で第１実施形態と相違する。その他の構成は第１実施形態と同じであるから、重複する部分については説明を省略する。

図１４は、第２実施形態における補正電位生成部４０の回路図（図２に対応）である。
図１４に示すように、第２容量Ｃ2は、各々の容量値が異なるとともにデータ線１４に並列に接続される複数（ｋ個）の単位容量（Ｃs1〜Ｃsk）と、各単位容量（Ｃs1〜Ｃsk）と第２スイッチＳＷ２との間に各々が配置される複数（ｋ個）のスイッチ（SS1〜SSk）とを有する。各スイッチ（SS1〜SSk）のゲートには、制御回路３０からの制御信号Ｅ1〜Ｅkが供給される。各スイッチ（SS1〜SSk）は、当該スイッチに供給される制御信号に応じてオンオフが制御される。

第２実施形態では、制御回路３０が制御信号Ｅ1〜Ｅkを制御することで、第２容量Ｃ2の容量値を可変に制御することが可能である。したがって、オフセット電圧Ｖofの値を最適値に調整できるという利点がある。なお、第２実施形態では、複数の単位容量（Ｃs1〜Ｃsk）の各々の容量値が異なる態様を例示したが、複数の単位容量（Ｃs1〜Ｃsk）の各々の容量値は任意に設定可能である。例えば、複数の単位容量（Ｃs1〜Ｃsk）の各々の容量値が同じ値であってもよい。また、単位容量（Ｃs1〜Ｃsk）の数も任意に設定可能である。

＜Ｃ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は併合され得る。

（１）変形例１
上述の各実施形態において、画素回路ＰXを構成する各トランジスタ（ＴDR，ＱWR，ＱEL，Ｒ1およびＲ2）の導電型は任意である。例えば、制御トランジスタＱELをＮチャネル型とした構成や、駆動トランジスタＴDRをＰチャネル型とした構成も採用される。Ｐチャネル型の駆動トランジスタＴDRを採用した構成では、Ｎチャネル型の場合と比較して電圧の高低の関係は逆転するが、本質的な動作は上述の各実施形態と同様であるから、具体的な構成や動作の説明は省略する。

（２）変形例２
第２実施形態においては、第２容量Ｃ2は、制御回路３０から供給される制御信号に応じて容量値が可変に制御されるが、例えば、図１５に示すように、第１容量Ｃ1が、制御回路３０から供給される制御信号に応じて容量値が可変に制御される態様を採用することも可能である。図１５において、第１容量Ｃ1は、複数（ｋ個）の単位容量（Ｃz1〜Ｃzk）と、複数の単位容量（Ｃz1〜Ｃzk）と１対１に対応して設けられる複数のスイッチ（Sz1〜Szk）とを有する。複数の単位容量（Ｃz1〜Ｃzk）は、各々の容量値が異なるとともに給電線３９に並列に接続される。複数のスイッチ（Sz1〜Szk）の各々は、当該スイッチに対応する単位容量と、第２スイッチＳＷ２から第３スイッチＳＷ３へ至る経路との間に配置される。各スイッチ（Sz1〜Szk）のゲートには、制御回路３０からの制御信号Ｅz1〜Ｅzkが供給される。各スイッチ（Sz1〜Szk）は、当該スイッチに供給される制御信号に応じてオンオフが制御される。制御回路３０が制御信号Ｅz1〜Ｅzkを制御することで、第１容量Ｃ1の容量値を可変に制御することが可能となる。なお、各単位容量（Ｃz1〜Ｃzk）の数や容量値は任意に設定可能である。

（３）変形例３
上述の各実施形態では、データ電位供給期間ＰSと書込期間ＰWRとは別個の期間として設定されているが、例えば、データ電位供給期間ＰSと書込期間ＰWRとは一部重なり、その動作を同じ期間に行う態様とすることもできる。また、データ電位供給期間ＰSと書込期間ＰWRをひとつの期間として、第１スイッチＳＷ１、第３スイッチＳＷ３、第４スイッチＳＷ４および選択トランジスタＱWRを同じタイミングで動作（オンまたはオフ）させる態様であってもよい。

（４）変形例４
上述の各実施形態では、水平走査期間Ｈ[m]の開始前には初期化期間ＰRSと第１補償期間ＰCaとが設定されているが、これに限らず、例えば初期化期間ＰRSと第１補償期間ＰCaとが設定されない態様とすることも可能である。

（５）変形例５
有機ＥＬ素子は発光素子Ｅの例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子Ｅを配列した発光装置１００にも以上の各態様と同様に本発明が適用される。本発明における発光素子は、駆動電流の供給で駆動される（典型的には輝度が制御される）電流駆動型の被駆動素子である。

＜Ｄ：応用例＞
次に、以上の各態様に係る発光装置１００を利用した電子機器について説明する。図１６ないし図１８には、発光装置１００を表示装置として採用した電子機器の形態が図示されている。

図１６は、発光装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する発光装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図１７は、発光装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する発光装置１００とを備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。

図１８は、発光装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する発光装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が発光装置１００に表示される。

なお、本発明に係る発光装置が適用される電子機器としては、図１６から図１８に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。

１００……発光装置、１０……素子部、ＰX……画素回路、ＴDR……駆動トランジスタ、ＱWR……選択トランジスタ、ＱEL……制御トランジスタ、Ｒ1，Ｒ2……トランジスタ、ＳＷ１……第１スイッチ、ＳＷ２……第２スイッチ、ＳＷ３……第３スイッチ、ＳＷ４……第４スイッチ、Ｃ0……容量、ＣST……保持容量、Ｃ1……第１容量、Ｃ2……第２容量、Ｅ……発光素子、１２……配線群、１４……データ線、２０……駆動回路、２２……走査線駆動回路、２４……データ線駆動回路、３０……制御回路、３１，３３……電位線、３５，３７，３９……給電線、１２０……走査線、１３０，１３２，１３４……制御線。

Claims (8)

1. 発光素子と、前記発光素子に直列に接続される駆動トランジスタと、前記駆動トランジスタのゲートとソースとの間に配置される保持容量と、前記駆動トランジスタのゲートとデータ線との間に配置される選択トランジスタと、を含む画素回路と、
   前記画素回路に対応する前記データ線に接続される補正電位生成部と、
   前記画素回路および前記オフセット電圧生成部を制御する制御部と、を具備し、
   前記制御部は、
   第１期間において、前記発光素子が発光すべき階調を指定する指定階調に応じたデータ電位が前記データ線から前記駆動トランジスタのゲートへ供給されるように、前記選択トランジスタをオン状態に設定し、
   前記第１期間の後の第２期間において、前記データ電位に応じた電流が前記駆動トランジスタを流れるように制御して、前記保持容量の両端間の電圧を、前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
   前記第２期間の後の第３期間において、前記データ電位に比例したオフセット電圧を当該データ電位に加えた補正電位が前記補正電位生成部にて生成されるとともに、当該補正電位が前記データ線から前記駆動トランジスタのゲートへ供給されるように制御して、前記保持容量の両端間の電圧を増加させ、
   第３期間の後の第４期間において、前記選択トランジスタをオフ状態に設定して、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
   発光装置。
2. 前記データ電位を生成するデータ線駆動回路と、
   前記データ線駆動回路と、前記データ線との間に配置されて両者の導通および非導通を切り替える第１スイッチと、をさらに備え、
   前記補正電位生成部は、
   第１電極と、給電線に接続される第２電極とを有する第１容量と、
   第３電極と、前記データ線に接続される第４電極とを有する第２容量と、
   前記第１電極と前記第３電極との間に配置されて両者の導通および非導通を切り替える第２スイッチと、を含み、
   前記制御部は、
   前記第１期間よりも前のデータ電位供給期間において、前記第１スイッチをオン状態に設定して前記データ線へ前記データ電位を供給するとともに、前記データ電位が前記第１電極へ供給されるように制御する一方、前記第３電極の電位を、前記データ電位とは異なる基準電位に設定し、且つ、前記第２スイッチをオフ状態に設定し、
   前記第１期間において、前記第１スイッチをオフ状態に設定して前記データ線を電気的にフローティング状態にし、前記データ線に付随する容量によって、前記データ線の電位を前記データ電位に保持するとともに、前記第２スイッチをオフ状態に維持し、
   前記第２期間において、前記第１スイッチおよび前記第２スイッチをオフ状態に維持し、
   前記第３期間において、前記データ線の電位が前記データ電位から前記補正電位へ変化するように、前記第２スイッチをオン状態に設定して前記第３電極の電位を変化させる一方、前記第１スイッチをオフ状態に維持する、
   請求項１の発光装置。
3. 前記補正電位生成部は、
   前記データ線と前記第１電極との導通および非導通を切り替える第３スイッチと、
   前記基準電位が供給される前記給電線と、前記第３電極との導通および非導通を切り替える第４スイッチとをさらに備え、
   前記制御部は、
   前記データ電位供給期間において、前記第３スイッチおよび前記第４スイッチをオン状態に設定し、
   前記第１期間、前記第２期間、前記第３期間および前記第４期間において、前記第３スイッチおよび前記第４スイッチをオフ状態に設定する、
   請求項２の発光装置。
4. 前記第２容量は、前記制御部から供給される制御信号に応じて、容量値が可変に制御される、
   請求項２または請求項３の発光装置。
5. 前記第２容量は、各々の容量値が異なるとともに前記データ線に並列に接続される複数の単位容量と、前記各単位容量と前記第２スイッチとの間に各々が配置される複数の第５スイッチとを有し、
   前記制御部は、
   前記複数の第５スイッチの各々に対して、当該第５スイッチのオンオフを制御する制御信号を供給する、
   請求項５の発光装置。
6. 前記画素回路は、
   前記発光素子および前記駆動トランジスタに直列に接続される制御トランジスタをさらに備え、
   前記制御部は、
   前記第２期間において前記制御トランジスタをオン状態に設定する一方、前記第３期間において前記制御トランジスタをオフ状態に設定する
   請求項１から請求項５の何れかの発光装置。
7. 請求項１から請求項６の何れかの発光装置を具備する電子機器。
8. 発光素子と、前記発光素子に直列に接続される駆動トランジスタと、前記駆動トランジスタのゲートとソースとの間に配置される保持容量とを含む画素回路の駆動方法であって、
   第１期間において、前記画素回路の前記発光素子が発光すべき階調を指定する指定階調に応じたデータ電位を、データ線から前記駆動トランジスタのゲートへ供給し、
   前記第１期間の後の第２期間において、前記データ電位に応じた電流が前記駆動トランジスタを流れるように制御して、前記保持容量の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
   前記第２期間の後の第３期間において、前記データ電位に比例したオフセット電圧を当該データ電位に加えた補正電位を、前記データ線から前記駆動トランジスタのゲートへ供給して前記保持容量の両端間の電圧を増加させ、
   第３期間の後の第４期間において、前記選択トランジスタをオフ状態に設定して、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
   画素回路の駆動方法。
   

Images