JP2011091091A

JP2011091091A - 電子部品の実装構造及び実装方法

Info

Publication number: JP2011091091A
Application number: JP2009241350A
Authority: JP
Inventors: Rei Kato; 礼加藤; Asako Kato; 朝子加藤; Satoshi Koiwa; 聡小岩
Original assignee: Japan Radio Co Ltd
Current assignee: Japan Radio Co Ltd
Priority date: 2009-10-20
Filing date: 2009-10-20
Publication date: 2011-05-06

Abstract

【課題】コストを抑えつつ、電子部品と実装基板との間に十分なクリアランスを確保し、信頼性を向上させる。
【解決手段】実装基板２の表面には、配線層４ａ，４ｂが形成され、配線層４ａが、ソルダーレジスト層５によって覆われ、電子部品１が接続される配線層４ｂは、ソルダーレジスト層５によって覆われず、配線層４ｂの配置箇所においては、開口５ａが形成されている。配線層４ｂ上には、メッキ層６が形成され、メッキ層６には対応するバンプ３が接合している。ここで、メッキ層６の厚さは、クリアランスＬを確保するために十分な厚さとされる。
【選択図】図１

Description

この発明は、半導体等の電子部品を、プリント配線板等からなる実装基板に、バンプを介してフリップチップ実装するための電子部品の実装構造及び実装方法に関する。

従来より、例えば、ベアチップ半導体や、ＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）といった半導体パッケージ等の電子部品を、プリント配線板等の実装基板に、フリップチップ実装する際には、所定のクリアランス（電子部品と実装基板との間の離隔）が確保されるように、バンプを介して接合される（例えば、特許文献１等参照。）。

このクリアランスは、接続用のバンプのサイズや、実装基板のソルダーレジスト層の厚さ、電子部品及び実装基板の平坦度等によって決まり、一般的には、数十μｍである。

しかしながら、実装基板として比較的柔らかい樹脂基板（ＦＲ−４等）を用いた場合は、フリップチップ実装時の加熱加圧により、実装基板の変形や、電子部品及び実装基板の平坦度の不良のために、十分なクリアランスが確保されずに、電子部品と実装基板とが接触してしまうことがある。

ところで、実装基板において、一部の配線層が、ソルダーレジスト層によって被覆される場合は、このソルダーレジスト層と電子部品との間の離隔が、上記クリアランスとなるが、配線層上のソルダーレジストの厚さのために、クリアランスにさらに、余裕がなくなる。

例えば、図５に示すように、電子部品１０１は、実装基板１０２に、多数のバンプ１０３，１０３，…を介して接合されて実装される。ここで、実装基板１０２の表面には、配線層１０４ａ，１０４ｂ，…が形成されている。これらの配線層１０４ａ，１０４ｂ，…のうち、配線層１０４ａは、ソルダーレジスト層１０５によって覆われる。

また、電子部品１０１が接続されるランドとしての配線層１０４ｂは、ソルダーレジスト層１０５によって覆われず、配線層１０４ｂの形成箇所においては、開口１０５ａが設けられている。ソルダーレジスト層１０５と電子部品１０１との間には、上述したクリアランスＭ１が設けられる。

ここで、図６に示すように、配線層１０４ａの厚さ（実装基板１０２の表面からの高さ）Ｍ３が、略３０μｍで、配線層１０４ａ上のソルダーレジストの厚さ（ソルダーレジスト層１０５の上面の配線層１０４ａの上面からの高さ）Ｍ２が、１０μｍ〜３０μｍ（例えば、１５μｍ）の場合、バンプ１０３のサイズＭ４が、６０μｍとしても、ソルダーレジストによって、クリアランスＭ１は、略４５μｍとなり、余裕がなくなることがわかる。実際には、実装基板１０２の変形により、２０μｍ以下となり、さらには、接触してしまうことがある。バンプ１０３のサイズが小さくなる（例えば、２０μｍ等）と、さらに余裕がなくなる。

このため、図７に示すように、電子部品２０１を、実装基板２０２に、多数のバンプ２０３，２０３，…を介して接合して実装する場合に、実装基板２０２の表面に、配線層２０４ａ，２０４ｂを形成した後に、配線層２０４ａ，２０４ｂ上に、それぞれメッキ層２０６ａ，２０６ｂを形成して、嵩上げすることも考えられる。ここで、電子部品２０１が接続されるランドとしての配線層２０４ｂは、ソルダーレジスト層２０５によって覆われず、配線層２０４ｂの形成箇所においては、開口２０５ａが設けられる。

しかしながら、メッキ層２０６ａ，２０６ｂの形成後、ソルダーレジスト層２０５を形成するので、メッキ層２０６ａの上のソルダーレジストの厚みは変わらす、結局、クリアランスＮは、上述したクリアランスＭ１と同等となり、クリアランスの増加には繋がらない。すなわちこれは、配線層２０４ａが電子部品２０１の直下に存在しない場合においてのみ、有効である。

また、簡便にクリアランスを確保する方法として、図８に示すように、電子部品３０１の裏面に金属製の柱状のポスト部３０３を設けて、実装基板３０２に接続する技術が提案されている。ここで、実装基板３０２の表面には、配線層３０４ａ，３０４ｂ，…が形成されている。このうち、ランドとしての配線層３０４ｂに、半田３０５を介して対応するポスト部３０３を接合させる。

特開２００７−１４１８８７号公報

上記従来技術では、電子部品のポスト部を、半導体装置製造工程で形成するため、工程が追加されることにより初期費用が嵩み、特に、少量生産には向かないという問題がある。

この発明は、前記の課題を解決し、コストを抑えつつ、電子部品と実装基板との間に十分なクリアランスを確保し、信頼性を向上させることができる電子部品の実装構造及び実装方法を提供することを目的としている。

前記の課題を解決するために、請求項１の発明は、裏面に複数のバンプが配置された電子部品が、実装基板に、前記バンプを介して、接続された電子部品の実装構造であって、前記実装基板の表面には、前記電子部品が接続される配線層と、絶縁層とが形成され、前記配線層における前記バンプの接続箇所の上には、前記絶縁層は形成されず、所定の厚さのメッキ層が形成され、前記メッキ層には対応する前記バンプが接合し、前記メッキ層の所定の厚さは、前記電子部品と前記実装基板との間の所定のクリアランスを確保するために十分な厚さとされていることを特徴としている。

請求項２の発明は、請求項１に記載の電子部品の実装構造であって、前記絶縁層は、ソルダーレジスト層からなることを特徴としている。

請求項３の発明は、請求項１又は２に記載の電子部品の実装構造であって、前記メッキ層は、その上面が、前記絶縁層の上面の位置以上の高さとなるように形成されていることを特徴としている。

請求項４の発明は、裏面に複数のバンプが配置された電子部品を、実装基板に、前記バンプを介して、接続するための電子部品の実装方法であって、前記実装基板の表面に、前記電子部品が接続される配線層を形成し、前記配線層における前記バンプの接続箇所と重なる領域が生じないように絶縁層を形成し、前記配線層における前記バンプの接続箇所の上に、所定の厚さのメッキ層を形成し、前記メッキ層に対応する前記バンプを接合し、前記メッキ層を、前記所定の厚さが、前記電子部品と前記実装基板との間の所定のクリアランスを確保するために十分な厚さとなるように形成することを特徴としている。

本発明によれば、電子部品が接続される配線層上には、所定の厚さのメッキ層が形成され、メッキ層には対応するバンプが接合し、メッキ層の厚さは、クリアランスを確保するために十分な厚さとされるので、コストを抑えつつ、電子部品と実装基板との間に十分なクリアランスを確保し、信頼性を向上させることができる。

この発明の一実施の形態である電子部品の実装構造を示す断面図である。同電子部品の実装方法を説明するための断面図である。同電子部品の実装方法を説明するための断面図である。同電子部品の実装方法を説明するための断面図である。第１の従来技術を説明するための断面図である。同従来技術を説明するための部分拡大断面図である。第２の従来技術を説明するための断面図である。第３の従来技術を説明するための断面図である。

次に、この発明の実施の形態について、図面を用いて詳しく説明する。

図１は、この発明の一実施の形態である電子部品の実装構造を示す断面図、図２乃至図４は、同電子部品の実装方法を説明するための断面図である。図１に示すように、この実施の形態の電子部品の実装構造は、電子部品１が、実装基板２に、多数の接続用のバンプ３，３，…を介して、所定のクリアランスＬが確保された状態で実装されて概略構成されている。

電子部品１は、例えば、ＩＣやＳＡＷフィルタ等を含むフリップチップ実装デバイスから構成される。また、電子部品１の裏面に形成されるバンプ３としては、例えば、金バンプが用いられる。また、実装基板２は、プリント配線板等から構成される。プリント配線板としては、例えば、ガラス基材銅張積層板（例えば、ＮＥＭＡ（ＮａｔｉｏｎａｌＥｌｅｃｔｒｉｃａｌＭａｎｕｆａｃｔｕｒｅｓＡｓｓｏｃｉａｔｉｏｎ）等級ＦＲ−４。）等が用いられる。

この実施の形態の実装基板２には、その表面の配線層４ａ，４ｂ，…を含む複数層の配線層が形成されている。配線層４ａ，４ｂ，…のうち、コーティングする必要がある配線層４ａは、ソルダーレジスト層５によって覆われ、電子部品１が接続されるランドとしての配線層４ｂは、ソルダーレジスト層５によって覆われず、配線層４ｂの形成箇所においては、開口５ａが設けられている。

また、配線層４ｂ上には、嵩上げ用のメッキ層６が形成され、メッキ層６には対応するバンプ３が接合している。ここで、メッキ層６の厚さは、クリアランスＬを確保するために十分な厚さとされる。メッキ層６は、例えば、その上面が、ソルダーレジスト層５の上面に略等しい位置か、又はこの位置を越える高さとなるように形成される。メッキ層６は、例えば、ニッケルメッキと金メッキとによって形成される。これにより、この実施の形態では、例えば、クリアランスＬは、略６０μｍとされる。

次に、電子部品の実装基板への実装方法について述べる。図２に示すように、基板本体２ａには、その表面の配線層４ａ，４ｂ，…を含む複数層の配線層が形成される。次に、図３に示すように、配線層４ａを、ソルダーレジスト層５で覆う。ここで、電子部品１が接続されるランドとしての配線層４ｂは、ソルダーレジスト層５によって覆わず、配線層４ｂの形成箇所においては、開口５ａを設ける。

次に、図４に示すように、配線層４ｂ上に、嵩上げ用のメッキ層６を形成する。この実施の形態では、通常の表面処理工程で行われるメッキ処理において、メッキ層の厚さを十分に厚くする。すなわち、メッキ層６は、例えば、その上面が、ソルダーレジスト層５の上面に略等しい位置か、又はこの位置を越える高さとなるように形成される。メッキ層６は、例えば、ニッケルメッキと金メッキとによって形成される。こうして、ソルダーレジスト層形成後に、表面処理工程が実施され、開口５ａ箇所の配線層４ｂにのみにメッキ層６が形成される。

次に、裏面の所定の箇所にバンプ３，３，…が形成された電子部品１を、実装基板２に載置し、バンプ３を対応するメッキ層６に圧接接合させる。なお、バンプ３としての金バンプは、電解メッキ法や、転写バンプ法、ボールボンディング方式等で形成される。金バンプは、所定の圧力（例えば、５ｋｇｆ〜３０ｋｇｆ）と温度（例えば、１００℃〜３００℃）とを加えることによって行われ、これにより、図１に示すような電子部品の実装構造が得られる。

こうして、この実施の形態の構成によれば、電子部品１が接続されるランドとしての配線層４ｂ上には、嵩上げ用のメッキ層６が形成され、メッキ層６には対応するバンプ３が接合し、メッキ層６の厚さは、クリアランスＬを確保するために十分な厚さとされるので、電子部品１と実装基板２との間のクリアランスを十分に確保し、信頼性を向上させることができる。

また、クリアランス確保のためのメッキ層６の形成は、通常の表面処理工程で行われるメッキ処理において、厚さを設定するために条件を変更するのみで対応でき、新たな工程の追加も、設備の追加も不要であるので、コストを抑えることができ、特に少量生産時に適用して好適である。ここで、ソルダーレジスト層５の形成後に、表面処理工程が実施され、ソルダーレジスト層５の非被覆箇所としての開口５ａに形成されている配線層４ｂにのみに選択的にメッキ層６が形成される。

以上、この発明の実施の形態について、図面を参照して詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、バンプとして、金バンプを用いる場合に適用して好適であるが、金バンプのほかに半田バンプ等を用いる場合にも適用できる。また、フリップチップ実装デバイス等の電子部品の裏面（実装基板側）に、チップ部品やＳＡＷデバイス等の構成部品が搭載されている場合にも適用できる。また、プリント配線板としては、ガラス基材銅張積層板のほか、紙基材銅張積層板や、コンポジット銅張積層板等を用いても良い。

プリント配線板として、ビルドアップ基板を含む場合に適用できる。

１電子部品
２実装基板
３バンプ
４ａ，４ｂ配線層
５ソルダーレジスト層（絶縁層）
５ａ開口
６メッキ層
Ｌクリアランス

Claims

裏面に複数のバンプが配置された電子部品が、実装基板に、前記バンプを介して、接続された電子部品の実装構造であって、
前記実装基板の表面には、前記電子部品が接続される配線層と、絶縁層とが形成され、前記配線層における前記バンプの接続箇所の上には、前記絶縁層は形成されず、所定の厚さのメッキ層が形成され、前記メッキ層には対応する前記バンプが接合し、前記メッキ層の所定の厚さは、前記電子部品と前記実装基板との間の所定のクリアランスを確保するために十分な厚さとされていることを特徴とする電子部品の実装構造。
前記絶縁層は、ソルダーレジスト層からなることを特徴とする請求項１に記載の電子部品の実装構造。
前記メッキ層は、その上面が、前記絶縁層の上面の位置以上の高さとなるように形成されていることを特徴とする請求項１又は２に記載の電子部品の実装構造。
裏面に複数のバンプが配置された電子部品を、実装基板に、前記バンプを介して、接続するための電子部品の実装方法であって、
前記実装基板の表面に、前記電子部品が接続される配線層を形成し、前記配線層における前記バンプの接続箇所と重なる領域が生じないように絶縁層を形成し、前記配線層における前記バンプの接続箇所の上に、所定の厚さのメッキ層を形成し、前記メッキ層に対応する前記バンプを接合し、前記メッキ層を、前記所定の厚さが、前記電子部品と前記実装基板との間の所定のクリアランスを確保するために十分な厚さとなるように形成することを特徴とする電子部品の実装方法。