JP2003110091A

JP2003110091A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2003110091A
Application number: JP2001304745A
Authority: JP
Inventors: Atsushi Yoshimura; 淳芳村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2003-04-11
Also published as: EP1432034A4; WO2003030260A1; KR100628418B1; TW571434B; US20040238935A1; KR20040045017A; US7141872B2; EP1432034A1; CN100382312C; CN1559088A

Abstract

(57)【要約】【課題】チップ搭載基板を小型化することが可能な半
導体装置の製造方法を提供する。【解決手段】集積回路チップ１２と、該集積回路チッ
プの端子に接続された第１の接続端子とを有する第１の
基板１０を用意する工程と、第１の接続端子に接続され
る第２の接続端子を有する第２の基板２０を用意する工
程と、第１の基板及び第２の基板の少なくとも一方の基
板の対向面上に設けられた金属接着材を、第１の基板及
び第２の基板上でそれぞれ第１の接続端子、第２の接続
端子から離間して形成された第１の接続部分と第２の接
続部分間に介在させながら第１の基板と第２の基板とを
熱圧着することにより、第１の基板と第２の基板とを積
層する工程とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法、特に集積回路チップを有する基板
を積層する技術に関する。

【０００２】

【従来の技術】近年、複数の集積回路チップ（ＬＳＩチ
ップ）を積層した積層型の半導体装置が提案されてい
る。

【０００３】図１０は、このような積層型の半導体装置
を作製する方法の一例を示した図である。この方法は、
ＬＳＩチップが搭載された基板（以下、チップ搭載基板
と言う）１０どうしを、チップが搭載されていない基板
（以下、チップ無し基板と言う）２０を介して接続する
ものである。なお、通常はチップ搭載基板１０及びチッ
プ無し基板２０がさらに積層されるが、ここでは説明を
簡単化するために、２層のチップ搭載基板１０と１層の
チップ無し基板２０を積層した部分のみを描いている。

【０００４】チップ搭載基板１０の基板本体１１にはＬ
ＳＩチップ１２が搭載されており、ＬＳＩチップ１２の
外部端子（図示せず）が異方性導電材１４を介して基板
本体１１に設けられた配線（図示せず）に接続されてい
る。この配線は基板本体１１に設けられたランド１６に
繋がっており、ランド１６は基板本体１１を貫通するス
ループラグ（ビアプラグ）１７に接続されている。

【０００５】チップ無し基板２０は、多数のチップ搭載
基板１０を搭載するものであり、各チップ搭載基板１０
のＬＳＩチップ１２が搭載されている領域に対応して開
口（デバイスホール２２）が形成されている。また、チ
ップ無し基板２０の基板本体２１には、ランド２３及び
基板本体２１を貫通するスループラグ（ビアプラグ）２
４が設けられている。

【０００６】チップ搭載基板１０とチップ無し基板２０
とを積層する際には、チップ無し基板２０の表面及び裏
面に塗布された樹脂系の接着材２９を介して、チップ搭
載基板１０とチップ無し基板２０とが接着される。

【０００７】このように、上述した従来の半導体装置で
は、樹脂系の接着材２９によってチップ搭載基板１０と
チップ無し基板２０とを接着していたが、樹脂系の接着
材２９は接着力があまり強くないため、十分な接着強度
を得るためには接着面積を広くしなければならなかっ
た。そのため、チップ搭載基板１０の１枚あたりの面積
も必然的に大きくなり、１枚のチップ無し基板２０に搭
載できるチップ搭載基板１０の枚数を多くできないとい
う問題があった。

【０００８】また、樹脂系の接着材２９は、デバイスホ
ール２２を形成した後に塗布すると接着材２９によって
デバイスホール２２が埋められる等の問題があるため、
通常はデバイスホール２２を形成する前にチップ無し基
板２０の基板本体２１の両面に塗布される。しかしなが
ら、接着材２９を基板本体２１の両面に塗布するために
生産効率が悪いといった問題や、デバイスホール２２の
加工の際に接着材２９によるバリ等が生じて信頼性が悪
化するといった問題があった。

【０００９】

【発明が解決しようとする課題】以上述べたように、従
来は接着力があまり高くない樹脂系の接着材によってチ
ップ搭載基板とチップ無し基板とを接着するため、チッ
プ搭載基板の小型化が難しく、チップ無し基板に搭載可
能なチップ搭載基板の数を多くできないという問題があ
った。また、従来はデバイスホール形成前にチップ無し
基板の両面に接着材を塗布するため、生産効率や信頼性
が悪化するといった問題があった。

【００１０】本発明は、上述した従来の課題を解決する
ことが可能な半導体装置及び半導体装置の製造方法を提
供することを目的としている。

【００１１】

【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、集積回路チップと、該集積回路チップの
端子に接続された第１の接続端子とを有する第１の基板
を用意する工程と、前記第１の接続端子に接続される第
２の接続端子を有する第２の基板を用意する工程と、前
記第１の基板及び第２の基板の少なくとも一方の基板の
対向面上に設けられた金属接着材を、前記第１の基板及
び第２の基板上でそれぞれ前記第１の接続端子、第２の
接続端子から離間して形成された第１の接続部分と第２
の接続部分間に介在させながら前記第１の基板と第２の
基板とを熱圧着することにより、前記第１の基板と第２
の基板とを積層する工程と、を備えたことを特徴とす
る。

【００１２】本発明に係る半導体装置は、集積回路チッ
プと、該集積回路チップの端子に接続された第１の接続
端子とを有する第１の基板と、前記第１の基板が積層さ
れ、前記第１の接続端子に接続された第２の接続端子を
有する第２の基板と、前記第１の基板と第２の基板との
間に前記第１の接続端子及び第２の接続端子から離間し
て設けられ、前記第１の基板と第２の基板とを接着する
金属接着材と、を備えたことを特徴とする。

【００１３】また、本発明に係る半導体装置の製造方法
は、集積回路チップと該集積回路チップの端子に接続さ
れた第１の接続端子とを有する第１の基板と、前記第１
の接続端子に接続された第２の接続端子を有する第２の
基板とが積層された単位基板を複数用意する工程と、積
層方向で互いに隣接する前記単位基板どうしをシート状
の接着材を介して接着することにより、前記複数の単位
基板を積層する工程と、を備えたことを特徴とする。

【００１４】また、本発明に係る半導体装置は、集積回
路チップと該集積回路チップの端子に接続された第１の
接続端子とを有する第１の基板と、前記第１の接続端子
に接続された第２の接続端子を有する第２の基板とが積
層された単位基板と、積層方向で互いに隣接する複数の
前記単位基板どうしを接着するシート状の接着材と、を
備えたことを特徴とする。

【００１５】

【発明の実施の形態】以下、図１〜図６を参照して、本
発明の実施形態に係る積層型の半導体装置の製造方法に
ついて説明する。

【００１６】図１（ａ）はチップ搭載基板１０の平面構
成を模式的に示した図、図１（ｂ）は図１（ａ）のＢ−
Ｂに沿った断面構成を模式的に示した図である。

【００１７】チップ搭載基板１０の基板本体１１には異
方性導電材１４を介してＬＳＩチップ１２が搭載されて
おり、ＬＳＩチップ１２の外部端子１３が異方性導電材
１４を介して基板本体１１に設けられた配線１５に接続
されている。この配線１５は基板本体１１上に設けられ
たランド１６に繋がっており、ランド１６は基板本体１
１を貫通するスループラグ（ビアプラグ）１７に接続さ
れている。配線１５、ランド１６及びスループラグ１７
には、例えば銅等の低抵抗の金属材料が用いられる。ラ
ンド１６（スループラグ１７）のピッチは例えば０．４
５ｍｍ、ランド１６の直径は例えば０．３５ｍｍとす
る。

【００１８】ランド１６及びスループラグ１７からなる
接続端子間の所定部分には、ランド１６及びスループラ
グ１７から離間した、言い換えるとＬＳＩチップ１２の
外部端子１３に接続されないダミー端子として、ダミー
のランド１６ａ及びダミーのスループラグ１７ａが形成
されている。これらのダミーランド１６ａ及びダミース
ループラグ１７ａは、ＬＳＩチップ１２の外部端子１３
に接続された本来のランド１６及びスループラグ１７
と、同一材料を用いて同時に形成することが可能であ
る。

【００１９】ダミーランド１６ａ上には、半田、スズ、
Ｓｎ−Ｂｉ合金等の低融点の金属材料からなる金属接着
材３０が形成されている。この金属接着材３０は、チッ
プ搭載基板１０を後述するチップ無し基板２０に接着す
る（金属接着材３０を溶融状態にして熱圧着する）ため
のものである。金属接着材３０の直径は例えば０．２ｍ
ｍ、厚さは例えば０．７５ｍｍ以下とする。通常は、本
来のランド１６上にも同様に金属接着材が形成されてい
るが、後述する工程においてランド１６上の金属接着材
は加熱溶融されない。

【００２０】なお、金属接着材３０は、ＬＳＩチップ１
２を搭載した後に形成しても搭載する前に形成してもよ
い。また、ダミーランド１６ａと隣接するランド１６と
の距離は、熱圧着の際に溶融した金属接着材３０によっ
てダミーランド１６ａと隣接するランド１６とがショー
トしないようにするため、ランド１６どうしの距離（ピ
ッチ）よりも大きくなるようにすることが好ましい。

【００２１】図２（ａ）はチップ無し基板２０の平面構
成を模式的に示した図、図２（ｂ）は図２（ａ）のＢ−
Ｂに沿った断面構成を模式的に示した図である。

【００２２】チップ無し基板２０は、図１に示したチッ
プ搭載基板１０を多数搭載するものであり、各チップ搭
載基板１０のＬＳＩチップ１２が搭載されている領域に
対応して開口（デバイスホール２２）が形成されてい
る。また、チップ無し基板２０の基板本体２１上にはラ
ンド２３が形成され、ランド２３は基板本体２１を貫通
するスループラグ（ビアプラグ）２４に接続されてい
る。ランド２３及びスループラグ２４には、例えば銅等
の低抵抗の金属材料が用いられる。各ランド２３及びス
ループラグ２４は、チップ搭載基板１０に設けられた各
ランド１６及びスループラグ１７に対応した位置に配置
されている。

【００２３】ランド２３及びスループラグ２４からなる
接続端子間の所定部分には、ランド２３及びスループラ
グ２４から離間して、ダミー端子としてダミーランド２
３ａ及びダミースループラグ２４ａが形成されている。
これらのダミーランド２３ａ及びダミースループラグ２
４ａは、本来のランド２３及びスループラグ２４と同一
材料を用いて同時に形成することが可能である。各ダミ
ーランド２３ａ及びダミースループラグ２４ａは、チッ
プ搭載基板１０に設けられた各ダミーランド１６ａ及び
ダミースループラグ１７ａに対応した位置に配置されて
いる。

【００２４】次に、図３に示すように、以上のようにし
て用意されたチップ搭載基板１０とチップ無し基板２０
とを積層する。積層に際しては、両基板の位置合わせを
行った後、加熱可能な圧着治具を用いて、両基板を密着
させて押圧した状態で、ダミーランド及びダミースルー
プラグが存在する領域の金属接着材３０のみを選択的に
加熱する。このときの熱圧着条件は、例えば温度９５
℃、圧力０．５ＭＰａとする。その結果、金属接着材３
０は溶融し、加熱終了後にダミーランド１６ａとダミー
スループラグ２４ａとは金属接着材３０によって強固に
接着される。このとき、必要に応じて加熱とともに超音
波を併用すると、接続に要する時間を短縮（例えば２／
３程度の時間）することが可能である。ダミーランド及
びダミースループラグ以外の本来のランド及びスループ
ラグが形成されている部分では、金属接着材は加熱溶融
されず、固体状態に維持された金属接着材を介してラン
ド及びスループラグが電気的に接続される。

【００２５】なお、本例では金属接着材３０をチップ搭
載基板１０のダミーランド１６ａ上に形成するようにし
たが、チップ無し基板２０のダミースループラグ２４ａ
上に金属接着材３０を形成するようにしてもよい。ま
た、チップ搭載基板１０のダミーランド１６ａとダミー
スループラグ１７ａとを上下方向で逆に配置するととも
に、チップ無し基板２０のダミーランド２３ａとダミー
スループラグ２４ａとを上下方向で逆に配置し、ダミー
スループラグ１７ａとダミーランド２３ａとを金属接着
材３０を介して接続するようにしてもよい（図３の上側
から下側に向かって、１６ａ／１７ａ／３０／２３ａ／
２４ａという接続関係になる）。この場合も、金属接着
材３０は、チップ搭載基板１０のダミースループラグ１
７ａ上に形成してもよいし、チップ無し基板２０のダミ
ーランド２３ａ上に形成してもよい。さらに、金属接着
材３０は、ダミーランド上及びダミースループラグ上の
両方に形成してもよい。

【００２６】図７は、本実施形態の方法に基づいて得ら
れた接着強度を従来技術（図１０に示した方法）と対比
して示した図である。横軸は接着部分の面積、縦軸は接
着強度である。この図から明らかなように、本実施形態
では、従来技術に比べて、極めて小さい接着面積で必要
な接着強度（ＯＫ領域として示した約８０ｇ以上の接着
強度）を得ることができる。

【００２７】以上のように、本実施形態では、接着力の
強い金属接着材を用いて熱圧着によってダミーランドと
ダミースループラグとが接着されるため、接着面積を狭
くしても十分な接着強度を得ることができる。したがっ
て、チップ搭載基板の１枚あたりの面積を小さくするこ
とができ、１枚のチップ無し基板に搭載できるチップ搭
載基板の枚数を増大させることができる。また、ダミー
ランド及びダミースループラグは、本来のランド及びス
ループラグが配設されている領域間に、本来のランド及
びスループラグと同一材料を用いて同時に形成すること
が可能であるため、位置的にも製造工程的にも効率的に
形成することが可能である。

【００２８】次に、図４に示すように、チップ搭載基板
１０及びチップ無し基板２０が接着された単位基板を複
数積層するために、単位基板間にシート状の接着材４０
を配置する。最上層及び最下層には、デバイスホールが
形成されていないチップ無し基板２０ａ及び２０ｂを配
置する。シート状の接着材４０には、樹脂系の接着材
（例えばエポキシ樹脂系の接着材）を用いることができ
る。なお、チップ無し基板２０ａ及び２０ｂのいずれか
一方のみにスループラグ及びランドが形成されていても
よく、チップ無し基板２０ａ及び２０ｂはそれぞれ複数
枚積層されてもよい。

【００２９】図４に示すような配置を行った後、積層方
向に加圧をすることで、各基板を接着材４０を介して接
着させる。シート状の接着材４０は柔らかいため、ダミ
ースループラグ１７ａとダミーランド２３ａとは接着材
４０を貫通して接続される。ダミーランド及びダミース
ループラグ以外の本来のランド及びスループラグも、同
様に接着材４０を貫通して接続される。

【００３０】このように、本実施形態では、シート状の
接着材を介して単位基板どうしを接着するため、従来の
ようにデバイスホール形成前にチップ無し基板の両面に
接着材を塗布する必要がなく、積層型の半導体装置の生
産効率や信頼性を向上させることができる。

【００３１】複数の単位基板を積層した後、図５に示す
ように、分離線５０に沿って積層基板を切断し、チップ
１２が搭載されている領域毎に積層基板を分離すること
で、図６に示すように、複数のチップ搭載基板１０及び
チップ無し基板２０が積層された積層型の半導体装置が
得られる。

【００３２】なお、上述した実施形態では、金属接着材
をダミーランド／ダミースループラグが形成されている
部分に設けるようにしたが、以下の変形例に示すよう
に、他の部分に設けることも可能である。

【００３３】図８は、第１の変形例を示したものであ
り、図８（ａ）はチップ搭載基板１０の平面構成を、図
８（ｂ）はチップ無し基板２０の平面構成を、図８
（ｃ）は両基板を接着させたときの接着領域近傍の断面
構成を示した図である。基本的な構成及び接着方法等
は、すでに説明した実施形態と同様であり、それらの説
明は省略する。

【００３４】本変形例では、チップ搭載基板１０上にダ
ミーパッド６１を、チップ無し基板２０上にダミーパッ
ド７１を設け、ダミーパッド６１及び７１の少なくとも
一方のパッド上に形成された金属接着材３１を介して、
チップ搭載基板１０とチップ無し基板２０とを接着す
る。ダミーパッド６１及び７１には、例えば銅等の金属
材料が用いることができる。

【００３５】本変形例においても上述した実施形態と同
様の基本的な効果が得られる他、任意の場所に任意の形
状でダミーパッドを配置することができため、設計の自
由度を向上させることができる。

【００３６】図９は、第２の変形例を示したものであ
り、図９（ａ）はチップ搭載基板１０の平面構成を、図
９（ｂ）はチップ無し基板２０の平面構成を、図９
（ｃ）は両基板を接着させたときの接着領域近傍の断面
構成を示した図である。基本的な構成及び接着方法等
は、すでに説明した実施形態と同様であり、それらの説
明は省略する。

【００３７】本変形例では、チップ搭載基板１０とチッ
プ無し基板２０とを積層する際の位置合わせに用いるア
ライメントマーク６２及び７２（金属材料からなる）を
利用して、少なくとも一方のアライメントマーク上に金
属接着材３２を形成し、該金属接着材３２を介してチッ
プ搭載基板１０とチップ無し基板２０とを接着する。

【００３８】本変形例においても上述した実施形態と同
様の基本的な効果が得られる他、アライメントマークを
利用するため、ダミーの端子やパッドを別途設ける必要
がなく、基板の小型化や工程の短縮化をよりはかること
ができる。

【００３９】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。

【００４０】

【発明の効果】本発明によれば、接着力の強い金属接着
材によってチップ搭載基板とチップ無し基板とを接着す
ることで、接着面積を狭くしても十分な接着強度を得る
ことができる。そのため、チップ搭載基板の小型化をは
かることができ、チップ無し基板に搭載するチップ搭載
基板の数を大幅に増大させることが可能となる。

【００４１】また、本発明によれば、チップ搭載基板及
びチップ無し基板からなる単位基板どうしをシート状の
接着材を介して接着することで、従来よりも積層基板の
生産効率や信頼性を向上させることが可能となる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体装置の製造工程
の一部を示した図。

【図２】本発明の実施形態に係る半導体装置の製造工程
の一部を示した図。

【図３】本発明の実施形態に係る半導体装置の製造工程
の一部を示した図。

【図４】本発明の実施形態に係る半導体装置の製造工程
の一部を示した図。

【図５】本発明の実施形態に係る半導体装置の製造工程
の一部を示した図。

【図６】本発明の実施形態に係る半導体装置の製造工程
の一部を示した図。

【図７】本発明の実施形態の方法に基づいて得られた接
着強度を従来技術と対比して示した図。

【図８】本発明の実施形態の第１の変形例を示した図。

【図９】本発明の実施形態の第２の変形例を示した図。

【図１０】従来技術に係る半導体装置について示した
図。

【符号の説明】

１０…チップ搭載基板１１…チップ搭載基板の基板本体１２…ＬＳＩチップ１３…ＬＳＩチップの外部端子１４…異方性導電材１５…配線１６、２３…ランド１６ａ、２３ａ…ダミーランド１７、２４…スループラグ１７ａ、２４ａ…ダミースループラグ２０…チップ無し基板２１…チップ無し基板の基板本体２２…デバイスホール３０、３１、３２…金属接着材４０…シート状の接着材５０…分離線６１、７１…ダミーパッド６２、７２…アライメントマーク

Claims

【特許請求の範囲】

【請求項１】集積回路チップと、該集積回路チップの端
子に接続された第１の接続端子とを有する第１の基板を
用意する工程と、前記第１の接続端子に接続される第２の接続端子を有す
る第２の基板を用意する工程と、前記第１の基板及び第２の基板の少なくとも一方の基板
の対向面上に設けられた金属接着材を、前記第１の基板
及び第２の基板上でそれぞれ前記第１の接続端子、第２
の接続端子から離間して形成された第１の接続部分と第
２の接続部分間に介在させながら前記第１の基板と第２
の基板とを熱圧着することにより、前記第１の基板と第
２の基板とを積層する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項２】前記積層された第１及び第２の基板からな
る単位基板を複数積層する工程をさらに備えたことを特
徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】前記単位基板を複数積層する工程は、積層
方向で互いに隣接する単位基板どうしをシート状の接着
材を介して接着するものであることを特徴とする請求項
２に記載の半導体装置の製造方法。
【請求項４】前記第１の接続部分は面方向で隣接する前
記第１の接続端子間に配置された第１のダミー端子であ
り、前記第２の接続部分は面方向で隣接する前記第２の
接続端子間に配置された第２のダミー端子であることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】前記第１の接続部分は前記第１の基板の対
向面上に設けられた第１のダミーパッドであり、前記第
２の接続部分は前記第２の基板の対向面上に設けられた
第２のダミーパッドであることを特徴とする請求項１に
記載の半導体装置の製造方法。
【請求項６】前記第１の接続部分は、前記第１の基板の
対向面上に設けられ前記第１の基板と第２の基板との位
置合わせに用いられる第１のアライメントマークであ
り、前記第２の接続部分は、前記第２の基板の対向面上
に設けられ前記第１の基板と第２の基板との位置合わせ
に用いられる第２のアライメントマークであることを特
徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】集積回路チップと、該集積回路チップの端
子に接続された第１の接続端子とを有する第１の基板
と、前記第１の基板が積層され、前記第１の接続端子に接続
された第２の接続端子を有する第２の基板と、前記第１の基板と第２の基板との間に前記第１の接続端
子及び第２の接続端子から離間して設けられ、前記第１
の基板と第２の基板とを接着する金属接着材と、を備えたことを特徴とする半導体装置。
【請求項８】前記接着された第１及び第２の基板からな
る単位基板が複数積層されたことを特徴とする請求項７
に記載の半導体装置。
【請求項９】積層方向で互いに隣接する前記単位基板間
に介在し、該単位基板どうしを接着するシート状の接着
材をさらに備えたことを特徴とする請求項８に記載の半
導体装置。
【請求項１０】前記第１の基板は前記第１の接続端子か
ら離間した第１の接続部分を有し、前記第２の基板は前
記第２の接続端子から離間した第２の接続部分を有し、前記金属接着材は、前記第１の接続部分と第２の接続部
分との間に設けられていることを特徴とする請求項７乃
至９のいずれかに記載の半導体装置。
【請求項１１】集積回路チップと該集積回路チップの端
子に接続された第１の接続端子とを有する第１の基板
と、前記第１の接続端子に接続された第２の接続端子を
有する第２の基板とが積層された単位基板を複数用意す
る工程と、積層方向で互いに隣接する前記単位基板どうしをシート
状の接着材を介して接着することにより、前記複数の単
位基板を積層する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項１２】集積回路チップと該集積回路チップの端
子に接続された第１の接続端子とを有する第１の基板
と、前記第１の接続端子に接続された第２の接続端子を
有する第２の基板とが積層された単位基板と、積層方向で互いに隣接する複数の前記単位基板どうしを
接着するシート状の接着材と、を備えたことを特徴とする半導体装置。