JP2011069943A - 表示装置および電子機器 - Google Patents

Abstract

【課題】表示装置の画質を改善させる。
【解決手段】行単位に接続された複数の画素６００における閾値補正準備期間が同時に開始される場合において、制御トランジスタ６７０は、電源線４１０における初期化電位（Ｖｓｓ）に基づいて第１ノード（ＮＤ１）６５０と電源線４１０との間を接続する。これにより、第１ノード（ＮＤ１）６５０の電位は低下する。次に、閾値補正準備期間において、走査線（ＷＳＬ）２１０は、書込みトランジスタ６１０に行毎に異なるタイミングでオン電位（Ｖｏｎ）を供給する。これにより、書込みトランジスタ６１０がオン状態となるため、第１ノード（ＮＤ１）６５０の電位が上昇する。この第１ノード（ＮＤ１）６５０の電位の上昇により駆動トランジスタが導通状態になることによって、発光素子の入力端子の電位は行毎に異なるタイミングで低下する。
【選択図】図１４

Description

本発明は、表示装置に関し、特に発光素子を画素に用いた表示装置、および、その表示装置を備える電子機器に関する。

近年、発光素子として有機ＥＬ（Electroluminescence）素子を用いた平面自発光型の表示装置の開発が近年盛んに行われている。この有機ＥＬ素子を用いた表示装置においては、画素回路を構成する駆動トランジスタによって有機薄膜に印加する電界の制御を行うが、この駆動トランジスタが有する閾値電圧および移動度には個体ごとにばらつきがある。このため、これらの個体差を補正するための処理が必要となる。

この駆動トランジスタの閾値電圧を補正する機能を備える表示装置として、画素回路を初期化した後に駆動トランジスタに電流を流して駆動トランジスタの閾値電圧を補正する機能を備える表示装置が提案されている（例えば、特許文献１参照。）。この表示装置は、駆動トランジスタのゲート端子およびソース端子における電位を初期化した後に、ゲート・ソース間の電位差が閾値電圧を反映するまで電流を流すことによって、駆動トランジスタの閾値を補正する。

特開２００８−３３１９３号公報（図３Ｂ）

上述の従来技術では、画素回路を構成する駆動トランジスタの閾値電圧のばらつきを補正することができる。この場合、電源信号をスイッチングさせるため、電源信号を切り替えるためのドライバが１行ごとに必要となり、表示装置のコストが高くなる。これに対し、複数行ごとに電源信号を切り替える構成にすることによって、ドライバ数を削減することが考えられる。

このような構成においては、有機ＥＬ素子のカソード電極が全画素回路によって共有されている。このため、電源信号が切り替わった時における各行の有機ＥＬ素子のアノード端子の電位の変動によって、有機ＥＬ素子の寄生容量を介して全画素回路が共有しているカソード電極の電位の変動を引き起こす。したがって、このような構成においては、電源信号が切り替わった時に複数行のカソード電極の電位変動が同時に起こることによって、全画素回路が共有している有機ＥＬ素子のカソード電極の電位が大きく変動するため、画質が低下してしまう。

そこで、本発明はこのような状況に鑑みてなされたものであり、有機ＥＬ素子を用いた表示装置の画質を改善することを目的とする。

本発明は、上記課題を解決するためになされたものであり、その第１の側面は、行単位に配置された複数の画素回路と、上記複数の画素回路が発光するための電源電位よりも低い電位の低電源電位を上記複数の画素回路に供給する電源線と、表示対象となる映像の情報を含む映像信号を上記複数の画素回路に供給するための走査信号を上記複数の画素回路に行毎に供給し、上記低電源電位が供給されているときにおいて上記走査信号の電位を他の行とは異なるタイミングでオン電位に遷移させる走査回路と
を具備し、上記複数の画素回路の各々は、上記映像信号に相当する電圧を保持する保持容量と、上記保持容量に保持された上記電圧に基づいて発光する発光素子と、上記電源線と上記保持容量の一端との間に接続されて、上記電源線に上記低電源電位が供給されているときに導通状態となり上記保持容量の一端の電位を低下させる接続素子と、上記発光素子を発光させるときに上記映像信号を上記保持容量に書き込み、上記電源線に上記低電源電位が供給されているときに上記オン電位に基づいて導通状態になることによって上記保持容量の一端の電位を上昇させる書込みトランジスタと、ゲート端子が上記保持容量の上記一端に接続されて、上記発光素子を発光させるときにゲートソース間電圧に応じて発光素子に電流を供給し、上記書込みトランジスタが上記導通状態になることによってゲート端子の電位を上昇させて上記発光素子の入力端子の電位を低下させる駆動トランジスタとを備える表示装置および電子機器である。これにより、接続素子により保持容量の一端の電位を低下させた後に、行毎に異なるタイミングで保持容量の一端の電位を上昇させて発光素子の入力端子の電位を低下させるという作用をもたらす。

また、この第１の側面において、複数の画素回路に対して複数の行ごとに同じ上記低電源電位を供給する電源供給回路をさらに具備するようにしてもよい。これにより、同じ電源線を共有する行において、接続素子により保持容量の一端の電位を低下させた後に、行毎に異なるタイミングで保持容量の一端の電位を上昇させて発光素子の入力端子の電位を低下させるという作用をもたらす。

また、この第１の側面において、上記接続素子は、ドレイン端子が上記電源線に接続されて、ソース端子が上記保持容量の一端に接続されるトランジスタにより構成されるようにしてもよい。これにより、トランジスタにより保持容量の一端の電位を低下させるという作用をもたらす。この場合において、上記接続素子を構成する上記トランジスタは、当該トランジスタのゲート端子を当該トランジスタの上記ソース端子にダイオード接続するようにしてもよい。これにより、ダイオード接続されたトランジスタにより保持容量の一端の電位を低下させるという作用をもたらす。この場合において、上記接続素子を構成する上記トランジスタを導通状態にする接続制御信号を当該トランジスタのゲート端子に供給する制御回路をさらに具備し、上記接続素子を構成する上記トランジスタは、上記接続制御信号と上記低電源電位とに基づいて上記保持容量の一端の電位を低下させるようにしてもよい。これにより、制御回路から供給される接続制御信号により制御されるトランジスタにより保持容量の一端の電位を低下させるという作用をもたらす。

また、この第１の側面において、上記走査回路は、上記発光素子が発光する期間において、上記低電源電位が供給されているときに上記書込みトランジスタを非導通状態にする信号と比べて高い電位の信号を上記書込みトランジスタに供給するようにしてもよい。これにより、発光素子が発光する期間において、低電源電位が供給されているときに書込みトランジスタを非導通状態にする信号と比べて高い電位の信号で書込みトランジスタを非導通状態にさせるという作用をもたらす。

本発明によれば、有機ＥＬ素子を用いた表示装置の画質を改善することができるという優れた効果を奏し得る。

本発明の基礎となる表示装置の一構成例を示す概念図である。 本発明の基礎となる表示装置１００の基本動作の一例に関するタイミングチャートである。 本発明の基礎となる画素６００の構成例を模式的に示す回路図である。 図３の構成における画素６００の基本動作の一例に関するタイミングチャートである。 ＴＰ８、ＴＰ１、ＴＰ２の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。 ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。 ＴＰ６乃至ＴＰ８の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。 本発明の基礎となる表示装置における閾値補正準備期間ＴＰ３において第２ノード６６０の電位の急激な低下に従ってカソード電極６９０の電位が低下する画素６００の動作の一例を示すタイミングチャートである。 カソード電極６９０の電位の低下が複数の画素６００において同時に生じた場合におけるカソード電極６９０の電位の低下の一例を示すタイミングチャートである。 図３の構成の画素６００においてカソード電極６９０の電位変化が発生する表示装置１００の一動作例に関するタイミングチャートである。 図３の構成の画素６００におけるカソード電極６９０の電位の低下により画素６００の発光が明るくなる場合における画素６００の動作の一例を示すタイミングチャートである。 図３の構成の画素６００におけるカソード電極６９０の電位変化により画素６００の発光が暗くなる場合における画素６００の動作の一例を示すタイミングチャートである。 図３の構成の画素６００におけるカソード電極６９０の電位変化が図１１および図１２において示したように、画素６００の動作に影響を与える場合における表示装置１００に表示される表示画像に関する図である 本発明の第１の実施の形態における画素６００の構成例を模式的に示す回路図である。 本発明の第１の実施の形態における画素６００の基本動作の一例に関するタイミングチャートである。 本発明の第１の実施の形態における閾値補正準備期間ＴＰ３−１乃至３−３の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。 本発明の第１の実施の形態における電源線を共有する複数の走査線（ＷＳＬ）２１１乃至２１３の走査信号に起因して発生するカソード電極６９０の電位変化の一例に関するタイミングチャートである。 本発明の第２の実施の形態における表示装置１００の一構成例を示す概念図である。 本発明の第２の実施の形態における画素６００の基本動作の一例に関するタイミングチャートである。 本発明の第２の実施の形態における閾値補正準備期間ＴＰ３−１乃至３−３の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。 実際の回路における本発明の第１および第２の実施の形態の画素６００の発光期間ＴＰ８の動作状態を模式的に示す回路図である。 本発明の第３の実施の形態における画素６００の基本動作の一例に関するタイミングチャートである。 本発明の実施の形態のテレビジョンセットへの適用例である。 本発明の実施の形態のデジタルスチルカメラへの適用例である。 本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。 本発明の実施の形態の携帯端末装置への適用例である。 本発明の実施の形態のビデオカメラへの適用例である。

以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．本発明の基礎となる表示装置（表示制御：電源線共用化による表示装置の基本動作の例）
２．第１の実施の形態（表示制御：画素に制御トランジスタを設けた例）
３．第２の実施の形態（表示制御：制御トランジスタを制御する制御補助スキャナを設けた例）
４．第３の実施の形態（表示制御：走査線の走査信号を３値化した例）
５．本発明の適用例（表示制御：電子機器の例）

＜１．本発明の基礎となる表示装置＞
［表示装置の構成例］
図１は、本発明の基礎となる表示装置の一構成例を示す概念図である。

表示装置１００は、ライトスキャナ（ＷＳＣＮ：Write SCaNner）２００と、水平セレクタ（ＨＳＥＬ：Horizontal SELector）３００と、電源スキャナ（ＤＳＣＮ：Drive SCaNner）４００とを備える。また、この表示装置１００は、画素アレイ部５００と、タイミング生成部７００とを備える。画素アレイ部５００は、ｎ×ｍの二次元マトリックス状に配列された複数の画素６００を備える。

表示装置１００には、画素６００と電源スキャナ（ＤＳＣＮ）４００との間を接続する電源線（ＤＳＬ：Drive Scan Line）４１０が設けられている。また、表示装置１００には、画素６００とライトスキャナ（ＷＳＣＮ）２００との間を接続する走査線（ＷＳＬ：Write Scan Line）２１０が設けられている。さらに、表示装置１００には、画素６００と水平セレクタ（ＨＳＥＬ）３００との間を接続するデータ線（ＤＴＬ：DaTa Line）３１０が設けられている。

表示装置１００には、電源スキャナ（ＤＳＣＮ）２００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ：Start Pulse Line）７１１およびクロックパルス線（ＣＫＬ：ClocK pulse Line）７２１がそれぞれ設けられている。また、表示装置１００には、水平セレクタ（ＨＳＥＬ）３００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ）７１２、クロックパルス線（ＣＫＬ）７２２、および、映像信号線７３０がそれぞれ設けられている。さらに、表示装置１００には、ライトスキャナ（ＷＳＣＮ）４００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ）７１３およびクロックパルス線（ＣＫＬ）７２３が設けられている。

タイミング生成部７００は、画素６００において表示する映像信号に基づいて、画素６００の発光を開始するためのスタートパルス、および、画素６００を発光させるための各信号の同期を取るためのクロックパルスを生成するものである。このタイミング生成部７００は、スタートパルス線（ＳＰＬ）７１１およびクロックパルス線（ＣＫＬ）７２１を介して電源スキャナ（ＤＳＣＮ）２００の動作に対するスタートパルスおよびクロックパルスを電源スキャナ（ＤＳＣＮ）２００に供給する。

さらに、このタイミング生成部７００は、スタートパルス線（ＳＰＬ）７１２およびクロックパルス線（ＣＫＬ）７２２を介して、水平セレクタ（ＨＳＥＬ）３００の動作に対するスタートパルスおよびクロックパルスを水平セレクタ（ＨＳＥＬ）３００に供給する。また、タイミング生成部７００は、映像信号線７３０を介して水平セレクタ（ＨＳＥＬ）３００に映像信号を供給する。また、このタイミング生成部７００は、スタートパルス線（ＳＰＬ）７１３およびクロックパルス線（ＣＫＬ）７２３を介して、ライトスキャナ（ＷＳＣＮ）４００の動作に対するスタートパルスおよびクロックパルスをライトスキャナ（ＷＳＣＮ）４００に供給する。

ライトスキャナ（ＷＳＣＮ）２００は、画素６００を線順次走査するものである。このライトスキャナ（ＷＳＣＮ）２００は、データ線（ＤＴＬ）３１０から供給されるデータ信号を画素６００に書き込むタイミングを行単位により制御する。このライトスキャナ（ＷＳＣＮ）２００は、データ信号を書き込むためのオン電位、データ信号の書き込みを停止させるためのオフ電位を走査信号として生成する。このライトスキャナ（ＷＳＣＮ）２００は、スタートパルス線（ＳＰＬ）７１１を介して供給されるスタートパルスに基づいて走査信号を生成する。また、ライトスキャナ（ＷＳＣＮ）２００は、その生成した走査信号を走査線（ＷＳＬ）２１０に供給する。なお、このライトスキャナ（ＷＳＣＮ）２００は、特許請求の範囲に記載の走査回路の一例である。

このライトスキャナ（ＷＳＣＮ）２００は、画素６００の各行にそれぞれ対応するドライバ２０１乃至２０５を備える。このドライバ２０１乃至２０５は、それぞれに対応する各行の画素６００に対して、データ線（ＤＴＬ）３１０から供給されるデータ信号を書き込むための走査信号を生成する。そして、このドライバ２０１乃至２０５は、その生成された走査信号を走査線（ＷＳＬ）２１１乃至２１５にそれぞれ供給する。

水平セレクタ（ＨＳＥＬ）３００は、映像信号の電位と、画素６００を構成する駆動トランジスタの閾値電圧に対する補正（閾値補正）を行うための基準信号の電位と、画素６００を消光させるための消光信号の電位（消光電位）とのいずれかを選択するものである。また、水平セレクタ（ＨＳＥＬ）３００は、ライトスキャナ（ＷＳＣＮ）２００による線順次走査に合わせてデータ信号を切り替える。この水平セレクタ（ＨＳＥＬ）３００は、スタートパルス線（ＳＰＬ）７１２を介して供給されるスタートパルスに基づいてデータ信号を生成する。また、水平セレクタ（ＨＳＥＬ）３００は、その生成したデータ信号をデータ線（ＤＴＬ）３１０に供給する。

電源スキャナ（ＤＳＣＮ）４００は、ライトスキャナ（ＷＳＣＮ）２００による線順次走査に合わせて電源電位と画素６００を初期化するための初期化電位とを切り替えて電源信号として電源線（ＤＳＬ）２１０に供給するものである。この電源スキャナ（ＤＳＣＮ）４００は、スタートパルス線（ＳＰＬ）７１３を介して供給されるスタートパルスに基づいて電源信号を生成する。なお、この電源スキャナ（ＤＳＣＮ）４００は、特許請求の範囲に記載の電源供給回路の一例である。

この電源スキャナ（ＤＳＣＮ）４００は、複数行（ｊ行）ごとにそれぞれ対応するドライバ４０１乃至４０３を備える。このドライバ４０１乃至４０３は、それぞれに対応する一定数の行の画素６００に対する電源信号を生成する。このドライバ４０１乃至４０３は、その生成された電源信号を電源線（ＤＳＬ）４１１乃至４１３にそれぞれ供給する。すなわち、この電源線（ＤＳＬ）４１１乃至４１３は、複数の画素６００に対して複数行（ｊ行）ごとに同じ電源電位を供給する。なお、電源線（ＤＳＬ）４１１乃至４１３は、特許請求の範囲に記載の電源線の一例である。

画素６００は、走査線（ＷＳＬ）２１０からの走査信号に基づいて、データ線（ＤＴＬ）３１０からの映像信号の電位を保持してその保持した電位に応じて所定の期間発光するものである。なお、この画素６００は、特許請求の範囲に記載の画素回路の一例である。

このように、電源スキャナ（ＤＳＣＮ）４００は、複数行の画素６００ごとに同じ電源信号を供給することによって、電源スキャナ（ＤＳＣＮ）４００のドライバの数を削減することができる。これにより、表示装置１００の製造コストを削減することができる。

［表示装置の基本動作の例］
図２は、本発明の基礎となる表示装置１００の基本動作の一例に関するタイミングチャートである。ここでは、横軸を共通の時間軸として、電源線（ＤＳＬ）４１１および４１２と、データ線（ＤＴＬ）３１０と、走査線（ＷＳＬ）２１１乃至２１４との電位変化が示されている。

データ線（ＤＴＬ）３１０の電位変化は、水平セレクタ（ＨＳＥＬ）３００により生成されたデータ信号の電位変化である。電源線（ＤＳＬ）４１１および４１２の電位変化は、電源スキャナ（ＤＳＣＮ）４００におけるドライバ４０１および４０２により生成された電源信号の電位変化である。

走査線（ＷＳＬ）２１１乃至２１４は、ライトスキャナ（ＷＳＣＮ）２００におけるドライバ２０１乃至２０４によりそれぞれ生成された走査信号の電位変化である。この走査線（ＷＳＬ）２１１乃至２１４には、走査信号として、少なくともオン電位（Ｖｏｎ）およびオフ電位（Ｖｏｆｆ）のいずれか１つの電位が供給される。図２では一例として、この走査線（ＷＳＬ）２１１乃至２１４には、それぞれ３つのパルス２２１乃至２２３が供給される。

１つ目のパルス２２１は、画素６００の発光を消光させるために消光信号の電位（Ｖｅｒｓ）を画素６００に与えるためのパルスである。２つ目のパルス２２２は、閾値補正のために基準信号の電位（Ｖｏｆｓ）を画素６００に与えるためのパルスである。３つ目のパルス２２３は、画素６００を構成する駆動トランジスタの移動度に対する補正を行うとともに映像信号（Ｖｓｉｇ）を書き込むためのパルスである。また、走査線（ＷＳＬ２）２１２には、走査線（ＷＳＬ１）２１１を基準として１Ｈ（水平走査期間）後にそれぞれのパルスが供給される。また、ここでは図示していないが、走査線（ＷＳＬ２）２１２の１行下の走査線には、走査線（ＷＳＬ２）２１２を基準として１Ｈ後にそれぞれのパルスが供給される。

この場合、走査線（ＷＳＬ）２１１乃至２１３に接続されている画素６００に電源線（ＤＳＬ）４１１の電源信号が同時に印加され、走査線（ＷＳＬ）２１４に接続されている画素６００に電源線（ＤＳＬｊ＋１）４１２の電源信号が印加される。

［画素の構成例］
図３は、本発明の基礎となる画素６００の構成例を模式的に示す回路図である。画素６００は、書込みトランジスタ６１０と、駆動トランジスタ６２０と、保持容量６３０と、発光素子６４０とを備える。ここでは、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合を想定する。

書込みトランジスタ６１０のゲート端子およびドレイン端子には、それぞれ走査線（ＷＳＬ）２１０およびデータ線（ＤＴＬ）３１０が接続される。また、書込みトランジスタ６１０の一端には、保持容量６３０の一方の電極および駆動トランジスタ６２０のゲート端子（ｇ）が接続される。ここでは、この接続部位を第１ノード（ＮＤ１）６５０とする。駆動トランジスタ６２０のドレイン端子（ｄ）には、電源線（ＤＳＬ）４１０が接続され、駆動トランジスタ６２０のソース端子（ｓ）には、保持容量６３０の他方の電極および発光素子６４０の入力端子が接続される。ここでは、この接続部位を第２ノード（ＮＤ２）６６０とする。また、発光素子６４０の出力端子には、カソード電極６９０が接続される。

書込みトランジスタ６１０は、走査線（ＷＳＬ）２１０の走査信号に従って、データ線（ＤＴＬ）３１０からのデータ信号を保持容量６３０に書き込むものである。この書込みトランジスタ６１０は、発光素子６４０を発光させるための電圧を保持容量６３０に加えるために、保持容量６３０の一方の電極にデータ信号の電位を与える。

この書込みトランジスタ６１０は、保持容量６３０に対して、閾値補正により基準信号の電位（Ｖｏｆｓ）に基づいて閾値電圧を保持させた後に、映像信号に相当する電圧を書き込む。また、この書込みトランジスタ６１０は、保持容量６３０の一方の電極に消光信号の電位（Ｖｅｒｓ）を与える。すなわち、この書込みトランジスタ６１０は、発光素子６４０を発光させるための駆動電流の供給を停止させるために、駆動トランジスタ６２０のゲート端子に消光信号の電位（Ｖｅｒｓ）を与える。なお、書込みトランジスタ６１０は、特許請求の範囲に記載の書込みトランジスタの一例である。

駆動トランジスタ６２０は、電源線（ＤＳＬ）４１０から電源電位（Ｖｃｃ）が加えられた状態で、映像信号の電位に応じて保持容量６３０に保持されている電圧に基づく駆動電流を発光素子６４０に出力するものである。また、この駆動トランジスタ６２０は、書込みトランジスタ６１０により、そのゲート端子に与えられた消光信号の電位（Ｖｅｒｓ）によって、発光素子６４０への駆動電流の供給を停止する。なお、駆動トランジスタ６２０は、特許請求の範囲に記載の駆動トランジスタの一例である。

保持容量６３０は、書込みトランジスタ６１０によって与えられたデータ信号に相当する電圧を保持するものである。この保持容量６３０は、例えば、書込みトランジスタ６１０によって書き込まれた映像信号に相当する電圧を保持する。なお、保持容量６３０は、特許請求の範囲に記載の保持容量の一例である。

発光素子６４０は、駆動トランジスタ６２０から供給された駆動電流の大きさに応じて発光するものである。この発光素子６４０は、例えば、有機ＥＬ素子により実現することができる。また、発光素子６４０は、出力端子がカソード電極６９０に接続されている。このカソード電極６９０からは、発光素子の基準電位としてカソード電位（Ｖｃａｔ）が供給されている。このカソード電極６９０は、表示装置１００における全ての画素で共通の線であり、表示装置１００にける全ての画素の発光素子６４０の出力端子に接続されている。なお、発光素子６４０は、特許請求の範囲に記載の発光素子の一例である。

なお、この例では、書込みトランジスタ６１０および駆動トランジスタ６２０がそれぞれｎチャンネル型トランジスタである場合を想定したが、この組み合わせに限られるものではない。また、これらのトランジスタは、エンハンスメント型のものでもよく、デプレッション型やデュアルゲート型のものでもよい。

［画素の基本動作の例］
図４は、図３の構成における画素６００の基本動作の一例に関するタイミングチャートである。このタイミングチャートには、横軸を共通の時間軸として、走査線（ＷＳＬ）２１０、データ線（ＤＴＬ）３１０、電源線（ＤＳＬ）４１０、第１ノード（ＮＤ１）６５０、第２ノード（ＮＤ２）６６０およびカソード電極６９０の電位変化が示されている。ここでは、第２ノード（ＮＤ２）６６０の電位変化が点線により示され、それ以外の電位変化が実線により示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。

このタイミングチャートでは、画素６００の動作の遷移をＴＰ１からＴＰ８の期間に便宜的に区切っている。発光期間ＴＰ８では、発光素子６４０は発光状態にある。発光期間ＴＰ８の終了直前において、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）に、データ線（ＤＴＬ）３１０は消光信号の電位（Ｖｅｒｓ）に設定されている。また、電源線（ＤＳＬ）４１０の電源信号は電源電位（Ｖｃｃ）に設定されている。

この後、線順次走査の新しいフィールドに入り、消光期間ＴＰ１では、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０の電位が消光信号の電位（Ｖｅｒｓ）まで低下することに伴い、発光素子６４０への駆動電流の供給が停止される。そして保持容量６３０によるカップリングの影響を受けることにより第２ノード（ＮＤ２）６６０の電位も発光素子６４０の閾値電圧とカソード電位の和（Ｖｔｈｅｌ＋Ｖｃａｔ）に低下し始める。

次に、消光期間ＴＰ２では、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）に切り替えられる。そして、第２ノード（ＮＤ２）６６０の電位が発光素子６４０の閾値電位（Ｖｔｈｅｌ＋Ｖｃａｔ）まで低下するため、発光素子６４０は消光する。このとき、第１ノード（ＮＤ１）６５０の電位も保持容量６３０からのカップリングの影響を受けて低下する。なお、Ｖｔｈｅｌは発光素子６４０の閾値電圧であり、Ｖｃａｔは図３において示したカソード電極６９０から供給される電位である。

また、閾値補正準備期間ＴＰ３において第１ノード（ＮＤ１）６５０の電位が初期化電位（Ｖｓｓ）付近まで低下する。この場合、走査線（ＷＳＬ）２１０の走査信号をデータ線（ＤＴＬ）３１０の基準信号の電位（Ｖｏｆｓ）付近に設定すると、データ線（ＤＴＬ）３１０から書込みトランジスタ６１０を介して第１ノード（ＮＤ１）６５０の方向に電流が漏れ込んでしまう。このため、閾値補正準備期間ＴＰ３における第１ノード（ＮＤ１）６５０の電位を考慮して、走査線（ＷＳＬ）２１０の走査信号のオフ電位（Ｖｏｆｆ）は、閾値補正準備期間ＴＰ３における第１ノード（ＮＤ１）６５０の電位に比べて低い電位に設定する。

続いて、閾値補正準備期間ＴＰ３では、電源線（ＤＳＬ）４１０の電源信号は電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。これにより、駆動トランジスタ６２０にはソース端子側からドレイン端子側に電流が流れることによって、第２ノード（ＮＤ２）６６０の電位が低下する。この時、第１ノード（ＮＤ１）６５０の電位は「Ｖｓｓ＋Ｖｔｈｄ」まで低下する。このとき、第２ノード（ＮＤ２）６６０の電位も低下する。すなわち、画素６００が初期化される。なお、Ｖｔｈｄは、駆動トランジスタ６２０のドレイン端子とゲート端子との間の閾値電圧であり、ここではドレイン端子側の閾値電圧という。

次に、閾値補正待機期間ＴＰ４では、電源線（ＤＳＬ）４１０の電源信号は初期化電位（Ｖｓｓ）から電源電位（Ｖｃｃ）に切り替えられる。これにより、駆動トランジスタ６２０にはソース端子側である保持容量６３０の他方の電極に電流が流れることによって、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が上昇する。しかしなから、駆動トランジスタ６２０のゲートソース間電圧がその閾値電圧以下であることにより、駆動トランジスタ６２０に流れる電流は非常に小さい。このため、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位上昇は非常に小さくなる。

次に、閾値補正期間ＴＰ５では、閾値補正動作が行われる。データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）において、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間に駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）に相当する電圧が加えられる。その後、ＴＰ６では、一旦、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に落とされ、データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に切り替えられる。

次に、書込み期間／移動度補正期間ＴＰ７では、走査線（ＷＳＬ）２１０の走査信号がオン電位（Ｖｏｎ）に上げられることによって、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）まで上昇する。これにより、駆動トランジスタ６２０から発光素子６４０の寄生容量６４１に電流が流れることから、寄生容量６４１の充電が開始される。これに対して、第２ノード（ＮＤ２）６６０の電位は、ＴＰ５において加えられた電位（Ｖｏｆｓ−Ｖｔｈ）から移動度補正による上昇量（ΔＶ）だけ上昇する。すなわち、走査線（ＷＳＬ）２１０の走査信号がオン電位（Ｖｏｎ）になることによって、保持容量６３０の一方の電極には映像信号の電位（Ｖｓｉｇ）が書き込まれる。それとともに、保持容量６３０の他方の電極には、ＴＰ５において加えられた電位（Ｖｏｆｓ−Ｖｔｈ）から移動度補正による上昇量（ΔＶ）だけ上昇した電位（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）が加えられる。これにより、保持容量６３０には、映像信号に相当する電圧として「Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ）」の電圧が保持される。

この後、発光期間ＴＰ８では、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に設定される。これにより、保持容量６３０に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）に応じた輝度により発光素子６４０が発光する。この場合、保持容量６３０に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は、閾値電圧（Ｖｔｈ）および移動度補正による上昇量（ΔＶ）によって補正されている。このため、発光素子６４０の輝度は、駆動トランジスタ６２０における閾値電圧（Ｖｔｈ）および移動度のばらつきによる影響を受けない。なお、発光期間ＴＰ８の途中までの期間では、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は上昇する。このとき、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。

なお、ここでは、発光素子６４０における１回の発光に対して閾値補正動作を１回行う例について説明したが、閾値補正動作の回数はこれに限定されるものではなく、２回以上としてもよい。

［画素の動作状態の詳細］
次に、上述の画素６００の動作について以下に図面を参照して詳細に説明する。以下の図面では、図４に示したタイミングチャートにおけるＴＰ１乃至ＴＰ８の期間に対応する画素６００の動作状態を示す。なお、便宜上、発光素子６４０の寄生容量６４１を図示する。また、書込みトランジスタ６１０をスイッチとして図示し、走査線（ＷＳＬ）２１０については省略する。

図５（ａ）乃至（ｃ）は、ＴＰ８、ＴＰ１、ＴＰ２の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。発光期間ＴＰ８では、図５（ａ）に示すように、電源線（ＤＳＬ）４１０の電源信号は電源電位（Ｖｃｃ）に設定されており、駆動トランジスタ６２０は発光素子６４０に駆動電流（Ｉｄｓ）を供給している。

次に、消光期間ＴＰ１では、図５（ｂ）に示すように、データ線（ＤＴＬ）３１０のデータ信号が消光信号の電位（Ｖｅｒｓ）のときに、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に遷移する。これにより、書込みトランジスタ６１０がオン（導通）状態となることから、第１ノード（ＮＤ１）６５０の電位は消光信号の電位（Ｖｅｒｓ）まで低下する。このとき、発光素子６４０への駆動電流の供給が停止される。そして、保持容量６３０を介したカップリングの影響によって第２ノード（ＮＤ２）６６０の電位も低下し、さらに発光素子６４０の閾値電圧とカソード電位の和（Ｖｔｈｅｌ＋Ｖｃａｔ）に低下し始める。

続いて、消光期間ＴＰ２では、図５（ｃ）に示すように、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に遷移することによって、書込みトランジスタ６１０はオフ（非導通）状態となる。ここでは、第２ノード（ＮＤ２）６６０の電位が発光素子６４０の閾値電位（Ｖｔｈｅｌ＋Ｖｃａｔ）まで低下することにより、発光素子６４０は消光する。なお、第１ノード（ＮＤ１）６５０の電位も第２ノード（ＮＤ２）６６０の電位低下に倣うように低下する。

図６（ａ）乃至（ｃ）は、ＴＰ３乃至ＴＰ５の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。

ＴＰ２に続いて、閾値補正準備期間ＴＰ３では、図６（ａ）に示すように、電源線（ＤＳＬ）４１０の電源信号が電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。これにより、駆動トランジスタ６２０には電源線（ＤＳＬ）４１０の方向に電流が流れるため、第２ノード（ＮＤ２）６６０の電位は低下する。それとともに、第１ノード（ＮＤ１）６５０が浮遊状態にあるため、第２ノード（ＮＤ２）６６０の電位低下に倣うように第１ノード（ＮＤ１）６５０の電位も低下する。このとき、第１ノード（ＮＤ１）６５０の電位と電源線（ＤＳＬ）４１０の初期化電位（Ｖｓｓ）との間の電位差が駆動トランジスタ６２０におけるドレイン端子側の閾値電圧（Ｖｔｈｄ）に相当する電圧となるまで第１ノード（ＮＤ１）６５０の電位は低下する。すなわち、第１ノード（ＮＤ１）６５０の電位は「Ｖｓｓ＋Ｖｔｈｄ」まで低下する。このようにして、画素６００は初期化される。

次に、閾値補正待機期間ＴＰ４では、図６（ｂ）に示すように、電源線（ＤＳＬ）４１０の電源信号は初期化電位（Ｖｓｓ）から初期化電位（Ｖｃｃ）に切り替えられる。これにより、駆動トランジスタ６２０には保持容量６３０の他方の電極の方向に微量の電流が流れるため、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が若干上昇する。

そして、閾値補正期間ＴＰ５では、図６（ｃ）に示すように、データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）のときに、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に遷移する。これにより、第１ノード（ＮＤ１）６５０の電位は、基準信号の電位（Ｖｏｆｓ）に設定される。この時、駆動トランジスタ６２０のゲートソース間電圧が閾値電圧よりも大きければ、駆動トランジスタ６２０から保持容量６３０の他方の電極に電流が流れることから、第２ノード（ＮＤ２）６６０の電位が上昇する。

そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が駆動トランジスタ６２０におけるソース端子とゲート端子との間の閾値電圧（Ｖｔｈ）に相当する電位差となる。このとき、第２ノード（ＮＤ２）の電位は、駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）に達する。これにより、基準信号の電位（Ｖｏｆｓ）を基準として駆動トランジスタ６２０の閾値電圧（Ｖｔｈ）に相当する電圧が保持容量６３０に保持されることによって、閾値補正動作が完了する。なお、ここでは、カソード電極６９０のカソード電位（Ｖｃａｔ）および基準信号の電位（Ｖｏｆｓ）を駆動トランジスタ６２０からの電流が発光素子６４０に流れないように設定している。

図７（ａ）乃至（ｃ）は、ＴＰ６乃至ＴＰ８の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。

ＴＰ５に続いて、ＴＰ６では、図７（ａ）に示すように、走査線（ＷＳＬ）２１０における走査信号がオン電位（Ｖｏｎ）からオフ電位（Ｖｏｆｆ）に遷移することによって、書込みトランジスタ６１０がオフ（非導通）状態となる。その後、データ線（ＤＴＬ）３１０のデータ信号が基準信号の電位（Ｖｏｆｓ）から映像信号の電位（Ｖｓｉｇ）に切り替えられる。この場合、データ線（ＤＴＬ）３１０においては、データ線（ＤＴＬ）３１０に接続された複数の画素６００内の書込みトランジスタ６１０により、映像信号の電位（Ｖｓｉｇ）の立ち上がりが緩やかになる。このため、データ線（ＤＴＬ）３１０のトランジェント特性を考慮し、データ信号が映像信号の電位（Ｖｓｉｇ）に達するまでの間、書込みトランジスタ６１０をオフ状態にしている。

ＴＰ６に続いて書込み期間／移動度補正期間ＴＰ７では、図７（ｂ）に示すように、走査線（ＷＳＬ）２１０の走査信号がオン電位（Ｖｏｎ）に遷移することにより、書込みトランジスタ６１０がオン状態となる。これにより、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）に設定される。それとともに、駆動トランジスタ６２０から保持容量６３０の他方の電極に電流が流れることにより、第２ノード（ＮＤ２）６６０の電位はＴＰ５において加えられた電位（Ｖｏｆｓ−Ｖｔｈ）から「ΔＶ」だけ上昇する。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差が「Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ」となる。このように、映像信号の電位（Ｖｓｉｇ）の書込み、および、移動度補正による上昇量（ΔＶ）の調整が行われる。

この動作において、映像信号の電位（Ｖｓｉｇ）が大きいほど駆動トランジスタから出力される電流が大きくなるため、移動度補正による上昇量（ΔＶ）も大きくなる。したがって、輝度レベル（映像信号の電位）に応じた移動度補正を行うことができるようになる。また、画素ごとの映像信号の電位（Ｖｓｉｇ）を一定にした場合には、駆動トランジスタの移動度が大きい画素ほど移動度補正による上昇量（ΔＶ）も大きくなる。例えば、駆動トランジスタの移動度が大きい画素では、移動度が小さい画素に比べて保持容量の他方の電極に流れる電流量が大きくなるため、その分だけ駆動トランジスタのゲート−ソース間電圧が低くなる。したがって、駆動トランジスタの移動度が大きい画素では、発光期間において発光素子に供給される駆動電流が移動度の小さい画素と同程度の大きさに調整されるようになる。このようにして、画素ごとの駆動トランジスタにおける移動度のばらつきが取り除かれる。

次に、発光期間ＴＰ８では、図７（ｃ）に示すように、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に遷移することにより、書込みトランジスタ６１０がオフ状態となる。これにより、駆動トランジスタ６２０からの駆動電流（Ｉｄｓ）に応じて第２ノード（ＮＤ２）６６０の電位が上昇するとともに、第１ノード（ＮＤ１）６５０の電位も連動して上昇する。このとき、ブートストラップ動作によって、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）は維持される。

このように、閾値補正動作により閾値電圧（Ｖｔｈ）に相当する電圧を保持容量６３０に保持させた後に、保持容量６３０の他方の電極に移動度補正動作による上昇量（ΔＶ）が加えられる。これにより、画素６００ごとの駆動トランジスタ６２０における閾値電圧および移動度のばらつきがキャンセルされるため、表示画像に現われるムラなどを防ぐことができる。

ここまでの例では、発光素子６４０の寄生容量６４１を無視した理想的な状態における動作を想定して説明した。しかしながら、実際の回路では、閾値補正準備期間ＴＰ３において画素６００における第２ノード（ＮＤ２）６６０の電位が急激に下がる。このことにより、発光素子６４０の寄生容量６４１に起因する容量性カップリングの影響によりカソード電極６９０の電位が低下する。このため、このような表示装置１００においては、複数の行の画素６００における第２ノード（ＮＤ２）６６０の電位が同時に低下することによって、カソード電極６９０におけるカソード電位の変動が大きくなることが想定される。次に、カソード電極６９０から供給される電位が変動する場合における表示装置１００の動作について以下に図面を参照して説明する。

［実際の回路における１つの画素が生成するカソード電極の電位変化の例］
図８は、閾値補正準備期間ＴＰ３において第２ノード６６０の電位の急激な低下に従ってカソード電極６９０の電位が低下する画素６００の動作の一例を示すタイミングチャートである。なお、ここでは、閾値補正準備期間ＴＰ３におけるカソード電極６９０から供給される電位変化以外は、図４において示した画素６００の動作における電位変化と同様のものであるため、図４と同符号を付してここでの説明を省略する。また、ここでは、カソード電極６９０の電位変化は、１つの画素により生成される電位変化であるとして説明する。

閾値補正準備期間ＴＰ３では、電源線（ＤＳＬ）４１０の電源信号は電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。これにより、駆動トランジスタ６２０にはドレイン端子側に電流が流れることによって、第１ノード（ＮＤ１）６５０の電位が「Ｖｓｓ＋Ｖｔｈｄ」まで低下する。これにより、第２ノード（ＮＤ２）６６０の電位も低下する。

このとき、理想的な状態における画素６００のカソード電極６９０の電位は、図３において示したように、カソード電位（Ｖｃａｔ）が常に供給されているため一定の電位（Ｖｃａｔ）である。しかしながら、実際の回路における画素６００のカソード電極６９０の電位は、発光素子６４０の寄生容量６４１に起因する容量性カップリングの影響により第２ノード（ＮＤ２）６６０の電位の低下に従って僅かに低下する。その後、カソード電極に供給されている電位（Ｖｃａｔ）の影響によりカソード電位（Ｖｃａｔ）へ直ぐに戻る。

このように、実際の回路における画素６００のカソード電極６９０の電位は、第２ノード（ＮＤ２）６６０の電位の急激な変化の影響を受けて僅かに変化する。この画素６００におけるカソード電極６９０の電位の低下は、ごく僅かであるため、カソード電極６９０を共有している他の画素６００に影響を与えることは無い。しかしながら、この電位の低下を引き起こす第２ノード（ＮＤ２）６６０の電位の低下が複数の画素６００において同時に生じた場合には、所定の画素６００の発光に影響を与えることが考えられる。

次に、このカソード電極６９０の電位の低下が、複数の画素６００において同時に生じた場合におけるカソード電極６９０の電位の低下について図面を参照して説明する。

［実際の回路における１つの走査線および同じ電源電位が供給されている複数の走査線が供給されている画素に起因して発生するカソード電極の電位変化の例］
図９は、カソード電極６９０の電位の低下が複数の画素６００において同時に生じた場合におけるカソード電極６９０の電位の低下の一例を示すタイミングチャートである。図９（ａ）は、走査線（ＷＳＬ）２１１が接続されている複数の画素６００における第２ノード（ＮＤ２）６６０の電位低下に起因して発生するカソード電極６９０の電位変化の一例を示すタイミングチャートである。

図９（ｂ）は、同じ電源電位が供給されている走査線（ＷＳＬ）２１１乃至２１３が接続されている複数の画素６００における第２ノード（ＮＤ２）６６０の電位低下に起因して発生するカソード電極６９０の電位変化の一例を示すタイミングチャートである。ここでは、横軸を時間軸として、閾値補正準備期間ＴＰ３における電源線（ＤＳＬ）４１１、走査線（ＷＳＬ）２１１およびカソード電極６９０の信号の電位変化を示している。なお、カソード電極６９０の電位の低下が発生するときの画素６００の動作については、図８において示した画素６００の動作と同様のものであるため、ここでの説明を省略する。なお、各期間を示す横軸の長さは、模式的なものであり、各期間の時間長の割合を示すものではない。

図９（ａ）には、閾値補正準備期間ＴＰ３における走査線（ＷＳＬ）２１１が接続された複数の画素６００における第２ノード（ＮＤ２）６６０の電位低下に起因して発生したカソード電極６９０の電位変化が示されている。

閾値補正準備期間ＴＰ３において、画素６００におけるカソード電極６９０の電位は、図８において示したように、画素６００の第２ノード（ＮＤ２）６６０の電位の急激な変化の影響を受けて僅かに低下する。走査線（ＷＳＬ）２１１は、走査線（ＷＳＬ）２１１が接続されている複数の画素６００に同じ走査信号を供給する。このため、図８において示したカソード電極６９０の電位の低下は、走査線（ＷＳＬ）２１１が接続されている複数の画素６００において同時に起こる。

すなわち、走査線（ＷＳＬ）２１１が供給する走査信号に起因して発生するカソード電極６９０の電位変化は、走査線（ＷＳＬ）２１１が接続されている全ての画素６００の電位変化が累積された電位変化となる。これにより、カソード電極６９０の電位変化は、カソード電極を共有している他の画素６００の発光に影響を与えるほど大きくはないが、個々の画素６００が生成する電位変化と比べて大きい電位変化となる。

図９（ｂ）には、走査線（ＷＳＬ）２１１乃至２１３が接続されている複数の画素６００に起因して発生するカソード電極６９０の電位変化が示されている。

この場合、カソード電極６９０の電位変化は、図９（ａ）に示した個々の画素６００により発生する電位変化と比べて大きく、走査線（ＷＳＬ）２１１乃至２１３毎に発生している。

図３の構成の画素６００においては、複数行（ｊ行）ごとに同じ電源電位が供給されている。このため、電源線を共有する複数の画素６００に起因して発生するカソード電極６９０の電位低下は、全て同時に起こる。これにより、電源線（ＤＳＬ）４１１の電源信号が供給されている走査線（ＷＳＬ）２１１乃至２１３で発生するカソード電極６９０の電位低下は、行毎に発生するカソード電極６９０の電位の低下が全て累積された電位低下になる。

すなわち、電源線（ＤＳＬ）４１１を共有する走査線（ＷＳＬ）２１１乃至２１３の数が多くなるほど、カソード電極６９０の電位の低下は大きくなる。つまり、同じ電源電位が供給されている走査線（ＷＳＬ）２１１乃至２１３の数をある程度以上に多くすると、カソード電極６９０の電位変化は、カソード電極を共有している他の画素６００の動作に影響を与えるほど大きくなる。

次に、図３の構成の画素６００において、カソード電極６９０の電位変化の発生に伴う実際の表示装置１００の動作について図面を参照して説明する。

［実際の回路の表示装置において発生するカソード電極の電位変化の例］
図１０は、図３の構成の画素６００においてカソード電極６９０の電位変化が発生する表示装置１００の一動作例に関するタイミングチャートである。ここでは、表示装置１００は、複数行（ｊ行）ごとに同じ電源電位を供給する５本の電源線（ＤＳＬ）４１１乃至４１５により電源電位が供給されることを想定する。さらに、ここでは、電源線を共有する走査線（ＷＳＬ）の数は、画素６００の動作に影響を与えるカソード電極６９０の電位変化を発生させる数であると想定する。

図３の構成の画素６００においては、図９（ｂ）において示したように、電源線（ＤＳＬ）４１１乃至４１３の電源信号の電位が初期化電位（Ｖｓｓ）になると、カソード電極６９０の電位の低下が発生する。このため、カソード電極６９０における電位は、閾値補正準備期間ＴＰ３において電源線（ＤＳＬ）４１１乃至４１３の電源信号がそれぞれ初期化電位（Ｖｓｓ）となるたびに、大きく低下する。

このように、実際の回路における表示装置１００においては、カソード電極６９０の電位は、一定とならず、変動する。カソード電極６９０の電位は、電源線（ＤＳＬ）４１１乃至４１３の電源信号がそれぞれ初期化電位（Ｖｓｓ）となるたびに、大きく低下する。すなわち、カソード電極６９０の電位は、カソード電位（Ｖｃａｔ）から大きく低下した後に、カソード電位（Ｖｃａｔ）に戻ることを一定の周期で繰り返す。このカソード電極６９０の電位の低下は、画素６００の発光に影響を与える場合がある。次に、このカソード電極６９０の電位低下が画素６００の動作に影響を与える場合における画素６００の動作について図面を参照して説明する。

［カソード電極の電位変化により画素の発光が明るくなる例］
図１１は、図３の構成の画素６００におけるカソード電極６９０の電位の低下により画素６００の発光が明るくなる場合における画素６００の動作の一例を示すタイミングチャートである。ここでは、横軸を共通の時間軸として、電源線（ＤＳＬ）４１０、データ線（ＤＴＬ）３１０、走査線（ＷＳＬ）２１０、第２ノード（ＮＤ２）６６０、第１ノード（ＮＤ１）６５０、カソード電極６９０の電位変化を表している。第２ノード（ＮＤ２）６６０および第１ノード（ＮＤ１）６５０については、実際の回路においてカソード電極６９０の電位変化の影響を受けた場合における電位変化を破線および実線により、この影響を受けない理想的な状態における電位変化を鎖線により示す。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。また、ここでは、期間ＴＰ５乃至ＴＰ８以外の期間の動作は、図４において示した画素６００の動作と同様のものであるため図４と同符号を付してここでの説明を省略する。さらに、ここでは、閾値補正期間ＴＰ５における後半のタイミングでカソード電極６９０の電位の低下の影響を受けた画素６００の動作について説明する。

カソード電極６９０の電位変化により発光が明るくなる画素６００の閾値補正期間ＴＰ５では、不正確な閾値電圧補正動作が行われる。この画素６００の閾値補正期間ＴＰ５では、カソード電極６９０の電位が低下するまでは図４と同様に書込みトランジスタ６１０をオン状態にすることで第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６５０の電位は上昇する。しかしながら、閾値補正期間ＴＰ５の後半でカソード電極６９０の電位が低下を開始すると、発光素子６４０の寄生容量６４１を介した容量性カップリングにより第２ノード（ＮＤ２）６６０の電位も低下する。このとき、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）３１０から基準信号の電位（Ｖｏｆｓ）が供給されているため、基準信号の電位（Ｖｏｆｓ）のままである。

すなわち、第１ノード（ＮＤ１）６５０には、基準信号の電位（Ｖｏｆｓ）が印加され、第２ノード（ＮＤ２）６６０には、駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）より低い電位が印加される。これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧は、理想的な状態における閾値電圧（Ｖｔｈ）より大きい電圧（Ｖｔｈｐ）となる。そして、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧が閾値電圧（Ｖｔｈ）より大きい電圧（Ｖｔｈｐ）に維持されたまま、閾値補正期間ＴＰ５は終了する。

その後、期間ＴＰ６では、第１ノード（ＮＤ１）６５０の電位および第２ノード（ＮＤ２）６６０の電位の上昇が起こる。この期間ＴＰ６では、一旦、走査線（ＷＳＬ）２１０に供給される走査信号の電位がオフ電位（Ｖｏｆｆ）に落とされる。これにより、第１ノード（ＮＤ１）６５０が浮遊状態となる。理想的な状態の画素６００においては、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧が閾値電圧（Ｖｔｈ）であるため第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は上昇しない。

これに対し、電位変化の影響を受ける画素６００においては、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位が上昇する。この電位の上昇は、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｔｈｐ）に基づく電位の上昇に加えて、カソード電極６９０の電位がカソード電位（Ｖｃａｔ）に戻る際の電位の上昇の影響によるものである。そして、第１ノード（ＮＤ１）６５０の電位は、保持容量６３０を介したカップリング（ブートストラップ動作）により第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｔｈｐ）を維持したまま上昇する。すなわち、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０は、ＴＰ５において加えられていた電位から「ΔＶｏｆｓ」だけ上昇する。これにより、第１ノード（ＮＤ１）６５０の電位は、基準信号の電位（Ｖｏｆｓ）に比べて高い電位になり、第２ノード（ＮＤ２）６６０の電位は、駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）に比べて低い電位となる。

続いて、書込み期間／移動度補正期間ＴＰ７では、走査線（ＷＳＬ）２１０の走査信号がオン電位（Ｖｏｎ）に上げられることによって、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）まで上昇する。そして、第２ノード（ＮＤ２）６６０の電位は、図４において示した書込み期間／移動度補正期間ＴＰ７と同様に、ＴＰ６において加えられていた電位から上昇する。この場合における移動度補正は、ＴＰ６において加えられた第２ノード（ＮＤ２）６６０の電位が駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）より低い電位であるため、不正確な移動度補正となる。

この不正確な移動度補正により、第２ノード（ＮＤ２）６６０の電位は、期間ＴＰ６において加えられた電位から不正確な移動度補正による上昇量（ΔＶｐ）だけ上昇する。すなわち、走査線（ＷＳＬ）２１０の走査信号がオン電位（Ｖｏｎ）になることによって、保持容量６３０の一方の電極には映像信号の電位（Ｖｓｉｇ）が書き込まれる。それとともに、保持容量６３０の他方の電極には、期間ＴＰ６において加えられていた電位から不正確な移動度補正による上昇量（ΔＶｐ）だけ上昇した電位が加えられる。これにより、保持容量６３０には、理想的な状態において保持される電圧（Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ））よりも大きい電圧（Ｖｓｉｇ−（（Ｖｏｆｓ＋ΔＶｏｆｓ−Ｖｔｈｐ）＋ΔＶｐ））が保持される。

この後、発光期間ＴＰ８では、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に設定される。これにより、保持容量６３０に保持された電圧（Ｖｓｉｇ−（（Ｖｏｆｓ＋ΔＶｏｆｓ−Ｖｔｈｐ）＋ΔＶｐ））に応じた輝度により発光素子６４０が発光する。この保持容量６３０に保持された電圧（Ｖｓｉｇ−（（Ｖｏｆｓ＋ΔＶｏｆｓ−Ｖｔｈｐ）＋ΔＶｐ））は、理想的な状態の画素６００において保持される電圧（Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ））よりも大きい。このため、第２ノード（ＮＤ２）６６０の電位は、理想的な状態の画素６００における第２ノード（ＮＤ２）６６０の電位よりも大きくなる。このため、閾値補正期間ＴＰ５における後半のタイミングでカソード電極６９０の電位低下の影響を受けた画素６００の輝度は、閾値電圧（Ｖｔｈ）および移動度のばらつきを正しく補正した場合における輝度よりも、高い輝度となる。

このように、閾値補正期間ＴＰ５における後半のタイミングにおいてカソード電極６９０の電位低下の影響を受けた場合には、画素６００の発光の輝度は、理想的な状態における場合の輝度と比べて高い輝度となり明るくなってしまう。

［カソード電極の電位変化により画素の発光が暗くなる例］
図１２は、図３の構成の画素６００におけるカソード電極６９０の電位変化により画素６００の発光が暗くなる場合における画素６００の動作の一例を示すタイミングチャートである。ここでは、第２ノード（ＮＤ２）６６０、第１ノード（ＮＤ１）６５０、カソード電極６９０の電位変化以外は、図１１において示したものと同様であるため詳細な説明を省略する。また、ここでは、閾値補正期間ＴＰ５が開始する直前のタイミングでカソード電極６９０の電位低下の影響を受けた画素６００の動作について説明する。

カソード電極６９０の電位変化により画素６００の発光が暗くなる場合において、閾値補正待機期間ＴＰ４では、不必要な第２ノード（ＮＤ２）６６０および第１ノード（ＮＤ１）６５０の電位の低下が起こる。カソード電極６９０の電位が低下するまでは、図４と同様に、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は、電源線（ＤＳＬ）４１０の電源信号の初期化電位（Ｖｓｓ）付近の電位に維持される。

しかしながら、閾値補正期間ＴＰ５が開始する直前でカソード電極６９０の電位が低下を開始すると、発光素子６４０の寄生容量６４１を介した容量性カップリングによって第２ノード（ＮＤ２）６６０の電位も低下する。このとき、第１ノード（ＮＤ１）６５０の電位は、保持容量６３０を介したカップリングによる第２ノード（ＮＤ２）６６０の電位の低下量に応じて低下する。これにより、第１ノード（ＮＤ１）６５０の電位と第２ノード（ＮＤ２）６６０の電位は、電源線（ＤＳＬ）４１０の初期化電位（Ｖｓｓ）付近の電位より低い電位になる。

続いて、閾値補正期間ＴＰ５では、図４と同様に、書込みトランジスタ６１０をオン状態にすることで第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は上昇する。このとき、第２ノード（ＮＤ２）６６０の電位上昇は、カソード電極６９０の電位がカソード電位（Ｖｃａｔ）まで戻る際の電位変化の影響も合わせたものである。第２ノード（ＮＤ２）６６０の電位は、この容量性カップリングの影響により上昇することによって、駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）よりも高い電圧になる。すなわち、第１ノード（ＮＤ１）６５０の電位には、基準信号の電位（Ｖｏｆｓ）が印加され、第２ノード（ＮＤ２）６６０には、駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）より高い電位が印加される。これにより、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧は、理想的な状態における閾値電圧（Ｖｔｈ）より小さい電圧（Ｖｔｈｐ）となる。

その後、期間ＴＰ６では、第１ノード（ＮＤ１）６５０の電位および第２ノード（ＮＤ２）６６０の電位の上昇が起こる。この期間ＴＰ６では、第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電圧は、理想的な状態の画素６００における閾値電圧（Ｖｔｈ）より小さい電圧（Ｖｔｈｐ）であるため、駆動トランジスタ６２０には電流はほとんど流れない。このとき、第２ノード（ＮＤ２）６６０の電位は、カソード電極６９０の電位がカソード電位（Ｖｃａｔ）に戻る際の電位の上昇に基づいて上昇する。

また、第１ノード（ＮＤ１）６５０の電位は、保持容量６３０を介したカップリングにより第１ノード（ＮＤ１）６５０と第２ノード（ＮＤ２）６６０との間の電位差（Ｖｔｈｐ）を保持したまま上昇する。すなわち、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０は、閾値補正期間ＴＰ５において加えられていた電位から「ΔＶｏｆｓ」だけ上昇する。これにより、第１ノード（ＮＤ１）６５０の電位は、基準信号の電位（Ｖｏｆｓ）より高い電位になり、第２ノード（ＮＤ２）６６０の電位は、駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）より高い電位となる。

続いて、書込み期間／移動度補正期間ＴＰ７では、走査線（ＷＳＬ）２１０の走査信号がオン電位（Ｖｏｎ）に上げられることによって、第１ノード（ＮＤ１）６５０の電位が映像信号の電位（Ｖｓｉｇ）まで上昇する。それとともに、第２ノード（ＮＤ２）６６０の電位は、図４において示した書込み期間／移動度補正期間ＴＰ７と同様に、ＴＰ６において加えられていた電位から上昇する。

この場合における移動度補正は、期間ＴＰ６において加えられていた第２ノード（ＮＤ２）６６０の電位が駆動トランジスタ６２０におけるソース端子側の閾値電位（Ｖｏｆｓ−Ｖｔｈ）より高い電位であるため、不正確な移動度補正となる。この不正確な移動度補正により、第２ノード（ＮＤ２）６６０の電位は、期間ＴＰ６において加えられていた電位から不正確な移動度補正による上昇量（ΔＶｐ）だけ上昇する。これにより、保持容量６３０には、理想的な状態において保持される電圧（Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ））よりも小さい電圧（Ｖｓｉｇ−（（Ｖｏｆｓ＋ΔＶｏｆｓ−Ｖｔｈｐ）＋ΔＶｐ））が保持される。

この後、発光期間ＴＰ８では、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に設定される。これにより、保持容量６３０に保持された電圧（Ｖｓｉｇ−（（Ｖｏｆｓ＋ΔＶｏｆｓ−Ｖｔｈｐ）＋ΔＶｐ））に応じた輝度により発光素子６４０が発光する。この保持容量６３０に保持された電圧（Ｖｓｉｇ−（（Ｖｏｆｓ＋ΔＶｏｆｓ−Ｖｔｈｐ）＋ΔＶｐ））は、理想的な状態の画素６００において保持される電圧（Ｖｓｉｇ−（（Ｖｏｆｓ−Ｖｔｈ）＋ΔＶ））よりも小さい。このため、第２ノード（ＮＤ２）６６０の電位は、理想的な状態の画素６００における第２ノード（ＮＤ２）６６０の電位よりも小さくなる。これにより、閾値補正期間ＴＰ５が開始する直前のタイミングにおいてカソード電極６９０の電位の低下の影響を受けた画素６００の輝度は、閾値電圧（Ｖｔｈ）および移動度のばらつきを正しく補正した場合における輝度よりも、低い輝度になる。

このように、閾値補正期間ＴＰ５が開始する直前のタイミングでカソード電極６９０の電位低下の影響を受けた画素６００の発光の輝度は、理想的な状態における場合の輝度と比べて低い輝度となり暗くなってしまう。

次に、カソード電極６９０の電位変化が図１１および図１２において示したように画素６００の動作に影響を与える場合における表示装置１００の表示例について図面を参照して説明する。

［カソード電極の電位変化の影響を受けた表示装置の表示の例］
図１３は、図３の構成の画素６００におけるカソード電極６９０の電位変化が図１１および図１２において示したように、画素６００の動作に影響を与える場合における表示装置１００に表示される表示画像に関する図である。ここでは、表示装置１００に入力される入力画像は、全てが灰色である画像を想定する。

電源線共用領域４５１乃至４５５は、同一の電源信号が供給される画素６００によって表示されるそれぞれの領域を示す。この電源線共用領域４５１乃至４５５では、図１１において示した輝度が高くなる画素６００については灰色より明るい色により、図１２において示した輝度が低くなる画素６００については灰色より暗い色により示している。

このように、表示装置１００に表示される表示画像は、カソード電極６９０の電位変化の影響によって、電源線共用領域４５１乃至４５５の所定の行にスジが入る画像になってしまう。このため、カソード電極６９０の電位変化を軽減するために改良したものが、次に説明する第１の実施の形態である。

＜２．第１の実施の形態＞
［画素の構成例］
図１４は、本発明の第１の実施の形態における画素６００の構成例を模式的に示す回路図である。この画素６００は、図３に示した画素６００の構成に加えて制御トランジスタ６７０を備えている。ここでは、制御トランジスタ６７０以外の構成は、図３と同様のものであるため、図３と同符号を付してここでの各部の構成の説明を省略する。

この構成において、制御トランジスタ６７０は、そのゲート端子およびソース端子に書込みトランジスタ６１０のソース端子が接続され、そのドレイン端子に電源線（ＤＳＬ）４１０が接続される。

制御トランジスタ６７０は、電源信号の切替えによるカソード電極６９０における電位低下のタイミングを遅らせるための役割を果たすものである。この制御トランジスタ６７０は、第１ノード（ＮＤ１）６５０と電源線（ＤＳＬ）４１０との間を接続している。さらに、この制御トランジスタ６７０は、そのゲート端子をそのソース端子にダイオード接続している。そのため、この制御トランジスタ６７０は、例えば、第１ノード（ＮＤ１）６５０の電位が電源線（ＤＳＬ）４１０の電位より高い場合には、第１ノード（ＮＤ１）６５０と電源線（ＤＳＬ）４１０とを導通させる。このことによって、制御トランジスタ６７０は、駆動トランジスタ６２０のソース端子の電位を低下させる。なお、制御トランジスタ６７０は、特許請求の範囲に記載の接続素子の一例である。

［画素の基本動作の例］
図１５は、本発明の第１の実施の形態における画素６００の基本動作の一例に関するタイミングチャートである。このタイミングチャートには、横軸を共通の時間軸として、走査線（ＷＳＬ）２１０、データ線（ＤＴＬ）３１０、電源線（ＤＳＬ）４１０、第１ノード（ＮＤ１）６５０、第２ノード（ＮＤ２）６６０およびカソード電極６９０の電位変化が示されている。ここでは、走査線（ＷＳＬ）２１０およびカソード電極６９０については、第１の実施の形態における電位変化が実線により、従来構成における電位変化が鎖線により示されている。なお、各期間を示す横軸の長さは模式的なものであり、各期間の時間長の割合を示すものではない。また、ここでは、閾値補正準備期間ＴＰ３−１乃至３−３以外の期間における画素６００の動作は、図８において示した画素６００の動作と同様であるため、ここでの説明を省略する。また、この例では、カソード電極６９０の電位変化は、１つの画素６００により生じる電位変化として説明する。

閾値補正準備期間ＴＰ３−１では、電源線（ＤＳＬ）４１０の電源信号は電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０の電位は、制御トランジスタ６７０を介して第１ノード（ＮＤ１）６５０から電源線（ＤＳＬ）４１０に電流が流れることによって、「Ｖｓｓ＋Ｖｔｈｃ」まで低下する。ここで、Ｖｔｈｃは制御トランジスタ６７０におけるドレイン側の閾値電圧に相当する電圧である。このとき、第２ノード（ＮＤ２）６６０から駆動トランジスタ６２０を介して電源線（ＤＳＬ）４１０の方向に電流が流れるため、第２ノード（ＮＤ２）６６０の電位は「Ｖｙ」まで低下する。なお、閾値補正準備期間ＴＰ３−１乃至３−３における電源線（ＤＳＬ）４１０の電源信号の初期化電位（Ｖｓｓ）は、特許請求の範囲に記載の低電源電位の一例である。

次に、閾値補正準備期間の第２ノード電位低下期間ＴＰ３−２では、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。これにより、書込みトランジスタ６１０が導通状態となるため、第１ノード（ＮＤ１）６５０の電位が「Ｖａ」まで上昇する。この時、駆動トランジスタ６２０のゲートソース間電圧が閾値電圧（Ｖｔｈ）より大きければ、この第１ノード（ＮＤ１）６５０の電位上昇により、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０の方向に駆動トランジスタ６２０を介して電流が流れる。これにより、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」まで低下する。すなわち、駆動トランジスタ６２０のゲート端子の電位の上昇によって、発光素子６４０の入力端子の電位が「Ｖｓｓ」まで低下する。また、この第２ノード（ＮＤ２）６６０の電位の低下は、発光素子６４０の寄生容量６４１を介した容量性カップリングにより、カソード電極６９０の電位を、カソード電位（Ｖｃａｔ）から僅かに低下させる。

一方、鎖線で示された従来構成における１つの画素６００により生じるカソード電極６９０の電位変化は、閾値補正準備期間が開始した直後に低下する。なお、この閾値補正準備期間の第２ノード電位低下期間ＴＰ３−２における走査線（ＷＳＬ）２１０の走査信号のオン電位（Ｖｏｎ）は、特許請求の範囲に記載のオン電位の一例である。

次に、閾値補正準備期間ＴＰ３−３では、走査線（ＷＳＬ）２１０の走査信号はオン電位（Ｖｏｎ）からオフ電位（Ｖｏｆｆ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０の電位は、閾値補正準備期間ＴＰ３−１と同様にして「Ｖｓｓ＋Ｖｔｈｃ」まで低下する。このとき、この第１ノード（ＮＤ１）６５０の電位の低下に伴う保持容量６３０を介したカップリングによって、第２ノード（ＮＤ２）６６０に伝わることによって、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」から僅かに低下する。

このように、制御トランジスタ６７０を備える画素６００に閾値補正準備期間の第２ノード電位低下期間ＴＰ３−２を設けることによって、カソード電極６９０の電位が低下するタイミングを第２ノード電位低下期間ＴＰ３−２にすることができる。

［画素の動作状態の詳細］
次に、上述の画素６００の動作について以下に図面を参照して説明する。以下の図面では、図１５に示したタイミングチャートにおける閾値補正準備期間ＴＰ３−１乃至３−３に対応する画素６００の動作状態を示す。ここでは、閾値補正準備期間ＴＰ３−１乃至３−３以外の期間の動作状態は、図５乃至７において示した動作状態と同様のものであるため説明を省略する。なお、便宜上、発光素子６４０の寄生容量６４１を図示する。また、書込みトランジスタ６１０をスイッチとして図示し、走査線（ＷＳＬ）２１０については省略する。

図１６（ａ）乃至（ｃ）は、本発明の第１の実施の形態における閾値補正準備期間ＴＰ３−１乃至３−３の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。

閾値補正準備期間ＴＰ３−１では、図１６（ａ）に示すように、電源線（ＤＳＬ）４１０の電源信号が電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。この期間の開始直後においては、第１ノード（ＮＤ１）６５０の電位は、電源線（ＤＳＬ）４１０の電位（Ｖｓｓ）よりも高いため、制御トランジスタ６７０を介して第１ノード（ＮＤ１）６５０から電源線（ＤＳＬ）４１０に電流が流れる。これらにより、第１ノード（ＮＤ１）６５０の電位は低下する。このとき、第１ノード（ＮＤ１）６５０の電位と電源線（ＤＳＬ）４１０の初期化電位（Ｖｓｓ）との間の電位差が制御トランジスタ６７０におけるドレイン側の閾値電圧（Ｖｔｈｃ）に相当する電圧となるまで、第１ノード（ＮＤ１）６５０の電位は低下する。すなわち、第１ノード（ＮＤ１）６５０の電位は「Ｖｓｓ＋Ｖｔｈｃ」まで低下する。

また、第２ノード（ＮＤ２）６６０の電位も、電源線（ＤＳＬ）４１０の電源信号が初期化電位（Ｖｓｓ）になることによって駆動トランジスタ６２０を介して電源線（ＤＳＬ）４１０の方向に電流が流れるため、低下する。この電流が流れる速度は、第２ノード（ＮＤ２）６６０に付帯する容量の大きさが小さいほど速い。第２ノード（ＮＤ２）６６０に係る容量と第１ノード（ＮＤ１）６５０に係る容量とを比べると、第２ノード（ＮＤ２）６６０には保持容量６３０よりも大きい発光素子６４０の寄生容量６４１が付帯するため、第２ノード（ＮＤ２）６６０の容量の方が大きい。そのため、第２ノード（ＮＤ２）６６０の電位が低下する速度は、第１ノード（ＮＤ１）６５０の電位が低下する速度と比べて遅くなる。

また、第１ノード（ＮＤ１）６５０の電位が「Ｖｓｓ＋Ｖｔｈｃ」まで低下すると、第１ノード（ＮＤ１）６５０の電位と電源線（ＤＳＬ）４１０との間の電圧は、駆動トランジスタ６２０のドレイン端子の閾値電圧「Ｖｔｈｄ」付近の電圧になる。これにより、第２ノード（ＮＤ２）６６０の電位は、急激に低下した後に緩やかに低下することによって「Ｖｙ」まで低下する。

次に、閾値補正準備期間の第２ノード電位低下期間ＴＰ３−２では、図１６（ｂ）に示すように、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。これにより、データ線（ＤＴＬ）３１０のデータ信号の基準信号（Ｖｏｆｓ）が第１ノード（ＮＤ１）６５０に供給される。これにより、第１ノード（ＮＤ１）６５０の電位が上昇するため、第１ノード（ＮＤ１）６５０と電源線（ＤＳＬ）４１０との間の電圧が大きくなる。このため、制御トランジスタ６７０を介してデータ線（ＤＴＬ）３１０から電源線（ＤＳＬ）４１０に電流が流れる。

この場合において、制御トランジスタ６７０は、電源線（ＤＳＬ）４１０と第１ノード（ＮＤ１）６５０との間に接続された抵抗として働く。この制御トランジスタ６７０の抵抗としての機能により電圧降下が発生するため、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）３１０のデータ信号の基準信号（Ｖｏｆｓ）の電位よりも低い電位になる。このようにして、第１ノード（ＮＤ１）６５０の電位は、データ線（ＤＴＬ）３１０のデータ信号の基準信号（Ｖｏｆｓ）の電位よりも低い電位である「Ｖａ」まで上昇する。

また、この第１ノード（ＮＤ１）６５０の電位の上昇により、電源線（ＤＳＬ）４１０と第１ノード（ＮＤ１）６５０との間の電圧が駆動トランジスタ６２０の閾値電圧（Ｖｔｈｄ）よりも大きくなる。このため、駆動トランジスタ６２０が導通状態になり、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０に電流が流れる。これにより、第２ノード（ＮＤ２）６６０の電位は、「Ｖｙ」から電源線（ＤＳＬ）４１０の電源信号の初期化電位（Ｖｓｓ）まで低下する。また、この第２ノード（ＮＤ２）６６０の電位の低下は、発光素子６４０の寄生容量６４１を介した容量性カップリングにより、カソード電極６９０の電位を、「Ｖｃａｔ」から僅かに低下させる。

第２ノード電位低下期間ＴＰ３−２に続いて、閾値補正準備期間３−３では、図１６（ｃ）に示すように、走査線（ＷＳＬ）２１０の走査信号はオン電位（Ｖｏｎ）からオフ電位（Ｖｏｆｆ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０の電位（Ｖｏｆｓ）は、閾値補正準備期間ＴＰ３−１と同様にして「Ｖｓｓ＋Ｖｔｈｃ」まで低下する。このとき、この第１ノード（ＮＤ１）６５０の電位の低下に伴う保持容量６３０を介したカップリングによって、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」から僅かに低下する。

次に、本発明の第１の実施の形態における電源線を共有する複数の走査線の走査信号に起因して発生するカソード電極６９０の電位変化について図面を参照して説明する。

［本発明の第１の実施の形態における同じ電源電位が供給されている複数の走査線に起因して発生するカソード電極の電位変化の例］
図１７は、本発明の第１の実施の形態における電源線を共有する複数の走査線（ＷＳＬ）２１１乃至２１３の走査信号に起因して発生するカソード電極６９０の電位変化の一例に関するタイミングチャートである。ここでは、横軸を時間軸として、閾値補正準備期間ＴＰ３−１乃至３−３における電源線（ＤＳＬ）４１１、走査線（ＷＳＬ）２１１およびカソード電極６９０の信号の電位変化を示している。走査線（ＷＳＬ）２１１乃至２１３およびカソード電極６９０については、第１の実施の形態における電位変化を実線により、従来構成における電位変化を鎖線により示す。なお、各期間を示す横軸の長さは、模式的なものであり、各期間の時間長の割合を示すものではない。

本発明の第１の実施の形態において、走査線（ＷＳＬ）２１１乃至２１３が接続された画素６００には、電源線（ＤＳＬ）４１１により同じ電源電位が供給されている。この画素６００における閾値補正準備期間の第２ノード電位低下期間３−２が開始するタイミングは、走査線（ＷＳＬ）２１１乃至２１３ごとに異なる。このため、カソード電極６９０の電位が低下するタイミングは、走査線（ＷＳＬ）２１１乃至２１３毎に異なる。これにより、カソード電極６９０の電位変化は、走査線（ＷＳＬ）２１１乃至２１３の走査信号ごとに分散されるため、画素６００の発光に影響を与えない程度の電位変化となる。

このように、本発明の第１の実施の形態の表示装置１００では、カソード電極６９０の電位が低下するタイミングを走査線毎の第２ノード電位低下期間ＴＰ３−２にすることができる。これにより、本発明の第１の実施の形態においては、従来構成に比べて、カソード電極６９０の電位の変動量を抑制することができるため、画素６００の動作に与える影響を軽減することができる。すなわち、本発明の第１の実施の形態の表示装置１００は、表示装置の画質を改善させることができる。

次に、本発明の第２の実施の形態における表示装置１００について図面を参照して説明する。

＜３．第２の実施の形態＞
［本発明の第２の実施の形態における表示装置の構成例］
図１８は、本発明の第２の実施の形態における表示装置１００の一構成例を示す概念図である。この表示装置１００は、図１に示した表示装置１００の構成に加えて制御補助スキャナ８００を備えている。さらに、この表示装置１００は、制御補助スキャナ８００と制御トランジスタ６７０のゲート端子との間を接続する制御線８１０が設けられている。また、この表示装置１００には、制御補助スキャナ８００とタイミング生成部７００との間を接続するスタートパルス線（ＳＰＬ）７１４およびクロックパルス線（ＣＫＬ）７２４が設けられている。ここでは、制御補助スキャナ８００、制御線８１０、および、タイミング生成部７００以外の構成は、図１および図１４で示したものと同様のものであるため、同一符号を付してここでの説明を省略する。

この構成において、制御線８１０は、画素６００の各行に対してそれぞれ配線され、制御トランジスタ６７０のゲート端子に接続される。

タイミング生成部７００は、スタートパルス線（ＳＰＬ）７１４およびクロックパルス線（ＣＫＬ）７２４を介して、制御補助スキャナ８００の動作に対するスタートパルスおよびクロックパルスを制御補助スキャナ８００に供給する。なお、このタイミング生成部７００は、図１において示したタイミング生成部７００と同様のものであるため、ここでの詳細な説明を省略する。

制御補助スキャナ８００は、画素６００における制御トランジスタ６７０をオン状態またはオフ状態に制御するものである。この制御トランジスタ６７０は、制御トランジスタ６７０をオン状態にするための制御オン電位、制御トランジスタ６７０をオフ状態にするための制御オフ電位を制御補助信号として生成する。この制御補助スキャナ８００は、スタートパルス線（ＳＰＬ）７１４を介して供給されるスタートパルスに基づいて制御補助信号を生成する。この制御補助スキャナ８００は、生成した制御補助信号を、制御線８１０を介して制御トランジスタ６７０に供給する。なお、この制御補助スキャナ８００は、特許請求の範囲に記載の制御回路の一例である。

制御トランジスタ６７０は、制御補助スキャナ８００から制御線８１０を介して供給される制御補助信号に基づいて、第１ノード（ＮＤ１）６７０と電源線（ＤＳＬ）４１０との間の接続を行うものである。この制御トランジスタ６７０は、制御補助信号として制御オン電位が供給されている場合にはオン状態となり、第１ノード（ＮＤ１）６７０と電源線（ＤＳＬ）４１０との間を接続する。なお、この制御トランジスタ６７０は、特許請求の範囲に記載の接続素子の一例である。

［本発明の第２の実施の形態における画素の基本動作の例］
図１９は、本発明の第２の実施の形態における画素６００の基本動作の一例に関するタイミングチャートである。ここでは、図１５において示した電位変化に加え、制御線８１０の電位変化が示されている。なお、第１ノード（ＮＤ１）６５０、第２ノード（ＮＤ２）６６０および制御線８１０の電位変化以外は、図１５において示したものと同様である。また、閾値補正準備期間ＴＰ３−１乃至３−３以外の期間の動作は、図８において示した画素６００の従来構成における動作と同様のものである。これらのため、ここでは、閾値補正準備期間ＴＰ３−１乃至３−３以外の期間の動作については説明を省略する。また、ここでは、カソード電極６９０の電位変化は、１つの画素が生成する電位変化であるとして説明する。

本発明の第２の実施の形態における閾値補正準備期間ＴＰ３−１では、電源線（ＤＳＬ）４１０の電源信号は電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。この時、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０に電流が流れ、第２ノード（ＮＤ２）６６０の電位は低下を始める。ここで、発光素子６４０の寄生容量６４１が大きければ、第２ノード（ＮＤ２）６６０の電位は緩やかに低下する。また、この第２ノード（ＮＤ２）６６０の電位の低下に伴い、第１ノード（ＮＤ１）６５０も低下を始める。そして、所定のタイミングで、制御線８１０の制御補助信号の電位が制御オフ電位（Ｖｏｆｆｃ）から制御オン電位（Ｖｏｎｃ）に切り替えられる。第１ノード（ＮＤ１）６５０の電位は、書込みトランジスタ６１０がオフ状態であるため、電源線（ＤＳＬ）４１０の電源信号の電位（Ｖｓｓ）まで低下する。この時、駆動トランジスタ６２０のゲートソース間電圧が駆動トランジスタ６２０のドレイン端子の閾値電圧（Ｖｔｈｄ）よりも小さくなると、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０に電流がほとんど流れなくなる。このため、最終的に第２ノード（ＮＤ２）６６０の電位は「Ｖｙｙ」まで低下する。

そして、第１ノード（ＮＤ１）６５０の電位が「Ｖｓｓ」まで低下した後に、所定のタイミングで、制御線８１０の制御補助信号の電位が制御オン電位（Ｖｏｎｃ）から制御オフ電位（Ｖｏｆｆｃ）に切り替えられる。なお、制御オン電位（Ｖｏｎｃ）は、特許請求の範囲に記載の接続制御信号の一例である。

次に、本発明の第２の実施の形態における閾値補正準備期間の第２ノード電位低下期間ＴＰ３−２では、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。これにより、データ線（ＤＴＬ）３１０のデータ信号の基準信号（Ｖｏｆｓ）が第１ノード（ＮＤ１）６５０に供給される。このとき、制御線８１０の制御補助信号は制御オフ電位（Ｖｏｆｆｃ）であるため、第１ノード（ＮＤ１）６５０の電流は制御トランジスタ６７０には流れない。これらにより、第１ノード（ＮＤ１）６５０の電位が「Ｖｏｆｓ」まで上昇する。この第１ノード（ＮＤ１）６５０の電位に基づいて、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０の方向に駆動トランジスタ６２０を介して電流が流れる。このため、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」まで低下する。

また、この第２ノード（ＮＤ２）６６０の電位の低下は、発光素子６４０の寄生容量６４１を介した容量性カップリングにより、カソード電極６９０の電位を、「Ｖｃａｔ」から僅かに低下させる。そして、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」まで低下した後の所定のタイミングで、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。

次に、本発明の第２の実施の形態における閾値補正準備期間ＴＰ３−３では、制御線８１０の制御補助信号の電位が、制御オフ電位（Ｖｏｆｆｃ）から制御オン電位（Ｖｏｎｃ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０の電位（Ｖｏｆｓ）は、閾値補正準備期間ＴＰ３−１と同様にして「Ｖｓｓ」まで低下する。このとき、この第１ノード（ＮＤ１）６５０の電位の低下に伴う保持容量６３０を介したカップリングによって、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」から僅かに低下する。

このように、本発明の第２の実施の形態にさらに制御補助スキャナ８００を備えることによっても、カソード電極６９０の電位が低下するタイミングを第２ノード電位低下期間ＴＰ３−２にすることができる。

［本発明の第２の実施の形態における画素の動作状態の詳細］
次に、上述の画素６００の動作について以下に図面を参照して説明する。以下の図面では、図１９に示したタイミングチャートにおける閾値補正準備期間ＴＰ３−１乃至３−３に対応する画素６００の動作状態を示す。ここでは、閾値補正準備期間ＴＰ３−１乃至３−３以外の期間の動作状態は、図５乃至図７において示した動作状態と同様のものであるため説明を省略する。なお、便宜上、発光素子６４０の寄生容量６４１を図示する。また、書込みトランジスタ６１０および制御トランジスタ６７０をスイッチとして図示し、走査線（ＷＳＬ）２１０および制御線８１０については省略する。

図２０（ａ）乃至（ｃ）は、本発明の第２の実施の形態における閾値補正準備期間ＴＰ３−１乃至３−３の期間にそれぞれ対応する画素６００の動作状態を模式的に示す回路図である。

閾値補正準備期間ＴＰ３−１では、図２０（ａ）に示すように、電源線（ＤＳＬ）４１０の電源信号が電源電位（Ｖｃｃ）から初期化電位（Ｖｓｓ）に切り替えられる。この時、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０に電流が流れ、第２ノード（ＮＤ２）６６０の電位は低下を始める。この第２ノード（ＮＤ２）６６０の電位の低下は、発光素子６４０の寄生容量６４１が大きければ緩やかに低下するため、第２ノード（ＮＤ２）６６０の電位は緩やかに低下する。また、この第２ノード（ＮＤ２）６６０の電位の緩やかな低下に伴い、第１ノード（ＮＤ１）６５０も低下を始める。そして、所定のタイミングで制御線８１０の制御補助信号の電位が制御オフ電位（Ｖｏｆｆｃ）から制御オン電位（Ｖｏｎｃ）に切り替えられる。これらにより、制御トランジスタ６７０が導通状態となるため、第１ノード（ＮＤ１）６５０から電源線（ＤＳＬ）４１０に電流が流れる。このとき、走査線（ＷＳＬ）２１０の走査信号の電位がオフ電位（Ｖｏｆｆ）であるため、第１ノード（ＮＤ１）６５０にはデータ信号が供給されていない。これらにより、第１ノード（ＮＤ１）６５０の電位は「Ｖｓｓ」まで低下する。すなわち、本発明の第２の実施の形態における制御トランジスタ６７０は、制御補助信号の制御オン電位（Ｖｏｎｃ）と電源信号の初期化電位（Ｖｓｓ）とに基づいて書込みトランジスタ６１０のソース端子の電位を「Ｖｓｓ」まで低下させる。

また、第２ノード（ＮＤ２）６６０の電位も、電源線（ＤＳＬ）４１０の電源信号が初期化電位（Ｖｓｓ）になることによって駆動トランジスタ６２０を介して電源線（ＤＳＬ）４１０の方向に電流が流れるため、低下する。この電流が流れる速度は、第２ノード（ＮＤ２）６６０に係る容量の大きさが小さいほど速い。第２ノード（ＮＤ２）６６０に係る容量と第１ノード（ＮＤ１）６５０に係る容量とを比べると、第２ノード（ＮＤ２）６６０には保持容量６３０よりも大きい発光素子６４０の寄生容量６４１が係るため、第２ノード（ＮＤ２）６６０の容量の方が大きい。そのため、第２ノード（ＮＤ２）６６０の電位が低下する速度は、第１ノード（ＮＤ１）６５０の電位が低下する速度と比べて遅くなる。

また、第１ノード（ＮＤ１）６５０の電位が「Ｖｓｓ」まで低下すると、第１ノード（ＮＤ１）６５０の電位と電源線（ＤＳＬ）４１０との間の電圧は、駆動トランジスタ６２０のドレイン端子の閾値電圧「Ｖｔｈｄ」よりも小さい電圧になる。これにより、第２ノード（ＮＤ２）６６０の電位は、急激に低下した後に低下が止まることによって「Ｖｙｙ」まで低下する。そして、第１ノード（ＮＤ１）６５０の電位が「Ｖｓｓ」まで低下した後に、所定のタイミングで制御線８１０の制御補助信号の電位が、制御オン電位（Ｖｏｎｃ）から制御オフ電位（Ｖｏｆｆｃ）に切り替えられる。

次に、閾値補正準備期間の第２ノード電位低下期間ＴＰ３−２では、図２０（ｂ）に示すように、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。これにより、データ線（ＤＴＬ）３１０のデータ信号の基準信号（Ｖｏｆｓ）が第１ノード（ＮＤ１）６５０に供給される。このとき、制御線８１０の制御補助信号は制御オフ電位（Ｖｏｆｆｃ）であるため、制御トランジスタ６７０には電流は流れない。これらにより、第１ノード（ＮＤ１）６５０の電位が「Ｖｏｆｓ」まで上昇する。

また、この第１ノード（ＮＤ１）６５０の電位の上昇により、電源線（ＤＳＬ）４１０と第１ノード（ＮＤ１）６５０との間の電圧が駆動トランジスタ６２０の閾値電圧（Ｖｔｈｄ）よりも大きくなる。このため、駆動トランジスタ６２０が導通状態になり、第２ノード（ＮＤ２）６６０から電源線（ＤＳＬ）４１０に電流が流れる。これにより、第２ノード（ＮＤ２）６６０の電位は、「Ｖｙｙ」から電源線（ＤＳＬ）４１０の電源信号の初期化電位（Ｖｓｓ）まで低下する。

また、この第２ノード（ＮＤ２）６６０の電位の低下は、発光素子６４０の寄生容量６４１を介した容量性カップリングにより、カソード電極６９０の電位を、「Ｖｃａｔ」から僅かに低下させる。そして、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」まで低下した後の所定のタイミングで、走査線（ＷＳＬ）２１０の走査信号はオフ電位（Ｖｏｆｆ）からオン電位（Ｖｏｎ）に切り替えられる。

第２ノード電位低下期間ＴＰ３−２に続いて、閾値補正準備期間３−３では、図２０（ｃ）に示すように、制御線８１０の制御補助信号の電位が、制御オフ電位（Ｖｏｆｆｃ）から制御オン電位（Ｖｏｎｃ）に切り替えられる。これにより、第１ノード（ＮＤ１）６５０の電位（Ｖｏｆｓ）は、閾値補正準備期間ＴＰ３−１と同様にして「Ｖｓｓ」まで低下する。このとき、この第１ノード（ＮＤ１）６５０の電位の低下に伴う保持容量６３０を介したカップリングによって、第２ノード（ＮＤ２）６６０の電位は「Ｖｓｓ」から僅かに低下する。

このように、本発明の第２の実施の形態および本発明の第２の実施の形態の画素６００では、カソード電極６９０の電位が低下するタイミングを第２ノード電位低下期間ＴＰ３−２にすることができる。なお、実際の回路におけるこれらの画素６００においては、走査線（ＷＳＬ）２１０の走査信号のオフ電位（Ｖｏｆｆ）が発光期間ＴＰ８における書込みトランジスタ６１０のドレイン端子およびソース端子の電位よりも非常に低い。このため、発光期間ＴＰ８において書込みトランジスタ６１０が完全なオフ状態にならないことによって、書込みトランジスタ６１０のドレイン端子とソース端子との間で電流のリークが発生する。

［本発明の第１および第２の実施の形態における発光期間の画素の動作状態の詳細］
図２１は、実際の回路における本発明の第１および第２の実施の形態の画素６００の発光期間ＴＰ８の動作状態を模式的に示す回路図である。ここでは、発光期間ＴＰ８における書込みトランジスタ６１０以外の動作状態は、図５（ａ）および図７（ｃ）において示した発光期間ＴＰ８の動作状態と同様のものであるため説明を省略する。なお、ここでは、走査線（ＷＳＬ）２１０の走査信号のオフ電位（Ｖｏｆｆ）は、閾値補正準備期間ＴＰ３−１および３−３において書込みトランジスタ６１０をオフ状態にするため、この期間の第１ノード（ＮＤ１）６５０の電位より低い電位であるとする。すなわち、走査線（ＷＳＬ）２１０の走査信号のオフ電位（Ｖｏｆｆ）は、閾値補正準備期間ＴＰ３−１および３−３において電源信号の初期化電位（Ｖｓｓ）付近の書込みトランジスタ６１０がオフ状態になる電位であると想定する。

発光期間ＴＰ８では、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に遷移することにより、書込みトランジスタ６１０がオフ状態となる。この場合において、この走査線（ＷＳＬ）２１０の走査信号のオフ電位（Ｖｏｆｆ）は、電源信号の初期化電位（Ｖｓｓ）付近の電位であるため、データ線３１０のデータ信号の基準信号の電位（Ｖｏｆｓ）と比べて非常に低い電位である。

しかしながら、走査信号のオフ電位（Ｖｏｆｆ）がデータ信号の基準信号の電位（Ｖｏｆｓ）よりも非常に低いために、書込みトランジスタ６１０がリークを起こしてしまう。このリークにより、第１ノード（ＮＤ１）６５０からデータ線（３１０）に電流が流れることによって、第１ノード（ＮＤ１）６５０の電位は、徐々に低い電位になる。

そして、この第１ノード（ＮＤ１）６５０の電位の低下は、保持容量６３０により第２ノード（ＮＤ１）６６０の電位を低下させる。すなわち、発光期間ＴＰ８における書込みトランジスタ６１０のリークは、第２ノード（ＮＤ１）６６０の電位を低下させることによって、画素６００の発光を映像信号に基づく発光よりも暗くする。

このように、本発明の第１および第２の実施の形態の画素６００では、発光期間ＴＰ８における書込みトランジスタ６１０のリークにより、画素６００の発光の輝度が映像信号に基づく発光の輝度よりも暗くなってしまう。この発光期間ＴＰ８における書込みトランジスタ６１０の電流のリークの問題を解決するために改良したのが、次に説明する本発明の第３の実施の形態である。

＜４．第３の実施の形態＞
［本発明の第３の実施の形態における画素の基本動作の例］
図２２は、本発明の第３の実施の形態における画素６００の基本動作の一例に関するタイミングチャートである。ここでは、発光期間ＴＰ８およびＴＰ６における走査線（ＷＳＬ）２１０、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位変化以外は、図１５において示した画素６００の第２の実施の形態における動作と同様のものである。このため、ここでは、発光期間ＴＰ８およびＴＰ６以外の期間の動作については説明を省略する。走査線（ＷＳＬ）２１０および第１ノード（ＮＤ１）６５０については、第３の実施の形態における電位変化を実線により、第２の実施の形態における電位変化を鎖線により示す。また、第２ノード（ＮＤ２）６６０については、第３の実施の形態における電位変化を破線により、第２の実施の形態における電位変化を鎖線により示す。

なお、ここでは、第３の実施の形態における走査線（ＷＳＬ）２１０の走査信号の第２オフ電位（Ｖｏｆｆ２）は、第２の実施の形態における電源線（ＤＳＬ）３１０の電源信号の初期化電位（Ｖｓｓ）と同じ電位であると想定する。また、この第２オフ電位（Ｖｏｆｆ２）は、第２の実施の形態における走査信号のオフ電位（Ｖｏｆｆ）と同じ電位であると想定する。さらに、ここでは、この第３の実施の形態における走査線（ＷＳＬ）２１０の走査信号の第１オフ電位（Ｖｏｆｆ１）は、第２の実施の形態におけるデータ線（ＤＴＬ）３１０のデータ信号の基準信号の電位（Ｖｏｆｓ）と同じ電位であると想定する。

第３の実施の形態における発光期間ＴＰ８では、走査線（ＷＳＬ）２１０の走査信号が第１オフ電位（Ｖｏｆｆ１）に設定される。これにより、保持容量６３０に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶ）に応じた輝度により発光素子６４０が発光する。この場合、第１ノード（ＮＤ１）６５０および第２ノード（ＮＤ２）６６０の電位は一定であるため発光期間ＴＰ８が終了するまで発光素子６４０の発光の輝度は変化しない。なお、走査線（ＷＳＬ）２１０の走査信号が第１オフ電位（Ｖｏｆｆ１）は、特許請求の範囲に記載の低電源電位が供給されているときに書込みトランジスタを非道通状態にする信号と比べて高い電位の信号の一例である。

一方、鎖線で示した第２の実施の形態における実際の回路の発光期間ＴＰ８では、走査線（ＷＳＬ）２１０の走査信号がオフ電位（Ｖｏｆｆ）に設定される。このオフ電位（Ｖｏｆｆ）は、電源線（ＤＳＬ）３１０の電源信号の初期化電位（Ｖｓｓ）付近の電位であるため、書込みトランジスタ６１０のリークが発生する。このリークにより、発光期間ＴＰ８における第１ノード（ＮＤ１）６５０の電位は、徐々に低下する。

そして、この第１ノード（ＮＤ１）６５０の電位の低下による保持容量６３０を介したカップリングによって第２ノード（ＮＤ２）６６０の電位は低下する。すなわち、第２の実施の形態における実際の回路の発光期間ＴＰ８では、発光期間ＴＰ８における書込みトランジスタ６１０のリークによって、画素６００の発光が映像信号に基づく発光よりも暗くする。これに対し、本発明の第２の実施の形態における第２の実施例の発光期間ＴＰ８では、書込みトランジスタ６１０のリークは生じないため、画素６００は映像信号に基づいて発光することになる。

これにより、本発明の第３の実施の形態では、カソード電極６９０の電位変化を緩和すると共に、書込みトランジスタ６１０のリークを防止することによって、表示装置の画質を改善させることができる。

なお、第３の実施の形態では、期間ＴＰ６においても走査線（ＷＳＬ）２１０の走査信号を第１オフ電位（Ｖｏｆｆ１）に設定する。これにより、閾値補正期間ＴＰ５から書込み期間／移動度補正期間ＴＰ７に移行する間の第１ノード（ＮＤ１）６５０の電位の低下を防止することができる。

このように、本発明の実施の形態によれば、画素６００に接続されるカソード電極６９０の電位が低下するタイミングを第２ノード電位低下期間ＴＰ３−２にすることができる。これにより、第２ノード（ＮＤ２）６６０に基づくカソード電極６９０の電位が低下するタイミングを走査線毎の第２ノード電位低下期間ＴＰ３−２にすることができる。このことによって、同じ電源電位が供給されている複数の走査線が接続されている画素６００に起因して発生していた画素６００の発光に影響を与えるカソード電極６９０の電位の低下を抑制することができる。すなわち、本発明の実施の形態によれば、表示装置の画質を改善させることができる。

なお、ここでは、制御トランジスタ６７０を備える画素６００の例について説明した。しかし、この制御トランジスタ６７０は、書込みトランジスタ６１０のソース端子の電位が電源線（ＤＳＬ）４１０の電位より高い場合において書込みトランジスタ６１０のソース端子の電流を電源線（ＤＳＬ）４１０に通過させるものなら何でもよい。例えば、制御トランジスタ６７０の代わりに書込みトランジスタ６１０の一端と電源線（ＤＳＬ）４１０との間に接続されるものとして、ダイオードなどが考えられる。

なお、本発明の第２の実施の形態における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラなどのディスプレイに適用することができる。また、電子機器に入力された映像信号や電子機器内で生成した映像信号を画像または映像として表示するあらゆる分野の電子機器のディスプレイに適用することができる。このような表示装置が適用された電子機器の例を以下に示す。

＜５．本発明の適用例＞
［電子機器への適用例］
図２３は、本発明の実施の形態のテレビジョンセットへの適用例である。このテレビジョンセットは、本発明の実施の形態が適用されたテレビジョンセットである。このテレビジョンセットは、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の実施の形態における表示装置をその映像表示画面１１に用いることにより作製される。

図２４は、本発明の実施の形態のデジタルスチルカメラへの適用例である。このデジタルスチルカメラは、本発明の実施の形態が適用されたデジタルスチルカメラである。ここでは、上にデジタルスチルカメラの正面図を示し、下にデジタルスチルカメラの背面図を示す。このデジタルスチルカメラは、撮像レンズ１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の実施の形態における表示装置をその表示部１６に用いることにより作製される。

図２５は、本発明の実施の形態のノート型パーソナルコンピュータへの適用例である。このノート型パーソナルコンピュータは、本発明の実施の形態が適用されたノート型パーソナルコンピュータである。このノート型パーソナルコンピュータは、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の実施の形態における表示装置をその表示部２２に用いることにより作製される。

図２６は、本発明の実施の形態の携帯端末装置への適用例である。この携帯端末装置は、本発明の実施の形態が適用された携帯端末装置である。ここでは、左側に携帯端末装置の開いた状態を示し、右側に携帯端末装置の閉じた状態を示している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。また、この携帯端末装置は、本発明の実施の形態における表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図２７は、本発明の実施の形態のビデオカメラへの適用例である。このビデオカメラは、本発明の実施の形態が適用されたビデオカメラである。このビデオカメラは、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の実施の形態における表示装置をそのモニター３６に用いることにより作製される。

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、上述のように特許請求の範囲における発明特定事項とそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形を施すことができる。

１００ 表示装置
２００ ライトスキャナ
２０１〜２０５ ドライバ
２１０〜２１５ 走査線
３００ 水平セレクタ
３１０ データ線
４００ 電源スキャナ
４０１〜４０３ ドライバ
４１０〜４１３ 電源線
５００ 画素アレイ部
６００ 画素
６１０ 書込みトランジスタ
６２０ 駆動トランジスタ
６３０ 保持容量
６４０ 発光素子
６４１ 寄生容量
６７０ 制御トランジスタ
６９０ カソード電極
７００ タイミング生成部
７１１〜７１４ スタートパルス線
７２１〜７２４ クロックパルス線
７３０ 映像信号線
８００ 制御補助スキャナ
８１０ 制御線

Claims (7)

1. 行単位に配置された複数の画素回路と、
   前記複数の画素回路が発光するための電源電位よりも低い電位の低電源電位を前記複数の画素回路に供給する電源線と、
   表示対象となる映像の情報を含む映像信号を前記複数の画素回路に供給するための走査信号を前記複数の画素回路に行毎に供給し、前記低電源電位が供給されているときにおいて前記走査信号の電位を他の行とは異なるタイミングでオン電位に遷移させる走査回路と
   を具備し、
   前記複数の画素回路の各々は、
   前記映像信号に相当する電圧を保持する保持容量と、
   前記保持容量に保持された前記電圧に基づいて発光する発光素子と、
   前記電源線と前記保持容量の一端との間に接続されて、前記電源線に前記低電源電位が供給されているときに導通状態となり前記保持容量の一端の電位を低下させる接続素子と、
   前記発光素子を発光させるときに前記映像信号を前記保持容量に書き込み、前記電源線に前記低電源電位が供給されているときに前記オン電位に基づいて導通状態になることによって前記保持容量の一端の電位を上昇させる書込みトランジスタと、
   ゲート端子が前記保持容量の前記一端に接続されて、前記発光素子を発光させるときにゲートソース間電圧に応じて発光素子に電流を供給し、前記書込みトランジスタが前記導通状態になることによってゲート端子の電位を上昇させて前記発光素子の入力端子の電位を低下させる駆動トランジスタと
   を備える表示装置。
2. 複数の画素回路に対して複数の行ごとに同じ前記低電源電位を供給する電源供給回路をさらに具備する請求項１記載の表示装置。
3. 前記接続素子は、ドレイン端子が前記電源線に接続されて、ソース端子が前記保持容量の一端に接続されるトランジスタにより構成される請求項１記載の表示装置。
4. 前記接続素子を構成する前記トランジスタは、当該トランジスタのゲート端子を当該トランジスタの前記ソース端子にダイオード接続する請求項３記載の表示装置。
5. 前記接続素子を構成する前記トランジスタを導通状態にする接続制御信号を当該トランジスタのゲート端子に供給する制御回路をさらに具備し、
   前記接続素子を構成する前記トランジスタは、前記接続制御信号と前記低電源電位とに基づいて前記保持容量の一端の電位を低下させる
   請求項３記載の表示装置。
6. 前記走査回路は、前記発光素子が発光する期間において、前記低電源電位が供給されているときに前記書込みトランジスタを非導通状態にする信号と比べて高い電位の信号を前記書込みトランジスタに供給する請求項１記載の表示装置。
7. 行単位に配置された複数の画素回路と、
   前記複数の画素回路が発光するための電源電位よりも低い電位の低電源電位を前記複数の画素回路に供給する電源線と、
   表示対象となる映像の情報を含む映像信号を前記複数の画素回路に供給するための走査信号を前記複数の画素回路に行毎に供給し、前記低電源電位が供給されているときにおいて前記走査信号の電位を他の行とは異なるタイミングでオン電位に遷移させる走査回路と
   を具備し、
   前記複数の画素回路の各々は、
   前記映像信号に相当する電圧を保持する保持容量と、
   前記保持容量に保持された前記電圧に基づいて発光する発光素子と、
   前記電源線と前記保持容量の一端との間に接続されて、前記電源線に前記低電源電位が供給されているときに導通状態となり前記保持容量の一端の電位を低下させる接続素子と、
   前記発光素子を発光させるときに前記映像信号を前記保持容量に書き込み、前記電源線に前記低電源電位が供給されているときに前記オン電位に基づいて導通状態になることによって前記保持容量の一端の電位を上昇させる書込みトランジスタと、
   ゲート端子が前記保持容量の前記一端に接続されて、前記発光素子を発光させるときにゲートソース間電圧に応じて発光素子に電流を供給し、前記書込みトランジスタが前記導通状態になることによってゲート端子の電位を上昇させて前記発光素子の入力端子の電位を低下させる駆動トランジスタと
   を備える電子機器。