JP2011048031A - ディスプレイ信号出力装置および表示装置 - Google Patents

Abstract

【課題】 階調や解像度の不足と処理負荷の増大を抑制する。
【解決手段】 水平同期信号が第１の水平同期信号レベルから第２の水平同期信号レベルに変化した後、第１の水平同期信号レベルに変化するまでの間、映像信号の水平解像度に応じた周期より高い周期でクロック信号を生成する。映像信号の水平解像度に応じたクロック信号を発生している第一期間と、第一期間の前または後の第二期間とを合わせた期間、データイネーブル信号を生成する。第一期間に映像信号、および第二期間に属性情報を出力する。
【選択図】 図３

Description

本発明は、ディスプレイ信号出力装置および表示装置に関する。

近年、ディスプレイ信号表示装置は、受信したＲＧＢ各８Ｂｉｔの階調で表現されたディスプレイ信号を、例えば１０Ｂｉｔや１２Ｂｉｔ等多階調化する技術、６０Ｈｚで送信されたディスプレイ信号を、例えば１２０Ｈｚや２４０Ｈｚ等高周波駆動する技術、三次元映像を表示する技術等、多様に映像を表示することが可能となってきた。

この様に多様な表示が可能となった結果、ディスプレイ信号の種別等の設定値を、ディスプレイ信号出力装置は、表示可能なディスプレイ信号表示装置へ伝達する手段が求められている。設定値をディスプレイ信号表示装置へ伝達するために、ディスプレイ信号出力装置とディスプレイ信号表示装置とを接続する接続ケーブルに設定値を送信するための専用線を設ける事ができる。しかしこの様な場合は、例えば、ＤＤＷＧ（Ｄｉｇｉｔａｌ Ｄｉｓｐｌａｙ Ｗｏｒｋｉｎｇ Ｇｒｏｕｐ）が策定したＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）等の広く普及されたコネクタ規格から逸脱する。コネクタ規格からの逸脱は、物理的に出力装置と表示装置の接続に対する汎用性が失われてしまい、利便性に欠ける。

この様な問題を解決するために、１９２０ｘ１０８０画素の映像の一部領域を、Ｈｅａｄｅｒ領域とし、この領域の映像信号のＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）に１０バイト長の設定値を重畳させ、Ｈｅａｄｅｒ領域の映像を非表示領域とする技術が存在する（非特許文献１）。映像の一部領域に設定値を重畳させるため、コネクタ規格からの逸脱を回避することができる。

Ｐｈｉｌｉｐｓ ３Ｄ Ｓｏｌｕｔｉｏｎｓ、"３Ｄ ＩＮＴＥＲＦＡＣＥ ＳＰＥＣＩＦＣＡＴＩＯＮＳ ＷＨＩＴＥ ＰＡＰＥＲ"、Ｆｉｇ１０、［online］、２００８年２月１５日、Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．、［平成２０年３月２６日検索］、インターネット〈URL:http://www.business-sites.philips.com/shared/assets/global/Downloadablefile/Philips-3D-Interface-White-Paper-13725.pdf〉

この様に、８Ｂｉｔの映像信号中のＭＳＢの１Ｂｉｔに設定値を重畳させた場合、設定値が重畳されたＨｅａｄｅｒ領域に対応する画素では、映像信号は残り７Ｂｉｔの階調で表現される。すなわち、他の領域が２５６階調（８Ｂｉｔ）で表現されるのに対し、Ｈｅａｄｅｒ領域は１２８階調（７Ｂｉｔ）で表現され、階調不足が生じる。

また、非特許文献１の様に、Ｈｅａｄｅｒ領域に対応する水平方向の画素分だけ非表示領域とし、他の領域をストレッチして表示装置に表示することも可能だが、解像度の不足と処理負荷の増大を招く恐れがある。

従って、本発明は階調や解像度の不足と処理負荷の増大を抑制した、ディスプレイ信号出力装置およびディスプレイ信号表示装置を提供する事を目的とする。

本発明の実施の一態様に係るディスプレイ信号出力装置は、ディスプレイ信号の解像度とリフレッシュレートに応じてクロック信号を生成するクロック信号生成部と、前記ディスプレイ信号の垂直解像度に応じた垂直同期信号を生成する垂直同期信号生成部と、前記ディスプレイ信号の水平解像度に応じた水平同期信号を生成する水平同期信号生成部と、映像信号を生成する映像信号出力部と、前記ディスプレイ信号の解像度に応じて第一のデータイネーブル信号レベルを出力する第一期間と、第二のデータイネーブル信号レベルを出力する第二期間とを有するデータイネーブル信号を生成するデータイネーブル信号生成部と、前記データイネーブル信号を第二期間の信号レベルを第二のデータイネーブル信号レベルから第一のデータイネーブル信号レベルへ変更するデータイネーブル信号変更部と、前記映像信号を、前記第一期間に映像信号、前記第二期間に属性情報を有する様に変更する映像信号変更部と、を有することを特徴とする。

また、本発明の実施の一態様に係る表示装置は、ディスプレイ信号の解像度とリフレッシュレートに応じたクロック信号を受信するクロック信号受信部と、前記ディスプレイ信号の垂直解像度に応じた垂直同期信号を受信する垂直同期信号受信部と、前記ディスプレイ信号の水平解像度に応じた水平同期信号を受信する水平同期信号受信部と、前記ディスプレイ信号の解像度に応じて第一のデータイネーブル信号レベルを出力する第一期間と、第二のデータイネーブル信号レベルを出力する第二期間とを有するデータイネーブル信号の第二期間の信号レベルを、前記第二のデータイネーブル信号レベルから前記第一のデータイネーブル信号レベルへ変更するデータイネーブル信号変更部と、前記垂直同期信号、前記水平同期信号、前記データイネーブル信号の少なくとも一つと、前記クロック信号に基づいて、前記ディスプレイ信号に含まれる前記第一期間の映像信号と前記第二期間の属性情報とを判別し、前記ディスプレイ信号から前記属性情報を分離する様に変更する映像信号変更部と、を有することを特徴とする。

本発明によれば、階調や解像度の不足と処理負荷の増大を抑制した、ディスプレイ信号出力装置およびディスプレイ信号表示装置を提供する事ができる。

本発明の実施の形態に係るディスプレイ信号出力装置およびディスプレイ信号表示装置。 ディスプレイ信号生成部及び属性情報付加部。 ディスプレイ信号の時間軸との関係の模式図。 属性情報分離部及びディスプレイコントローラ。 映像信号とクロック信号、属性情報、データイネーブル信号ＤＥ１の一例。 コネクタのピンアサインの一例。 設定値保持部。

以下、本発明の実施の形態を図面に基づき説明する。以下の実施の形態では、ディスプレイ信号出力装置とディスプレイ信号表示装置との間を、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）やＨＤＭＩ（Ｈｉｇｈ−Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）等を用いて映像信号を送受信するが、本実施の形態の説明中においては、制御信号や映像信号をシリアル化する前のパラレル信号、もしくはシリアル化された制御信号や映像信号を受信した後のパラレル化した信号を例に説明する。ＤＶＩやＨＤＭＩのフォーマットにエンコードする部分、およびＤＶＩやＨＤＭＩのフォーマットからデコードする部分の説明は省略する。

図１は、本実施の形態に係るディスプレイ信号出力装置１０１とディスプレイ信号表示装置１０２とを示す図である。図１では、ディスプレイ信号出力装置１０１とディスプレイ信号表示装置１０２の各ブロック間のデータの流れを矢印で示している。本実施の形態に係るディスプレイ信号出力装置１０１は、記憶装置部１１、ディスプレイ信号生成部１２、属性情報付加部１３、ディスプレイ信号送信部１４を有する。また、本実施の形態に係るディスプレイ信号表示装置１０２は、ディスプレイ信号受信部１５、属性情報分離部１６、ディスプレイコントローラ１７、ディスプレイ１８を有する。

記憶装置部１１は、ディスプレイ１８に表示するための映像の元となる映像データが保存されている。映像データは、放送波や映像コンテンツが保存された記憶ディスク、コンピュータネットワークから、記憶装置部１１に入力される。記憶装置部１１に入力された映像データは、映像データの全体である場合のほか、例えば放送波やコンピュータネットワークから入力される映像データ等の映像データ全体が時系列的に入力され、その映像データの一部が記憶装置部１１に保存される場合もある。

ディスプレイ信号生成部１２は、記憶装置部１１に保存された映像データに基づいて、１フレーム毎の映像信号を生成する映像信号生成部１３５、さらに、クロック信号（Ｃｌｏｃｋ）を生成するクロック信号生成部１３１、データイネーブル信号（ＤＥ０）を生成するデータイネーブル生成部１３２、垂直同期信号（Ｖｓｙｎｃ）を生成する垂直同期信号生成部１３３、水平同期信号（Ｈｓｙｎｃ）を生成する水平同期信号生成部１３４を有する。

属性情報付加部１３は、データイネーブル（ＤＥ）信号の有効期間（第一期間）の前または後、もしくは前および後の期間（第二期間）、映像信号と映像信号の前または後、もしくは映像信号の前および後に属性情報を付加する。属性情報は、例えば映像データが二次元映像、三次元映像のどちらであるかを示すフラグや立体ディスプレイの視域情報、映像データ中の二次元映像または三次元映像の領域を示す座標情報等である。

ディスプレイ信号送信部１４は、ディスプレイ信号生成部１２及び属性情報付加部１３で生成したディスプレイ信号を映像信号に変換し、ディスプレイ信号表示装置１０２に送信する。

ディスプレイ信号受信部１５は、ディスプレイ信号送信部１４が送信した映像信号を受信し、ディスプレイ信号に変換する。

属性情報分離部１６は、属性情報付加部１３で付加された属性情報を判別・分離し、ディスプレイコントローラ１７へディスプレイ信号を送信する。

ディスプレイコントローラ１７は、受信した映像信号、同期信号、クロック信号、ＤＥ信号および属性情報に基づいて、ディスプレイ１８を制御する。

図２は、ディスプレイ信号生成部１２及び属性情報付加部１３について説明する図である。ディスプレイ信号生成部１２は、クロック信号生成部１３１、データイネーブル信号生成部１３２、垂直同期信号生成部１３３、水平同期信号生成部１３４、映像信号出力部１３５を有している。属性情報付加部１３は、ＶＡカウンタ（垂直方向カウンタ）１３６、ＨＡカウンタ（水平方向カウンタ）１３７、属性情報保持部１３８、データイネーブル信号変更部１３９、映像信号変更部１４０を有している。

クロック信号生成部１３１は、図示しない外部から供給されるシステムクロック信号に基づいて、クロック信号Ｃｌｏｃｋを生成する。Ｃｌｏｃｋは、映像信号及び制御信号を伝送し、同期を取るための信号である。Ｃｌｏｃｋの周波数は、水平期間（ＨＰ）と、垂直期間（ＶＰ）と、フレーム周波数との積で決まる。

データイネーブル信号生成部１３２は、送信する映像信号の解像度（例えば、別途入力されたディスプレイ１８の解像度）に基づいてＤＥ０を生成する。ＤＥ信号は、映像信号の有効期間と非有効期間を判別するための信号である。映像信号の解像度に応じ、有効期間ではＨｉｇｈ（ハイレベル）となり、非有効期間ではＬｏｗ（ローレベル）となる。

垂直同期信号生成部１３３は、送信する映像信号の垂直解像度に基づいた、垂直方向の映像信号の区切りを示す垂直同期信号Ｖｓｙｎｃを生成する。

水平同期信号生成部１３４は、送信する映像信号の水平解像度に基づいた、水平方向の映像信号の区切りを示す水平同期信号Ｈｓｙｎｃを生成する。

映像信号出力部１３５は、映像データとＣｌｏｃｋ基づいて映像信号を生成する。

図３は、ディスプレイ１８の表示面座標にディスプレイ信号生成部１２が生成するディスプレイ信号のうち、Ｃｌｏｃｋ、ＤＥ信号（ＤＥ０およびＤＥ１）、Ｖｓｙｎｃ、Ｈｓｙｎｃ、時間軸とを模式的に割り当てた図である。

ＤＥ０は、映像信号の有効期間と非有効期間を規定する信号である。例えば、ＤＥ０は、ハイレベル（第１のデータイネーブル信号レベル）期間（Ｈ期間）が有効期間、ローレベル（第２のデータイネーブル信号レベル）期間（Ｌ期間）が非有効期間である。図３では、ＤＥ０を、説明の便宜上、水平期間（ＤＥ０ｈ）と垂直期間（ＤＥ０ｖ）に分離して模式的に示しているが、水平期間と垂直期間を有する単一のＤＥ信号である。水平期間のＤＥ信号を模式的に示しているＤＥ０ｈは、ＤＥ信号と同様に、Ｈ期間が有効表示期間、Ｌ期間が非有効表示期間である。また、垂直期間のＤＥ信号を模式的に示しているＤＥ０ｖは、ＤＥ信号と同様に、Ｈ期間が有効表示期間、Ｌ期間が非有効表示期間である。

ＤＥ０は、画面座標（１，１）に対応するＨ期間開始から画面座標（Ｒｘ，１）に対応するＨ期間終了までが、Ｈ期間、画面座標（Ｒｘ＋１，１）に対応するＨ期間開始から画面座標（１−１，２）に対応するＨ期間終了までが、Ｌ期間、画面座標（１，２）に対応するＨ期間開始から画面座標（Ｒｘ，２）に対応するＨ期間終了までが、Ｈ期間、を繰り返す。画面座標（１，１）に対応するＨ期間開始から画面座標（Ｒｘ，Ｒｙ）に対応するＨ期間終了まで、Ｈ期間は、Ｃｌｏｃｋ数で換算すると、ＨＡ（個）をＶＡ（回）繰り返す。

Ｖｓｙｎｃは、Ｌ期間とＨ期間とを有する。Ｌ期間は、垂直シンクパルス期間（ＶＳＰＷ）を有する。また、Ｈ期間は、ＶＳＰＷのＬ期間終了から有効期間開始迄の垂直バックポーチ期間（ＶＢＰ）、有効表示期間（ＶＡ）と、ＶＡ期間終了後から次のＶＳＰＷ期間開始迄の垂直フロントポーチ期間（ＶＦＰ）とを有する。

Ｈｓｙｎｃは、Ｌ期間とＨ期間とを有する。Ｌ期間は、水平シンクパルス期間（ＨＳＰＷ）を有する。また、Ｈ期間は、ＨＳＰＷのＬ期間終了から有効期間開始迄の水平バックポーチ期間（ＨＢＰ）、有効表示期間（ＨＡ）と、ＨＡ期間終了後から次のＨＳＰＷ期間開始迄の水平フロントポーチ期間（ＨＦＰ）とを有する。

付加期間α１〜４は、属性情報を付加（送信）する期間である。付加期間α１はＤＥ０ｈの有効期間の直前、付加期間α２はＤＥ０ｈの有効期間の直後の期間である。付加期間α３は画面座標（１，１）の直前の期間のうちＨＡ期間と付加期間α１およびα２とを加えた期間である。付加期間α４は画面座標（Ｒｘ，Ｒｙ）の直後の期間のうちＨＡ期間と付加期間α１およびα２とを加えた期間である。付加期間α３およびα４は、必ずしも連続した期間である必要はなく、連続する複数のＨＡ期間に付加期間α１およびα２を加えた期間にわたっても構わない。付加期間α１〜４は属性情報の量により、
α１：０≦α１≦ＨＢＰ
α２：０≦α２≦ＨＦＰ
α３：０≦α３≦ＶＢＰ
α４：０≦α４≦ＶＦＰ
の間で設定できる。たとえば、最大
｛（α１＋ＨＡ＋α２）＊（α３＋ＶＡ＋α４）−（ＨＡ＊ＶＡ）｝＊階調数（ｂｉｔ）
の属性情報をユーザが任意に設定できる。

映像信号２０１は、ＲＥＤ、ＢＬＵＥ、ＧＲＥＥＮの、例えば各６Ｂｉｔや各８Ｂｉｔのデータを有する。ＤＥ０がＨ期間のとき、映像信号２０１は有効な映像信号２０２として扱われ、ディスプレイ１８に表示される。一方、ＤＥ０がＬ期間のとき、映像信号２０１は無効な信号として扱われ、ディスプレイ１８に表示されない。

映像信号２０１は、さらに属性情報を有する。ＤＥ０がＬ期間のときであって、ＤＥ１がＨ期間のとき、映像信号２０１は有効な属性情報２０３として扱われる。属性情報付加部１３で属性情報を付加したディスプレイ信号は、ディスプレイ信号送信部１４から送信され、ディスプレイ信号受信部１５で受信される。属性情報分離部１６で属性情報２０３は分離され、有効な映像信号２０２はディスプレイコントローラ１７へ送信され、映像がディスプレイ１８に表示される。

図２を用いて、属性情報付加部１３を詳述する。ディスプレイ信号生成部１２は、送信する映像信号の解像度（例えば、別途入力されたディスプレイ１８の解像度）に基づいて、Ｃｌｏｃｋ、ＤＥ０、Ｖｓｙｎｃ、Ｈｓｙｎｃ、映像信号ＤＡＴＡ０を生成する。

属性情報付加部１３は、Ｃｌｏｃｋ、ＤＥ０、Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＡＴＡ０を受信する。属性情報保持部１３８に保持されている属性情報に基づいて、ＤＥ０からＤＥ１を、ＤＡＴＡ０から映像信号ＤＡＴＡ１を生成する。

ＤＥ１は、ＤＥ０のＨ期間に、付加期間α１またはα２またはα３またはα４の少なくとも一つを加えた期間、を規定する信号である。例えばＤＥ１は、Ｈ期間が有効期間に付加期間を加えた期間、Ｌ期間が非有効期間から付加期間を除いた期間である。

ＶＡカウンタ１３６は、Ｃｌｏｃｋ、ＤＥ０と、Ｖｓｙｎｃ、Ｈｓｙｎｃを用いて、垂直解像度（ＶＡ）をカウントする。ＶＡカウンタ１３６には、Ｄ型フリップフロップ（ＤＦＦ）回路を有するアップカウンタを用いる事ができる。

ＨＡカウンタ１３７は、Ｃｌｏｃｋ、ＤＥ０、Ｖｓｙｎｃ、Ｈｓｙｎｃを用いて、水平解像度（ＨＡ）をカウントする。ＨＡカウンタ１３７には、Ｄ型フリップフロップ（ＤＦＦ）回路を有するアップカウンタを用いる事ができる。

属性情報保持部１３８には、水平解像度Ｒｘに応じたＨＡ期間のＣｌｏｃｋ数の閾値が保存されている。また、垂直解像度Ｒｙに応じたＶＡ期間のライン数の閾値が保存されている。また、付加期間α１〜４の長さについて設定値が保存されている。

データイネーブル信号変更部１３９は、属性情報保持部１３８に保存されている属性情報に基づいてＤＥ０をＤＥ１へと変更する。

映像信号変更部１４０は、属性情報保持部１３８に保存されている属性情報に基づいてＤＡＴＡ０をＤＡＴＡ１へと変更する。

属性情報付加部１３は、ＶＡカウンタ１３６のカウント数とこの閾値、およびＨＡカウンタ１３７のカウント数とこの閾値とを比較し、付加期間α１〜４とＶＡ期間およびＨＡ期間との境界を判別する。また、ＶＡカウンタ１３６およびＨＡカウンタ１３７のカウント数と、設定値に基づいて、付加期間α１〜４と非有効期間との境界を判別する。

また、属性情報付加部１３は、ＶＡカウンタ１３６およびＨＡカウンタ１３７のカウント数とＣｌｏｃｋに基づいて、Ｈｓｙｎｃ、Ｖｓｙｎｃ、ディスプレイ信号ＤＡＴＡ、ＤＥ１の送信タイミングを、属性情報付加部１３の処理時間に応じて遅延する。遅延回路には、例えばＤ型フリップフロップ（ＤＦＦ）を有するシフトレジスタを用いる事ができる。

ディスプレイ信号送信部１４とディスプレイ信号受信部１５は、データの送受信に使用するフォーマット（例えば、ＤＶＩやＨＤＭＩやアナログなど）に適合したトランスミッタＩＣとレシーバＩＣを使用することができる。

図４は、属性情報分離部１６とディスプレイコントローラ１７について説明する図である。属性情報分離部１６は、ＶＡカウンタ１５１、ＨＡカウンタ１５２、属性情報保持部１５３、データイネーブル信号変更部１５４、映像信号変更部１５５を有している。ディスプレイコントローラ１７は、クロック信号受信部１５６、データイネーブル信号受信部１５７、垂直同期信号受信部１５８、水平同期信号受信部１５９、映像信号受信部１６０、設定値保持部１６１を有している。

ＶＡカウンタ１５１は、Ｃｌｏｃｋ、ＤＥ１、Ｖｓｙｎｃ、Ｈｓｙｎｃを用いて、垂直解像度（ＶＡ）及び属性情報α３、もしくは属性情報α４、もしくはその両方をカウントする。ＶＡカウンタ１５１には、Ｄ型フリップフロップ（ＤＦＦ）回路を有するアップカウンタを用いる事ができる。

ＨＡカウンタ１５２は、Ｃｌｏｃｋ、ＤＥ０、Ｖｓｙｎｃ、Ｈｓｙｎｃを用いて、水平解像度（ＨＡ）及び属性情報α１、もしくは属性情報α２、もしくはその両方をカウントする。ＨＡカウンタ１５２には、Ｄ型フリップフロップ（ＤＦＦ）回路を有するアップカウンタを用いる事ができる。

属性情報保持部１５３には、垂直解像度Ｒｙに応じたＶＡ期間のライン数の閾値が保存されている。水平解像度Ｒｘに応じたＨＡ期間のクロック信号Ｃｌｏｃｋ数の閾値が保存されている。また、また、付加期間α１〜４の長さについて設定値が保存されている。

データイネーブル信号変更部１５４は、属性情報保持部１５３からＶＡ期間のライン数の閾値、Ｃｌｏｃｋ数の閾値を読み出す。ＶＡカウンタ１５１のカウント数とＶＡ期間のライン数の閾値とを比較する。また、ＨＡカウンタ１５２のカウント数とＣｌｏｃｋ数の閾値とを比較する。この比較により、付加期間α１〜４とＶＡ期間およびＨＡ期間との境界を判別し、ＤＥ１をＤＥ０へと元に戻す。

映像信号変更部１５５は、ＤＡＴＡ１を受信する。ＶＡカウンタ１５１のカウント数とＶＡ期間のライン数の閾値とを比較する。また、ＨＡカウンタ１５２のカウント数とクロック信号Ｃｌｏｃｋ数の閾値とを比較する。この比較により、付加期間α１〜４とＶＡ期間およびＨＡ期間との境界を判別し、ＤＡＴＡ１をＤＡＴＡ０へと元に戻す。ＶＡカウンタ１５１とＨＡカウンタ１５２のカウント数に応じて、属性情報α１〜４を判別する。また、属性情報α１〜４に基づいて、ＤＡＴＡ１の属性情報を受信する。受信した属性情報を、設定値保持部１６１に保存する。なお、ＤＡＴＡ１をＤＡＴＡ０へと元に戻す工程は省略可能である。

属性情報分離部１６は、ＶＡカウンタ１５１およびＨＡカウンタ１５２のカウント数とＣｌｏｃｋに基づいて、ＤＥ０、Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＡＴＡ０の送信タイミングを、属性情報分離部１６の処理時間に応じて遅延する。遅延回路には、例えばＤ型フリップフロップ（ＤＦＦ）を有するシフトレジスタを用いる事ができる。

クロック信号受信部１５６は、Ｃｌｏｃｋを受信する。データイネーブル信号受信部１５７は、ＤＥ０を受信する。垂直同期信号受信部１５８は、ディスプレイ１８の垂直解像度Ｒｙに応じた期間（ＶＡ）に基づくＶｓｙｎｃを受信する。水平同期信号受信部１５９は、ディスプレイ１８の水平解像度Ｒｘに応じた期間（ＨＡ）に基づくＨｃｙｎｃを受信する。映像信号受信部１６０は、ＤＡＴＡ０受信する。設定値保持部１６１は、送信されてきた属性情報を保存する。これらの信号を基に、ディスプレイ１８に表示する映像及びタイミングを生成する。

図５は、Ｃｌｏｃｋ、ＤＥ１、映像信号、属性情報の一例を示す。映像信号は、ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥ、各８Ｂｉｔ幅とする。各色の［７］がＭＳＢ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）であり、［０］がＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）である。また、図５中のＲＥＤ［７：１］、ＧＲＥＥＮ［７：０］、ＢＬＵＥ［７：０］はバスを表している。ＲＥＤ［７：１］は、ＲＥＤの７Ｂｉｔ目から１Ｂｉｔ目へ降順に並んでいる７Ｂｉｔ幅のバスであり、ＧＲＥＥＮ［７：０］とＢＬＵＥ［７：０］は、７Ｂｉｔ目から０Ｂｉｔ目へ降順に並んでいる８Ｂｉｔ幅のバスである。図５の例では、属性情報をＲＥＤ［０］に割り当てている。

図５（ａ）は、二次元映像用の映像信号を送信する時の例である。図５（ｂ）は、三次元映像用の映像信号を送信する時の例である。ＤＥ１がＨ期間となった時、映像信号のＲＥＤ［０］の有効部分の直前１クロック部分を０とした場合は二次元映像表示用、１とした場合は三次元映像表示用とすることができる。

この様にしてできた映像信号出力装置および表示装置は、階調や解像度の不足と処理負荷の増大を抑制する事ができる。すなわち、映像信号の有効部分に属性情報を重畳する必要が無く、階調や解像度の不足を抑制することができる。また、ＤＡＴＡ０から属性情報を付加・分離する際、回路規模の小さいカウンタを用いる事ができ、処理負荷の増大を抑制することができる。また、新たな制御信号線を必要としないため、汎用コネクタ仕様（例えばＤＶＩ規格）を変更する必要がない。また、属性情報を分離した後の映像信号は、属性情報を付加しない場合の映像信号と同一とすることができるので、汎用性が高い。

以下に、ＸＧＡ（Ｒｘ＝１０２４、Ｒｙ＝７６８）の映像信号に対し、本実施形態に係る映像信号出力装置を適用した例を示す（図３）。階調数は、ＲＥＤ、ＧＲＥＥＮ、ＢＬＵＥ各２５６階調（８ｂｉｔ）とする。コネクタのピンアサインは、ＤＤＷＧが規定するＤＶＩコネクタのピンアサインの例とする（図６）。

Ｃｌｏｃｋの周波数を６５．２ＭＨｚとし、ＨＰを１３４４ｐｉｘｅｌｓ、ＶＰを８０６ｐｉｘｅｌｓとする。ＨＳＰＷを１３６ｐｉｘｅｌｓ、ＨＢＰを１６０ｐｉｘｅｌｓ、ＨＦＰを２４ｐｉｘｅｌｓとする。ＶＳＰＷを６ｌｉｎｅｓ、ＶＢＰを２９ｌｉｎｅｓ、ＶＦＰを３ｌｉｎｅｓとする。ここで、単位ｐｉｘｅｌｓはクロックの数であり、ｌｉｎｅｓはＨＰの数である。例えばＨＰの１３４４ｐｉｘｅｌｓは１３４４×１５．３８ｎｓｅｃ、ＶＰの８０６ｌｉｎｅｓは８０６×２０．６７μｓｅｃである。

属性情報は、α１期間におけるＲＥＤのＬＳＢを使用して送信する。α１を１、α２〜４を０とし、映像信号出力装置から送信されるディスプレイ信号ＤＡＴＡのＨＡは１ｐｉｘｅｌ分プラスされ、１０２４ｐｉｘｅｌｓから１０２５ｐｉｘｅｌｓに変更される。また、ＨＢＰは１ｐｉｘｅｌ分プラスされ、１６０ｐｉｘｅｌｓから１５９ｐｉｘｅｌｓに変更される。

図７は属性情報保持部１３８の一例について示す。ＨＡ保持部３０１にはＨＡ期間のＣｌｏｃｋ数の閾値、本例の場合１０２４が保存されている。ＶＡ保持部３０２にはＶＡ期間のＣｌｏｃｋ数の閾値、本例の場合７６８が保存されている。α１保持部３０３には付加期間α１の長さについての設定値、本例の場合１が保存されている。同様にα２保持部３０４、α３保持部３０５、α４保持部３０６には付加期間α２〜４の長さについての設定値、本例の場合０が保存されている。属性情報を、映像信号のどこのＢｉｔに割り当てるかの情報を３０７に保持している。なお、設定値保持部１６１についても、属性情報保持部１３８と同様に設定値を保持されている。

データイネーブル信号変更部１３９は、属性情報保持部１３８の設定値を参照する。本例の場合参照した設定値に基づいて、データイネーブル信号変更部１３９は時間的に前方向へ１クロック分だけ長く、ＤＥ０をＤＥ１へと変更する。データイネーブル信号変更部１５４は、設定値保持部１６１の設定値を参照する。本例の場合参照した設定値に基づいて、データイネーブル信号変更部１５４は時間的に前方向から１クロック分だけ短く、ＤＥ１をＤＥ０へと変更する。

なお、属性情報保持部１３８はα１〜４保持部３０３〜３０６に付加期間α１〜４の長さについての設定値が保存されている場合について説明したが、ＶＡカウンタ１５１とＨＡカウンタ１５２のカウント数とＤＥ１とに基づいて、ディスプレイ信号ＤＡＴＡから映像信号と属性情報とを分離することができる。この場合、α２とα４の長さについての設定値の保持を省略する事もできる。

１０１・・・ディスプレイ信号出力装置、１０２・・・ディスプレイ信号表示装置、１１・・・記憶装置部、１２・・・ディスプレイ信号生成部、１３・・・属性情報付加部、１４・・・ディスプレイ信号送信部、１５・・・ディスプレイ信号受信部、１６・・・属性情報分離部、１７・・・ディスプレイコントローラ、１８・・・ディスプレイ、１３１・・・クロック信号生成部、１３２・・・データイネーブル信号生成部、１３３・・・垂直同期信号生成部、１３４・・・水平同期信号生成部、１３５・・・映像信号出力部、１３６・・・ＶＡカウンタ、１３７・・・ＨＡカウンタ、１３８・・・属性情報保持部、１３９・・・データイネーブル信号変更部、１４０・・・映像信号変更部、１５１・・・ＶＡカウンタ、１５２・・・ＨＡカウンタ、１５３・・・属性情報保持部、１５４・・・データイネーブル信号変更部、１５５・・・映像信号変更部、１５６・・・クロック信号受信部、１５７・・・データイネーブル信号受信部、１５８・・・垂直同期信号受信部、１５９・・・水平同期信号受信部、１６０・・・映像信号受信部、１６１・・・設定値保持部、２０１・・・映像信号、２０２・・・有効な映像信号、２０３・・・有効な属性情報、３０１・・・ＨＡ保持部、３０２・・・ＶＡ保持部、３０３・・・α１保持部、３０４・・・α２保持部、３０５・・・α３保持部、３０６・・・α４保持部、３０７・・・映像信号の割り当て位置保持部

Claims (5)

1. ディスプレイ信号の解像度とリフレッシュレートに応じてクロック信号を生成するクロック信号生成部と、
   前記ディスプレイ信号の垂直解像度に応じた垂直同期信号を生成する垂直同期信号生成部と、
   前記ディスプレイ信号の水平解像度に応じた水平同期信号を生成する水平同期信号生成部と、
   映像信号を生成する映像信号出力部と、
   前記ディスプレイ信号の解像度に応じて第一のデータイネーブル信号レベルを出力する第一期間と、第二のデータイネーブル信号レベルを出力する第二期間とを有するデータイネーブル信号を生成するデータイネーブル信号生成部と、
   前記データイネーブル信号を第二期間の信号レベルを第二のデータイネーブル信号レベルから第一のデータイネーブル信号レベルへ変更するデータイネーブル信号変更部と、
   前記映像信号を、前記第一期間に映像信号、前記第二期間に属性情報を有する様に変更する映像信号変更部と、
   を有することを特徴とするディスプレイ信号出力装置。
2. 前記第一期間もしくは前記第二期間の少なくとも一方の期間、クロック信号をカウントするカウンタをさらに有する事を特徴とする請求項１に記載の映像信号出力装置。
3. 前記カウンタは、
   前記ディスプレイ信号の垂直解像度に応じた周期でクロック信号をカウントする垂直方向カウンタと、
   前記ディスプレイ信号の水平解像度に応じた周期でクロック信号をカウントする水平方向カウンタと、
   を有する事を特徴とする請求項２に記載の映像信号出力装置。
4. 前記映像信号を遅延させるシフトレジスタをさらに有する事を特徴とする請求項３に記載のディスプレイ信号出力装置。
5. ディスプレイ信号の解像度とリフレッシュレートに応じたクロック信号を受信するクロック信号受信部と、
   前記ディスプレイ信号の垂直解像度に応じた垂直同期信号を受信する垂直同期信号受信部と、
   前記ディスプレイ信号の水平解像度に応じた水平同期信号を受信する水平同期信号受信部と、
   前記ディスプレイ信号の解像度に応じて第一のデータイネーブル信号レベルを出力する第一期間と、第二のデータイネーブル信号レベルを出力する第二期間とを有するデータイネーブル信号の第二期間の信号レベルを、前記第二のデータイネーブル信号レベルから前記第一のデータイネーブル信号レベルへ変更するデータイネーブル信号変更部と、
   前記垂直同期信号、前記水平同期信号、前記データイネーブル信号の少なくとも一つと、前記クロック信号に基づいて、前記ディスプレイ信号に含まれる前記第一期間の映像信号と前記第二期間の属性情報とを判別し、前記ディスプレイ信号から前記属性情報を分離する様に変更する映像信号変更部と、
   を有することを特徴とする表示装置。

Images