JP2010539810A - 受動ミキサのためのオフセット訂正 - Google Patents

Abstract

ダウンコンバージョンミキサは、デバイスオフセットの較正及び訂正を可能にする、構成可能なゲートあるいはバルクバイアス電圧を含む。較正は、そのミキサにおけるＩＭ２歪みを最小化するために、その構成可能なバイアス電圧上で実行されることができる。本技術は、電圧ヘッドルーム(voltage headroom)に関し最小限の影響を有し、信号経路が較正経路と位相一致させられる必要要件を課しておらず、特に受動ミキサによく適している。

Description

関連出願

本願は、２００７年９月１４日に出願され「受動ミキサのためのオフセット訂正(OFFSET CORRECTION FOR PASSIVE MIXERS)」と題された米国仮出願第６０／９７２，７１９号の利益を主張しており、本願の全体の開示は、本出願の開示の一部であると考えられる。

分野

本開示は、通信受信機(communications receivers)に関し、より具体的には、通信受信機におけるミキサのためのオフセット訂正技術(offset correction techniques for mixers)に関する。

背景

デジタル通信システムでは、受信機は送信機から無線周波数(radio-frequency)(ＲＦ)変調された信号を受信する。受信機は、ＲＦから受信された信号をベースバンドにダウンコンバートし(downconverts)、サンプルを生成するためにベースバンド信号をデジタル化し(digitizes)、そして、送信機によって送られたデータを回復するためにサンプルをデジタルに処理する(digitally processes)。受信機は、ＲＦから受信された信号をベースバンドにダウンコンバートするために、１つまたは複数のダウンコンバージョンミキサ(downconversion mixers)を使用することができる。

理想的なミキサは、歪み(distortion)なしで、ある周波数から別の周波数へと、入力信号を単に変換する(translates)。しかしながら、集積回路では、ミキサの性能(mixer’s performance)は、例えばレイアウトあるいはプロセスの変動(variations)によって引き起こされたトランジスタ間の不整合(mismatch)により、理想的なケースから逸脱する(deviate)可能性がある。そのような不整合は、ミキサの出力に歪みを導入する可能性があり、不要な相互変調積(unwanted inter-modulation products)となる。例えば、直接変換受信機(direct conversion receiver)のためのミキサでは、特に、２次相互変調(second-order inter-modulation)(ＩＭ２)積は、ベースバンドにおいて、信号対雑音比(signal-to-noise ratio)（ＳＮＲ）を特に下げる(degrade)可能性がある。対称的なレイアウトおよび異なる信号処理はデバイス不整合の影響を縮減させることに役立つことができるが、まだ、処理制限による残余不整合(residual mismatch)がある可能性がある。

ここにおいて開示されているのは、そのような不整合(mismatch)を較正し(calibrate)訂正するために、ミキサにおいて構成可能なパラメータを提供する技術であり、その結果、ミキサ歪みを最小化する。

本開示の態様は、ベースバンド信号を生成するためにローカルオシレータ（ＬＯ）信号で入力無線周波数（ＲＦ）信号をミックスすることが動作可能なミキサを備えている受信機装置(receiver apparatus)を提供しており、なお、ミキサは、入力ＲＦ信号を受信するために第１及び第２のＲＦトランジスタを備え、ミキサはさらに、ＬＯ信号を受信するために第１及び第２のＬＯトランジスタを備え、トランジスタのうちの少なくとも１つは、構成可能な制御信号に応じて変化するゲートバイアス電圧(a gate bias voltage that is variable in response to a configurable control signal)を有している。

本開示の別の態様は、ベースバンド信号を生成するためにローカルオシレータ（ＬＯ）信号で入力無線周波数（ＲＦ）信号をミックスすることが動作可能なミキサを備える受信機装置を提供しており、なお、ミキサは、入力ＲＦ信号を受信するために第１及び第２のＲＦトランジスタを備え、ミキサはさらに、ＬＯ信号を受信するために第１及び第２のＬＯトランジスタを備え、トランジスタのうちの少なくとも１つは、構成可能な制御信号に応じて変化するバルクバイアス電圧(a bulk bias voltage that is variable in response to a configurable control signal)を有している。

さらに、本開示の別の態様は、受信された信号をダウンコンバートするための方法を提供しており、その方法は、構成可能な制御信号をミキサに提供することと、なお、その制御信号は、該ミキサにおいて少なくとも１つのトランジスタのゲートバイアス電圧を規定する；ローカルオシレータ信号で該受信された信号をミックスすることによって、該受信された信号をダウンコンバートすることと；を備えている。

さらに、本開示の別の態様は、受信された信号をダウンコンバートするための方法を提供しており、その方法は、構成可能な制御信号をミキサに提供することと、なお、その制御信号は、該ミキサにおいて少なくとも１つのトランジスタのバルクバイアス電圧を規定する；ローカルオシレータ信号で該受信された信号をミックスすることによって、該受信された信号をダウンコンバートすることと；を備えている。

さらに、本開示の別の態様は、ミキサを較正するための方法(method for calibrating a mixer)を提供しており、その方法は、ミキサに信号入力を提供することと、ミキサの少なくとも１つのゲートバイアス電圧を初期化し、そして、少なくとも１つの初期化されたゲートバイアス電圧に関連づけられたミキサの出力特性(output characteristic)を測定することと、ミキサの少なくとも１つのゲートバイアス電圧を調節し、そして、少なくとも１つの調節されたゲートバイアス電圧に関連づけられたミキサの出力特性を測定することと、ミキサの測定された出力特性に基づいて、ミキサの少なくとも１つのゲートバイアス電圧についての好ましい設定を決定することと、ミキサのオペレーションの間の使用のために、該好ましい設定を保存することと、を備えている。

さらに、本開示の別の態様は、受信機における第１及び第２のミキサを較正するための方法を提供し、その方法は、受信機に信号入力を提供することと、第１のミキサの少なくとも１つのゲートバイアス電圧を初期化し、そして、少なくとも１つの初期化されたゲートバイアス電圧に関連づけられた第１のミキサの出力特性を測定することと、第１のミキサの少なくとも１つのゲートバイアス電圧を調節し、そして、少なくとも１つの調節されたゲートバイアス電圧に関連づけられた第１のミキサの出力特性を測定することと、第１のミキサの測定された出力特性に基づいて、第１のミキサの少なくとも１つのゲートバイアス電圧についての好ましい設定を決定することと、第１のミキサの少なくとも１つのゲートバイアス電圧を好ましい設定に設定しながら、第２のミキサを調節し、測定し、そして決定するステップを繰り返すことと、を備えている。

さらに、本開示の別の態様は、ミキサを較正するための方法を提供しており、その方法は、ミキサに信号入力を提供することと、ミキサの少なくとも１つのバルクバイアス電圧を初期化し、そして、少なくとも１つの初期化されたバルクバイアス電圧に関連づけられたミキサの出力特性を測定することと、ミキサの少なくとも１つのバルクバイアス電圧を調節し、そして、少なくとも１つの調節されたバルクバイアス電圧に関連づけられたミキサの出力特性を測定することと、ミキサの測定された出力特性に基づいて、ミキサの少なくとも１つのバルクバイアス電圧についての好ましい設定を決定することと、ミキサのオペレーションの間の使用のために、該好ましい設定を保存することと、を備えている。

さらに、本開示の別の態様は、受信機における第１及び第２のミキサを較正するための方法を提供し、その方法は、受信機に信号入力を提供することと、第１のミキサの少なくとも１つのバルクバイアス電圧を初期化し、そして、少なくとも１つの初期化されたバルクバイアス電圧に関連づけられた第１のミキサの出力特性を測定することと、第１のミキサの少なくとも１つのバルクバイアス電圧を調節し、そして、少なくとも１つの調節されたバルクバイアス電圧に関連づけられた第１のミキサの出力特性を測定することと、第１のミキサの測定された出力特性に基づいて、第１のミキサの少なくとも１つのバルクバイアス電圧についての好ましい設定を決定することと、第１のミキサの少なくとも１つのバルクバイアス電圧を好ましい設定に設定しながら、第２のミキサを調節し、測定し、そして決定するステップを繰り返すことと、を備えている。

図１は、受動ミキサのための従来の回路トポロジ(conventional circuit topology)を示す。 図２は、トランジスタのＤＣゲートバイアス電圧がミキサのトランジスタＭ１−Ｍ４における不整合を訂正するように構成可能に作られている実施形態を図示する。 図３は、トランジスタのゲートバイアス電圧よりもむしろバルクバイアス電圧がミキサのトランジスタＭ１−Ｍ４における不整合を訂正するように構成可能に作られている、さらなる実施形態を図示する。 図４は、ここにおいて説明されているような構成可能バイアス電圧でミキサを使用している受信機のための較正メカニズム(calibration mechanism)を図示する。 図５は、２次相互変調（ＩＭ２）積を最小化するために、本開示の構成可能なミキサを較正するための方法の一実施形態を図示する。 図５Ａは、図５と比較して潜在的に省略された数のステップ(a potentially abbreviated number of steps)を利用している本開示の構成可能なミキサを較正するための方法の代替の実施形態を図示する。 図５Ｂは、上記で説明されたパラメータを図示するために、仮定Ｐ_{｜ｆ１−ｆ２｜}対ＶＣ１の関係を図示する。 図６は、最適制御信号ＶＣ１_ｂｅｓｔ（ｎ）とＶＣ２_ｂｅｓｔ（ｎ）を決定するために、任意の数の回数ｎを連続的に繰り返す方法の一実施形態を図示する。 図７は、２つのミキサ、例えば同相（Ｉ）経路のためのミキサと直角位相（Ｑ）経路のためのミキサと、を有する無線のための較正メカニズムの一実施形態を図示する。 図８は、図７で示されるＩ／Ｑミキサを較正するための方法の一実施形態を図示する。

詳細な説明

本開示に従って、ミキサデバイス(mixer devices)においてオフセットを較正し、訂正するための技術が開示されている。

図１は、受動ミキサ(passive mixer)のための従来の回路トポロジを示している。図１は、ＤＣバイアシング及び結合(DC biasing and coupling)の詳細を示していないということに注意してください。図１では、第１の差動電圧Ｖ１（Ｖ１＝Ｖ１_Ｐ−Ｖ１_Ｎ）は、差動電流出力ＩＯＵＴ（ＩＯＵＴ＝ＩＯＵＴ_Ｐ−ＩＯＵＴ_Ｎ、なお、ＩＯＵＴ_Ｐは端末ＯＵＴ_Ｐの外に流れる電流として定義され、ＩＯＵＴ_Ｎは、端末ＯＵＴ_Ｎへと流れる電流である。）を作るために、第２の差動電圧Ｖ２（Ｖ２＝Ｖ２_Ｐ−Ｖ２_Ｎ）とミックスされる。トランジスタが整合されているということを仮定すると、出力電流は、以下のように近似されることができる。

なお、ｒ_ｄｓは、ドレイン（Ｄ）とソース（Ｓ）との間の抵抗であり（図１でトランジスタＭ１と代表的にラベル付けされている）、μＣ_ＯＸは、トランジスタデバイスのパラメータを表しており、ＷとＬは、各トランジスタの幅と長さを表しており、Ｖ_Ｔは、スレッシュホールド電圧(threshold voltage)を表しており、Ｋは定数項(constant term)を表す。トーマス Ｈ．リー氏の「ＣＭＯＳ無線周波数集積回路の設計(The Design of CMOS Radio-Frequency Integrated Circuits)」（１９９８）３４１頁参照。

実際の集積回路において、デバイスの不整合は、ミキサの出力に非線形歪みを導出する可能性があり、理想的なシナリオの式（１）から、ミキサの入力−出力の特性のずれ(deviation)を引き起こす。不整合の影響に取り組むために、トランジスタＭ１−Ｍ４の１つまたは複数のバイアス電圧は、本開示にしたがって調節されることができる。

図２は、トランジスタのＤＣゲートバイアス電圧は、ミキサのトランジスタＭ１−Ｍ４における不整合を訂正するように構成可能に作られる、一実施形態を図示する。電圧ＶＧ_Ｍ１、ＶＧ_Ｍ２、ＶＧ_Ｍ３、及びＶＧ_Ｍ４は、それぞれ、トランジスタＭ１−Ｍ４のそれぞれのゲートバイアス電圧を表わす。バイアス電圧は、名目上同じ抵抗を有する可能性のある抵抗器Ｒ１−Ｒ４によってトランジスタゲートに結合されることができる。ゲートバイアス電圧において意図的なオフセット(intentional offsets)を導入することによって、抵抗器Ｒ１−Ｒ４と同様にトランジスタＭ１−Ｍ４間の不整合は訂正されることができる。図２では、キャパシタＣ１_Ｐ１、Ｃ１_Ｎ１、Ｃ１_Ｐ２、Ｃ１_Ｎ２、Ｃ２_Ｐ、及びＣ２_Ｎは、ミキサに、信号Ｖ１及びＶ２のＡＣコンポーネントのみを結合する役割を果たす。

図２は、すべてのトランジスタについて、バルクバイアス電圧ＶＢが一定となることを示すということに注意してください。しかしながら、バルクバイアス電圧もまた、ここにおいて後述される代替の実施形態において構成可能に作られることができる。

一実施形態では、バイアス電圧ＶＧ_Ｍ１、ＶＧ_Ｍ２、ＶＧ_Ｍ３、及びＶＧ_Ｍ４は、以下のように、外部供給された制御信号ＶＣ１−ＶＣ４によって直接に設定されることができる。

したがって、ＶＣ１−ＶＣ４は、４つのゲートバイアス電圧を構成することにおいて自由度４(four degrees of freedom)を可能にする。

代替の実施形態では、較正を単純化するために、自由度は、バイアス電圧のうちのいくつかを構成不可能にすることによって低減されることができる。一実施形態では、ＶＧ_Ｍ１及びＶＧ_Ｍ３は、構成不可能に作られることができるが、例えばオンチップ電圧基準に結び付けられる、ＶＧ_Ｍ２及びＶＧ_Ｍ４は、制御信号ＶＣ１及びＶＣ２によって独立に構成可能に作られることができる。このことは構成において自由度を２に低下させるが、それはまた、より少ない数のパラメータにより、より単純な較正を可能にする。

別の実施形態において、ゲートバイアス電圧は以下のように規定されることができる。

なお、ＶＧ_Ｍ１及びＶＧ_Ｍ３は構成不可能であり、ＶＣ１及びＶＣ２は、各作動ペアにおけるトランジスタ間の構成可能なバイアスオフセット電圧として特性づけられることができる。

まだ別の実施形態では、４つのゲートバイアス電圧のうち２つは、以下のように規定されることができる。

なお、ＶＧ_{Ｍ１＿ｎｏｍ}とＶＧ_{Ｍ３＿ｎｏｍ}は、それぞれ、ＶＧ_Ｍ１及びＶＧ_Ｍ３についての名目値を表す。残りのゲートバイアス電圧ＶＧ_Ｍ２およびＶＧ_Ｍ４は、構成不可能に作られ、名目電圧に設定されることができる。

さらに、別の実施形態では、較正をさらに単純化するために、４つのゲートバイアス電圧のうちの1つのみが構成可能になる必要がある。

一般に、バイアス電圧は、式（２）にあるように直接的に、あるいは、式（３）及び（４）に示されるような関係のようないずれの線形あるいは非線形の関係によって間接的に、単数または複数の制御信号(the control signal or signals)によって、規定されることができる。

図３は、トランジスタのゲートよりもむしろバルクの、バイアス電圧は、ミキサのＭ１−Ｍ４における不整合を訂正するように構成可能に作られる、さらなる実施形態を図示する。電圧ＶＢ_Ｍ１、ＶＢ_Ｍ２、ＶＢ_Ｍ３、及びＶＢ_Ｍ４は、それぞれ、トランジスタＭ１−Ｍ４のそれぞれのバルクバイアス電圧を表わす。バルクバイアス電圧において意図的なオフセットを導入することによって、トランジスタＭ１−Ｍ４の間の不整合は訂正されることができる。図３は、ゲートバイアス電圧ＶＧがすべてのトランジスタにとって構成不可能であることを示すということに注意してください。しかしながら、ゲートバイアス電圧もまた、ここにおいてあらかじめ説明された実施形態にしたがって構成可能に作られることができる。

ゲートバイアス電圧についての説明と同様に、制御信号ＶＣ１−ＶＣ４は、自由度４におけるバルクバイアス電圧を制御するために使用されることができる。バルクバイアス電圧はまた、ゲートバイアス電圧についてあらかじめ説明されているように較正を簡潔にするために自由度４より小さいように構成可能であってもよい。制御信号は、いずれのあらかじめ決定された変換(transformation)によって直接にあるいは非直接にバルクバイアス電圧に関連づけられることができる。

図４は、ここにおいて説明されるような構成可能なバイアス電圧でミキサを使用している受信機のための較正メカニズムを図示する。通常のオペレーションの間に、アンテナ４００は、アンテナコネクタ４０１を介して、デュプレクサ４０２に接続される。デュプレクサ４０２は、送信経路（ＴＸ）４５０と受信経路（ＲＸ）４５１との間でアンテナ４００が共有されることを可能にする。較正フェーズ(calibration phase)の間に、アンテナコネクタ４０１は、信号Ｖｓを供給されることができる。一実施形態では、アンテナ４００は、Ｖｓがアンテナコネクタ４０１に供給されるときアンテナコネクタ４０１から非接続になる。別の実施形態においては（示されていない）、例えば電磁放射(electromagnetic radiation)の形態で、アンテナコネクタ４０１に接続されながら、Ｖｓは、アンテナ４００に直接供給されることができる。信号Ｖｓは、低雑音増幅器(low-noise amplifier)(ＬＮＡ)４０４に対する入力である。さらに別の実施形態で(示されていない)、Ｖｓは、ＴＸ４５０から供給されることができる。

ＬＮＡの出力はミキサ４０６に対する入力であり、以前に説明された構成可能なゲートあるいはバルクのバイアス電圧をサポートすることができる。ミキサ４０６は、ミックスされた信号を生成するためにローカルオシレータＬＯ（示されていない）で、ＬＮＡ出力をミックスする。一実施形態では、ＬＯ出力は、図２あるいは図３における差動信号に対応し、ＬＮＡ出力は、差動信号Ｖ２に対応する。別の実施形態においては、ＬＯ出力及びＬＮＡ出力は、逆であってもよい。ミキサ４０６の出力は、ベースバンドプロセッサ４０８に提供される。ベースバンドプロセッサ４０８からの出力は、デジタル信号プロセサ（ＤＳＰ）４１０に提供される。

ベースバンドプロセッサ４０８の出力に基づいて、ＤＳＰ４１０は、デジタル信号４１４を出力する。一実施形態では、デジタル信号４１４は、制御信号ＶＣ１−ＶＣ４のデジタル表示(digital representations)、あるいはここにおいて前述されたいずれのサブセットの制御信号(any subset of the control signals)を備えることができる。デジタル信号４１４は、ここにおいて後述されるように、ＩＭ２積を最小化するために較正方法にしたがって導出されることができ、あるいは、信号４１４は、いずれの他の目的、例えば他の非ＩＭ２歪みを最小化する、のためにいずれの他の方法にしたがって導出されることができる。デジタル信号４１４は、デジタル−アナログコンバータ(ＤＡＣ)４１２によってアナログ電圧４１６に変換されることができる。アナログ電圧４１６は、ここにおいてあらかじめ説明されているように、ミキサ４０６のバイアス電圧を構成するために使用されることができる。

制御信号ＶＣ１及びＶＣ２が調節される範囲は、制御信号と、構成されるべき特定のバイアス電圧あるいは複数の電圧と、の間のマッピングにしたがって決定されることができる。一実施形態では、ＶＣ１及びＶＣ２は、例えば式（３）にしたがって、差動ペアにおけるトランジスタのゲートバイアス電圧間のオフセットを調節する。ＶＣ１は、−Ｖ_{ｍａｘ＿ｏｆｆｓｅｔ}の最小から＋Ｖ_{ｍａｘ＿ｏｆｆｓｅｔ}の最大まで及ぶように構成されることができ、なお、Ｖ_{ｍａｘ＿ｏｆｆｓｅｔ}は、ＶＣ１のフルスケール範囲に関連づけられたパラメータである。ＶＣ２は、ＶＣ１のそれと同一あるいは異なる範囲を有する。

ネガティブ電圧オフセットからポジティブ電圧オフセットまでの範囲を規定するために、ＤＡＣ４１２は、制御信号のサインされたデジタル表示(signed digital representations of the control signals)をサポートすることができる。一実施形態において、ＶＣ１は、ＤＡＣ４１２における８ビットレジスタ(an eight-bit register)へとＤＳＰ４１０によってプログラムされた８ビット値によって表されることができる。一実施形態において、レジスタのビット＜７：６＞は、ＶＣ１のフルスケール範囲を決定するために使用されるＶ_{ｍａｘ＿ｏｆｆｓｅｔ}を表示しているコードであることができ、ビット＜５：０＞は、制御信号ＶＣ１のサインされた大きさ(signed magnitude of the control signal VC1)を特定することができ、ビット＜５＞はサインビット(sign bit)である。一実施形態において、Ｖ_{ｍａｘ＿ｏｆｆｓｅｔ}へのビット＜７：６＞のマッピングは、以下の通りであることができる：

他のデジタル制御信号は、例えばＶＣ２−ＶＣ４（利用可能である場合）、利用可能である場合に同様に表されることができる。

図４で示されるメカニズムは、ここにおいて開示される構成可能なミキサについての較正メカニズムの一実施形態のみを説明することが意図されている、ということに注意してください。代替の実施形態は、図４で示されたものよりも、より少ないあるいはより多くの機能ブロックを利用することができる。一実施形態では、デジタル信号４１４は、ベースバンドプロセッサ４０８によって直接生成され提供されることができる。代替の実施形態では、それらは、示されていないモジュールによって、例えばマイクロプロセッサによって、生成され供給されることができる。

図４で図示されるＤＡＣ４１２が、いずれの数のデジタル制御入力４１４をサポートし、各デジタル制御入力に関連づけられた１つまたは複数のアナログ電圧４１６を出力することができるということに注意してください。

図５は、２次相互変調（ＩＭ２）積を最小化するために、本開示の構成可能なミキサを較正するための方法の実施形態を図示する。図５のステップは、図４で示されている較正メカニズムを参照して説明されている。しかしながら、図５の方法は、図４に示されているものとは他に、較正メカニズムに均一に適用可能(equally applicable)である。例えば、図５の方法は、根元的な較正メカニズム(underlying calibration mechanism)において、アンテナ４００、あるいは、ミキサ４０６の他のエレメントを必ずしも必要としない。例えば、図５の方法は、ＤＳＰの代わりに、マイクロプロセッサあるいは他のコンピューティングデバイスを利用することができる。

図５の方法では、ミキサは、制御信号ＶＣ１およびＶＣ２を介して、自由度２において構成可能である。しかしながら、その方法は、ここにおいてあらかじめ開示された原理にしたがって、より低いあるいは高い自由度でミキサを較正することが容易に拡張されることができる。ＶＣ１及びＶＣ２は、図２においてラベル付けされているようなゲートバイアス電圧ＶＧ_Ｍ１及びＶＧ_Ｍ３、あるいは、図３においてラベル付けされているようなバルクバイアス電圧ＶＢ_Ｍ１及びＶＢ_Ｍ３、を設定するために使用されることができる。

図５を参照すると、ステップ５００で、図４の較正メカニズムは、例えばセルラ帯域に対応している８６９−８９４ＭＨｚ、あるいは、パーソナルコミュニケーションサービス(personal communications service)（ＰＣＳ）帯域に対応している１９３０−１９９０ＭＨｚ、のような対象の周波数帯域の中心(center of the frequency band of interest)の近くのチャネル上で受信するように指示されることが出来る。このことは、望ましいチャネルの周波数にＬＯの周波数（図４に示されていない）を設定することにより行われることができる。制御信号ＶＣ１およびＶＣ２は両方とも、それぞれの範囲内の最小値に当初設定される。ステップ５０２では、２つの周波数トーン、ｆ１とｆ２、を備えた信号は、入力電圧ＶｓとしてＬＮＡの入力に供給される。一実施形態では、トーンｆ１とｆ２は、対象のチャネル外に位置する。Ｗ−ＣＤＭＡ基準のための直接変換受信機の一実施形態では、ｆ１及びｆ２は２００ｋＨｚごとに異なるので、それらのＩＭＳ積は、１．９２ＭＨｚ帯域幅を有するベースバンドチャネル内にある。

ミキサにおける２次の歪みがあることで、ミキサの出力は、差異の周波数｜ｆ１−ｆ２｜において、トーンを含むであろう。ステップ５０４では、ベースバンド４０８は、差異周波数｜ｆ１−ｆ２｜において存在するトーンの電力Ｐ_{｜ｆ１−ｆ２｜}を測定し、そして、ＤＳＰに対し、Ｐ_{｜ｆ１−ｆ２｜}の値を供給する。ステップ５０６で、ＤＳＰは、Ｐ_{｜ｆ１−ｆ２｜}の値を、関連づけられた値ＶＣ１と一緒に記録する。ステップ５０８で、ＤＳＰは、ＶＣ１の値がその範囲内で最大値に増加されたかどうかを決定する。もしそうでない場合には、ＤＳＰは、ステップ５１０でステップサイズごとに(by a step size)ＶＣ１をインクリメントし、ステップ５０４に戻る。ＶＣ１が、ＶＣ１の最大許可値(maximum allowed value)に達する場合、ＤＳＰは、ステップ５１２に進む。ステップ５１２で、ＤＳＰは、ＶＣ１のすべての掃引された値のために、Ｐ_{｜ｆ１−ｆ２｜}の記録された値を分析し、最低測定されたＰ_{｜ｆ１−ｆ２｜}(lowest measured P_|f1-f2|)に関連づけられたＶＣ１の値を決定する。このＶＣ１の値は、ＶＣ１_ｂｅｓｔと呼ばれることができる。ステップ５１２ではまた、値ＶＣ１は、図５の残りのステップについてＶＣ１_ｂｅｓｔに設定されることができる。

図５Ｂは、上記で記載されたパラメータを説明するために、仮定Ｐ_{｜ｆ１−ｆ２｜} 対 ＶＣ１の関係を図示している。図５Ｂは説明の目的のためだけに提供されており、いずれの具体的なトランスファ特性(particular transfer characteristics)を有しているパラメータあるいはデバイスに開示された技術を制限することを意味していない。

図５は、ある他の単数または複数のパラメータの、単数または複数の望ましい特性をチェックすることと、最小Ｐ_{｜ｆ１−ｆ２｜}をチェックすることと、を単に置き換えることによって、ＩＭ２のほかに、あるいは、ＩＭ２に加えて、パラメータについて最適化するように設計されることができる。

図５に戻ると、ＶＣ１はＶＣ１_ｂｅｓｔに一定に保持されながら、ＶＣ２はあらかじめ決定された範囲にわたって次に掃引される(swept)。特に、ステップ５１４は、その許可可能範囲内で最小値に設定されたＶＣ２で最初に開始する。ステップ５１４で、ベースバンドは、差異周波数において存在する電力を再び測定し、測定された電力値Ｐ_{｜ｆ１−ｆ２｜}をＤＳＰに対し供給する。ステップ５１６で、ＤＳＰは、測定されたＰ_{｜ｆ１−ｆ２｜}を関連づけられた値ＶＣ２と一緒に記録する。ステップ５１８で、ＤＳＰは、値ＶＣ２がその範囲内で最大に増加されたかどうかを決定する。そうでなければ、ＤＳＰは、ステップ５２０でＶＣ２をインクリメントし、ステップ５１４に戻る。ＶＣ２がＶＣ２の最大許可値に到達する場合には、ＤＳＰは、ステップ５２２に進む。ステップ５２２で、ＤＳＰは、ＶＣ２のすべての掃引された値のために、Ｐ_{｜ｆ１−ｆ２｜}の記録された値を分析し、最低測定されたＰ_{｜ｆ１−ｆ２｜}に関連づけられたＶＣ２の値を決定する。このＶＣ２の値は、ＶＣ２_ｂｅｓｔと呼ばれることができる。いったんＶＣ２_ｂｅｓｔが決定されると、無線は較正モードを抜け、通常の動作(normal operation)を始める（あるいは再開する）ことができる。一実施形態では、通常のオペレーションの間に、制御信号ＶＣ１_ｂｅｓｔ及びＶＣ２_ｂｅｓｔは、ここにおいてあらかじめ説明されているようにミキサのバイアス電圧を構成するためにＤＡＣに対し連続的に供給されることができる。

一実施形態において、ＶＣ１及びＶＣ２はそれぞれ、較正の間にＤＡＣの最小解像度(minimum resolution of the DAC)に等しいステップサイズごとに、インクリメントされることができる。例えば、ＤＡＣレジスタのビット＜５：０＞は、ＶＣ１のサインされた大きさ(the signed magnitude of VC1)を特定する実施形態では、ステップサイズは、最小有効ビットのビット<5:0>に関連づけられた電圧差異であることができる。

代替の実施形態において、較正をスピードアップするために、ステップサイズは、ＤＡＣの最小解像度よりも大きくてもよい。この実施形態では、ミキサのための最低ＩＭＳ積に対応しているＶＣ１_ｂｅｓｔの設定は、より大きなステップサイズによりベスト設定が「スキップされた(skipped)」ため、記録された値ＶＣ１ 対 Ｐ_{｜ｆ１−ｆ２｜}において存在していない可能性がある。このケースでは、ＶＣ１_ｂｅｓｔは、Ｐ_{｜ｆ１−ｆ２｜}の最低及び第２に最低の値(the lowest and second-lowest values ofP_|f1-f2|)に対応するＶＣ１の２つの値を平均することによって決定されることができる。代替的に、あらかじめ決定されたオフセットは、ミキサに供給された実際の制御入力を導出するために、決定されたＶＣ１_ｂｅｓｔに加えられることができる。

図５Ａは、図５と比較して潜在的に省略されたステップの数を利用して、本開示の構成可能なミキサを較正するための方法の代替的な実施形態を図示する。図５Ａにおけるステップは、図５で同様にラベル付けされたステップに対応しており、ステップ５０８Ａ及び５１８Ａにおいて記された差異(noted differences)を備えている。図５Ａの実施形態において、値ＶＣ１がステップ５０８において最大に増加されるかどうかをチェックすることよりもむしろ、ステップ５０８Ａにおける方法は、Ｐ_{｜ｆ１−ｆ２｜}の現在測定された値(currently measured value of P_|f1-f2|)がＰ_{｜ｆ１−ｆ２｜}の前に測定された値(previously measured value of P_|f1-f2|)よりも多いかどうかをチェックする。もしそうである場合には、その方法は、残りの値ＶＣ１を通じて掃引せずにＶＣ２の較正に進む。検出された増加の前に測定されたＰ_{｜ｆ１−ｆ２｜}に対応している値ＶＣ１は、ＶＣ１_ｂｅｓｔとして採択されることができる。同様のチェックは、ステップ５１８ＡでＶＣ２について実行されることができる。この実施形態は、測定されたＰ_{｜ｆ１−ｆ２｜}についてローカル最小(local minimum)を、グローバル最小(global minimum)として、効果的に扱う。このことは、較正をスピードアップすることができる、というのも、ＶＣ１及びＶＣ２についての望ましい値は、いずれのパラメータの全体の範囲を通じて掃引せずに決定されることができる。

図５及び５Ａにおいて図示される方法は、例えば示されているものよりも、より多くのあるいは少ないステップを提供することによって、２より多いあるいは２より少ない構成意可能な自由度を有するミキサを較正するために、容易に適用されることができるということに注意してください。例えば、一実施形態において、１つの制御信号ＶＣ１のみが、ミキサを構成するために使用され、図５の方法は、ステップ５１２の後で終了されることができる。別の実施形態において４つの制御信号ＶＣ１−ＶＣ４は、ＶＣ３及びＶＣ４を決定するための５２２より先のステップを加えることにより決定されることができるが、決定された最適値で一定に、あらかじめ最適化された自由度を維持する。

図５及び５Ａで説明される較正は、信号入力Ｖｓが知られているときにはいつでも、実行されることができるということに注意してください。一実施形態において、較正は、チップが船積みされる前に(prior to shipping)テストされるときに、工場で行なわれることができる。一実施形態において、較正は以下のような通常オペレーションの間に行なわれることができる。フルデュプレキシング(full duplexing)がサポートされていると（すなわち、単独の無線(radio)による同時送信及び受信）、ＴＸ４５０はＶｓを送信することができ、そしてそれは、デュプレクサ４０２の残りの結合を通じてＲＸ４５１に結合される。ＴＸ４５０は、例えばデュプレクサ４０２及び／またはＴＸ／ＲＸフィルタ（示されていない）によって導入される送信経路と受信経路との間の希薄化(attenuation)を克服するために、適切に高い電力レベルで、Ｖｓを送信することができる。

一実施形態では、図５に示されているものに加えられたステップは、ミキサのためのＩＭ２をさらに最適化するために提供されることができる。図６は、最適制御信号ＶＣ１_ｂｅｓｔ（ｎ）及びＶＣ２_ｂｅｓｔ（ｎ）を決定するために任意の回数の数ｎを連続的に反復する方法の一実施形態を図示する。ステップ６００で、ｎは０に初期化され、ＶＣ１及びＶＣ２は、それぞれの範囲ＶＣ１_ｍｉｎ及びＶＣ２_ｍｉｎにおける最小電圧に初期化されることができる。ステップ６０２において、ＶＣ２は一定に保持されているが、ＶＣ１は、ベスト設定ＶＣ１_ｂｅｓｔ（１）を見つけだす(locate)ためにその範囲にわたって掃引される。一実施形態において、掃引(sweep)は、図５あるいは図５Ａのいずれかに示される方法にしたがって行なわれることができる。他の実施形態において、ＶＣ１_ｂｅｓｔを決定するための他の方法が適用されることができる。ステップ６０４で、ＶＣ１は、ＶＣ１_ｂｅｓｔ（１）に一定に保持されており、ＶＣ２は、ベストな設定ＶＣ２_ｂｅｓｔ（１）を見つけ出すためにその範囲にわたって掃引される。ステップ６０６で、ｎは、ｎ＝１に対し１ずつ繰り返されており(n is iterated by 1 to n = 1)、ステップ６０２−６０４が繰り返されることができる（すなわちループである）。

図６で示された方法は、ループ内のいずれの任意の時点において一般的には終了されることができる(may be terminated)。一実施形態において、ｎが１に達するとき、すなわち、１つの反復のループが実行である(only one iteration of the loop is run)、その方法は終了する。別の実施形態において、ｎ＝１で、すなわち、１回半の反復のループが実行である(one-and-a-half iterations of the loop are run)、ステップ７０２の後で、その方法は終了する。別の実施形態において、新しく決定されたＶＣ１_ｂｅｓｔ（ｎ）あるいはＶＣ２_ｂｅｓｔ（ｎ）についてＰ_{｜ｆ１−ｆ２｜}の測定された値が、あらかじめ決定されたスレッシュホールドよりも少ない量によって、それぞれ、前のＶＣ１_ｂｅｓｔ（ｎ−１）あるいはＶＣ２_ｂｅｓｔ（ｎ−１）についてＰ_{｜ｆ１−ｆ２｜}の測定された値と異なるときに、その方法は終了する。

図６で図示される方法は、例えば示されたループ内でさらなるステップを加えることによって、２以上の構成可能な自由度(more than two configurable degrees of freedom)を有するミキサを較正するために容易に適用されることができる、ということに注意してください。

図７は、２つのミキサ、例えば同相（Ｉ）経路のためのミキサ及び直角位相（Ｑ）経路のためのミキサ、を有する無線のための較正メカニズムの一実施形態を図示する。図７は、アンテナコネクタ７０１を介して、デュプレクサ７０２に結合されたアンテナ７００を示す。ＬＮＡ７０４出力は、Ｉミキサ７０６Ａ及びＱミキサ７０６Ｂの両方に提供される。各ミキサは、ここにおいて開示される実施形態にしたがって構成可能なように作られることができる。ミキサ７０６Ａ及び７０６Ｂの出力は、ベースバンド７０８にＶｓはし提供されており、ベースバンド７０８は、ＤＳＰ７１０に信号を供給する。ＤＳＰ７１０は、デジタル信号ＶＣＩ及びＶＣＱ７１４を生成する。ＶＣＩは、本開示に従ってＩミキサ７０６Ａを構成するために１つまたは複数の制御信号を備えることができ、ＶＣＱは、同様に、Ｑミキサ７０６Ｂを構成するために１つまたは複数の制御信号を備えることができる。デジタル信号７１４は、ＤＡＣ７１２に供給され、そしてそれは、デジタル信号７１４を２セットのアナログ電圧７１６Ａ及び７１６Ｂに、変換する。アナログ電圧７１６Ａは、Ｉミキサ７０６Ａを構成するために使用されるが、アナログ電圧７１６Ｂは、ここにおいてあらかじめ開示された技術にしたがって、Ｉミキサ７０６Ｂを構成するために使用される。

図８は、図７で示されるＩ／Ｑミキサを較正するための方法の一実施形態を図示する。ステップ８００で、ＶＣＩとＶＣＱは初期化される。ステップ８０２で、２つのトーンを含んでいる入力信号Ｖｓ(an input signal Vs containing two tones)は、図７におけるＬＮＡ７０４に供給される。ステップ８０４で、単数または複数のベスト制御信号ＶＣＩ_ｂｅｓｔ(best control signal or signals VCI_best)は、Ｉミキサ７０６Ａについて決定される。ステップ８０４は、ＶＣＩ_ｂｅｓｔを導出するために(for deriving)、ここにおいてあらかじめ開示された方法、あるいは、いずれの他の方法、を使用することができる。ステップ８０６では、単数または複数のベスト制御信号ＶＣＱ_ｂｅｓｔは、Ｑミキサ７０６Ｂについて決定されているが、ＶＣＩはＶＣＩ_ｂｅｓｔに保持されている。

一実施形態では、図８の方法は、ステップ８０４にループバックするステップ８０６を有することによって、そして、ＶＣＱ_ｂｅｓｔに固定されるＶＣＱを保持しながらＶＣＩ_ｂｅｓｔについての新しい値を決定することによって、さらに補われることができる(may be further augmented)。このことは、制御信号についての最適な構成を得るために、任意の数の回数行なわれることができる。

本開示の技術は、受動ミキサに限定される必要はないということに注意してください。ギルバート乗算器(Gilbert multipliers)を使用するような能動ミキサ(Active mixers)はまた、開示される技術を利用することができる。適切な修正は、当業者にとって明らかであり、本開示の範囲内にあるように熟考される。

ここにおいて説明された教示に基づいて、ここにおいて開示された態様は、いずれの他の態様から独立してインプリメントされるということ、そして、これらの態様のうち２以上が様々な方法で組み合わせられることができるということが明らかであるべきである。ここにおいて説明された技術は、ハードウェア、ソフトウェア、ファームウェア、あるいは、それのいずれの組み合わせ、においてインプリメントされることができる。ハードウェアでインプリメントされる場合には、本技術は、デジタルハードウェア、アナログハードウェア、あるいはそれらの組み合わせを使用して実現されることができる。ソフトウェアでインプリメントされる場合には、本技術は、１つまたは複数の命令あるいはコードが保存されるコンピュータ可読媒体(computer readable medium)を含むコンピュータプログラムプロダクト(computer-program product)によって少なくとも部分的に実現されることができる。

例として、そして制限するものではなく、そのようなコンピュータ可読媒体は、シンクロナス動的ランダムアクセスメモリ(synchronous dynamic random access memory)(ＳＤＲＡＭ)、読み取り専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ(nonvolatile random access memory)(ＮＶＲＡＭ)、ＲＯＭ、電子的消去可能なプログラマブル読み取り専用メモリ(electrically erasable programmable read-only memory)（ＥＥＰＲＯＭ）、消去可能なプログラマブル読み取り専用メモリ(erasable programmable read-only memory)（ＥＰＲＯＭ）、ＦＬＡＳＨメモリ、ＣＤ−ＲＯＭあるいは他の光学ディスクストレージ、磁気ディスクストレージあるいは他の磁気ストレージデバイス、あるいは、命令あるいはデータストラクチャの形式において望ましいプログラムコードを搬送するあるいは保存するために使用されることができる且つコンピュータによってアクセスされることができる、いずれの他のタンジブル媒体(tangible medium)、のようなＲＡＭを備えることができる。

コンピュータプログラムプロダクトのコンピュータ可読媒体に関連づけられた命令あるいはコードは、コンピュータによって、例えば１つまたは複数のデジタル信号プロセッサ（ＤＳＰｓ）、汎用マイクロプロセッサ、ＡＳＩＣｓ、ＦＰＧＡｓ、あるいは他の均等の集積あるいはディスクリート論理回路(other equivalent integrated or discrete logic circuitry)、のような１つまたは複数のプロセッサによって、実行されることができる。

多数の態様及び例が説明されている。しかしながら、これらの例に対する様々な修正は可能であり、ここにおいて提示された原則は、同様に他の態様に適用されうる。これらおよび他の態様は、特許請求の範囲の範囲内である。

Claims (32)

1. 受信機装置であって、
   ベースバンド信号を生成するためにローカルオシレータ（ＬＯ）信号で入力無線周波数（ＲＦ）信号をミックスすることが動作可能なミキサと、
   を備え、前記ミキサは、前記入力ＲＦ信号を受信するために第１及び第２のＲＦトランジスタを備えており、前記ミキサは、前記ＬＯ信号を受信するために第１及び第２のＬＯトランジスタをさらに備えており、前記トランジスタのうちの少なくとも１つは、構成可能な制御信号に応じて変化するゲートバイアス電圧を有している、受信機装置。
2. 前記ミキサは、前記ＬＯ信号を受信する第３及び第４のＬＯトランジスタをさらに備えている、請求項１に記載の受信機装置。
3. 前記ミキサは、前記ＲＦ信号を受信する第３及び第４のＲＦトランジスタをさらに備えている、請求項１に記載の受信機装置。
4. 構成可能な制御信号に応じて変化する少なくとも１つのゲートバイアス電圧を有する少なくとも１つのトランジスタを備えている第２のミキサ、をさらに備えている請求項１に記載の受信機装置。
5. 前記構成可能な制御信号についての好ましい設定を決定するための較正手段、をさらに備え、なお、前記較正手段は、前記ミキサの通常オペレーティングフェーズの間に、前記好ましい設定に前記制御信号を設定するようにさらに構成されている、請求項１に記載の受信機装置。
6. 前記ベースバンド信号を受信するベースバンドプロセッサと、なお、前記ベースバンドプロセッサは、前記ミキサ出力の特性に対応する信号を出力するように構成されている；
   前記ベースバンドプロセッサに結合されたデジタル信号プロセッサ（ＤＳＰ）と、なお、前記ＤＳＰは、前記ミキサ出力の前記特性に対応する前記信号を受信するように構成されており、前記ＤＳＰは、構成可能な制御信号に応じて変化するゲートバイアス電圧を有する前記トランジスタのうちの前記少なくとも１つを構成するために制御信号を導出するようにさらに構成されている；
   をさらに備えている請求項１に記載の受信機装置。
7. 前記ＤＳＰによって導出される前記制御信号を前記構成可能な制御信号に変換するデジタル−アナログコンバータ、をさらに備えている請求項６に記載の受信機装置。
8. 前記較正手段は、前記ミキサの測定された２次相互変調積を縮小するために、好ましい設定を決定するための手段を備えている、請求項５に記載の受信機装置。
9. セカンダリベースバンド信号を生成するために、セカンダリローカルオシレータ（ＬＯ）信号で前記入力無線周波数（ＲＦ）信号をミックスすることが動作可能なセカンダリミキサと、をさらに備え、前記セカンダリミキサは、前記入力ＲＦ信号を受信するためにセカンダリ第１及び第２のＲＦトランジスタと、前記セカンダリＬＯ信号を受信するためにセカンダリ第１及び第２のＬＯトランジスタと、を備えており、前記セカンダリトランジスタのうちの少なくとも１つは、構成可能な制御信号に応じて変化するゲートバイアス電圧を有している、請求項５に記載の受信機装置。
10. 前記ミキサは、同相（Ｉ）ミキサであり、前記セカンダリミキサは、直角位相（Ｑ）ミキサである、請求項９に記載の受信機装置。
11. 前記トランジスタのうちの前記少なくとも１つは、前記第１のＬＯトランジスタと前記第１のＲＦトランジスタとを備えており、前記第１のＬＯトランジスタは、第１の構成可能な制御信号に応じて変化するゲートバイアス電圧を有しており、前記第１のＲＦトランジスタは、第２の構成可能な制御信号に応じて変化するゲートバイアス電圧を有している、請求項１に記載の受信機装置。
12. 前記トランジスタのうちの少なくとも１つは、構成可能な制御信号に応じて変化するバルクバイアス電圧を有している、請求項１に記載の受信機装置。
13. 受信機装置であって、
    ベースバンド信号を生成するためにローカルオシレータ（ＬＯ）信号で入力無線周波数（ＲＦ）信号をミックスすることが動作可能なミキサと、
    を備え、前記ミキサは、前記入力ＲＦ信号を受信するために第１及び第２のＲＦトランジスタを備えており、前記ミキサは、前記ＬＯ信号を受信するために第１及び第２のＬＯトランジスタをさらに備えており、前記トランジスタのうちの少なくとも１つは、構成可能な制御信号に応じて変化するバルクバイアス電圧を有している、受信機装置。
14. 前記構成可能な制御信号についての好ましい設定を決定するための較正手段、をさらに備え、なお、前記較正手段は、前記ミキサの通常オペレーティングフェーズの間に、前記好ましい設定に前記制御信号を設定するようにさらに構成されている、請求項１３に記載の受信機装置。
15. 前記トランジスタのうちの前記少なくとも１つは、前記第１のＬＯトランジスタと前記第１のＲＦトランジスタとを備えており、前記第１のＬＯトランジスタは、第１の構成可能な制御信号に応じて変化するバルクバイアス電圧を有しており、前記第１のＲＦトランジスタは、第２の構成可能な制御信号に応じて変化するバルクバイアス電圧を有している、請求項１３に記載の受信機装置。
16. 受信された信号をダウンコンバートするための方法であって、前記方法は、
    ミキサに構成可能な制御信号を提供することと、なお、前記制御信号は、前記ミキサにおいて少なくとも１つのトランジスタのゲートバイアス電圧を規定する；
    ローカルオシレータ信号で前記受信された信号をミックスすることによって、前記受信された信号をダウンコンバートすることと；
    を備えている、
    方法。
17. 受信された信号をダウンコンバートするための方法であって、前記方法は、
    ミキサに構成可能な制御信号を提供することと、なお、前記制御信号は、前記ミキサにおいて少なくとも１つのトランジスタのバルクバイアス電圧を規定する；
    ローカルオシレータ信号で前記受信された信号をミックスすることによって、前記受信された信号をダウンコンバートすることと；
    を備えている、
    方法。
18. ミキサを較正するための方法であって、前記方法は、
    前記ミキサに信号入力を提供することと、
    前記ミキサの少なくとも１つのゲートバイアス電圧を初期化し、そして、前記少なくとも１つの初期化されたゲートバイアス電圧に関連づけられた前記ミキサの出力特性を測定することと、
    前記ミキサの前記少なくとも１つのゲートバイアス電圧を調節し、前記少なくとも１つの調節されたゲートバイアス電圧に関連づけられた前記ミキサの前記出力特性を測定することと、
    前記ミキサの前記の測定された出力特性に基づいて、前記ミキサの前記少なくとも１つのゲートバイアス電圧についての好ましい設定を決定することと、
    前記ミキサのオペレーションの間の使用のために、前記好ましい設定を保存することと、
    を備えている、
    方法。
19. 前記ミキサの前記出力特性は、周波数帯域内の電力に関連しており、前記ミキサに対する前記信号入力は、絶対周波数差異が前記周波数帯域内に入る２つのトーンを備えており、前記ミキサの前記少なくとも１つのゲートバイアス電圧についての前記好ましい設定は、前記周波数帯域内で測定された前記電力を最小化する設定である、請求項１８に記載の方法。
20. 前記少なくとも１つのゲートバイアス電圧は、第１のゲートバイアス電圧と第２のゲートバイアス電圧とを備えており、前記第１のゲートバイアス電圧は、前記ミキサの第１の差動ペアにおけるトランジスタに関連づけられており、前記第２のゲートバイアス電圧は、前記ミキサの第２の差動ペアにおけるトランジスタに関連づけられている、請求項１８に記載の方法。
21. 前記少なくとも１つのゲートバイアス電圧は、少なくとも１つのオフセット電圧を備えており、前記少なくとも１つのオフセット電圧は、前記ミキサの差動ペアにおける第１のトランジスタのための少なくとも１つの名目ゲートバイアス電圧と直列で結合されている、請求項１８に記載の方法。
22. 前記少なくとも１つのオフセット電圧は、前記ミキサの差動ペアにおける第２のトランジスタの前記ゲートと直列でさらに結合されている、請求項２１に記載の方法。
23. 前記ミキサの前記少なくとも１つのゲートバイアス電圧は、第１のゲートバイアス電圧と第２のゲートバイアス電圧とを備えており、前記ミキサの前記少なくとも１つのゲートバイアス電圧を前記調節することは、
    前記第１のゲートバイアス電圧を一定に保持しながら、前記第２のゲートバイアス電圧についての好ましい設定を決定することと、
    前記第２のゲートバイアス電圧を一定に保持しながら、前記第１のゲートバイアス電圧についての好ましい設定を決定することと、
    を備えている、請求項１８に記載の方法。
24. 前記バイアス電圧についての好ましい設定を決定することは、
    あらかじめ決定された範囲にわたって前記バイアス電圧を掃引することと、
    前記あらかじめ決定された範囲にわたって前記ミキサの前記測定された出力特性をモニタすることと、
    を備えている、請求項２３に記載の方法。
25. 前記あらかじめ決定された範囲にわたって最大あるいは最小の測定された出力特性に対応する前記バイアス電圧を前記好ましい設定として選択すること、をさらに備えている請求項２４に記載の方法。
26. 前記最小あるいは最大の測定された出力特性に対応する前記バイアス電圧と前記第２に最小あるいは最大の測定された出力特性に対応する前記バイアス電圧との間のバイアス電圧を、前記好ましい設定として選択すること、をさらに備えている請求項２４に記載の方法。
27. 前記あらかじめ決定された範囲にわたって最大あるいは最小の測定された出力特性に対応するバイアス電圧を加えたあらかじめ決定されたオフセットに等しいバイアス電圧を前記好ましい設定として選択すること、をさらに備えている請求項２４に記載の方法。
28. 前記方法は、前記第１あるいは第２のゲートバイアス電圧を、前に決定された好ましい値に一定に保持することによって、前記ミキサの前記少なくとも１つのゲートバイアス電圧を調節するステップを繰り返すことをさらに備えている、請求項１８に記載の方法。
29. 受信機における第１及び第２のミキサを較正するための方法であって、前記方法は、
    前記受信機に信号入力を提供することと、
    前記第１のミキサの少なくとも１つのゲートバイアス電圧を初期化し、そして、前記少なくとも１つの初期化されたゲートバイアス電圧に関連づけられた前記第１のミキサの出力特性を測定することと、
    前記第１のミキサの前記少なくとも１つのゲートバイアス電圧を調節し、そして、前記少なくとも１つの調節されたゲートバイアス電圧に関連づけられた前記第１のミキサの前記出力特性を測定することと、
    前記第１のミキサの前記の測定された出力特性に基づいて、前記第１のミキサの前記少なくとも１つのゲートバイアス電圧についての好ましい設定を決定することと、
    前記第１のミキサの前記少なくとも１つのゲートバイアス電圧を前記好ましい設定に設定しながら、前記第２のミキサを調節し、測定し、そして決定するステップを繰り返すことと、
    を備えている、
    方法。
30. 前記第２のミキサの前記少なくとも１つのゲートバイアス電圧を前記第２のミキサについての前記好ましい設定に設定しながら、前記第１のミキサについての更新された好ましい設定を決定するために、前記第１のミキサを調節し、測定し、そして決定するステップを繰り返すこと、をさらに備えている請求項２９に記載の方法。
31. ミキサを較正するための方法であって、前記方法は、
    前記ミキサに信号入力を提供することと、
    前記ミキサの少なくとも１つのバルクバイアス電圧を初期化し、そして、前記少なくとも１つの初期化されたバルクバイアス電圧に関連づけられた前記ミキサの出力特性を測定することと、
    前記ミキサの前記少なくとも１つのバルクバイアス電圧を調節し、そして前記少なくとも１つの調節されたバルクバイアス電圧に関連づけられた前記ミキサの前記出力特性を測定することと、
    前記ミキサの前記の測定された出力特性に基づいて、前記ミキサの前記少なくとも１つのバルクバイアス電圧についての好ましい設定を決定することと、
    前記ミキサのオペレーションの間の使用のために、前記好ましい設定を保存することと、
    を備えている、
    方法。
32. 受信機における第１及び第２のミキサを較正するための方法であって、前記方法は、
    前記受信機に信号入力を提供することと、
    前記第１のミキサの少なくとも１つのバルクバイアス電圧を初期化し、そして、前記少なくとも１つの初期化されたバルクバイアス電圧に関連づけられた前記第１のミキサの出力特性を測定することと、
    前記第１のミキサの前記少なくとも１つのバルクバイアス電圧を調節し、そして、前記少なくとも１つの調節されたバルクバイアス電圧に関連づけられた前記第１のミキサの前記出力特性を測定することと、
    前記第１のミキサの前記の測定された出力特性に基づいて、前記第１のミキサの前記少なくとも１つのバルクバイアス電圧についての好ましい設定を決定することと、
    前記第１のミキサの前記少なくとも１つのバルクバイアス電圧を前記好ましい設定に設定しながら、前記第２のミキサを調節し、測定し、そして決定するステップを繰り返すことと、
    を備えている、方法。

Images