JP2010533990A - 調整可能な線形性を有するｓｐｓ受信機 - Google Patents

Abstract

低消費電力で良好なパフォーマンスを提供することができる衛星測位システム（ＳＰＳ）受信機が説明される。ＳＰＳ受信機は、該ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられる該ＳＰＳ受信機についての複数のモードのうちの１つで動作することがある。該複数のモードのうちの１つは、該ＳＰＳ受信機と並置される送信機の出力電力レベルに基づき選択されることがある。該ＳＰＳ受信機内のＬＮＡ、ミキサ、及びまたはＬＯ生成器のバイアス電流は、該選択されたモードに基づき設定されることがある。一構成において、送信機出力電力レベルが切り換えポイントより低い場合、ＳＰＳ受信機に対し、第１（例えば、低電力）モードが選択されることがある。送信機出力電力レベルが切り換えポイントより高い場合、第２（例えば、高線形性）モードが選択されることがある。第２モードは、第１モードより大きいＳＰＳ受信機についてのバイアス電流に関連付けられている。
【選択図】図２

Description

優先権の主張

本特許出願は、 “A DYNAMIC LINEARITY ADJUSTABLE GPS RF FRONT-END CIRCUIT BASED ON INTEGRATED TRANSMITTER POWER”というタイトルで、２００７年２月２７日に出願され、これに関して譲渡人に譲渡され、ここに参照として組み込まれている、米国仮出願第６０／８９１，８７３の優先権を主張する。

本発明は、一般に、電子回路、より詳しくは受信機に関する。

受信機は、無線周波数（ＲＦ）入力信号を受信及び調整する電子ユニットである。受信機は、低雑音増幅器、フィルタリング、周波数ダウンコンバーティング、などのような種々のタイプの信号調整を実行することがある。

受信機の設計は、パフォーマンス、電力消費などのような種々の設計配慮のために、興味深い。多くのアプリケーションでは、システム仕様を満足するために、及びまたは、よい全体的パフォーマンスを達成するために、高いパフォーマンスが要求される。受信機のパフォーマンスは、線形性、動的レンジ、及び雑音パフォーマンスのような種々のパラメータにより特徴づけることができる。線形性は、信号を大きな歪みを生じさせることなく増幅する能力をいう。動的レンジは、受信機が対処することを期待される受信信号レベルのレンジをいう。雑音パフォーマンスは、受信機で生成されるノイズの量をいう。あるアプリエーションでは、低電力消費もまた非常に望まれている。例えば、受信機は、携帯電話のようなポータブル機器に用いられ、低電力消費が、充電してから充電するまでの間のバッテリー寿命を延ばすことは、非常に望ましいことである。

従って、低電力消費で、しかもよいパフォーマンスを与える受信機への技術的な要求がある。

低消費電力で、よいパフォーマンスを与える受信機がここに説明される。該受信機は、複数の衛星からの複数の信号を調整するために用いられる衛星測位システム（satellite positioning system:ＳＰＳ）受信機であることがある。ＳＰＳ受信機は、該ＳＰＳ受信機が動作するのと同じ時間に送信する送信機と並置される。該送信機からの高い出力電力は、ＳＰＳ受信機のパフォーマンスを低下させることがある。

該ＳＰＳ受信機は、該ＳＰＳ受信機に対する異なる複数のバイアス電流設定に関連する複数のモードのうちの１つで動作することがある。該複数のモードのうちの１つは、該送信機の出力電力レベルに基づき選択されることがある。該ＳＰＳ受信機は、例えば、低雑音増幅器（ＬＮＡ）、ミキサ、ローカルオシレータ（ＬＯ）生成器などの調整可能なバイアス電流を有する少なくとも１つの回路ブロックを含むことがある。各回路ブロックのバイアス電流は、選択されたモードに従って設定され得る。

一設計において、第１モード（例えば、低電力モード）は、該送信器出力電力レベルが切替ポイントより低い場合、ＳＰＳ受信機に対し選択され得る。第２モード（例えば、高線形モード）は、該送信器出力電レベルが該切替ポイントより高い場合、該ＳＰＳ受信機に対し選択され得る。第２モードは、第１モードよりも、ＳＰＳ受信機に対するより大きいバイアス電流に関連する。ヒステリシスは、第１及び第２モードの間の遷移で用いられることがある。

この開示の種々の側面及び特徴が、以下により詳細に説明される。

信号の送信及び受信を行う無線機器を示す。 無線機器のブロック図を示す。 送信器出力電力の確率密度関数を示す。 無線機器内のＳＰＳ受信機についてのステート図を示す。 割り込み生成回路の概略図を示す。 ＳＰＳ受信機内のＬＮＡの概略図を示す。 ＳＰＳ受信機内のミキサの概略図を示す。 ＳＰＳ受信機内のＬＯ生成器の概略図を示す。 ＳＰＳ受信機を動作させるプロセスを示す。 ＳＰＳ受信機に対しモードを選択するプロセスを示す。

図１は、無線通信システム１００と通信することができる無線機器１１０を示す。無線機器１１０は、モバイル局、ユーザ装置（ＵＥ）、端末、アクセス端末、加入者ユニット、局などとも呼ばれることがある。無線機器１１０は、携帯電話、ＰＤＡ（Personal Digital Assistant）、ハンドヘルド機器、無線モデム、ラップトップコンピュータ、コードレス電話などでもよい。無線機器１１０は、いつでも、システム１００内の１つまたは複数の基地局１２０と通信することができる。基地局は、固定局であり、ＮｏｄｅＢ、アクセスポイントなどとも呼ばれる。

一般に、無線機器１１０は、任意の数の無線通信システム及びネットワークと通信することができる。“ネットワーク”及び“システム”という用語はしばしば交換可能に使用される。例えば、無線機器１１０は、符号分割多重アクセス（ＣＤＭＡ：Code Division Multiple Access）システム、時分割多重アクセス（ＴＤＭＡ：Time Division Multiplexed Access）システム、周波数分割多重アクセス（ＦＤＭＡ：Frequency Division Multiple Access）システム、直交ＦＤＭＡ（ＯＦＤＭＡ：Orthogonal Frequency Division Multiplexing）システム、単一キャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ：Single-Carrier ＦＤＭＡ）システムなどと通信することができる。ＣＤＭＡシステムは、ＵＴＲＡ（Universal Terrestrial Radio Access）、ｃｄｍａ２０００などのような無線技術を実装することがある。ＵＴＲＡは、広帯域ＣＤＭＡ（ＷＣＤＭＡ）及び低チップレート（ＬＣＲ：Low Chip Rate）を含む。ｃｄｍａ２０００は、ＩＳ―２０００、ＩＳ―９５、及びＩＤ−８５６標準をカバーする。ＩＳ−２０００リリース０及びＡは、通常、ＣＤＭＡ２０００１Ｘ、または、単に、１Ｘと呼ばれる。ＴＤＭＡシステムは、ＧＳＭ（Global system for Mobile Communication）のような無線技術を実装することがある。ＯＦＤＭＡシステムは、ＥｖｏｌｖｅｄＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ（登録商標）などのような無線技術を含むことがある。ＵＴＲＡ、Ｅ−ＵＴＲＡ、及びＧＳＭは、“第３世代パートナーシッププロジェクト”（３ＧＰＰ：3rd Generation Partnership Project）と呼ばれる団体からの文書に説明されている。ｃｄｍａ２０００は、“第３世代パートナーシッププロジェクト２”（３ＧＰＰ２：3rd Generation Partnership Project 2）と呼ばれる団体からの文書に説明されている。このような種々の無線技術及び標準は、既知の技術である。無線機器１１０は、無線ローカルエリアネット
ワーク（ＷＬＡＮ）、無線パーソナルエリアネットワーク（ＷＰＡＮ）などとも通信することができる。

無線機器１１０は、複数の衛星１３０からの信号を受信することができる。複数の衛星１３０は、米国衛星測位システム（ＳＰＳ）、ヨーロッパガリレオ（Galileo）システム、ロシアグロナス（Glonass）システム、などのような衛星測位システム（ＳＰＳ）に属することがある。ＧＰＳは、地球の周りを回る、十分に間隔を空けて配置されている２４個の一群の衛星である。各ＧＰＳ衛星は、地上のＧＰＳ受信機が、任意の時刻に対する、受信されたＧＰＳ信号の到達時刻の測定を可能にする、情報で符号化されたＧＰＳ信号を送信する。この相対到達時刻測定値は、擬似レンジに変換され得る。無線機器１１０の位置は、十分な数の衛星に対する擬似レンジ測定値と、各衛星の既知の位置とに基づき正確に推定され得る。

図２は、無線機器１１０の構成のブロック図を示す。この構成において、無線機器１１０は、１つの送信器２２０と２つの受信機２４０及び２６０をもつトランシーバを２１８を含む。送信器２２０及び受信機２４０は、システム１００との通信に用いられ得る。受信機２６０は、複数の衛星１３０からの信号を受信するために用いられ、ＳＰＳ受信機とも呼ばれ得る。一般に、無線機器１１０は、任意の数の通信システム及び周波数帯域について、任意の数の送信器と、任意の数の受信機とを含むことがある。図２に示す構成において、送信器２２０及び受信機２４０は、アンテナ２３８に連結され、受信機２６０は、他のアンテナ２５８に連結されている。一般に、送信器及び受信機は、任意の数のアンテナに連結され、例えば、送信器２２０、受信機２４０及び２６０は、単一のアンテナに連結されることがある。

送信器または受信機は、スーパヘテロダイン（super-heterodyne）アーキテクチャまたは直接変換アーキテクチャで実装され得る。スーパヘテロダインアーキテクチャにおいて、信号は、複数のステージにおいて、ＲＦ及びベースバンドの間で周波数変換され、例えば、１つのステージでは、ＲＦから中間周波数（ＩＦ）へ、受信機についての他の１つのステージでは、ＩＦからベースバンドへ、と周波数変換される。直接変換アーキテクチャでは、これは、ゼロ−ＩＦアーキテクチャとも呼ばれ、信号は、１つのステージで、ＲＦとベースバンドとの間で周波数変換される。スーパヘテロダイン及び直接変換アーキテクチャは、異なる回路ブロックを用いることがあり、及びまたは、異なる要求をもつことがある。図２に示した構成において、送信器２２０及び受信機２４０は、スーパヘテロダインで実装されている。

データ送信において、データプロセッサ２１０は、送信すべきデータを処理し、アナログ出力信号を、トランシーバ２１８内の送信器２２０へ供する。送信器２２０内では、該アナログ出力信号は、増幅器（Ａｍｐ）２２により増幅され、デジタルからアナログへの変換により生じるイメージ（images）が取り除くために、ローパスフィルタ２２４によりフィルタリングされ、可変ゲイン増幅器（ＶＧＡ）２２６により増幅され、ミキサー２２８により、ベースバンドからＲＦへアップコンバートされる。アップコンバートされた信号は、周波数変換により生じたイメージを取り除くためにバンドパスフィルタ２３０によりフィルタリングされ、さらに、電力増幅器（ＰＡ）２３２により増幅され、デュプレクサ２３４を通じて、アンテナ２３８から送信される。

データ受信の場合、アンテナ２３８は、複数の基地局からのダウンリンク信号を受信し、第１受信ＲＦ信号を与え、これは、デュプレクサ２３４を通じて受信機２４０へ供される。受信機２４０内では、第１受信ＲＦ信号は、バンドパスフィルタ２４２によりフィルタリングされ、ＬＮＡ２４４により増幅され、ミキサ２４６により、ＲＦからベースバンドへダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ２４８により増幅され、ローパスフィルタ２５０によりフィルタリングされ、増幅器２５２により増幅されて、第１アナログ入力信号を得、これはデータプロセッサ２１０へ供される。

ＳＰＳの場合、アンテナ２５８は、複数の衛星１３０からのＳＰＳ信号を受信し、第２受信ＲＦ信号をＳＰＳ受信機２６０へ供する。ＳＰＳ受信機２６０内では、第２受信ＲＦ信号がバンドパスフィルタ２６２によりフィルタリングされ、ＬＮＡ２６４により増幅され、ミキサ２６６によりＲＦからＩＦへダウンコンバートされる。ＩＦ信号は、増幅器２６８により増幅され、ミキサ２７０により、ＩＦからベースバンドへダウンコンバートされる。ダウンコンバートされた信号は、増幅器２７２により増幅され、ローパスフィルタ２７４によりフィルタリングされ、ドライバ２７６により一時的に記憶されて、第２アナログ入力信号を得、これは、データプロセッサ２１０へ供給される。図２には示していないが、ＩＦフィルタがミキサ２６６及び２７０の間に置かれ、ダウンコンバートされた信号をフィルタリングするために用いられてもよい。

位相ロックループ（ＰＬＬ：Phase Locked Loop）２８２は、所望の周波数でキャリア信号を生成する。ＬＯ生成器２８４は、ＰＬＬ２８２から、１つまたは複数のキャリア信号を受信し、ミキサ２２８による周波数アップコンバート、ミキサ２４６及び２７０による周波数ダウンコンバートに用いられるＬＯ信号を生成する。ＬＯ生成器２８６は、ＰＬＬ２８２からキャリア信号を受信すると、ミキサ２６６による周波数ダウンコンバートに用いられるＬＯ信号を生成する。バイアスコントロールユニット２７８は、送信器２２０及びまたはＳＰＳ受信機２６０に対する情報を受信し、ＬＮＡ２６４、ミキサ２６６、増幅器２６８、ＬＯ生成器２８６等のような回路ブロックに対するバイアス制御を生成する。ユニット２７８は、これら回路ブロックへバイアス電流を供するか、あるいは、これら回路ブロックのバイアス電流を設定するために用いられる制御信号を供することがある。ユニット２７８は、レジスタ、ロジック、及びまたは他の回路からなることがある。

データプロセッサ２１０は、システム１００を介するデータ送信及び受信のための、及びＳＰＳ処理のための種々の処理ユニットを含むことがある。例えば、データプロセッサ２１０は、送信機２２０を介して送信されるデータに対する選択可能なゲインを提供するデジタルＶＧＡ（ＤＶＧＡ）２１２を含むことがある。データプロセッサ２１０は、データ送信及び他の動作について種々の機能を実行するデジタル信号プロセッサ（ＤＳＰ）２１３を含むことがある。データプロセッサ２１０は、受信されたＳＰＳ信号に対する処理を実行するＳＰＳプロセッサ２１４と、ＳＰＳ受信機２６０について動作モードを選択するＳＰＳ受信機（ＲＸ）モードコントローラ２１６とを含むことがある。データプロセッサ２１０は、モバイル局モデム（ＭＳＭ）のような特定用途向け集積回路（ＡＳＩＣ）でもよい。コントローラ／プロセッサ２９０は、無線機器１１０内の種々の処理ユニットの動作を指示することがある。メモリ２９２は、無線機器１１０についてのデータ及びプログラムコードを記憶することがある。

図２は、トランシーバ構成の例を示す。一般に、送信機及び複数の受信機内の信号の調整は、増幅器、フィルタ、ミキサなどの１つまたは複数のステージにより実行され得る。これら回路ブロックは、図２に示したような構成とは異なって配置されてもよい。さらに、図２には示されていない他の回路ブロックも送信機及び複数の受信機内の信号の調整に用いられてもよい。

図２は、また、ＳＰＳ受信機構成例を示している。一般に、ＳＰＳ受信機は、（図２に示すような）スーパヘテロダインアーキテクチャまたは（図２には示されていないが）直接変換アーキテクチャで実装され得る。図２のＳＰＳ受信機構成は、（１）ミキサ２７０について、簡単なＬＯ生成器、（２）トランスミッタ２２０、受信機２４０、及びＳＰＳ受信機２６０について、別個のＰＬＬ、といったような特定の利点を与える。例えば、ミキサ２７についてのＬＯ生成器は、基準オシレータ（例えば、ＴＣＸＯ）からの基準クロックを整数比で分周する分周器で実装されることがある。

ＳＰＳ受信機２６０は、送信器２２０がアクティブであるのと同じ時間に、動作することがある。例えば、送信器２２０は、Ｗ−ＣＤＭＡまたはｃｄｍａ２０００に用いられることがあり、呼を通じてアクティブであることがある。送信器２２０は、ＧＳＭで用いられることがあり、ＳＰＳ受信機２６０がアクティブであるのと同じ時間の間アクティブであることがある。いずれの場合にせよ、送信機２２０及びＳＰＳ受信機２６０は、同時にアクティブであり、送信機２２０からの大きい出力電力が、ＳＰＳ受信機のパフォーマンスを劣化させることがある。例えば、アドバンス無線サービス（ＡＷＳ：Advanced Wireless Service）帯域上の送信機２２０からのＣＤＭＡ信号と、パーソナル通信サービス（ＰＣＳ：Personal Communication Service）帯域上のexternalＣＤＭＡ信号またはＧＳＭ信号は、大きい３次相互変調歪み（ＩＭ３）を生じ、これは、ＳＰＳ帯域内に及び、受信されたＳＰＳ信号と区別することが困難となることがある。ＩＭ３の振幅は、ＳＰＳ受信機２６０の線形性に依存することがある。従って、ＳＰＳ受信機２６０の要求される線形性は、送信機２２０からの高い出力電力のために、より厳しいことがある。ＳＰＳ受信機に入力に漏れる大きい送信機電力は、２次相互変調歪み（ＩＭ２）及びゲイン圧縮のような他の非線形性を生じ、これらは、ＳＰＳ受信機のパフォーマンスを大きく劣化させることがある。

ＳＰＳ受信機２６０内の種々の回路ブロック（例えＡＢ、ＬＮＡ２６４、ミキサ２６６、及び増幅器２６８）は、送信機２２０からの最大出力電力により課せされる最悪線形性要求を満足するために、及びまたは、ＬＯ生成器２８６からの雑音を低減するために、大きい電流をバイアスさせることがある。より大きいバイアス電流は、（ｉ）ＳＰＳ受信機２６０の雑音指数の増加によるゲイン圧縮を回避するために、（ii）妨害器（jammer）がＬＯ雑音をＳＰＳ帯域に相互に混合することがあるため、ＬＯ生成器２８６の雑音レベルを低くするために、（iii）内部バンドに及ぶＩＭ２及びＩＭ３を低減するために線形性を向上するために、用いられることがある。ＳＰＳ受信機２６０を大きいバイアス電流で動作させることは、高い送信機出力電力の場合であっても、良好なパフォーマンスを保証することができる。しかし、ＳＰＳ受信機２６０をいつも大きいバイアス電流で動作させることは、送信機出力電力が、ほとんど常に最大電力よりも大分小さくなるため、過度のバッテリー消費をもたらす。

図３は、３つのネットワークテストシナリオについて、送信機２２０からのＣＤＭＡ信号の出力電力の３つの確率密度関数（ＰＤＦ）を示す。横軸は、送信機出力電力レベルを表し、これはｄＢｍ単位で与えられる。１Ｘの場合、最大出力電力は＋２４ｄＢｍである。縦軸は、各送信機出力電力レベルの起きる確率を表す。図３に示すように、最大または高い出力電力で送信される確率は比較的低いかもしれない。

一側面において、ＳＰＳ受信機２６０は、低電力消費を伴う所望の線形性を達成するために、異なる複数の送信機出力電力レベルについて、異なる複数の電流量がバイアスされることがある。一般に、任意の数のモードがＳＰＳ受信機２６０についてサポートされることがある。各モードは、（i）ＳＰＳ受信機２６０内の回路ブロックについて設定される異なるバイアス電流、（ii）当該モードが選択される送信機出力電力レベルのレンジに関連付けられることがある。以下に詳細に説明される一構成において、２つのモード、すなわち、高線形性（ＨＬ）モードと低電力（ＬＰ）モードとがサポートされている。ＨＬモードは、ＳＰＳ受信機２６０についてよりよい線形性を達成するために、より大きいバイアス電流を用い、送信機出力電力が高いときに選択されることがある。ＬＰモードは、ＳＰＳ受信機２６０による電力消費を低減するために、より少ないバイアス電流を用い、送信機出力電力が高くないときに選択されることがある。

切替ポイントすなわち閾値が、ＳＰＳ受信機２６０についてＨＬモードまたはＬＰモードのいずれかを選択するために用いられる。切替ポイントは、（i）ＳＰＳ受信機２６０ができるだけ頻繁にＬＰモードで動作するのに十分な高さに、しかし（ii）ＬＰモードで用いられるバイアス電流量が十分小さくなるのに十分な低さに定義されることがある。切替ポイントは、＋３ｄＢｍ（図３に示すように）、＋５ｄＢｍ、＋１０ｄＢｍ、＋１５ｄＢｍなどと定義することがある。切替ポイントは、静的であることがあり、全ての配置及び全ての周波数帯域で用いられることがある。一方、切替ポイントは、異なる複数のネットワーク配置、異なる複数の周波数帯域、無線機器１１０により観測される異なる複数の環境などについて動的に変更されることがある。例えば、ＰＤＦは、無線機器１１０により観測される環境について生成され、最適な切替ポイントを選択するために用いられることがある。ＳＰＳ受信機２６０内の回路ブロックのバイアス電流は、切替ポイントに基づき設定されることがある。

状態マシンは、ＳＰＳ受信機２６０の現在ステータス（例えば、オンまたはオフ）、送信機２２０の現在ステータス、現在の送信機出力電力レベルに関する情報を受信することがある。送信機出力電力レベルは、（i）送信機２２０のゲインを設定し、図２のプロセッサ２１０または２９０により実装されることのあるコントロールユニット、（ii）送信機出力電力を測定する電力検出器（図２には示されていない）、及びまたは（iii）他のユニットに基づき決定されることがある。例えば、送信機出力電力レベルは、ＤＶＧＡ２１２及びＶＧＡ２２６のゲイン、及びＰＡ２３２のゲイン／レンジ／状態に基づき決定されることがある。

状態マシンは、種々の方法で、送信機出力電力レベルで情報を受信することがある。一構成において、状態マシンは、送信機出力電力レベルが切替ポイントを越え、これによりその状態を更新する度に、割り込みを受信する。この割り込みは、例えば、プロセッサ２１０内のＤＳＰ２１３、プロセッサ２９０、などにより生成されることがある。他の構成において、状態マシンは、現在の送信機出力電力レベルを（例えば、定期的にＤＳＰ２１３をポーリングすることにより）受信し、該送信機出力電力レベルが切替ポイントを越え、これによりその状態を更新したかどうかを決定する。

一般に、高い送信機出力電力のための劣化を軽減するために、素早くＨＬモードが選択され得るために、送信機出力電力レベルが切替ポイントを越えたときを素早く知ること望ましいかもしれない。ＨＬモードからＬＰモードへの遷移は、時間依存であり、例えば、定期的に送信機出力電力をポーリングすることにより達成されることがある。

図４は、ＳＰＳ受信機２６０について状態マシン４００の構成図を示す。図４に示す構成において、状態マシン４００は、４つの状態４１０、４１１、４１２、４１３を含み、これらは、それぞれ状態０、１、２、及び３と示されている。状態０、１、２、３は、次のように定義される。

・状態０−ＳＰＳ受信機はオフ、
・状態１−送信機２２０はオフ、ＳＰＳ受信機２６０はＬＰモード、
・状態２−送信機２２０はオン、ＳＰＳ受信機２６０はＬＰモード、及び
・状態３−送信機２２０はオン、ＳＰＳ受信機２６０はＨＬモード。

状態マシン４００は、状態０から開始することがあり、ＳＰＳ受信機２６０がパワーアップされるとき、送信機２２０がオフの場合には状態１へ遷移することがあり、または、送信機２２０がオフの場合には状態２へ遷移することがある。状態マシン４００は、送信機出力電力レベルが切替ポイントを越えたことによる割り込みを受信すると、状態２から状態３へ遷移することがあり、送信機出力電力レベルが切替ポイントより小さくなると、状態３から状態２へ戻ることがある。状態マシン４００は、送信機２２０がパワーダウンされると、状態２または状態３のいずれかから、状態１へ戻ることがあり、ＳＰＳ受信機２６０がパワーダウンされると、状態１，２，または３から状態０へ戻ることがある。

図４は、ＳＰＳ受信機２６０についての状態マシンの一構成を示す。一般に、任意の数の状態と、状態間の遷移のために任意のトリガをもつ状態マシンが、ＳＰＳ受信機２６０に用いられ得る。

図４に示す構成において、ＬＮＡ２６４及びミキサ２６６（ＬＮＡ／ミキサ）は、ＨＬモードとＬＰモードとの間で切り替えられることがあり、ＬＯ生成器２８６（ＬＯ Ｇｅｎ）も、ＨＬモードとＬＰモードとの間で切り替えられることがある。一般に、ＳＰＳ受信機２６０内の任意の回路ブロックは、ＨＬモードとＬＰモードとの間で切り替えられることがある。特定の回路ブロックが送信機出力電力に係わらず、常にＬＰモードで動作することもある。

特定の回路ブロックがＨＬモードとＬＰモードとの間で切り換えられるかどうかは、送信機２２０の周波数帯域及びまたは他の要因に依存することがある。切替ポイントも、周波数帯域に依存することがある。ルックアップテーブルが、各周波数帯域について、当該周波数帯域の切替ポイントと、当該周波数帯域の場合に、ＨＬモードとＬＰモードとの間で切り換えるべきＳＰＳ受信機２６０内の回路ブロックのリストと、を記憶することがある。

状態０または状態１から、状態２へ遷移するときに、初期化が実行されることがある。この初期化について、送信機２２０について周波数帯域が決定されることがあり、この周波数帯域について用いられる切替ポイントが確定されることがあり、さらに、ＨＬモードとＬＰモードとの間で切り換える回路ブロックのリストが同定されて、バイスコントロールユニット２７８へ供されることがある。割り込みの生成が可能となり、送信機出力電力が切替ポイントを越える度に割り込みが生成される。

ＳＰＳ受信機２６０は、高い送信機出力電力を示す割り込みの受信により、状態２から状態３へ遷移するとき、ＬＰモードからＨＬモードへ切り換えられることがある。ＬＰからＨＬへの遷移の場合、割り込み生成は禁止されることがあり、ＳＰＳプロセッサ２１４はブランクすなわち無効にされることがあり、ＳＰＳ受信機２６０はブランクすなわち無効にされることがあり（例えば、ＬＮＡ２６４及びまたは他の複数の回路ブロックをオフにすることにより）、その後、ＨＬモードへ切り換えられ、タイマが開始され得る。タイマの時間切れになると、ＳＰＳプロセッサ２１４及びＳＰＳ受信機２６０は復帰（レジューム）され得る。ブランクは、回路ブロックまたは処理ブロックを切り離すことをいう。ブランクは、強い干渉が、現在のＳＰＳ処理、例えばＳＰＳ信号統合、を破損させることを防ぐために実行されることがある。干渉は、ＰＬＬ２８４がＨＬモードへ切り換えられたときにアンロックになるために起こることがある。タイマ期間は、ＰＬＬ２８４が再ロックできるのに十分な長さが選択され得る。ブランクは、不要であればスキップされてもよく、そのため、ブランクにより生ずるＳＰＳ信号の損失のために処理ゲインが劣化することはない。

ＨＬモードの間、ＬＰモードへ戻る遷移を行うかどうかを決定するために、送信機出力電力は、定期的に調べられることがある。一構成において、時間ヒステリシスが、ＨＬモードとＬＰモードとの間で連続的に交互に切り替わることを避けるために用いられる。この構成において、Ｌ回の連続する区間またはポーリングの事実の間、送信機出力電力が切替ポイントより低い場合に、ＨＬモードからＬＰモードへの遷移が起こることがある。Ｌは、３または他のある値に設定され得る。時間ヒステリシスは、他の方法でも達成することができる。他の構成において、信号ヒステリシスが、ＨＬモードとＬＰモードとの間で連続的に交互に切り替わることを避けるために用いられる。この構成においては、送信機出力電力レベルが高い切替レベルを超える場合に、ＬＰモードからＨＬモードへの遷移が起こることがあり、送信機出力電力レベルが低い切替レベルより低い場合に、ＨＬモードからＬＰモードへ戻る遷移が起こることがある。高い切替ポイントと低い切替ポイントとの差は、ヒステリシスの量である。時間及び信号ヒステリシスの組合せも、ＨＬモードとＬＰモードとの間で連続的に交互に切り替わることを避けるために用いられることがある。

ＨＬからＬＰへの遷移の場合、ＳＰＳプロセッサ２１４はブランクされることがあり、ＳＰＳ受信機２６０はブランクされることがあり、その後、ＬＰモードへ切り換えられ、タイマが開始される。タイマの時間切れになると、ＳＰＳプロセッサ２１４及びＳＰＳ受信機２６０は復帰され、必要の場合にＨＬモードへ直ちに遷移することを可能にするために、割り込み生成が有効（イネーブル）にされる。ＨＬからＬＰへの遷移のためのステップ（割り込み生成の有効可を除く）も、ＳＰＳ受信機２６０がＨＬモードの間に、送信機２２０がパワーダウンされる度に実行される。

ＳＰＳ受信機がアクティブの間に、送信機２２０について周波数帯域の変更が起こり得る。この場合、送信機２２０は、帯域変更のために、一時的に無効にされ、この結果、図４の状態１へ遷移する。上述の初期化は、送信機２２０が新たな周波数帯域で有効にされたとき、実行されることがある。切替ポイント及びＨＬ／ＬＰ回路構成は、初期化により新たな周波数帯域について更新されることがある。

送信機２２０は、有効にされ得るが、時間の一部分のみの間、能動的に送信することがある。例えば、ＩＳ−９５は、最大レートよりも低いレートでデータを送信するとき、いくつかのビットをパンクチャすることをサポートする。送信機２２０は、パンクチャされたビットについては、ブランクにされることがある（例えば、ゼロ信号値で適用される）。Ｗ−ＣＤＭＡにおいて、受信機２４０が測定できるようにするために、無線機器１１０は、既知の送信ギャップの間、送信機２２０は送信を行わない圧縮モードで、動作することがある。ＧＳＭでは、ＴＤＭの方法により、送信機２２０は、いくつかのタイムスロットにおいてアクティブであることがあり、受信機２４０は、他のいくつかのタイムスロットにおいてアクティブであることがある。いずれの場合においても、送信機２２０が連続的に送信しないとき、送信機出力電力は、送信機２２０が連続的にアクティブであるかのように決定され得る。これは、送信機２２０が能動的に送信しているとき、送信機出力電力を調べることにより、また、送信機２２０が能動的に送信していないとき、時間間隔を無視することにより、達成し得る。これは、単に、送信機２２０が一時的にアクティブでなくなった時刻に送信機出力電力が調べられたために、ＳＰＳ受信機２６０がＬＰモードへ切り換わることを避けることができる。

送信機出力電力は、送信機ゲイン制御ワード（ＴＸ＿Ｇａｉｎ）と、ＰＡ２３２についてのレンジ（ＰＡ＿Ｒ）とに基づき決定され得る。ＴＸ＿Ｇａｉｎは、送信機２２０内の全ての可変ゲイン回路ブロックのゲインを含み、例えば、ＤＶＧＡ２１２及びＶＧＡ２２６を含むことがある。ＰＡ２３２は、複数のＰＡレンジのうちの１つで動作することがある。各ＰＡレンジは、ＰＡ２３２についての特定のゲインに関連することがあり、複数の送信機出力電力レベルのうちの特定レンジについて用いられることがある。送信機出力電力レベルと、ＴＸ＿Ｇａｉｎ及びＰＡ＿Ｒの組合せとの間のマッピングは、キャリブレーションの間に決定され、ルックアップテーブルに記憶されることがある。マッピングは、周波数帯域、チャネル、温度などに依存することがある。１つのマッピングは、注目の各動作シナリオ毎に、例えば、送信機２２０によりサポートされる各周波数帯域毎に、ルックアップテーブルに記憶されることがある。

図５は、図２のデータプロセッサ２１０またはバイアスコントロールユニット２７８内に実装されることのある割り込み生成回路５００の概略図を示す。回路５００は、送信機出力電力レベルが切替ポイントを越える度に、割り込みを生成するために用いられることがあり、これは、ＬＰモードからＨＬモードへの遷移を引き起こすことがある。回路５００は、また、送信機出力電力レベルが切替ポイントより低くなる度に、割り込みを生成するために用いられることがあり、これは、ＨＬモードからＬＰモードへの遷移を引き起こすことがある。

図５に示す構成において、ＰＡ２３２は、４つのＰＡレンジのうちの１つで動作する。マルチプレクサ（Ｍｕｘ）５１２は、４つのＰＡレンジについて、４つの閾値ＴＨ１、ＴＨ２、ＴＨ３、ＴＨ４を受信し、現在のＰＡレンジに対応する閾値を提供し、この閾値は、ＰＡ＿Ｒコントロールと表されている。４つの閾値は、各ＰＡレンジについてのＴＸ＿Ｇａｉｎと対応する閾値とを比較することが、送信機出力電力と切替ポイントとを比較することとが同等であるように選択されることがある。比較器５１４は、マルチプレクサ５１２からの閾値とＴＸ＿Ｇａｉｎとを、２つの入力で受信し、ＴＸ＿Ｇａｉｎが当該閾値より大きい場合には論理ハイを与え、そうでない場合には論理ローを与える。

ロジックユニット５１６は、比較器５１４の出力、ＴＸ＿ＥＮ信号、ＩＮＴ＿ＥＮ信号、及び極性信号を受信する。ＴＸ＿ＥＮ信号は、送信機２２０が有効であるとき論理ハイであり、そうでないとき論理ローである。送信機２２０が有効であるとき、送信機２２０内の回路ブロックはパワーアップされ、送信機２２０は、送信できる準備ができている。ＩＮＴ＿ＥＮ信号は、回路５００を有効にするとき論理ハイであり、そうでないとき論理ローである。極性信号は、ＴＸ＿Ｇａｉｎが閾値を越えている場合（例えば、ＳＰＳ受信機２６０が現在ＬＰモードである場合）、または閾値より小さい場合（例えば、ＳＰＳ受信機２６０が現在ＨＬモードである場合）に、割り込みを生成するかどうかを示す。ユニット５１６は、入力信号に基づきＣＴＲ＿Ｃｔｒｌ信号を生成し、ＣＴＲ＿Ｃｔｒｌ信号をアップ／ダウンカウンタ５２０の

へ与える。ＣＴＲ＿Ｃｔｒｌ信号は、ＴＸ＿ＥＮ信号が論理ハイのとき、（極性信号による任意の反転の後）比較器５１４の出力と等しく設定されることがある。ＴＸ＿ＥＮ信号は、送信機２２０がオフにされ、ＳＰＳ受信機２６０がＨＬモードである場合、割り込みを生成するために用いられ、この結果、ＨＬからＬＰへの遷移を起こすことができる。

イネーブルユニット５１８は、ＴＸ＿ＥＮ信号、ＴＸ＿ＯＮ信号、及びＣＴＲ＿ＥＮ信号を受信し、カウンタ５２０のイネーブル（ＥＮ）入力へ出力信号を与える。ＴＸ＿ＯＮ信号は、送信機２２０が能動的に送信しているとき論理ハイであり、そうでないとき論理ローである。ＣＴＲ＿ＥＮ信号は、カウンタ５２０を有効にするときには論理ハイであり、そうでないときには論理ローである。ユニット５１８は、ＣＴＲ＿ＥＮ信号が論理ハイのとき、カウンタ５２０を有効にする。ユニット５１８は、ＴＸ＿ＯＮ信号が論理ローであり、かつ、ＴＸ＿ＥＮ信号が論理ハイであるとき、カウンタ５２０を無効にし、この結果、送信機２２０が一時的にアクティブでなくなったとき、例えばパンクチャ期間または送信ギャップの間、カウンタ５２０は更新されない。

カウンタ５２０は、ユニット５１８の出力により有効にされたとき、ユニット５１６からのＣＴＲ＿Ｃｔｒｌ信号に基づき、値を上げ下げする。比較器５２２は、カウンタ５２０の出力と、カウンタ閾値ＣＴＲ＿ＴＨとを、２つの入力で受信し、カウンタ出力がカウンタ閾値を越えている場合、割り込みＳＰＳ＿ＩＮＴを与える。

図５は、割り込み生成回路の一構成を示す。他の構成も、ＨＬモードとＬＰモードとの間の遷移のためのトリガを生成するために用いられることがある。

ＬＰモードとＨＬモードとの間の遷移は、ＳＰＳ受信機２６０内のドライバ２７６からのＳＰＳベースバンド信号のゲイン、位相、及びまたはグループ遅延に、ジャンプ（jump）または非連続性をもたらすことがある。ゲインジャンプはＳＰＳについて維持されるＡＧＣ（automatic gain control）ループにより対処できることがある。位相ジャンプは、先験的に特徴付けられ、位相非連続を補償するために、データプロセッサ２１０内のデジタル回転器で補正することができる。グループ遅延ジャンプは、データプロセッサ内のプログラマブル遅延ユニットにより除去することができる。ゲイン、位相、及びまたはグループ遅延におけるジャンプによるパフォーマンスの劣化は、ＬＰモードとＨＬモードとの間の遷移レートを制限することにより低減することができる。

図２に戻り、ＳＰＳ受信機２６０内の種々の回路ブロックのバイアス電流は、ＳＰＳ受信機のモードに基づき変化することがある。可変バイアス電流をもつ各回路ブロックは、種々の構成で実装されることがある。ＬＮＡ２６４、ミキサ２６６、及びＬＯ生成器２８６の構成例が以下に説明される。

図６は、図２のＳＰＳ受信機２６０内のＬＮＡ２６４の構成の概略図を示す。この構成において、ＬＮＡ２６４は、インダクティブ縮退（degeneration）トポロジーを有する共通ソースカスコードで実装されている。このトポロジーは、ＬＮＡの線形性を動的に調整するために用いる電気回路網を伴うが、その後のステージの雑音を低減するゲインを提供し、さらなる雑音もほとんど導入することがない。

ＬＮＡ２６４内では、カスコード構成で、Ｎチャネル電界効果トランジスタ（Ｎ−ＦＥＴ）６１４及び６１６が連結されている。Ｎ−ＦＥＴ６１４は、ＳＰＳ＿Ｉｎ信号を受信するゲートと、インダクタ６１２の一端に連結されたソースと、Ｎ―ＦＥＴ６１６のソースに連結されたドレインと、をもつ。インダクタ６１２の他端は、回路アース端子に連結されている。Ｎ−ＦＥＴ６１６は、Ｖａ電圧を受信するゲートと、ＳＰＳ＿Ｏｕｔ信号を与えるドレインとをもつ。インダクタ６１８及びキャパシタ６２０は、並列に、Ｎ―ＦＥＴ６１６のドレインと電源電圧Ｖｄｄとの間に、連結される。レジスタ６２２及び６２４は、分圧器ネットワークを形成し、電源電圧と回路アース端子との間に連結され、Ｖａ電圧を供する。キャパシタ６２６は、Ｎ−ＦＥＴ６１６のゲートと回路アース端子との間に連結される。

Ｎ−ＦＥＴ６４４は、レジスタ６４２の一端に連結されるソースと、オペアアンプ（ｏｕｔ ａｍｐ）６４０の出力に連結されたゲートと、スイッチ６５０の一端に連結されたドレインとをもつ。レジスタ６４２の他端は回路アース端子に連結される。スイッチ６５０は、ＬＰモードでは、バイアス電流ソース６５２をＮ−ＦＥＴ６４４のドレインへ連結し、ＨＬモードでは、バイアス電流ソース６５４をＮ−ＦＥＴ６４４のドレインへ連結する。バイアス電流ソース６５２は、ＬＰモードについてＩｂ＿ｌｏｗのバイアス電流を供給し、バイアス電流ソース６５２は、ＨＬモードについてＩｂ＿ｈｉｇｈのバイアス電流を供給する。

Ｎ−ＦＥＴ６４６は、Ｖａ電圧を受信するゲートと、電流ソース６４８の一端に連結されたソースと、電源電圧に連結されたドレインとをもつ。電流ソース６４８の他端は回路アース端子に連結される。オペアンプ６４０は、Ｎ−ＦＥＴ６４４のドレインに連結された非反転入力と、Ｎ−ＦＥＴ６４６のソースに連結された反転入力とをもつ。オペアンプ６４０は、Ｎ−ＦＥＴ６１４及び６４４に対し、バイアス電圧Ｖbiasを供給する。レジスタ６３２及び６３６は、Ｎ−ＦＥＴ６４４及び６１４のゲート間に、直列に連結される。キャパシタ６３４は、レジスタ６３２及び６３６と、回路アース電圧との間に連結される。

インダクタ６１２は、Ｎ−ＦＥＴ６１４に対し、ソース縮退（degeneration）を提供する。インダクタ６１８及びキャパシタ６２０は、ＧＰＳの場合１．５７５４２ＧＨｚである所望の周波数帯域に同調されることのある同調負荷を形成する。レジスタ６３２及びキャパシタ６３４は、オペアンプ６４０からのＶbias電圧に対し、ローパスフィルタを形成する。レジスタ６３６は、ＳＰＳ＿Ｉｎ信号とＶbias電圧との間の絶縁（isolation）を提供する。

Ｎ−ＦＥＴ６４１のバイアス電流はＮ−ＦＥＴ６４４のバイアス電流とミラーリングして、Ｎ―ＦＥＴ６４４は、Ｎ−ＦＥＴ６１４とカレントミラーを形成する。レジスタ６４２は、インダクタ６１２の抵抗損失をモデリングし、Ｎ−ＦＥＴ６１４及び６４４について、ゲートからソースの電圧Ｖgsのよりよい整合を可能にする。Ｎ−ＦＥＴ６４６のソース電圧は、Ｎ−ＦＥＴ６１４のドレイン電圧でもあるＮ−ＦＥＴ６１６のソース電圧ときっちり整合して、Ｎ−ＦＥＴ６４６はＮ−ＦＥＴ６１６とミラーリングする。従って、Ｎ−ＦＥＴ６４６は、センシティブ（sensitive）ノードであるＮ−ＦＥＴ６１４のドレインへのアクセスを提供する。オペアンプ６４０は、Ｎ−ＦＥＴ６１４のゲートからドレインの電圧Ｖgdが、Ｎ−ＦＥＴ６４４のＶgdときっちり整合するように、Ｎ−ＦＥＴ６１４及び６４４のゲートに適用されるＶbias電圧を変化させる。従って、オペアンプ６４０は、Ｎ−ＦＥＴ６１４の動作ポイントがＮ−ＦＥＴ６４４の動作ポイントにきっちりと整合することを保証する。オペアンプ６４０のこのフィードバックループは、Ｎ−ＦＥＴ６４４について少ないバイアス電流を用いるのみで、Ｎ−ＦＥＴ６１４のバイアス電流を正確に制御することを可能にする。例えば、Ｎ−ＦＥＴ６１４について所望のバイアス電流がＩbiasである場合、Ｎ−ＦＥＴ６４４は、Ｉbias／Ｘでバイアスされることがあり、ここで、Ｘは１０以上の因子である。

図６のカスコード構成は、ＬＮＡ入力からＬＮＡ出力へのよりよい絶縁、より高いＬＮＡゲイン、より高い出力インピーダンスなどのような特定の有利な点を提供することがある。オペアンプ６４０のフィードバックループは、Ｎ−ＦＥＴ６１４と６４４の動作ポイント（例えば、Ｖgd）がよりよく整合し、これにより、Ｎ−ＦＥＴ５１４と６４４との間でより大きい電流比の使用が可能となる、といった特定の有利な点を提供することがある。

図７は、図２のＳＰＳ受信機２６０内のミキサ２６６の構成の概略図を示す。この構成において、ミキサ２６６は、ミキシングコア７２０と、電流バッファ７３０を含む。ミキサ２６６は、電流バッファトポロジーをもつパッシブミキサで実装され、これは、雑音パフォーマンスを向上し、線形性要求に基づくバイアス電流プログラム可能性を与える。

トランス７１０は、ＬＮＡ２６４からのＳＰＳ＿Ｏｕｔ信号をミキサ２６６の入力に連結する。トランス７１０は、二次インダクタ７１２と磁気的に連結された一次インダクタ６１８からなる。インダクタ６１８は、図６のＬＮＡ２６４の一部である。インダクタ７１２を通る差分電圧は、ミキサ入力信号である。トランス７１０は、差動変換にシングルエンドを実行し、さらに、２次インダクタ７１２のターン数と一次インダクタ６１８のターン数との比に応じて信号電流ゲインを提供することがある。

ミキシングコア２７０内において、キャパシタ７２２ａは、インダクタ７１２の一端と、Ｎ−ＦＥＴ７２６ａ及び７２６ｂのドレインとの間に連結される。キャパシタ７２４ａは、Ｎ−ＦＥＴ７２６ａ及び７２６ｂのドレインと、回路アース端子との間に連結される。同様に、キャパシタ７２２ｂは、インダクタ７１２の他端と、Ｎ−ＦＥＴ７２６ｃ及び７２６ｄのドレインとの間に連結される。キャパシタ７２４ｂは、Ｎ−ＦＥＴ７２６ｃ及び７２６ｄのドレインと、回路アース端子との間に連結される。Ｎ−ＦＥＴ７２６ａ及び７２６ｃのソースは、ともに、ミキサ２６６のノードＡに連結される。Ｎ−ＦＥＴ７２６ｂ及び７２６ｄのソースは、ともに、ミキサ２６６のノードＢに連結される。Ｎ−ＦＥＴ７２６ａ及び７２６ｄのゲートは、反転ＬＯ信号ＬＯ−を受信する。Ｎ−ＦＥＴ７２６ｂ及び７２６ｃのゲートは、非反転ＬＯ信号ＬＯ＋を受信する。

電流バッファ７３０内において、レジスタ７３２ａは、ノードＡ及び回路アース端子に連結される。Ｎ−ＦＥＴ７３４ａは、ノードＡに連結されたソースと、Ｖｂ電圧を受信するゲートと、キャパシタ７４２ａの一端に連結されたドレインとをもつ。スイッチ７３６ａは、ＬＰモードでは、バイアス電流ソース７３８ａをＮ−ＦＥＴ７３４ａのドレインに連結し、ＨＬモードでは、バイアス電流ソース７４０ａをＮ−ＦＥＴ７３４ａのドレインに連結する。同様に、レジスタ７３２ｂは、ノードＢ及び回路アース端子に連結される。Ｎ−ＦＥＴ７３４ｂは、ノードＢに連結されたソースと、Ｖｂ電圧を受信するゲートと、キャパシタ７４２ｂの一端に連結されたドレインとをもつ。スイッチ７３６ｂは、ＬＰモードでは、バイアス電流ソース７３８ｂをＮ−ＦＥＴ７３４ｂのドレインに連結し、ＨＬモードでは、バイアス電流ソース７４０ｂをＮ−ＦＥＴ７３４ｂのドレインに連結する。バイアス電流ソース７３８ａ及び７３８ｂは、ＬＰモードについてバイアス電流Ｉｂ＿ｌｏを供給し、ＨＬモードについてバイアス電流Ｉｂ＿ｈｉを供給する。キャパシタ７４２ａ及び７４２ｂの他端は、増幅器２６８へ差動ＩＦ信号を供給する。

ミキシングコア７２０は、Ｎ−ＦＥＴ７２６ａから７２７ｄのドレインについてＤＣパスが示されていないように、ＤＣ電力を消費しないパッシブミキサを実装する。パッシブミキサはよりよい線形性を提供することがあり、アクティブミキサよりも雑音の生成が少ないことがある。キャパシタ７２２ａ及び７２２ｂは、ＡＣカップリングキャパシタである。キャパシタ７２４ａ及び７２４ｂは、スイッチングデバイスＮ−ＦＥＴ７２６ａから７２６ｄの寄生容量をモデリングするために用いられる。Ｎ−ＦＥＴ７２６ａから７２６ｄは、トランス７１０からのＲＦ信号と、差動ＬＯ信号とを混合し、差動ＩＦ信号を供給する。

電流バッファ７３０は、共通ゲート電流バッファトポロジーで実装される。レジスタ７３２ａ及び７３２ｂ、選択されたバイアス電流ソース７３８または７４０、及びＮ−ＦＥＴ７３４ａ及び７３４ｂのゲートにおける電圧Ｖｂは、電流バッファ７３０につてのバイアスポイントを設定する。Ｎ−ＦＥＴ７３４ａ及び７３４ｂは、ミキシングコア７２０からの差動電流信号をバッファリングし、ミキシングコアから増幅器２６８を絶縁する。キャパシタ７４２ａ及び７４２ｂは、ＡＣカップリングキャパシタである。

図８は、図２のＳＰＳ受信機２６０についてのＬＯ生成器２８６の構成の概略図を示す。ＬＯ生成器２８６内では、スイッチ８１２は、ＰＬＬ２８２からの電圧制御オシレータ（ＶＣＯ）信号を受信し、ＨＬモードが選択されているときには、ＶＣＯ信号を高線形性分周器／バッファ８１４へ渡し、ＬＰモードが選択されているときには、ＶＣＯ信号を低電力分周器／バッファ８１６へ渡す。ＳＰＳ受信器２６０のモードに応じて、いつでも、分周器／バッファ８１４及び８１６のうちのいずれか一方はパワーオンされていることがある。スイッチ８１８は、ＨＬモードが選択されているときには、ミキサ２６６についてのＬＯ信号として、分周器／バッファ８１４の出力を供給し、ＬＰモードが選択されているときには、分周器／バッファ８１６の出力を供給する。

図６、７及び８は、２つのモードの場合のＬＮＡ２６４、ミキサ２６６、及びＬＯ生成器２８６の構成例を示す。他の構成もまた、これら回路ブロックに用いることができる。さらに、２つより多い数のモードが各回路ブロックによりサポートされていてもよい。

図９は、ＳＰＳ受信機、例えばＧＰＳ受信機を動作させるプロセス９００の設計を示す。プロセス９００は、図２のプロセッサ２１０、コントローラ２１６、プロセッサ２９０、ユニット２７８等により実行されることがある。ＳＰＳ受信機と並置される送信機の出力電力レベルが決定され得る（ブロック９１２）。送信機はＣＤＭＡ送信機または別のタイプの送信機でもよい。送信機及びＳＰＳ受信機は、同じ集積回路（ＩＣ）、同じ回路基盤、同じ無線機器などに実装される場合、並置されることがある。送信機出力電力レベルは、上述したように、あるいは他の方法で、送信機内のＰＡレベルと、送信機のゲインとに基づき決定されることがある。

ＳＰＳ受信機のバイアス電流は、送信機の出力電力レベルに基づき調整されることがある（ブロック９１４）。ＳＰＳ受信機は、例えば、ＬＮＡ、ミキサ、ＬＯ生成器などの調整可能なバイアス電流をもつ少なくとも１つの回路ブロックを含むことがある。各回路ブロックのバイアス電流は、送信機出力電力レベルに基づき調整されることがある。

複数の状態を含む状態マシンが保持される。例えば、状態マシンは、図４に示すような複数の状態を含むことがある。各状態は、ＳＰＳ受信機の特定のモードと、送信機の特定のモードとに関連付けられていることがある。ＳＰＳ受信機のバイアス電流は、状態マシンの現在の状態に基づき選択されることがある。

ＳＰＳ受信機は、ＳＰＳ受信機について設定されている異なる複数のバイアス電流に関連付けられている複数のモードのうちの１つで動作することがある。複数のモードのうちの１つは、送信機出力電力レベルと、少なくとも１つの切替ポイントとに基づき選択されることがある。ＳＰＳ受信機のバイアス電流は、選択されたモードに基づき設定されることがある。

図１０は、ブロック９１４の設計を示す。この設計において、送信機出力電力レベルは、切替ポイントと比較されることがある（ブロック１０１２）。送信機出力電力レベルが切替ポイントより低い場合には、ＳＰＳ受信機について第１モード（例えば、低電力モード）が選択されることがある（ブロック１０１４）。送信機出力電力レベルが切替ポイントよりも高い場合には、ＳＰＳ受信機について、第２モード（例えば、高線形性モード）が選択されることがある（ブロック１０１６）。第２モードは、第１モードよりも、ＳＰＳ受信機についてより大きいバイアス電流が関連付けられている。

送信機出力レベルが切替ポイントを越えるとき、割り込みが受信されることがある。この割り込みの受信に応答して、ＳＰＳ受信機について第２モードが選択されることがある。ＳＰＳ受信機が第２モードである間、ポーリングが実行されることがあり、これにより、送信機出力レベルが切替ポイントより低いかどうかを決定する。ポーリングが、送信機出力電力レベルが切替ポイントより低いことを示す場合、第１モードが選択されることがある。送信機出力電力レベルが切替ポイントよりも高いか低いかは、他の方法でも決定することができる。時間ヒステリシス及び又は信号ヒステリシスが、第１モードと第２モードとの間の遷移を決定するために用いられることがある。

ここに開示された技術は、種々の手段で実装されることがある。例えば、これらの技術は、ハードウェア、ソフトウェア、またはこれらの組合せで実装することができる。ハードウェア実装の場合、ＳＰＳ受信機の動作モードを決定し、ＳＰＳ受信機のバイアス電流を調整するために用いられる処理ユニットは、ＡＳＩＣ、ＤＳＰ、デジタル信号処理機器（ＤＳＰＤ：digital signal processing device）、ＰＬＤ（programmable logic device）、ＦＰＧＡ（field programmable gate arrays）、 プロセッサ、コントローラ、μコントローラ、マイクロプロセッサ、電子機器、ここに説明された機能を実行するために設計された他の電子機器、コンピュータ、またはこれらの組合せのうちの１つまたは複数に実装されることがある。

ファームウェア及びまたはソフトウェア実装の場合、当該技術は、ここに説明された機能を実行するモジュール（例えば、プロシジャ、関数など）で実装されることがある。ファームウェア及びまたはソフトウェアは、メモリ（例えな、図２のメモリ２９２）に記憶されて、プロセッサ（例えば、プロセッサ２９０）により実行されることがある。メモリは、プロセッサ内または該プロセッサの外部に実装されることがある。ファームウェア及びまたはソフトウェア命令群は、ＲＡＭ（random access memory）、ＲＯＭ（read-only memory）、不揮発性ＲＡＭ（ＮＶＲＡＭ：non-volatile random access memory）プログラマブルＲＯＭ（ＰＲＯＭ：programmable read-only memory ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ：electrically erasable PROM ）、 FLASHメモリ、コンパクトディスク（CD）、磁気または光データ記憶機器などのような他のプロセッサ読み取り可能な媒体にも記憶されることもある。

ここに説明された回路ブロック（例えば、図６のＬＮＡ２６４、図７のミキサ２６６、図８のＬＯ生成器２８６など）は、Ｎ−ＦＥＴ、Ｐ−ＦＥＴ、ＭＯＳＦＥＴ（ metal oxide semiconductor FET）、ＢＪＴ（bipolar junction transistor）、ＧａＡｓ（gallium arsenide) ＦＥＴなどのような種々のタイプのトランジスタで実装されることがある。これら回路ブロックは、種々のＩＣプロセス及びＲＦＩＣ、混合信号ＩＣなどのような種々のタイプのＩＣで作られることもある。

ここに説明あれる技術または回路ブロックを実装する装置は、単体ユニットでもよいし、機器の一部でもよい。該機器は、（i）単体ＩＣ、（ii）データ及びまたは命令群を記憶するメモリＩＣを含む１つまたは複数のＩＣのセット、（iii）ＭＳＭのようなＡＳＩＣ、（iv）他の複数の機器内に埋め込まれることがあるモジュール、（v）携帯電話、無線機器、ハンドセット、またはモバイルユニット、（vi）その他、でもよい。

この開示の上記説明は、当業者がこの開示を作りまたは用いることができるように提供される。この開示の種々の変更は、当業者には自明であり、ここに定義された一般的な原理は、この開示の精神または範囲から逸脱せずに、他のバリエーションに適用されることがある。従って、この開示は、ここに説明された例及び構成（設計）に限定することを意図するものではなく、ここに開示される原理及び新規な特徴に一致する最も広い範囲を許容するものである。

Claims (38)

1. 衛星測位システム（ＳＰＳ）受信機に並置される送信機の出力電力レベルを決定し、前記送信機の前記出力電力レベルに基づき前記ＳＰＳ受信機のバイアス電流を調整する、少なくとも１つのプロセッサと、
   前記少なくとも１つのプロセッサに連結されたメモリと、
   を含む装置。
2. 前記少なくとも１つのプロセッサは、
   前記送信機の前記出力電力レベルに基づき、前記ＳＰＳ受信機についての複数のモードのうちの１つを選択し、ここで前記複数のモードは、前記ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられ、
   前記選択されたモードに基づき、前記ＳＰＳ受信機の前記バイアス電流を設定する、
   請求項１の装置。
3. 前記少なくとも１つのプロセッサは、
   前記送信機の前記出力電力レベルが切替ポイントより低い場合、前記ＳＰＳ受信機について第１モードを選択し、
   前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、前記ＳＰＳ受信機について第２モードを選択し、
   前記第２モードは、前記ＳＰＳ受信機について、前記第１モードより大きいバイアス電流が関連付けられている、
   請求項１の装置。
4. 前記メモリは、少なくとも１つの周波数帯域について少なくとも１つの切替ポイントを記憶し、
   前記少なくとも１つのプロセッサは、送信機により現在用いられている周波数帯域についての前記切替ポイントを前記メモリから受信する、
   請求項３の装置。
5. 前記少なくとも１つのプロセッサは、前記送信機の前記出力電力レベルが前記切替ポイントより高いとき、割り込みを受信し、前記割り込みの受信を受けて、前記ＳＰＳ受信機について前記第２モードを選択する、
   請求項３の装置。
6. 前記ＳＰＳ受信機が前記第２モードである間、前記少なくとも１つのプロセッサは、前記送信機の前記出力電力レベルが前記切替ポイントより低いかどうかを決定するために、ポーリングを行う、
   請求項３の装置。
7. 前記少なくとも１つのプロセッサは、前記ＳＰＳ受信機についての前記第１及び前記第２モード間の遷移に対し、時間ヒステリシスを用いる、
   請求項３の装置。
8. 前記第１モードから前記第２モードへの遷移の場合、前記少なくとも１つのプロセッサは、
   前記ＳＰＳ受信機を無効にし、
   前記ＳＰＳ受信機を前記第１モードから前記第２モードへ切り換え、
   タイマを開始させ、
   前記タイマの時間切れで、前記ＳＰＳ受信機を有効にする、
   請求項３の装置。
9. 前記少なくとも１つのプロセッサは、複数の状態を含む状態マシンを保持し、
   各状態は、前記ＳＰＳ受信機についての特定のモードと、前記送信機の特定のステータスとに関連付けられている、
   請求項１の装置。
10. 前記状態マシンは、
    前記ＳＰＳ受信機が第１モードであり、前記送信機がオフであることに対応する第１状態、前記ＳＰＳ受信機が前記第１モードであり、前記送信機がオンであることに対応する第２状態、及び、前記ＳＰＳ受信機が第２モードであり、前記送信機がオンであることに対応する第３状態を含み、
    前記第２モードは、前記ＳＰＳ受信機について、前記第１モードよりも大きいバイアス電流に関連付けられている、
    請求項９の装置。
11. 前記送信機は、複数のレンジで操作可能な電力増幅器（ＰＡ）を含み、
    前記少なくとも１つのプロセッサは、前記ＰＡの現在のレンジと前記送信機のゲインとに基づき、前記送信機の前記出力電力レベルを決定する、
    請求項１の装置。
12. 前記少なくとも１つのプロセッサは、前記送信機の前記出力電力レベルに基づき、前記ＳＰＳ受信機内の低雑音増幅器（ＬＮＡ）のバイアス電流を調整する、
    請求項１の装置。
13. 前記少なくとも１つのプロセッサは、前記送信機の前記出力電力レベルに基づき、前記ＳＰＳ受信機内のミキサまたは前記ＳＰＳ受信機内のローカルオシレータ（ＬＯ）生成器のバイアス電流を調整する、
    請求項１の装置。
14. 前記ＳＰＳ受信機は、全地球測位システム（ＧＰＳ）受信機である請求項１の装置。
15. 前記送信機は、符号分割多重アクセス（ＣＤＭＡ）送信機である請求項１の装置。
16. 衛星測位システム（ＳＰＳ）受信機に並置される送信機の出力電力レベルを決定すること、及び、
    前記送信機の前記出力電力レベルに基づき前記ＳＰＳ受信機のバイアス電流を調整すること、
    を含む方法。
17. 前記ＳＰＳ受信機の前記バイアス電流を調整することは、
    前記送信機の前記出力電力レベルに基づき、前記ＳＰＳ受信機についての複数のモードのうちの１つを選択すること、ここで前記複数のモードは、前記ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられ、
    前記選択されたモードに基づき、前記ＳＰＳ受信機の前記バイアス電流を設定すること、
    を含む請求項１６の方法。
18. 前記ＳＰＳ受信機の前記バイアス電流を調整することは、
    前記送信機の前記出力電力レベルが切替ポイントより低い場合、前記ＳＰＳ受信機について第１モードを選択すること、
    前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、前記ＳＰＳ受信機について第２モードを選択すること、
    を含み、前記第２モードは、前記ＳＰＳ受信機について、前記第１モードより大きいバイアス電流が関連付けられている請求項１６の方法。
19. 衛星測位システム（ＳＰＳ）受信機に並置される送信機の出力電力レベルを決定する手段と、
    前記送信機の前記出力電力レベルに基づき前記ＳＰＳ受信機のバイアス電流を調整する手段と、
    を含む装置。
20. 前記ＳＰＳ受信機の前記バイス電流を調整する手段は、
    前記送信機の前記出力電力レベルに基づき、前記ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられる前記ＳＰＳ受信機についての複数のモードのうちの１つを選択する手段と、
    前記選択されたモードに基づき、前記ＳＰＳ受信機の前記バイアス電流を設定する手段と、
    を含む請求項１９の装置。
21. 前記ＳＰＳ受信機の前記バイアス電流を調整する手段は、
    前記送信機の前記出力電力レベルが切替ポイントより低い場合、前記ＳＰＳ受信機について第１モードを選択する手段と、
    前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、前記ＳＰＳ受信機について、前記第１モードより大きいバイアス電流が関連付けられている第２モードを選択する手段と、
    を含む請求項１９の装置。
22. コンピュータに、衛星測位システム（ＳＰＳ）受信機に並置される送信機の出力電力レベルを決定させるコードと、
    コンピュータに、前記送信機の前記出力電力レベルに基づき前記ＳＰＳ受信機のバイアス電流を調整させるコードと、
    を含むコンピュータ読み取り可能な媒体を有するコンピュータプログラム製品。
23. コンピュータに、前記ＳＰＳ受信機の前記バイス電流を調整させるコードは、
    コンピュータに、前記送信機の前記出力電力レベルに基づき、前記ＳＰＳ受信機についての異なる複数のバイアス電流設定に関連付けられる前記ＳＰＳ受信機についての複数のモードのうちの１つを選択させるコードと、
    コンピュータに、前記選択されたモードに基づき、前記ＳＰＳ受信機の前記バイアス電流を設定させるコードと、
    を含む請求項２２のコンピュータプログラム製品。
24. コンピュータに、前記ＳＰＳ受信機の前記バイス電流を調整させるコードは、
    前記送信機の前記出力電力レベルが切替ポイントより低い場合、コンピュータに、前記ＳＰＳ受信機について第１モードを選択させるコードと、
    前記送信機の前記出力電力レベルが前記切替ポイントより高い場合、コンピュータに、前記ＳＰＳ受信機について、前記第１モードより大きいバイアス電流が関連付けられている第２モードを選択させるコードと、
    を含む請求項２２のコンピュータプログラム製品。
25. 衛星測位システム（ＳＰＳ）の複数の衛星からの複数の信号を含む無線周波数（ＲＦ）入力信号を受信及び増幅し、並置される送信機の出力電力レベルに基づき調整されるバイアス電流をもつ低雑音増幅器（ＬＮＡ）と、
    前記ＬＮＡに、調整可能なバイアス電流を供給する少なくとも１つのバイアス電流ソースと、
    を含むデバイス。
26. 前記ＬＮＡは、
    前記ＲＦ入力信号を受信し、信号ゲインを供給するトランジスタと、
    前記調整可能なバイアス電流を受信し、前記トランジスタにバイアス電圧を供給するカレントミラーと、
    を含む請求呼２５のデバイス。
27. 入力信号を増幅する低雑音増幅器（ＬＮＡ）を含むデバイスであって、
    前記ＬＮＡは、
    前記入力信号を受信する第１トランジスタと、
    バイアス電流を受信し、前記第１トランジスタとカレントミラーを形成する第２トランジスタと、
    前記第１及び前記第２トランジスタの動作ポイントを整合させるために、前記第１及び前記第２のトランジスタについてのバイアス電圧を生成するオペアンプ（op amp）と、
    を含むデバイス。
28. 前記オペアンプは、反転入力及び非反転入力で、第１電圧及び第２電圧をそれぞれ受信し、前記第１電圧及び前記第２電圧に基づき前記バイアス電圧を生成し、
    前記第１電圧は、前記第１トランジスタの複製された出力電圧であり、前記第２電圧は、前記第２トランジスタの出力電圧である、
    請求項２７のデバイス。
29. 前記ＬＮＡは、さらに、
    カスコード構成で前記第１とランジスタに連結され、前記ＬＮＡに出力信号を供給する第３トランジスタを含む請求項２７のデバイス。
30. 前記ＬＮＡは、さらに、前記第１トランジスタの複製された出力電圧を供給する第４トランジスタを含み、
    前記第３及び第４トランジスタは連結されたゲートをもつ、
    請求項２９のデバイス。
31. 前記ＬＮＡは、さらに、
    前記第１トランジスタのソースに連結されたソース縮退インダクタと、
    前記第２トランジスタのソースに連結されたソース縮退レジスタと、
    を含み、
    前記ソース縮退レジスタは、抵抗損失をモデリングし、
    請求項２７のデバイス。
32. 前記第１トランジスタのバイアス電流は、前記第２トランジスタの電気バイアス電流の複数倍である請求項２７のデバイス。
33. 前記第１トランジスタのバイアス電流は、前記第２トランジスタの前記バイアス電流の少なくとも１０倍である請求項２７のデバイス。
34. 前記ＬＮＡは、さらに、
    前記オペアンプからの前記バイアス電圧を受信し、フィルタリングされたバイアス電圧を前記第１トランジスタへ供給するローパスフィルタを含む請求項２７のデバイス。
35. 第２トランジスタに調整可能なバイアス電流を供給する少なくとも１つのバイアス電流ソースをさらに含む請求項２７のデバイス。
36. 入力信号を増幅する低雑音増幅器（ＬＮＡ）を含む集積回路であって、
    前記ＬＮＡは、
    前記入力信号を受信する第１トランジスタ、
    バイアス電流を受信し、前記第１トランジスタとカレントミラーを形成する第２トランジスタ、及び
    前記第１及び前記第２トランジスタの動作ポイントを整合させるために、前記第１及び前記第２のトランジスタについてのバイアス電圧を生成するオペアンプ（op amp）と、
    を含む集積回と。
37. 前記オペアンプは、反転入力及び非反転入力で、第１電圧及び第２電圧をそれぞれ受信し、前記第１電圧及び前記第２電圧に基づき前記バイアス電圧を生成し、
    前記第１電圧は、前記第１トランジスタの複製された出力電圧であり、前記第２電圧は、前記第２トランジスタの出力電圧である、
    請求項３６の集積回路。
38. 前記ＬＮＡは、さらに、
    カスコード構成で前記第１とランジスタに連結され、前記ＬＮＡに出力信号を供給する第３トランジスタと、
    前記第１トランジスタの複製された出力電圧を供給する第４トランジスタと、
    を含み、
    前記第３及び第４トランジスタは連結されたゲートをもつ、請求項３６の集積回路。

Images