JP2000022559A - 送信出力制御回路 - Google Patents
送信出力制御回路Info
- Publication number
- JP2000022559A JP2000022559A JP10188738A JP18873898A JP2000022559A JP 2000022559 A JP2000022559 A JP 2000022559A JP 10188738 A JP10188738 A JP 10188738A JP 18873898 A JP18873898 A JP 18873898A JP 2000022559 A JP2000022559 A JP 2000022559A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power
- port
- power amplifier
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 135
- 230000003321 amplification Effects 0.000 claims description 50
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 1
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7239—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers and shunting lines by one or more switch(es)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
【課題】 高出力時及び低出力時の送信出力制御回路の
消費電力を低減する。 【解決手段】 高出力時には、送信する信号を、電力増
幅回路１１を介してサーキュレータ４のポートａに導
き、サーキュレータ４のポートｂから出力させると共に
サーキュレータ４のポートｃを終端器６で終端させる。
低出力時には、送信する信号を、電力増幅回路１１をバ
イパスする経路を介してサーキュレータ４のポートｃに
導いてサーキュレータ４のポートａを介してサーキュレ
ータ４のポートｂから出力させると共に、電力増幅回路
１１をオフさせる。
消費電力を低減する。 【解決手段】 高出力時には、送信する信号を、電力増
幅回路１１を介してサーキュレータ４のポートａに導
き、サーキュレータ４のポートｂから出力させると共に
サーキュレータ４のポートｃを終端器６で終端させる。
低出力時には、送信する信号を、電力増幅回路１１をバ
イパスする経路を介してサーキュレータ４のポートｃに
導いてサーキュレータ４のポートａを介してサーキュレ
ータ４のポートｂから出力させると共に、電力増幅回路
１１をオフさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、送信機の送信出力
制御回路に関する。
制御回路に関する。
【０００２】
【従来の技術】従来、種々の送信出力制御回路が開示さ
れている（特開平７−３３６２４３号公報や、特開平８
−２２２９６３号公報を参照）。
れている（特開平７−３３６２４３号公報や、特開平８
−２２２９６３号公報を参照）。
【０００３】また、特開平５−８３０４１号公報にも別
の従来の送信出力制御回路が開示されている。
の従来の送信出力制御回路が開示されている。
【０００４】この特開平５−８３０４１号公報にも開示
されているように、一般に移動機に備えられた送信機
は、基地局との電波の強弱に応じて、基地局からの制御
信号によって送信機の送信出力電力が制御される。
されているように、一般に移動機に備えられた送信機
は、基地局との電波の強弱に応じて、基地局からの制御
信号によって送信機の送信出力電力が制御される。
【０００５】本発明は、特に、基地局からの電波の強弱
に応じて送信出力信号の制御を行なう送信出力制御回路
に関する。
に応じて送信出力信号の制御を行なう送信出力制御回路
に関する。
【０００６】従来、この種の送信出力制御回路として、
線形性を要し、広いダイナミックレンジの送信出力制御
を行う送信出力制御回路を備えた送信機において、送信
出力制御時における消費電流削減は、低出力時の消費電
流効率の改善を達成することを目的としてしている。
線形性を要し、広いダイナミックレンジの送信出力制御
を行う送信出力制御回路を備えた送信機において、送信
出力制御時における消費電流削減は、低出力時の消費電
流効率の改善を達成することを目的としてしている。
【０００７】上述の特開平５−８３０４１号公報の図３
には、送信出力に応じてＦＥＴ増幅素子を用いた電力増
幅回路のゲートバイアスを可変して消費電流効率を改善
する技術が記載されている。
には、送信出力に応じてＦＥＴ増幅素子を用いた電力増
幅回路のゲートバイアスを可変して消費電流効率を改善
する技術が記載されている。
【０００８】図５を参照すると、上述の特開平５−８３
０４１号公報の図６に開示された送信出力制御回路と実
質的に等価の送信出力制御回路が示されている。この送
信出力制御回路は、送信する信号を受ける可変減衰器１
´を有する。この送信する信号は、可変減衰器１´でレ
ベル制御されて、ＦＥＴ増幅素子を用いた電力増幅器３
を有する電力増幅回路で増幅された後に、アイソレータ
１０３を通過して、回路出力端子ＯＵＴに送出される。
ここで、ＦＥＴ増幅素子を用いた電力増幅器３は、電力
増幅回路のドレイン電源供給回路７´によりドレイン電
源が供給され、ゲートバイアス可変回路１０５より最適
ＤＣ特性に設定される。
０４１号公報の図６に開示された送信出力制御回路と実
質的に等価の送信出力制御回路が示されている。この送
信出力制御回路は、送信する信号を受ける可変減衰器１
´を有する。この送信する信号は、可変減衰器１´でレ
ベル制御されて、ＦＥＴ増幅素子を用いた電力増幅器３
を有する電力増幅回路で増幅された後に、アイソレータ
１０３を通過して、回路出力端子ＯＵＴに送出される。
ここで、ＦＥＴ増幅素子を用いた電力増幅器３は、電力
増幅回路のドレイン電源供給回路７´によりドレイン電
源が供給され、ゲートバイアス可変回路１０５より最適
ＤＣ特性に設定される。
【０００９】送信出力制御時における消費電流低減は、
送信出力に対して最適なＤＣ特性（アイドル電流）にな
るようにゲートバイアス可変回路１０５によりゲートバ
イアスを可変して行う。
送信出力に対して最適なＤＣ特性（アイドル電流）にな
るようにゲートバイアス可変回路１０５によりゲートバ
イアスを可変して行う。
【００１０】
【発明が解決しようとする課題】しかし、この送信出力
制御回路は、低出力時の消費電流低減には限度があり、
所定出力レベルより更に低い低出力を出力する低出力時
には消費電流削減が不可能であるという欠点がある。
制御回路は、低出力時の消費電流低減には限度があり、
所定出力レベルより更に低い低出力を出力する低出力時
には消費電流削減が不可能であるという欠点がある。
【００１１】その理由は、ＦＥＴ増幅素子を用いた電力
増幅器３の線形性確保の為、無限大にアイドル電流（Ｄ
Ｃ特性）を絞ることが出来ないためである。
増幅器３の線形性確保の為、無限大にアイドル電流（Ｄ
Ｃ特性）を絞ることが出来ないためである。
【００１２】図６は、上述の欠点を除去するために考え
られる、本発明の基となる送信出力制御回路を示してい
る。図６の送信出力制御回路は、ＦＥＴ増幅素子を用い
た電力増幅器３をバイパスする回路をスイッチ２及びス
イッチ２０４を使用して実現し、前記ある出力レベルよ
り更に低出力時に、ＦＥＴ増幅素子を用いた電力増幅器
３をバイパスした状態にすると共に、ＦＥＴ増幅素子を
用いた電力増幅器３をオフの状態にするものである。ス
イッチ２０４と出力端子ＯＵＴとの間にはアイソレータ
１０３が接続される。ＦＥＴ増幅素子を用いた電力増幅
器３にはドレイン電源供給回路７及びゲートバイアス設
定回路８が接続され、ＦＥＴ増幅素子を用いた電力増幅
器３、ドレイン電源供給回路７、及びゲートバイアス設
定回路８は電力増幅回路を構成する。図６において、所
定出力レベルより更に低い低出力を出力する低出力時に
は、電力増幅回路において、ＦＥＴ増幅素子を用いた電
力増幅器３をオフする事ができ、消費電流削減が可能で
ある。
られる、本発明の基となる送信出力制御回路を示してい
る。図６の送信出力制御回路は、ＦＥＴ増幅素子を用い
た電力増幅器３をバイパスする回路をスイッチ２及びス
イッチ２０４を使用して実現し、前記ある出力レベルよ
り更に低出力時に、ＦＥＴ増幅素子を用いた電力増幅器
３をバイパスした状態にすると共に、ＦＥＴ増幅素子を
用いた電力増幅器３をオフの状態にするものである。ス
イッチ２０４と出力端子ＯＵＴとの間にはアイソレータ
１０３が接続される。ＦＥＴ増幅素子を用いた電力増幅
器３にはドレイン電源供給回路７及びゲートバイアス設
定回路８が接続され、ＦＥＴ増幅素子を用いた電力増幅
器３、ドレイン電源供給回路７、及びゲートバイアス設
定回路８は電力増幅回路を構成する。図６において、所
定出力レベルより更に低い低出力を出力する低出力時に
は、電力増幅回路において、ＦＥＴ増幅素子を用いた電
力増幅器３をオフする事ができ、消費電流削減が可能で
ある。
【００１３】しかし、この図６の送信出力制御回路は、
ＦＥＴ増幅素子を用いた電力増幅器３以降の損失がスイ
ッチ２０４の損失分増加する事になり、高出力時に電力
増幅回路の出力レベルを損失分上げる必要があり、消費
電流が増加し、高出力時の消費電流低減が不可能になる
という新たな欠点をもつこととなる。
ＦＥＴ増幅素子を用いた電力増幅器３以降の損失がスイ
ッチ２０４の損失分増加する事になり、高出力時に電力
増幅回路の出力レベルを損失分上げる必要があり、消費
電流が増加し、高出力時の消費電流低減が不可能になる
という新たな欠点をもつこととなる。
【００１４】それ故、本発明の課題は、上述した新たな
欠点をも除去し、高出力時及び低出力時の消費電流低減
を達成することができる送信出力制御回路を提供するこ
とにある。
欠点をも除去し、高出力時及び低出力時の消費電流低減
を達成することができる送信出力制御回路を提供するこ
とにある。
【００１５】
【課題を解決するための手段】本発明によれば、送信す
る信号を受ける回路入力端子と、回路出力端子と、オン
の状態で、前記送信する信号を増幅し、増幅された信号
を送信出力信号として回路出力端子に送出する電力増幅
回路と、送信レベルを指定され、電力増幅回路が、前記
指定された送信レベルを持つ、増幅された信号を、送信
出力信号として出力するように、電力増幅回路を制御す
る制御回路とを有する送信出力制御回路において、電力
増幅回路の出力端子に接続された第１のサーキュレータ
ポートと、回路出力端子に接続された第２のサーキュレ
ータポートと、第３のサーキュレータポートとを有する
サーキュレータと；前記第３のサーキュレータポートに
接続された第１のスイッチポートと、第２のスイッチポ
ートと、前記送信する信号を供給される第３のスイッチ
ポートとを有するスイッチと；前記第２のスイッチポー
トに接続された終端器とを有し、前記制御回路は、前記
指定されたレベルが所定レベルより大きい時は、前記第
１のスイッチポートを前記第２のスイッチポートに接続
させるべく、スイッチを制御し、かつ電力増幅回路をオ
ンの状態に制御し、前記指定された信号が前記所定レベ
ル以下の時は、前記第１のスイッチポートを前記第３の
スイッチポートに接続させるべく、スイッチを制御し、
かつ電力増幅回路をオフの状態に制御し、前記サーキュ
レータは、前記指定された信号が前記所定レベルより大
きいときは、前記第１のサーキュレータポートで受けた
前記増幅された信号を、前記第３のサーキュレータポー
トが前記終端器により、スイッチを介して終端された状
態で、前記第１のサーキュレータポートから前記第２の
サーキュレータポートへ伝送し、前記指定された信号が
前記所定レベル以下の時は、スイッチを介して前記第３
のサーキュレータポートで受けた前記送信する信号を、
前記第３のサーキュレータポートから前記第１のサーキ
ュレータポートを介して前記第２のサーキュレータポー
トへ伝送することを特徴とする送信出力制御回路が得ら
れる。
る信号を受ける回路入力端子と、回路出力端子と、オン
の状態で、前記送信する信号を増幅し、増幅された信号
を送信出力信号として回路出力端子に送出する電力増幅
回路と、送信レベルを指定され、電力増幅回路が、前記
指定された送信レベルを持つ、増幅された信号を、送信
出力信号として出力するように、電力増幅回路を制御す
る制御回路とを有する送信出力制御回路において、電力
増幅回路の出力端子に接続された第１のサーキュレータ
ポートと、回路出力端子に接続された第２のサーキュレ
ータポートと、第３のサーキュレータポートとを有する
サーキュレータと；前記第３のサーキュレータポートに
接続された第１のスイッチポートと、第２のスイッチポ
ートと、前記送信する信号を供給される第３のスイッチ
ポートとを有するスイッチと；前記第２のスイッチポー
トに接続された終端器とを有し、前記制御回路は、前記
指定されたレベルが所定レベルより大きい時は、前記第
１のスイッチポートを前記第２のスイッチポートに接続
させるべく、スイッチを制御し、かつ電力増幅回路をオ
ンの状態に制御し、前記指定された信号が前記所定レベ
ル以下の時は、前記第１のスイッチポートを前記第３の
スイッチポートに接続させるべく、スイッチを制御し、
かつ電力増幅回路をオフの状態に制御し、前記サーキュ
レータは、前記指定された信号が前記所定レベルより大
きいときは、前記第１のサーキュレータポートで受けた
前記増幅された信号を、前記第３のサーキュレータポー
トが前記終端器により、スイッチを介して終端された状
態で、前記第１のサーキュレータポートから前記第２の
サーキュレータポートへ伝送し、前記指定された信号が
前記所定レベル以下の時は、スイッチを介して前記第３
のサーキュレータポートで受けた前記送信する信号を、
前記第３のサーキュレータポートから前記第１のサーキ
ュレータポートを介して前記第２のサーキュレータポー
トへ伝送することを特徴とする送信出力制御回路が得ら
れる。
【００１６】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００１７】図１を参照すると、本発明の一実施例によ
る送信出力制御回路は、送信する信号を受ける回路入力
端子ＩＮと、回路出力端子ＯＵＴと、オンの状態で、前
記送信する信号を増幅し、増幅された信号を送信出力信
号として回路出力端子ＯＵＴに送出する電力増幅回路１
１と、送信レベルを指定され、電力増幅回路１１が、前
記指定された送信レベルを持つ、増幅された信号を、送
信出力信号として出力するように、電力増幅回路１１を
制御する制御回路１０とを有する。
る送信出力制御回路は、送信する信号を受ける回路入力
端子ＩＮと、回路出力端子ＯＵＴと、オンの状態で、前
記送信する信号を増幅し、増幅された信号を送信出力信
号として回路出力端子ＯＵＴに送出する電力増幅回路１
１と、送信レベルを指定され、電力増幅回路１１が、前
記指定された送信レベルを持つ、増幅された信号を、送
信出力信号として出力するように、電力増幅回路１１を
制御する制御回路１０とを有する。
【００１８】サーキュレータ４は、電力増幅回路１１の
出力端子に接続された第１のサーキュレータポートａ
と、回路出力端子ＯＵＴに接続された第２のサーキュレ
ータポートｂと、第３のサーキュレータポートｃとを有
する。
出力端子に接続された第１のサーキュレータポートａ
と、回路出力端子ＯＵＴに接続された第２のサーキュレ
ータポートｂと、第３のサーキュレータポートｃとを有
する。
【００１９】スイッチ５は、第３のサーキュレータポー
トｃに接続された第１のスイッチポートａと、第２のス
イッチポートｂと、前記送信する信号を供給される第３
のスイッチポートｃとを有する。
トｃに接続された第１のスイッチポートａと、第２のス
イッチポートｂと、前記送信する信号を供給される第３
のスイッチポートｃとを有する。
【００２０】終端器６は、スイッチ５の第２のスイッチ
ポートｂに接続されている。
ポートｂに接続されている。
【００２１】別のスイッチ２は、回路入力端子ＩＮに接
続されたスイッチ入力ポートａと、電力増幅回路１１の
入力端子に接続された第１のスイッチ出力ポートｂと、
スイッチ５の第３のスイッチポートｃに接続された第２
のスイッチ出力ポートｃとを有する。
続されたスイッチ入力ポートａと、電力増幅回路１１の
入力端子に接続された第１のスイッチ出力ポートｂと、
スイッチ５の第３のスイッチポートｃに接続された第２
のスイッチ出力ポートｃとを有する。
【００２２】制御回路１０は、前記指定されたレベルが
所定レベルより大きい時は、スイッチ５の第１のスイッ
チポートａをスイッチ５の第２のスイッチポートｂに接
続させるべく、スイッチ５を制御し、かつ電力増幅回路
１１をオンの状態に制御し、前記指定された信号が前記
所定レベル以下の時は、スイッチ５の第１のスイッチポ
ートａをスイッチ５の第３のスイッチポートｃに接続さ
せるべく、スイッチ５を制御し、かつ電力増幅回路１１
をオフの状態に制御する。
所定レベルより大きい時は、スイッチ５の第１のスイッ
チポートａをスイッチ５の第２のスイッチポートｂに接
続させるべく、スイッチ５を制御し、かつ電力増幅回路
１１をオンの状態に制御し、前記指定された信号が前記
所定レベル以下の時は、スイッチ５の第１のスイッチポ
ートａをスイッチ５の第３のスイッチポートｃに接続さ
せるべく、スイッチ５を制御し、かつ電力増幅回路１１
をオフの状態に制御する。
【００２３】また、制御回路１０は、前記指定されたレ
ベルが前記所定レベルより大きい時は、別のスイッチ２
のスイッチ入力ポートａを別のスイッチ２の第１のスイ
ッチ出力ポートｂに接続させるべく、別のスイッチ２を
制御し、前記指定された信号が前記所定レベル以下の時
は、別のスイッチ２のスイッチ入力ポートａを別のスイ
ッチ２の第２のスイッチ出力ポートｃに接続させるべ
く、別のスイッチ２を制御する。
ベルが前記所定レベルより大きい時は、別のスイッチ２
のスイッチ入力ポートａを別のスイッチ２の第１のスイ
ッチ出力ポートｂに接続させるべく、別のスイッチ２を
制御し、前記指定された信号が前記所定レベル以下の時
は、別のスイッチ２のスイッチ入力ポートａを別のスイ
ッチ２の第２のスイッチ出力ポートｃに接続させるべ
く、別のスイッチ２を制御する。
【００２４】本送信出力制御回路は、回路入力端子ＩＮ
と別のスイッチ２の入力ポートａとの間に接続されたＡ
ＧＣ(Automatic Gain Control)増幅器１を、更に、有す
る。
と別のスイッチ２の入力ポートａとの間に接続されたＡ
ＧＣ(Automatic Gain Control)増幅器１を、更に、有す
る。
【００２５】制御回路１０は、ＡＧＣ増幅器１に、前記
指定された送信レベルに応じた電圧をＡＧＣ電圧として
送出するものである。
指定された送信レベルに応じた電圧をＡＧＣ電圧として
送出するものである。
【００２６】サーキュレータ４は、前記指定された信号
が前記所定レベルより大きい時は、第１のサーキュレー
タポートａで受けた前記増幅された信号を、第３のサー
キュレータポートｃが終端器６により、スイッチ５を介
して終端された状態で、第１のサーキュレータポートａ
から第２のサーキュレータポートｂへ伝送し、前記指定
された信号が前記所定レベル以下の時は、スイッチ５を
介して第３のサーキュレータポートｃで受けた前記送信
する信号を、第３のサーキュレータポートｃから第１の
サーキュレータポートａを介して第２のサーキュレータ
ポートｂへ伝送する。
が前記所定レベルより大きい時は、第１のサーキュレー
タポートａで受けた前記増幅された信号を、第３のサー
キュレータポートｃが終端器６により、スイッチ５を介
して終端された状態で、第１のサーキュレータポートａ
から第２のサーキュレータポートｂへ伝送し、前記指定
された信号が前記所定レベル以下の時は、スイッチ５を
介して第３のサーキュレータポートｃで受けた前記送信
する信号を、第３のサーキュレータポートｃから第１の
サーキュレータポートａを介して第２のサーキュレータ
ポートｂへ伝送する。
【００２７】図２は、図１の送信出力制御回路の詳細を
示している。
示している。
【００２８】図１に加えて図２をも参照して、電力増幅
回路１１は、ＦＥＴ（電界効果トランジスタ）増幅素子
２１及び２２を有する電力増幅器３と、電力増幅器３の
ＦＥＴ増幅素子２１及び２２にドレイン電源を供給する
ドレイン電源供給回路７とを有する。電力増幅回路１１
をオフの状態に制御することは、制御回路１０において
ドレイン電源供給回路７によるＦＥＴ増幅素子２１及び
２２へのドレイン電源の供給をオフすることにより達成
される。
回路１１は、ＦＥＴ（電界効果トランジスタ）増幅素子
２１及び２２を有する電力増幅器３と、電力増幅器３の
ＦＥＴ増幅素子２１及び２２にドレイン電源を供給する
ドレイン電源供給回路７とを有する。電力増幅回路１１
をオフの状態に制御することは、制御回路１０において
ドレイン電源供給回路７によるＦＥＴ増幅素子２１及び
２２へのドレイン電源の供給をオフすることにより達成
される。
【００２９】電力増幅回路１１は、更に、電力増幅器３
のＦＥＴ増幅素子２１及び２２にゲートバイアスを設定
するゲートバイアス設定回路８を有する。電力増幅回路
１１が、前記指定された送信レベルを持つ、増幅された
信号を、送信出力信号として出力するように、電力増幅
回路１１を制御することは、制御回路１０において、電
力増幅器３が、前記指定された送信レベルを持つ、増幅
された信号を、送信出力信号として出力するように、ゲ
ートバイアス設定回路８を制御することによって、達成
される。
のＦＥＴ増幅素子２１及び２２にゲートバイアスを設定
するゲートバイアス設定回路８を有する。電力増幅回路
１１が、前記指定された送信レベルを持つ、増幅された
信号を、送信出力信号として出力するように、電力増幅
回路１１を制御することは、制御回路１０において、電
力増幅器３が、前記指定された送信レベルを持つ、増幅
された信号を、送信出力信号として出力するように、ゲ
ートバイアス設定回路８を制御することによって、達成
される。
【００３０】なお、終端器６は、前記指定された信号が
前記所定レベルより大きい時に、第３のサーキュレータ
ポートｃをスイッチ５を介して前記送信する信号が回路
出力端子ＯＵＴに伝送されるまでの伝送経路の特性イン
ピーダンスで終端させるものである。
前記所定レベルより大きい時に、第３のサーキュレータ
ポートｃをスイッチ５を介して前記送信する信号が回路
出力端子ＯＵＴに伝送されるまでの伝送経路の特性イン
ピーダンスで終端させるものである。
【００３１】又、サーキュレータ４は、前記指定された
信号が前記所定レベル以下の時は、電力増幅回路１１が
オフの状態となることにより電力増幅回路１１の出力負
荷（ＶＳＷＲ：Voltage Standing Wave Ratio）を大き
くし、これによって第１のサーキュレータポートａに第
３のサーキュレータポートｃからの前記送信する信号を
第２のサーキュレータポートｂに反射し伝送させるもの
である。
信号が前記所定レベル以下の時は、電力増幅回路１１が
オフの状態となることにより電力増幅回路１１の出力負
荷（ＶＳＷＲ：Voltage Standing Wave Ratio）を大き
くし、これによって第１のサーキュレータポートａに第
３のサーキュレータポートｃからの前記送信する信号を
第２のサーキュレータポートｂに反射し伝送させるもの
である。
【００３２】図２において、制御回路１０は、ＣＰＵ(c
entral processing unit)からなる主制御回路３１及び
出力電力制御回路３２を有する。
entral processing unit)からなる主制御回路３１及び
出力電力制御回路３２を有する。
【００３３】出力電力制御回路３２は、主制御回路（Ｃ
ＰＵ）３１より送信レベルを指定されると、この指定さ
れた送信レベルを、スレッショールドレベルとしての前
記所定レベルに比較して、前記指定された送信レベルが
前記所定レベル以下である場合に、電力増幅器３をバイ
パスさせるために、スイッチ２及び５に切替信号を出力
する。また、出力電力制御回路３２は、ＡＧＣ増幅器１
には前記指定された送信レベルに応じた電圧をＡＧＣ電
圧として出力する。
ＰＵ）３１より送信レベルを指定されると、この指定さ
れた送信レベルを、スレッショールドレベルとしての前
記所定レベルに比較して、前記指定された送信レベルが
前記所定レベル以下である場合に、電力増幅器３をバイ
パスさせるために、スイッチ２及び５に切替信号を出力
する。また、出力電力制御回路３２は、ＡＧＣ増幅器１
には前記指定された送信レベルに応じた電圧をＡＧＣ電
圧として出力する。
【００３４】主制御回路（ＣＰＵ）３１は、送信開始時
に、ドレイン電源供給回路７に論理“１”のオン信号を
制御信号３３として送出する。又、主制御回路（ＣＰ
Ｕ）３１は、出力電力制御回路３２に送信レベルを指定
する。送信レベルを指定されると、出力電力制御回路３
２は、電力増幅器３をバイパスさせる場合は、ドレイン
電源供給回路７に論理“０”のオフ信号を制御信号３４
として送出し、電力増幅器３をオンさせる場合は、ドレ
イン電源供給回路７に論理“１”のオン信号を制御信号
３４として送出する。
に、ドレイン電源供給回路７に論理“１”のオン信号を
制御信号３３として送出する。又、主制御回路（ＣＰ
Ｕ）３１は、出力電力制御回路３２に送信レベルを指定
する。送信レベルを指定されると、出力電力制御回路３
２は、電力増幅器３をバイパスさせる場合は、ドレイン
電源供給回路７に論理“０”のオフ信号を制御信号３４
として送出し、電力増幅器３をオンさせる場合は、ドレ
イン電源供給回路７に論理“１”のオン信号を制御信号
３４として送出する。
【００３５】ドレイン電源供給回路７は、前記制御信号
３３及び３４のＡＮＤゲート３５によりＡＮＤをとって
ＡＮＤ出力が論理“１”の時にオンの状態となる。
３３及び３４のＡＮＤゲート３５によりＡＮＤをとって
ＡＮＤ出力が論理“１”の時にオンの状態となる。
【００３６】図示のドレイン電源供給回路７は、Ｐチャ
ンネルＭＯＳ（Metal Oxide Semiconductor）ＦＥＴ
（ＰｃｈＭＯＳＦＥＴ）と、ＮチャンネルＭＯＳＦＥＴ
（ＮｃｈＭＯＳＦＥＴ）と、プルアップ抵抗３６と、前
記ＡＮＤゲート３５とで構成されている。電力増幅器３
をオフ状態にする時は、ＡＮＤゲート３５出力が論理
“０”（すなわち、“Ｌ”レベル）となり、従って、Ｎ
ｃｈＭＯＳＦＥＴのゲートが“Ｌ”レベルとなる為、Ｎ
ｃｈＭＯＳＦＥＴはオフ状態になる。又、ＰｃｈＭＯＳ
ＦＥＴのゲートをプルアップ抵抗３６によりプルアップ
している為、ＰｃｈＭＯＳＦＥＴはオフ状態となり、電
力増幅器３のＦＥＴ増幅素子２１及び２２のドレインＶ
ＤＤ１及びＶＤＤ２に電源が供給されなくなる。逆に、
電力増幅器３をオン状態にする時は、ＡＮＤゲート３５
の出力が論理“１”（すなわち、“Ｈ”レベル）となる
ため、上記動作と逆になり、電力増幅器３のＦＥＴ増幅
素子２１及び２２のドレインＶＤＤ１及びＶＤＤ２に電
源が供給される。
ンネルＭＯＳ（Metal Oxide Semiconductor）ＦＥＴ
（ＰｃｈＭＯＳＦＥＴ）と、ＮチャンネルＭＯＳＦＥＴ
（ＮｃｈＭＯＳＦＥＴ）と、プルアップ抵抗３６と、前
記ＡＮＤゲート３５とで構成されている。電力増幅器３
をオフ状態にする時は、ＡＮＤゲート３５出力が論理
“０”（すなわち、“Ｌ”レベル）となり、従って、Ｎ
ｃｈＭＯＳＦＥＴのゲートが“Ｌ”レベルとなる為、Ｎ
ｃｈＭＯＳＦＥＴはオフ状態になる。又、ＰｃｈＭＯＳ
ＦＥＴのゲートをプルアップ抵抗３６によりプルアップ
している為、ＰｃｈＭＯＳＦＥＴはオフ状態となり、電
力増幅器３のＦＥＴ増幅素子２１及び２２のドレインＶ
ＤＤ１及びＶＤＤ２に電源が供給されなくなる。逆に、
電力増幅器３をオン状態にする時は、ＡＮＤゲート３５
の出力が論理“１”（すなわち、“Ｈ”レベル）となる
ため、上記動作と逆になり、電力増幅器３のＦＥＴ増幅
素子２１及び２２のドレインＶＤＤ１及びＶＤＤ２に電
源が供給される。
【００３７】ゲートバイアス設定回路８は、Ｄ／Ａコン
バータ３７と、負電源発生／安定化回路（即ち、ＤＣ−
ＤＣコンバータ）３８と、反転増幅回路３９とで構成さ
れている。反転増幅回路３９は、オペレーショナルアン
プを使用して実現する。
バータ３７と、負電源発生／安定化回路（即ち、ＤＣ−
ＤＣコンバータ）３８と、反転増幅回路３９とで構成さ
れている。反転増幅回路３９は、オペレーショナルアン
プを使用して実現する。
【００３８】主制御回路（ＣＰＵ）３１は、出力電力制
御回路３２に指定した前記送信レベルに応じたデジタル
データをゲートバイアス設定回路８のＤ／Ａコンバータ
３７に送出する。このデジタルデータは、Ｄ／Ａコンバ
ータ３７によりアナログデータに変換された後、反転増
幅回路３９に入力される。又、反転増幅回路３９は、＋
Ｖｃｃに正電源を、−ＶｃｃにＤＣ−ＤＣコンバータ３
８により生成された負電源を加える事により、反転増幅
回路３９の出力を負電圧まで発生することが可能とな
る。したがって、電力増幅器３のＦＥＴ増幅素子２１お
よび２２のゲート（Ｖｇ）には、前記送信レベルに応じ
て線形性を保持しつつ消費電流効率が最適になるように
ゲートバイアスを任意に設定できる。
御回路３２に指定した前記送信レベルに応じたデジタル
データをゲートバイアス設定回路８のＤ／Ａコンバータ
３７に送出する。このデジタルデータは、Ｄ／Ａコンバ
ータ３７によりアナログデータに変換された後、反転増
幅回路３９に入力される。又、反転増幅回路３９は、＋
Ｖｃｃに正電源を、−ＶｃｃにＤＣ−ＤＣコンバータ３
８により生成された負電源を加える事により、反転増幅
回路３９の出力を負電圧まで発生することが可能とな
る。したがって、電力増幅器３のＦＥＴ増幅素子２１お
よび２２のゲート（Ｖｇ）には、前記送信レベルに応じ
て線形性を保持しつつ消費電流効率が最適になるように
ゲートバイアスを任意に設定できる。
【００３９】なお、図３に示すように、電力増幅器３と
サーキュレータ４との間に、ＰＩＮダイオード４０を挿
入して、電力増幅器３をバイパスした時のサーキュレー
タ４のポートａの負荷をよりオープンにすることが可能
となる。即ち、サーキュレータ４のポートｃ→ａの出力
をより全反射させることができ、サーキュレータ４のポ
ートｂにロスを最小限にして通過させることが可能とな
る。
サーキュレータ４との間に、ＰＩＮダイオード４０を挿
入して、電力増幅器３をバイパスした時のサーキュレー
タ４のポートａの負荷をよりオープンにすることが可能
となる。即ち、サーキュレータ４のポートｃ→ａの出力
をより全反射させることができ、サーキュレータ４のポ
ートｂにロスを最小限にして通過させることが可能とな
る。
【００４０】上述のように本実施例による送信出力制御
回路における消費電流低減は、線形性を要し、広いダイ
ナミックレンジの送信出力制御を行う送信機において、
サーキュレータ４を使用して低出力時に電力増幅回路１
１をバイパスする伝送経路に送信信号を伝送し、電力増
幅回路１１の電源をＯＦＦする事により送信出力に対し
ての消費電流効率を改善（消費電流低減）し、又高出力
時には図５のアイソレータを用いた回路と同等にするも
のである。
回路における消費電流低減は、線形性を要し、広いダイ
ナミックレンジの送信出力制御を行う送信機において、
サーキュレータ４を使用して低出力時に電力増幅回路１
１をバイパスする伝送経路に送信信号を伝送し、電力増
幅回路１１の電源をＯＦＦする事により送信出力に対し
ての消費電流効率を改善（消費電流低減）し、又高出力
時には図５のアイソレータを用いた回路と同等にするも
のである。
【００４１】詳細には、図１及び２において、本実施例
の送信出力制御回路は、スイッチ２及びスイッチ５の切
替により伝送経路を選択する事ができ、低出力時には、
スイッチ２及び５を各々ポートａ及びｃをＯＮ状態と
し、更にサーキュレータ４のポートａ出力の負荷（ＶＳ
ＷＲ：Voltage Standing Wave Ratio）を、ＦＥＴ増幅
素子２１及び２２を用いた電力増幅器３の電源をドレイ
ン電源供給回路７をＯＦＦする事によりＯＦＦし、大き
くする。これによりサーキュレータ４のポートｃより入
力された送信信号は、サーキュレータ４のポートｃ→ポ
ートａ→ポートｂという伝送経路で出力端子に供給され
ると同時に電力増幅器３の電源をＯＦＦする為、消費電
流が削減される。
の送信出力制御回路は、スイッチ２及びスイッチ５の切
替により伝送経路を選択する事ができ、低出力時には、
スイッチ２及び５を各々ポートａ及びｃをＯＮ状態と
し、更にサーキュレータ４のポートａ出力の負荷（ＶＳ
ＷＲ：Voltage Standing Wave Ratio）を、ＦＥＴ増幅
素子２１及び２２を用いた電力増幅器３の電源をドレイ
ン電源供給回路７をＯＦＦする事によりＯＦＦし、大き
くする。これによりサーキュレータ４のポートｃより入
力された送信信号は、サーキュレータ４のポートｃ→ポ
ートａ→ポートｂという伝送経路で出力端子に供給され
ると同時に電力増幅器３の電源をＯＦＦする為、消費電
流が削減される。
【００４２】又、電力増幅器３の使用時（高出力時）
に、サーキュレータ４のポートｃをスイッチ５を介して
終端器６で終端する事で電力増幅器３以降の損失を増加
させることなく伝送することができ、高出力時にも図６
の回路と比較して消費電流の増加を防ぐことができる。
に、サーキュレータ４のポートｃをスイッチ５を介して
終端器６で終端する事で電力増幅器３以降の損失を増加
させることなく伝送することができ、高出力時にも図６
の回路と比較して消費電流の増加を防ぐことができる。
【００４３】次に、図１及び図２の送信出力制御回路の
動作について説明する。
動作について説明する。
【００４４】高出力時は、ＳＷ切替信号９によりスイッ
チ２及びスイッチ５はそれぞれポートａ及びｂがＯＮに
なるように設定される。その時サーキュレータ４は、サ
ーキュレータ４のポートｃが終端器６によりスイッチ５
を介して伝送経路の特性インピーダンスで終端されるの
で理想特性が保証される。従って、送信する信号ＩＮ
は、ＡＧＣ増幅器１によりＡＧＣ増幅され、スイッチ２
により電力増幅器３に供給される。電力増幅器３におい
てはドレイン電源供給回路７並びにゲートバイアス設定
回路８をＯＮすることにより所定のＤＣ特性となり、送
信する信号が増幅された後、サーキュレータ４のポート
ａ→ポートｂを伝送し出力端子（例えばアンテナ）に電
力供給される。又、この時、ＡＧＣ増幅器１により送信
出力制御が行われており、電力増幅器３は入力電力（出
力電力）に対して一様に消費電流が低減する。但し、電
力増幅回路１１の電力増幅器３のＦＥＴ増幅素子のＤＣ
特性（アイドル電流）以下になる事はない。
チ２及びスイッチ５はそれぞれポートａ及びｂがＯＮに
なるように設定される。その時サーキュレータ４は、サ
ーキュレータ４のポートｃが終端器６によりスイッチ５
を介して伝送経路の特性インピーダンスで終端されるの
で理想特性が保証される。従って、送信する信号ＩＮ
は、ＡＧＣ増幅器１によりＡＧＣ増幅され、スイッチ２
により電力増幅器３に供給される。電力増幅器３におい
てはドレイン電源供給回路７並びにゲートバイアス設定
回路８をＯＮすることにより所定のＤＣ特性となり、送
信する信号が増幅された後、サーキュレータ４のポート
ａ→ポートｂを伝送し出力端子（例えばアンテナ）に電
力供給される。又、この時、ＡＧＣ増幅器１により送信
出力制御が行われており、電力増幅器３は入力電力（出
力電力）に対して一様に消費電流が低減する。但し、電
力増幅回路１１の電力増幅器３のＦＥＴ増幅素子のＤＣ
特性（アイドル電流）以下になる事はない。
【００４５】電力増幅器３以降の損失は、サーキュレー
タ４を理想状態で使用している為、図５の回路のアイソ
レータの損失と同等であり、本実施例では、電力増幅回
路１１の出力レベルを上げる等の必要性はない。従っ
て、高出力時も図５の従来回路に対して消費電流は同等
である。
タ４を理想状態で使用している為、図５の回路のアイソ
レータの損失と同等であり、本実施例では、電力増幅回
路１１の出力レベルを上げる等の必要性はない。従っ
て、高出力時も図５の従来回路に対して消費電流は同等
である。
【００４６】次に、低出力時（特に電力増幅回路１１の
電力増幅器３の消費電流がアイドル電流と同じであるよ
うな場合）は、ＳＷ切替信号９によりスイッチ２及びス
イッチ５はそれぞれポートａ及びｃがＯＮになるように
設定される。従って、ＡＧＣ増幅器１によりＡＧＣ増幅
された信号は、スイッチ２並びにスイッチ５によりサー
キュレータ４のポートｃに供給される。このとき、ドレ
イン電源供給回路７はＯＦＦし、これによりＦＥＴ増幅
素子３の出力ＶＳＷＲが大きくなる。よって、サーキュ
レータ４のポートａの出力はある損失を持って反射し、
ポートｂに伝送する事になる。以上により、上記サーキ
ュレータ４のポートｃに入力された送信する信号ＩＮ
は、ポートｂに伝送される事になり、出力端子ＯＵＴに
電力供給される。
電力増幅器３の消費電流がアイドル電流と同じであるよ
うな場合）は、ＳＷ切替信号９によりスイッチ２及びス
イッチ５はそれぞれポートａ及びｃがＯＮになるように
設定される。従って、ＡＧＣ増幅器１によりＡＧＣ増幅
された信号は、スイッチ２並びにスイッチ５によりサー
キュレータ４のポートｃに供給される。このとき、ドレ
イン電源供給回路７はＯＦＦし、これによりＦＥＴ増幅
素子３の出力ＶＳＷＲが大きくなる。よって、サーキュ
レータ４のポートａの出力はある損失を持って反射し、
ポートｂに伝送する事になる。以上により、上記サーキ
ュレータ４のポートｃに入力された送信する信号ＩＮ
は、ポートｂに伝送される事になり、出力端子ＯＵＴに
電力供給される。
【００４７】但し、スイッチ２及びスイッチ５の切替
は、ＡＧＣ増幅回路１の出力から出力端子ＯＵＴまでの
損失を考慮してもＡＧＣ増幅回路１の十分な線形領域で
切替られるものとする。
は、ＡＧＣ増幅回路１の出力から出力端子ＯＵＴまでの
損失を考慮してもＡＧＣ増幅回路１の十分な線形領域で
切替られるものとする。
【００４８】図４を参照すると、図１及び図２の送信出
力制御回路を用いた移動機が示されている。図示の移動
機も、上述したように、基地局（図示せず）との電波の
強弱に応じて、基地局からの制御信号によってその出力
電力が制御されるようになっている。
力制御回路を用いた移動機が示されている。図示の移動
機も、上述したように、基地局（図示せず）との電波の
強弱に応じて、基地局からの制御信号によってその出力
電力が制御されるようになっている。
【００４９】図４において、基地局からの制御信号は、
デュープレクサ４０、ＲＦ増幅器ＬＮＡ、バンドパスフ
ィルタＢＰＦ、ミキサＭＩＸ、ＡＧＣ増幅器、直交復調
器、Ｉ／Ｑ信号処理回路を介して主制御回路（ＣＰＵ）
３１に供給される。主制御回路（ＣＰＵ）３１は、この
基地局からの制御信号に基づいて、出力電力制御回路３
２に送信レベルを指定し、かつゲートバイアス設定回路
８に前記送信レベルに応じたデジタルデータを出力す
る。これ以降の送信出力制御回路の動作は図１及び図２
の送信出力制御回路に関して説明したとおりである。
デュープレクサ４０、ＲＦ増幅器ＬＮＡ、バンドパスフ
ィルタＢＰＦ、ミキサＭＩＸ、ＡＧＣ増幅器、直交復調
器、Ｉ／Ｑ信号処理回路を介して主制御回路（ＣＰＵ）
３１に供給される。主制御回路（ＣＰＵ）３１は、この
基地局からの制御信号に基づいて、出力電力制御回路３
２に送信レベルを指定し、かつゲートバイアス設定回路
８に前記送信レベルに応じたデジタルデータを出力す
る。これ以降の送信出力制御回路の動作は図１及び図２
の送信出力制御回路に関して説明したとおりである。
【００５０】なお、本移動機の受信信号は、上記制御信
号と同様なルートを通って符号化及び復号化器（ＣＯＤ
ＥＣ）４１に与えられ、復号化される。
号と同様なルートを通って符号化及び復号化器（ＣＯＤ
ＥＣ）４１に与えられ、復号化される。
【００５１】逆に、送信信号は符号化及び復号化器（Ｃ
ＯＤＥＣ）４１により符号化され、主制御回路（ＣＰ
Ｕ）３１、Ｉ／Ｑ信号発生回路、直交変調器、バンドパ
スフィルタＢＰＦ、図１及び図２で説明した送信出力制
御回路、及びデュープレクサ４を介して、送信される。
ＯＤＥＣ）４１により符号化され、主制御回路（ＣＰ
Ｕ）３１、Ｉ／Ｑ信号発生回路、直交変調器、バンドパ
スフィルタＢＰＦ、図１及び図２で説明した送信出力制
御回路、及びデュープレクサ４を介して、送信される。
【００５２】シンセサイザ４２は、主制御回路（ＣＰ
Ｕ）３１の制御下で局部発振信号をミキサＭＩＸに送出
したり、他の発振信号を直交復調器や直交変調器に送出
する。
Ｕ）３１の制御下で局部発振信号をミキサＭＩＸに送出
したり、他の発振信号を直交復調器や直交変調器に送出
する。
【００５３】このような受信信号の受信動作及び送信信
号の送信動作は基本的には上記特開平５−８３０４１の
図３に開示されたものと同様であり、これ以上の説明は
ここでは行わない。
号の送信動作は基本的には上記特開平５−８３０４１の
図３に開示されたものと同様であり、これ以上の説明は
ここでは行わない。
【００５４】
【発明の効果】本発明による第１の効果は、低出力時に
送信機全体の消費電流を低減（効率改善）することが可
能となることである。
送信機全体の消費電流を低減（効率改善）することが可
能となることである。
【００５５】その理由は、低出力時に電力増幅回路をバ
イパスする回路を使用して信号を伝送する為、電力増幅
回路の電源を完全にＯＦＦする事が可能となるためであ
る。
イパスする回路を使用して信号を伝送する為、電力増幅
回路の電源を完全にＯＦＦする事が可能となるためであ
る。
【００５６】本発明による第２の効果は、高出力時の電
力増幅回路の設計を従来回路（図５）の場合と同等に出
来る。すなわち高出力時の消費電流は従来回路（図５）
と同等である。
力増幅回路の設計を従来回路（図５）の場合と同等に出
来る。すなわち高出力時の消費電流は従来回路（図５）
と同等である。
【００５７】その理由は、電力増幅回路以降の損失をサ
ーキュレータを使用する事により従来回路（図５）と同
等に出来るからである。
ーキュレータを使用する事により従来回路（図５）と同
等に出来るからである。
【図１】本発明の一実施例による送信出力制御回路のブ
ロック図である。
ロック図である。
【図２】図１の送信出力制御回路の詳細のブロック図で
ある。
ある。
【図３】図１及び図２の送信出力制御回路の変形例を説
明するためのブロック図である。
明するためのブロック図である。
【図４】図１及び図２の送信出力制御回路を用いた移動
機のブロック図である。
機のブロック図である。
【図５】従来の送信出力制御回路のブロック図である。
【図６】本発明の基となる送信出力制御回路のブロック
図である。
図である。
２ スイッチ ３ 電力増幅器 ４ サーキュレータ ５ スイッチ ６ 終端器 ７ ドレイン電源供給回路 ８ ゲートバイアス設定回路 １０ 制御回路 １１ 電力増幅回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J091 AA01 AA41 AA54 CA36 CA82 FA10 HA09 HA10 HA25 HA29 HA32 HA33 HA38 KA33 KA34 KA68 SA14 5K060 BB00 CC04 CC12 DD04 HH06 HH09 HH36 HH39 JJ02 JJ03 JJ04 JJ08 JJ18 JJ23 LL01 LL16
Claims (15)
- 【請求項１】 送信する信号を受ける回路入力端子（Ｉ
Ｎ）と、回路出力端子（ＯＵＴ）と、オンの状態で、前
記送信する信号を増幅し、増幅された信号を送信出力信
号として回路出力端子に送出する電力増幅回路と、送信
レベルを指定され、電力増幅回路が、前記指定された送
信レベルを持つ、増幅された信号を、送信出力信号とし
て出力するように、電力増幅回路を制御する制御回路
（１０）とを有する送信出力制御回路において、 電力増幅回路の出力端子に接続された第１のサーキュレ
ータポート（ａ）と、回路出力端子に接続された第２の
サーキュレータポート（ｂ）と、第３のサーキュレータ
ポート（ｃ）とを有するサーキュレータ（４）と；前記
第３のサーキュレータポートに接続された第１のスイッ
チポート（ａ）と、第２のスイッチポート（ｂ）と、前
記送信する信号を供給される第３のスイッチポート
（ｃ）とを有するスイッチ（５）と；前記第２のスイッ
チポートに接続された終端器（６）とを有し、 前記制御回路は、前記指定されたレベルが所定レベルよ
り大きい時は、前記第１のスイッチポートを前記第２の
スイッチポートに接続させるべく、スイッチを制御し、
かつ電力増幅回路をオンの状態に制御し、前記指定され
た信号が前記所定レベル以下の時は、前記第１のスイッ
チポートを前記第３のスイッチポートに接続させるべ
く、スイッチを制御し、かつ電力増幅回路をオフの状態
に制御し、 前記サーキュレータは、前記指定された信号が前記所定
レベルより大きいときは、前記第１のサーキュレータポ
ートで受けた前記増幅された信号を、前記第３のサーキ
ュレータポートが前記終端器により、スイッチを介して
終端された状態で、前記第１のサーキュレータポートか
ら前記第２のサーキュレータポートへ伝送し、前記指定
された信号が前記所定レベル以下の時は、スイッチを介
して前記第３のサーキュレータポートで受けた前記送信
する信号を、前記第３のサーキュレータポートから前記
第１のサーキュレータポートを介して前記第２のサーキ
ュレータポートへ伝送することを特徴とする送信出力制
御回路。 - 【請求項２】 請求項１に記載の送信出力制御回路にお
いて、 前記電力増幅回路は、ＦＥＴ増幅素子を有する電力増幅
器（３）と、該電力増幅器のＦＥＴ増幅素子にドレイン
電源を供給するドレイン電源供給回路（７）とを有し、
前記電力増幅回路をオフの状態に制御することは、前記
ドレイン電源供給回路による前記ＦＥＴ増幅素子へのド
レイン電源の供給をオフすることであることを特徴とす
る送信出力制御回路。 - 【請求項３】 請求項２に記載の送信出力制御回路にお
いて、 前記電力増幅回路は、更に、前記電力増幅器のＦＥＴ増
幅素子にゲートバイアスを設定するゲートバイアス設定
回路（８）を有し、前記電力増幅回路が、前記指定され
た送信レベルを持つ、増幅された信号を、送信出力信号
として出力するように、前記電力増幅回路を制御するこ
とは、前記電力増幅器が、前記指定された送信レベルを
持つ、増幅された信号を、送信出力信号として出力する
ように、前記ゲートバイアス設定回路を制御することで
あることを特徴とする送信出力制御回路。 - 【請求項４】 請求項１に記載の送信出力制御回路にお
いて、 前記終端器は、前記指定された信号が前記所定レベルよ
り大きい時に、前記第３のサーキュレータポートを前記
スイッチを介して前記送信する信号が回路出力端子に伝
送されるまでの伝送経路の特性インピーダンスで終端さ
せるものであることを特徴とする送信出力制御回路。 - 【請求項５】 請求項４に記載の送信出力制御回路にお
いて、 前記電力増幅回路は、ＦＥＴ増幅素子を有する電力増幅
器（３）と、該電力増幅器のＦＥＴ増幅素子にドレイン
電源を供給するドレイン電源供給回路（７）とを有し、
前記電力増幅回路をオフの状態に制御することは、前記
ドレイン電源供給回路による前記ＦＥＴ増幅素子へのド
レイン電源の供給をオフすることであることを特徴とす
る送信出力制御回路。 - 【請求項６】 請求項５に記載の送信出力制御回路にお
いて、 前記電力増幅回路は、更に、前記電力増幅器のＦＥＴ増
幅素子にゲートバイアスを設定するゲートバイアス設定
回路（８）を有し、前記電力増幅回路が、前記指定され
た送信レベルを持つ、増幅された信号を、送信出力信号
として出力するように、前記電力増幅回路を制御するこ
とは、前記電力増幅器が、前記指定された送信レベルを
持つ、増幅された信号を、送信出力信号として出力する
ように、前記ゲートバイアス設定回路を制御することで
あることを特徴とする送信出力制御回路。 - 【請求項７】 請求項１に記載の送信出力制御回路にお
いて、 前記サーキュレータは、前記指定された信号が前記所定
レベル以下の時は、前記電力増幅回路がオフの状態とな
ることにより前記電力増幅回路の出力負荷を大きくし、
これによって前記第１のサーキュレータポートに前記第
３のサーキュレータポートからの前記送信する信号を前
記第２のサーキュレータポートに反射し伝送させること
を特徴とする送信出力制御回路。 - 【請求項８】 請求項７に記載の送信出力制御回路にお
いて、 前記電力増幅回路は、ＦＥＴ増幅素子を有する電力増幅
器（３）と、該電力増幅器のＦＥＴ増幅素子にドレイン
電源を供給するドレイン電源供給回路（７）とを有し、
前記電力増幅回路をオフの状態に制御することは、前記
ドレイン電源供給回路による前記ＦＥＴ増幅素子へのド
レイン電源の供給をオフすることであることを特徴とす
る送信出力制御回路。 - 【請求項９】 請求項８に記載の送信出力制御回路にお
いて、 前記電力増幅回路は、更に、前記電力増幅器のＦＥＴ増
幅素子にゲートバイアスを設定するゲートバイアス設定
回路（８）を有し、前記電力増幅回路が、前記指定され
た送信レベルを持つ、増幅された信号を、送信出力信号
として出力するように、前記電力増幅回路を制御するこ
とは、前記電力増幅器が、前記指定された送信レベルを
持つ、増幅された信号を、送信出力信号として出力する
ように、前記ゲートバイアス設定回路を制御することで
あることを特徴とする送信出力制御回路。 - 【請求項１０】 請求項１に記載の送信出力制御回路に
おいて、 回路入力端子に接続されたスイッチ入力ポート（ａ）
と、前記電力増幅回路の入力端子に接続された第１のス
イッチ出力ポート（ｂ）と、前記スイッチの第３のスイ
ッチポート（ｃ）に接続された第２のスイッチ出力ポー
ト（ｃ）とを有する別のスイッチ（２）を、更に、有
し、 前記制御回路は、前記指定されたレベルが前記所定レベ
ルより大きい時は、前記スイッチ入力ポートを前記第１
のスイッチ出力ポートに接続させるべく、別のスイッチ
を制御し、前記指定された信号が前記所定レベル以下の
時は、前記スイッチ入力ポートを前記第２のスイッチ出
力ポートに接続させるべく、別のスイッチを制御するこ
とを特徴とする送信出力制御回路。 - 【請求項１１】 請求項１０に記載の送信出力制御回路
において、 前記電力増幅回路は、ＦＥＴ増幅素子を有する電力増幅
器（３）と、該電力増幅器のＦＥＴ増幅素子にドレイン
電源を供給するドレイン電源供給回路（７）とを有し、
前記電力増幅回路をオフの状態に制御することは、前記
ドレイン電源供給回路による前記ＦＥＴ増幅素子へのド
レイン電源の供給をオフすることであることを特徴とす
る送信出力制御回路。 - 【請求項１２】 請求項１１に記載の送信出力制御回路
において、 前記電力増幅回路は、更に、前記電力増幅器のＦＥＴ増
幅素子にゲートバイアスを設定するゲートバイアス設定
回路（８）を有し、前記電力増幅回路が、前記指定され
た送信レベルを持つ、増幅された信号を、送信出力信号
として出力するように、前記電力増幅回路を制御するこ
とは、前記電力増幅器が、前記指定された送信レベルを
持つ、増幅された信号を、送信出力信号として出力する
ように、前記ゲートバイアス設定回路を制御することで
あることを特徴とする送信出力制御回路。 - 【請求項１３】 請求項１０に記載の送信出力制御回路
において、 回路入力端子と前記別のスイッチの入力ポートとの間に
接続されたＡＧＣ（Automatic Gain Control）増幅器
（１）を、更に、有し、 前記制御回路は、前記ＡＧＣ増幅器に、前記指定された
送信レベルに応じた電圧をＡＧＣ電圧として送出するこ
とを特徴とする送信出力制御回路。 - 【請求項１４】 請求項１３に記載の送信出力制御回路
において、 前記電力増幅回路は、ＦＥＴ増幅素子を有する電力増幅
器（３）と、該電力増幅器のＦＥＴ増幅素子にドレイン
電源を供給するドレイン電源供給回路（７）とを有し、
前記電力増幅回路をオフの状態に制御することは、前記
ドレイン電源供給回路による前記ＦＥＴ増幅素子へのド
レイン電源の供給をオフすることであることを特徴とす
る送信出力制御回路。 - 【請求項１５】 請求項１４に記載の送信出力制御回路
において、 前記電力増幅回路は、更に、前記電力増幅器のＦＥＴ増
幅素子にゲートバイアスを設定するゲートバイアス設定
回路（８）を有し、前記電力増幅回路が、前記指定され
た送信レベルを持つ、増幅された信号を、送信出力信号
として出力するように、前記電力増幅回路を制御するこ
とは、前記電力増幅器が、前記指定された送信レベルを
持つ、増幅された信号を、送信出力信号として出力する
ように、前記ゲートバイアス設定回路を制御することで
あることを特徴とする送信出力制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10188738A JP2000022559A (ja) | 1998-07-03 | 1998-07-03 | 送信出力制御回路 |
| US09/345,030 US6169449B1 (en) | 1998-07-03 | 1999-07-02 | Transmission power control circuit capable of varying electric power over a wide range |
| GB9915704A GB2339093B (en) | 1998-07-03 | 1999-07-05 | Transmission power control circuit capable of varying electric power over a wide range |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10188738A JP2000022559A (ja) | 1998-07-03 | 1998-07-03 | 送信出力制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000022559A true JP2000022559A (ja) | 2000-01-21 |
Family
ID=16228916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10188738A Pending JP2000022559A (ja) | 1998-07-03 | 1998-07-03 | 送信出力制御回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6169449B1 (ja) |
| JP (1) | JP2000022559A (ja) |
| GB (1) | GB2339093B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006195170A (ja) * | 2005-01-13 | 2006-07-27 | Nec Electronics Corp | コントローラ・ドライバ及びそれを用いた液晶表示装置 |
| US7679441B2 (en) | 2008-04-03 | 2010-03-16 | Mitsubishi Electric Corporation | High frequency power amplifier |
| JP2010183641A (ja) * | 1998-09-22 | 2010-08-19 | Qualcomm Inc | 高効率スイッチド利得パワー増幅器 |
| KR101067112B1 (ko) | 2009-06-08 | 2011-09-22 | 삼성전기주식회사 | 저잡음 증폭기 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100264897B1 (ko) * | 1998-03-05 | 2000-09-01 | 윤종용 | 이동통신 단말기의 전원공급방법 및 장치 |
| FI114261B (fi) * | 2000-09-12 | 2004-09-15 | Nokia Corp | Lähetin ja langaton viestintälaite |
| DE10133862A1 (de) * | 2001-07-12 | 2003-02-06 | Kathrein Werke Kg | Verstärkerumschaltung |
| US6806768B2 (en) * | 2001-10-31 | 2004-10-19 | Qualcomm Incorporated | Balanced power amplifier with a bypass structure |
| CN1623282A (zh) * | 2002-04-11 | 2005-06-01 | 三菱电机株式会社 | 通信装置 |
| GB2389485A (en) * | 2002-06-07 | 2003-12-10 | Sony Uk Ltd | Pre-amplification transmit isolation switch in a mobile transceiver front end |
| KR100453155B1 (ko) * | 2002-09-11 | 2004-10-15 | 주식회사 디엠비테크놀로지 | 이중 전원을 사용하는 디지털 오디오 증폭기에서의 팝잡음 제거회로 및 방법 |
| EP1467481B1 (en) | 2003-04-09 | 2019-03-06 | Sony Mobile Communications Inc | Glitch-free controllable RF power amplifier |
| US7184799B1 (en) | 2003-05-14 | 2007-02-27 | Marvell International Ltd. | Method and apparatus for reducing wake up time of a powered down device |
| US7310381B2 (en) * | 2003-06-16 | 2007-12-18 | Intel Corporation | Power amplifier pre-distortion device and method for orthogonal frequency division multiplexing |
| JP2005167805A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 送信機 |
| KR100630157B1 (ko) * | 2003-12-23 | 2006-09-29 | 삼성전자주식회사 | Ｒｆ 송수신 장치 |
| DE112004001202B4 (de) * | 2004-03-23 | 2012-03-29 | Murata Manufacturing Co., Ltd. | FET-Verstärker, Pulsmodulationsmodul und Radarvorrichtung |
| US7292096B2 (en) * | 2004-06-21 | 2007-11-06 | Samsung Electronics Co., Ltd. | Amplifier |
| CN100407582C (zh) * | 2004-09-07 | 2008-07-30 | 华为技术有限公司 | 一种延长工作时间的手持设备及实现方法 |
| EP1845624B1 (en) * | 2005-02-03 | 2012-01-11 | Panasonic Corporation | Transmission device and wireless communication apparatus |
| GB2432471A (en) | 2005-11-01 | 2007-05-23 | Zetex Semiconductors Plc | A CMOS support IC for a DBS LNA |
| US7590395B2 (en) * | 2006-07-27 | 2009-09-15 | Harris Corporation | Power management scheme for software-defined radios |
| US8812052B2 (en) | 2007-02-27 | 2014-08-19 | Qualcomm Incorporated | SPS receiver with adjustable linearity |
| KR100876937B1 (ko) * | 2007-05-07 | 2009-01-09 | 주식회사 에이스테크놀로지 | 시분할 듀플렉싱 방식 통신 시스템의 타워탑 저잡음 증폭기 |
| US8583190B1 (en) | 2007-05-18 | 2013-11-12 | Marvell International Ltd. | Power saving technique for a wireless device |
| US8462684B1 (en) | 2008-05-19 | 2013-06-11 | Marvell International Ltd. | Power saving technique for a wireless device |
| US8095091B1 (en) | 2007-05-18 | 2012-01-10 | Marvell International Ltd. | Transmit power amplification control for wireless device |
| US8606311B2 (en) * | 2008-02-08 | 2013-12-10 | Skyworks Solutions, Inc. | Closed-loop adaptive power control for adjusting bandwidth in a mobile handset transmitter |
| US9231630B2 (en) | 2009-05-05 | 2016-01-05 | San Diego, CA | Radio device having dynamic intermediate frequency scaling |
| US8908668B2 (en) * | 2011-09-20 | 2014-12-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Device for separating signal transmission and reception and communication system including same |
| JP5806076B2 (ja) * | 2011-10-11 | 2015-11-10 | 古野電気株式会社 | Ｒｆパルス信号生成用スイッチング回路、ｒｆパルス信号生成回路、および物標探知装置 |
| CN104158505A (zh) * | 2013-05-14 | 2014-11-19 | 中兴通讯股份有限公司 | 一种射频功放电路、控制方法及终端 |
| US9294143B1 (en) * | 2014-06-13 | 2016-03-22 | L-3 Communications Corp. | Circulator used as a high power TX/RX switch |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3992669A (en) | 1975-08-29 | 1976-11-16 | Gte Automatic Electric Laboratories Incorporated | Radio frequency protection circuit |
| US4056785A (en) | 1976-12-06 | 1977-11-01 | Bell Telephone Laboratories, Incorporated | Low-noise microwave amplifier |
| US4305043A (en) | 1980-03-03 | 1981-12-08 | Ford Aerospace & Communications Corporation | Coupler having arbitrary impedance transformation ratio and arbitrary coubling ratio |
| JPH06103809B2 (ja) | 1988-06-10 | 1994-12-14 | 三菱電機株式会社 | 増幅回路 |
| JP3033623B2 (ja) | 1990-11-30 | 2000-04-17 | 日本電気株式会社 | ゲートバイアス制御回路および増幅器 |
| JPH07336243A (ja) | 1994-06-10 | 1995-12-22 | Matsushita Electric Ind Co Ltd | 送信出力制御装置 |
| JPH08222963A (ja) | 1995-02-10 | 1996-08-30 | Sanyo Electric Co Ltd | 送信電力制御回路 |
| US5758269A (en) | 1995-03-30 | 1998-05-26 | Lucent Technologies Inc. | High-efficient configurable power amplifier for use in a portable unit |
| JPH09148852A (ja) * | 1995-11-24 | 1997-06-06 | Matsushita Electric Ind Co Ltd | 送信出力可変装置 |
-
1998
- 1998-07-03 JP JP10188738A patent/JP2000022559A/ja active Pending
-
1999
- 1999-07-02 US US09/345,030 patent/US6169449B1/en not_active Expired - Lifetime
- 1999-07-05 GB GB9915704A patent/GB2339093B/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183641A (ja) * | 1998-09-22 | 2010-08-19 | Qualcomm Inc | 高効率スイッチド利得パワー増幅器 |
| JP2006195170A (ja) * | 2005-01-13 | 2006-07-27 | Nec Electronics Corp | コントローラ・ドライバ及びそれを用いた液晶表示装置 |
| US7679441B2 (en) | 2008-04-03 | 2010-03-16 | Mitsubishi Electric Corporation | High frequency power amplifier |
| KR101067112B1 (ko) | 2009-06-08 | 2011-09-22 | 삼성전기주식회사 | 저잡음 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2339093B (en) | 2003-03-12 |
| GB9915704D0 (en) | 1999-09-08 |
| US6169449B1 (en) | 2001-01-02 |
| GB2339093A (en) | 2000-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000022559A (ja) | 送信出力制御回路 | |
| EP0883250B1 (en) | Mobile communication transmitter capable of selectively activating amplifiers | |
| EP2008362B1 (en) | High-frequency switching device with reduced harmonics | |
| JPH10173453A (ja) | 高周波可変利得増幅装置および無線通信装置 | |
| US6122488A (en) | Method and apparatus for increasing an output impedance of a transmit amplifier during receive mode of a two-way communication unit | |
| JPH07118666B2 (ja) | 携帯無線装置 | |
| JP2000165264A (ja) | 送信時消費電力低減回路及びこれを用いた無線通信装置並びに線形動作制御方法 | |
| JP4931936B2 (ja) | 送信装置及び通信装置 | |
| CN102983823A (zh) | 射频功率放大集成电路及采用其的移动终端 | |
| US7646260B2 (en) | Switching device with selectable phase shifting modes for reduced intermodulation distortion | |
| KR100385294B1 (ko) | 무선 프론트 엔드 회로 | |
| JP3107035B2 (ja) | 低雑音増幅器及びその制御回路 | |
| EP1858161A1 (en) | Dual power mode transmitter | |
| US5924019A (en) | Radio frequency switch including voltage multiplier | |
| JPH11145748A (ja) | 電力増幅回路 | |
| KR19990055995A (ko) | 무선신호 송수신장치 | |
| US20060006935A1 (en) | Amplifier | |
| JPH10242770A (ja) | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 | |
| KR20010010538A (ko) | 무선단말기의 전력증폭기 제어 장치 및 그 방법 | |
| JP2002314441A (ja) | 送信装置 | |
| KR20000013423U (ko) | 저소비전력형 이동통신 단말기 | |
| KR20010076827A (ko) | 무선단말기의 증폭기 제어장치 | |
| KR20020078393A (ko) | 이동통신단말기의 드라이브 앰프 제어 장치 및 그 방법 | |
| KR20040067167A (ko) | 고주파 전력 증폭기의 효율 개선 회로 | |
| JPH10242769A (ja) | 増幅回路の制御方法、増幅回路、増幅回路モジュール、携帯電話機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001018 |