JP2010518619A - 銅ニッケル及びガリウム−スズ−亜鉛−銅−チタンのｐ型及びｎ型酸化物に基づく電子半導体デバイス、周辺機器及びその製造工程 - Google Patents

Abstract

本発明は、銅ニッケル（ＯＣｕ_ｘＮｉ_ｙ，但し０＜ｘ＜３且つ０＜ｙ＜３）、又は、ＧＳＺＴＣＯとして示される複数成分のガリウム−スズ−亜鉛−銅−チタン酸化物に基づくｐ型及びｎ型酸化物半導体の使用に関する。前記半導体は、異なるモル組成であり、非結晶構造又は結晶構造を備え、ドナー又は電子受容半導体の電気的性質（価数）を備える。本発明は、室温又は１００℃以下の温度の製造工程を含む。光電子分野、電子分野での適用は、補完−金属−酸化物−半導体（Ｃ−ＭＯＳ）、薄膜トランジスタ、ｐ−ｎヘテロ接合、ロジックゲート、Ｏリング発振器等のデバイスを、ガラス、金属箔、ポリマー、セルロース材料等の基板を用いて製造することである。ここでは、フッ化マグネシウムに基づく保護層が使用され、二酸化ケイ素等の誘電体に対するアクティブな半導体のタンタル酸化物の整合層を備えている。

Description

本発明は、銅ニッケル（ＯＣｕ_ｘＮｉ_ｙ，０＜ｘ＜３且つ０＜ｙ＜３）、又は、以降、ＧＳＺＴＣＯとして示され、異なる成分組成を有する複合成分のガリウム−スズ−亜鉛−銅−チタン酸化物のｐ型及びｎ型酸化物半導体の使用に関する。前記酸化物半導体は、アモルファス構造又は結晶構造を有し、ドナー（ｎ型として示される）半導体、又は電子受容体（ｐ型として示される）半導体の電気特性を有している。前記酸化物半導体は、半導体の電子的挙動（価数）を制御する方法として、ジルコニア、ニッケル、窒素等の不純物がドープされているか、又はドープされていない。本発明は、室温又は１００℃以下の温度での製造工程と、補完−金属−酸化物−半導体（Ｃ−ＭＯＳ）（図１，２参照）、薄膜トランジスタ（ＴＦＴ）（図３〜５参照）、ｐ−ｎヘテロ接合（図５参照）、ロジックゲート（図６参照）、Ｏリング発振器（図７参照）等のデバイスを製作又は製造するための、光電子及び電子分野での適用とに関する。本発明では、基板として、ガラス、金属箔、ポリマー又はセルロース材料が使用され、フッ化マグネシウムに基づく保護層とともに、二酸化ケイ素等の誘電体に対するアクティブな半導体のタンタル酸化物整合層が使用される。本発明は、電子産業、半導体産業、ディスプレイ産業、論理回路産業、計装及びセンサー産業、医学及びバイオテクノロジー産業、光電子産業、太陽電池、マイクロ及びナノエレクトロニクス産業で使用することができる。

電子工学及び光電子工学での酸化物の使用はよく知られている。即ち、透明導電電極（非特許文献１参照）等のパッシブな半導体、室温での蒸着を含む、光電子工学又は光電子デバイスに用いられる非反射コーティング（非特許文献２，３，４参照）としての適用である。アクティブな半導体材料としての適用は、主として、Ｈ．Ｈｏｓｏｎｏにより行われた研究による（非特許文献５参照）が、前記研究では、デバイス、即ち薄膜トランジスタの製造において低温又は高温での使用が最近確認されている（非特許文献６，７，８参照）。また、それらの輸送特性、すなわち、非晶質酸化物の挙動に関して研究されている（非特許文献９参照）。さらに、我々は、ヘテロ結合、即ち、発光ダイオード（非特許文献１０）、他の発光周辺機器（非特許文献１１参照）の製造でのアクティブな酸化物半導体の使用を目撃した。ここでは、Ｃ−ＭＯＳ等のデバイスの製造での酸化物の完全使用が今日まで知られていない。

ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯの使用は、異なる電子工学周辺機器において知られていない。特許文献１に記載されているように、通常、バイナリ形式とｎ型とにおいて、異なる組成の電導性酸化物の使用が報告されている。特許文献１には、電導性電極としての酸化物の使用、すなわち、亜リン酸ナノ粒子をコーティングするための、インジウム及びスズ酸化物の使用とガリウム亜鉛酸化物の使用とが記載されている。また、特許文献１は、本出願により考察されたものとしての同一材質組成物に関連していない、又は、該同一材質組成物に基づくものであり、例えば、特許文献１に含まれる銅スズ酸化物にも発生する、アクティブな半導体又はパッシブな半導体としてのＧＳＺＴＣＯの使用に関する。

特許文献２には、例えば、アルミニウム、ガリウム、インジウム、ゲルマニウム、スズからなる元素／材料のうち少なくとも１つをドーピング元素として、０．００５〜１５原子％の範囲で含有する亜鉛粉の焼成処理が記載されている。前記範囲において、酸化亜鉛粒子は３００〜４００ｎｍの範囲の直径に凝集することが可能である。すなわち、特許文献２は、バルクセラミック材料の合成に関するものであり、本発明とは関係がない。

特許文献３は、シリコン、チタン、亜鉛、ガリウム、ゲルマニウム、ニオブ、モリブデン、ルテニウム、スズ、タングステンを含む酸化物の複合混合物を用いる、スパッタリングシステムで使用される粉体の合成による、セラミックターゲットの製造に関する点で、前述の文献に関連している。特許文献３は、オリジナルのターゲットの薄膜の化学量論的違いの概念に関するこれらのターゲットのいくつかの最終的な使用に加えて、本発明とは何の関係もない。

特許文献４は、発光ダイオード、レーザー等の周辺機器に使用されるヘテロ接合のようなｐ−ｎ接合を形成する目的で、ガリウム砒素基板中にｐ−ｎ接合を形成するためにガリウム及びアルミニウムがドープされたｎ型インジウム酸化物のエピタキシャル成長に関する。特許文献４の目的は、この発明で提案される新しい半導体酸化物合金に関して、本発明と全く関係がない。

特許文献５は、プラズマディスプレイに加えて、ＬＣＤとして示される液晶ディスプレイ、ＯＬＥＤとして示される有機発光ダイオードディスプレイ（プラズマディスプレイ、ＥＬＤ等）での適用のための二重透明導電膜の製造に関し、前記応用は太陽電池、他の光電子デバイスを含む。このとき、層のうちの１つは、アルミニウムがドープされた酸化亜鉛（ＡＺＯ）、ガリウムがドープされた酸化亜鉛（ＧＺＯ）、ガリウム及びアルミニウムがドープされた酸化亜鉛（ＡＧＺＯ）に基づいていて、該層は、スズがドープされた酸化インジウムのように、高度にエッチング選択的な酸化物に基づく。特許文献５は、パッシブな半導体、すなわち電極として使用されることを目的としていて、この出願に記載された前記材料の第２の適用は、ｐ型酸化物を含んでいる。

すなわち、この特許は、酸化物半導体を何も含まないが、この発明の可能な適用の１つであるターゲットは、非常に高価なインジウムに基づく現在の酸化物材料を、肯定的な方法で代替する。従って、この特許は、出願されている特許とは関係ない。

特許文献６は、光学反射体に使用される薄膜構造に基づくタンデム構造の酸化物の使用に関する。前記タンデム構造は最大４層が積み重ねられ、チタン酸化物、硝酸チタン、チタン及びタングステン合金に基づく酸化物、インジウムスズ酸化物に基づく合金、亜鉛ガリウム酸化物に基づく合金で構成されている。特許文献６は、本発明の材料も適用も含んでいない。

特許文献７は、太陽光発電の周辺機器のためのｐ−ｎ接合の製造に関する。ここでは、ｐ型は、銅−アルミニウム酸化物、銅−ガリウム酸化物、インジウム−銅酸化物、ストロンチウム−銅酸化物に基づいている。一方、ｎ型半導体層は、スズ酸化物、インジウム酸化物、チタン酸化物、ガリウム酸化物、ガリウム窒化物から選択される１つの酸化物である。本発明の組成の異なる材料は、Ｃ−ＭＯＳ、ＴＦＴデバイスに加えて、ｐ−ｎホモ接合、ヘテロ接合デバイスの製造を含む。

特許文献８は、ガリウム及び水素を含む新しい亜鉛酸化物合金に関する。前記合金は、共蒸着（co-deposition）され、透明電極に使用される低温で処理されたものである。特許文献８は、本発明の請求項を含まない。

特許文献９は、不純物の拡散に対する光学フィルター又は障壁として使用されることができ、亜鉛酸化物、チタン酸化物、インジウム酸化物、スズ酸化物、カドミウム酸化物により構成された薄膜に関する。前記酸化物には、ガリウム、アルミニウム、スズ、アンチモン、銀がドープされていてもよく、ドープされていなくてもよい。特許文献９は、本発明の材料及び周辺機器を含まない。

特許文献１０は、インジウムに基づき、スズ、亜鉛、ガリウムを含み、５０〜５００ｎｍの範囲の厚さを備え、電極としてポリマーの基板に蒸着され、単一構造又はタンデム構造の透明導電酸化物の形成に関する。特許文献１０は、低温での蒸着方法について考えられているが、本発明が要求する主たる対象物を含んでいない。

特許文献１１は太陽電池に使用される透明電極の改良を目的とし、腐食抵抗となり得る。すなわち、亜鉛酸化物は、単層または積層構造におけるオーミック電極として、ガリウムがドープされたものに基づき、本発明を含まない。

特許文献１２は、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、スズ酸化物から選択された２種の金属酸化物の積層による透明かつ光電導性の薄膜の製造に関する。前記薄膜は、セラミック又はガラス基板に蒸着され、光学センサー、太陽電池、他の光電子デバイスとして使用される。特許文献１２は、本発明の主たる対象物を含んでいない。

特許文献１３は、アーク放電ランプシステムを絶縁するＭｇＦ複合材料の使用に関するものであり、封入材料又はパッシブ化させる材料としてのＭｇＦ_ｘ（ｘは１〜２の範囲で変化する）の使用を含んでいない。

特許文献１４は、抗湿潤性及び抗忌避性（anti-repellent）の膜としてのＭｇＦ_２の使用に関し、眼科の周辺機器を含む他の異なる周辺機器向けのポリマー材料を機能化させるものであり、本発明の請求項を含んでいない。

特許文献１５は、平坦なディスプレイに使用されるための抗反射及び透明電極として多層構造（最大４層）の使用に関する。前記電極では、チタン窒化物、チタンタングステン合金、インジウム酸化物、インジウムスズ酸化物、インジウム亜鉛酸化物、又は亜鉛ガリウム酸化物が使用されている。特許文献１５は、本発明の周辺機器と同様の電子周辺機器を含むが、本発明のいかなる材料又は構造をも含んでいない。

特許文献１６は、コンデンサ等の電子機器の誘電材料又は絶縁材料として使用される高誘電接点の材料の使用に関する。特許文献１６は、五酸化タンタルの使用を含み、本発明の２つの半導体の間、又は酸化物半導体と誘電体との間の整合材料としての使用を含んでいない。

特許文献１７は、五酸化タンタルが、他の電子材料による情報記録周辺機器での誘電体層として、化学量論的形式のＴａ_２Ｏ_５で使用されている。本発明では、そのＲＦスパッタリングによる製造工程に言及している。

既述の特許文献のセットに加えて、薄膜トランジスタでのアクティブな半導体の適用が、亜鉛酸化物（非特許文献７）、亜鉛がドープされたインジウム（非特許文献８）、スズがドープされた亜鉛（非特許文献１２）、ガリウム−亜鉛−インジウム−酸素合金（非特許文献５，１３）に関する適用として公知である。前記特許文献のセットは、米国のデュポン社及びヒューレッド・パッカード社、日本のキヤノン社に関連する特許である。低温での処理を含む、ＯＣｕ_ｘＮｉ_ｙ、又は、非結晶或いは結晶のＧＳＺＴＣＯ、又は、膜の可能なドープセットの使用及び製造に関する特許は知られていない。この分野では、次の特許が知られている。

特許文献１８（Ｊ．Ｗａｇｅｒ／オレゴン州立大学）は、アクティブ半導体（薄膜トランジスタのチャネル領域の製造）としての亜鉛酸化物（ＺｎＯ）、スズ酸化物（ＳｎＯ_２）、インジウム酸化物（Ｉｎ_２Ｏ_３）等の材料の使用に関する。特許文献１８は、誘電材料、絶縁材料を含むが、保護層又は誘電体に対する整合層を含まず、本発明と関係のあるいくつかの請求項を対象としていない。一方、特許文献１８では、高温での製造工程に重点を置いている。

特許文献１９は、既に言及されたように、特許文献１８に対応していて、本発明とは異なっている。それにも関わらず、我々は、ＺｎＯ又はＳｎＯ_２だけに重点が置かれていることと、Ａｌ，Ｉｎ，Ｇａ，Ｂｉ，Ｂ，Ｌａ，Ｓｃ，Ｙ，Ｌｕ，Ｅｒ等の周期表のこれらの酸化物への他の添加物を使用するための可能性とだけでなく、５００〜１０００℃の範囲の温度領域で行われる温度処理についても着目すべきである。

特許文献２０（ヒューレッド・パッカード社）は、亜鉛スズ酸化物の薄膜トランジスタ等の周辺機器向けのアクティブ半導体の使用をテーマにしている。特許文献２０は、処理温度に注目しておらず、本発明の対象物と衝突する他の関係する特許要素を示していない。

特許文献２１（Ｊ．Ｗａｇｅｒ，オレゴン州立大学，ＯＳＵ）は、薄膜トランジスタを含む異なる電子周辺機器のための亜鉛インジウム酸化物合金のアクティブ半導体の使用に関する。特許文献２１は、本発明の対象物と衝突しない。

特許文献２２（Ｊ．Ｗａｇｅｒ，ＯＳＵ）は、電子回路中のパッシブな層の適用に関する。前記電子回路は、すなわち、ＳｉＯ_ｘ，ＳｉＮ_ｘ，ＳｉＯ_ｘＮ_ｙ，ＧｅＯ_ｘＴａＯ_ｘＳｉＯ_ｘＣ_ｙ，ＹＯ_ｘ，Ｍｇ_ｘ及び他の材料に基づく層の薄膜トランジスタである。特許文献２２は、本発明の独立項と一致していない。

特許文献２３（Ｈ．Ｈｏｓｏｎｏ）は、非結晶酸化物に基づく薄膜トランジスタの製造方法に関する。前記トランジスタでは、材料は、１０^１８／ｃｍ^３以下の電子濃度を有するチャネルを製作するために使用され、材料の性能の制御は、蒸着処理中の酸素分圧を制御することにより行われる。前記酸化物中の材料は、使用されるセラミックターゲットの主成分であるＧａ−Ｉｎ−Ｚｎ，Ｉｎ−Ｇａ−Ｚｎ−Ｍｇ，Ｇａ−Ｚｎ−Ｓｎ合金中に存在し、製造工程は、１０００℃程度の高い温度で処理され、パルスレーザー蒸着（ＰＬＤ）等の製作技術により提供される。特許文献２３の請求項では、次の組成が検討されているＩｎ_ｘＧａ_１−ｘ（０≦ｘ≦１），Ｉｎ_ｘＺｎ_１−ｘ（０．２≦ｘ≦ｌ）,Ｉｎ_ｘＳｎ_１−ｘ（０．８≦ｘ≦１）,Ｉｎ_ｘ（Ｚｎ，Ｓｎ）_１−ｘ（０．１５≦ｘ≦１）、又は、［（Ｓｎ_１−ｘＭ４_ｘ）Ｏ_２］ａ．［（Ｉｎ_１−ｙＭ３_ｙ）_２Ｏ_３］ｂ．［（Ｚｎ_１−ｚＭ２_ｚ）Ｏ］ｃ．［０≦ｘ＜１，０≦ｙ≦１，０≦ｚ≦１，０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１］の型の複数成分組成物。前記組成物では、不純物Ｓｉ，Ｇｅ，ＺｒがＭ４と記載され、不純物Ｂ，Ａｌ，Ｇａ，ＹがＭ３と記載され、不純物Ｍｇ，ＣａがＭ２と記載され、不純物Ｖ，Ｎｂ，ＴａがＭ５と記載されている。特許文献２３では、よく知られた、ｎ型等の酸化物材料に基づく電子周辺機器を対象としているが、本発明の組成又は材料を含まず、本発明の対象に含まれるｐ型デバイス、Ｃ−ＭＯＳデバイスを含まない。

特許文献２４は、上記の特許文献と同一の発明者のものであり、該文献に記載された低温処理を含む技術の向上に対応するにもかかわらず、特許文献２４は、本発明の主たる対象物を含まない。

接合の製造における酸化物の有用性に関して、例えばＨｏｓｏｎｏらの出版された研究に加えて、既述の文献のセットでは、ｐ−ｎヘテロ接合、ＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯの接合の製造について一切知られていない。

２つの酸化物半導体の間、又は半導体と酸化物との間の整合層としての五酸化タンタルの使用に関して、主に誘電体としてこの材料の使用が研究された。特許文献１７で公開されたように、前記材料は、電子材料の情報記録周辺機器中の誘電体層として、化学量論的組成（Ｔａ_２Ｏ_５）で適用されている。特許文献１７は、ＲＦスパッタリングによる製造方法についても言及しているにもかかわらず、整合層としての使用については知られていない。

フッ化マグネシウム膜の使用に関して、パッシブな層として使用する発明はあるが、酸化物半導体に完全に基づく電子デバイスの封入材料として使用することについて記載はない。

結晶ケイ素／酸化物半導体に関して、噴霧熱分解、熱蒸着（非特許文献１４及び図８参照）、スパッタリング（非特許文献１５，１６及び図９参照）により蒸着された、ｎ型結晶ケイ素及びインジウムスズ酸化物に基づくヘテロ接合の製造、結晶ケイ素に加え、２つの酸化物層の蒸着による非結晶の固有のケイ素膜で構成されるヘテロ接合の製造に関する研究が知られている。前記２つの酸化物層は、一方は接合を生じされ、もう一方は、フロントオーミック透明接点を形成する。これは、サンヨー社（非特許文献１７）により開発された製造工程の場合である。この処理は、本発明とは異なっていて、本発明の主たる対象物の１つである異なる型の複数成分の酸化物の使用については考えられていない。

米国特許出願公開第２００６／１５２１３８号明細書 米国特許出願公開第２００６／０７３０９２号明細書 特開２００６−００２２０２号公報 英国特許出願公開第１２９３４０８号明細書 国際公開第２００５／０８１０５５号パンフレット 米国特許出願公開第２００４／１７８７２５号明細書 特開２００３−３２４２０６号公報 米国特許出願公開第２００２／０２８５７１号明細書 米国特許第６３９１４６２号明細書 特開２０００−０４５０６３号公報 特許第６３３８２２３号公報 特許第４３６７５４０号公報 米国特許出願公開第２００２／１３５３２４号明細書 米国特許出願公開第２００６／２０４７６６号明細書 米国特許出願公開第２００６／０２０２６１０号明細書 米国特許出願公開第１９９９／５９１０２１８号明細書 特許第３０４１６４３号公報 国際公開第２００４／０３８７５７号パンフレット 米国特許出願公開第２００３／０２１８２２１号明細書 米国特許出願公開第２００５／００１７２４４号明細書 米国特許出願公開第２００５／０１９９９５９号明細書 米国特許出願公開第２００６／００７９０３４号明細書 国際公開第２００５／０８８７２６号パンフレット 特表２００６−１６５５２７号公報

T. Minami et al. Semicond. Sci. Technol. 20 (2005) S35-S44. H.L. Hartnagel, A.L. Dawar, A.K. Jain, C. Jagadish, Semiconducting Transparent Thin Films, Institute of Physics Publ., Bristol 1995. E. Fortunate, et al, Thin Solid Films, 442 (2003) 121-126. E. Fortunate, et al., Thin Solid Films, 451-452 (2004) 443-447. H. Hosono et al. J. Non-Cryst. 203, 334 (1996) . H Hosono, J Non-Cryst Solids 351, 1-19 (2006); K. Nomura, et al. Nature, 432 (2004) 488. J. F. Wager, Science, 300 (2003) 1245. E. Fortunate et al. pss, rapid research letters, 1, (2007), R34.; E. Fortunate, et al. Advanced Materials, 17, 5, (2005) 590. R. Martins et al. J. Non-Cryst. Solids, Vol. 352, 1471 (2006) ; R. Martins et al. Phys. stat. sol. (a) 202, No. 9, R95 (2005). Hideo Hosono, Toshio Kamyia, Masahiro Hirano, Bulletin of the chemical Society of Japan, 77, 1 (2006) 1-24. H. Hosono, Y. Mishima, H. Takezoe, K.J.D. Mackenzie in 'Nanomaterials', Elsevier, Tokyo, Novembro 2006. D. Hong , H.Q. Chiang, J.F. Wager, Zinc tin oxide thin-film transistors via reactive sputtering using a metal target , Journal of Vacuum Science & Technology B 24 (5) L23 (2006). T. Kamiya T (Kamiya, Y. Takeda, K. Nomura, H. Ohta, H. Yanagi, M. Hirano, H. Hosono, Self-adjusted, three-dimensional lattice-matched buffer layer for growing ZnO epitaxial film: Homologous series layered oxide, InGaO (ZnO)( ), Crystal Growth & design 6 (11) 2451 (2006). T. Feng, A.K. Ghosh, C. Fishman, Appl. Phys. 50 (1979) 4972. J.B. DuBow, D.E. Burk, APL. 29 (1976) 494. H. Kobayashi, H. Mori, T. Ishida, Y. Nakato, J. Appl. Phys. 77 (1995) 1301. M.T aguchi, JLKawamoto, S. Tsuge, T.Baba, H. Sakata, M. Morizane, K.Uchihashi, N.Nakamura, S.Kiyama, O. Oota, Prog. Phototovolt. Res. Appl. 8 (2000) 503.

〔適用〕
ＧＳＺＴＣＯ及びＯＣｕ_ｘＮｉ_ｙを使用することができる主要産業は、全ての電子産業、半導体産業、ディスプレイ産業、論理回路産業、センサー及び計装産業、医療及びバイオテクノロジー産業、光電子及び太陽電池産業、マイクロ及びナノエレクトロニクス産業である。すなわち、前記全ての産業において、前記ＯＣｕ_ｘＮｉ_ｙ及びＣＳＺＴＣＯは、従来の半導体の代用品としての全ての電子機器での直接的適用のために、Ｃ−ＭＯＳデバイスの概念の中で使用されることができる。前記Ｃ−ＭＯＳデバイスでは、ＯＣｕ_ｘＮｉ_ｙがｐ型トランジスタ部品を構成し、ＧＳＺＴＣＯがｎ型トランジスタコンポーネントを構成する。或いは、前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯは、液晶ディスプレイ（ＬＣＤ）、有機発光ダイオードディスプレイ（ＯＬＥＤｓ）、論理回路の概念、すなわち、符号変換器（ＡＮＤ、ＯＲロジックゲート、ＮＡＮＤ、ＮＯＲロジックゲート）、Ｏリング発振器に対応するアクティブなマトリックスのためのドライバーの製造に使用するか否かを含めて、周辺機器を切り替えるためのＴＦＴを製造するために使用されることができる。また、前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯは、ヘテロ接合すなわち整流ダイオード、ＬＥＤ、太陽光発電デバイス等を製造するために使用されることができる。また、計装産業、すなわち、ＵＶセンサー、ガスセンサー、医学又は食品産業での制御スイッチングキー及び警報回路、不可視のディスプレイを生産するための軍事防御産業に使用されることができる。

本発明は、ＴＦＴを製造するために使用されている従来の材料を置き換えることができる簡易で高価でない処理技術を用いて、製品を開発することを目的とする。前記従来の材料は、低いキャリヤ移動度である非結晶のケイ素、さらには結晶のケイ素等の共有結合性半導体であり、この材料は、低温で処理することができない。提案される材料は、環境にやさしく、処理中に、危険を引き起こす原因と、典型的には、ケイ素を取り扱うマイクロエレクトロニクスの危険な工程を含んでいない。ホスフィン、ジボラン、シラン等の高爆発性及び毒性のガスを取り扱う必要があり、特別な操作条件を必要とし、本発明に含まれない材料及び処理を発生しない。

さらに、本発明で使用される製造工程は、電子、光電子、半導体産業の製造工程、すなわち、広い領域に対するスパッタリング処理、熱蒸着、ゾルゲルと互換性がある。前記産業は、既に、電導性を有しかつ透明な電気接点を製造するために、パッシブな酸化物半導体に基づく広い領域の薄膜を製造することができるので、本発明で使用される製造工程は、実験室での技術処理を前記産業に匹敵させる研究及び発展に関してそれほど大きな投資を必要としない。

〔発明の要約〕
本発明は、その組成中に、銅及びニッケル、又は、ニッケルとガリウムとスズと亜鉛とチタンと銅とを含み、非化学量論的形式又は化学量論的形式においてＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合酸化物の使用に関する。このとき、ジルコニウム、窒素等の他の不純物を添加することにより、複合酸化物を構成する各酸化物の量は、０．００５〜０．９９５の範囲で変えることができ、製造される最終材料の光学的及び電気的機能性を決定する。前記不純物は、トータル組成の最大０．２０とすることができ、電導性、自由キャリヤの数、性質（それぞれｎ型及びｐ型として示される電子又は正孔）のより良好な制御のために、定義された組成の１又は２の元素を置換することができる。本発明は、電子周辺機器及び光電子周辺機器で、ｎ型及びｐ型のオーミック様接点等のパッシブな電子材料として、ｐ−ｎ半導体接合の一方（図１４参照）、ヘテロ接合又はデバイス等のＣ−ＭＯＳ等のｎ型又はｐ型のアクティブな電子材料として、ＴＦＴとして示され、薄膜トランジスタの等のデバイス中のチャネル材料として使用される。いずれの場合も、デバイスは、１００℃以下の温度で処理され、１０〜１００００ｎｍの範囲の厚さを備えている。このとき、材料は、ｐ−ｎ接合の元素として、パッシブの形態で使用され、１〜１０００ｎｍの範囲の厚さを備えている。ＴＦＴのチャネル中でアクティブな半導体のようなものとして使用されるとき、最終デバイスを封入するためのフッ化マグネシウムに基づく材料と、誘電体にアクティブな半導体を整合させるための五酸化タンタルとが使用される。

異なる組成を備え、ジルコニウム又は窒素等の他の不純物を含有するか又は含有しないＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される新しい電子材料は、ガラス、ポリマー、セルロース紙のような任意の基板に、１００℃以下の温度で蒸着される。前記電子材料は、高稠密度／高密度であり、１０^−１４〜１０^５Ｓ・ｃｍ^−１の間の電導度に制御される。前記電子材料は、１００℃の温度で、ＵＶ光源の存在下で処理されたＯＣｕ_ｘＮｉ_ｙの場合にはｐ型材料として、ＧＳＺＴＣＯの場合にはｎ型材料として、通常の作用を示す。前記ＧＳＺＴＣＯは、組成中の銅の量を増やすことにより、又は窒素等の不純物を添加することにより、ｐ型に変えることができる。このとき、ＧＳＺＴＣＯ組成中に存在している、スズ又はガリウム等の元素の１つを置換することができる。前記スズ又はガリウムの置換は、酸素空孔でなく不純物により、自由キャリヤの源（origin）に関してよく制御することができる。前記置換は、材料中の間隙（gap）又は隙間（interstices）の増大をもたらさない。

異なる組成を備え、ジルコニウム又は窒素のような他の不純物を含有するか又は含有しないＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される新しい電子材料は、ガラス、ポリマー、セルロース紙のような任意の基板に蒸着させることができる。このとき、抵抗加熱蒸着（図８参照）、電子銃熱蒸着（図９参照）、ＤＣスパッタリング又はＲＦスパッタリング、インクジェット（図１１参照）、製造される膜の組成、結晶構造又は非結晶構造、密度を制御するためのＵＶ光の存在の有無、等の物理的、物理化学的、化学的方法を用いて行われる。このとき、０．１〜２０Ｗｃｍ^−２の範囲で処理中に使用される電力、例えば２〜５０ｃｍの範囲である蒸発する材料を含む蒸着源と基板との間の距離、酸素又は窒素又は水素を異なる割合で混合されたアルゴン等の雰囲気により、成長速度を０．０１〜２０ｎｍｓ^−１の範囲にすることができる。このとき、処理圧力は１０^５〜１０^−６Ｐａの範囲であり、酸素分圧は１０〜１０^−５Ｐａの範囲である。このとき、水素、窒素、フッ素（fluor）を用いても用いなくてもよく、これらの割合は酸素に対して０．００〜０．９９とすることができる。デバイスが処理された後に、加熱され、使用される基板の種類によっては、５０〜２５０℃の範囲の温度で、５０分から６時間の範囲の時間処理される。

ｐ型のときにＯＣｕ_ｘＮｉ_ｙとして示され、ｎ型のときＧＳＺＴＣＯとして示される新しい電子材料は、高電導性電極のようなパッシブな形態で使用され、ｐ−ｎヘテロ接合の製造ではアクティブな形態で使用される。前記ヘテロ接合は、例えば、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯ、又はＣ−ＭＯＳデバイス（図１参照）、幾何学的対称性を備え（図３，４参照）又は非対称性を備える（図５参照）ｎ型及びｐ型のＴＦＴであり、エンハンスモードで作動する（図１２，１３に示すデバイスで適用される入力電圧がオフ状態の場合）か、又はデプレッションモード（非接続時でさえ電流フローがある場合）で作動する。

ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される新しい材料は、ｎ型がｐ−ｎ接続を製造するために使用され、外部の接点がケイ素等の共有結合性の半導体に蒸着される。アクティブな酸素半導体上で、アルミニウム、銀／アルミニウム、チタン−パラジウム−銀、スズ−銀、金／クロム、等の金属接点が、外部の回路を通って接続される。接点の作動モードは、適用される電気信号を整流するか、光電池として働く容量に関連している。

ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される新しい材料は、それぞれｐ型又はｎ型であり、Ｃ−ＭＯＳデバイス（図１，２参照）、論理回路（図６，７参照）、センサー器具、生物探知器を製造するために結合させることができる。ここでは、封入層は、フッ化マグネシウムに基づいている。

ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される新しい材料は、ｐ型又はｎ型が、それぞれｐ型及びｎ型のＴＦＴチャネルで、アクティブな材料として使用される。外部の接点として同時に挙動するドレイン領域及びソース領域は、アルミニウム、銀−アルミニウム、チタン−パラジウム−銀、スズ−銀、金／クロム、亜鉛がドープされたインジウム酸化物、ガリウムがドープされた亜鉛酸化物（図３〜５参照）等の高導電性酸化物等を蒸着して形成される。このとき、デバイスの作動モードは、デバイスが非接続のとき、１０^−９Ａ以下のドレイン電流である。デバイスが接続されているとき、適切なゲート電圧の適用により、ドレイン電流の大きさは少なくとも６桁大きい。ドレイン電流は、使用されるドレインソース電圧（絶縁破壊電圧よりも常に小さい。図１２，１３参照）に関係なく、高度に安定している。

ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される新しい材料は、ｐ型又はｎ型が、それぞれｐ型及びｎ型のＴＦＴチャネルで、アクティブな材料として使用される。外部の接点として同時に挙動するドレイン領域及びソース領域は、アルミニウム、銀−アルミニウム、チタン−パラジウム−銀、スズ−銀、金／クロム、亜鉛がドープされたインジウム酸化物、ガリウムがドープされた亜鉛酸化物等の高導電性酸化物等を蒸着して形成される。このとき、状態を変化させるためのエンハンスモードで、ｎ型デバイスを形成するのに必要な電圧は、０〜５Ｖの範囲であり、エンハンスモードで作動するｐ型デバイスのためには０〜（−）５Ｖの範囲である。デプレッションモードでデバイスが作動するとき、上記値はｎ型デバイスでは負の値となり、ｐ型デバイスでは正の値となる。

新しい電子材料はＧＳＺＴＣＯとして示され、ｐ型又はｎ型は、ｐ型又はｎ型のＴＦＴチャネルを製造するため、又はｐ−ｎヘテロ結合、Ｃ−ＭＯＳデバイス、ロジックゲート、センサー器具、生物探知器を製造するためにアクティブな材料として用いられる。ここで、化学量論的又は非化学量論的五酸化タンタル層は、ＧＳＺＴＣＯを二酸化ケイ素としての誘電体に整合させるために用いられる。使用される基板の種類に応じて、３５０℃までの温度の制御雰囲気中で熱処理してもよく、しなくてもよい。

チャネル領域、ソース領域、ドレイン領域、誘電領域、誘電体からチャネル領域で使用される酸化物半導体への整合層、金属接点、エンハンスモードでドライバーとして作動するｎ型ＴＦＴと、エンハンスモードで作動し、動的負荷として挙動するｐ型ＴＦＴとの結合に起因する封入層を示す非対称性Ｃ−ＭＯＳデバイスの横断面図。 ２つのトランジスタを示す図１のデバイスの概略図。 チャネル領域、ソース領域、ドレイン領域、誘電領域、誘電体からチャネル領域で使用される酸化物半導体への整合層、金属接点、封入層を示すスタガード型対称性ＴＦＴの横断面図。 チャネル領域、ソース領域、ドレイン領域、誘電領域、誘電体からチャネル領域で使用される酸化物半導体への整合層、金属接点、封入層を示す非スタガード型非対称性ＴＦＴの横断面図。 チャネル領域、ソース領域、ドレイン領域、誘電領域、誘電体からチャネル領域で使用される酸化物半導体への整合層、金属接点、封入層を示すスタガード型非対称性ＴＦＴの横断面図。 図１に示すＣ−ＭＯＳ構造に基づくＮＡＮＤロジックゲートの透視図。 図１に示す３つのＣ−ＭＯＳインバーター回路に基づくＯリング発振器の電子回路概略図。 処理チャンバーの機構を示す抵抗加熱蒸着による薄膜製造システムの概略図。 システムの詳細を示す電子銃による熱蒸着システムの概略図。 薄膜を処理するために用いられるスパッタリングシステムの概略図。 インクジェットによる薄膜蒸着システムの概略図。 ｎ型ＧＳＺＴＣＯのＴＦＴの出力特性曲線（ゲート電圧をパラメータとして用いた、ドレイン電流に対するドレインソース電圧）を示すグラフ。 図１２に示すデバイスと同一のデバイスの１０Ｖの固定ドレイン電圧に対するゲートソース電圧の関数としてのドレインソース電流の増幅特性曲線を示すグラフ。 ｎ型ＧＳＺＴＣＯ及びｐ型ＯＣｕ_ｘＮｉ_ｙに基づくｐ−ｎ接合の横断面図である。

〔発明の概要の記載〕
本発明は、ジルコニウム、窒素のような他の不純物がドープされているか又はドープされていないアクティブなｎ型及びｐ型半導体材料としてのＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯの使用に関する。また、本発明は、フッ化マグネシウムに基づく封入層の使用を含み、それらをアクティブなデバイスに適用するために、ＵＶ光及びその製造に固有の全ての周辺機器が存在しているか又は存在していない状態での低温での製造工程に関する。また、本発明は、アクティブな半導体界面を誘導体層に整合させるための五酸化タンタル層の適用に関する。すなわち、ＴＦＴチャネルで使用されるアクティブな酸化物半導体の製造方法において、又は、Ｃ−ＭＯＳ又はｐ−ｎヘテロ接合を製造するために、単なる酸化物を使用するか、又は、それらをｐ型シリコン及びｎ型シリコンといった共有結合半導体のような他の半導体と組み合わせる。

Ｃ−ＭＯＳ、ＴＦＴ、又はｐ−ｎヘテロ接合のような、これらの材料に基づく電子デバイスは、従来のものとして、以下の点で有利である。

・デバイス又はｐ−ｎ接合に基づくトランジスタの製造工程が、室温又は１００℃以下の温度で実施される。

・製造されたデバイスは、制御雰囲気で、常温及び１５０℃以下の温度でアニールされる。１５０℃という値は、半導体中の金属接点抵抗を改良するために使用される値よりもわずかに低い値である。

・ヘテロ結合の場合には、透明酸化物半導体は、透明接点として使用される追加層のように、製造手続きにおいて別の工程を使用する必要性を回避して、オーミック電極接点及び該接合の能動素子として同時に使用されることができる。

・ＴＦＴを製造する際、活性層（チャネル）としてのｎ型又はｐ型のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯのいずれかの使用。

・例えば、ＴＦＴの場合に、デバイスを安定させるための、チャネル材料の整合層としての五酸化タンタルの使用。

・特にＴＦＴにおいてデバイスの安定性を増強させるために、フッ化マグネシウムに基づくデバイスを封入するための薄膜の使用。

・製造方法に必要な装置は、大型デバイスを製造するのに使用されるスパッタ法でされるように、電子産業及び光電子産業において酸化物を製造するために今日使用されている装置と同一である。しかし、今や、前記製造方法に必要な装置が、本発明の材料を低い基板温度で製造するために、使用される。

・ＴＦＴ又はｐ−ｎ接合で製造されたものとの比較して、ＴＦＴの製造で現今使用されるデバイスの同程度又はより高い性能の保証。

・高度に安定したデバイスの製造。

・Ｃ−ＭＯＳデバイスを含めて、完全に透明なデバイス及びロジックゲートの製造。

したがって、既述のフッ化マグネシウムの封入コーティング及び五酸化タンタルとしての整合層の使用と同様に、不純物を含有するか又は含有していない異なる組成で、ＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯ膜を使用することにより、電子デバイスを製造するための製造工程の数は低減され、高性能のデバイス、すなわち１０^６より大きなオン／オフ率を示すＴＦＴを製造することができる。このとき、エンハンスメントモードで作動するｎ型トランジスタのために、５Ｖ以下のオン電圧（ＴＦＴをＯＮ状態に切り替えるために）であり、１０^−９Ａ以下のリーク電流であり、非常に安定した（９０％以上の）ドレイン電流（適用されるドレインソース電圧とは無関係に一定に保たれていて、ＴＦＴを接続するための電圧以上の値となっている）である。５Ｖｃｍ^−２ｓ^−１以上の飽和移動度（オープンチャネル）であり、１０％以上の安定性である。すなわち、ドレインソース電圧をパラメータとして用いる、入力電圧（ゲート電圧）及び出力電流（ドレインソース電流）に関連する張力増幅曲線におけるヒステリシスは、第１にデバイスへの接続及び切断による不安定性、第２に１０００時間以上長く接続された後のデバイスの挙動を無視することができる。それに加えて、これらの材料は、前記産業で要求される性能、すなわち、Ｏリング発信回路の場合には、３００ｋＨｚ以上の動作周波数を備えた酸化物を完全に基づく論理回路の製造を可能にする。

既述の材料、すなわち、非結晶構造又は結晶構造であり、化学量論的であるか又は非化学量論的である、ＯＣｕ_ｘＮｉ_ｙ、ＧＳＺＴＣＯ、フッ化マグネシウム、及び五酸化タンタルの製造方法は、抵抗加熱蒸着又は電子銃熱蒸着（図８及び図９参照）、磁界により支援されるか又は支援されないＤＣスパッタリング又はＲＦスパッタリング（図１０参照）、インクジェット（図１１参照）、全蒸着工程を支援するためのＵＶ光の存在の有無のような、化学的、物理的、物理化学的技術に基づく。

既述の技術はまた、例えば単極性トランジスタ中の金属接点及び誘電体等、他の材料及び構造を製造するために使用される。これらの手段は、例えば、ＴＦＴ、ヘテロ接合、ロジックゲート、Ｃ−ＭＯＳ回路等、本発明の材料及びデバイスを製造するために必要である。

本発明の材料及びデバイスを製造するために使用される製造工程温度は、所望のデバイスの機能の設計及び使用される基板の種類によって、２０〜１００℃の範囲で変化する。

上記に従って、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯは、任意の種類の基板、すなわち、ガラス、ポリマー、金属、セルロース紙に製造することができる。

ＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯを用いて製造されたデバイスからの電気信号の取り出しは、非常に高い導電性を示す金属電極接点を用いて行われる。前記金属電極接点は、例えば、ガリウムがドープされた酸化亜鉛（ＺＧＯ）、亜鉛がドープされた酸化インジウム（ＩＺＯ）のような、高透明導電性酸化物の非結晶性膜又は結晶性膜（チャージコレクタ）に接続されているか又は接続されていないＣｒ、Ａｇ等である。

上記に従って、他の不純物を含有するか又は含有しないかを含めて、異なる組成のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯに基づくデバイスだけでなく、フッ化マグネシウムに基づく封入層、及び、五酸化タンタルに基づく整合層と同様に、最高２５０℃の温度に制御された後処理雰囲気下で、再加熱してもよく、再加熱しなくてもよい。前記加熱時間は、使用される基板の種類、製造されるデバイスの種類により、５０分から６時間の範囲で変化する。

上記に従って、他の不純物を含有するか又は含有しない異なる組成のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯに基づくデバイスは、既に言及されているように、ｐ型又はｎ型であり、マイクロデバイス又はナノデバイス中でＴＦＴチャネルの概念で使用されるとき、１〜１０００ｎｍの範囲で変化する厚さを示す。

上記に従って、他の不純物を含有するか又は含有しない異なる組成のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯに基づくデバイスは、既に言及されているように、ｐ型又はｎ型であり、チャネル層としてＴＦＴの概念で使用されるとき、上記に言及された厚さを示し、誘電体に対してアクティブな酸化物膜の整合層として使用される。前記酸化物膜は、例えば、１〜１０００ｎｍの範囲の厚さを備える二酸化ケイ素、窒化ケイ素、五酸化タンタルの膜等である。

上記に従って、他の不純物を含有するか又は含有しない異なる組成のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯに基づくデバイスは、既に言及されているように、ｐ型又はｎ型であり、チャネル層としてＴＦＴの概念で使用されるとき、上記で言及された厚さを示し、アクティブな誘電酸化物の膜電導体の整合層として使用される。前記酸化物膜は、五酸化タンタル膜、１０〜１０００ｎｍの範囲の厚さを有するフッ化マグネシウムに基づく封入膜である。

上記に従って、他の不純物を含有するか又は含有しない異なる組成のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯに基づくデバイスは、既に言及されているように、ｐ型又はｎ型であり、ｐ−ｎヘテロ接合又はＣ−ＭＯＳデバイスの概念で使用されるとき、ｎ型又はｐ型層は、半導体の特徴的な機能に応じて、５〜１００００ｎｍの範囲で変化する厚さを備える。前記半導体に、前記酸化物半導体は、最も厚い酸化物に接合するために両方の酸化物を同時に使用する場合に接続される。前記最も厚い酸化物（it）は、自由キャリヤが少ない材料、例えば、ＴＦＴ中でチャネル層を製造するために使用される材料と同様な性能を備える材料に相当する。最も薄い酸化物は、より厚い酸化物と比較して、１桁小さい厚さを備えているが、前記酸化物と比較して、自由キャリヤを１〜２桁多く有している。前記酸化物は、例えば、電気接点を製造するために使用されパッシブな半導体として示される酸化物である。

上記に従って、ｎ型又はｐ型の既述の他の不純物を含有するか又は含有しない組成を変えたＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯに基づくデバイスは、誘電性半導体に対しアクティブな酸化物の整合層に五酸化タンタルが用いられるとき、フッ化マグネシウム封入層が使用されるとき、これらの材料が含まれる端末デバイスだけでなく金属電極及び誘電体のような他のデバイスもまた同様に、製造されるデバイスの種類、使用される基板の種類に依存する温度及び時間で、制御雰囲気中の熱処理を行ってもよく、行わなくてもよい。前記温度は５０〜３５０℃の範囲で変化し、前記時間は５０分から６時間の間で変化する。

〔発明の詳細の記載〕
上記で言及されたように、本発明の主たる構成要素は、ＯＣｕ_ｘＮｉ_ｙ（図１，１４の符号１０参照）及びＧＳＺＴＣＯ（図３，４，１４の符号４参照）である。前記ＯＣｕ_ｘＮｉ_ｙ及び前記ＧＳＺＴＣＯは、例えば、ジルコニウム、窒素、モリブデン等の不純物を、既に言及された割合で含有するか又は含有していない異なる組成であり、ｐ型又はｎ型である。本発明の主要構成要素は、誘電体に対するアクティブな酸化物半導体の五酸化タンタル整合層（例えば図３，１４の符号４参照）及びフッ化マグネシウム封入材料（図１の符号９参照）の使用を含んでいる。

本発明は、複合成分の銅及びニッケルの金属酸化物（ＯＣｕ_ｘＮｉ_ｙとして示される）に基づく新規の半導体と、複合成分のガリウム−スズ−亜鉛−チタン−銅の金属酸化物合金（ＧＳＺＴＣＯとして示される）に基づく新しい半導体との使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及び前記ＧＳＺＴＣＯにおいて、それらの酸化物の構成要素は異なる組成を有する。ここで、ｘは銅のモル濃度を表し、ｙはニッケルのモル濃度を表し、ｍはガリウムのモル濃度を表し、ｎはスズのモル濃度を表し、ｗは亜鉛のモル濃度を表し、ｚはチタンのモル濃度を表し、ｐは銅のモル濃度を表す。また、前記ＯＣｕ_ｘＮｉ_ｙ及び前記ＧＳＺＴＣＯにおいて、ｘ：ｙ又はｍ：ｎ：ｗ：ｚ：ｐの比は、次のようになりうる。ｘ：ｙが１：１，１：２，１：３，３：１，１００：１、又は、ｍ：ｎ：ｗ：ｚ：ｐが１:１:１:１:１,１:１０:１０:１０:１０；１０：１：１：１：１；１：１：１：５：１０；１：５：１０：０．５：０．１；５：５：１０：０．１：０．５、又は、混合物中の成分が０．００５〜０．９９５％の範囲であるその他の組成である。前記ＯＣｕ_ｘＮｉ_ｙ及び前記ＧＳＺＴＣＯは、１００℃以下の温度で、ＵＶ光（図８の符号２８参照）が存在するか又は存在しない状態で処理され、デバイス製造の後にアニールされることができる。

本発明は、ｘ：ｙ又はｍ：ｎ：ｗ：ｚ：ｐの比により言い換えられた異なる組成の、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合成分酸化物の使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及び前記ＧＳＺＴＣＯは、半導体中の多数キャリヤの種類を制御するために、例えばジルコニウム、窒素等の他の不純物を含むことも可能である。前記不純物は、モル組成で最大０．２０まで含ませることができ、本発明の酸化物成分の１又は２の元素を置換することも可能である。前記ＯＣｕ_ｘＮｉ_ｙ及び前記ＧＳＺＴＣＯは、室温又は１００℃以下の温度で処理され、物理的、化学的、物理化学的蒸着技術が用いられる。前記蒸着技術は、例えば、反対面に沿って配置された多数の蒸着源を用いる熱蒸着であり、予想される成長速度（図８，９の符号２４，２９参照）により、膜が蒸着される基板は、静的な状態又は動的な状態（ロールオン）にある。前記蒸着技術は、例えば、ＤＣスパッタリング又はＲＦスパッタリングであり、カソード領域（図１０の符号２７，３５参照）に接近して行うガス圧入とともにマグネトロンにより支援されてもよく又は支援されなくてもよい。前記蒸着技術は、例えば、インクジェット工程であり、化学溶液のナノサイズの液滴が噴霧され加熱される（図１１の符号４０，４３参照）。前記蒸着技術は、基準底面圧が１０^−７Ｐａ程度に低圧である処理／蒸着チャンバー中に基板を導入するためのロードロック方式である。このとき、蒸着源と基板との間の距離は、使用される基板の最終的な寸法である。全ての工程は、反応性であってよく非反応性であってもよい。すなわち、全ての工程は、１０〜１０^−４Ｐａの間で変化する分圧を有する、酸素のような酸化元素、アルゴン、ヘリウム、キセノンのような非酸化剤、又は、水素、フッ素、窒素のような反応元素を含むか又は含まない環境で行うことができる。前記蒸着技術のうちの１つでは（in their single）、１０^−２〜１０^−５Ｐａの範囲で変わりうる割合の塩基性又は酸性の形態であり、抵抗素子への適用電流（熱蒸着の場合）又は０．０１〜２０Ｗｃｍ^−２の範囲で適用電力密度（蒸着源と基板との間の異なる距離を有するスパッタリングの場合）を変化させることにより、０．１〜１０ｎｍｓ^−１の範囲で変わりうる成長速度である。蒸着工程は、金属ターゲット又はセラミックターゲットのいずれかを用いて行うことができる。前記ターゲットは、所定の全ての元素、又は、金属の共蒸着又は同時スパッタリングされた全ての元素を含んでいる。前記金属は、最終的な膜形成に必要な全ての元素を含んでいる。例えば、１０ｃｍ×１０ｃｍの寸法を有する基板の場合には、蒸着源と基板との間の距離は、２〜３０ｃｍの範囲で変えることができる。また、１ｍ×１ｍの寸法を有する基板の場合には、前記距離は最大１５０ｃｍまで長くすることができる。

本発明は、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合成分酸化物合金の使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯでは、それらの成分は、組成割合（ｘ：ｙ及びｍ：ｎ：ｗ：ｚ：ｐ）により言い換えられ、異なる割合の組成物を有している。本発明は、多数キャリヤの種類を制御するために、銅及びニッケルの金属複合材料と、ガリウム、スズ、亜鉛、チタン及び銅の金属複合材料とを用いて、他の不純物を含むことが可能である。本発明は、ＵＶ光、又は、所望の結果が得られる膜の組成に到達させるための所望の成分を含むセラミック材料が存在している、反応性雰囲気で行われる。前記組成は、例えば、［Ｃｕ_ａＯ，但しｌ≦ａ≦２］＋［Ｎｉ_ｂＯ，但しｌ≦ｂ≦３］であり、［Ｇａ_２Ｏ_３］_ｍ＋［ＳｎＯ_{ａ（ｌ−２）}］_ｎ＋［ＺｎＯ］_ｗ＋［ＴｉＯ_{ａ（＝ｌ−２）}］＋［Ｃｕ_ａＯ，但しｌ≦ａ≦２］であり、既に定義された不純物をさらに含んでいる。また、本発明は、既に定義された反応性雰囲気又は非反応性雰囲気で行われ、ドーピング元素は、例えば、ジルコニウム又はセラミックであるＺｒＯ_ｘ等のように、金属固体の形態にある場合があり、例えば窒素等のようにガスの形態にある場合がある。

本発明は、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合成分酸化物の使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯでは、それらの成分は、組成割合（ｘ：ｙ及びｍ：ｎ：ｗ：ｚ：ｐ）により言い換えられる異なる割合の組成物を有している。本発明の複合成分酸化物は、既に言及された条件及び蒸着条件、すなわち、分圧の値が既述の範囲である酸素、水素のような反応ガスの存在下で製造される。本発明は、製造される材料の電気的及び光学的性能を制御することができる。前記性能は、自由キャリヤ（電子又は正孔、それぞれｎ型又はｐ型材料）、電導度（１０^−１４〜１０^５Ｓ・ｃｍ^−１の範囲）、キャリヤ移動度、膜稠密度（高くあるべきである）、膜の粗さ（可能な限り平坦であるべきである）、誘電率、光吸収及び反射率である。本発明は、１〜１００００ｎｍの範囲の厚さを備え、金属、ガラス、ポリマー、セルロース紙の基板に蒸着され、非結晶構造又は結晶構造を備える膜である。本発明は、パッシブな電子材料、例えば、透明又は非透明のオーミック電極接点、高抵抗率を備える誘電材料として、電子デバイス又は光電子デバイスに適用される。本発明は、ヘテロ接合に基づく電子デバイス又は光電子デバイス中の遮断層又は整合層を形成するために適用される。前記ヘテロ接合は、すなわち、異なる電子親和力を備える２つの材料の接合である。

本発明は、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合成分酸化物の使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯでは、それらの成分は、組成割合（ｘ：ｙ及びｍ：ｎ：ｗ：ｚ：ｐ）により言い換えられる異なる割合の組成物を有している。本発明は、半導体中の多数キャリヤ型を制御するための他の不純物を含むことができる。本発明は、パッシブ又はアクティブな電気材料として、電子デバイス及び光電子デバイスの適用に関して既に記載された製造条件を用いて製造される。前記パッシブ又はアクティブな電子材料の場合には、ヘテロ接合（図１４の符号４，１０参照）、トランジスタデバイス、すなわちＣ−ＭＯＳ（図１参照）、ＴＦＴ（図３の符号５参照）、ロジックゲート（図６の符号５，１０参照）を製造するとき、５ｎｍ又は１０００ｎｍ程度の厚さで、ガラス、金属、ポリマー、セルロース紙といった任意の種類の基板に、１００℃以下の温度で蒸着し、フッ化マグネシウムのような安定した複合材料又は合金を用いて封入することができる（図１，３，４，５の符号９参照）。このとき、ドレイン領域及びソース領域は、チタン、クロム、金等の金属接点（図１，３，４，５，６，１４の符号６，７参照）か、或いは、亜鉛がドープされたインジウム酸化物、ガリウムがドープされた亜鉛酸化物等の高電導酸化物に基づくことができる。

本発明は、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合成分酸化物の使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯでは、それらの成分は、組成割合（ｘ：ｙ及びｍ：ｎ：ｗ：ｚ：ｐ）により言い換えられる異なる割合の組成物を有していて、既述のように条件で製造され、使用される半導体中の多数キャリヤの種類を制御するための他の不純物を含むことができる。このとき、デバイスの概念で使用される誘電材料は、有機材料を用いることができる。例えばＴＦＴでは、二酸化ケイ素等の無機材料、又は、酸化タンタル、ハフニア、ジルコニア、イットリウム酸化物、アルミナ等の高誘電材料、ハフニア／酸化タンタル、アルミナ／酸化タンタル、ジルコニア／酸化タンタル、五酸化タンタル／二酸化ケイ素、アルミナ／チタニア等の複合材料、ＰＭＭＡ、ＰＯＭＡ、マイラー樹脂（デュポン社製）、抵抗率が１０^１５Ω・ｃｍ以上である低分子量のポリマー等の有機材料を用いることができる。しかし、誘電体とアクティブな半導体との間の整合は、１〜１０００ｎｍの範囲の厚さを有する五酸化タンタルの膜によって形成される（図１，３，４，５，６の符号４参照）。

本発明は、ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示される複合成分酸化物合金の使用に関する。前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯでは、それらの成分は、組成割合（ｘ：ｙ及びｍ：ｎ：ｗ：ｚ：ｐ）により言い換えられる異なる割合の組成を有していて、既に言及された条件で製造され、使用される半導体中の多数キャリヤの種類を制御するための他の不純物を含むことができる。デバイス製造の後で、又は製造工程の途中で、チャネル領域、ドレイン領域、ソース領域、デバイス構造は、使用される基板の種類により、制御雰囲気（９５％の窒素及び５％の水素の混合ガスを含むか又はアルゴン雰囲気を用いる）下で、２５０℃程度の温度で、５０分から６時間の範囲で変えることができる時間、アニールされてもよくアニールされなくてもよい。

〔１．ＯＣｕ_ｘＮｉ_ｙの製造〕
ＯＣｕ_ｘＮｉ_ｙ膜を製造するために、まず、既に言及されているように、ｐ型材料を得るために、所望のｙ：ｘの割合を選択する。前記ｐ型材料は、混合物中の各元素の割合が０．００５〜０．９９５の範囲であり、１００℃以下の温度で製造される。前記ｐ型材料は、該材料の製造工程の後で加熱処理を行ってもよく、行わなくてもよい。また、前記１００℃以下の温度での処理は、制御雰囲気又は非制御雰囲気で行う。

ＯＣｕ_ｘＮｉ_ｙが選択されたら、次の工程は、半導体中の多数キャリヤ型を制御するために導入する不純物を必要とするかを決定することである。前記不純物は、例えば、ジルコニウム、窒素等であり、その１つ又は両方の最大割合は、ＯＣｕ_ｘＮｉ_ｙに対してモル濃度で０．２０である。前記不純物は、初期組成の元素の１つを置換することができる。

必要とされる組成及び添加される不純物が選択されたら、次に、材料が蒸着される方法を選択する。前記方法は、単一の複合材料、又は、金属、セラミック複合材料のセット、単独又は複数の化学溶液のいずれかである。選択された蒸着技術は、膜を成長させたい場合には、分解された化学種を基板に向かって移動させるために、単独又は幾つかの蒸着／ターゲット源を用いるとともに、真空システムと、不活性雰囲気又は反応性雰囲気（イオン化されているか又はイオン化されていない）とを用いる。前記雰囲気は、例えば、アルゴン又は酸素又は他のガス等である。或いは、選択された技術が何であれ、塩基性、中性、酸性の水溶液を用いるかどうか、選択された基板上の成長工程を支援するためにＵＶ光を存在させるか否かを選択する。

不純物を含有するか又は含有していない蒸着工程に関して、物理的、物理化学的、化学的技術を選択することができる。前記技術では、基準圧力が１０^−７Ｐａ程度と低い蒸着チャンバーへ基板を導入するためにロードロックチャンバーを使用する。基板と蒸着源との距離は、基板の寸法に依存する。例えば、例えば、１０ｃｍ×１０ｃｍの寸法を有する基板の場合には、前記距離は２〜３０ｃｍの範囲で変更することができ、１ｍ×１ｍの寸法を有する基板の場合には、前記距離は１５０ｃｍ程度に大きくすることができる。

例えば、選択された蒸着技術が、基準底面圧が１０^−７Ｐａ程度である抵抗加熱蒸着又は電子銃熱蒸着である（図８，９参照）場合には、基板の正面を含む反対面に沿って配置された複数の蒸着源を使用することができる。このとき、所望の成長速度に応じて、静的な方法（static way）（図８，９の符号２３参照）又は回転方法（a roll to roll way）で、蒸着を行うことができる。既に言及されているように、蒸着源が金属である場合には、元素は１つ以上の合金組成物中にあるようにすることができる。前記蒸着源は、例えば、Ｃｕ−Ｎｉ蒸着源と、交互に配置された所望の不純物を含む他の蒸着源とである。このとき、処理雰囲気は酸化性雰囲気であるべきであり、すなわち、酸素分圧を１０^−２〜１０^−５Ｐａとするために（図８の符号２２参照）、酸素を処理チャンバーへ導入する必要がある（図８の符号２５参照）。前記処理チャンバーでは、蒸着圧力の制御が、使用されるフィラメント電流を制御することにより行われる（図８，９の符号２７参照）。このとき、抵抗加熱蒸着の場合には、使用される基板寸法と、基板と蒸着源と間の距離と、使用される蒸着源の数と応じて、一定の成長速度（０．０１〜２０ｎｍｓ^−１の範囲）を得るために低電圧（５０Ｖ以下）及び高電流（５００Ａ以下）の蒸着源が使用される。

蒸着で使用される出発材料がセラミックの形態、すなわち、酸化物の形態の場合、基礎となる構成要素は、所望のＣｕ−Ｎｉ組成を含み蒸着源として働く、１つ以上のセラミック複合材料の形態とすることができる。前記蒸着源は、膜／最終層で使用される所望の不純物を含む他のセラミック複合材料源と交互に配置される。このとき、酸素分圧が１０^−２〜１０^−７Ｐａの間で変えられる酸化性雰囲気を用いてもよく、また用いなくてもよい。前記酸化性雰囲気では、蒸着圧力の制御は、使用されるフィラメント電流を制御することにより行われる。抵抗加熱蒸着の場合には、低電圧（５０Ｖ以下）及び高電流（５００Ａ以下）であり、電極基準の場合（図９参照）には、フィラメント電流は７Ａ程度に高くすることができ、使用される基板の寸法と、基板と蒸着源との距離と、使用される蒸着源の数とにより、予期される成長速度を０．０１〜２０ｎｍｓ^−１程度に低くすることができる。

蒸着に使用される出発材料がセラミックの形態、すなわち酸化物の形態である場合、基礎となる構成成分は、所望のＣｕ−Ｎｉ組成を含み蒸着源として働く、１つ以上のセラミック複合材料の形態とすることができる。前記蒸発源は、使用される所望の不純物を含む他のセラミック材料源と交互に配置される。このとき、蒸着圧力を１０^−１〜１０^−４Ｐａの範囲とするために、酸素分圧が１０^−２〜１０^−７Ｐａの間で変えられる酸化性雰囲気を用いてもよく、また用いなくてもよい。

上述の条件から、熱蒸着によりＣｕ_ｘＮｉ_ｙを製造するために、選択された製造条件が何であれ、金属又はセラミックの形態でジルコニウム不純物を使用することができる。前記金属又はセラミックの形態は、直接蒸着又は共蒸着のための主たるＣｕ−Ｎｉ組成を含む合金組成を、含んでもよく含まなくてもよい。すなわち、ＯＣｕ_ｘＮｉ_ｙを含む１つ以上の蒸着源を用いることができる。前記ＯＣｕ_ｘＮｉ_ｙでは、製造される薄膜中に含まれる不純物の割合（０．００５〜０．２０の範囲）は、使用されるエネルギー（電流）により作られる。また、前記不純物の割合は、蒸着温度での膜の成長速度と最終状態とを制御する。前記蒸着温度は、使用される基板の種類（ガラス、ポリマー、金属、或いはセルロース紙）により、室温（２０℃）から１００℃の範囲で変えることができる。

熱蒸着に加えて、ＤＣスパッタリング蒸着技術又はＲＦスパッタリング蒸着技術を使用することができる。このとき、蒸着工程を制限するためのマグネトロンの存在下で行ってもよく、行わなくてもよい。前記技術で使用されるターゲットは、所要のＣｕ−Ｎｉ組成を含む金属になりえる（図１０の符号３４，３５，３７，３８参照）。前記技術は、酸化性雰囲気下で行われ、アニーリング工程は、酸化性雰囲気下で行われる。このとき、最初に選択されたＯＣｕ_ｘＮｉ_ｙ組成を含むセラミック蒸着源が用いられる。前記ＯＣｕ_ｘＮｉ_ｙ組成は、［Ｃｕ_ａＯ，１≦ａ≦２］＋［Ｎｉ_ｂＯ，１≦ａ≦３］であり、例えば、Ｚｒ，ＺｒＯ_ｘ，Ｎ_２等の１つ以上の金属、セラミック、ガス不純物を含むことができる。最終的な膜の組成は、各ターゲット（蒸着源）で使用されるエネルギーに依存し、最終的な薄膜に組み入れられる所望の組成を含むターゲットの共スパッタリングを行うことにより決定される。前記共スパッタリングでは、各ターゲットのエネルギー及びスパッタリング時間の適切な制御がなされる。

蒸着工程の場合には、注入ガスをスパッタリングすることにより行われる。前記注入ガスは、そこで使用されるガスのセットと共通にすることもでき、異なるようにすることもできる。反応ガス（酸素又は水素又はフッ素）は、基板を含む表面に可能な限り接近させて導入される。前記基板では、膜が蒸着され、不活性ガス（アルゴン、ヘリウム、又はキセノン）がターゲット（「中空陰極」）を含むキャビティーに接近させて導入される。このとき、全蒸着圧力を５×１０〜１０^−４Ｐａの範囲とするために、分圧は５×１０^−２〜１０^−５Ｐａの範囲とすることができる。基板の寸法、ターゲットの数、基板とターゲットとの間の距離に依存して、０．０１〜２０Ｗｃｍ^−２の範囲とすることができる電力密度により、成長速度を０．０１〜２０ｎｍｓ^−１の範囲で変えることができる。製造される膜の構造が非結晶構造又は結晶構造であるならば、工程温度を１００℃以下とする（図１０の符号２５及び３５，２７，３７及び３８，３３及び３６参照）。前記膜中に含まれる不純物の割合は、電力密度（０．０１〜１Ｗｃｍ^−２の範囲）を制御することにより決定され、不純物を含むターゲットに適用される（共スパッタリング）。すなわち、不純物の成長速度は、主たるターゲットの成長速度と比較すると、所要の結果である薄膜の組成と整合させるために変えることができる。前記薄膜の組成は、導入される不純物に関して０．００５〜０．２０の範囲であり、使用される基板の種類（ガラス、ポリマー、金属、セルロース紙）（図１０の符号２０参照）により、使用する温度は、室温（２０℃）から１００℃の範囲で変えられる。

上述の２つの技術に加えて、ＯＣｕ_ｘＮｉ_ｙの薄膜は、例えば、パルスレーザーによる熱蒸着、原子層エピタキシャル、分子エピタキシャル、ゾルゲル、電着、噴霧熱分解、インクジェット（図１１参照）、スピンコーティング等の他の物理的、物理化学的、化学的方法により成長させることができる。これら全ての技術は、ＵＶ光と、酸素等の酸化性雰囲気、アルゴン、ヘリウム、キセノン等の非反応性雰囲気、又は水素、フッ素、窒素、酸性ガス、塩基性ガス等の反応性雰囲気が存在する状態で行ってもよく、存在しない状態で行ってもよい。

選択された蒸着方法がインクジェットの場合には、蒸着される元素は、塩基性、中性、又は酸性化合物の形態となっていて、前記化合物はアルコール（エタノール、メタノール、プロパノール）を含む水溶液、他の安定化されている成分の溶液で稀釈されている。加熱され又は加熱されていない霧状溶液を基板に噴霧することにより蒸着が行われる。前記基板は、（選択された溶媒及び基板に応じて）最高４００℃まで加熱することができる（図１１の符号１９，２０，４０，４１，４３参照）。

選択された化学的蒸着法が何であれ、蒸着される膜は、蒸着される成分を含み、不純物を含む単一溶液に基づく。このとき、成長速度は、例えば、化学種の解離速度、ナノ液滴の寸法、インジェクター、使用される噴霧器により、０．０１〜１０ｎｍｓ^−１の範囲で変わりうる。

選択された化学的蒸着法が何であれ、ナノエレクトロニクス、マイクロエレクトロニクスでの半導体のような、想定される適用に応じて、前記膜は１〜１０００ｎｍの範囲の厚さを備えている。このとき、想定される適用に応じて、ガラス、ポリマー、セルロース紙等の絶縁基板、又は、ステンレス鋼、モリブデン等の導電基板、又は、結晶又は多結晶シリコン等の半導体基板、ｐ型又はｎ型基板等の他の酸化物が用いられる。

選択される蒸着方法が何であれ、前記膜は、静的な状態（蒸着工程の間、基板が停止している）、又は動的な状態（蒸着工程の間、基板が移動している）で処理されることができる。これは、基板領域全体に亘って均質且つ一定の膜蒸着を得るためであり、いずれにしても膜は非結晶構造又は結晶構造を有している。

所望の厚さを備えた膜は、予め選択された基板上で、所望のデバイスの単相又は複数層として、６０〜３００℃の範囲の温度領域でアニールされる。使用時間は、５０分間から６時間の範囲の時間で変えることができる。このとき、酸素、窒素、水素及び窒素の混合ガス、窒素及びフッ素の混合ガス、又は、窒素及び酸素の混合ガスを含む制御雰囲気が用いられる。前記ガスの組成は、０．１：９９．９〜０．１：０．１：９．８の間で変えることができ、前記処理は、大気圧下又は真空圧（１０^−２〜１０００Ｐａの範囲）下で行われる。

アニーリング工程を含め、選択された組成及び蒸着条件により、自由輸送キャリヤ（電子又は正孔、すなわち、材料はｎ型又はｐ型である）、導電率、キャリヤ移動度、膜の稠密度、誘電率、光吸収、反射率の性質に関係する、製造された膜の電気的、電子的、工学的性質があるだろう。これらの特性は、膜の組成又は酸素含有量を変更することにより変えることができる。すなわち、膜の厚さを１〜１００００ｎｍの範囲で変更することにより、導電率を１０^−１４〜１０^５Ｓ・ｃｍ^−１の範囲で変えることができる。このとき、前記膜は、非結晶構造又は結晶構造を示すとともに、高い稠密度と低い表面粗さとを備えている。前記膜は、透明度を備えるか又は備えていない高電導性オーミック接合のようなパッシブな材料、又は、高い電気抵抗を備える誘電材料として、電子周辺機器及び光電子周辺機器で適用されるために、又は、電子デバイス又は光電子デバイス中の遮断層又は整合層すなわちヘテロ接合を作るために使用される。前記へテロ接合は、すなわち、異なる電子親和性を有する２つの材料の結合であり、それらを整合させるため、又はアクティブな電子材料として、さらに薄い層を必要とする。前記膜は、ＴＦＴ又はＣ−ＭＯＳ及び他のデバイスのようなｐ−ｎヘテロ接合、単極性トランジスタを製造するために使用され、ガラス、ポリマー、金属、又はセルロース紙のような任意の種類の基板が用いられる。

〔２．ＧＳＺＴＣＯの製造〕
ＧＳＺＴＣＯ膜を製造するために、既に言及されているように、ｍ：ｎ：ｗ：ｚ：ｐの膜組成は、ｎ型材料を得るために最初に選択される必要がある。混合物中の各元素の割合は、０．００５〜０．９９５の範囲であり、１００℃以下の温度で処理される。このとき、材料の製造工程の後、制御雰囲気又は非制御雰囲気で加熱処理を行ってもよく、行わなくてもよい。

ＧＳＺＴＣＯ組成が選択されたら、次の工程は、半導体中で多数キャリヤの種類を制御するために、ジルコニウム、窒素のような不純物を導入するか否かを決定することである。このとき、前記不純物の最大割合は、ＧＳＺＴＣＯに対してモル濃度で０．２０であり、最初の組成の１又は２つの元素の置換が可能である。

所要の濃度及び添加する不純物を選択した後に、材料が蒸着される方法を選択する。前記方法は、単一の複合材料、又は、金属、セラミック複合材料のセット、又は、単独又は複数の化学溶液のいずれかである。選択された蒸着技術は、単一又は複数の蒸着／ターゲット源から膜を成長させたい場合には、分解された化学種を基板に向かって移動させるために、真空システムと、不活性雰囲気又は反応性雰囲気（イオン化されているか又はイオン化されていない）とを用いる。前記雰囲気は、例えば、アルゴン、酸素、又は他のガス等である。選択された技術が何であれ、塩基性、中性、酸性の水溶液を用いるか場合には、選択された基板上の成長工程を支援するためにＵＶ光を存在させてもよく、存在させなくてもよい。

蒸着工程に関する限り、不純物を含んでいてもいなくても、物理的、化学的、物理的化学技術を選択することができる。このとき、蒸着チャンバー内に基板を導入するためにロードロックチャンバーを用いる。前記蒸着チャンバーは、１０^−７Ｐａ程度の低い圧力とすることができる基準圧力となっている。蒸着するための基板と蒸着源との距離は基板の寸法に依存する。例えば、基板の寸法が１０ｃｍ×１０ｃｍの場合には、前記距離は２〜３０ｃｍの間で変更することができ、基板の寸法が１ｍ×１ｍの場合には、前記距離は最大１５０ｃｍとすることができる。

例えば、蒸着技術が、基準底面圧が１０^−７Ｐａである抵抗加熱蒸着又は電子銃熱蒸着の場合には（図８，９参照）、蒸着が行われる基板表面の反対面に沿って複数配置された単一又は複数の蒸着源を用いることができる。所望の成長速度により、静的な方法（図８，９の符号２３）又は回転方法で、蒸着が行われる。既に言及したように、蒸着源が金属の場合には、例えば、Ｇａ−Ｓｎ−Ｚｎ−Ｔｉ−Ｃｕを含む単一の蒸着源のように、１つ以上の合金組成とすることができる。前記蒸着源は、最終的な膜に導入される不純物を含有する蒸着源と交互に配置される蒸着源として作動する。このとき、処理雰囲気は酸化性雰囲気であるべきであり、すなわち、１０^−２〜１０^−５Ｐａの範囲である酸素分圧を得るために（図８の符号２２参照）、酸素が処理チャンバーへ導入される必要がある（図８の符号２５参照）。このとき、蒸着圧力の制御は、使用されるフィラメント電流を制御することにより行われ（図８，９の符号２７）、抵抗加熱蒸着の場合には、使用される基板の寸法、基板と蒸着源との距離と、使用される蒸着源の数とにより、一定の成長速度（０．０１〜２０ｎｍｓ^−１の範囲）のために、蒸着源が低電圧（５０Ｖ以下）及び高電流（５００Ａ以下）であることを含む。

蒸着に使用される出発材料がセラミックの形態であるとき、すなわち、酸化物の形態であるとき、基礎となる構成要素は、所望のＣａ−Ｓｎ−Ｚｎ−Ｔｉ−Ｃｕ組成を含み、蒸着源として作用する１以上のセラミックの形態とすることができる。前記蒸着源は、使用される所望の不純物を含有する他のセラミック化合物蒸着源と交互に配置されている。このとき、蒸着圧力を１０^−１〜１０^−４Ｐａの範囲とするために、酸素分圧が１０^−２〜１０^−７Ｐａの範囲とすることができる酸化性雰囲気を用いることができ、用いなくてもよい。蒸着圧力の制御は、使用されるフィラメント電流を制御することにより行われる（図８，９の符号２７）。このとき、低電圧（５０Ｖ以下）及び高電流（５００Ａ以下）の蒸着源が使用される抵抗加熱蒸着では、使用される基板の寸法と、基板と蒸着源との距離と、使用される蒸着源の数とにより、一定の成長速度（０．０１〜２０ｎｍｓ^−１の範囲）を得ることができる。

セラミック材料では熱蒸着が選択されることは、セラミック材料が酸化物の形態であることを意味している。基礎となる構成要素は、例えば所望のＧａ−Ｓ−Ｚｎ−Ｔｉ−Ｃｕ組成を含む１以上のセラミックスの形態とすることができる。前記構成要素は、蒸着源として作用し、該蒸着源は膜に導入される不純物を含む蒸着源と交互に配置されている。他のセラミック組成物において、不活性ガスに加えて、酸素分圧を得るために、チャンバー内に酸素を導入することにより、酸化性雰囲気で行ってもよく、非酸化性雰囲気で行ってもよい。このとき、全蒸着圧を１０^−１〜１０^−４Ｐａの範囲とするために、酸素分圧を１０^−２〜１０^−７Ｐａの範囲で変えることができる。

熱蒸着によりＧＳＺＴＣＯを製造するために選択される製造条件が何であれ、金属又はセラミックの形態でジルコニウム不純物を用いることができる。ジルコニウム不純物は、共蒸着により蒸着される主たるＧａ−Ｓｎ−Ｚｎ−Ｔｉ−Ｃｕ組成を含む合金組成に含まれてもよく含まれなくてもよい。前記共蒸着では、Ｇａ−Ｓｎ−Ｚｎ−Ｔｉ−Ｃｕ元素を含む１つ以上の蒸着源を使用し、製造される薄膜中に組み入れられる不純物の割合（０．００５〜０．２０の範囲）は、使用されるエネルギー（電流）によって決まる。このとき、成長速度及び膜の最終状態を制御する。前記制御は、使用される基板の種類（ガラス、ポリマー、金属、又はセルロース紙）により、蒸着温度を室温（２０℃）から１００℃の範囲で変えることができる。

熱蒸着に加えて、ＤＣスパッタリング蒸着技術又はＲＦスパッタリング蒸着技術を用いることができる。このとき、蒸着工程を制限するためのマグネトロンを用いてもよく、用いなくてもよい。このとき、使用されるターゲットは、所望のＣａ−Ｓｎ−Ｚｎ−Ｔｉ−Ｃｕ組成を含む金属とすることができる（図１０の符号３４，３５，３７，３８参照）。このとき、前記蒸着は、酸化性雰囲気下で処理され、或いは、酸化性雰囲気下でアニール工程が行われ、最初に選択したＧＳＺＴＣＯ組成を含むセラミック蒸着源を用いることにより行われる。前記ＧＳＺＴＣＯ組成は、［Ｇａ_２Ｏ_３］_ｍ＋［ＳｎＯ_{ａ（ｌ−２）}］_ｎ＋［ＺｎＯ］_Ｗ＋［ＴｉＯ_{ａ（＝ｌ−２）}］＋［Ｃｕ_ａＯ，但しｌ≦ａ≦２］であり、例えば、Ｚｒ、ＺｒＯ_ｘ、Ｎ_２等の１以上の金属、セラミック、又はガス不純物を含むことができる。このとき、最終的な膜の組成は、各ターゲット（蒸着源）に使用されたエネルギーに依存し、最終的な薄膜中に組み入れられる所要の組成を含むターゲットの共スパッタリングを行うことにより依存する。前記共スパッタリングでは、各ターゲットのエネルギー及びスパッタリング時間の適切な制御がなされる。

共通又は異なる入り口を通った注入ガスをスパッタリングすることにより蒸着処理が行われる場合には、反応ガス（酸素又は水素又はフッ素）は、基板を含む表面領域に可能な限り接近させて導入され、前記基板上で膜が蒸着される。また、不活性ガス（アルゴン、ヘリウム、又はキセノン）がターゲット（「中空陰極」）を含むキャビティーに接近させて導入される。このとき、全蒸着圧を５×１０〜１０^−４Ｐａの範囲とするように、分圧は５×１０^−２〜１０^−５Ｐａの範囲とされる。このとき、基板の寸法と、ターゲットの数と、基板とターゲットとの間の距離とに依存して、０．０１〜２０Ｗｃｍ^−２の範囲とすることができる電力密度により、成長速度を０．０１〜２０ｎｍｓ^−１の範囲で変えることができる。製作される膜の構造が非結晶又は結晶である場合には、処理温度を１００℃以下とする（図１０の符号２５及び３５，２７，３７及び３８，３３及び３６参照）。このとき、膜に組み入れられる不純物の割合は、電力密度（０．０１〜１Ｗｃｍ^−２の範囲）を制御することにより決定され、不純物を含有するターゲット（共スパッタリング）に適用される。すなわち不純物の成長速度は、主たるターゲットの成長速度と比較すると、所要の最終的な薄膜の組成を導入される不純物に整合させるように変えることができる。前記不純物は、０．００５〜０．２０の範囲である。使用する温度は、使用される基板の種類（ガラス、ポリマー、金属、セルロース紙）（図１０の符号２０参照）により、室温（２０℃）から１００℃の範囲で変えることができる。

上述の２つの技術に加えて、ＧＳＺＴＣＯ薄膜は、例えば、パルスレーザーによる蒸着、原子層エピタキシャル、分子エピタキシャル、ゾルゲル、電着、噴霧熱分解、インクジェット（図１１参照）、スピンコーティング等の他の物理的、物理化学的、化学的方法により成長させることができる。これらの全ての技術は、ＵＶ光、酸素のような酸化性雰囲気、アルゴン、ヘリウム、キセノンのような非反応性雰囲気、酸性ガス、塩基性ガス中の水素、フッ素、窒素のような反応性雰囲気の存在する状態で行ってもよく、存在しない状態であってもよい。

蒸着方法としてインクジェットが選択される場合には、蒸着される元素は、塩基性、中性、酸性の化合物の形態であって、アルコール（エタノール、メタノール、又はプロパノール）を含む水溶液、他の安定化されている成分の溶液で稀釈されている。前記溶液を、加熱され又は加熱されていない霧状溶液を基板上に噴霧することにより蒸着が行われる。前記基板は、（選択された溶媒及び基板に応じて）最高４００℃まで加熱することができる（図１１の符号１９，２０，４０，４１及び４３）。

選択された化学的蒸着法が何であれ、蒸着される膜は、蒸着される元素を含む単一の溶液を基礎とし、不純物を含む。このとき、成長速度は、例えば、化学種の解離速度、ナノ液滴の寸法、使用されるインジェクター、使用される噴霧器により、０．０１〜１０ｎｍｓ^−１の範囲で変わりうる。

選択される蒸着方法がなんであれ、例えばナノエレクトロニクス、マイクロエレクトロニクスでの半導体等、想定される適用に応じて、膜は１〜１０００ｎｍの厚さを備えている。このとき、想定される適用に応じて、ガラス、ポリマー、又はセルロース紙等の絶縁基板、金属ステンレス鋼又はモリブデン等の導電基板、結晶又は多結晶シリコン等の半導体基板、ｐ型又はｎ型等の他の酸化物が用いられる。

選択される蒸着法がなんであれ、膜は静的な状態下（蒸着工程の間、基板が停止している）又は動的な状態下（蒸着工程の間、基板が移動している）で処理されることができる。これは、基板領域全体に亘って均質且つ一定の膜蒸着を得るためであり、膜は非結晶構造又は結晶構造のいずれかを有している。

膜が所望の厚さに処理されれば、予め選択された等価な（equality）基板上の膜は、所望のデバイスの単層又は複数層として、６０〜３００℃の範囲の温度領域でアニールされる。使用時間は、５０分間から６時間の範囲で変えることができる。このとき、酸素、窒素、水素及び窒素の混合ガス、窒素及びフッ素の混合ガス、又は、窒素及び酸素の混合ガスを含む制御雰囲気が用いられる。前記ガスの割合は、前述のガス組成について、０．１：９９．９〜０．１：０．１：９．８の間で変えることができる。前記処理は、大気圧下又は真空圧（１０^−２〜１０００Ｐａの範囲）下で行われる。

アニーリング工程を含めて、選択された組成及び蒸着条件により、自由輸送キャリヤ（電子又は正孔、すなわち、材料はｎ型又はｐ型である）、導電率、キャリヤ移動度、膜の稠密度、誘電率、光吸収、反射率の性質に関係する、製造された膜の電気的、電子的、工学的性質があるだろう。これらの特性は、膜の組成又は酸素含有量を変更することにより変えることができる。すなわち、膜の厚さを１〜１００００ｎｍの範囲で変更することにより、１０^−１４〜１０^５Ｓ・ｃｍ^−１の範囲で変えることができる。このとき、前記膜は、非結晶構造又は結晶構造を示すとともに、高い稠密度と低い表面粗さとを備えている。前記膜は、透明度を備えるか又は備えていない高電導性オーミック接合等のパッシブな材料、又は、高い電気抵抗を備える誘電材料として、電子周辺機器及び光電子周辺機器で適用されるために、又は、電子デバイス又は光電子デバイス中の遮断層又は整合層すなわちヘテロ接合を作るために、電子的及び光電子的応用に用いられる。前記へテロ接合は、すなわち、異なる電子親和性を有する２つの材料の結合であり、それらを整合させるため、又はアクティブな電子材料として、さらに薄い層を必要とする。前記膜は、ＴＦＴ又はＣ−ＭＯＳ及び他のデバイスのようなｐ−ｎヘテロ接合、単極性トランジスタを製造するために使用され、ガラス、ポリマー、金属、又はセルロース紙のような任意の種類の基板が用いられる。

〔３．フッ化マグネシウム（封入層）の製造〕
デバイス内で封入層として要求されるフッ化マグネシウムを処理するために（図１，３，４，５，６の符号９参照）すなわち、提供されるデバイスの環境に接触するフッ化マグネシウムは、化学量論的又は非化学量論的に使用されることができる。前記フッ化マグネシウムは、１０００℃以下の温度で処理され、制御雰囲気又は非制御雰囲気下で加熱処理を行ってもよく、行わなくてもよい。

電子デバイス又は光電子デバイスの封入層等の任意のアクティブな電子デバイスの表面上で、化学量論的又は非化学量論的なフッ化マグネシウム（以降ＭｇＦ_ｘとして示される）を処理するために、表面の浅い欠陥状態を引き起こす環境に曝露されたときに該デバイスの劣化を避ける目的で、構造欠陥、又は、ＧＳＺＴＣＯのような非結晶又は結晶構造の膜の隙間を通って、酸素等のガス種を内部へ拡散させる。これは、デバイスを構成する材料の物理的特性、すなわち電気的及び電子的性質上の深刻な変化をもたらすだろう。基準底面圧が１０^−７Ｐａにまで減圧することができる処理チャンバー中に基板を導入するためにロードロックチャンバーを使用するかしないか、及び、蒸着源と基板との間の距離に関わらず、この材料は、物理的、物理化学的、化学的技術を用いて処理されることができる（図８，９，１０，１１）。前記距離は、基板の寸法に依存し、例えば、
１０ｃｍ×１０ｃｍの寸法を有する基板の場合には、前記距離を２〜３０ｃｍの範囲とすることができ、１ｍ×１ｍの寸法を有する基板の場合には、前記距離を最大１５０ｃｍとすることができる。前記フッ化マグネシウムは、静的状態又は動的状態（回転方法）で蒸着され、続いて、選択される適用及び基板に応じて、制御雰囲気又は非制御雰囲気中での３５０℃以下の温度で熱処理される。

ＭｇＦ_ｘの組成を選択したら、次の工程は、使用される蒸着技術を選択することである。使用される材料が何であれ、ボート（boat）蒸着源から蒸着される合金の形態か、又は、所望の割合を有する焼結されたターゲットの形態となっている。必要とれされるときは、続いて、加熱処理の温度と、関連するアニール環境／雰囲気を選択する。

例えば、選択された蒸着技術が、基準底面圧が１０^−７Ｐａと低い抵抗加熱蒸着又は電子銃熱蒸着（図８，９参照）の場合には、蒸着が行われる基板表面の反対面に沿って配置された１又は複数の蒸着源を用いることができ、所望の成長速度により、静的な方法（図８，９の符号２３参照）又は回転な方法で蒸着を行うことができる。蒸着源が、単一粉末、焼結粉末、ペレット、又は、箔の形態であって、それに加えて処理雰囲気が水素又はフッ素、すなわち、水素又はフッ素が処理チャンバーに導入される場合には、これらの反応ガスの分圧は、使用されるフィラメント電流を制御することにより１０^−２〜１０^−５Ｐａとされる。抵抗加熱蒸着の場合には、低電圧（５０Ｖ以下）及び高電流（最高５００Ａ）の蒸着源が使用され、電子銃熱蒸着の場合には、使用される基板の寸法、蒸着源と基板との距離、使用される蒸着源の数によっては、銃のフィラメント電流は７Ａ程度に高くされ、成長速度は０．０１〜２０ｎｍｓ^−１の範囲で変えることができる。

熱蒸着に加えてＤＣスパッタリング蒸着又はＲＦスパッタリング蒸着を用いる場合には、蒸着処理を制限するためのマグネトロンを使用してもよく、使用しなくてもよい（図１０参照）。このとき、使用されるターゲットは選択されたＭｇＦ_ｘを含み、アルゴン等の不活性キャリヤガスに加えて、水素又はフッ素又は窒素及び酸素等の反応ガスの存在下で、蒸着処理が行われる。このとき、ガスの分圧は、全蒸着圧を５×１０〜１０^−４Ｐａの範囲とするために、５×１０^−２〜１０^−５Ｐａの範囲で変えることができる。成長速度は、使用される電力密度を０．０１〜２０Ｗｃｍ^−２の範囲で変えることにより、０．０１〜２０ｎｍｓ^−１の範囲となる。コーティングされる基板又はデバイスの寸法、使用されるターゲットの数、成長される膜の構造の性質（非結晶又は結晶）に依存し、処理温度は、２０〜３５０℃の範囲の処理温度で変えることができる。

上記の２つの技術に加えて、ＭｇＦ_ｘの薄膜は、例えば、パルスレーザーによる熱蒸着、原子層エピタキシャル、分子エピタキシャル、ゾルゲル、電着、噴霧熱分解、インクジェット（図１１参照）、スピンコーティング等の他の物理的、物理化学的、化学的方法により成長させることができる。これら全ての技術は、ＵＶ光と、酸素等の酸化性雰囲気、アルゴン、ヘリウム、キセノン等の非反応性雰囲気、水素、フッ素、窒素、酸性ガス、又は塩基性ガスの等の反応性雰囲気が存在する状態で行ってもよく、又は存在しない状態で行ってもよい。

化学的蒸着法が選択されるときは、蒸着される元素は塩基性、中性、酸性溶液の形態をしていて、前記溶液はアルコール（エタノール、メタノール、プロパノール）を含む水溶液、他の安定化されている成分の溶液で稀釈されている。そして、加熱され又は加熱されていない溶液を基板上に噴霧することにより蒸着が行われる。このとき、電気分解してもよく電気分解しなくてもよい。また、前記基板は、選択された溶媒によっては、最高４００℃の温度にまで加熱することができる。このとき、加熱された基板上、或いは加熱された雰囲気を通して噴霧を行うことにより、又は、溶液を含むインクジェットにより、基板又は基板が通される環境の通路の局部加熱により、蒸着がなされる。

選択された化学的蒸着法が何であれ、蒸着される膜は、蒸着される元素又は組成物を含む単一溶液に基づく。成長速度は、溶液を通る電流（電気分解）、化学種の解離速度により、０．０１〜１０ｎｍｓ^−１の範囲で変えることができる。電流を通じる経路のない蒸着では、（ナノ液滴の寸法、インジェクター、噴霧器、他の情報（図１１の符号４０参照）によっては）霧化が生じる。

選択された化学蒸着法が何であれ、想定される適用、表面の状態により、膜は０．５〜１０００ｎｍの範囲の厚さとすることができる。このとき、膜は、封入を行うために蒸着される。

選択された蒸着方法がなんであれ、非結晶構造又は結晶構造のどちらであっても、基板領域全体に亘って均質且つ均一な膜の蒸着を得るために、膜は、静的な状態（蒸着工程の間、基板が停止している）又は動的な状態（蒸着工程の間、基板が移動している）で処理される。

先に選択された基板上に所望の厚さを備える膜が処理されたら、膜は、単一の方法か又は所望のデバイスの構造に従うかのいずれかであり、６０〜３００℃の範囲の温度領域でアニール処理される。使用時間は、５０分から６時間の範囲の時間で変えることができる。前記時間は、基板及び所望の適用、雰囲気に依存する。前記雰囲気は、酸素、窒素、水素及び窒素の混合ガス、酸素及び窒素の混合ガス、窒素及びフッ素の混合ガス、酸素と水素と窒素の混合ガスを、先に記載され及び処理されたガス組成の０．１：９９．９〜０．１：０．１：９．８の範囲で変更することができる割合で含むことができる。前記処理は、大気圧下又は真空下（１０^−２〜１０００Ｐａの範囲）で行うことができる。

〔４．五酸化タンタルの製造（整合層）〕
二酸化ケイ素、窒化ケイ素のような別の酸化物又は誘電体への酸化物半導体の整合層（図１，３，４，５の符号４及び３参照）としての化学量論的又は非化学量論的である五酸化タンタル（以降Ｔａ_ｘＯ_ｙとして示される）を処理するために、界面の電子安定性を保証する目的で、ガス状又は非ガス状の形態の中で汚染する不純物の収着又は拡散により促進された不安定性を回避して、１００℃以下の温度で処理する。このとき、物理的、物理化学的、化学的蒸着技術を用いる。このとき、基準圧力が１０^−７Ｐａと低くなっている蒸着チャンバー内へ基板を導入するために、ロードロッキングシステムを用いてもよく、用いなくてもよい。このとき、基板と蒸着源との間の距離は、基板の最終寸法に依存し、基板が１０ｃｍ×１０ｃｍの場合には該距離を１〜３０ｃｍの範囲とすることができ、基板が１ｍ×１ｍの場合には該距離を最大１５０ｃｍとすることができる。このとき、静的な状態又は動的な状態（回転状態）で蒸着され、適用及び選択された基板によっては、続いて、最高３５０℃の温度の制御雰囲気中で熱処理が行われる。

２つの他の半導体の間、半導体と誘電体との間、又は半導体と封入層との間の整合層として、Ｔａ_ｘＯ_ｙを製造するために、金属タンタル等の蒸着される材料を選択する必要がある。前記Ｔａ_ｘＯ_ｙは、酸化性雰囲気中で、又は、所望のＴａ_ｘＯ_ｙを含むセラミックターゲットにより蒸着され、必要とされる場合には、適切な工程、アニール温度、関連する環境／雰囲気を続いて選択する。

例えば、選択された蒸着技術が、基準底面圧が１０^−７Ｐａ程度である抵抗加熱蒸着又は電子銃熱蒸着である（図８，９参照）場合には、蒸着が行われる基板表面の反対面に沿って配置された１以上の蒸着源を用いることができる。前記蒸着は、所望の成長速度に応じて、静的状態（図８，９の符号２３参照）又は回転方法で行われる。蒸着源が、単一粉末、焼結粉末、塊状、ペレット又は箔の形態の場合には、処理雰囲気が、水素、フッ素、窒素等の他のガス元素を含むか又は含まない状態で水素化されているにも関わらず、使用されるフィラメント電流を制御することにより、これらの反応性ガスの分圧を１０^−２〜１０^−５Ｐａの範囲にすることができる。抵抗加熱蒸着の場合には低電力（５０Ｖ以下）及び高電流（最大５００Ａ）が用いられる。電子銃熱蒸着の場合には、銃フィラメントの電流は最大７Ａとすることができ、それに加えて、通常、１５００〜２０００Ｖより大きい加速電圧を用いる（図９の符号２７，２８，２９，３０，３１参照）。基板の寸法と、蒸着源と基板との間の距離と、使用される蒸着源の数とにより、成長速度は、０．０１〜２ｎｍｓ^−１の範囲で変えることができる。

熱蒸着に加えてＤＣスパッタリング蒸着技術又はＲＦスパッタリング蒸着技術が用いられる場合には（図１０参照）、蒸着工程を制限するためのマグネトロンを使用してもしなくてもよい。このとき、使用されるターゲットは、金属（Ｔａ）又はセラミック（Ｔａ_ｘＯ_ｙ）の形態で選択された組成のＴａ_ｘＯ_ｙを含んでいる。このとき、アルゴン等の不活性キャリヤガスに加えて、水素、フッ素、窒素又は酸素等の反応ガスが存在している状態又は存在していない状態で、蒸着工程が行われる。このとき、ガスの分圧は、全蒸着圧を５×１０〜１０^−４Ｐａの範囲とするために、５×１０^−２〜１０^−５Ｐａの範囲で変えることができる。成長速度は、使用される電力密度を０．０１〜２０Ｗｃｍ^−２の範囲で変えることにより、０．０１〜２０ｎｍｓ^−１の範囲となる。コーティングされる基板又はデバイスの寸法、使用されるターゲットの数、成長される膜の構造の性質（非結晶又は結晶）に依存し、処理温度は、２０〜３５０℃の範囲の処理温度で変えることができる。

上記に記載した技術に加えて、Ｔａ_ｘＯ_ｙの薄膜は、例えば、パルスレーザーによる熱蒸着、原子層エピタキシャル、分子エピタキシャル、ゾルゲル、電着、噴霧熱分解、インクジェット、スピンコーティング等の他の物理的、物理化学的、化学的方法により成長させることができる。これら全ての技術は、ＵＶ光と、酸素のような酸化性雰囲気、アルゴン、ヘリウム、キセノンのような非反応性雰囲気、又は水素、フッ素、窒素、酸性ガス、塩基性ガスのような反応性雰囲気が存在する状態で行ってもよく、又は存在しない状態で行ってもよい。

選択された蒸着方法がインクジェットのような化学的方法の場合には、蒸着される元素は、塩基性、中性、又は酸性の化学溶液の形態となっていて、前記化学溶液はアルコール（エタノール、メタノール、プロパノール）を含む水溶液、他の安定化されている成分の溶液で稀釈されている。蒸着は、浸漬、又は、加熱され又は加熱されていない霧状溶液の基板上への噴霧により行われる。このとき、電気分解してもよく電気分解しなくてもよい。また、前記基板は、選択された溶媒によっては、最高４００℃の温度にまで加熱することができる。このとき、加熱された基板上、或いは加熱された雰囲気を通して噴霧を行うことにより、又は、溶液を含むインクジェットにより、基板又は基板が通される環境の通路の局部加熱により（図１１参照）、蒸着がなされる。

選択された化学的蒸着法が何であれ、蒸着される膜は、蒸着される元素又は組成物を含む単一溶液に基づく。成長速度は、溶液を通る電流（電気分解）、化学種の解離速度により、０．０１〜１０ｎｍｓ^−１の範囲で変えることができる。電流を通じる経路のない蒸着では、（ナノ液滴の寸法、インジェクター、噴霧器、他の情報（図１１の符号４０参照）によっては）霧化が生じる。

選択された蒸着方法が何であれ、適用及び材料により、膜は、０．５〜１０００ｎｍの範囲の厚さとすることができる。このとき、膜は、層の整合と、対応する界面の安定化とを行うために蒸着される。

選択された蒸着方法が何であれ、非結晶構造又は結晶構造のどちらであっても、基板領域全体に亘って均質且つ均一な膜の蒸着を得るために、膜は静的状態（蒸着工程の間、基板が停止している）又は動的状態（蒸着工程の間、基板が移動している）で処理される。

膜が所望の厚さ、整合層、所望のデバイス構造に処理されたら、膜は６０〜３００℃の範囲の温度領域でアニールされる。使用時間は、５０分から６時間の範囲の時間で変えることができる。前記時間は、基板及び所望の適用、雰囲気に依存する。前記雰囲気は、酸素、窒素、水素及び窒素の混合ガス、酸素及び窒素の混合ガス、窒素及びフッ素の混合ガス、酸素と水素と窒素の混合ガスを、先に記載され及び処理されたガス組成の０．１：９９．９〜０．１：０．１：９．８の範囲で変更することができる割合で含むことができる。前記処理は、大気圧下又は真空下（１０^−２〜１０００Ｐａの範囲）で行うことができる。

〔発明の好ましい形態〕
本発明の元素／組成物、すなわちＯＣｕ_ｘＮｉ_ｙ、ＧＳＺＴＣＯ、Ｔａ_ｘＯ_ｙ、ＭｇＦ_ｘに基づく封入層を含む電子デバイスの製造の実施例。

本発明の目的は、本発明の組成物、すなわち、ｐ型半導体として好適に使用されるＯＣｕ_ｘＮｉ_ｙ、ｎ型半導体としてのＧＳＺＴＣＯ、封入材料としてのＭｇＦ_ｘ、２つの半導体の間、半導体と誘電体との間、又は半導体と封入層との間の整合層としてのＴａ_ｘＯ_ｙを用いる、単極性トランジスタ、ｐ−ｎヘテロ接合、ロジックゲートのような活性デバイスの製造の例を挙げることである。このとき、デバイスの基礎となる材料の製造に関して既に記載された製造工程の１又は任意の組み合わせを用いる。このとき、最終デバイスに必要な他の材料及び基板に加えて、非結晶又は結晶の形態、電子及び光電子の適用で使用される組み合わせに関わらず、０．１〜１０００ｎｍの範囲の厚さを示す。このとき、１００℃以下の温度で処理され、処理中で直接リソグラフィーパターニング又は「リフトオフ技術」が用いられる。

ａ）ＴＦＴの製造
デプレッションモード（印加電圧なしの状態で電流がＯＮ）又はエンハンスモード（印加電圧なしの状態で電流がＯＦＦ）で作動するｎ型ＴＦＴを製造するために、最初の操作は、使用される基板の種類を選択することである。前記基板は、ガラス、ポリマー、金属、セルロース紙のいずれかとすることができる。続いて、デバイス構成部品の形状と配置の形態を選択する。それは、良導体であるべきゲート電極と、高抵抗率（１０^５Ω・ｃｍ以上）を示すとともに、アクティブなチャネル層を有する所要の電圧を導くための所望のバンドギャップを備える材料であるべき誘電体と、誘電体とＧＳＺＴＣＯ又はＯＣｕ_ｘＮｉ_ｙに基づくチャネル層との間の整合層との配置である。前記ＧＳＺＴＣＯは、不純物を含有するか又は含有せず、例えばｎ型ＴＦＴである。前記ＯＣｕ_ｘＮｉ_ｙは、不純物を含有するか又は含有せず、例えばｐ型ＴＦＴであり、アクティブな半導体（固有抵抗が１０〜１０^８Ω・ｃｍの範囲）として作動する。それは、電気的に対称なドレイン領域及びソース領域、すなわち、等しい組成及び性能を備えていて、それぞれ、ｐ型及びｎ型半導体上で使用される低抵抗（１０^−２Ω・ｃｍ以下）のＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯにより構成されている。これは、良好なオーミック接合、チタン、金等の金属材料、ＺＧＯ、ＩＺＯ等の他の高導電性酸化物を保証することを目的とする。それは、非結晶又は結晶の形態である。続いて、外部電極又は他のデバイス（各ＴＦＴがピクセルを構成し、要求されるＴＦＴの数は１０^７以上であるマトリックス）への物理的接続を行う。このとき、ハンダ付け又は導電性接着剤のような従来の工程と適切なリソグラフィー工程とを用いる。続いて、制御雰囲気又は非制御雰囲気でのアニール工程を行う。前記アニール工程は行わなくてもよい。

最終的なデバイス（図３，４，５参照）の形状及び構成の選択処理は、以下の点を知ることにある。前記デバイスの最初の製造工程にあるゲート電極が基板上に蒸着されるか否か。ボトムゲートとして示される第１の構成と、トップゲートとして示される第２の構成とが、最後の工程で蒸着されるか否か。ドレイン領域及びソース領域が、反転又はぐらついた（inverted or staggered）としてそれぞれ指定されるチャネル層の前後に蒸着されるか否か。デバイスの電気的安定性を改良するか又はしないようなソース領域に関連する効果的な強力な電界を保証するために、図５の符号４，６，７で示されるように非対称構造を用いるか否か。

選択された構成が何であっても（図３〜５参照）、異なるＴＦＴ構成部品は、リソグラフィックの除去、又は「リフトオフ技術」により封入されることに従う。前記リソグラフィックの除去又は前記リフトオフ技術は、高抵抗で、小型であるが、適切な溶媒を用いた可溶性樹脂の蒸着を意味していて、前記樹脂中の揮発性物質を除去するために、８０℃以下の温度で十分に硬化される。前記樹脂は、ゲート電極用開口の所望の構造及び寸法を備えている。前記ゲート電極用開口では、該電極が蒸着される（マスクとして示される）。前記ゲート電極用開口は、曝露化学溶液中で可溶であり、該樹脂が存在しない領域を除き、蒸着される材料と同様に、樹脂を除去することができる。

ガラス基板が選択された特定の場合には、ゲート電極が蒸着される（図３の符号２参照）。このとき、ＩＴＯ、ＩＺＯ等の導電性酸化物、又は金等の金属を用いて、例えばリフトオフ技術（マスク＃１）を用いて電極間の所望の配置及び明確な分離が行われ、パッド接点への接続もまた行われる。このとき、許容差も含めて１００℃以下の温度で処理される。

ゲート電極を蒸着した後、続いて、１０〜２０００ｎｍの範囲で適切な厚さを備える誘電材料の蒸着を行う（図３の符号３参照）。前記蒸着は、二酸化ケイ素、窒化珪素のような無機材料、マイラー等の有機材料、例えば酸化タンタル、ハフニア、ジルコニア、イットリア、アルミナ、ハフニア／酸化タンタル、アルミナ／酸化タンタル、ハフニア／アルミナ、二酸化ケイ素／五酸化タンタル、酸化タンタル／イットリア、五酸化ジルコニアタンタル／二酸化ケイ素、アルミナ／酸化チタン、ＰＭＭＡ、ＰＯＭＡ、マイラー等の複合組成物のような他の単相又は多層積層構造を用いて、１００℃以下の温度で行われる。このとき、漏れ電流を可能な限り減らすために、層の蒸着は、高い稠密度で行われる。このとき、必要なオフ電圧を得るために所望の仕事関数を有している。チャネル層への直接蒸着により接続されるとき、非結晶又は結晶にすることができるが、可能な限り平滑な表面を示している。続いて、既に記載されたように、標準的なリソグラフィック工程またはリフトオフ技術を用いて、その配置及び構成を明確にする。本実施例では、ウェットエッチング剤又はドライエッチング剤に対する現像液により選択的に除去し、曝露させるために、ポジのフォトレジスト（樹脂）の誘電体上への蒸着は、除去されない領域及び他のものを保護する。すなわち誘電材料は、ゲート誘電体（マスク＃２）よりも大きな寸法を通常備えている導電性電極を除去することなく、無保護の領域から除去される。

誘電体が蒸着されたら、ＴａＯ_ｘ整合層の蒸着を続いて行う（図３の符号４参照）。前記ＴａＯ_ｘ整合層は、誘電体として選択されたものの表面形状に依存して、使用される誘電体に応じて先に選択された寸法の０．１５％以下の寸法公差で０．５〜１０００ｎｍの範囲の厚さを有している。このとき、以前と同一のマスクが使用される。

続いて、それぞれｐ型ＴＦＴ、ｎ型ＴＦＴであり、不純物を含有するか又は含有していない、ＯＣｕ_ｘＮｉ_ｙ又はＧＳＺＴＣＯを含むチャネル層の蒸着を行う（図３の符号５参照）。このとき、ナノエレクトロニクス、マイクロエレクトロニクスの分野、又は他の分野で想定される適用に応じて、マスクの寸法は、先のもの（誘電体）よりもわずかに小さく、長さが１０〜１０^６ｎｍの範囲で変更できるチャネル長さと、１０〜１０^６ｎｍの範囲で変更できるチャネル幅と、１〜１００００ｎｍの範囲で変更できるチャネル厚さとを備えている。前記蒸着は、１００℃以下の温度で処理される。そこでは、誘電体層のために、「リフトオフ」技術、基板への電子直接描画技術、上述したような従来のリソグラフィー処理（マスク＃３）のいずれかを用いることにより、最終的な配置が得られる。続いて、上述のように誘電体層へのエッチング処理を行う。異なる化学エッチング及び処理時間で、目的の選択性を得ることができる。それは、定められた無保護の領域内のチャネル材料を、誘電体や整合層に影響を与えることなく、エッチングすることである。続いて、想定される適用及び選択された基板材料に応じて、６０〜３５０℃の範囲の温度でアニール処理を行うが、行わなくてもよい。前記アニール処理は、制御雰囲気又は非制御雰囲気で行われる。

誘電体が蒸着され、チャネルの配置が定義されたら、ドレイン領域及びソース領域の蒸着を行う。このとき、使用される現像システム（developing systems）と互換性のある最も適切な製作公差が用いられる。これにより、それぞれ高導電性（１０^−２Ｓ．ｃｍ^−１以上の導電性）を備えるＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯ、又はＩＺＯ、ＺＧＯ等の生成された酸化物、又は、チタン、金、クロム等の金属（図３の符号６，７参照）を得ることができる。前記ＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯは、それぞれｐ型ＴＦＴ及びｎ型ＴＦＴに用いられる。

ドレイン領域及びソース領域の配置（図３〜５の符号６，７参照）は、外部接続への金属パッド接点に対応する。前記領域の幅は、チャネル層のために確立されたものに応じて、３×１０〜３×１０^６の範囲で変わることができる寸法を有することができる。前記領域の最終設計（マスク＃４）は、「リフトオフ」、基板への電子直接描画技術、従来のリソグラフィー処理のいずれかを用いて得ることができる。続いて、上述のように、チャネル層へのエッチング処理を行う。異なる化学エッチング及び処理時間で、目的の選択性を得ることができる。それは、定められた無保護の領域内のドレイン材料及びソース材料を、チャネル、誘電体、整合層に影響を与えることなく、エッチングすることである。続いて、想定される適用及び選択される基板材料に応じて、６０〜３５０℃の範囲の温度でアニール処理してもよく、しなくてもよい。前記アニール処理は、制御雰囲気又は非制御雰囲気中で行われる。

予め定義された構造を有するＴＦＴが蒸着されたら、その封入が行われる。このとき、整合層を再び用いてもよく、用いなくてもよい。前記整合層はＭｇＦ_ｘが蒸着されている。前記層は、１〜１０００ｎｍの範囲の厚さを備えている（図３の符号９参照）。この材料を蒸着するために上述された技術の１つが用いられる。そこでは、正常な状況で蒸着された膜は、１００〜３００ｎｍの範囲の厚さを備える。そこでは、金属パッド接点（マスク＃５）への必要な接続を行うために、必要とされる窓が開けられる。これは、「リフトオフ」のようなリソグラフィック技術を用いることにより行われる。続いて、使用される基板によっては、制御雰囲気で、３５０℃以下の温度で、５０分から６時間の範囲で変えることのできる時間でアニール処理を行う。前記アニール処理は行わなくてもよい
層、構造化された又は最終的なデバイスのいずれかに対してアニール処理が行われる場合には、制御雰囲気は、５％の水素の混合ガスとともに、９５％の窒素を含むか、アルゴン雰囲気、又は、酸素、水素、フッ素等の反応ガスを含むことができる。

既に記載された構成に加えて、第１の工程は、ゲート電極を蒸着することにある。他の構成は、従来の又はリフトオフのリソグラフィック処理を用いて、ドレイン領域及びソース領域の蒸着を開始する。続いて、チャネル領域を蒸着する。前記チャネル領域は、先のものと端で重なる（図４参照）。続いて、リソグラフィーにより離れて個々に形作られた整合層及び誘電体を蒸着する。続いて、電極ゲートを蒸着し、所要の開口した窓を用いて、ゲートのパッド接点、ドレイン領域、ソース領域へ接続するために、最終的に封入工程を行う。

上で記載したように、既述の工程に続いて、アニール処理が行われる。

図１２，１３がそれぞれ示すように、出力特性及び変換特性は、１：２：２：０．０２：０．０１の割合を有し、エンハンスモードで作動するＧＳＺＴＣＯに基づく典型的なｎ型ＴＦＴに記録される。

ｂ）ｐ−ｎヘテロ接合の処理
ヘテロ接合を処理するとき、３００〜５００ｎｍの範囲の厚さを有する低抵抗率のｎ型ＧＳＺＴＣＯ（図１４の符号５参照）のような２つの異なる種類の材料を用いて製造することができる。続いて、１ｎｍよりも薄い厚さを備えるＴａ_ｘＯ_ｙのより薄い整合層（図１４の符号１４参照）を蒸着し、続いて、１０〜２０ｎｍの範囲の厚さを備えるｐ型のＯＣｕ_ｘＮｉ_ｙ層（図１４の符号１０参照）を蒸着する。これは、必要な整流ダイオード効果を得るために行われる。続いて、上述したようにアニール処理を行う。アニール処理は行わなくてもよい。このとき、期待された適用において最終デバイスの配置はタンデム構造である。このとき、上述したように、同一種類の製作リソグラフィック工程が用いられる。

ｃ）インバータロジックゲートの処理
２つのＴＦＴを用いた実施例について説明する。エンハンスモードで作動するｎ型ＴＦＴ（図１，２の符号１２で示す）と、エンハンスモード又はデプレッションモードで作動し、第１のＴＦＴ（ドライバー）の動的負荷として挙動するｐ型ＴＦＴとである。これらの製作処理は、Ｃ−ＭＯＳデバイスに関する記述と対応する。

与えられた実施例が、必ずしもすべてのデバイスの適用に対応するわけではなく、発明の内容についての明瞭な理解のための特許出願の実施例を示すに過ぎない。本出願に記載された内容を逸脱することなく、変形及び変更が可能である。そのような改良及び変形は、本出願に含まれ、本出願の特許請求の範囲によって保護される。

１…基板、 ２…ゲート電極（高電導性の金属又は酸化物）、 ３…誘電体（例えば二酸化ケイ素又は窒化ケイ素）、 ４…Ｔａ_ｘＯ_ｙに基づく誘電体−チャネルの整合層、 ５…チャネル（ｎ型ＧＳＺＴＣＯ）、 ６…ソース（高電導性の金属、ＩＺＯ、ＺＧＯ、ＧＳＺＯ、又はＧＳＺＴＣＯ）、 ７…ドレイン／ソース、 ８…外部金属接点、 ９…ＭｇＦ_ｘ封入層、 １０…ＯＣｕ_ｘＮｉ_ｙ又はドープされたＧＳＺＴＣＯに基づくｐ型トランジスタのチャネル １１…ｐ型ＴＦＴトランジスタ、 １２…ｎ型ＴＦＴトランジスタ、 １３…入力電圧の入力部、 １４…出力電圧の出力部、 １５…基準電圧又はアース端子、 １６…適用されたバイアス電圧、 １７…ロジックゲートの第２の入力電圧、 １８…図１及び図２に示すインバーター回路の電子記号、 １９…基板ホルダ、 ２０…蒸着されるデバイス上の基板、 ２１…真空圧が１０^−３〜１０^−７Ｐａの範囲であって、アルゴンのような不活性ガスが存在するか又は存在しないチャンバーの内部、 ２２…蒸着材料の流れ、 ２３…処理チャンバー、 ２４…蒸着される材料を含む耐熱性元素／ボート（boat）、 ２５…チャンバーへのガス入口（酸素、アルゴン、水素、窒素、…）、 ２６…チャンバーからの排気ガス出口、 ２７…蒸着されるボートの電源（エネルギー、Ｗ）、 ２８…蒸着工程を支援するＵＶ光源、 ２９…蒸着される材料を含むボート、 ３０…電子ビームの焦点、 ３１…電子ビーム（電子の源）、 ３２…ボートを含むシステムの水冷機構、 ３３…蒸着ビームの流れ、 ３４…ＤＣ又はＲＦ電力記号が適用される電極（ターゲット（カソード）を含み、閉じ込め磁場を取り囲むか又は含むことができる）、 ３５…反応性ガス又はアルゴンのようなスパッタされたガスのインジェクター（ターゲット領域に接近して配置され、不導体材料からなる）、 ３６…アルゴンのようなイオン化ガス種、 ３７…バイアスネット／メッシュ、 ３８…基板バイアス、 ３９…不活性ガスの入り口（噴霧器へ向かって化学溶液に圧力を加える）、 ４０…噴霧器、 ４１…噴霧された溶液のナノ液滴、 ４２…噴霧器と、基板上に制御されて霧化される化学溶液と、加熱システムとを含むインクジェットシステムの容器、 ４３…耐熱性／バイアス、 ４４…使用されるゲート電圧の関数としてパラメータ化された曲線（５Ｖから始まり、１曲線あたり２Ｖずつ上昇する）、 ４５…ドレイン電流目盛（大目盛が０．５×１０^−３Ａに相当し、原点が０Ａである）、 ４６…ドレイン電圧目盛（大目盛が２Ｖに相当し、原点が０Ｖである）、 ４７…ドレイン電流目盛（各大目盛が１０に相当し、原点が１０^−１２Ａである）、 ４８…ゲートソース電圧目盛（各大目盛が２Ｖに相当し、原点が１２Ｖである）、 ４９…伝達曲線（最大電流と最小電流とに対応する２つの平らな領域の間の割合は２．３×１０^７であり、オフ状態からオン状態への遷移に対応する電圧は０Ｖであり、飽和移動度は４８．５ｃｍ^２Ｖ^−１ｓ^−１である）。

Claims (15)

1. ドープされているか又はドープされていないＯＣｕ_ｘＮｉ_ｙ及びガリウム−スズ−亜鉛−チタン−銅複合成分のｐ型及びｎ型酸化物に基づく電子半導体デバイスにおいて、
   上記構造に基づく複数成分の非結晶又は結晶酸化物であり、
   各元素組成が全モル組成の０．００５〜０．９９５の範囲で変えることができ、
   化学量論的又は非化学量論的にそれぞれＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯとして示され、
   組成を変えることにより、又は、全組成の０．２０までの範囲の量でジルコニウム、窒素等の他の不純物を添加することにより、電子及び光学機能性が制御され、
   電導性、自由キャリヤの数、性質、それぞれｐ型及びｎ型として示される電子又は正孔の良好な制御を行うために、与えられた組成の１又は２の元素を置換することができることを特徴とする電子半導体デバイス。
2. 請求項１記載の電子半導体デバイスにおいて、
   フッ化マグネシウムに基づく封入層と、アクティブな半導体の間、或いは、酸化物半導体と五酸化タンタルに基づく誘電体と間の整合層とを含む、Ｃ−ＭＯＳデバイス、薄膜トランジスタ（１０，１１，１２）、ヘテロ接合ロジックゲート（１９）を製造するために使用される材料であることを特徴とする電子半導体デバイス。
3. 請求項１記載の電子半導体デバイスにおいて、
   例えば、オーミック接合のようなパッシブな材料としての電子及び光電子デバイス、例えば、ヘテロ接合においてｐ−ｎ半導体接合の各面を構成する材料であるアクティブなｐ型及びｎ型の半導体材料、例えば、発光ダイオード、光センサーのような酸化物ｐ−ｎホモ接合、Ｃ−ＭＯＳデバイスに適用されるｐ型Ｃｕ_ｘＮｉ_ｙ及びｎ型ＧＳＺＴＣＯ半導体、ソース領域（６）及びドレイン領域（７）での適用を含む薄膜トランジスタ（１０，１１，１２）等のアクティブなチャネル層（５）に適用され、
   ３００ｋＨｚ以上の周波数で作動する機能が要求される産業に基づく論理回路を構築／製造することを特徴とする電子半導体デバイス。
4. 請求項１記載の電子半導体デバイスにおいて、
   ＯＣｕ_ｘＮｉ_ｙとして示される材料であり、
   １００℃以下の温度で、ＵＶ光放射（２８）及びオゾンの影響下で処理され、
   オーミック接合又はｐ−ｎ半導体接合要素として使用されるとき、１０〜１００００ｎｍの範囲の厚さで用い、
   アクティブな半導体要素、ナノエレクトロニクス及びマイクロエレクトロニクスの適用における薄膜トランジスタ（１０，１１，１２）内のチャネル層（５）の材料として使用されるとき、１〜１０００ｎｍの範囲の厚さで用いることを特徴とする電子半導体デバイス。
5. 請求項１記載の電子半導体デバイスにおいて、
   ＧＳＺＴＣＯとして示される材料であり、
   １００℃以下の温度で、ＵＶ光放射（２８）の存在下又は非存在下で処理され、
   該材料が、オーミック接合、ｐ−ｎ半導体接合要素として使用されるとき、１０〜１００００ｎｍの範囲の厚さで用い、
   アクティブな半導体要素、ナノエレクトロニクス及びマイクロエレクトロニクスの適用における薄膜トランジスタ（１０，１１，１２）内のチャネル層（５）の材料として使用されるとき、１〜１０００ｎｍの範囲の厚さで用いることを特徴とする電子半導体デバイス。
6. 請求項１，４，５のいずれか１項に記載の電子半導体デバイスにおいて、
   金属、ガラス、ポリマー、セルロースのいずれかの基板（１）で処理されることができる材料であり、
   １００℃以下の温度で処理され、
   高圧縮であって、
   １０^−１４〜１０^５Ｓ・ｃｍ^−１の範囲で制御することができる電導度を備え、
   ＯＣｕ_ｘＮｉ_ｙとして示され、通常ｐ型電気的挙動を示す一方、
   ＧＳＺＴＣＯとして示され、通常ｎ型電気的挙動を示すが、組成を変えることにより、或いは、空孔、隙間、ボイドの存在数の増加をもたらさない窒素等の不純物の量を増やすことにより、ｐ型に戻ることができ、独立に導入される不純物、酸素空孔によっては自由キャリヤの源を制御することができることを特徴とする電子半導体デバイス。
7. 請求項１，４，５，６のいずれか１項に記載の電子半導体デバイスにおいて、
   物理的、物理化学的、化学的方法で処理するのに用いられる材料であり、
   熱蒸着、DCスパッタリング、RFスパッタリング、インクジェット等の真空下技術を用いても用いなくてもよく、
   成長速度が０．０１〜２０ｎｍｓ^−１の範囲に制御された組成を備える非結晶又は結晶膜を製造するために、
   好ましくはアルゴンを含む雰囲気で、処理圧力が１０^５〜１０^−６Ｐａの範囲であり、１０〜１０^−５Ｐａの範囲で変わる分圧を用い、酸素、窒素、フッ素を含んでも含まなくてもよく、
   このガスの割合は、好ましくは０．１〜２０Ｗｃｍ^−２の範囲である処理エネルギーと、好ましくは２〜５０ｃｍの範囲である蒸着される材料を含む蒸着源と基板（１）との間の距離と、好ましくはアルゴンを含む使用雰囲気とによって、酸素割合の０．００〜０．９９の範囲で変えることができることを特徴とする電子半導体デバイス。
8. 請求項１，４，５，６，７のいずれか１項に記載の電子半導体デバイスにおいて、
   前記デバイスの製造後、前記材料が、好ましくは、ｐ−ｎヘテロ接合又はＴＦＴに導入され、
   使用される基板及び想定される適用に応じて、５０分から６時間の範囲で変わる時間、５０〜２５０℃の範囲の温度でアニールされることを特徴とする電子半導体デバイス。
9. 請求項８記載の電子半導体デバイスにおいて、
   エレクトロニクス及びマイクロエレクトロニクスの適用のためにチャネル層（５）の材料として使用されるときに０．５〜１０００ｎｍの範囲で変わる、使用される層の厚さを備えることを特徴とする電子半導体デバイス。
10. 請求項１，４，５のいずれか１項に記載の電子半導体デバイスにおいて、
    前記材料が、
    それぞれ、ＯＣｕ_ｘＮｉ_ｙ（ｐ型）及びＧＳＺＴＣＯ（ｎ型）であり、
    パッシブな形式で高電導性のオーミック接合として使用され、
    アクティブな形式で、ｐ−ｎヘテロ接合、好ましくは、結晶ケイ素ｐ型及びｎ型酸化物、ＴＦＴｎ型の製造に使用され、
    濃縮モード、又は、電圧（１３，１４）なし、或いは非接続のとき電流が減少するデプレッションモードで作動するであることを特徴とする電子半導体デバイス。
11. 請求項１，４，５のいずれか１項に記載の電子半導体デバイスにおいて、
    前記材料が、それぞれ、ＯＣｕ_ｘＮｉ_ｙ（ｐ型）及びＧＳＺＴＣＯ（ｎ型）であり、
    電導性が１０^−６Ｓ・ｃｍ^−１であるとき、遮蔽電子又は正孔層として使用されることを特徴とする電子半導体デバイス。
12. 請求項６記載の電子半導体デバイスにおいて、
    半導体アクティブ酸化物と、好ましくは、二酸化ケイ素、窒化ケイ素、五酸化タンタルである誘電体層との間の整合層（４）を用いるとともに、
    １〜１０００ｎｍの範囲の厚さを備えることを特徴とする電子半導体デバイス。
13. 請求項６，１３のいずれか１項に記載の電子半導体デバイスにおいて、
    化学量論的又は非化学量論的であって、１０〜１０００nmの範囲の厚さを備えるフッ化マグネシウムに基づく封入層を用いることを特徴とする電子半導体デバイス。
14. 請求項１，４，５，６，７，８，１２，１３のいずれか１項に記載の電子半導体デバイスにおいて、
    ｐ−ｎデバイス、Ｃ−ＭＯＳデバイス、ロジックゲート（１９）、センサー、生物探知器を製造するために、パッシブ又はアクティブなＯＣｕ_ｘＮｉ_ｙ及びＧＳＺＴＣＯ半導体の概念を用いることを特徴とする電子半導体デバイス。
15. 請求項１４記載の電子半導体デバイスにおいて、
    製造工程が、１００℃未満の温度で、蒸着工程を支援するためのＵＶ光（２８）が存在する状態か又は存在しない状態で行われることを特徴とする電子半導体デバイス。

Images