JP2010517261A - 電子電界効果デバイス及びそれらの製造方法 - Google Patents

Abstract

電子電界効果デバイス、及びこれら電子電界効果デバイスの製造方法が開示される。詳細には、極性材料と組み合わせてダイヤモンドから形成される簡単な構造内に、非常に移動性のある２次元電荷キャリアガスを形成することにより、改善された電気特性を有する電子電界効果デバイスが開示される。

Description

本発明は、電子電界効果デバイス及びこれら電子電界効果デバイスの製造方法に関する。

高周波（ＨＦ）信号及びマイクロ波信号の生成は現在、ほとんどがＳｉデバイス及びＧａＡｓデバイスに基づいている。物理的な制限により、これらのデバイスでは、数百ワットよりも高い電力レベル（増幅すべき周波数によって決まる）を簡単な固体デバイス構造で得ることができない。広バンドギャップ材料（ダイヤモンド、ＳｉＣ、ＧａＮなど）は原理的に、マイクロ波周波数において単位ゲート長当たりでより高い電力増幅を可能にする。これは、より大きなバイアス電圧、したがってマイクロ波信号のより大きな電圧振幅を、電流が変調されるトランジスタチャネル領域全体にわたってサポートすることができることによる。実際には、広バンドギャップ半導体の高い破壊電界が利用される。マイクロ波トランジスタでは、一般に、比較的高いインピーダンス（５０Ω）の負荷に電力が伝達されなければならないので、高い電圧をサポートする能力は特に望ましい。

様々な種類のトランジスタの製造にダイヤモンドを使用することが、例えば、ＪＰ−Ａ−６０２４６６２７、ＥＰ０３４３９６３Ｂ１、及びＷＯ２００６／１１７６２１Ａｌに記載されている。

ＷＯ２００６／１１７６２１Ａｌは、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を開示している。ＭＥＳＦＥＴは、ダイヤモンド材料の別の層を堆積できる成長面を有する単結晶ダイヤモンド材料基板を提供し、この基板の成長面に別の複数のダイヤモンド層を堆積させ、それぞれのダイヤモンド層に適切な接点を付け、それによってトランジスタ構造を画定することにより製造される。基板上に堆積させた別のダイヤモンド層は、ホウ素ドープインターフェース層（「デルタドープ」層）を含む。このような設計ではいくつかの合成難題が生じる。主な難題は、真性層へ非常に急に移行（例えば、Ｂ濃度がｃｍ^３当たり約１０^１５個のＢ原子からｃｍ^３当たり約１０^２０個のＢ原子へ数ｎｍ内で変化）するナノメートル厚のホウ素層を生成する要件である。このようなホウ素層（デルタ層）を成長させることは、基板表面前処理及びダイヤモンド成長の諸条件を含むいくつかの非常に重要なプロセスに依存する。合成難題に加えて、デバイス設計のいくつかの態様は理想的なものではない。特に、ホール（電荷キャリアとして働く）は、実質的にアクセプタの付近に局在しており、これは、不純物拡散の増大及び移動度の全体的低下につながる。

米国特許第５５０６４２２号は、ダイヤモンドをベースとする３端子接合型デバイスを開示しており、これは、ダイヤモンドよりも広いバンドギャップを有する材料を使用してゲート接点の阻止特性を高める。この開示によれば、ソースからドレインまでの伝導がホウ素ドープ層に制限される。ゲート接点に広バンドギャップ材料を使用することは、デバイスの動作の根本にはかかわらず、単に、逆バイアスのもとで漏洩を低減させることによってその性能を高める手段にすぎない。ホウ素ドープ層をチャネルとして使用することにより、米国特許第５５０６４２２号のデバイスは、ホウ素ドープダイヤモンドと比較して優れた真性ダイヤモンドの電荷キャリア特性を活用していない。

Ｖｏｇｇら（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、ｖｏｌ ９６ （２００４）、８９５〜９０２頁）、及びＮｅｂｅｌら（Ｄｉａｍｏｎｄ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ、ｖｏｌ １２ （２００３）、１８７３〜１８７６頁）は、窒化アルミニウムのエピタキシャル層を備えた｛１００｝及び｛１１１｝ダイヤモンドから作製されるｐｎ接合ダイオードを開示している。ダイヤモンド基板表面の両方位に関して、Ｖｏｇｇらは、顕著な格子パラメータ不整合があり（｛１００｝で−１３％、｛１１１｝で＋２３％）、ＡｌＮ層がドメイン構造を有すると報告している。Ｎｅｂｅｌらは、「逆方向の漏洩電流は、おそらく転移によって生じたｐｎヘテロ接合の不完全性によって引き起こされる」と報告している。記載されたデバイスのキャリア経路は、ｐ型ドープダイヤモンド層からｎ型ドープＡｌＮ層への界面にまたがる。これは、ダイヤモンド基板とＡｌＮ層の間の界面の構造に、界面を越えて電荷が流れる電子デバイスの性能にとってきわめて有害な何か大きな欠陥があることを示唆する。

したがって、本発明の一目的は、デバイスの製造及び性能の面で特定の利点を有する代替デバイス構造、及びその製造方法を提供することである。本発明の別の目的は、電荷キャリアとあらゆるイオン化アクセプタ／ドナーとが空間的に分離された代替デバイス構造、及びその製造方法を提供することである。

ＧａＡｓ及びＧａＮなどのＩＩＩ−Ｖ系では、電荷キャリアとイオン化アクセプタ又はイオン化ドナーとの空間分離は、変調ドーピングによって実施することができる。これは、合金化により、すなわち、界面にまたがって実質的に同じ結晶構造を保持しながら材料のエネルギーバンドギャップを変更するように、Ｉｎ又はＡｌなどのマトリクス中にＩＩＩ族又はＶ族の１つ又は複数の元素を加えることによりヘテロ構造を形成できることによって容易になる。ＩＶ族元素のシリコン中では、ヘテロ構造は、Ｓｉを別のＩＶ族元素のＧｅと合金化することによって形成することができる。Ｓｉによるダイヤモンドの合金化ではＳｉＣを形成する。ＳｉＣはダイヤモンドよりも小さいバンドギャップを有するので、ダイヤモンドを用いて形成したこのようなヘテロ構造では、ＳｉＣ層内に電荷キャリアを閉じ込めることになり、ダイヤモンドの優れた電子的特性が活用されない。

ヘテロ構造は、２つの別個の材料の界面間の格子整合（これは実質的に同じ格子型で、実質的に同じ格子方位であり、かつ２つの材料間で密接に整合した格子パラメータを伴う）によって特徴付けられ、通常の用法では一般に、格子連続性があり、界面が合金成分の相対濃度の明確な変化によって画定される状態を指す。これは、界面において一連の「ミスフィット転移」を引き起こしうる格子パラメータの小さな差異の可能性を排除するものではない。関連する概念は、ヘテロエピタキシャル成長についての概念であり、境界の両側の格子は異なることがあるが、界面では格子間に実質的な整合又は重ね合わせがある。

論文「ワイドギャップ半導体高出力デバイスの現在の状況及び将来の展望（Ｐｒｅｓｅｎｔ Ｓｔａｔｕｓ ａｎｄ Ｆｕｔｕｒｅ Ｐｒｏｓｐｅｃｔ ｏｆ Ｗｉｄｅｇａｐ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｈｉｇｈ−Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ）」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４５（２００６）、７５６５〜７５８６頁には、従来技術の有用な要約が提示されている。この論文の図６では、極性Ａｌ_ｘＧａ_{（１−ｘ）}Ｎ層を極性ＧａＮ層上にヘテロエピタキシャル成長させて、電子を閉じ込めるためのポテンシャル井戸を生成する極性ＧａＮ−Ａｌ_ｘＧａ_{（１−ｘ）}Ｎヘテロ構造を開示している。

本発明は、２つの材料間に界面を含む電子電界効果デバイスを提供し、この界面は、
少なくとも第１面が結晶真性ダイヤモンドを含む第１ダイヤモンド層と、
第１層の第１面上に配置され、極性がある第２層とによって形成され、
第１層と第２層の間に分極の不連続があり、
主電荷キャリアが存在するバンド内で、第１層と第２層の間にバンドオフセットがあり、その結果、主電荷キャリアが、分極により誘導されたシート電荷と、第１層と記第２層の間の分極の不連続によって形成された電界との複合効果、及びバンドオフセットにより、第１層内のプレーナ領域及び界面の近傍に閉じ込められるようになる。

主電荷キャリアは、デバイスの有用な特性をもたらす。

プレーナ領域は、第３の次元よりもずっと大きい２つの次元を有する領域を含む。

動作中のデバイス内の電荷キャリアは、第１ダイヤモンド層内のプレーナ領域に閉じ込められ、第１層と第２層の間の界面と並行する方向に大部分が移動する。したがって、界面に隣接する第２層内にある転移など、どんな欠陥もデバイスの性能にほとんど影響を及ぼさない。

第２層と第１層の間の分極の不連続よって形成される電界によりキャリアが極性材料の方に、したがって界面の方に引き付けられる。

主キャリアは、価電子帯又は伝導帯に存在することができる。そのバンドオフセットは、キャリアが極性材料に入ることを阻止する。

第１層と第２層の少なくとも一方がドープ領域を含むことができる。その場合、ドープ領域はキャリアを供給し、このキャリアはプレーナ領域に移動し、その後そこに閉じ込められることができる。

好ましい一実施形態では、第１層又は第２層をドープする代わりに、第２層と第１層の間の分極の不連続によって形成される電界により、価電子帯の最大値がフェルミ準位を横切るようにすることができる。このような場合ではホールが界面で生成され、このホールは、プレーナ領域に移動後にそこに閉じ込められることができるキャリアとして働く。このような場合では、２次元電荷キャリアガスが熱生成キャリアから形成され、第１層にも第２層にもドーパントが不要である。

別法として、第１層又は第２層をドープする代わりに、第２層と第１層の間の分極の不連続によって形成された電界により、伝導帯の最小値がフェルミ準位を横切るようにすることもできる。このような場合では電子が界面で生成され、この電子は、プレーナ領域に移動後そこに閉じ込められることができるキャリアとして働く。このような場合では、２次元電荷キャリアガスが熱生成キャリアから形成され、第１層にも第２層にもドーパントが不要である。

ドーパントが第１層内に存在する場合、キャリアの移動性を著しく妨げ、それによってデバイスの性能を低下させるドーパントを回避するために、ドーパントは、界面からはプレーナ領域よりも遠く離れており、プレーナ領域から十分に遠い層内にあることが好ましい。したがって、第１層内のドープ領域は、界面から少なくとも２ｎｍのところにあるのが好ましく、界面から少なくとも３ｎｍのところにあるのがより好ましく、界面から少なくとも５ｎｍのところにあるのがより好ましく、界面から少なくとも１０ｎｍのところにあるのがより好ましく、界面から少なくとも２０ｎｍのところにあるのがより好ましく、界面から少なくとも５０ｎｍのところにあるのがより好ましく、界面から少なくとも１００ｎｍのところにあるのがより好ましい。界面とドープ領域の間の距離は、２次元電荷キャリアガス中の電荷キャリアの適正な数値の密度を確保するためのドープ層内のドーパント濃度によって影響を受けることがある。ここで「２次元電荷キャリアガス」という用語の意味は、当技術分野で通常理解されているものである。

好ましい一実施形態では、第１層は、極性層とドープ領域が真性ダイヤモンドチャネル層によって分離されるように、界面からある距離に配置されたドープ領域を含む真性ダイヤモンド層を含む。真性ダイヤモンド中のドープ領域は、ｎ型領域又はｐ型領域を含むことができる。ドープ領域がｐ型領域を含む場合は、電荷キャリアはホールである。このｐ型ドープ領域は、ホウ素ドープ領域を含むことができる。ドープ領域がｎ型領域を含む場合は、電荷キャリアは電子である。このｎ型ドープ領域は、窒素ドープ領域又はリンドープ領域を含むことができる。

ＷＯ２００６／１１７６２１Ａｌに開示されているＭＥＳＦＥＴとは異なり、ドープ領域はデルタ層でなくてもよく、また真性ダイヤモンドチャネルに対して原子的に急変しなくてもよい。好ましくは、電荷キャリアの波動関数の二乗係数（｜φ（ｚ）｜^２）はドープ層と重ならないが、大部分が真性層内にある。デバイスのそれぞれの層の厚さは、トランジスタをピンチオフモードで動作できるようにドープ層をゲートで完全に空乏化できなければならないという要件によって制限されることがある。

ドープ領域は、ｉｎ ｓｉｔｕドーピング技術（すなわち結晶成長プロセス中のドーピング）によって調製されることが好ましい。具体的には、ドープ領域は、好ましくはホウ素原子をドーパント種として使用して、ｉｎ ｓｉｔｕドーピングによって第１ダイヤモンド層内に調製されることが好ましい。

別法として、ドープ領域は、イオン注入技術によって調製することもできる。具体的には、ドープ領域は、好ましくはホウ素イオン又はホウ素原子のイオン注入によって、第１ダイヤモンド層内に調製することができる。

界面では、２つの層は、直接接触して間に挟まれる他の材料がないようにすることができる。別法として、２つの層の間に薄いインターフェース材料を設けることもできる。このようなインターフェース材料は、５ｎｍ厚未満、より好ましくは２ｎｍ厚未満、より好ましくは１ｎｍ厚未満の層を形成することが好ましい。インターフェース材料は、０．１ｎｍから５ｎｍの厚さとすることができる。インターフェース材料は、第１層とも第２層とも異なる材料とすることができる。インターフェース材料は、性質が非晶質でも結晶質でもよい。インターフェース材料は、非剛性でコンプライアントな材料が好ましい。インターフェース材料は、原子状水素とすることができる。このような層は、水素化によって形成することができる。インターフェース材料は、絶縁材料であることが好ましい。インターフェース層の一例として０．５ｎｍの非晶質二酸化シリコン（ＳｉＯ_２）がありうる。インターフェース材料は、界面のダングリングボンドを不動態化又は適応させるために設けられることがある。このようなダングリングボンドは、電荷キャリアを捕獲し、電荷キャリア拡散を増大させ、かつ／又は移動度及び伝導度を低減させることができる。

第１ダイヤモンド層は、好ましくは非極性の、より好ましくは単結晶ダイヤモンドの、より好ましくは単結晶ＣＶＤダイヤモンドの、より好ましくはＷＯ０１／９６６３３及びＷＯ０１／９６６３４に開示されたものと一致する材料特性を有する単結晶ＣＶＤダイヤモンドの、広バンドギャップ半導体材料である。

第２層は、好ましくは第１層よりも広いバンドギャップを有し、より好ましくはそのウルツ鉱相中にＡｌＮを含む。代替の第２層は、Ａｌ_ｘＧａ_{（１−ｘ）}Ｎを含むことができる。ここでｘ≧０．８である。

このようなデバイス中には、電子及びホールの２種類の可能な電荷キャリアがあるので、デバイスは２つの別個の形を取ることができる。

主電荷キャリアの種類がホールである場合は、ホールは、極性層によって形成される分極電界と、第１層と第２層の間の価電子帯オフセットとの複合効果によってプレーナ領域に閉じ込められ、分極電界は分極ベクトルを有し、これは、界面から離れる方向に向くとともに、界面に向かうホールを引き付けることになり、価電子帯オフセットは、ホールが極性層に入るのを阻止するポテンシャルエネルギー障壁を形成し、第２層の価電子帯の最大値は、第１層の価電子帯の最大値よりも小さい。

主電荷キャリアの種類が電子である場合は、電子は、極性層によって形成される分極電界と、第１層と第２層の間の伝導帯オフセットとの複合効果によってプレーナ領域に閉じ込められ、分極電界は分極ベクトルを有し、これは、界面の方に向くとともに、界面に向かう電子を引き付けることになり、伝導帯オフセットは、電子が極性層に入るのを阻止するポテンシャルエネルギー障壁を形成し、第２層の伝導帯の最小値は、第１層の価電子帯の最小値よりも大きい。

本発明の好ましい一実施形態では、第２層のバンドギャップは第１層よりも大きい。

別の好ましい一実施形態では、第２層のバンドギャップは第１層よりも大きく、伝導帯と価電子帯のバンドオフセットは、電子もホールも極性層に入るのを阻止するものである。すなわち、第２層の価電子帯の最大値は第１層の価電子帯の最大値よりも小さく、第２層の伝導帯の最小値は第１層の伝導帯の最小値よりも大きい。この状態は、「タイプＩバンドオフセット」として知られている。

主キャリアがホールである場合は、第１層から第２層まで移動する価電子帯オフセットは負であり、そのモジュラスは、好ましくは０．０５ｅＶよりも大きく、より好ましくは０．１ｅＶよりも大きく、より好ましくは０．１５ｅＶよりも大きく、より好ましくは０．２ｅＶよりも大きく、より好ましくは０．３ｅＶよりも大きく、より好ましくは０．４ｅＶよりも大きく、より好ましくは０．５ｅＶよりも大きい。

第１層の真性領域内にホールが保持されるようにデバイスが適切に設計されるならば、原理上は、適用可能な価電子帯オフセットのモジュラス（又は最大の負の値）に上限はない。現在の材料可用性では約２ｅＶという実際的な限界があるが、これは本発明の範囲を限定するものではない。

主キャリアが電子である場合は、第１層から第２層まで移動する伝導帯オフセットは正であり、好ましくは＋０．０５ｅＶよりも大きく、より好ましくは＋０．１ｅＶよりも大きく、より好ましくは＋０．１５ｅＶよりも大きく、より好ましくは＋０．２ｅＶよりも大きく、より好ましくは＋０．３ｅＶよりも大きく、より好ましくは＋０．４ｅＶよりも大きく、より好ましくは＋０．５ｅＶよりも大きい。

第１層の真性領域内に電子が保持されるようにデバイスが適切に設計されるならば、原理上は、適用可能な伝導帯オフセットのモジュラス（又は最大の正の値）に上限はない。現在の材料可用性では約２ｅＶという実際的な限界があるが、これは本発明の範囲を限定するものではない。

第２層のバンドギャップが第１層のバンドギャップよりも大きい場合は、好ましくは０．１ｅＶだけ大きく、より好ましくは０．２ｅＶだけ大きく、より好ましくは０．３ｅＶだけ大きく、より好ましくは０．４ｅＶだけ大きく、より好ましくは０．６ｅＶだけ大きく、より好ましくは０．８ｅＶだけ大きく、より好ましくは１．０ｅＶだけ大きく、より好ましくは１．２ｅＶだけ大きい。本発明の目的のために、ダイヤモンドのバンドギャップは５．４７ｅＶに選ばれる。

第１層の真性領域内にキャリアが保持されるようにデバイスが適切に設計されるならば、原理上は、第２層のバンドギャップに上限はない。現在の材料可用性では約９ｅＶという実際的な限界があるが、これは本発明の範囲を限定するものではない。

デバイスは、３端子デバイスを含むことができる。好ましくは、デバイスは電界効果トランジスタ（ＦＥＴ）を含む。このデバイスでは、極性層が空間を分離することになり、またプレーナ領域内に電荷キャリアを閉じ込めることになり、これはデバイスの性能の向上につながるという事実にかんがみて、このデバイスを本明細書では「分極強化（Polarization Enhanced）ＦＥＴ」又はＰＥ−ＦＥＴと呼ぶものとする。ＰＥ−ＦＥＴは、トランジスタ構造を画定するために適切な電気接点を含むことができる。この電気接点は、ゲート、ソース及びドレインを含むことができる。

非極性真性ダイヤモンド層と第２極性層の間の分極の不連続が、分極により誘導するシート電荷σ_ｐ＝−（Ｐ_ｎ）を２つの層の間の界面に生成する。ここでＰ_ｎは、２つの層の間の界面に対して直角の極性層内の分極成分である。Ｐ_ｎは、それが２つの層の間の界面から離れる向きのときに正と定義される。このようなシート電荷は、ダイヤモンド層内でも第２極性層内でもかなりの強度の電界をもたらす。このシート電荷は、第２極性層内の、極性材料の結晶構造によって固定されている原子双極子が現れたものであるので移動性がない。バンドオフセットは、ポテンシャル障壁として働く。電界と結合したこのポテンシャル障壁は、キャリアを引き付けるのに使用できる三角形のポテンシャル井戸になり、その結果、界面に近いダイヤモンド層の領域内に高度に閉じ込められた２次元の電子ガス又はホールガスが生じる。

閉じ込められた２次元電荷キャリアガスの広がりは、プレーナ領域と呼ばれる領域を画定する。この領域は、大きい寸法にわたって、例えば１μｍよりも大きい、より好ましくは１０μｍよりも大きい、より好ましくは１００μｍよりも大きい、より好ましくは１ｍｍよりも大きい寸法にわたって必ずしも平坦ではないが、第１層と第２層の間の界面のどんな大規模の湾曲部とも合致する。プレーナ領域内で相対的に鋭いフィーチャになるはずの、第１層と第２層の間の界面内の鋭いフィーチャは望ましくなく、電荷キャリアの拡散を引き起こすことによってデバイスの性能を低下させることがある。これは、第１層と第２層の間の界面を形成する面の慎重な調製によって制御される。具体的には、第１層の第１面は、好ましくは１０ｎｍ未満の二乗平均粗度Ｒ_ｑ、好ましくは５ｎｍ未満のＲ_ｑ、好ましくは３ｎｍ未満のＲ_ｑ、好ましくは２ｎｍ未満のＲ_ｑ、好ましくは１ｎｍ未満のＲ_ｑ、好ましくは０．５ｎｍ未満のＲ_ｑ、好ましくは０．３ｎｍ未満のＲ_ｑ、好ましくは０．２ｎｍ未満のＲ_ｑ、好ましくは０．１ｎｍ未満のＲ_ｑを有する。さらに、第１層に面する第２層の面は、好ましくは１０ｎｍ未満のＲ_ｑ、好ましくは５ｎｍ未満のＲ_ｑ、好ましくは３ｎｍ未満のＲ_ｑ、好ましくは２ｎｍ未満のＲ_ｑ、好ましくは１ｎｍ未満のＲ_ｑ、好ましくは０．５ｎｍ未満のＲ_ｑ、好ましくは０．３ｎｍ未満のＲ_ｑ、好ましくは０．２ｎｍ未満のＲ_ｑ、好ましくは０．１ｎｍ未満のＲ_ｑを有する。

第１層は、その第１面の領域内の転移密度が低いことが望ましい。具体的には、第１層の第１面を破壊する転移の密度は、０．０１４ｃｍ^２よりも大きい、好ましくは０．１ｃｍ^２よりも大きい、好ましくは０．２５ｃｍ^２よりも大きい、好ましくは０．５ｃｍ^２よりも大きい、好ましくは１ｃｍ^２よりも大きい、好ましくは２ｃｍ^２よりも大きい面積にわたって測定されて、４００ｃｍ^−２未満であり、好ましくは３００ｃｍ^−２未満であり、好ましくは２００ｃｍ^−２未満であり、好ましくは１００ｃｍ^−２未満であることが望ましい。

転移密度が低いダイヤモンド及びダイヤモンド面を調製し特徴付ける方法が、ＷＯ０１／９６６３３、ＷＯ０１／９６６３４、ＷＯ２００４／０２７１２３、及び同時係属出願ＰＣＴ／ＩＢ２００６／００３５３１の従来技術に報告されている。転移密度を特徴付ける好ましい方法は、「暴露プラズマエッチング（revealing plasma etch）」を使用するもの、及びＸ線トポグラフィを使用するものである。

第１層の表面は、成長させたままの面の成長後機械加工によって生じる損傷が、少なくとも１ｎｍ、好ましくは少なくとも２ｎｍ、好ましくは少なくとも５ｎｍ、好ましくは少なくとも１０ｎｍ、好ましくは少なくとも２０ｎｍ、好ましくは少なくとも５０ｎｍ、好ましくは少なくとも１００ｎｍ、好ましくは少なくとも２００ｎｍ、好ましくは少なくとも５００ｎｍの深さまで実質的にないことがさらに望ましい。微小破断並びに機械的に生成された点欠陥及び拡張欠陥を含む、このような損傷が存在することが、キャリアの拡散及び捕獲、局部電界の乱れ、及び絶縁破壊電界の低下を経て、デバイスの性能に有害な影響を及ぼしうる。

ダイヤモンドの場合、特に単結晶ＣＶＤダイヤモンドの場合には、このような欠陥は、従来のラッピング技術及びポリシング技術の使用など、成長させたままの面の機械加工によって材料中に導入される可能性がある。これらの問題は、ダイヤモンドの硬くて砕けやすい性質と、利用可能な化学的及び物理的エッチング工程の数を制限するその化学的抵抗性を考えると、特にダイヤモンドに関係する。粗度を小さくするように電子面を加工する要件と、表面損傷を少なくするように電子面を加工する要件とは全く異なる。これら両方のフィーチャを示す電子面の調製は、本発明の別の一態様である。

一般に、成長中に生じうる非平面フィーチャが存在することにより、成長させたままの状態の単結晶ＣＶＤダイヤモンドの厚い層は、第１層として使用するのに適さず、その表面は、第１面として使用するのに適さない。反対に、電子面を上に調製すべきダイヤモンド層は、加工及び取扱いに十分なほどに剛性で堅牢である必要があり、したがって、電子デバイスの製造は通常、厚いダイヤモンド層から開始する。厚いダイヤモンド層の成長させたままの面から適切なダイヤモンド面を作製する方法がいくつかあり、成長させたままの面の加工工程はその方法に含まれる。本発明との関連では、単結晶ＣＶＤ層は、その厚さが２０μｍを越える場合に厚いとみなす。

まず、厚いダイヤモンド層上に、例えば暴露エッチングからのフィードバックを使用して表面損傷を最小にするように最適化された機械的ラッピング加工及びポリシング加工を用いて、１つの面を調製することができる。このような技術は、例えばＷＯ０１／９６６３３及びＷＯ０１／９６６３４に記載されている。このような面は、低い損傷レベルを有しうるが、デバイスから十二分な性能を得るのに十分なほどには損傷がなくなりそうにない。

第１面は、上記の方法を用いることによって、化学エッチング、或いはイオンビームミリング、プラズマエッチング又はレーザアブレーションなどの他の形式のエッチングと、より好ましくはプラズマエッチングとを含む別の加工段階を用いることによって、加工された面から、好ましくは機械的に加工された面から、好ましくは表面損傷が最小になるようにそれ自体最適化されて機械的に調製された面から調製することができる。エッチング段階では、少なくとも１０ｎｍ、好ましくは少なくとも１００ｎｍ、より好ましくは少なくとも１μｍ、より好ましくは少なくとも２μｍ、より好ましくは少なくとも５μｍ、より好ましくは少なくとも１０μｍを除去するのが好ましい。このエッチング段階では、１００μｍ未満、好ましくは５０μｍ未満、好ましくは２０μｍ未満を除去するのが好ましい。さらに加工されたこの面は、１０ｎｍ未満のＲ_ｑ、好ましくは５ｎｍ未満のＲ_ｑ、好ましくは３ｎｍ未満のＲ_ｑ、好ましくは２ｎｍ未満のＲ_ｑ、好ましくは１ｎｍ未満のＲ_ｑ、好ましくは０．５ｎｍ未満のＲ_ｑ、好ましくは０．３ｎｍ未満のＲ_ｑ、好ましくは０．２ｎｍ未満のＲ_ｑ、好ましくは０．１ｎｍ未満のＲ_ｑを有することが好ましい。

別法として、第１面は、上記の方法を用いることによって、加工された面から、好ましくは機械的に加工された面から、好ましくは表面損傷が最小になるようにそれ自体最適化されて機械的に調製された面から調製することができ、或いは、上述したものなどエッチングされた面から、好ましくはＣＶＤプロセスを用いて別の薄いダイヤモンドの層をその面の上に成長させることによって調製することができる。別の薄いダイヤモンド層の堆積の前に、加工された面は、１０ｎｍ未満のＲ_ｑ、好ましくは５ｎｍ未満のＲ_ｑ、好ましくは３ｎｍ未満のＲ_ｑ、好ましくは２ｎｍ未満のＲ_ｑ、好ましくは１ｎｍ未満のＲ_ｑ、好ましくは０．５ｎｍ未満のＲ_ｑ、好ましくは０．３ｎｍ未満のＲ_ｑ、好ましくは０．２ｎｍ未満のＲ_ｑ、好ましくは０．１ｎｍ未満のＲ_ｑを有する。

このようなダイヤモンド層は、ＣＶＤ合成によって成長させるのが好ましく、巨視的成長段階の形成を制限するために薄くする。前もって調製された面の上に成長させるこの層の厚さは、２０μｍ未満、好ましくは１０μｍ未満、好ましくは１μｍ未満、好ましくは１００ｎｍ未満、好ましくは５０ｎｍ未満、好ましくは２０ｎｍ未満、好ましくは１０ｎｍ未満である。その後、この薄い層の面は、その成長させたままの状態で第１面として使用される。

このような薄い層は、単層成長技術と、表面ステップの伝搬を制御するための軸外表面の使用とを含むいくつかの技術を用いて調製することができる。

この面は、その上にホモエピタキシャルＣＶＤダイヤモンド成長が最も容易に実施される面であるので、｛００１｝面のものに近いミラー指数を有するのが好ましい。或いは、この面は｛１１１｝面のものに近いミラー指数を有することも、このような面がＡｌＮ層の堆積に最も適していることが分かっているので、可能である。この面に対する垂線は、｛００１｝面又は｛１１１｝面に対する垂線の、好ましくは０°と約５°の間、好ましくは約０．５°と約１°の間にある。面が｛００１｝面に近い場合、この面に対する垂線は、｛００１｝面の極と、隣接する｛１０１｝面の極とを通る大円の約１０°以内にあるのが好ましい。

このような層は、好ましくは高純度の真性ダイヤモンドを含み、より好ましくは、ＷＯ０１／９６６３３及びＷＯ０１／９６６３４に開示されたものと合致する材料特性を有する高純度の真性ダイヤモンドを含む。

この成長させたままの薄い層の表面が第１面を形成し、好ましくは１０ｎｍ未満のＲ_ｑ、好ましくは１０ｎｍ未満のＲ_ｑ、好ましくは５ｎｍ未満のＲ_ｑ、好ましくは３ｎｍ未満のＲ_ｑ、好ましくは２ｎｍ未満のＲ_ｑ、好ましくは１ｎｍ未満のＲ_ｑ、好ましくは０．５ｎｍ未満のＲ_ｑ、好ましくは０．３ｎｍ未満のＲ_ｑ、好ましくは０．２ｎｍ未満のＲ_ｑ、好ましくは０．１ｎｍ未満のＲ_ｑを有する。すなわち、この表面は非常に小さい表面粗度を有し、さらに加工損傷がない。

ダイヤモンドの場合では、この層を上に成長させることができる調製された面は、どんな形のダイヤモンドでもよいが、ＣＶＤ合成ダイヤモンドが好ましく、また第１層がドープ層を含む場合は、そのドープ層がすでにあるＣＶＤ合成ダイヤモンドがより好ましく、このドープ層がすでにＣＶＤ合成によって形成されているのがより好ましい。

このドープ層は、真性半導体層の最終合成の前に加工される面を形成することができる。

極性層は焦電材料又は圧電材料を含むことができる。しかし、極性界の主要源は、たとえ圧電効果がまた存在しても、極性層の焦電特性によるものである。極性層はＡｌＮを含むことができ、これは、Ｅｇ＝６．２ｅＶのバンドギャップエネルギーを有し、ダイヤモンド層とＡｌＮ層の間の界面に１ＭＶｃｍ^−１よりもずっと大きい電界強度をもたらす。ＡｌＮは、広いバンドギャップを有し、市販で容易に入手でき、大きな自発分極、良好な熱特性並びに堅牢性を有するという利点を提供する。

第２極性層は、２つ以上の極性層で形成された複合層を含むことができる。このような複合第２極性層を形成すると、２次元キャリアガスの密度をより精密に制御する代替方法が得られる。極性層は、ＡｌＮ又はＡｌＧａＮなどのＩＩＩ−Ｖ極性材料が好ましい。例えば、第２層は、ＡｌＧａＮ層が上に形成されたＡｌＮ層を含む複合層を含むことができる。

極性層とすべき材料については、その応力が加わらない状態で、結晶点群が次の、１、２、ｍ、ｍｍ２、３、３ｍ、４、４ｍｍ、６又は６ｍｍのうちの１つでなければならない。ここで記号は、ヘルマン−モーガンの記号である。好ましい材料のＡｌＮは、点群６ｍｍを有する。

別法として、圧電結晶点群の１つを有する極性ではない材料が、応力が加えられた状態でそれを堆積させることによって極性にすることができる。該当する圧電結晶点群は、ヘルマン−モーガンの記号で

である。

極性材料の分極ベクトルＰの方向は、その結晶構造の１つの特性である。窒化アルミニウムを一例として用いると、［０００１］の結晶方向は、Ａｌ−Ｎ結合の一組と平行であり、Ａｌ原子からＮ原子の方に向くと定義される。Ａｌ原子はわずかに正に帯電し、窒素原子はわずかに負に帯電し、原子の空間配列により自発分極Ｐが形成される。Ａ１Ｎでは、Ｐは常に

方向にある。

バンドオフセット及びバンドギャップに対する必要な基準に適合する極性層の候補材料の特定は、特に第１層がすでにダイヤモンドのような広バンドギャップ材料である場合には、簡単なことではない。可能性がある候補材料には、
応力が加えられた状態にある水晶の形のＳｉＯ_２（点群３２）、及び
六方晶の窒化ホウ素（点群６ｍｍ）が含まれる。

本発明はまた、
少なくとも第１面が結晶真性ダイヤモンドを含む第１ダイヤモンド層を設けるステップと、
極性があり、第１層の第１面上に配置される第２層を設けるステップとによって、第１層と第２層の間に界面を形成するステップを含む、電子電界効果デバイスを形成する方法であって、
第１層と第２層の間に分極の不連続があり、
主電荷キャリアが存在するバンド内で、第１層と第２層の間にバンドオフセットがあり、その結果、主電荷キャリアが、分極により誘導されたシート電荷と、第１層と第２層の間の分極の不連続によって形成された電界との複合効果、及びバンドオフセットにより、第１層内のプレーナ領域及び界面の近傍に閉じ込められるようになる方法も提供する。

概念的に、このデバイスは第１層及び第２層を含むが、これは製造の順序を制限するものではない。例えば、第２層を既存の第１層の上に、例えばＰＶＤプロセス又はＣＶＤプロセスによって形成することができ、或いは第１層を既存の第２層の上に、例えばＰＶＤプロセス又はＣＶＤプロセスによって形成することができ、或いは２つの層を完全に別々に形成し、その後で接合することもできる。

ヘテロ構造及び変調ドーピングなど、他のシステムで使用される電荷キャリア閉じ込めの従来の方法は、ダイヤモンドでは実際的ではない。すなわち、ダイヤモンドの極端な電子的諸特性を活用するデバイスの開発に対する相当な関心にもかかわらず、他の半導体システムにおいて従来技術によって教示される代替選択肢がダイヤモンドには適用可能ではないために、すべての努力が、デルタドープ層などダイヤモンド中で制御される構造に集中されてきた。しかし、本発明の方法は、簡単なダイヤモンド構造を他の極性材料と組み合わせて用い、非常に移動性のある２Ｄキャリアガスをダイヤモンド中に形成することを実現する。

ダイヤモンドに関する特別な問題は、表面終端の問題である。ダイヤモンドの電子親和力は、例えば水素又は酸素でダイヤモンド表面を終端することによって、清浄なダイヤモンド表面の電子親和力に対して変更できることがよく知られている。２つの異種材料間のバンドオフセットの位置が、それらの材料の電子親和性の関数になりうるので（当技術分野で「アンダーソンの規則」として知られている）、適切に終端されたダイヤモンド表面を使用すると、２Ｄガス密度、及びキャリア波動関数の空間プロファイルなどのパラメータを制御することによって、デバイス性能を改善するようにバンドオフセットを制御するために使用することができる。例えば、電子親和性は、水素終端された表面が、終端されていない表面と比較して低下すると考えられる。すなわち、理想的な構造では、例えば、第１ダイヤモンド層からＡｌＮの第２極性層に直に達することができるが、実際には、この界面は、Ｈ、Ｏ、Ｆ、ＯＨ（これらのそれぞれの様々な同位体代替物を含む）など他の化学種の部分単層、単層、又は複数の単層を含むことがある。ダイヤモンド層と極性層の間の伝導帯オフセット及び価電子帯オフセットを制御するために、ダイヤモンド層を非炭素化学種で意図的に終端する、或いは別の方法でそのような化学種を界面に挿入することが望ましいことがある。この技術は、界面全体にわたる格子連続性についての要件がないので、特に適切である。前述のように、どんなダングリングボンドも不動態化させるように、非晶質層又は原子水素層が界面層に設けられることがある。このような原子水素層は、水素化によって設けることができる。

ある面が特定の表面終端を有する場合、その面は、特定の表面終端との面上の接合比率が好ましくは約６０％以上、好ましくは約７０％、好ましくは約８０％、好ましくは９０％以上になるように終端することができる。

第１層は天然ダイヤモンド又は合成ダイヤモンドを含むことができる。本発明で使用される合成ダイヤモンドは、高圧高温（ＨＰＨＴ）プロセス、又はより好ましくは化学気相成長（ＣＶＤ）によって形成することができる。ＣＶＤダイヤモンド層が単結晶である場合は、ＡｌＮなどの極性層がＣＶＤダイヤモンド層に接合されることが好ましく、或いは、それがＣＶＤダイヤモンド層上に形成されることがより好ましい。ＣＶＤダイヤモンド層が多結晶である場合は、多結晶ＣＶＤダイヤモンド層を極性層の上に形成することが場合により好ましい。

極性層は、堆積によって、例えばＣＶＤ（例えばＭＯＣＶＤ又はＭＯＶＰＥ）或いは分子線エピタキシ（ＭＢＥ）による成長によってダイヤモンド層上に形成することができる。別法として、極性層は、接合によってダイヤモンド層に付けることができる。極性層は、極性を示すことができなければならないだけでなく、第１層と第２層の間の界面に分極により誘導する電界も形成しなければならないので、極性層は、極性領域がランダムに向いた非晶質又は多結晶とすることができない。極性層は、比較的均一な分極により誘導する必要な大きさ及び向きの電界を界面に形成するように所望の方向に実質的に配列された、良好な結晶質の極性領域を含むことが好ましい。この点で最も好ましい形は、単結晶極性材料である。しかし、十分に方向を合わせた多結晶材料は適切である。ダイヤモンド表面に形成される、分極により誘導する電界の著しい変化、特に、極性層内の局所反転領域によって引き起こされる変化は、キャリアの拡散機構をもたらし、デバイスの性能を低下させることになる。ＡＩＮの例では、ＡｌＮの［０００１］方向又は

方向（デバイスが電荷キャリアとしてホールを使用するか電子を使用するかで決まる）は、σ_ｐを調整し最大化するように真性ダイヤモンド表面に対して垂直であるのが好ましいが、両方向の主要領域の組合せは非常に望ましくない。

極性層を真性ダイヤモンド層に接合する１つの利点は、単一極性の良質材料が容易に利用可能なことである。この極性層は良質の結晶構造を有することができる。しかし、極性層を真性ダイヤモンド層に格子整合させる必要はない。接合の手段は、デバイス性能に大きく影響を及ぼしてはならない。しかし、接合媒介物が、前述のように第１層と第２層を分離する付加的な界面層を形成する可能性がある。極性層を真性ダイヤモンド層に接合するのに使用できる１つの技術は陽極接合である。

好ましい一実施形態では、真性ダイヤモンド層はドープ領域を含む。真性ダイヤモンド層は、極性層とドープ層が真性ダイヤモンドチャネル層によって分離されるように、界面からある距離に配置されたドープ層を含むことができ、このドープ層は、真性ダイヤモンドチャネル層と真性ダイヤモンド基板層との間に配置される。

真性ダイヤモンド中のドープ層は、ｎ型層又はｐ型層を含むことができる。ドープ層がｐ型層を含む場合は、電荷キャリアはホールである。ｐ型ドープ層は、Ｂドープ層を含むことができる。ドープ層がｎ型層を含む場合は、電荷キャリアは電子である。ｎ型ドープ層は、窒素ドープ層又はリンドープ層を含むことができる。ドープ層は、注入によって、例えばＢイオンを注入することによって調製することができ、或いは、ＣＶＤ合成によって、例えばジボランなどのガスを合成プロセスに追加することによって調製することが好ましい。ドープ層のＣＶＤ合成は、ｉｎ ｓｉｔｕで他の層と共に行うことができ、或いは別個の合成段階で真性ダイヤモンド層に対して、特に電荷キャリアが２次元キャリアガスを形成する第１面を形成している真性ダイヤモンド層に対して行うことができる。

ドープ領域が真性ダイヤモンド層内のｐ型領域である場合は（すなわちホールがキャリアとして使用される）、極性層は、その分極ベクトルＰの成分が真性ダイヤモンドと極性層の間の界面から離れる方に向くように（すなわちデバイスの表面に向くように）配置される。例えば、極性層がＡｌＮを含む場合、Ｎ極性ＡｌＮが使用される。その場合、界面に形成される分極シート電荷は負極性になり、その結果、電荷キャリアとしてのホールを極性層の方に引き付けることになる。極性層と真性ダイヤモンド層の間の価電子帯オフセットは、ホールが極性層に入らないように選ぶことができる。価電子帯オフセットはポテンシャル障壁として働く。引き付ける力と結び付いたこのポテンシャル障壁は、２次元ホールガス（２ＤＨＧ）が中に形成されるほぼ三角形のポテンシャル井戸につながる。そのホール波動関数は、真性ダイヤモンドチャネル層内で最大値になる。したがって、２ＤＨＧは、真性ダイヤモンドチャネルと極性層の間の界面に近い真性ダイヤモンドチャネル内に局在化される。２ＤＨＧが界面に沿ってではなく真性ダイヤモンドチャネル層内に形成されるので、キャリアはイオン化アクセプタから空間的に分離され、ホールは非常に高い移動度を得る。

ドープ領域が真性ダイヤモンド層内のｎ型領域である場合は、極性層は、その分極ベクトルＰの成分が真性ダイヤモンドと極性層の間の界面の方に向くように（すなわちデバイスの表面から離れる向きに）配置される。例えば、極性層がＡｌＮを含む場合は、Ａｌ極性ＡｌＮが使用される。その場合、界面に形成される分極シート電荷は正極性になり、その結果、電荷キャリアとしての電子を極性層の方に引き付けることになる。極性層と真性ダイヤモンド層の間の伝導帯オフセットは、電子が極性層に入らないように選ぶことができる。伝導帯オフセットはポテンシャル障壁として働く。引き付ける力と結び付いたこのポテンシャル障壁は、２次元電子ガス（２ＤＥＧ）が中に形成される三角形のポテンシャル井戸につながる。その電子波動関数は、真性ダイヤモンドチャネル層内で最大値になる。したがって、２ＤＥＧは、真性ダイヤモンドチャネルと極性層の間の界面に近い真性ダイヤモンドチャネル内に局在化される。２ＤＥＧが界面に沿ってではなく真性ダイヤモンドチャネル層内に形成されるので、キャリアはイオン化ドナーから空間的に分離され、電子は非常に高い移動度を得る。さらに、ダイヤモンド内で電子はホールよりも高い移動度を有するので、性能がさらに改善される。

別の好ましい実施形態では、極性層はドープ領域を含む。極性層全体をドープすることができ、或いは極性層の一部をドープすることができ、この部分が、好ましくは第１層と第２層の間の界面とほぼ平行な平面を形成する。その結果デバイスは、真性ダイヤモンド層の第１面に配置されたドープ極性層、又は非ドープ／ドープ／非ドープの積層を含むことができる。この実施形態では、高品質真性ダイヤモンド層だけが必要であるので、ダイヤモンド合成は要件の厳しさが少なくなる。これは大量生産で実現可能である。さらに、真性ダイヤモンド層内のドープ領域の空乏が不完全という、ピンチオフモードでトランジスタが動作することを妨げる潜在的な問題がない。

ドープ極性層は、ｎ型層又はｐ型層を含むことができる。ドープ極性層がｐ型層を含む場合は、電荷キャリアはホールになる。このドープ極性層は、ＭｇがドープされたＡｌ_ｘＧａ_１−ｘＮ（ここで、確実にＥｇ＞５．４７ｅＶとするためにｘ≧０．８）を含むことができる。ドープ層がｎ型層を含む場合は、電荷キャリアは電子になる。電荷キャリアとしての電子は、ホールよりも高い移動度を有するので好ましい。このドープ極性層は、ＳｉがドープされたＡｌＮを含むことができる。或いは、このドープ極性層は、ＳｉがドープされたＡｌ_ｘＧａ_１−ｘＮ（ここで、確実にＥｇ＞５．４７ｅＶとするためにｘ≧０．８）を含むことができる。極性層としてＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮ（ここでｘ≧０．８）を使用することの別の利点は、これらの材料の比誘電率がダイヤモンドよりもずっと大きい（ダイヤモンドの５．７と比べて＞１０）ことである。ガウスの法則により、２つの材料の比誘電率（ε_ｒ）と垂直電界との積は、それらの界面で一定でなければならない。したがって、動作中、ピーク電界は、ＡｌＮ（又はＡｌ_ｘＧａ_１−ｘＮ）層内ではなく真性ダイヤモンド層内にあるはずである。これは、ダイヤモンドの絶縁破壊電界強度が他のほとんどの材料よりも著しく大きく（１０ＭＶｃｍ^−１）、したがって、代替デバイス構成と比較してより高いピーク出力電力を可能にするデバイスの絶縁破壊電圧（したがって動作電圧範囲）に関連した改善があることになるので、有利である。

ドープ極性層がｎ型層である場合は、極性層は、その分極ベクトルＰの成分が真性ダイヤモンドと極性層の間の界面の方に（デバイスの表面から離れる方に）向くように配置される。その場合、界面に形成される分極シート電荷は正極性になり、その結果、極性層から真性ダイヤモンド層内への電子の電荷転送が起きる。極性層と真性ダイヤモンド層の間の伝導帯オフセットは、ポテンシャル障壁として働く。引き付ける力と結び付いたこのポテンシャル障壁は、２次元電子ガス（２ＤＥＧ）が中に形成されるほぼ三角形のポテンシャル井戸につながる。その電子波動関数は、真性ダイヤモンド層内で最大値になる。したがって、２ＤＥＧは、真性ダイヤモンド層と極性層の間の界面に近い真性ダイヤモンド層内に局在化される。２ＤＥＧが真性ダイヤモンド層内に形成されるので、キャリアはイオン化ドナーから空間的に分離され、電子は非常に高い移動度を得る。

ＳｉをドープしたＡｌＮがドープ極性層として使用される場合には、たとえ典型的な動作温度と比較してＡｌＮ中のドナー活性化エネルギーが非常に大きくても、ＡｌＮ層内の＞１ＭＶｃｍ^−１の強さの電界により、ダイヤモンド層内への電子の電界支援トンネリングが保証される。ＳｉをドープしたＡｌ_ｘＧａ_１−ｘＮがドープ極性層として（真性ダイヤモンド層内のポテンシャル井戸を確保するように選ばれたｘが維持されて）使用される場合には、Ｓｉドナーをより高い濃度で取り込むことができ、ドナーをより高い割合でイオン化することができる。しかし、ＡｌＮの代わりに極性層として使用されるＡｌ_ｘＧａ_１−ｘＮでは、電界強度が低下することになり、またバンドオフセットが低くなる可能性があり、これらが合わさって２ＤＥＧ密度が低くなることがある。

ドープ層がｐ型層である場合には、極性層は、その分極ベクトルＰの成分が真性ダイヤモンド層と極性層の間の界面から離れる方に（デバイスの表面の方に）向くように配置される。その場合、界面に形成される分極シート電荷は負極性になり、その結果、極性層から真性ダイヤモンド層内へのホールの電荷転送が起きる。極性層と真性ダイヤモンド層の間の価電子帯オフセットは、ポテンシャル障壁として働く。引き付ける力と結び付いたこのポテンシャル障壁は、２次元ホールガス（２ＤＨＧ）が中に形成される三角形のポテンシャル井戸につながる。その電子波動関数は、真性ダイヤモンド層内で最大値になる。したがって、２ＤＨＧは、真性ダイヤモンド層と極性層の間の界面に近い真性ダイヤモンド層内に局在化される。２ＤＨＧが真性ダイヤモンド層内に形成されるので、キャリアはイオン化アクセプタから空間的に分離され、ホールは非常に高い移動度を得る。

第１層又は第２層をドープして電荷キャリアを得ることに加えて、第１層及び／又は第２層をさらにドープして反対の電荷を与えることもでき、この電荷は、分極により誘導した電界を変調し２次元キャリアガス密度を変える。

別の好ましい実施形態では、真性ダイヤモンド層も極性層もドープ領域を含まない。

極性層は、その分極ベクトルＰの成分が真性ダイヤモンドと極性層の間の界面から離れる方に（すなわちデバイスの表面の方に）向くように配置することができる。第２層と第１層の間の分極の不連続によって形成される電界により、価電子帯の最大値がフェルミ準位を横切るようになる。ホールが界面の近くで生成され、キャリアとして働く。例えば、極性層がＡｌＮを含む場合、Ｎ極性ＡｌＮが使用される。その場合、界面に形成される分極シート電荷は負極性になり、その結果、電荷キャリアとしてのホールを極性層の方に引き付けることになる。極性層と真性ダイヤモンド層の間の価電子帯オフセットは、ホールが極性層に入らないように選ばれる。価電子帯オフセットはポテンシャル障壁として働く。引き付ける力と結び付いたこのポテンシャル障壁は、２次元ホールガス（２ＤＨＧ）が中に形成されるほぼ三角形のポテンシャル井戸につながる。そのホール波動関数は、真性ダイヤモンドチャネル層内で最大値になる。したがって、２ＤＨＧは、真性ダイヤモンドチャネルと極性層の間の界面に近い真性ダイヤモンドチャネル内に局在化される。

別法として、極性層は、その分極ベクトルＰの成分が真性ダイヤモンドと極性層の間の界面の方に（すなわちデバイスの表面から離れる方に）向くように配置することができる。第２層と第１層の間の分極の不連続によって形成される電界により、伝導帯の最小値がフェルミ準位を横切るようになる。電子が界面の近くで生成され、キャリアとして働く。例えば、極性層がＡｌＮを含む場合、Ａｌ極性ＡｌＮが使用される。その場合、界面に形成される分極シート電荷は正極性になり、その結果、電荷キャリアとしての電子を極性層の方に引き付けることになる。極性層と真性ダイヤモンド層の間の伝導帯オフセットは、電子が極性層に入らないように選ぶことができる。伝導帯オフセットはポテンシャル障壁として働く。引き付ける力と結び付いたこのポテンシャル障壁は、２次元電子ガス（２ＤＥＧ）が中に形成される三角形のポテンシャル井戸につながる。その電子波動関数は、真性ダイヤモンドチャネル層内で最大値になる。したがって、２ＤＥＧは、真性ダイヤモンドチャネルと極性層の間の界面に近い真性ダイヤモンドチャネル内に局在化される。さらに、ダイヤモンド内で電子はホールよりも高い移動度を有するので、性能がさらに改善される。

次に、本発明の実施形態を以下の図面を参照して説明する。

本発明によるＦＥＴの第１の実施形態を示す図である。 図１に示された極性層とダイヤモンド層の間の界面のエネルギーバンド図である。 本発明によるＰＥＦＥＴの第２の実施形態を示す図である。 図３に示された極性層とダイヤモンド層の間の界面のエネルギーバンド図である。 本発明によるＰＥＦＥＴの第３の実施形態を示す図である。 図５に示された極性層とダイヤモンド層の間の界面のエネルギー準位バンドを示す図である。 本発明によるＰＥＦＥＴの第４の実施形態を示す図である。 図７に示された極性層とダイヤモンド層の間の界面のエネルギーバンド図である。 本発明によるＰＥＦＥＴの第５の実施形態を示す図である。 図９に示された極性層とダイヤモンド層の間の界面のエネルギーバンド図である。

図面の詳細な説明
本発明の第１の実施形態が図１に示されている。極性層２０が、その分極ベクトルが極性層２０と真性ダイヤモンド層１０の間の界面から実質的に離れる方に向くように、真性ダイヤモンド層１０の上に配置される。極性層を真性ダイヤモンド層の上に成長させ、或いはその上に接合する。極性層２０は、真性ダイヤモンド層１０よりも大きいバンドギャップを有する。真性ダイヤモンド層は、Ｅｇが５．４７ｅＶのバンドギャップを有する。極性層は、６．２ｅＶのバンドギャップを有するＮ極性ＡｌＮ層を含むことができる。真性ダイヤモンド層１０は、真性ダイヤモンド層１０と極性層２０の間の界面から距離ｄに配置された厚さｔのＢドープ層４０を含む。厚さｔ及び距離ｄは、ドープ層をゲート９０によって完全に空乏化でき、ピンチオフに達することができるように選ばれる。Ｂドープ層は、真性ダイヤモンド層を真性ダイヤモンドチャネル３０と真性ダイヤモンド基板５０に分割する。ゲート接点９０は極性層２０の上に配置され、ソース９２及びドレイン９４は、真性ダイヤモンドチャネル３０に接触するように配置される。

Ｎ極性ＡｌＮ層では、真性ダイヤモンド層１０と極性層２０の間の分極の不連続により、この２つの層の間の界面に負極性の分極シート電荷−σ_ｐが生成される。このシート電荷は、かなり大きい強度の電界をもたらす。極性層としてのＡｌＮ層では、真性ダイヤモンドチャネル３０内の電界強度は約８ＭＶｃｍ^−１になると見積もられる。

極性層と真性ダイヤモンドチャネルの間の界面のエネルギーバンド図が図２に示されている。

Ｂドープ層４０はホールの供給源として働き、分極シート電荷−σ_ｐから生じた電界がホールをＢドープ層４０から極性層２０との界面の方へ、図２に示された経路６４に沿って引き付ける。ダイヤモンド層１０と極性層２０の間の価電子帯最大値における不連続６８が、ダイヤモンド層から極性層内へのホールの転送を妨げるポテンシャル障壁として働く。ホール６２は、極性層との界面に近い真性ダイヤモンドチャネル内の三角形のポテンシャル井戸に捕獲される。この結果、界面に近い真性ダイヤモンドチャネルの領域６０内に高度に閉じ込められた２ＤＨＧが生じることになる。

ホール波動関数の二乗係数｜ψ（ｚ）｜^２ ６６は、界面ではなくダイヤモンド層内での最大値である。したがって、ホールの輸送が、そのどれも著しいキャリア拡散効果をまねくことになるドープ領域又は極性層に沿ってではなく、或いは界面自体に沿ってではなく、高純度で高結晶質の真性ダイヤモンドチャネル内で行われる。

本発明の第２の実施形態が図３に示されている。極性層２５が、その分極ベクトルが極性層２５と真性ダイヤモンド層１０の間の界面の方に実質的に向くように、真性ダイヤモンド層１０の上に配置される。極性層を真性ダイヤモンド層の上に成長させ、或いはその上に接合する。極性層２５は、真性ダイヤモンド層１０よりも大きいバンドギャップを有する。真性ダイヤモンド層は、Ｅｇが５．４７ｅＶのバンドギャップを有する。極性層は、６．２ｅＶのバンドギャップを有するＡｌ極性ＡｌＮ層を含むことができる。真性ダイヤモンド層１０は、真性ダイヤモンド層１０と極性層２０の間の界面から距離ｄに配置された厚さｔの、リン又は窒素などのｎ型ドープ層４５を含む。厚さｔ及び距離ｄは、ドープ層をゲート９０によって完全に空乏化でき、ピンチオフに達することができるように選ばれる。ｎ型ドープ層４５は、真性ダイヤモンド層１０を真性ダイヤモンドチャネル３０と真性ダイヤモンド基板５０に分割する。ゲート接点９０は極性層２５の上に配置され、ソース９２及びドレイン９４は、真性ダイヤモンドチャネル３０に接触するように配置される。

Ａｌ極性ＡｌＮ層では、真性ダイヤモンド層１０と極性層２５の間の分極の不連続により、この２つの層の間の界面に正極性の分極シート電荷＋σ_ｐが生成される。このシート電荷は、かなり大きい強度の電界をもたらす。極性層としてのＡｌＮ層では、真性ダイヤモンドチャネル３０内の電界強度は約８ＭＶｃｍ^−１になると見積もられる。

極性層と真性ダイヤモンドチャネルの間の界面のエネルギーバンド図が図４に示されている。

ｎ型ドープ層４５は電子の供給源として働き、分極シート電荷＋σ_ｐから生じた電界が電子をｎ型ドープ層４５から極性層２５との界面の方へ、図４に示された経路７４に沿って引き付ける。ダイヤモンド層１０と極性層２５の間の伝導帯最小値における不連続７８が、ダイヤモンド層から極性層内への電子の転送を妨げるポテンシャル障壁として働く。電子７２は、極性層との界面に近い真性ダイヤモンドチャネル内のほぼ三角形のポテンシャル井戸に捕獲される。この結果、界面に近い真性ダイヤモンドチャネルの領域７０内に高度に閉じ込められた２ＤＥＧが生じることになる。

電子波動関数の二乗係数｜ψ（ｚ）｜^２ ７６は、界面ではなくダイヤモンド層内での最大値である。したがって、電子の輸送が、そのどれも著しいキャリア拡散効果をもたらすことになるドープ領域又は極性層に沿ってではなく、或いは界面自体に沿ってではなく、高純度で高結晶質の真性ダイヤモンドチャネル内で行われる。

本発明の第３の実施形態が図５に示されている。ｎ型ドープ極性層１２０が、その分極ベクトルが極性層１２０と真性ダイヤモンド層１１０の間の界面の方に実質的に向くように、真性ダイヤモンド層１１０の上に配置される。ｎ型ドープ層は、均一にドープされなくてもよく、その中にドープ層を含むだけでよい。ｎ型ドープ極性層を真性ダイヤモンド層の上にエピタキシャルに成長させ、或いはその上に接合する。ｎ型ドープ極性層１２０は、真性ダイヤモンド層１１０よりも大きいバンドギャップを有する。真性ダイヤモンド層は、Ｅｇが５．４７ｅＶのバンドギャップを有する。ｎ型ドープ極性層は、ＳｉドープＡｌ極性ＡｌＮ層を含むことができる。ドープ極性層の厚さは、トランジスタがピンチオフモードで働く必要があることによって制限されると考えられる。ゲート接点１９０は極性層１２０の上に配置され、ソース１９２及びドレイン１９４は、真性ダイヤモンド層１１０に接触するように配置される。

Ａｌ極性ＳｉドープＡｌＮ層では、真性ダイヤモンド層１１０とドープ極性層１２０の間の分極の不連続が、この２つの層の間の界面に正極性の分極により誘導されるシート電荷＋σ_ｐを生成する。このシート電荷は、かなり大きい強度の電界をもたらす。

ドープ極性層と真性ダイヤモンドチャネルの間の界面のエネルギーバンド図が図６に示されている。

ｎ型ドープ極性層１２０は電子の供給源として働き、分極シート電荷＋σ_ｐから生じた電界は、ドープ極性層１２０から界面を介して真性ダイヤモンド層１１０の中へと、図６に示された経路１６４に沿って、トンネリングによって可能な電子の転送をもたらす。ダイヤモンド層１１０と極性層１２０の間の伝導帯最小値における不連続１６８が、真性ダイヤモンド層内で電子を含むポテンシャル障壁として働く。電子１６２は、極性層との界面に近い真性ダイヤモンドチャネル内の三角形のポテンシャル井戸に捕獲される。この結果、界面に近い真性ダイヤモンド層１１０の領域１６０内に高度に閉じ込められた２ＤＥＧが生じることになる。

電子波動関数の二乗係数｜ψ（ｚ）｜^２ １６６は、界面ではなくダイヤモンド層内での最大値である。したがって、電子の輸送が、そのどれでも著しいキャリア拡散効果をまねくことになるドープ領域又は極性層に沿ってではなく、或いは界面自体に沿ってではなく、高純度で高結晶質の真性ダイヤモンドチャネル内で行われる。

本発明の第４の実施形態が図７に示されている。ｐ型ドープ極性層１２５が、その分極ベクトルが極性層１２５と真性ダイヤモンド層１１０の間の界面から離れる方に実質的に向くように、真性ダイヤモンド層１１０の上に配置される。ｐ型ドープ層は、均一にドープされなくてもよく、その中にドープ層を含むだけでよい。ｐ型ドープ極性層を真性ダイヤモンド層の上にエピタキシャルに成長させ、或いはその上に接合する。ｐ型ドープ極性層１２５は、真性ダイヤモンド層１１０よりも大きいバンドギャップを有する。真性ダイヤモンド層は、Ｅｇが５．４７ｅＶのバンドギャップを有する。ｐ型ドープ極性層は、ＭｇドープＮ極性ＡｌＮ層を含むことができる。ドープ極性層の厚さは、トランジスタがピンチオフモードで働く必要があることによって制限されると考えられる。ゲート接点１９０は極性層１２５の上に配置され、ソース１９２及びドレイン１９４は、真性ダイヤモンド層１１０に接触するように配置される。

ｐ型ドープＮ極性ＡｌＮ層では、真性ダイヤモンド層１１０とドープ極性層１２５の間の分極の不連続が、この２つの層の間の界面に負極性の分極により誘導されるシート電荷−σ_ｐを生成する。このシート電荷は、かなり大きい強度の電界をもたらす。

ドープ極性層と真性ダイヤモンドチャネルの間の界面のエネルギーバンド図が図８に示されている。

ｎ型ドープ極性層１２５はホールの供給源として働き、分極シート電荷−σ_ｐから生じた電界は、ドープ極性層１２５から界面を介して真性ダイヤモンド層１１０の中へと、図８に示された経路１７４に沿って、ホールの転送をもたらす。ダイヤモンド層１１０と極性層１２５の間の伝導帯最大値における不連続１７８が、真性ダイヤモンド層内のホール１７２を含むポテンシャル障壁として働く。ホール１７２は、極性層との界面に近い真性ダイヤモンドチャネル内の三角形のポテンシャル井戸に捕獲される。この結果、界面に近い真性ダイヤモンド層１１０の領域１７０内に高度に閉じ込められた２ＤＨＧが生じることになる。

ホール波動関数の二乗係数｜ψ（ｚ）｜^２ １７６は、界面ではなくダイヤモンド層内での最大値である。したがって、ホールの輸送が、そのどれでも著しいキャリア拡散効果をもたらすことになるドープ領域又は極性層に沿ってではなく、或いは界面自体に沿ってではなく、高純度で高結晶質の真性ダイヤモンドチャネル内で行われる。

本発明の第５の実施形態が図９に示されている。極性層２２５が、その分極ベクトルが極性層２２５と真性ダイヤモンド層２１０の間の界面から実質的に離れる方に向くように、真性ダイヤモンド層２１０の上に配置される。極性層２２５は、真性ダイヤモンド層２１０よりも大きいバンドギャップを有する。真性ダイヤモンド層は、Ｅｇが５．４７ｅＶのバンドギャップを有する。極性層は、Ｎ極性ＡｌＮ層を含むことができる。極性層の厚さは、トランジスタがピンチオフモードで働く必要があることによって制限されると考えられる。ゲート接点２９０は極性層２２５の上に配置され、ソース２９２及びドレイン２９４は、真性ダイヤモンド層２１０に接触するように配置される。

Ｎ極性ＡｌＮ層では、真性ダイヤモンド層２１０と極性層２２５の間の分極の不連続が、この２つの層の間の界面に負極性の分極により誘導されるシート電荷−σ_ｐを生成する。このシート電荷は、かなり大きい強度の電界もたらし、この電界により価電子帯の最大値がフェルミ準位（Ｅ_Ｆ）を横切るようにすることができる。ホールは界面近くで生成され、キャリアとして働く。

極性ＡｌＮ層と真性ダイヤモンド層の間の界面のエネルギーバンド図が図１０に示されている。

図１０に示されるように、分極シート電荷−ρ_ｐにより生じた電界が、界面近くのダイヤモンド層２１０内でのホールの発生をもたらす。ダイヤモンド層２１０と極性層２２５の間の価電子帯最大値における不連続２７８が、真性ダイヤモンド層内でホールを含むポテンシャル障壁として働く。ホールは、極性層との界面に近い真性ダイヤモンドチャネル内の三角形のポテンシャル井戸に捕獲される。この結果、界面に近い真性ダイヤモンド層２１０の領域２７０内に高度に閉じ込められた２ＤＨＧが生じることになる。

ホール波動関数の二乗係数｜ψ（ｚ）｜^２ ２７６は、界面ではなくダイヤモンド層内での最大値である。したがって、ホールの輸送が、そのどれでも著しいキャリア拡散効果をまねくことになる極性層に沿ってではなく、又は界面自体に沿ってではなく、高純度で高結晶質の真性ダイヤモンドチャネル内で行われる。

以上で本発明が全く例示的に説明されたこと、並びに特許請求の範囲によって定義された本発明の範囲内で細部の改変を加えることができることは、当然ながら理解されよう。

Claims (31)

1. ２つの材料間に界面を含む電子電界効果デバイスであって、前記界面が、
   少なくとも第１面が結晶真性ダイヤモンドを含む第１ダイヤモンド層と、
   前記第１層の前記第１面上に配置され、極性がある第２層とによって形成され、
   前記第１層と前記第２層の間に分極の不連続があり、
   主電荷キャリアが存在するバンド内で、前記第１層と前記第２層の間にバンドオフセットがあり、その結果、前記主電荷キャリアが、分極により誘導されたシート電荷と、前記第１層と前記第２層の間の分極の前記不連続によって形成された電界との複合効果、及び前記バンドオフセットにより、前記第１層内のプレーナ領域及び前記界面の近傍に閉じ込められるようになる、上記電子電界効果デバイス。
2. 前記第２層が焦電層を含む、請求項１に記載の電子電界効果デバイス。
3. 前記第２層がＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮを含む、請求項１に記載の電子電界効果デバイス。
4. 前記ダイヤモンド層が、化学気相成長によって形成された合成ダイヤモンドを含む、請求項１に記載の電子電界効果デバイス。
5. 前記第１層がドープ領域を含む、請求項１から４までのいずれかに記載の電子電界効果デバイス。
6. 前記第１層が、真性ダイヤモンドチャネル層によって前記第２層から分離されたドープ層を含む、請求項５に記載の電子電界効果デバイス。
7. 前記ドープ領域がｐ型層を含む、請求項５又は請求項６に記載の電子電界効果デバイス。
8. 前記ドープ領域がＢドープ層を含む、請求項７に記載の電子電界効果デバイス。
9. 前記第２層が、その分極ベクトルＰの成分が前記界面から離れる方に向くように配置される、請求項７又は請求項８に記載の電子電界効果デバイス。
10. 前記第２層が、その分極ベクトルＰが前記界面に対しほぼ直角になるように配置される、請求項９に記載の電子電界効果デバイス。
11. 前記ドープ領域がｎ型層を含む、請求項５又は請求項６に記載の電子電界効果デバイス。
12. 前記第２層が、その分極ベクトルＰの成分が前記界面の方に向くように配置される、請求項１１に記載の電子電界効果デバイス。
13. 前記第２層が、その分極ベクトルＰが前記界面に対しほぼ直角になるように配置される、請求項１１に記載の電子電界効果デバイス。
14. 前記第２層がドープ領域を含む、請求項１から４までのいずれかに記載の電子電界効果デバイス。
15. 前記第２層全体がドープされる、請求項１４に記載の電子電界効果デバイス。
16. 前記ドープ第２層がｎ型層を含む、請求項１４又は請求項１５に記載の電子電界効果デバイス。
17. 前記ドープ第２層が、ＳｉをドープしたＡｌＮ又はＡｌ_ｘＧａ_１−ｘＮを含む、請求項１６に記載の電子電界効果デバイス。
18. 前記第２層が、その分極ベクトルＰの成分が前記界面の方に向くように配置される、請求項１６又は１７に記載の電子電界効果デバイス。
19. 前記ドープ第２層がｐ型層を含む、請求項１４又は請求項１５に記載の電子電界効果デバイス。
20. 前記第２層が、その分極ベクトルＰの成分が前記界面から離れる方に向くように配置される、請求項１９に記載の電子電界効果デバイス。
21. 前記第１層と前記第２層の間に設けられたインターフェース材料をさらに含む、請求項１から２０までのいずれかに記載の電子電界効果デバイス。
22. 少なくとも第１面が結晶真性ダイヤモンドを含む第１ダイヤモンド層を設けるステップと、
    極性があり、第１層の前記第１面上に配置される第２層を設けるステップとによって、前記第１層と前記第２層の間に界面を形成するステップを含む、電子電界効果デバイスを形成する方法であって、
    前記第１層と前記第２層の間に分極の不連続があり、
    主電荷キャリアが存在するバンド内で、前記第１層と前記第２層の間にバンドオフセットがあり、その結果、前記主電荷キャリアが、分極により誘導されたシート電荷と、前記第１層と前記第２層の間の分極の前記不連続によって形成された電界との複合効果、及び前記バンドオフセットにより、前記第１層内のプレーナ領域及び前記界面の近傍に閉じ込められるようになる、上記方法。
23. 第１層を設ける前記ステップが、化学気相成長（ＣＶＤ）によってダイヤモンド層を形成するステップを含む、請求項２２に記載の方法。
24. 前記第２層を設ける前記ステップが、前記第２層を前記第１層の前記第１面の上に成長又は堆積させるステップを含む、請求項２２又は請求項２３に記載の方法。
25. 前記第２層を設ける前記ステップが、前記第２層を前記第１層の前記第１面に接合するステップを含む、請求項２２又は請求項２３に記載の方法。
26. 前記第１ダイヤモンド層の前記第１面がエッチングによって形成される、請求項１から２１までに記載の電界効果デバイス。
27. 前記エッチングがプラズマエッチングによって実施される、請求項２６に記載の電界効果デバイス。
28. 前記第１ダイヤモンド層の前記第１面が堆積によって形成される、請求項１から２１までのいずれか一項に記載の電界効果デバイス。
29. 前記第１ダイヤモンド層の前記第１面が、１０ｎｍ未満のＲ_ｑを有する加工面から、ＣＶＤプロセスを使用して別の薄い層を成長させることによって調製され、事前に調製された面の上に成長させるこの層の厚さが２０μｍ未満である、請求項２８に記載の電界効果デバイス。
30. 前記第１ダイヤモンド層の前記第１面が、０．０１４ｃｍ^２よりも広い面積にわたって４００ｃｍ^−２未満の、Ｘ線トポグラフィの方法を使用して決定された変位密度を有する、請求項１に記載の電界効果デバイス。
31. 前記第１層の前記第１面が１ｎｍ未満のＲ_ｑを有する、請求項１に記載の電界効果デバイス。

Images