JP2010231490A

JP2010231490A - Ｃｐｕリセットによる故障移信出力制御回路基板

Info

Publication number: JP2010231490A
Application number: JP2009078215A
Authority: JP
Inventors: Masanori Tamura; 政徳田村; Hideki Kawai; 秀規河合
Original assignee: Nittan Co Ltd
Current assignee: Nittan Co Ltd
Priority date: 2009-03-27
Filing date: 2009-03-27
Publication date: 2010-10-14

Abstract

【課題】設置環境ノイズなどの影響によって頻繁に発生するＣＰＵリセットによる故障移信出力の回数を制御する。
【解決手段】故障移信出力制御回路基板１は、監視制御装置１０のＣＰＵ基板２０のＣＰＵリセットパルス入力の立ち上がりによって駆動するトランジスタＤＴＡ１と、トランジスタＤＴＡ１の増幅電流を所定時間で充放電するコンデンサＣ１および抵抗Ｒ２と、前記コンデンサの両端電圧が規定の基準電圧を越えるか否かを判定するコンパレータを有するＩＣ３と、コンパレータ出力により駆動するリレーＲＬ１を備え、所定回数のＣＰＵリセット入力があると前記監視装置の外部へ故障移信出力を行う。
【選択図】図１

Description

本発明は、監視制御装置が他設備へ移報する際の故障出力制御に関するものである。

ウォッチドッグタイマにより、マイコンが正常に動作しているか否かをチェックし、異常動作を検出した場合には、ＣＰＵに割り込みをかける（ＣＰＵリセットを行う）回路を備えた監視制御装置がある（例えば特許文献１）。

特開平４−６５７３１号公報

ところで、異なるシステムの監視制御装置間においては、伝送形態などが異なるため、上位装置として設定された監視制御装置に対して、下位装置として設定された他方の監視制御装置が移信出力を行う構成を採る場合がある。例えば、火災受信装置が、防犯監視装置に対して火災移信出力や故障移信出力等を行う場合である。

ここで、上記火災受信装置にはウォッチドッグタイマが設けられており、火災受信装置および火災受信装置のＣＰＵの仕様に適したウオッチドッグタイマの機能によってＣＰＵが監視されている。すなわち、ＣＰＵが暴走などの機能不全に陥った場合、ウォッチドッグタイマによってＣＰＵはリセットされ、火災受信装置は、リレー駆動などによりＣＰＵリセット出力信号を防犯監視装置に故障移信出力する。

また、火災受信装置の設置環境によってはノイズなどの影響によりＣＰＵリセットが発生して頻繁に故障移信出力する場合がある。この場合、ＣＰＵリセットは瞬間的なものであり、故障移信出力しても瞬時復旧するので、移信入力側の他の監視制御装置（防犯監視装置）においてはノイズと判断するが、ノイズの度毎に故障移信出力の原因を確認しなければならず、煩雑かつ面倒であった。

また、このような監視制御システム上における故障要因とは認められないＣＰＵリセットによる故障移信出力を解決する方法として、火災受信装置の故障移信出力制御に関するプログラムを書き換えるなどのソフトウェア変更による対策が考えられるが、既設の監視制御装置であってソフトウェア変更が不可能なものにおいてはプログラムの書き換えが出来ないという問題がある。また、ソフトウェアの変更が可能な場合であっても、デバッグ作業やシステム再稼働時の検証作業などに多くの時間を費やさなければならず、面倒かつ高コストであるという問題があった。

したがって、本発明は、監視制御装置の故障移信出力制御を安価かつ簡単に行うことが可能な回路基板を提供することを目的とする。

上記目的を達成するために、請求項１記載の発明は、監視制御装置のＣＰＵ基板から出力されるＣＰＵリセットパルス入力の立ち上がり又は立ち下がりを検出して故障移信出力を行う故障移信出力制御回路基板であって、前記ＣＰＵリセットパルス入力によって駆動して電流を出力する電流出力回路部と、該電流出力回路部の出力電流を所定時間内に充電する充電回路部と、前記充電回路部の充電電圧が所定の基準電圧を越えるとＨＩＧＨの電圧を出力する比較回路部と、該比較回路部からの出力を受けて故障移信出力する移信出力回路部とを備えたことを特徴とする。

本発明の故障移信出力回路基板を監視制御装置に設けることにより、ソフトウェアの変更を行わずに確実な故障移信出力を行うことができる。

本発明のＣＰＵリセットによる故障移信出力制御回路基板を示す回路図である。故障移信出力制御回路の回路素子の各動作状態を表す波形図である。

図１は、監視制御装置１０の構成図であり、ＣＰＵ基板２０とＣＰＵリセットによる故障移信出力制御回路基板１（以下、「故障出力対策基板１」という）の回路図である。また、図２は後述する故障対策基板１の回路素子の各動作状態を示す波形図である。

まず、監視制御装置１０（火災受信装置１０）のシステム構成について説明する。
監視制御装置１０（火災受信装置１０）には、図示しない火災感知器が回線を介して接続されており、火災感知器から火災感知信号を受信すると、監視制御装置１０（火災受信装置１０）は、火災警報制御およびその他の火災警報に必要な制御を行う。

また、監視制御装置１０（火災受信装置１０）は、他設備である防犯監視装置（図示せず）に移報回線を介して接続されており、火災警報時または監視制御装置１０（火災受信装置１０）がＣＰＵ暴走などにより故障した際に、防犯監視装置（他設備の監視制御装置）に対して火災移信出力または故障移信出力を行う。

次に監視制御装置１０（火災受信装置１０）の内部の構成・動作について説明する。
監視制御装置１０（火災受信装置１０）は、ＣＰＵ基板２０を備えており、前述した火災警報などの各種制御処理を行う。

ＣＰＵ基板２０は、ＣＰＵ４０と、ウォッチドッグタイマ５０（以下、ＷＤＴ５０とする）を備えており、ＷＤＴ５０がＣＰＵ４０の正常・異常の監視を行っている。ＣＰＵ４０が暴走や異常動作などの故障状態になるとＷＤＴ５０はこれを検出し、故障状態のＣＰＵ４０に対して割り込み信号を送出してＣＰＵ４０をリセットする。

また、ＣＰＵ４０のｐｉｎの一つは、本発明の故障出力対策基板１に設けられた端子部２の入力端子と配線を介して電気的に接続されている（以下、ｐｉｎという）。そして、ＣＰＵ４０の正常時にＨＩＧＨの信号を、また異常時にはＬＯＷの信号を当該入力端子に対して出力する。以下、このｐｉｎから故障出力対策基板１に対してＨＩＧＨからＬＯＷの信号の立ち下がりの信号入力をＣＰＵリセット入力という。

次に、故障対策基板１の回路素子の動作状態を主に図２（ｂ）を用いて説明する。
なお、図２（ａ）は、監視制御装置１０（火災受信装置１０）の電源投入時のＣＰＵリセット入力および充電コンデンサＣ１、Ｃ２の充電電圧および故障移信出力（トランジスタＤＴＣ−１のベース電圧）の波形図であり、図２（ｃ）は、ＣＰＵが故障状態から正常状態に復旧する場合の各波形図である。

ＣＰＵ４０の暴走などの故障をＷＤＴ５０が検出すると、ＣＰＵ割り込みによってＣＰＵ４０はリセットされ、ＣＰＵ４０のｐｉｎから故障出力対策基板１の入力端子（端子部２）にＣＰＵリセット入力がある（図１および図２（ｂ））。

ＣＰＵリセット入力により、故障出力対策基板１のトランジスタＤＴＡ１（本発明の電流出力回路部）がＯＮし（駆動して増幅電流を出力し）、Ｒ２およびＣ１からなる積分回路に充電される（本発明の充電回路部）。
図２（ｂ）のように、ＣＰＵリセット入力はパルス幅１００ｍｓのパルスであり、ＷＤＴ５０の設定により３秒ごとに入力する。また、積分回路のＲ２およびＣ１の定数は、最初のＣＰＵリセット入力から合計４回のＣＰＵリセット入力（ＣＰＵリセットパルス入力）がなされた場合であって、かつ、約１１．６秒間でＣ１が充電される（飽和状態になる）ように設定されている。

Ｃ１が充電されるとコンパレータＣＭＰ１（本発明の比較回路部）の基準電圧を超えて、ＩＣ３に内蔵されたＣＭＰ１が出力（ＯＮ）し、ＣＭＰ１の出力により、続けてＤＴＡ２、ＣＭＰ２、ＤＴＡ３およびＤＴＣ１（本発明の移信出力回路部）が出力（ＯＮ）する（図１および図２）。

ＤＴＣ１が出力（ＯＮ）することにより（図２（ｂ）のＤＴＣ１−Ｂ）、リレーＲＬ１が駆動し、接点ＲＬ’１を閉じる（本発明の移信出力回路部）。

したがって、本発明の故障出力対策基板１を監視制御装置１０に設けることにより、瞬間的なノイズ等により発生するＣＰＵリセット入力を除外し、連続してＣＰＵリセット入力があった場合のみ外部の防犯監視装置へ故障移信出力を行う構成としたため、確実なＣＰＵの故障検出を行うことができる。

また、本発明は、既設の監視制御装置やソフトウェア変更が容易ではないシステムの監視制御装置にＣＰＵ故障出力の不具合が生じた場合に本発明の故障出力対策基板１を設置することによっても効果が顕著である。

なお、本実施例においては、ＣＰＵリセットパルスの立ち下がりを検出する回路構としたが、ＣＰＵリセットパルスの立ち上がりを検出する回路構成としてもよい。

１故障移信出力制御回路基板（故障出力対策基板）
２端子
３ＩＣ３
１０監視制御装置
２０ＣＰＵ基板
４０ＩＣ２

Claims

監視制御装置のＣＰＵ基板から出力されるＣＰＵリセットパルス入力の立ち上がり又は立ち下がりを検出して故障移信出力を行う故障移信出力制御回路基板であって、
前記ＣＰＵリセットパルス入力によって駆動して電流を出力する電流出力回路部と、該電流出力回路部の出力電流を所定時間内に充電する充電回路部と、前記充電回路部の充電電圧が所定の基準電圧を越えるとＨＩＧＨの電圧を出力する比較回路部と、該比較回路部からの出力を受けて故障移信出力する移信出力回路部とを備えたことを特徴とする故障移信出力制御回路基板。