JP2010226375A - 撮像装置及び固体撮像素子の駆動方法 - Google Patents

Abstract

【課題】滑らかな動画撮像と高品質の静止画撮像を両立させることが可能な撮像装置を提供する。
【解決手段】複数の画素部を有する撮像装置であって、画素部１００は、光電変換部３と、光電変換部３で発生した電荷を蓄積する浮遊拡散層ＦＤと、ＦＤに接続されるゲート電極ＣＧ及びＣＧとｎウェル層との間に設けられたフローティングゲートＦＧを含むトランジスタＭＴとを含み、トランジスタＭＴの負荷トランジスタとして機能するオンオフ制御可能なトランジスタＬＴと、トランジスタＬＴをオフにした状態で、ゲート電極ＣＧに供給される電圧に応じた電荷をＦＧに注入し、注入した電荷によるトランジスタＭＴの閾値電圧の変化を撮像信号として読み出す駆動と、トランジスタＬＴをオンにした状態で、ＣＧに供給される電圧に応じてトランジスタＭＴから出力される電圧を撮像信号として読み出す駆動とを撮像モードによって切り替える制御部とを備える。
【選択図】図２

Description

本発明は、撮像装置及び固体撮像素子の駆動方法に関する。

ＣＭＯＳ型の固体撮像素子は、低消費電力及び小型化が可能なことから、携帯電話機への搭載をきっかけに普及が進んでいる。しかし、一般的なＣＭＯＳ型の固体撮像素子を搭載するデジタルカメラ等の撮像装置では、固体撮像素子の露光期間がライン毎に異なる方式（ローリングシャッタ方式）を採用しているため、高速で変化する被写体を静止画撮像した場合、ライン毎の露光期間の開始タイミングの差に起因して撮影画像の歪み、いわゆる像流れが発生する（特許文献１参照）。

この像流れを防止するには、固体撮像素子を機械的に遮光する手段であるメカニカルシャッタを併用することが有効である。しかし、メカニカルシャッタを用いると、シャッタースピードをあまり早くすることができない上に、撮像装置の小型化及び低コスト化が困難となる。

メカニカルシャッタを用いずに像流れを防止する方法として、露光期間中に光電変換部で発生した１フレーム分の電荷を各画素部内に設けられた蓄積部に同時に蓄積し、この蓄積部内の電荷を電圧信号に変換して該電圧信号を外部に順次読み出す方法が提案されている（非特許文献１参照）。

非特許文献１のような構成では、画素内のトランジスタ数が５個以上必要となり、画素の微細化に適さない、撮像信号が読み出されるまでの期間、フローティング拡散層（ＦＤ）に信号電荷を保持する必要があるため暗電流や隣接画素からの信号電荷の流入等により画質を損なうという課題がある。

そこで、本出願人は、露光期間中に光電変換部で発生した１フレーム分の電荷を各画素部内に設けられたフローティングゲートに同時に蓄積し、ここに蓄積された電荷に応じた信号を外部に順次読み出す方法を開示している（特許文献２参照）。

特許文献２の構成によれば、画素の構造を複雑化することなくグローバルシャッタを実現可能であり、かつフローティング拡散層に信号電荷を保持する必要がないため暗電流や隣接画素からの流入信号電荷の影響を受けにくいという特徴がある。ただし、グローバルシャッタのニーズは、高精細静止画撮影の場合が主であり、例えば液晶モニタ上で画角を設定するときなどは低解像度でかつ動画モードの撮影（ローリングシャッタによる撮影）で十分な場合が多い。このような場合に、特許文献２のフローティングゲート構造を有するイメージセンサにおいて画像記録の同時刻性は不要であり、長時間使用時のフローティングゲートの書き換え耐久性の観点からも動画モードと静止画モードの切り替えが容易にできる方策が望まれていた。

米国特許第５４７１５１５号明細書 特開２００２−２８０５３７号公報

Junichi Nakamura,Image Sensors and Signal Processing for Digital Still camera,2005/9/30,P171-172

本発明は、上記事情に鑑みてなされたものであり、メカニカルシャッタを用いることなく滑らかな動画撮像と高品質の静止画撮像とを容易に切り替えることが可能な撮像装置及び固体撮像素子の駆動方法を提供することを目的とする。

本発明の撮像装置は、行方向とこれに直交する列方向に配列された複数の画素部を有する撮像装置であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に接続されるゲート電極及び前記ゲート電極と半導体基板との間に設けられた第二の電荷蓄積部を含む第一のトランジスタとを含み、前記第一のトランジスタの負荷トランジスタとして機能するオンオフ制御可能な第二のトランジスタと、前記第二のトランジスタをオフにした状態で、前記ゲート電極に供給される電圧に応じた電荷を前記第二の電荷蓄積部に注入し、該注入した電荷による前記第一のトランジスタの閾値電圧の変化を撮像信号として読み出す第一の信号読み出し手段と、前記第二のトランジスタをオンにした状態で、前記ゲート電極に供給される電圧に応じて前記第一のトランジスタから出力される電圧を撮像信号として読み出す第二の信号読み出し手段とを備える。

本発明の固体撮像素子の駆動方法は、行方向とこれに直交する列方向に配列された複数の画素部を有する固体撮像素子の駆動方法であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に接続されるゲート電極及び前記ゲート電極と半導体基板との間に設けられた第二の電荷蓄積部を含む第一のトランジスタとを含み、前記固体撮像素子は、前記第一のトランジスタの負荷トランジスタとして機能するオンオフ制御可能な第二のトランジスタを含み、前記第二のトランジスタをオフにした状態で、前記ゲート電極に供給される電圧に応じた電荷を前記第二の電荷蓄積部に注入し、該注入した電荷による前記第一のトランジスタの閾値電圧の変化を撮像信号として読み出す第一の信号読み出しステップと、前記第二のトランジスタをオンにした状態で、前記ゲート電極に供給される電圧に応じて前記第一のトランジスタから出力される電圧を撮像信号として読み出す第二の信号読み出しステップとを備える。

本発明によれば、メカニカルシャッタを用いることなく滑らかな動画撮像と高品質の静止画撮像とを容易に切り替えることが可能な撮像装置及び固体撮像素子の駆動方法を提供することができる。

本発明の一実施形態を説明するための撮像装置に搭載される固体撮像素子の概略構成を示す平面模式図 図１に示す固体撮像素子の画素部の等価回路図 図２に示す画素部の部分断面模式図 図２のトランジスタＭＴを不揮発性メモリトランジスタとして機能させたときの画素部の回路構成を示した図 図２のトランジスタＭＴを駆動トランジスタとして機能させたときの画素部の回路構成を示した図 図１に示す固体撮像素子を搭載する撮像装置の静止画撮像モード時の動作の概略を示した図 図１に示す固体撮像素子を搭載した撮像装置の動画撮像時の動作を示したタイミングチャート 図１に示す固体撮像素子を搭載した撮像装置の静止画撮像時の動作を示したタイミングチャート

以下、本発明の一実施形態を説明するための撮像装置（デジタルカメラやビデオカメラ、内視鏡装置やカメラ付き携帯電話機に搭載される撮像ユニット等）について説明する。

図１は、本発明の一実施形態を説明するための撮像装置に搭載される固体撮像素子の概略構成を示す平面模式図である。

図１に示す固体撮像素子は、同一平面上の行方向とこれに直交する列方向にアレイ状（ここでは正方格子状）に配列された複数の画素部１００を備える。複数の画素部１００が形成された領域の左にはライン制御回路７０が形成され、右にはリセットドレイン電圧供給回路８０が形成されている。複数の画素部１００が形成された領域の上には、列方向に並ぶ複数の画素部１００からなる画素列毎に設けられた読み出し回路２０及び選択トランジスタ３０と、水平シフトレジスタ５０と、出力アンプ６０とが形成されている。複数の画素部１００が形成された領域の下には、画素列毎に設けられたトランジスタＬＴ及び読み出し回路１０と、電圧制御部１２と、水平走査読み出し回路５１と、固体撮像素子全体を統括制御する制御部９０とが形成されている。なお、制御部９０は固体撮像素子が搭載される撮像装置内に設けてあっても良い。

ライン制御部７０からは、行方向に並ぶ複数の画素部１００からなる画素行毎に対応させてその上側部にリセット線ＲＳＴ及び転送制御線ＴＸが行方向に延びている。リセット線ＲＳＴ及び転送制御線ＴＸは、それに対応する画素行の各画素部１００に接続されている。

リセットドレイン電圧供給回路８０からは、画素行毎に対応させてその下側部にリセットドレイン線ＲＳＤが行方向に延びている。リセットドレイン線ＲＳＤは、それに対応する画素行の各画素部１００に接続されている。

各画素列の右側部には、各画素列に対応させて信号出力線ＢＬが列方向に延在している。信号出力線ＢＬは、対応する画素列の各画素部１００に接続されると共に、該画素列に対応して設けられた読み出し回路２０と、トランジスタＬＴと、読み出し回路１０とにも接続されている。

各画素列の左側部には、各画素列に対応させてソース線ＳＬが列方向に延在している。ソース線ＳＬは、対応する画素列の各画素部１００に接続されると共に、電圧制御部１２にも接続されている。

図２は、図１に示す画素部１００の等価回路図である。図２に示すように、画素部１００は、入射光を受光してこれに応じた電荷を発生する光電変換部３と、光電変換部３で発生した電荷を蓄積するフローティングディフュージョンＦＤと、光電変換部３で発生した電荷をフローティングディフュージョンＦＤに転送するための転送トランジスタ１１と、フローティングディフュージョンＦＤの電位を所定電位にリセットするためのリセットトランジスタＲＴと、電荷蓄積部としてのフローティングゲートＦＧを有し、ゲート電極ＣＧがフローティングディフュージョンＦＤに接続されたトランジスタＭＴとを備える。

図３は、図２に示す画素部の一部の断面模式図である。図３（ａ）は、図２に示す光電変換部３、転送トランジスタ１１、及びフローティングディフュージョンＦＤの断面模式図であり、図３（ｂ）は、図２に示すトランジスタＭＴの断面模式図である。

図３（ａ）に示すように、ｐ型シリコン基板１上にはｎウェル層２が形成されており、このｎウェル層２内に、ｐ型不純物層３が形成されている。このｐ型不純物層３とｎウェル層２とのｐｎ接合により、光電変換部３（フォトダイオード）が構成されている。このフォトダイオードは、ｐ型不純物層３表面に完全空乏化や暗電流抑制のためにｎ型不純物層４が形成された所謂埋め込み型フォトダイオードとなっている。

ｐ型不純物層３の隣には少し離間してｐ型不純物からなるフローティングディフュージョンＦＤが形成されている。ｐ型不純物層３とフローティングディフュージョンＦＤとの間のｎウェル層２上には、酸化膜５を介して転送電極ＴＧが形成されている。ｐ型不純物層３と、フローティングディフュージョンＦＤと、転送電極ＴＧとにより、転送トランジスタ１１が構成されている。

転送トランジスタ１１の転送電極ＴＧには転送制御線ＴＸが接続されている。ライン制御回路７０は、転送制御線ＴＸに印加する電圧を画素行毎に独立に制御することができるようになっており、これにより、転送トランジスタ１１を画素行毎に独立してオンオフ制御することが可能となっている。

図３（ｂ）に示すように、画素部１００のｎウェル層２内には、ｐ型不純物からなるトランジスタＭＴのソース領域Ｓ及びドレイン領域Ｄが形成されている。ソース領域Ｓとドレイン領域Ｄの間のｎウェル層２上には酸化膜５を介してフローティングゲートＦＧが形成されている。フローティングゲートＦＧの上には絶縁膜６が形成され、この上にゲート電極ＣＧが形成されている。フローティングゲートＦＧ下の酸化膜５は、ｎウェル層２から電荷を注入できる程度の厚み（約１〜５ｎｍ程度）となっている。また、絶縁膜６は、フローティングゲートＦＧとゲート電極ＣＧとの絶縁性を保てる程度の厚み（約２〜１０ｎｍ程度）となっている。

ソース領域Ｓにはソース線ＳＬを介して電圧制御部１２が接続されている。ドレイン領域Ｄには信号出力線ＢＬが接続されている。上述したように、信号出力線ＢＬには、その一端にトランジスタＬＴのドレイン領域が接続されている。トランジスタＬＴは、トランジスタＭＴの負荷トランジスタとして機能するものであり、トランジスタＭＴと同様に、ｎウェル層２内に形成されたｐチャネルＭＯＳトランジスタである。

トランジスタＬＴのソース領域には電源電圧Ｖｃｃが接続され、ゲート電極には電圧制御部１２が接続されている。電圧制御部１２は、トランジスタＬＴのゲート電極に印加する電圧を制御することで、トランジスタＬＴをオンオフ制御する。また、電圧制御部１２は、ソース線ＳＬに供給する電圧を制御する機能も有している。

リセットトランジスタＲＴは、ｐ型不純物層３をソース領域とするｐチャネルＭＯＳトランジスタである。リセットトランジスタＲＴのゲート電極にはリセット線ＲＳＴが接続されており、ライン制御回路７０からリセット線ＲＳＴに印加する電圧を画素行毎に独立に制御することができるようになっている。これにより、リセットトランジスタＲＴを画素行毎に独立してオンオフ制御することが可能となっている。リセットトランジスタＲＴのドレイン領域には、リセットドレイン線ＲＳＤを介してリセットドレイン電圧供給回路８０が接続されている。

リセットドレイン電圧供給回路８０は、リセットドレイン線ＲＳＤからリセットトランジスタＲＴのドレイン領域に、フローティングディフュージョンＦＤをリセットするためのリセット電圧を供給する機能の他に、トランジスタＭＴのゲート電極ＣＧに印加すべきゲート電圧も供給する機能を有している。この固体撮像素子では、フローティングディフュージョンＦＤとゲート電極ＣＧが接続されているため、フローティングディフュージョンＦＤの電位を制御することで、ゲート電極ＣＧに印加するゲート電圧も制御することが可能である。このことを利用し、この固体撮像素子では、リセットドレイン電圧供給回路８０が、リセットトランジスタＲＴのドレイン領域からフローティングディフュージョンＦＤを介して、トランジスタＭＴのゲート電極に所定のゲート電圧を印加するようにしている。

トランジスタＭＴは、トランジスタＬＴがオフ状態（電圧制御部１２からハイレベルのパルスが印加された状態）のときに、不揮発性メモリトランジスタとして機能する。図４は、トランジスタＭＴを不揮発性メモリトランジスタとして機能させたときの画素部１００の回路構成を示した図である。

トランジスタＭＴが不揮発性メモリトランジスタとして機能する場合、フローティングディフュージョンＦＤに転送された電荷に応じてフローティングディフュージョンＦＤの電位が変化すると、この電位変化分がトランジスタＭＴのゲート電極ＣＧに電圧として印加され、印加された電圧に応じて、バンド間ホットエレクトロン注入（特開平９−８１５３参照）により、ｎウェル層２からフローティングゲートＦＧに電荷が注入される。即ち、光電変換部３で露光期間中に発生した電荷に相当する電荷がフローティングゲートＦＧには注入される。フローティングゲートＦＧに電荷が注入されると、その電荷量に応じてトランジスタＭＴの閾値電圧が変化する。読み出し回路２０は、この閾値電圧の変化を検出する回路である。

読み出し回路２０は、図１（ｂ）に示すように、読み出し制御部２０ａと、センスアンプ２０ｂと、電圧制御回路２０ｃと、ランプアップ回路２０ｄと、トランジスタ２０ｅ，２０ｆとを備えた構成となっている。

読み出し制御部２０ａは、画素部１００から撮像信号を読み出す際、トランジスタ２０ｆをオンして電圧制御回路２０ｃから画素部１００のトランジスタＭＴのドレイン領域Ｄに信号出力線ＢＬを介してドレイン電圧を供給する（プリチャージ）。次に、トランジスタ２０ｅをオンして画素部１００のトランジスタＭＴのドレイン領域Ｄとセンスアンプ２０ｂを導通させる。

センスアンプ２０ｂは、画素部１００のドレイン領域Ｄの電圧を監視し、この電圧が変化したことを検出し、ランプアップ回路２０ｄにその旨を通知する。例えば、電圧制御回路２０ｃによってプリチャージされたドレイン電圧が上昇したことを検出しセンスアンプ出力を反転させる。

ランプアップ回路２０ｄは、Ｎ−ｂｉｔカウンタ（例えばＮ＝８〜１２）を内蔵しており、リセットドレイン電圧供給回路８０を介して画素部１００のゲート電極ＣＧに漸増または漸減するランプ波形電圧を供給すると共に、ランプ波形電圧の値に対応するカウント値（Ｎ個の１、０の組み合わせ）を出力する。

ゲート電極ＣＧの電圧がトランジスタＭＴの閾値電圧を越えるとトランジスタＭＴが導通し、このとき、プリチャージされていた信号出力線ＢＬの電位が上昇する。これがセンスアンプ２０ｂによって検出されて反転信号が出力される。ランプアップ回路２０ｄは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として閾値電圧の変化を撮像信号として読み出すことができる。

水平シフトレジスタ５０により１つの水平選択トランジスタ３０が選択されると、その水平選択トランジスタ３０に接続されたランプアップ回路２０ｄで保持されているカウンタ値が信号線４０に出力され、これが撮像信号として出力アンプ６０から出力される。

なお、読み出し回路２０によるトランジスタＭＴの閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、ゲート電極ＣＧとドレイン領域Ｄに一定の電圧を印加した場合のトランジスタＭＴのドレイン電流を撮像信号として読み出しても良い。

トランジスタＬＴは、オン状態（電圧制御部１２からローレベルのパルスが印加された状態）のときに、トランジスタＭＴと共にソースフォロア回路を構成する。このソースフォロア回路では、トランジスタＭＴが駆動トランジスタとして機能し、トランジスタＬＴが定電流源の負荷トランジスタとして機能する。図５は、トランジスタＭＴをソースフォロア回路の駆動トランジスタとして機能させたときの画素部１００の回路構成を示した図である。

トランジスタＭＴが駆動トランジスタとして機能する場合、フローティングディフュージョンＦＤに転送された電荷に応じてフローティングディフュージョンＦＤの電位が変化すると、この電位変化分がトランジスタＭＴのゲート電極ＣＧに電圧として印加され、印加された電圧が増幅されて読み出し回路１０に入力される。読み出し回路１０と水平走査読み出し回路５１は、このソースフォロア回路からの入力信号を撮像信号として外部に読み出すための回路である。読み出し回路１０には、ソースフォロア回路の出力信号に対して相関二重サンプリング処理を行うＣＤＳ回路や、ＣＤＳ回路の出力信号をデジタル変換するＡＤ変換回路が含まれる。読み出し回路１０には、水平走査読み出し回路５１が接続され、水平走査読み出し回路５１は、読み出し回路１０を順次選択して、選択した読み出し回路１０からＡＤ変換後の撮像信号を出力させる。

このように、図１に示す固体撮像素子は、トランジスタＬＴのオンオフを切り替えることにより、２通りの方法で撮像信号を外部に読み出すことが可能となっている。トランジスタＬＴをオフしたときには、トランジスタＭＴを不揮発性メモリトランジスタとして機能させることができる。不揮発性メモリトランジスタは、露光で発生した電荷をフローティングゲートＦＧに蓄積しておくことができる構成であるため、全ての画素部１００で露光期間を同一としたグローバルシャッタを実現することができる。一方、トランジスタＬＴをオンしたときには、ソースフォロア回路が構成されるため、一般的なＣＭＯＳイメージセンサと同様に、画素部行毎に露光期間をずらしたローリングシャッタを実現することができる。図１に示す固体撮像素子では、制御部９０が、静止画撮像時には、高画質化を実現するために固体撮像素子をグローバルシャッタモードで駆動し、動画撮像時には、滑らかな動画を実現するために固体撮像素子をローリングシャッタモードで駆動するものとしている。以下、この固体撮像素子を搭載する撮像装置における撮影モード時の動作について説明する。

図６は、図１に示す固体撮像素子を搭載する撮像装置の静止画撮像モード時の動作の概略を示した図である。
図６に示すように、制御部９０は、利用者の操作によって撮像装置が静止画撮像モードに設定されると、まず、動画撮像を開始する。尚、この動画撮像によって撮像装置内部で生成される画像データはモニタ表示用や撮像条件設定用に用いられ、外部出力可能な記録媒体には記録されない。動画撮像中にシャッターボタンが全押しされてシャッタートリガが立ち上がる（静止画撮像の指示がなされる）と、制御部９０は静止画撮像を実施する。そして、静止画撮像が終了して該静止画撮像による撮像信号の読み出しが終了すると、制御部９０は動画撮像を再開する。

図７は、図１に示す固体撮像素子を搭載した撮像装置の動画撮像時の動作を示したタイミングチャートである。以下の動作は制御部９０の制御のもと実行される。
静止画撮像モードに設定されて動画撮像を開始すると、電圧制御部１２がソース線ＳＬに電源電圧Ｖｃｃの供給を開始すると共に、トランジスタＬＴのゲート電極にローレベルのパルスを供給してトランジスタＬＴをオンする。次に、１行目の各画素部１００の露光終了前になると、リセットドレイン電圧供給回路８０が所定のリセット電圧（例えば０Ｖ）を１行目の各画素部１００に接続されたリセットドレイン線ＲＳＤに供給を開始する。それと同時に、ライン制御回路７０が、１ライン目の各画素部１００に接続されたリセット線ＲＳＴに供給するリセットパルスを所定期間だけローレベルにする。これにより、露光終了前にフローティングディフュージョンＦＤに蓄積されていた電荷はリセットトランジスタＲＴのドレインへと排出され、フローティングディフュージョンＦＤの電位が０Ｖにリセットされる。

リセットパルスがハイレベルに戻ってリセット動作が完了すると、１行目の各画素部１００のフローティングディフュージョンＦＤにはリセットノイズが蓄積された状態となる。このリセットノイズは、トランジスタＭＴ及びトランジスタＬＴで構成されるソースフォロア回路により電圧信号に変換されて出力され、読み出し回路１０に入力される。図中のＳｉｇｎａｌ Ｏｕｔｐｕｔが読み出し回路１０に入力される撮像信号を示しており、リセット動作完了後、撮像信号のレベルはフローティングディフュージョンＦＤの電位に応じて“ＶＲＳＴ”のレベルにまで下降して安定する。制御部９０は、リセット動作の完了後、撮像信号のレベルが安定した時点で読み出し回路１０にサンプルホールド信号（Ｓ＆Ｈ１）を供給し、“ＶＲＳＴ”のレベルの撮像信号をサンプリングして保持させる。

１行目の各画素部１００の露光期間の終了タイミングになると、ライン制御回路７０が１行目の画素部１００に接続された転送制御線ＴＸに供給する転送パルスをローレベルにして転送トランジスタ１１をオンする。これにより、１行目の各画素部１００の露光期間が終了し、露光期間中に光電変換部３で発生した電荷がフローティングディフュージョンＦＤへと完全転送される。ライン制御回路７０が転送パルスをハイレベルに戻して電荷の転送を完了させると、次のフレームの露光期間が開始される。また、読み出し回路１０に入力される撮像信号のレベルは“ＶＲＳＴ”からフローティングディフュージョンＦＤの電位に応じて“Ｖｓｉｇ”のレベルまで上昇して安定する。制御部９０は、撮像信号のレベルが安定した時点で読み出し回路１０にサンプルホールド信号（Ｓ＆Ｈ２）を供給し、“Ｖｓｉｇ”のレベルの撮像信号をサンプリングして保持させる。

読み出し回路１０では、保持した“Ｖｓｉｇ”から“ＶＲＳＴ”が減算されてリセットノイズが除去され、リセットノイズ除去後の撮像信号がデジタル信号に変換され、図示しないシフトレジスタの制御により出力バッファから後段の信号処理回路へと順次出力される。

制御部９０は、２行目以降についても上述したシーケンス（但し、露光開始タイミングをライン毎にずらす）を繰り返し行う。このように、この撮像装置の動画撮像時の動作は、一般的なＣＭＯＳセンサをローリングシャッタ方式で駆動したときと同様である。

動画撮像中にシャッタートリガが立ち上がると、制御部９０は静止画撮像を実施し、静止画撮像による撮像信号の読み出しが終了すると、動画撮像を再開する。

図８は、図１に示す固体撮像素子を搭載した撮像装置の静止画撮像時の動作を示したタイミングチャートである。
静止画撮像モード時に行われる動画撮像中に、静止画撮像のための撮像条件の設定指示（シャッターボタンの半押し）がなされると、撮像装置のシステム制御部は固体撮像素子から出力されてくる撮像信号に基づいてＡＥ，ＡＦを行い撮像条件の設定を行う。

次に、シャッターボタンが全押しされてシャッタートリガが立ち下がると、制御部９０は、上記設定された撮像条件にしたがって静止画撮像を開始する。

シャッタートリガが立ち下がって露光期間の開始タイミングになると、電圧制御部１２がソース線をオープンにし、トランジスタＬＴのゲート電極に供給するパルスをハイレベルにしてトランジスタＬＴをオフにする。また、リセットドレイン電圧供給回路８０が、全てのリセットドレイン線ＲＳＤに所定のリセット電圧（例えば０Ｖ）を供給する。それと同時に、ライン制御回路７０が、全てのリセット線ＲＳＴに供給するリセットパルスと転送制御線ＴＸに供給する転送パルスを所定期間だけローレベルにする。

これにより、露光開始前に全ての画素部１００の光電変換部３に蓄積されていた電荷はフローティングディフュージョンＦＤに転送され、ここからリセットトランジスタＲＴのドレインへと排出される。また、フローティングディフュージョンＦＤの電位が０Ｖにリセットされる。リセットパルス及び転送パルスがハイレベルに戻ってリセット動作が完了すると、全ての画素部１００の露光期間が開始され、全ての画素部１００の光電変換部３に電荷が蓄積される。

露光期間の終了後、ライン制御回路７０が全ての転送制御線ＴＸに供給する転送パルスをローレベルにして転送トランジスタ１１をオンする。これにより、全ての画素部１００の露光期間が終了し、露光期間中に光電変換部３で発生した電荷がフローティングディフュージョンＦＤへと完全転送され、転送された電荷量に応じてゲート電極ＣＧの電位が上昇する。

ライン制御回路７０が転送パルスをハイレベルに戻して電荷の転送を完了させると、フローティングディフュージョンＦＤへ転送された電荷量に相当する電荷をフローティングゲートＦＧに注入するために必要な書き込み電圧（例えば−５Ｖ）を、電圧制御回路２０ｃが信号出力線ＢＬに供給する。

これにより、ゲート電極ＣＧの電位上昇分に応じた電子がｎウェル層２からフローティングゲートＦＧへと注入される。信号出力線ＢＬへの書き込み電圧の供給が終了すると、ライン制御回路７０が、１行目の各画素部１００に接続されたリセット線ＲＳＴに供給するリセットパルスをローレベルにしてリセットトランジスタＲＴをオンし、その後、電圧制御部２０ｃが、全ての信号出力線ＢＬに例えば−１Ｖのドレイン電圧を印加して、ドレイン領域Ｄをプリチャージする。

次に、電圧制御部１２が、ソース線ＳＬに供給する電圧を０Ｖに戻し、リセットドレイン電圧供給回路８０が、１行目の各画素部１００に接続されたリセットドレイン線ＲＳＤに、例えば−３Ｖから０Ｖにランプアップ（又は単調増加）する読み出し電圧を供給する。リセットトランジスタＲＴはオンとなっているため、読み出し電圧はリセットトランジスタＲＴのドレイン領域からフローティングディフュージョンＦＤを介してゲート電極ＣＧに印加される。

読み出し電圧の供給開始後、１ライン目の各画素部１００のトランジスタＭＴのチャネル領域が導通すると、図８に示したようにドレイン領域Ｄ（信号出力線ＢＬ）の電位が上昇する。

読み出し回路２０では、この電位が上昇したときの読み出し電圧の値に対応するカウンタ値が保持される。そして、シフトレジスタ５０の制御により、保持されたカウンタ値が、１行目の各画素部１００から得られた撮像信号として順次出力される。２行目以降についても、ドレインプリチャージ、読み出し電圧の供給を順次行って、各ラインから撮像信号を順次出力させる。

全ての画素部１００からの撮像信号が出力アンプ６０から出力されて静止画撮像が終了すると、制御部９０が例えば７Ｖの電圧をｎウェル層２に印加し、電圧制御部１２がｎウェル層２に印加する電圧と同じ７Ｖの電圧をソース線ＳＬに供給し、リセットドレイン電圧供給回路８０が全てのリセットドレイン線ＲＳＤにｎウェル層２に印加される電圧とは逆極性の−７Ｖの電圧を印加する。リセットトランジスタＲＴはオンとなっているため、リセットドレイン線ＲＳＤに−７Ｖの電圧が印加されると、この電圧はフローティングディフュージョンＦＤを介してゲート電極ＣＧにも印加される。これにより、半導体基板と全てのゲート電極ＣＧとにそれぞれ逆極性の電圧が印加されることになり、フローティングゲートＦＧに注入された電荷は半導体基板へと引き抜かれて消去される。

電荷の消去完了後のトランジスタＭＴの閾値電圧を読み出し回路２０で読み出し、電荷消去前に該トランジスタＭＴから読み出された撮像信号との差分を取ることによって、トランジスタＭＴの閾値電圧バラツキを補正しても良い。

この電荷の一括消去が完了すると、制御部９０により静止画撮像終了フラグが出力され、このフラグを受けた撮像装置は動画撮像のために必要な撮影条件の設定等を行い、設定された撮影条件で制御部９０が動画撮像を再開する。

以上のように、図１の固体撮像素子によれば、静止画撮像時には、全ての画素部１００で露光期間を同一とし、露光期間中に各光電変換部３で発生した電荷をフローティングゲートＦＧに一旦蓄積した後、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号を順次読み出すグローバルシャッタ駆動が可能となる。また、動画撮像時には、ライン毎に露光期間をずらし、露光期間が終わったラインから順に光電変換部３で発生した電荷に応じた撮像信号を読み出すローリングシャッタ駆動が可能となる。このため、メカニカルシャッタを用いることなく、グローバルシャッタ駆動による像ずれのない高品質の静止画撮像と、ローリングシャッタ駆動による滑らかな動画撮像とを両立させることができる。

この固体撮像素子によれば、単一のトランジスタＭＴを駆動トランジスタと不揮発性メモリトランジスタとの２つのトランジスタとして機能させることで、グローバルシャッタとローリングシャッタを両立させているため、画素部１００内に設けるトランジスタ数を最少で３つにすることができ、画素部１００の微細化が容易となる。

また、上記撮像装置は、静止画撮像モード時に行われる動画撮像時にはローリングシャッタ駆動による滑らかな動画撮像を行い、静止画撮像時にはグローバルシャッタ駆動による像ずれのない高品質な静止画撮像を行う。このため、違和感のない滑らかな動画像をモニタで確認しながら画角を決定して高品質の静止画撮像を実施することが可能となり、使い勝手を向上させることができる。

また、上記撮像装置によれば、静止画撮像モード時に行われる動画撮像、所謂スルー画表示のための撮像時にはフローティングゲートＦＧに電荷が注入されない。つまり、静止画撮像のときだけフローティングゲートＦＧへの電荷の注入が行われるため、フローティングゲートＦＧの耐久性を向上させることができ、素子の信頼性を向上させることができる。

また、この固体撮像素子によれば、静止画撮像を終了してから動画撮像を再開する前に、フローティングゲートＦＧに注入された電荷を消去しているため、動画撮像時にはソースフォロア回路による撮像信号の読み出しを常に同一条件で実施することができる。

また、この固体撮像素子によれば、トランジスタＭＴとしてフローティングゲートＦＧを有するＭＯＳ構造を採用しているため、フローティングゲートＦＧに蓄積された電荷が周囲のノイズ電荷（光電変換部３で発生する暗電流や周辺画素部から流れ込む電荷等）の影響を受けにくいという利点がある。このため、静止画撮像時には、暗電流や周辺画素部から流入する不要電荷の混入等に起因するノイズの発生を抑制した高品質の画像データを生成することが可能となる。

なお、以上の説明では、静止画撮像モード時に行う動画撮像時にローリングシャッタ駆動を行うものとしたが、このローリングシャッタ駆動は、動画撮像モード時に行う動画撮像（固体撮像素子から微少時間間隔で連続的に出力されてくる撮像信号から生成した画像データを外部出力可能な記録媒体に動画として記録する撮像）時において実施しても良い。

なお、以上の説明では、トランジスタＭＴとしてフローティングゲートＦＧを有するＭＯＳトランジスタを例にしたが、トランジスタＭＴにはＭＯＳ構造以外の構造も採用することができる。例えば、フローティングゲートＦＧを窒化膜にし、コントロールゲートＣＧを該窒化膜上に直接形成したＭＮＯＳ型のトランジスタ構造や、フローティングゲートＦＧを窒化膜にしたＭＯＮＯＳ型のトランジスタ構造であっても良い。いずれの場合も、窒化膜が電荷を蓄積する電荷蓄積部として機能する。

また、以上の説明では、取り扱い電荷（信号として取り出す電荷）が正孔の場合を想定しているが、取り扱い電荷が電子の場合でも考え方は一緒である。取り扱い電荷が電子の場合には、図面においてＮ型領域とＰ型領域を入れ替え、各部に印加する電圧の極性を逆にすれば良い。なお、フローティングゲートＦＧへの電荷の注入方法は、公知の方法の中から取り扱い電荷に応じて最適なものを採用すれば良い。

以上のように、本明細書には以下の事項が開示されている。

開示された撮像装置は、行方向とこれに直交する列方向に配列された複数の画素部を有する撮像装置であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に接続されるゲート電極及び前記ゲート電極と半導体基板との間に設けられた第二の電荷蓄積部を含む第一のトランジスタとを含み、前記第一のトランジスタの負荷トランジスタとして機能するオンオフ制御可能な第二のトランジスタと、前記第二のトランジスタをオフにした状態で、前記ゲート電極に供給される電圧に応じた電荷を前記第二の電荷蓄積部に注入し、該注入した電荷による前記第一のトランジスタの閾値電圧の変化を撮像信号として読み出す第一の信号読み出し手段と、前記第二のトランジスタをオンにした状態で、前記ゲート電極に供給される電圧に応じて前記第一のトランジスタから出力される電圧を撮像信号として読み出す第二の信号読み出し手段とを備える。

第一の信号読み出し手段によれば、全ての画素部の光電変換部で発生した電荷に対応する電荷を第二の電荷蓄積部に同時に蓄積してから、該電荷に応じた撮像信号を読み出すことができる。このため、第一の信号読み出し手段により、全ての画素部で露光時間を同一にしたグローバルシャッタを実現することができ、高画質の静止画撮像が可能となる。また、第二の信号読み出し手段によれば、第二の電荷蓄積部に電荷を注入することなく撮像信号を読み出すことができるため、繰り返し撮像を行った場合でも、第一のトランジスタの耐久性を向上させることができる。また、第二の信号読み出し手段により、露光時間を例えばライン毎にずらしたローリングシャッタを実現することができるため、なめらかな動画撮像が可能となる。

開示された撮像装置は、前記画素部が、前記第一の電荷蓄積部の電位を所定電位にリセットするためのリセットトランジスタを含み、前記行方向に並ぶ複数の前記画素部からなる画素行毎に独立して前記リセットトランジスタのドレインに電圧を供給可能なリセットドレイン電圧供給回路を備え、前記リセットドレイン電圧供給回路は、前記第一の電荷蓄積部をリセットするためのリセット電圧と、前記ゲート電極に印加すべき所定の電圧とを前記ドレインに供給する。

開示された撮像装置は、前記第一の信号読み出し手段は、前記リセットトランジスタをオンした状態で、前記第一のトランジスタの閾値電圧の変化を読み出すために前記ゲート電極に印加すべき読み出し電圧を前記リセットドレイン電圧供給回路によって前記ドレインに供給し、該ドレインから前記第一の電荷蓄積部を介して前記ゲート電極に該読み出し電圧を印加する。

この構成により、第一の信号読み出し手段による撮像信号の読み出しを、読み出し電圧をゲート電極に供給するための配線を別途設けることなく実現することができる。

開示された撮像装置は、前記第二の電荷蓄積部に注入された電荷を前記半導体基板に引き抜いて消去する電荷消去手段を備え、前記電荷消去手段は、前記リセットトランジスタをオンした状態で、前記第二の電荷蓄積部に注入された電荷を消去するために前記ゲート電極に印加すべき消去電圧を、前記リセットドレイン電圧供給回路によって前記ドレインに供給し、該ドレインから前記第一の電荷蓄積部を介して前記ゲート電極に該消去電圧を印加する。

この構成により、電荷の消去を、消去電圧をゲート電極に供給するための配線を別途設けることなく実現することができる。

開示された撮像装置は、前記画素部が、前記光電変換部で発生した電荷を前記第一の電荷蓄積部に転送する転送トランジスタを備え、前記第一の信号読み出し手段が、全ての前記画素部で前記転送トランジスタを同時にオンして前記第一の電荷蓄積部に前記電荷を同時に蓄積し、その後、前記行方向に並ぶ複数の前記画素部からなる画素行毎に前記撮像信号を順次読み出し、前記第二の信号読み出し手段が、前記転送トランジスタをオンして前記第一の電荷蓄積部に前記電荷を蓄積し、その後、前記前記撮像信号を読み出す処理を前記画素行毎にタイミングをずらしながら行う。

開示された撮像装置は、動画撮像時には、前記動画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第二の信号読み出し手段により読み出し、静止画撮像時には、前記静止画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第一の信号読み出し手段により読み出す。

この構成により、例えば動画像を表示するための撮像については滑らかに行うことができる一方、記録用の静止画撮像については、像ずれの抑制された高品質の撮像を行うことができる。このため、利用者は、違和感のない滑らかな動画像を確認しながら画角を決定して高品質の静止画撮像を実施することが可能となり、撮像装置の使い勝手を向上させることができる。

開示された撮像装置は、静止画撮像を行うための静止画撮像モードに設定されると動画撮像を実施し、前記動画撮像中に静止画撮像の指示がなされると静止画撮像を実施し、前記静止画撮像による撮像信号の読み出し終了後に、前記第二の電荷蓄積部に蓄積されている電荷を消去してから前記動画撮像を再開する。

この構成により、第二の電荷蓄積部に蓄積されている電荷が消去されてから動画撮像が再開されるため、第一のトランジスタの特性を一致させた状態で第二の信号読み出し手段により撮像信号を読み出すことができる。

開示された撮像装置は、前記光電変換部と前記トランジスタのソース領域及びドレイン領域が同一導電型の半導体内に形成されている。

開示された撮像装置は、前記半導体がＮ型である。

開示された撮像装置は、前記第一のトランジスタが、フローティングゲートを前記第二の電荷蓄積部とするＭＯＳ構造である。

この構成により、フローティングゲートに蓄積された電荷が、ノイズ電荷（該電荷に応じた信号の読み出しが終わるまでの間に光電変換部で発生した暗電流や周辺の画素部から流入する電荷）の影響を受けにくくなる。このため、第一の信号読み出し手段を介して撮像信号を読み出して画像データを生成する場合には、暗電流や周辺画素部から流入する不要電荷の混入等に起因するノイズの発生を抑制した高品質の画像データを生成することができる。

開示された撮像装置は、前記第一のトランジスタが、窒化膜を前記第二の電荷蓄積部とするＭＯＮＯＳ又はＭＮＯＳ構造である。

開示された固体撮像素子の駆動方法は、行方向とこれに直交する列方向に配列された複数の画素部を有する固体撮像素子の駆動方法であって、前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に接続されるゲート電極及び前記ゲート電極と半導体基板との間に設けられた第二の電荷蓄積部を含む第一のトランジスタとを含み、前記固体撮像素子は、前記第一のトランジスタの負荷トランジスタとして機能するオンオフ制御可能な第二のトランジスタを含み、前記第二のトランジスタをオフにした状態で、前記ゲート電極に供給される電圧に応じた電荷を前記第二の電荷蓄積部に注入し、該注入した電荷による前記第一のトランジスタの閾値電圧の変化を撮像信号として読み出す第一の信号読み出しステップと、前記第二のトランジスタをオンにした状態で、前記ゲート電極に供給される電圧に応じて前記第一のトランジスタから出力される電圧を撮像信号として読み出す第二の信号読み出しステップとを備える。

開示された固体撮像素子の駆動方法は、前記画素部が、前記第一の電荷蓄積部の電位を所定電位にリセットするためのリセットトランジスタを含み、前記第一の信号読み出しステップでは、前記リセットトランジスタをオンした状態で、前記第一のトランジスタの閾値電圧の変化を読み出すために前記ゲート電極に印加すべき読み出し電圧を前記リセットトランジスタのドレインから前記第一の電荷蓄積部を介して前記ゲート電極に印加する。

開示された固体撮像素子の駆動方法は、前記第二の電荷蓄積部に注入された電荷を消去するために前記ゲート電極に印加すべき消去電圧を前記ドレインから前記第一の電荷蓄積部を介して前記ゲート電極に印加して、前記第二の電荷蓄積部に注入された電荷を前記半導体基板に引き抜いて消去する電荷消去ステップを備える。

開示された固体撮像素子の駆動方法は、前記画素部が、前記光電変換部で発生した電荷を前記第一の電荷蓄積部に転送する転送トランジスタを備え、前記第一の信号読み出しステップでは、全ての前記画素部で前記転送トランジスタを同時にオンして前記第一の電荷蓄積部に前記電荷を同時に蓄積し、その後、前記行方向に並ぶ複数の前記画素部からなる画素行毎に前記撮像信号を順次読み出し、前記第二の信号読み出しステップでは、前記転送トランジスタをオンして前記第一の電荷蓄積部に前記電荷を蓄積し、その後、前記前記撮像信号を読み出す処理を前記画素行毎にタイミングをずらしながら行う。

開示された固体撮像素子の駆動方法は、動画撮像時には、前記動画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第二の信号読み出しステップにより読み出し、静止画撮像時には、前記静止画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第一の信号読み出しステップにより読み出す。

開示された固体撮像素子の駆動方法は、静止画撮像を行うための静止画撮像モードに設定されると動画撮像を開始し、前記動画撮像中に静止画撮像の指示がなされると静止画撮像を実施し、前記静止画撮像による撮像信号の読み出し終了後に、前記第二の電荷蓄積部に蓄積されている電荷を消去してから前記動画撮像を再開する。

２ ｎウェル層
３ 光電変換部
９０ 制御部
１００ 画素部
ＦＤ フローティングディフュージョン
ＭＴ，ＬＴ トランジスタ
ＣＧ ゲート電極

Claims (17)

1. 行方向とこれに直交する列方向に配列された複数の画素部を有する撮像装置であって、
   前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に接続されるゲート電極及び前記ゲート電極と半導体基板との間に設けられた第二の電荷蓄積部を含む第一のトランジスタとを含み、
   前記第一のトランジスタの負荷トランジスタとして機能するオンオフ制御可能な第二のトランジスタと、
   前記第二のトランジスタをオフにした状態で、前記ゲート電極に供給される電圧に応じた電荷を前記第二の電荷蓄積部に注入し、該注入した電荷による前記第一のトランジスタの閾値電圧の変化を撮像信号として読み出す第一の信号読み出し手段と、
   前記第二のトランジスタをオンにした状態で、前記ゲート電極に供給される電圧に応じて前記第一のトランジスタから出力される電圧を撮像信号として読み出す第二の信号読み出し手段とを備える撮像装置。
2. 請求項１記載の撮像装置であって、
   前記画素部が、前記第一の電荷蓄積部の電位を所定電位にリセットするためのリセットトランジスタを含み、
   前記行方向に並ぶ複数の前記画素部からなる画素行毎に独立して前記リセットトランジスタのドレインに電圧を供給可能なリセットドレイン電圧供給回路を備え、
   前記リセットドレイン電圧供給回路は、前記第一の電荷蓄積部をリセットするためのリセット電圧と、前記ゲート電極に印加すべき所定の電圧とを前記ドレインに供給する撮像装置。
3. 請求項２記載の撮像装置であって、
   前記第一の信号読み出し手段は、前記リセットトランジスタをオンした状態で、前記第一のトランジスタの閾値電圧の変化を読み出すために前記ゲート電極に印加すべき読み出し電圧を前記リセットドレイン電圧供給回路によって前記ドレインに供給し、該ドレインから前記第一の電荷蓄積部を介して前記ゲート電極に該読み出し電圧を印加する撮像装置。
4. 請求項３記載の撮像装置であって、
   前記第二の電荷蓄積部に注入された電荷を前記半導体基板に引き抜いて消去する電荷消去手段を備え、
   前記電荷消去手段は、前記リセットトランジスタをオンした状態で、前記第二の電荷蓄積部に注入された電荷を消去するために前記ゲート電極に印加すべき消去電圧を、前記リセットドレイン電圧供給回路によって前記ドレインに供給し、該ドレインから前記第一の電荷蓄積部を介して前記ゲート電極に該消去電圧を印加する撮像装置。
5. 請求項１〜４のいずれか１項記載の撮像装置であって、
   前記画素部が、前記光電変換部で発生した電荷を前記第一の電荷蓄積部に転送する転送トランジスタを備え、
   前記第一の信号読み出し手段が、全ての前記画素部で前記転送トランジスタを同時にオンして前記第一の電荷蓄積部に前記電荷を同時に蓄積し、その後、前記行方向に並ぶ複数の前記画素部からなる画素行毎に前記撮像信号を順次読み出し、
   前記第二の信号読み出し手段が、前記転送トランジスタをオンして前記第一の電荷蓄積部に前記電荷を蓄積し、その後、前記前記撮像信号を読み出す処理を前記画素行毎にタイミングをずらしながら行う撮像装置。
6. 請求項１〜５のいずれか１項記載の撮像装置であって、
   動画撮像時には、前記動画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第二の信号読み出し手段により読み出し、静止画撮像時には、前記静止画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第一の信号読み出し手段により読み出す撮像装置。
7. 請求項６記載の撮像装置であって、
   静止画撮像を行うための静止画撮像モードに設定されると動画撮像を実施し、前記動画撮像中に静止画撮像の指示がなされると静止画撮像を実施し、前記静止画撮像による撮像信号の読み出し終了後に、前記第二の電荷蓄積部に蓄積されている電荷を消去してから前記動画撮像を再開する撮像装置。
8. 請求項１〜７のいずれか１項記載の撮像装置であって、
   前記光電変換部と前記トランジスタのソース領域及びドレイン領域が同一導電型の半導体内に形成されている撮像装置。
9. 請求項８記載の撮像装置であって、
   前記半導体がＮ型である撮像装置。
10. 請求項１〜９のいずれか１項記載の撮像装置であって、
    前記第一のトランジスタが、フローティングゲートを前記第二の電荷蓄積部とするＭＯＳ構造である撮像装置。
11. 請求項１〜９のいずれか１項記載の撮像装置であって、
    前記第一のトランジスタが、窒化膜を前記第二の電荷蓄積部とするＭＯＮＯＳ又はＭＮＯＳ構造である撮像装置。
12. 行方向とこれに直交する列方向に配列された複数の画素部を有する固体撮像素子の駆動方法であって、
    前記画素部は、光電変換部と、前記光電変換部で発生した電荷を蓄積する第一の電荷蓄積部と、前記第一の電荷蓄積部に接続されるゲート電極及び前記ゲート電極と半導体基板との間に設けられた第二の電荷蓄積部を含む第一のトランジスタとを含み、
    前記固体撮像素子は、前記第一のトランジスタの負荷トランジスタとして機能するオンオフ制御可能な第二のトランジスタを含み、
    前記第二のトランジスタをオフにした状態で、前記ゲート電極に供給される電圧に応じた電荷を前記第二の電荷蓄積部に注入し、該注入した電荷による前記第一のトランジスタの閾値電圧の変化を撮像信号として読み出す第一の信号読み出しステップと、
    前記第二のトランジスタをオンにした状態で、前記ゲート電極に供給される電圧に応じて前記第一のトランジスタから出力される電圧を撮像信号として読み出す第二の信号読み出しステップとを備える固体撮像素子の駆動方法。
13. 請求項１２記載の固体撮像素子の駆動方法であって、
    前記画素部が、前記第一の電荷蓄積部の電位を所定電位にリセットするためのリセットトランジスタを含み、
    前記第一の信号読み出しステップでは、前記リセットトランジスタをオンした状態で、前記第一のトランジスタの閾値電圧の変化を読み出すために前記ゲート電極に印加すべき読み出し電圧を前記リセットトランジスタのドレインから前記第一の電荷蓄積部を介して前記ゲート電極に印加する固体撮像素子の駆動方法。
14. 請求項１３記載の固体撮像素子の駆動方法であって、
    前記第二の電荷蓄積部に注入された電荷を消去するために前記ゲート電極に印加すべき消去電圧を前記ドレインから前記第一の電荷蓄積部を介して前記ゲート電極に印加して、前記第二の電荷蓄積部に注入された電荷を前記半導体基板に引き抜いて消去する電荷消去ステップを備える固体撮像素子の駆動方法。
15. 請求項１１〜１４のいずれか１項記載の固体撮像素子の駆動方法であって、
    前記画素部が、前記光電変換部で発生した電荷を前記第一の電荷蓄積部に転送する転送トランジスタを備え、
    前記第一の信号読み出しステップでは、全ての前記画素部で前記転送トランジスタを同時にオンして前記第一の電荷蓄積部に前記電荷を同時に蓄積し、その後、前記行方向に並ぶ複数の前記画素部からなる画素行毎に前記撮像信号を順次読み出し、
    前記第二の信号読み出しステップでは、前記転送トランジスタをオンして前記第一の電荷蓄積部に前記電荷を蓄積し、その後、前記前記撮像信号を読み出す処理を前記画素行毎にタイミングをずらしながら行う固体撮像素子の駆動方法。
16. 請求項１１〜１５のいずれか１項記載の固体撮像素子の駆動方法であって、
    動画撮像時には、前記動画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第二の信号読み出しステップにより読み出し、静止画撮像時には、前記静止画撮像のための露光中に前記光電変換部で発生した電荷に応じた撮像信号を前記第一の信号読み出しステップにより読み出す固体撮像素子の駆動方法。
17. 請求項１６記載の固体撮像素子の駆動方法であって、
    静止画撮像を行うための静止画撮像モードに設定されると動画撮像を開始し、前記動画撮像中に静止画撮像の指示がなされると静止画撮像を実施し、前記静止画撮像による撮像信号の読み出し終了後に、前記第二の電荷蓄積部に蓄積されている電荷を消去してから前記動画撮像を再開する固体撮像素子の駆動方法。

Images