JP2010171868A - 撮像装置及び撮像装置の駆動方法 - Google Patents

Abstract

【課題】動画撮像と静止画撮像との両立に適した撮像素子及び撮像素子の駆動方法を提供する。
【解決手段】撮像装置は、複数の画素部が行列状に配列され、画素部が光電変換部と、光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを備え、電荷蓄積部の電荷量に応じた撮像信号を出力する読み出し、複数の画素部のうち隣接する２ラインの撮像信号同士を加算する構成であって、静止画撮像時に、光電変換部の電荷を排出してから電荷蓄積部へ電荷を蓄積する露光の１回に対して、隣接する２ラインの組み合わせからなるパターンで撮像信号を読み出し、かつ、該隣接する２ラインの撮像信号同士を加算してフィールド信号として出力する第１駆動と、第１駆動のパターンを１ラインずらした隣接する２ラインからなるパターンで撮像信号を読み出し、かつ、該隣接する２ラインの撮像信号同士を加算してフィールド信号として出力する第２駆動とを実行して１フレームの信号を出力する。
【選択図】図６

Description

本発明は、撮像装置及び撮像装置の駆動方法に関する。

現在、ＣＣＤやＣＭＯＳのイメージセンサを撮像素子として使用して被写体を撮像することで画像信号を生成するデジタルカメラやデジタルビデオカメラ等の撮像装置が普及している。

このような撮像装置で静止画撮像を行なう場合、被写体のある瞬間を切り取るため、全画素において露光開始時及び露光終了時に同時に開閉するシャッタが必要となる。一方、動画撮像を行なう場合、撮像した画像を標準ＴＶ方式（一例として、６０フィールド、３０フレーム、２：１インターレース）で記録・表示する必要がある。このため、フィールド単位でシャッタを動作させることで、動画像中の被写体の動きがストロボアクション的になることなく、円滑になる。

シャッタとしては、物理的に遮光部材を開閉駆動させることで全画素の露光制御を行なうメカニカルシャッタと、電子制御によって各画素における信号の生成を制御する電子シャッタとがある。さらに、電子シャッタには、例えば、ローリングシャッタ方式やグローバルシャッタ方式がある。

ローリングシャッタ方式は、配列された画素のラインごとに露光期間をずらし、信号を読み出す駆動方式である。グローバルシャッタ方式は、配列された画素のラインごとに同じ期間で露光を行って各ラインの信号を読み出す駆動方式である。一般的に動画撮像では、信号読み出しの高速性が優先されるためローリングシャッタ方式が採用され、静止画撮像では、露光の同時性と画質が優先されるためグローバルシャッタ方式が採用される。

信号の読み出し方式として動画撮像に適しているものでは、例えば色差線順次方式がある。色差線順次方式は、配列された画素の上に補色フィルタを配置し、画素のラインのうち奇数ラインの画素の信号を読み出してＡフィールドの信号とし、偶数ラインの画素の信号を読み出してＢフィールド信号として、１フレームに対してＡ及びＢの２つのフィールド信号で読み出す。一方で静止画撮像では、ＲＧＢがベイヤー配列されたカラーフィルタを画素上に配置し、一ラインごとに順次読み出して全画素の信号を読み出す方式が多く採用されている。

特許文献１は、後述する不揮発メモリ構造を有する撮像素子に関する。

特許文献２は、動画撮像主体の撮像装置において、静止画撮像時に、メカニカルシャッタにより撮像素子を遮光し、画素混合をせずにＡフィールド信号に基づく画像とＢフィールド信号に基づく画像を順次読み出して一旦メモリに記憶し、メモリから奇数ラインと偶数ラインを一行ずつ同時に読み出し、静止画像を形成するものである。

特許文献３は、配列された画素のうち隣り合う２ラインずつを１ラインずつ順次ずらしながら選択走査することで、２行混合インターレース走査と同等の信号量を得るものである。

特開２００２−２８０５３７号公報 特開平７−２９８１４０号公報 特開平５−２１９４４１号公報

ところで、特許文献１に示すように、画素部が光電変換部と、光電変換部で発生した電荷に対応する信号電圧を不揮発メモリに保持することができる撮像素子が新たに提案されている。この撮像素子では、不揮発メモリから信号電圧を読み出しても各画素の電荷は非破壊状態で保持される特徴がある。このような特徴を生かして、新たな露光・読み出し動作が検討されている。

また、最近、動画撮像が主体であるビデオカメラにも静止画撮像機能が搭載され、一方では、静止画撮像が主体であるデジタルカメラに動画撮像機能が搭載される傾向がある。このため、今後は、露光・信号読み出しや撮像時の信号フォーマットの点で動画撮像と静止画撮像との両立に適した撮像装置に対する要望が増えると考えられている。現在では、そのような撮像装置が提案されていなかった。

本発明は、上記事情に鑑みてなされたもので、その目的は、動画撮像と静止画撮像との両立に適した撮像装置及び撮像装置の駆動方法を提供することにある。

本発明は、複数の画素部が行列状に配列され、前記画素部が、光電変換部と、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを含む撮像装置であって、
前記電荷蓄積部の電荷量に応じた撮像信号を読み出す読み出し回路と、
前記複数の画素部のうち隣接する２ラインの前記撮像信号同士を加算する画素加算手段と、
静止画撮像時に、前記光電変換部の電荷を排出してから前記電荷蓄積部へ電荷を蓄積する露光の１回に対して、前記隣接する２ラインの組み合わせからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第１駆動と、前記第１駆動の前記パターンを１ラインずらした隣接する２ラインからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第２駆動と、を実行して１フレームの信号を出力するように制御する制御手段を備える。

また、本発明は、複数の画素部が行列状に配列され、前記画素部が、光電変換部と、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを含む撮像装置の駆動方法であって、
前記電荷蓄積部の電荷量に応じた撮像信号を出力する読み出すステップと、
前記複数の画素部のうち隣接する２ラインの前記撮像信号同士を加算するステップと、
静止画撮像時に、前記光電変換部の電荷を排出してから前記電荷蓄積部へ電荷を蓄積する露光の１回に対して、前記隣接する２ラインの組み合わせからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第１駆動と、前記第１駆動の前記パターンを１ラインずらした隣接する２ラインからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第２駆動とを実行して１フレームの信号を出力するステップを有する。

本発明によれば、動画撮像と静止画撮像との両立に適した撮像装置及び撮像装置の駆動方法を提供できる。

撮像素子の概略構成を示す平面模式図である。 図１に示す画素部の概略構成を示す断面模式図である。 図２に示す画素部の等価回路図である。 画素部の信号読み出しタイミングを示すタイミングチャートである。 画素部の上に設けるカラーフィルタの一例を示す図である。 静止画撮像の動作を示すタイミングチャートである。 動画撮像の動作を示すタイミングチャートである。 撮像素子の変形例において画素部の回路構成を示す図である。 図８に示す画素部の信号読み出しタイミングを示すタイミングチャートである。

以下、本発明の実施形態を図面に基づいて詳しく説明する。以下で説明する撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置や撮像機能を備えた携帯電話に搭載して用いられるものである。

図１は、撮像素子の概略構成を示す平面模式図である。図２は、図１に示す画素部の概略構成を示す断面模式図である。図３は、図２に示す画素部の等価回路図である。

図１（ａ）は固体撮像素子１０の概略構成を示す平面模式図であり、図１（ｂ）は、固体撮像素子１０の信号読み出し回路を示す図である。
固体撮像素子１０は、同一平面上の行方向とこれに直交する列方向に等間隔に行列状に配列された複数の画素部１００を備える。

画素部１００は、図２に示すように、Ｎ型シリコン基板１とこの上に形成されたＰウェル層２からなる半導体基板内に形成されたＮ型不純物層３を備える。Ｎ型不純物層３はＰウェル層２内に形成され、このＮ型不純物層３とＰウェル層２とのＰＮ接合により、光電変換部として機能するフォトダイオード（ＰＤ）が形成される。以下では、Ｎ型不純物層３のことを光電変換部３と言う。光電変換部３は、その表面に完全空乏化や暗電流抑制のために高濃度のＰ型不純物層９が形成された、所謂埋め込み型フォトダイオードとなっている。

半導体基板には、光電変換部３で発生した電荷に応じた電圧信号（以下、撮像信号ともいう）を外部に読み出すことが可能な読み出し部が形成されている。

この読み出し部は、書き込みトランジスタＷＴと、読み出しトランジスタＲＴとを備える。書き込みトランジスタＷＴと読み出しトランジスタＲＴとは、光電変換部３の右隣に少し離間して設けられた素子分離領域５によって分離されている。また、Ｐウェル層２内の画素部１００同士の構成要素は、素子分離領域８によって互いに分離されている。

素子分離法には、ＬＯＣＯＳ（Local Oxidation of Silicon）法、ＳＴＩ（Shallow Trench Isolation）法、及び高濃度不純物イオン注入による方法等が適用できる。

書き込みトランジスタＷＴは、ソース領域として機能する光電変換部３と、光電変換部３の右に離間して設けられた高濃度のＮ型不純物からなるドレイン領域である書き込みドレインＷＤと、光電変換部３と書き込みドレインＷＤとの間の半導体基板上方に酸化膜１１を介して設けられたゲート電極である書き込みコントロールゲートＷＧと、書き込みコントロールゲートＷＧと酸化膜１１との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。

書き込みコントロールゲートＷＧを構成する導電性材料は、例えばポリシリコンを用いることができる。リン（Ｐ）、砒素（Ａｓ）、ボロン（Ｂ）を高濃度にドープしたドープドポリシコンでもよい。あるいは、チタン（Ｔｉ）やタングステン（Ｗ）等の各種金属とシリコンを組み合わせたシリサイド（Silicide）やサリサイド（Self-alingn Silicide）でもよい。

読み出しトランジスタＲＴは、素子分離領域５の右隣に設けられた高濃度のＮ型不純物からなるドレイン領域である読み出しドレインＲＤと、読み出しドレインＲＤの右隣に少し離間して設けられたＮ型不純物からなるソース領域である読み出しソースＲＳと、読み出しドレインＲＤと読み出しソースＲＳとの間の半導体基板上方に酸化膜１１を介して設けられたゲート電極である読み出しコントロールゲートＲＧと、読み出しコントロールゲートＲＧと酸化膜１１との間に設けられたフローティングゲートＦＧとを備えたＭＯＳトランジスタ構造となっている。

読み出しコントロールゲートＲＧを構成する導電性材料は、書き込みコントロールゲートＷＧと同じものを用いることができる。読み出しドレインＲＤには列信号線１２が接続されている。読み出しソースＲＳにはグランド線が接続されている。読み出しドレインＲＤは、列信号線１２とオーミック接触が取れるように不純物濃度が調整されている。読み出しソースＲＳは、グランド線とオーミック接触が取れるように不純物濃度が調整されている。

フローティングゲートＦＧは、Ｐ型不純物層９と読み出しソースＲＳとの間の半導体基板上方に酸化膜１１を介して設けられた電気的に浮遊した電極である。フローティングゲートＦＧ上には酸化シリコン等の絶縁膜１９を介して書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧが設けられている。フローティングゲートＦＧを構成する導電性材料は、書き込みコントロールゲートＷＧと同じものを用いることができる。

なお、フローティングゲートＦＧは、書き込みトランジスタＷＴと読み出しトランジスタＲＴとで共通の一枚構成に限らず、書き込みトランジスタＷＴと読み出しトランジスタＲＴとでそれぞれ分離して設け、分離した２つのフローティングゲートＦＧを配線によって電気的に接続した構成としてもよい。また、光電変換部３からフローティングゲートＦＧへの電荷注入が起こり易いように、書き込みコントロールゲートＷＧと光電変換部３を一部オーバーラップさせてもよい。

フローティングゲートＦＧは、光電変換部３で発生した電荷を蓄積するための電荷蓄積部として機能する。

半導体基板には、更に、光電変換部３で発生した電荷をリセットするリセットトランジスタＲＥＴが形成されている。このリセットトランジスタＲＥＴは、ソース領域として機能する光電変換部３と、該光電変換部３の左に離間して設けられた高濃度のＮ型不純物からなるリセットドレインＲＥＤと、光電変換部３とリセットドレインＲＥＤとの間の上方に酸化膜１１を介して設けられたリセットゲートＲＥＧを備えたＭＯＳトランジスタ構造となっている。

画素部１００は、図示しない遮光膜によって、光電変換部３の一部以外の領域に光が入射しない構造になっている。

固体撮像素子１０は、書き込みトランジスタＷＴ、読み出しトランジスタＲＴ、及びリセットトランジスタＲＥＴの制御を行なう垂直制御回路４０と、制御する画素行を順次選択する垂直シフトレジスタ４１と、選択された画素の読み出しトランジスタＲＴの閾値電圧を画像信号として検出し、検出した列方向ｎライン目とｎ＋１ライン目の各画素の画像信号をデジタル信号として一時保持する機能を有する読み出し回路２０と、一時保持された２列分の画素信号を列方向２画素を単位として行方向に順次に読み出す制御を行なう水平シフトレジスタ５０と、列方向２画素の画像信号を順次加算する画素加算回路８０とを備えている。

読み出し回路２０及び画素加算回路８０は、固体撮像素子１０に内蔵されたものではなく、該固体撮像素子１０を備えた撮像装置に設けられていてもよい。このとき、読み出し回路２０及び画素加算回路８０の構成やその機能の一部が他の回路や演算処理部によって実行されてもよい。

リセットトランジスタＲＥＴのリセットゲートＲＥＧはリセット線を介して垂直制御回路４０に接続され、リセットドレインＲＥＤにはリセット電源線を介してリセット電圧が印加されている。露光期間の開始時に、垂直制御回路４０からリセット線を介してリセットゲートＲＥＧにリセットパルスが入力され、リセットトランジスタＲＥＴがオンすると、光電変換部３に蓄積されていた不要電荷をリセットドレインＲＥＤに排出される。（第１電荷排出手段）

読み出し回路２０は、列方向に並ぶ複数の画素部１００で構成される各列に対応して設けられており、対応する列の各画素部１００の読み出しドレインＲＤに列信号線１２を介して接続されている。

読み出し回路２０は、図１（ｂ）に示すように、カウンタ２０ａと、Ｄ／Ａ変換器２０ｂと複数のコンパレータ２０ｃと、複数のラッチ回路２０ｄとを備えた構成となっている。コンパレータ２０ｃは、各列信号線に接続され行方向の画素の数と同じ数だけ備えられている。ラッチ回路２０ｄは、コンパレータ２０ｃの数の２倍の数だけ備えられ、列方向ｎライン目とｎ＋１ライン目の各画素の画像信号をラッチ（保持）する。

カウンタ２０ａは、Ｄ／Ａ変換器２０ｂおよびラッチ回路２０ｄに接続されており、カウンタ２０ａがカウントアップするに従って、Ｄ／Ａ変換器２０ｂからは漸次電圧が上昇するランプ波形信号Ｒａがアナログ信号として出力されると共に、対応するデジタル信号がラッチ回路２０ｄに入力される。

更に、Ｄ／Ａ変換器２０ｂの出力は、垂直制御回路４０を介して、垂直制御回路４０で選択されたｎライン目の画素１００の読み出しコントロールゲートＲＧと接続されている。

画像信号の読み出しは、カウンタ２０ａのカウントアップでスタートする。カウンタ２０ａが、例えば、０からカウントアップすると、Ｄ／Ａ変換器２０ｂの電圧が漸次上昇し、垂直制御回路４０で選択された画素１００の読み出しコントロールゲートＲＧの電圧も漸次上昇する。

読み出しコントロールゲートＲＧの電圧が上昇し、読み出しトランジスタＲＴの閾値電圧を越えると読み出しトランジスタＲＴが導通して列信号線１２に電流が流れると、列信号線１２に接続されたコンパレータ２０ｃが検知しラッチ信号２０ｇを出力する。ラッチ回路２０ｄは、このラッチ信号を受けた時点におけるカウンタ２０ａのカウント値（デジタル信号）をラッチ（保持）する。これにより、デジタル値として読み出しトランジスタＲＴの閾値電圧の変化（画像信号）を読み出しラッチ回路にラッチ（保持）できる。引き続き、垂直制御回路４０は、ｎ＋１ライン目の画素１００を選択し、ｎライン目と同じ一連の動作により、デジタル値として読み出しトランジスタＲＴの閾値電圧の変化（画像信号）を読み出しラッチ回路にラッチ（保持）できる。

水平シフトレジスタにより１つのラッチ回路２０ｄを選択すると、そのラッチ回路２０ｄに保持されているカウンタ２０ａのカウント値（デジタル信号）をデジタル画像信号として出力する。

なお、読み出し回路２０による読み出しトランジスタＲＴの閾値電圧の変化を読み出す方法としては上述したものに限らない。例えば、読み出しコントロールゲートＲＧと読み出しドレインＲＤに一定の電圧を印加した場合の読み出しトランジスタＲＴのドレイン電流を撮像信号として読み出してもよい。

制御部４０は、行方向に並ぶ複数の画素部１００からなる各ラインの各画素部１００の書き込みコントロールゲートＷＧ、読み出しコントロールゲートＲＧ、及び書き込みドレインＷＤに、それぞれ書き込み制御線、読み出し制御線、書き込みドレイン線を介して接続されている。書き込みドレインＷＤは、書き込みドレイン線とオーミック接触が取れるように不純物濃度が調整されている。

制御部４０は、書き込みトランジスタＷＴを制御して、光電変換部３で発生した電荷をフローティングゲートＦＧに注入して蓄積させる駆動を行う。フローティングゲートＦＧに電荷を注入する方法としては、チャンネルホットエレクトロン（ＣＨＥ）を用いてフローティングゲートＦＧに電荷を注入するＣＨＥ注入と、ファウラ−ノルドハイム（Ｆ−Ｎ）トンネル電流を用いてフローティングゲートＦＧに電荷を注入するトンネルエレクトロン注入との２つがある。

また、制御部４０は、上述した方法で読み出しトランジスタＲＴを制御して、フローティングゲートＦＧに蓄積された電荷に応じた撮像信号を読み出す駆動を行う。

さらに、制御部４０は、フローティングゲートＦＧに蓄積された電荷を外部に排出して消去する駆動を行う。具体的には、書き込みコントロールゲートＷＧ及び読み出しコントロールゲートＲＧにそれぞれ第一の極性と反対極性（例えば負極性）の電圧を印加し、フローティングゲートＦＧに蓄積された電荷を書き込みドレインＷＤ及び読み出しドレインＲＤに排出することで、フローティングゲートＦＧ内の電荷の消去を行う（第２電荷排出手段）。

次に、画素部ごとの信号読み出しタイミングについて説明する。図４は、画素部の信号読み出しタイミングを示すタイミングチャートである。

リセットパルスが印加されると光電変換部３に蓄積されていた不要電荷が排出された後、露光（信号電荷の発生・蓄積）が始まる。露光期間が終了すると書き込みパルスが印加され、光電変換部３に蓄積されていた信号電荷はフローティングゲートＦＧに記憶される。このとき、信号電荷をフローティングゲートＦＧに記憶する前に書き込みパルスと読み出しパルスを同時にマイナスにしてフローティングゲートＦＧをリセットしておく。次に読み出しパルスが印加されるとフローティングゲートＦＧに記憶されていた信号電荷が信号線１２に非破壊で読み出される。ここで、リセットパルスの印加から書き込みパルス印加までの時間が露光期間である。リセットパルスの印加から書き込みパルスの印加までの時間を制御することで、露光期間を調整することができる（電子シャッタ機能）。また、露光期間と読み出し時間はオーバーラップしてもなんら問題ない。

図５は、画素部の上に設けるカラーフィルタの一例を示す図である。このカラーフィルタは、マゼンタ（Ｍｇ）、グリーン（Ｇ）、イエロー（Ｙｅ）、シアン（Ｃｙ）の４色のフィルタからなり、１画素部に対して１つのフィルタが配置されている。また、全部の画素部のうち任意の行方向２画素及び列方向２画素からなる４画素に着目した場合に、常に、Ｍｇ，Ｇ，Ｙｅ，Ｃｙのフィルタが１つづつ含まれる。撮像素子は、このような配列を有するカラーフィルタを用いて、次に説明する色差線順次方式で信号読み出しを行う。

ここでは、ライン２に位置する画素部の撮像信号とライン３に位置する画素部の撮像信号と加算し、ライン４の撮像信号とライン５の撮像信号とを加算し、同様に、ライン６以降についても隣接するラインの撮像信号同士で加算する。これら加算した撮像信号を奇数のフィールド信号として出力する。次に、ライン１に位置する画素部の撮像信号とライン２に位置する画素部の撮像信号と加算し、ライン３の撮像信号とライン４の撮像信号とを加算し、同様に、ライン５以降についても隣接するラインの撮像信号同士で加算する。そしてこれら加算した撮像信号を偶数のフィールド信号として出力する。この例では、全部の画素部を含む１フレームを奇数のフィールド信号と偶数のフィールド信号との２回で読み出している。

この例では、複数の画素部の撮像信号を、隣接する２ラインづつ読み出し、かつ、隣接する２ラインの撮像信号同士を加算してフィールド信号として出力している。

補色のカラーフィルタを用いた色差線順次方式では、画素部２個分の撮像信号を加算するため、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の原色カラーフィルタを用いる方式に比べて３〜４倍の高感度を得ることができる。

カラーフィルタは、色差線順次フィルタ配列に限定されず、複数の画素部の撮像信号を加算することができる範囲で他のカラーフィルタ配列とすることができる。例えば、カラーフィルタは、ストライプフィルタ配列やフィールドインターリーブ配列とすることができる。

次に、撮像素子を備えた撮像装置を用いて静止画撮像を行なうときの動作と動画撮像を行なうときの動作を説明する。図６は静止画撮像の動作を示すタイミングチャートである。図７は動画撮像の動作を示すタイミングチャートである。なお、以下の説明では、図１に示す撮像素子を備えた撮像装置の構成を例に説明するものとし、また、撮像素子のカラーフィルタ配列は図５に示すものとする。なお、図６及び図７において「ＶＤ」は垂直同期信号を示し、「ＨＤ」は水平同期信号を示し、「リセット」は、リセットパルスを示している。

図６に示すように、静止画撮像の動作を開始する際に、リセットパルスを印加して光電変換部に蓄積されていた不要な電荷を排出する。リセットパルスの印加を起点として露光期間が開始される。露光期間の開始とともに光電変換部において信号電荷が生成され、生成した信号電荷が蓄積される。

各画素部に書き込みパルスが印加されると、露光期間に光電変換部に蓄積された信号電荷が、各画素部の電荷蓄積部に転送され、露光期間が終了する（電子シャッタ）。電荷蓄積部は、信号電荷が転送される前に電荷排出手段によって電荷が排出されたリセット状態である。

次に、各画素部の電荷蓄積部から撮像信号を順次読み出す。ここでは、ライン１、ライン２の画素部の撮像信号を読み出し、読み出し回路２０、水平シフトレジスタ５０、画素加算回路８０で同じ列の２画素部分の撮像信号を加算し、出力する。その後、ライン３、ライン４の画素部の撮像信号を読み出し、読み出し回路２０、水平シフトレジスタ５０、画素加算回路８０で同じ列の２画素部分の撮像信号を加算し、出力する。図示しない、ライン７以降の全てのラインについて、同様に、奇数のラインと該奇数のラインに隣接する偶数のラインとの撮像信号を加算し、水平レジスタに順次に出力する。このように、加算された撮像信号の一群を１つのフィールド信号（ここでは第１フィールド信号とする）として出力する。電荷蓄積部に蓄積された電荷は、第１フィールド信号の出力後においても保持された状態、つまり、非破壊状態が維持される。

第１フィールド信号の出力の後、次のフィールド信号（ここでは、第２フィールド信号とする。）の撮像信号の読み出しを行う。ここでは、ライン２、ライン３の画素部の撮像信号を読み出し、読み出し回路２０、水平シフトレジスタ５０、画素加算回路８０で同じ列の２画素部分の撮像信号を加算し、出力する。その後、ライン４、ライン５の画素部の撮像信号を読み出し、読み出し回路２０、水平シフトレジスタ５０、画素加算回路８０で同じ列の２画素部分の撮像信号を加算し、出力する。同様にライン６，ライン７（不図示）の画素部の撮像信号を加算して出力する。図示しない、ライン８以降の全てのラインについて、同様に、奇数のラインと該奇数のラインに隣接する偶数のラインとの撮像信号を加算し、水平レジスタに順次に出力する。このように、加算された撮像信号の一群を第２フィールド信号として出力する。

図５に示すカラーフィルタ配列を参照すると、第１フィールド信号では、ライン１とライン２の加算信号を（Ｍｇ＋Ｙｅ）、（Ｇ＋Ｃｙ）、（Ｍｇ＋Ｙｅ）、（Ｇ＋Ｃｙ）・・・と表すことができ、ライン３とライン４の加算信号を（Ｇ＋Ｙｅ）、（Ｍｇ＋Ｃｙ）、（Ｇ＋Ｙｅ）、（Ｍｇ＋Ｃｙ）・・・と表すことができる。ライン５とライン６の加算信号は、ライン１とライン２の加算信号と同様に、（Ｍｇ＋Ｙｅ）、（Ｇ＋Ｃｙ）、（Ｍｇ＋Ｙｅ）、（Ｇ＋Ｃｙ）・・・と表すことができる。以降のラインの加算信号についても同様である。

第２フィールド信号では、ライン２とライン３の加算信号を（Ｙｅ＋Ｇ）、（Ｃｙ＋Ｍｇ）、（Ｙｅ＋Ｇ）、（Ｃｙ＋Ｍｇ）・・・と表すことができ、ライン４とライン５の加算信号を（Ｙｅ＋Ｍｇ）、（Ｃｙ＋Ｇ）、（Ｙｅ＋Ｍｇ）、（Ｃｙ＋Ｇ）・・・と表すことができる。ライン６とライン７の加算信号は、ライン２とライン３の加算信号と同様に、（Ｙｅ＋Ｇ）、（Ｃｙ＋Ｍｇ）、（Ｙｅ＋Ｇ）、（Ｃｙ＋Ｍｇ）・・・と表すことができる。以降のラインの加算信号についても同様である。

２つのライン同士の加算信号のうち、水平方向に隣り合う２画素部の加算信号同士を加算処理すれば、輝度信号Ｙ＝２Ｒ＋３Ｇ＋２Ｂが得られる。また、水平方向の２画素信号を減算処理すれば、ライン毎に色差信号Ｃｒ＝２Ｒ−ＧとＣｂ＝２Ｂ−Ｇが得られる。なお、この信号処理法の詳細は、例えば、映像情報メディア学会編「テレビジョンカメラの設計技術」コロナ社に色差線順次方式での色処理として記載されている。

つまり、撮像素子の制御部は、静止画撮像時に、複数の画素部の撮像信号を隣接する２ラインの組み合わせからなるパターンで撮像信号を読み出し、かつ、該隣接する２ラインの撮像信号同士を加算して第１フィールド信号として出力する第１駆動と、第１駆動のパターンを１ラインずらした隣接する２ラインからなるパターンで撮像信号を読み出し、かつ、該隣接する２ラインの撮像信号同士を加算してフィールド信号として出力する第２駆動とを実行可能である。制御部は、静止画撮像時に、光電変換部の電荷を排出してから電荷蓄積部へ電荷を蓄積する露光の１回に対して、第１駆動及び第２駆動を実行して１フレームの信号を出力する。こうすることで、２つのパターンによって同じ画素部の撮像信号を２回読み出し、２個のフィールド信号を出力して１フレームの信号を生成することができる。このため、高感度の静止画を得ることができる。

動画撮像時には、図７に示すように、１回の露光に対して、１つのフィールド信号を出力することで、露光及びフィールド信号読み出しを繰り返し行なう。例えば、フィールド信号を６０回読み出し、３０フレームｆｐｓ(ｆｒａｍｅ ｐｅｒ ｓｅｃｏｎｄ)で再生する。

各フィールド信号は、第ｎフィールド信号がライン１とライン２の加算信号、ライン３とライン４の加算信号、といった組み合わせであるとする。すると、その次に出力される第（ｎ＋１）フィールド信号が、ライン２とライン３の加算信号、ライン４とライン５の加算信号、といった組み合わせとなる。

つまり、固体撮像素子１０は、動画撮像時に、制御部４０の制御によって露光の１回に対して第１駆動又は第２駆動を１回実行し、かつ、露光ごとに第１駆動と第２駆動とを交互に実行して１フレームの信号を出力する。こうすれば、動画撮像時には、第１駆動又は第２駆動によって１つのフィールド信号のみを出力することで、高速で処理を行なうことができる。

固体撮像素子１０は、画素部の光電変換部で生成された電荷を電荷蓄積部に蓄積する駆動タイミングを制御部で変更することで、メカニカルシャッタを用いることなく、静止画撮像及び動画撮像それぞれに最適なタイミングでシャッタ動作を行なうことができる。

また、固体撮像素子１０は、静止画撮像及び動画撮像いずれも、ライン間で画素部の撮像信号を加算するとともに、フィールド信号を出力する。すると、撮像素子から出力される信号フォーマットが常に同じであるため、動画撮像時と静止画撮像時とで信号処理を変更する必要がなく、同じ信号処理回路で行なうことができる。

さらに、従来のプログレッシブＣＭＯＳ（Progressive scan CMOS）のように１フレームにおける各ラインの露光期間と信号読み出しタイミングをずらす方式に比べて、信用読み出し速度を１／２にすることができるため、より低消費電力で信号読み出しに伴うノイズの発生を少なくできる。

次に、固体撮像素子の変形例を説明する。
図８は、固体撮像素子の変形例において画素部の回路構成を示す図である。図９は、図８に示す画素部の信号読み出しタイミングを示すタイミングチャートである。

この構成では、各画素部にフォトダイオードなどの光電変換部と、該光電変換部に蓄積している不要な電荷をリセットする電荷排出手段とを備えている点で、図４で示す画素部の構成と同じある。一方、図８に示す画素部では、書き込みパルスの制御によって読みだされた光電変換部の電荷を一時的に保持するコンデンサ等からなる容量と、容量に蓄積された電荷を読み出しパルスの制御によって読み出すＭＯＳトランジスタとを備えている点で図４の画素部の構成とは相違する。容量は微小容量のメモリ部として機能する。なお、この画素部では、読出しパルスの制御によって容量から非破壊で読み出せる構成であってもよい。ここで、容量に蓄積された電荷のリセットは、別途に設けられたメモリリセットトランジスタＴＲによって行なわれる。ここでは、メモリリセットトランジスタＴＲが第２電荷排出手段として機能する。容量に蓄積された電荷をリセットする際には、メモリリセットトランジスタＴＲにはメモリリセット線が接続され、該メモリリセット線を介して入力されるリセットパルスの制御によりメモリリセットトランジスタＴＲをＯＮにする。

図９に示すように、リセットパルスが印加されると光電変換部に蓄積されていた不要電荷が排出され、その後、露光（信号電荷の発生・蓄積）が始まる。露光期間中に、メモリリセットトランジスタにリセットパルスが印加され、容量がリセットされる。露光期間が終了すると書き込みパルスが印加され、光電変換部の電荷が容量に蓄積される。次に読み出しパルスが印加されると容量に記憶されていた電荷が信号線に非破壊で読み出される。ここで、リセットパルスの印加から書き込みパルス印加までの時間が露光期間である。制御部は、電子シャッタ機能を制御することで露光期間を調整することができる。また、露光期間と読み出し時間はオーバーラップしてもよい。

このような構成の画素部を備えた固体撮像素子においても、静止画撮像及び動画撮像それぞれに最適なタイミングでシャッタ動作を行なうことができる。また、固体撮像素子は、動画撮像時と静止画撮像時とで信号処理を変更する必要がなく、同じ信号処理回路で行なうことができる。

本明細書は、以下の事項を開示するものである。
（１）複数の画素部が行列状に配列され、前記画素部が、光電変換部と、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを含む撮像装置であって、
前記電荷蓄積部の電荷量に応じた撮像信号を読み出す読み出し回路と、
前記複数の画素部のうち隣接する２ラインの前記撮像信号同士を加算する画素加算手段と、
静止画撮像時に、前記光電変換部の電荷を排出してから前記電荷蓄積部へ電荷を蓄積する露光の１回に対して、前記隣接する２ラインの組み合わせからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第１駆動と、前記第１駆動の前記パターンを１ラインずらした隣接する２ラインからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第２駆動と、を実行して１フレームの信号を出力するように制御する制御手段を備える撮像装置。
（２）上記（１）に記載の撮像装置であって、
動画撮像時に、前記制御手段が前記露光の１回に対して前記第１駆動又は前記第２駆動を１回実行し、かつ、前記露光ごとに前記第１駆動と前記第２駆動とを交互に実行して１フレームの信号を出力する撮像装置。
（３）上記（１）又は（２）に記載の撮像装置であって、
前記電荷蓄積部が遮光されたフローティングゲートである撮像装置。
（４）上記（１）から（３）のうちいずれか１つに記載の撮像装置であって、
前記光電変換部で生成された電荷を蓄積する容量と、前記容量に蓄積された電荷を読み出しパルスの制御によって読み出すＭＯＳトランジスタとを備える撮像装置。
（５）上記（１）から（４）のいずれか１つに記載の撮像装置であって、
露光期間の開始時に前記光電変換部の電荷を全ての前記画素部で同時に排出する第１電荷排出手段と、前記電荷蓄積部に蓄積された電荷を全ての前記画素部で同時に排出する第２電荷排出手段と、前記光電変換部の電荷を全ての前記画素部で同時に前記電荷蓄積部に蓄積する書き込み手段とを備える撮像装置。
（６）上記（１）から（５）のうちいずれか１つに記載の撮像装置であって、
前記画素部の上に色差線順次方式に対応する補色フィルタが配列された撮像装置。
（７）上記（１）から（５）のうちいずれか１つに記載の撮像装置であって、
前記画素部の上にフィルタが設けられ、前記フィルタがストライプフィルタ配列又はフィールドインターリーブ配列である撮像装置。
（８）複数の画素部が行列状に配列され、前記画素部が、光電変換部と、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを含む撮像装置の駆動方法であって、
前記電荷蓄積部の電荷量に応じた撮像信号を出力する読み出すステップと、
前記複数の画素部のうち隣接する２ラインの前記撮像信号同士を加算するステップと、
静止画撮像時に、前記光電変換部の電荷を排出してから前記電荷蓄積部へ電荷を蓄積する露光の１回に対して、前記隣接する２ラインの組み合わせからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第１駆動と、前記第１駆動の前記パターンを１ラインずらした隣接する２ラインからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第２駆動とを実行して１フレームの信号を出力するステップを有する撮像装置の駆動方法。
（９）上記（８）に記載の撮像装置の駆動方法であって、
動画撮像時に、前記露光の１回に対して前記第１駆動又は前記第２駆動を１回実行し、かつ、前記露光ごとに前記第１駆動と前記第２駆動とを交互に実行して１フレームの信号を出力するステップを有する撮像装置の駆動方法。
（１０）上記（８）又は（９）に記載の撮像装置の駆動方法であって、
前記電荷蓄積部が遮光されたフローティングゲートである撮像装置の駆動方法。
（１１）上記（８）から（１０）のうちいずれか１つに記載の撮像装置の駆動方法であって、
前記光電変換部で生成された電荷を容量に蓄積させるステップと、前記蓄積された電荷を読み出しパルスの制御によって読み出すステップとを有する撮像装置の駆動方法。
（１２）上記（８）から（１１）のいずれか１つに記載の撮像装置の駆動方法であって、
露光期間の開始時に前記光電変換部の電荷を全ての前記画素部で同時に排出するステップと、前記電荷蓄積部に蓄積された電荷を全ての前記画素部で同時に排出するステップと、前記光電変換部の電荷を全ての前記画素部で同時に前記電荷蓄積部に蓄積するステップとを有する撮像装置の駆動方法。
（１３）上記（８）から（１２）のうちいずれか１つに記載の撮像装置の駆動方法であって、
前記画素部の上に色差線順次方式に対応する補色フィルタが配列された撮像装置の駆動方法。
（１４）上記（８）から（１２）のうちいずれか１つに記載の撮像装置の駆動方法であって、
前記画素部の上にフィルタが設けられ、前記フィルタがストライプフィルタ配列又はフィールドインターリーブ配列である撮像装置の駆動方法。

１０ 撮像素子
２０ 読み出し回路
４０ 制御部
８０ 画素加算回路
１００ 画素部

Claims (14)

1. 複数の画素部が行列状に配列され、前記画素部が、光電変換部と、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを含む撮像装置であって、
   前記電荷蓄積部の電荷量に応じた撮像信号を読み出す読み出し回路と、
   前記複数の画素部のうち隣接する２ラインの前記撮像信号同士を加算する画素加算手段と、
   静止画撮像時に、前記光電変換部の電荷を排出してから前記電荷蓄積部へ電荷を蓄積する露光の１回に対して、前記隣接する２ラインの組み合わせからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第１駆動と、前記第１駆動の前記パターンを１ラインずらした隣接する２ラインからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第２駆動と、を実行して１フレームの信号を出力するように制御する制御手段を備える撮像装置。
2. 請求項１に記載の撮像装置であって、
   動画撮像時に、前記制御手段が前記露光の１回に対して前記第１駆動又は前記第２駆動を１回実行し、かつ、前記露光ごとに前記第１駆動と前記第２駆動とを交互に実行して１フレームの信号を出力する撮像装置。
3. 請求項１又は２に記載の撮像装置であって、
   前記電荷蓄積部が遮光されたフローティングゲートである撮像装置。
4. 請求項１から３のうちいずれか１つに記載の撮像装置であって、
   前記光電変換部で生成された電荷を蓄積する容量と、前記容量に蓄積された電荷を読み出しパルスの制御によって読み出すＭＯＳトランジスタとを備える撮像装置。
5. 請求項１から４のいずれか１つに記載の撮像装置であって、
   露光期間の開始時に前記光電変換部の電荷を全ての前記画素部で同時に排出する第１電荷排出手段と、前記電荷蓄積部に蓄積された電荷を全ての前記画素部で同時に排出する第２電荷排出手段と、前記光電変換部の電荷を全ての前記画素部で同時に前記電荷蓄積部に蓄積する書き込み手段とを備える撮像装置。
6. 請求項１から５のうちいずれか１つに記載の撮像装置であって、
   前記画素部の上に色差線順次方式に対応する補色フィルタが配列された撮像装置。
7. 請求項１から５のうちいずれか１つに記載の撮像装置であって、
   前記画素部の上にフィルタが設けられ、前記フィルタがストライプフィルタ配列又はフィールドインターリーブ配列である撮像装置。
8. 複数の画素部が行列状に配列され、前記画素部が、光電変換部と、前記光電変換部で発生した電荷を蓄積するための半導体基板上方に設けられた電荷蓄積部とを含む撮像装置の駆動方法であって、
   前記電荷蓄積部の電荷量に応じた撮像信号を出力する読み出すステップと、
   前記複数の画素部のうち隣接する２ラインの前記撮像信号同士を加算するステップと、
   静止画撮像時に、前記光電変換部の電荷を排出してから前記電荷蓄積部へ電荷を蓄積する露光の１回に対して、前記隣接する２ラインの組み合わせからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第１駆動と、前記第１駆動の前記パターンを１ラインずらした隣接する２ラインからなるパターンで前記撮像信号を読み出し、かつ、該隣接する２ラインの前記撮像信号同士を加算してフィールド信号として出力する第２駆動とを実行して１フレームの信号を出力するステップを有する撮像装置の駆動方法。
9. 請求項８に記載の撮像装置の駆動方法であって、
   動画撮像時に、前記露光の１回に対して前記第１駆動又は前記第２駆動を１回実行し、かつ、前記露光ごとに前記第１駆動と前記第２駆動とを交互に実行して１フレームの信号を出力するステップを有する撮像装置の駆動方法。
10. 請求項８又は９に記載の撮像装置の駆動方法であって、
    前記電荷蓄積部が遮光されたフローティングゲートである撮像装置の駆動方法。
11. 請求項８から１０のうちいずれか１つに記載の撮像装置の駆動方法であって、
    前記光電変換部で生成された電荷を容量に蓄積させるステップと、前記蓄積された電荷を読み出しパルスの制御によって読み出すステップとを有する撮像装置の駆動方法。
12. 請求項８から１１のいずれか１つに記載の撮像装置の駆動方法であって、
    露光期間の開始時に前記光電変換部の電荷を全ての前記画素部で同時に排出するステップと、前記電荷蓄積部に蓄積された電荷を全ての前記画素部で同時に排出するステップと、前記光電変換部の電荷を全ての前記画素部で同時に前記電荷蓄積部に蓄積するステップとを有する撮像装置の駆動方法。
13. 請求項８から１２のうちいずれか１つに記載の撮像装置の駆動方法であって、
    前記画素部の上に色差線順次方式に対応する補色フィルタが配列された撮像装置の駆動方法。
14. 請求項８から１２のうちいずれか１つに記載の撮像装置の駆動方法であって、
    前記画素部の上にフィルタが設けられ、前記フィルタがストライプフィルタ配列又はフィールドインターリーブ配列である撮像装置の駆動方法。

Images